JP2001156107A - Ｉｃチップ、およびこれの導体ワイヤ接続方法 - Google Patents

Ｉｃチップ、およびこれの導体ワイヤ接続方法

Info

Publication number
JP2001156107A
JP2001156107A JP34024299A JP34024299A JP2001156107A JP 2001156107 A JP2001156107 A JP 2001156107A JP 34024299 A JP34024299 A JP 34024299A JP 34024299 A JP34024299 A JP 34024299A JP 2001156107 A JP2001156107 A JP 2001156107A
Authority
JP
Japan
Prior art keywords
external connection
chip
terminal
connection terminals
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34024299A
Other languages
English (en)
Inventor
Hideaki Hoki
英昭 法貴
Teruhisa Sako
照久 佐古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34024299A priority Critical patent/JP2001156107A/ja
Publication of JP2001156107A publication Critical patent/JP2001156107A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップの小型化、ひいてはこれが搭載さ
れる電子機器の小型化に貢献できるとともに、当該ＩＣ
チップを実装対象物と導体ワイヤにより接続する際の作
業効率を改善する。 【解決手段】 主面２ａに、回路、およびこの回路に導
通する複数の外部接続用端子20Ａ，21ｂ，22ｂが形成さ
れたＩＣチップ１Ｂにおいて、複数の外部接続用端子20
Ａ，21ｂ，22ｂのうちの少なくとも一部を、主面２ａの
中央部において突出するバンプ状の第１外部接続用端子
21ｂとし、たとえば第１外部接続用端子21ｂを複数個形
成し、これらの第１外部接続用端子21ｂが列状に配置す
る。また、外部接続用端子20Ａ，21ｂ，22ｂのうちの一
部を、第１外部接続用端子21ｂの列に隣接して平行に並
ぶようにして列状に配置された複数の第２外部接続用端
子22ｂとし、たとえば第１外部接続用端子21ｂと第２外
部接続用端子22ｂとを全体として千鳥状に配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、ドライブＩＣな
どのＩＣチップ、およびこのＩＣチップを実装した対象
物と当該ＩＣチップとの間の導体ワイヤ接続方法に関す
る。
【０００２】
【背景技術】図18に示したように、汎用されている厚膜
型のサーマルプリントヘッド８においては、基板80の一
側縁に沿って延びるコモンライン81からその幅方向に延
びるとともに櫛歯状に設けられた複数のコモン電極81Ａ
と、隣り合うコモン電極81Ａの間にその一端部82ｂが位
置する複数の個別電極82とが、基板80上に設けられてい
る。基板80上にはさらに、各コモン電極81Ａおよび各個
別電極82に対して、それぞれの先端部81ａおよび一端部
82ｂにおいて交差するようにして一連に延びる発熱抵抗
体83が設けられている。そして、発熱抵抗体83における
隣り合うコモン電極81Ａの間の領域（図18においてクロ
スハッチングを施した領域）が、それぞれ発熱素子83ａ
とされている。
【０００３】図18および図19に示したように、各個別電
極82の他端部には、端子パッド82ａ′，82ａ″が設けら
れており、これがドライブＩＣ１の端子パッド21，22に
対して、導体ワイヤＷ1 ，Ｗ2 を介して接続され、各発
熱素子83ａのそれぞれが個別に駆動可能とされている。
各ドライブＩＣ１は、所定数、たとえば１４４個の発熱
素子83ａの駆動を担当しており、かかる場合には、ドラ
イブＩＣ１としては、発熱素子83ａの駆動用に、たとえ
ば１４４個の端子パッド21，22、が一側縁に沿って形成
されたものが使用される。このとき、１個のドライブＩ
Ｃ１は、１４４本の導体ワイヤＷ1 ，Ｗ2 を介して個別
電極82と接続されるため、各導体ワイヤＷ1 ，Ｗ2 どう
しの接触などを回避する必要がある。そのため、１のド
ライブＩＣ１が駆動を担当する個別電極82の端子パッド
82ａ′，82ａ″の群や、ドライブＩＣ１の端子パッド2
1，22の群は、各々千鳥状に配置され、ドライブＩＣ１
の一側縁に遠い端子パッド21，82ａ′どうしが導体ワイ
ヤＷ1 により、近い端子パッド22，82ａ″どうしが互い
に導体ワイヤＷ2 により接続される。
【０００４】サーマルプリントヘッド８において使用さ
れるドライブＩＣ１のように、多数の端子パッド21，22
が設けられるＩＣチップでは、各端子パッド21，22は、
主面の側縁部に並ぶようにして形成するのが通常であ
る。これは、端子パッド21，22を主面の中央部に形成し
た場合には、端子パッド21，22から周縁までの距離が大
きくなるため、導体ワイヤＷ1 ，Ｗ2 がＩＣチップ１に
接触しやすくなるからである。
【０００５】しかも、端子パッド21，22をＩＣチップ１
の周縁部に形成せずに、このような問題を回避するため
には、導体ワイヤＷ1 ，Ｗ2 の種類（太さや素材など）
の他、ファーストボンディング部位とセカンドボンディ
ング部位とを繋ぐ導体ワイヤのループ形状（キャピラリ
の移動経路）やファーストボンディングにおけるボール
形状の条件出しなど、設定すべきパラメータが多く、そ
の計算は必ずしも容易ではない。結局、ワイヤボンディ
ングの条件だしの簡便性などから、端子パッド21，22
は、ドライブＩＣ１の周縁部に形成するのが好ましい
が、これではドライブＩＣ１の小型化を達成できないば
かりか、これが搭載される電子機器（たとえばサーマル
プリントヘッド８）の小型化へ貢献することが困難とな
る。
【０００６】また、導体ワイヤＷ1 ，Ｗ2 による接続
は、比較的に力学的負荷の小さいファーストボンディン
グ（ボールボンディング）をドライブＩＣ１の端子パッ
ド21，22に対して行った後に、比較的に力学的負荷の大
きいセカンドボンディング（ステッチボンディング）を
個別電極82の端子パッド82ａ′，82ａ″に対して行うと
いった作業を繰り返し行うことにより達成される。これ
は、ドライブＩＣ１上でセカンドボンディングを行うと
すれば、ボンディング作業の際に作用する力学的負荷に
よりドライブＩＣ１が損傷してしまうことが懸念される
からである。
【０００７】しかしながら、従来のボンディング方法で
は、ドライブＩＣ１の端子パッド21（22）から個別電極
82の端子パッド82ａ′（82ａ″）にキャピラリを移動さ
せて導体ワイヤによりループを形成した後に、基板80側
の端子パッド82ａ′から、再びドライブＩＣ１側の端子
パッド22（21）にキャピラリを戻してファーストボンデ
ィングを行う必要がある。ところが、ワイヤループ形成
後に、キャピラリをドライブＩＣ１側に戻す作業は、ワ
イヤループ形成作業とは直接関係しないため、この作業
はキャピラリの移動距離を無用に長くしてしまうばかり
か、相当のタイムロスを生じることとなり、作業効率的
に不利なものとなる。
【０００８】本願発明は、上記した事情のもとで考え出
されたものであって、ＩＣチップの小型化、ひいてはこ
れが搭載される電子機器の小型化に貢献できるととも
に、当該ＩＣチップを実装対象物と導体ワイヤにより接
続する際の作業効率を改善することをその課題とする。
【０００９】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【００１０】すなわち、本願発明の第１の側面により提
供されるＩＣチップは、回路、およびこの回路に導通す
る複数の外部接続用端子が形成された主面を有するＩＣ
チップであって、上記複数の外部接続用端子のうちの少
なくとも一部は、上記主面の中央部において突出するバ
ンプ状の第１外部接続用端子であることを特徴としてい
る。
【００１１】上記ＩＣチップをフェイスアップ方式でプ
リント配線基板などの適宜の対象物に実装した場合に
は、バンプ状でない外部接続用端子（ＩＣチップの主面
と同一または略同一高さとされた端子）よりも、バンプ
状とされた第１外部接続用端子のほうが基板に対して高
位置となる。つまり、外部接続用端子を主面の中央部に
形成する場合、対象物の端子からのＩＣチップ上のワイ
ヤボンディング部位への仰角が、外部接続用端子がバン
プ状とされた場合のほうが、非バンプ状とされた場合に
比べて大きい。
【００１２】このことは同時に、ＩＣチップと基板との
間を導体ワイヤを介して接続する場合に、導体ワイヤが
ＩＣチップと接触してしまうこと回避するために最低限
必要とされる導体ワイヤの撓み量が、外部接続用端子が
バンプ状とされた端子のほうが小さくて良いことを意味
している。このため、バンプ状とされた第１外部接続用
端子では、これを対象物の端子と接続する場合の導体ワ
イヤのループ形状の制約が小さい。つまり、外部接続用
端子を主面の中央部に形成する場合において、これを主
面から突出するバンプ状とすれば、使用すべき導体ワイ
ヤの種類（素材や太さ）の選択の自由度が高く、しかも
導体ワイヤのループ形状、ひいてはキャピラリの移動経
路などの条件出しが簡易に行える。
【００１３】このように、上記構成のＩＣチップでは、
主面の中央部に第１外部接続用端子を形成したとして
も、導体ワイヤとＩＣチップとの接触の問題を簡易に回
避することができる。それどころか、上記ＩＣチップで
は、外部接続用端子のうちの少なくとも一部が、主面の
中央部に形成されているため、外部接続用端子の全てが
主面の周縁部に形成されている場合に比べて、ＩＣチッ
プを小型化できる。これにより、上記ＩＣチップは、当
該ＩＣチップが搭載される電気機器の小型化に貢献する
ことができる。
【００１４】なお、第１外部接続用端子は、１個であっ
ても、複数個であってもよく、ＩＣチップの種類や用途
により適宜設定すればよい。たとえば、第１外部接続用
端子を複数個形成する場合には、これらの第１外部接続
用端子を列状に並ぶようにして形成してもよいし、散点
状に形成してもよい。また、第１外部接続用端子を列状
に形成する場合には、この列に隣接して平行に並ぶよう
にして複数の第２外部接続用端子を形成してもよい。
【００１５】本願発明の第２の側面においては、回路、
およびこの回路に導通する複数の外部接続用端子が形成
された主面を有するＩＣチップであって、上記複数の外
部接続用端子のうちの少なくとも一部は、上記主面にお
ける同一方向に交互に、かつ全体として列状に並ぶ複数
の第１外部接続用端子および第２外部接続用端子である
とともに、少なくとも上記各第１外部接続用端子は、バ
ンプ状に形成されていることを特徴とする、ＩＣチップ
が提供される。
【００１６】上記ＩＣチップは、第１外部接続用端子お
よび第２外部接続用端子は、交互かつ全体として列状に
形成されているため、サーマルプリントヘッドのドライ
ブＩＣのように、多数の端子を列状に形成する必要があ
るＩＣチップとして使用可能である。
【００１７】なお、第１外部接続用端子および第２外部
接続用端子の列は、主面の中央部および周縁部のいずれ
に形成してもよいが、ＩＣチップの小型化の観点から
は、中央部に設けるのが好ましい。
【００１８】好ましい実施の形態においてはさらに、上
述した本願発明の第１および第２の側面に記載した第１
外部接続用端子および第２外部接続用端子の双方を有す
るいずれかのＩＣチップにおいて、上記第１外部接続用
端子および上記第２外部接続用端子は、全体として千鳥
状に配置されている。
【００１９】ＩＣチップが、たとえばサーマルプリント
ヘッド用のドライブＩＣとして使用される場合には、多
数の導体ワイヤによりＩＣチップと基板の個別電極との
間が接続されるため、隣り合う導体ワイヤどうしの接触
を確実に回避する必要がある。これに対して、第１外部
接続用端子および第２外部接続用端子が全体として千鳥
状に配置されていれば、隣り合う導体ワイヤどうしが互
いに位置ずれしてループを形成することとなるため、隣
り合う導体ワイヤどうしの接触を回避することが可能と
なる。
【００２０】なお、第１外部接続用端子は、展性や延性
に優れる金属（金、銀、銅、および白金など）、あるい
は接続用の導体ワイヤと同種の金属により形成するのが
好ましい。導体ワイヤとしては、金により形成されたも
のが汎用されており、また金は展性や延性に優れるた
め、第１外部接続用端子は金により形成するのが最も好
ましい。
【００２１】第１外部接続用端子を金などの展性や延性
に優れる金属により形成すれば、第１外部接続用端子を
比較的に大きな力学的負荷が作用するセカンドボンディ
ング部位とすることが可能となる。すなわち、セカンド
ボンディングの際に作用する力学的負荷が、第１外部接
続用端子により吸収・緩和されるため、セカンドボンデ
ィングによりＩＣチップが損傷してしまうといったこと
を問題視する必要がなくなるからである。また、第１外
部接続用端子を導体ワイヤと同種の金属により形成した
場合には、ボンディングに際して超音波を付与すれば、
第１外部接続用端子と導体ワイヤとの界面での相互拡散
が生じ、高い接続強度が得られる。
【００２２】本願発明の第３の側面においては、上述し
た本願発明の第１および第２の側面において記載した第
１外部接続用端子部および第２外部接続用端子を有する
ＩＣチップと、このＩＣチップの実装状態において上記
第１外部接続用端子および上記第２外部接続用端子の列
に平行または略平行に、かつ全体として列状に第１端子
と第２端子とが交互に配置形成された対象物と、の間
を、導体ワイヤを介して接続する方法であって、上記第
１端子に対してファーストボンディングを行った後に、
上記第１外部接続用端子に対してセカンドボンディング
を行う第１ステップと、上記第２外部接続用端子に対し
てファーストボンディングを行った後に、上記第２端子
に対してセカンドボンディングを行う第２ステップと、
を交互に繰り返し行うことを特徴とする、ＩＣチップの
導体ワイヤ接続方法が提供される。
【００２３】上記導体ワイヤ接続方法では、第１ステッ
プに次いで第２ステップが行われる場合には、対象物の
第１端子→ＩＣチップの第１外部接続用端子→ＩＣチッ
プの第２外部接続用端子→対象物の第２端子の順でボン
ディングが行われる。一方、第２ステップに次いで第１
ステップが行われる場合には、ＩＣチップの第２外部接
続用端子→対象物の第２端子→対象物の第１端子→ＩＣ
チップの第１外部接続用端子の順でボンディングが行わ
れる。
【００２４】つまり、セカンドボンディングを終了して
からの次のファーストボンディング部位への移動距離
は、ＩＣチップにおいて隣り合う第１および第２外部接
続用端子の間の距離、あるいは対象物において隣り合う
第１端子および第２端子の間に距離に対応し、その距離
は、ＩＣチップの各外部接続用端子と対象物の各端子と
の間の距離に比べて極めて小さい。したがって、ＩＣチ
ップ側の端子をファーストボンディング部位とするとと
もに、対象物側の端子をセカンドボンディング部位とす
る場合のように、対象物へのセカンドボンディングが終
了した後に、ＩＣチップのファーストボンディング部位
までキャピラリを移動させる従来の方法に比べて、キャ
ピラリに移動距離が格段に小さくなる。これにより、先
に行われた導体ワイヤ接続作業から次に行われる導体ワ
イヤ接続作業の間のタイムロスが削減される。
【００２５】なお、本願発明の導体ワイヤ接続方法で
は、ＩＣチップ上においてファーストボンディングばか
りでなく、セカンドボンディングも行われるため、セカ
ンドボンディングの際の力学的負荷により、ＩＣチップ
の回路などが損傷してしまうことが懸念される。これに
対して上記方法では、セカンドボンディング部位となる
第１外部接続用端子がバンプ状とされ、好ましくは展性
や延性に優れる金などにより形成されたＩＣチップが採
用されるため、セカンドボンディングの際に力学的負荷
が、第１外部接続用端子により吸収・緩和されるため、
ＩＣチップの損傷を懸念する必要はない。
【００２６】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２７】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を図面を参照して具体的に説明する。ここで、図１
は、本願発明の第１の実施形態に係るＩＣチップを表す
全体斜視図、図２は図１のII−II線に沿う断面図、図３
は図１のＩＣチップの製造に使用されるウエハの全体斜
視図およびその要部拡大平面図、図４は図１のＩＣチッ
プの第１外部接続用端子を形成する工程を説明するため
のウエハの要部断面図、図５は図１のＩＣチップの第１
外部接続用端子と対象物とを導体ワイヤを介して接続し
た状態を表す断面図である。
【００２８】図１および図２に示したように、本願発明
の第１の実施形態に係るＩＣチップ１Ａは、その表面
（主面）２ａに、回路や配線（図示略）およびこれらと
導通する複数の端子パッド20Ａ，21Ａが中央部および周
縁部に形成された直方体のシリコン基材２を有してい
る。
【００２９】このシリコン基材２の主面２ａには、回路
や配線を覆うようにして、かつ各端子パッド20Ａ，21Ａ
が臨む窓部30が設けられたパシベーション膜３が形成さ
れている。中央部において列状に並ぶようにして形成さ
れた端子パッド21Ａ上には、金などの展性および延性に
優れる金属により、バンプ状の第１外部接続用端子21ａ
が形成されている。
【００３０】上記構成のＩＣチップ１Ａは、たとえば図
３に示したシリコンウエハ４から製造される。
【００３１】シリコンウエハ４に対しては、まずその表
面において実線で囲まれる長矩形領域40のそれぞれに、
回路や配線および端子パッド20Ａ′，21Ａ′を形成す
る。この工程は、形成すべき回路の種類などに応じて、
酸化膜の形成、薄膜の堆積、リソグラフィー、エッチン
グ、不純物のドーピングなどの公知の作業を適宜組み合
わせて行うことにより形成される。
【００３２】次いで、各長矩形領域40の各端子パッド20
Ａ′，21Ａ′が臨むようにしてパシベーション膜３′
（図４参照）を形成する。このパシベーション膜３′
は、たとえば酸化シリコン（ＳｉＯ2 ）や窒化シリコン
（Ｓｉ3 Ｎ4 ）などの薄膜（０．５μｍ程度）をシリコ
ンウエハ４の全体に形成した後に、端子パッド20Ａ′，
21Ａ′に対応する部位を、フォトエッチングなどにより
除去して窓部30′を設けることにより形成される。
【００３３】さらに、図４（ａ）〜（ｄ）に示すよう
に、各長矩形領域40の中央部に並ぶ端子パッド21Ａ′上
に第１外部接続用端子21ａをバンプ状に形成する。
【００３４】第１外部接続用端子21ａの形成工程は、図
４（ａ）に示すフォトレジスト層５の形成、図４（ｂ）
に示す窓部50の形成（窓開け）、図４（ｃ）に示す金属
層21ａ′の成長、および図４（ｄ）に示すフォトレジス
ト層５の除去からなる。
【００３５】フォトレジスト層５および窓部50は、たと
えばパシベーション膜３′および端子パッド20Ａ′，21
Ａ′を覆うようにして感光性樹脂層５を形成し、この感
光性樹脂層５を端子パッド21Ａ′に対応するパターンが
形成されたマスクを介して露光した後に、現像により端
子パッド21Ａ′に対応する部位を除去することにより形
成される。フォトレジスト層５の厚みは、形成されるＩ
Ｃチップ１Ａの形状や大きさにより設定される金属層21
ａ′（第１外部接続用端子21ａ）の高さに応じて設定さ
れるが、通常は、２０〜１００μｍ程度に設定される。
【００３６】金属層21ａ′は、たとえば電気メッキによ
り端子パッド21Ａ′上に金を成長させることにより形成
される。電気メッキは、たとえば金イオンを含むメッキ
浴内にシリコンウエハ４を浸漬するとともに、当該シリ
コンウエハ４を通電することにより行われる。
【００３７】フォトレジスト層５の除去は、たとえば所
定の薬剤を用いたウエットエッチングにより行われる。
【００３８】最後に、シリコンウエハ４を、ダイヤモン
ドカッターなどにより各長矩形領域40毎に分割（図４に
おいて仮想線に沿って切断）した後に、洗浄することに
より、図１および図２に示した個々のＩＣチップ１Ａが
得られる。
【００３９】以上のようにして形成されるＩＣチップ１
Ａは、たとえば図５に示したようにプリント配線基板な
どの対象物６上に実装された状態において、当該対象物
６に設けられた端子パッド60と、上記ＩＣチップ１Ａの
第１外部接続用端子21ａとの間を導体ワイヤＷを介して
接続して使用される。
【００４０】上記ＩＣチップ１Ａは、端子パッド20Ａ，
21Ａのうちの一部の端子パッド21Ａが主面２ａの中央部
に設けられており、端子パッド21Ａの形成領域を主面２
ａの周縁部に別途確保する必要はないため、そのチップ
サイズを小さくすることができる。
【００４１】また、ＩＣチップ１Ａの端子パッド21Ａが
直接的に対象物の端子パッド60と導体ワイヤＷを介して
接続されるのではなく、当該端子パッド21Ａがバンプ状
とされた第１外部接続用端子21ａを介して導通される。
このため、ワイヤボンディング部位（第１外部接続用端
子21ａの上面）が主面２ａに比べて高位置となる。つま
り、主面２ａの中央部に形成された第１外部接続用端子
21ａでは、対象物６の端子60からのＩＣチップ１Ａ上の
ワイヤボンディング部位への仰角が、外部接続用端子が
バンプ状とされた場合（θ1 ）のほうが、非バンプ状と
された場合（θ 2 ）に比べて大きい。
【００４２】このことは同時に、ＩＣチップ１Ａと対象
物６との間を導体ワイヤＷを介して接続する場合に、導
体ワイヤＷがＩＣチップ１Ａと接触してしまうこと回避
するために最低限必要とされる導体ワイヤＷの撓み量
が、外部接続用端子20Ａ，21ａがバンプ状とされた端子
（第１外部接続用端子21ａ）のほうが小さくて良いこと
を意味している。このため、バンプ状とされた第１外部
接続用端子21ａでは、これを対象物６の端子60と接続し
た場合の導体ワイヤＷのループ形状の制約が小さい。つ
まり、第１外部接続用端子21ａを主面２ａの中央部に形
成する場合において、これを主面２ａから突出するバン
プ状とすれば、使用すべき導体ワイヤＷの種類（素材や
太さ）の選択の自由度が高く、しかも導体ワイヤＷのル
ープ形状、ひいてはキャピラリの移動経路などの条件出
しが簡易に行える。
【００４３】なお、図５においては、第１外部接続用端
子21ａがファーストボンディング部位とされる場合を示
したが、第１外部接続用端子21ａが展性や延性に優れる
金などにより形成すれば、第１外部接続用端子21ａの上
面をセカンドボンディング部位としてワイヤ接続を図る
こともできる。すなわち、セカンドボンディングは、ス
テッチボンディングと称されるように、キャピラリの先
端部をセカンドボンディング部位に押し付け、導体ワイ
ヤＷを押し切ることにより行われるため、セカンドボン
ディング部位に作用する力学的負荷が大きく、主面２ａ
に形成された回路などが損傷してしまうことが懸念され
る。これに対して、金などの展性や延性の優れる素材に
より一定の高さを有するバンプ状に形成された第１外部
接続用端子21ａでは、キャピラリにより付与される力学
的負荷が吸収・緩和され、主面２ａに形成された回路な
どに作用する力が小さくなるため、当該第１外部接続用
端子21ａをセカンドボンディング部位とすることができ
る。
【００４４】次に、本願発明の技術的範囲に属するＩＣ
チップの変形例を図６ないし図11を参照して説明する。
ここで、図６は本願発明に係るＩＣチップの第１変形例
を、図７は第２変形例を、図８は第３変形例を、図９は
第４変形例を、図10は第５変形例を、図11は第６変形例
をそれぞれ表す全体斜視図である。また、第１から第６
変形例のＩＣチップにおける各部材ないし部分などのう
ち、先に説明したＩＣチップ１Ａと同様なものについて
は、同一の符号を付し、以下においてその説明を省略す
る。
【００４５】図６に示したように、第１変形例のＩＣチ
ップ１Ｂでは、主面２ａ上の幅方向の中央部において、
その長手方向に列状して並ぶようにして回路に導通する
複数の端子パッド（図示略）が形成されており、これら
の端子パッド上に、バンプ状の第１外部接続用端子21ｂ
が列状に形成されている。主面２ａにはさらに、この第
１外部接続用端子21ｂの列に隣接して、複数の第２外部
接続用端子22ｂが非バンプ状に設けられている。これら
の第２外部接続用端子22ｂは、列状に配置形成されてお
り、第１外部接続用端子21ｂおよび第２外部接続用端子
22ｂは、全体として列状かつ千鳥状に配置形成されてい
る。
【００４６】図７に示したように、第２変形例のＩＣチ
ップ１Ｃは、図６を参照して先に説明した第１変形例の
ＩＣチップ１Ｂと同様に、第１外部接続用端子21ｃおよ
び第２外部接続用端子22ｃが設けられ、これらが全体と
して列状かつ千鳥状に配置形成されている。本実施形態
のＩＣチップ１Ｃでは、第２外部接続用端子22ｃもまた
第１外部接続用端子21ｃと同様にバンプ状に形成されて
いる。
【００４７】図８に示したように、第３変形例のＩＣチ
ップ１Ｄにおいても、第１外部接続用端子21ｄおよび第
２外部接続用端子22ｄが主面２ａの中央部に形成されて
いる。この変形例では、第１外部接続用端子21ｄがバン
プ状に形成されているとともに第２外部接続用端子22ｄ
が非バンプ状に形成され、これらが交互に形成されて、
全体として１列となっている。
【００４８】図９に示したように、第４変形例のＩＣチ
ップ１Ｅでは、バンプ状とされた第１外部接続用端子21
ｅおよび非バンプ状とされた第２外部接続用端子22ｅが
主面２ａの側縁部に形成されている。そして、第１外部
接続用端子21ｅおよび第２外部接続用端子22ｅが、全体
として列状かつ千鳥状に配置形成されている。なお、図
９においては、非バンプ状の第２外部接続用端子22ｅが
バンプ状の第１外部接続用端子21ｅよりも側縁よりに形
成されているが、第１外部接続用端子21ｅを第２外部接
続用端子22ｅよりも側縁よりに形成してもよい。
【００４９】図10に示したように、第５変形例のＩＣチ
ップ１Ｆは、バンプ状とされた第１外部接続用端子21ｆ
および第２外部接続用端子22ｆのそれぞれが主面２ａの
側縁部に形成され、全体として列状かつ千鳥状に配置形
成されている。すなわち、第２外部接続用端子22ｆがバ
ンプ状に形成された点において、図９を参照して説明し
た第４変形例のＩＣチップ１Ｅと相違している。
【００５０】図11に示したように、第６変形例のＩＣチ
ップ１Ｇでは、主面２ａの側縁部において、バンプ状の
第１外部接続用端子21ｇと非バンプ状の第２外部接続用
端子22ｇとが交互に、かつ全体として１列に並ぶように
して形成されている。
【００５１】次に、図12ないし図18を参照して、本願発
明の第２の実施形態に係る導体ワイヤ接続方法を説明す
る。ここで、図12は本願発明に係る第２の実施形態の導
体ワイヤ接続方法が適用された一例であるサーマルプリ
ントヘッドを模式的に表した平面図、図13および図14は
図12の要部を拡大した部分平面図および部分斜視図、図
15および図16は、それぞれ本願発明のワイヤ接続方法に
おける第１工程および第２工程を説明するための断面
図、図17はワイヤ接続を行う前の状態を表す図13に相当
する部分平面図である。なお、本実施形態では、図９を
参照して説明した第４変形例のＩＣチップ１Ｅをサーマ
ルプリントヘッド用基板（以下、単に「基板」という）
に実装し、当該ＩＣチップ１Ｅの第１および第２外部接
続用端子21ｅ，22ｅと、基板の個別電極との間を導体ワ
イヤを介して接続する場合を例にとって説明する。
【００５２】本実施形態においては先に、図12ないし図
14を参照して、本願発明の導体ワイヤ接続方法が適用可
能である汎用型のサーマルプリントヘッド７の構成につ
いて簡単に説明する。
【００５３】図12に良く表れているように、サーマルプ
リントヘッド７は、セラミックやガラスエポキシ樹脂な
どにより長矩形状に形成された基板70を有し、この基板
70の表面における周縁部に沿ってコの字にコモンライン
71が形成されている。基板70の表面にはさらに、長手方
向の一定間隔毎に複数のＩＣチップ１Ｅが搭載されてい
る。
【００５４】図13に良く表れているように、コモンライ
ン71における一側縁70ａに沿う部分からは、基板70の幅
方向に延びる複数のコモン電極71Ａが一定間隔毎に形成
されて全体として櫛歯状となっている。コモンライン71
とＩＣチップ１Ｅとの間の領域には、コモン電極71Ａの
先端部71ａの間に、その一端部72ｂが位置するようにし
て複数の個別電極72が形成されている。各コモン電極71
Ａおよび各個別電極72に対して、それぞれの先端部71ａ
および一端部72ｂにおいて交差するようにして一連に延
びる発熱抵抗体73が設けられている。そして、発熱抵抗
体73における隣り合うコモン電極71Ａの間の領域（図14
においてクロスハッチングを施した領域）が、それぞれ
発熱素子73ａとされている。なお、サーマルプリントヘ
ッド７が、たとえばＡ４幅の記録紙に８ドット／ｍｍの
密度で記録を行う場合には、計１７２８個の発熱素子73
ａが設けられる。
【００５５】図13および図14に良く表れいるように、各
個別電極72の他端部は、ＩＣチップ１Ｅの一辺に沿うよ
うにして基板70の長手方向に並ぶようにして千鳥状に配
置された矩形状のパッド72ａ′，72ａ″とされている。
これらのパッド72ａ′，72ａ″のうち、ＩＣチップ１Ｅ
に遠いものが第１端子72ａ′であり、近いものが第２端
子72ａ″である。
【００５６】基板70に搭載されたＩＣチップ１Ｅは、い
わゆるドライブＩＣと称されるものである。たとえばサ
ーマルプリントヘッド７がＡ４幅の記録紙に８ドット／
ｍｍの密度で記録を行う場合には、たとえば各々が１４
４個の発熱素子73ａの駆動を担当し、計１２個のＩＣチ
ップ１Ｅが基板70に搭載される。そして、各ＩＣチップ
１Ｅの一側縁側に、第１外部接続用端子21ｅおよび第２
外部接続用端子22ｅが各々７２個ずつ設けられる。な
お、第１外部接続用端子21ｅおよび第２外部接続用端子
22ｅは、その平面視面積が、たとえば７０×７０μｍ程
度とされ、第１外部接続用端子21ｅの高さは、たとえば
２０〜１００μｍ程度とされる。
【００５７】ＩＣチップ１Ｅの第１外部接続用端子21ｅ
と基板70の第１端子72ａ′との間、および第２外部接続
用端子22ｅと第２端子72ａ″との間は、導体ワイヤＷを
介して接続されている。そして、ＩＣチップ１Ｅ側で
は、第１外部接続用端子21ｅがセカンドボンディング部
位、第２外部接続用端子22ｅがファーストボンディング
部位とされている一方、基板70側では、第１端子72ａ′
がファーストボンディング部位、第２端子72ａ″がセカ
ンドボンディング部位とされている。
【００５８】ところで、ＩＣチップ１Ｅと基板70との間
の導体ワイヤＷによる接続は、第１端子72ａ′と第１外
部接続用端子21ｅとを接続する第１ステップと、第２外
部接続用端子22ｅと第２端子72ａ″との間を接続する第
２ステップと、を繰り返し行うことにより達成される。
【００５９】第１ステップは、図15に示したように、第
１端子72ａ′に対して行われるファーストボンディング
と、第１外部接続用端子21ｅに対して行われるセカンド
ボンディングとからなる。
【００６０】ファーストボンディングは、図15（ａ）に
仮想線で示したように、キャピラリＫの先端部から金線
などの導体ワイヤＷの先端部を突出させた状態で、導体
ワイヤＷの先端部を水素炎やアーク放電などにより溶融
させてボール状とした後に、同図に実線で示すように当
該ボールを第１端子72ａ′に押し付けることにより行わ
れる。このとき、超音波を付与しつつ、ボールを第１端
子72ａ′に押し付けるのが好ましい。そうすれば、導体
ワイヤＷと第１端子72ａ′との界面で金属元素の相互拡
散が生じ、強固な接続状態は達成される。
【００６１】セカンドボンディングは、図15（ｂ）に仮
想線に示したように、導体ワイヤＷを引き出しつつキャ
ピラリＫを所定の経路に沿って第１外部接続用端子21ｅ
にまで移動させた後、同図に実線および矢印で示すよう
にキャピラリＫの先端部を第１外部接続用端子21ｅに対
して下方に押圧するとともに、当該キャピラリＫを第１
外部接続用端子21ｅに対して擦りつけるようにして導体
ワイヤＷを引きちぎることにより行われる。このとき、
ファーストボンディングと同様に、セカンドボンディン
グ部位に対して超音波を付与するのが好ましい。
【００６２】従来においては、図18および図19を参照し
て説明したように、ＩＣチップ１への損傷を回避するた
め、比較的に大きな力学的負荷が作用するセカンドボン
ディングをＩＣチップ１上において行わずに、ＩＣチッ
プ１上ではファーストボンディングのみを行うこととし
ていた。これに対して、本実施形態の導体ワイヤ接続方
法の第１工程では、図15からも明らかなように、基板70
に対してファーストボンディングを行った後に、ＩＣチ
ップ１Ｅの第１外部接続用端子21ｅに対してセカンドボ
ンディングを行うようにしている。この第１工程は、第
１外部接続用端子21ｅが金などの展性や延性に優れる金
属により、しかもバンプ状に形成されているために、Ｉ
Ｃチップ１Ｅを損傷することなく行うことができる。す
なわち、セカンドボンディングの際の力学的負荷は、第
１外部接続用端子21ｅのより吸収・緩和されるため、Ｉ
Ｃチップ１Ｅへの作用する力学的負荷が軽減され、ＩＣ
チップ１Ｅ上でセカンドボンディングを行うことができ
る。
【００６３】第２ステップは、図16に示したように、第
２外部接続用端子22ｅに対して行うファーストボンディ
ングと、第２端子72ａ″に対して行うセカンドボンディ
ングからなり、各ボンディング作業は、先に説明した第
１工程と同様である。
【００６４】ファーストボンディングは、図16（ａ）に
仮想線で示したように、キャピラリＫの先端部から突出
する導体ワイヤＷの先端部を溶融させてボール状とした
後に、同図に実線で示したように当該ボールを第２外部
接続用端子22ｅに押し付けることにより行われる。セカ
ンドボンディングは、図16（ｂ）に仮想線で示したよう
に、導体ワイヤＷを引き出しつつキャピラリＫを所定の
経路に沿って第２端子72ａ″にまで移動させた後、同図
に実線や矢印で示したように、キャピラリＫの先端部を
第２端子72ａ″に対して下方に押圧するとともに、当該
キャピラリＫを第２端子72ａ″に対して擦りつけるよう
にして導体ワイヤＷを引きちぎることにより行われる。
なお、ファーストボンディングやセカンドボンディング
は、ボンディング部位に対して超音波を付与して行うの
が好ましい。
【００６５】このような第１ステップおよび第２ステッ
プを交互に繰り返し行えば、図13および図14に示したよ
うに、ＩＣチップ１Ｅの各外部接続用端子21ｅ，22ｅと
基板70の各端子72ａ′，72ａ″との間が接続される。こ
のような導体ワイヤ接続方法では、第１ステップに次い
で第２ステップが行われる場合と、第２ステップに次い
で第１ステップを行われる場合とが混在する。
【００６６】第１ステップ→第２ステップでは、基板70
の第１端子72ａ′→ＩＣチップ１Ｅの第１外部接続用端
子21ｅ→ＩＣチップ１Ｅの第２外部接続用端子22ｅ→基
板70の第２端子72ａ″の順でボンディングが行われる。
一方、第２ステップ→第１ステップが行われる場合に
は、第２外部接続用端子22ｅ→第２端子72ａ″→第１端
子72ａ′→第１外部接続用端子21ａの順でボンディング
が行われる。
【００６７】つまり、図17において仮想線で示した経路
を参照すれば明らかなように、セカンドボンディングを
終了してからの次のファーストボンディング部位への移
動距離は、ＩＣチップ１Ｅにおいて隣り合う第１および
第２外部接続用端子21ｅ，22ｅの間の距離、あるいは基
板70において隣り合う第１および第２端子72ａ′，72
ａ″の間に距離に対応し、その距離は、ＩＣチップ１Ｅ
の各外部接続用端子21ｅ，22ｅと基板70の各端子72
ａ′，72ａ″との間の距離に比べて極めて小さい。した
がって、図18および図19を参照して説明した従来のワイ
ヤボンディング方法のように、基板80へのセカンドボン
ディングが終了した後に、ＩＣチップ１のファーストボ
ンディング部位までキャピラリを移動する方法に比べ
て、本実施形態の導体ワイヤの接続方法ではキャピラリ
Ｋの移動距離が格段に小さくなる。これにより、先に行
われた接続作業から次に行われる接続作業の間のタイム
ロスが削減され、導体ワイヤの接続工程における作業効
率が改善される。
【００６８】なお、以上に説明した本願発明の第２の実
施形態に係る導体ワイヤ接続方法は、本願発明の第１の
実施形態において図６から図８、図９および図10を参照
して説明した第１から第３、第５および第６変形例のＩ
Ｃチップ１Ｂ，１Ｃ，１Ｄ１Ｆ，１Ｇについても適用可
能である。すなわち、これらの変形例においては、少な
くとも第１外部接続用端子21ｂ〜21ｄ，21ｆ，21ｇがバ
ンプ状とされ、この第１外部接続用端子21ｂ〜21ｄ，21
ｆ，21ｇと第２外部接続用端子22ｂ〜22ｄ，22ｆ，22ｇ
とが全体として列状（一列または千鳥状）に配置されて
いるため、第１外部接続用端子21ｂ〜21ｄ，21ｆ，21ｇ
をセカンドボンディング部位として、第１ステップを行
うことができるため、先に説明した導体ワイヤ接続方法
を適用可能である。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態に係るＩＣチップを
表す全体斜視図である。
【図２】図１のII−II線に沿う断面図である。
【図３】図１のＩＣチップの製造に使用されるウエハの
全体斜視図およびその要部拡大平面図である。
【図４】図１のＩＣチップの第１外部接続用端子を形成
する工程を説明するためのウエハの要部断面図である。
【図５】図１のＩＣチップの外部接続用端子と対象物と
を導体ワイヤを介して接続した状態を表す断面図であ
る。
【図６】本願発明に係るＩＣチップの第１変形例を表す
全体斜視図である。
【図７】本願発明に係るＩＣチップの第２変形例を表す
全体斜視図である。
【図８】本願発明に係るＩＣチップの第３変形例を表す
全体斜視図である。
【図９】本願発明に係るＩＣチップの第４変形例を表す
全体斜視図である。
【図１０】本願発明に係るＩＣチップの第５変形例を表
す全体斜視図である。
【図１１】本願発明に係るＩＣチップの第６変形例を表
す全体斜視図である。
【図１２】本願発明の第２の実施形態に係る導体ワイヤ
接続方法を適用した一例であるサーマルプリントヘッド
を模式的に表した平面図である。
【図１３】図12の要部を拡大した部分平面図である。
【図１４】図13の要部を拡大した部分斜視図である。
【図１５】本願発明に係るワイヤ接続方法における第１
工程を説明するための断面図である。
【図１６】本願発明に係るワイヤ接続方法における第２
工程を説明するための断面図である。
【図１７】ワイヤ接続を行う前の状態を表す図13に相当
する部分平面図である。
【図１８】従来のＩＣチップが搭載されたサーマルプリ
ントヘッドを表す要部拡大平面図である。
【図１９】従来のＩＣチップガ搭載されたサーマルプリ
ントヘッドを表す要部拡大斜視図である。
【符号の説明】
１Ａ〜１Ｇ ＩＣチップ ２ａ 主面（ＩＣチップの） 21ａ〜21ｇ 第１外部接続用端子 22ａ〜22ｇ 第２外部接続用端子 Ｗ ワイヤ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/288 Ｈ０１Ｌ 21/88 Ｔ 21/3205 21/92 ６０２Ｐ ６０２Ｑ Ｆターム(参考） 2C005 MA16 NA22 4M104 AA01 BB09 DD06 DD52 DD62 GG13 5B035 BA01 BA03 BB09 CA01 5F033 HH13 PP27 QQ01 QQ37 VV07 5F044 AA02 EE01 EE02 EE03

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 回路、およびこの回路に導通する複数の
    外部接続用端子が形成された主面を有するＩＣチップで
    あって、 上記複数の外部接続用端子のうちの少なくとも一部は、
    上記主面の中央部において突出するバンプ状の第１外部
    接続用端子であることを特徴とする、ＩＣチップ。
  2. 【請求項２】 上記第１外部接続用端子は、複数個形成
    されているとともに、これらの第１外部接続用端子が列
    状に並んでいる、請求項１に記載のＩＣチップ。
  3. 【請求項３】 上記複数の外部接続用端子のうちの一部
    は、上記第１外部接続用端子の列に隣接して平行に並ぶ
    ようにして形成された複数の第２外部接続用端子であ
    る、請求項２に記載のＩＣチップ。
  4. 【請求項４】 回路、およびこの回路に導通する複数の
    外部接続用端子が形成された主面を有するＩＣチップで
    あって、 上記複数の外部接続用端子のうちの少なくとも一部は、
    上記主面における同一方向に交互に、かつ全体として列
    状に並ぶ複数の第１外部接続用端子および第２外部接続
    用端子であるとともに、少なくとも上記各第１外部接続
    用端子は、バンプ状に形成されていることを特徴とす
    る、ＩＣチップ。
  5. 【請求項５】 上記第１外部接続用端子および上記第２
    外部接続用端子の列は、上記主面の周縁部に形成されて
    いる、請求項４に記載のＩＣチップ。
  6. 【請求項６】 上記第１外部接続用端子および上記第２
    外部接続用端子は、全体として千鳥状に配置されてい
    る、請求項３ないし５のいずれかに記載のＩＣチップ。
  7. 【請求項７】 上記第１外部接続用端子は、金により形
    成されている、請求項１ないし６のいずれかに記載のＩ
    Ｃチップ。
  8. 【請求項８】 請求項３ないし７のいずれかに記載した
    ＩＣチップと、このＩＣチップの実装状態において上記
    第１外部接続用端子および上記第２外部接続用端子の列
    に平行または略平行に、かつ全体として列状に第１端子
    と第２端子とが交互に配置形成された対象物と、の間
    を、導体ワイヤを介して接続する方法であって、 上記第１端子に対してファーストボンディングを行った
    後に、上記第１外部接続用端子に対してセカンドボンデ
    ィングを行う第１ステップと、上記第２外部接続用端子
    に対してファーストボンディングを行った後に、上記第
    ２端子に対してセカンドボンディングを行う第２ステッ
    プと、を交互に繰り返し行うことを特徴とする、ＩＣチ
    ップの導体ワイヤ接続方法。
JP34024299A 1999-11-30 1999-11-30 Ｉｃチップ、およびこれの導体ワイヤ接続方法 Pending JP2001156107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34024299A JP2001156107A (ja) 1999-11-30 1999-11-30 Ｉｃチップ、およびこれの導体ワイヤ接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34024299A JP2001156107A (ja) 1999-11-30 1999-11-30 Ｉｃチップ、およびこれの導体ワイヤ接続方法

Publications (1)

Publication Number Publication Date
JP2001156107A true JP2001156107A (ja) 2001-06-08

Family

ID=18335067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34024299A Pending JP2001156107A (ja) 1999-11-30 1999-11-30 Ｉｃチップ、およびこれの導体ワイヤ接続方法

Country Status (1)

Country Link
JP (1) JP2001156107A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138725B2 (en) 2003-10-01 2006-11-21 Renesas Technology Corp. Semiconductor device
JP2015029022A (ja) * 2013-07-30 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017064945A (ja) * 2015-09-28 2017-04-06 東芝ホクト電子株式会社 サーマルプリントヘッド及びサーマルプリンタ
JP2021150513A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体チップ及び半導体装置
WO2022113813A1 (ja) * 2020-11-30 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび製造方法、並びに電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138725B2 (en) 2003-10-01 2006-11-21 Renesas Technology Corp. Semiconductor device
JP2015029022A (ja) * 2013-07-30 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI631680B (zh) * 2013-07-30 2018-08-01 瑞薩電子股份有限公司 半導體裝置
CN109037184A (zh) * 2013-07-30 2018-12-18 瑞萨电子株式会社 半导体器件
US10170402B2 (en) 2013-07-30 2019-01-01 Renesas Electronics Corporation Semiconductor device
CN109037184B (zh) * 2013-07-30 2022-05-03 瑞萨电子株式会社 半导体器件
JP2017064945A (ja) * 2015-09-28 2017-04-06 東芝ホクト電子株式会社 サーマルプリントヘッド及びサーマルプリンタ
JP2021150513A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体チップ及び半導体装置
JP7249302B2 (ja) 2020-03-19 2023-03-30 株式会社東芝 半導体装置
WO2022113813A1 (ja) * 2020-11-30 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび製造方法、並びに電子機器

Similar Documents

Publication Publication Date Title
US7459347B2 (en) Manufacturing method of a semiconductor device
US7294532B2 (en) Method for manufacturing semiconductor device
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
US6221749B1 (en) Semiconductor device and production thereof
JP2008124437A (ja) 半導体ウェハ、その製造方法、および半導体チップの製造方法
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP3927783B2 (ja) 半導体部品
JP2001156107A (ja) Ｉｃチップ、およびこれの導体ワイヤ接続方法
JP3458715B2 (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
JP2000100859A (ja) 半導体装置及びその製造方法
JP2007281510A (ja) 半導体装置の製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JPH0922912A (ja) 半導体装置及びその製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP3460410B2 (ja) バンプ付金属リード及びその製造方法
JP3855523B2 (ja) Ｉｃチップと回路基板との接続方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP2842430B2 (ja) Ｔａｂテープ
JPH0982742A (ja) ワイヤボンディング方法
JP3923651B2 (ja) テープキャリアパッケージの製造方法
US20030042586A1 (en) Substrate for carrying a semiconductor chip and semiconductor device using same
JP3279309B2 (ja) 半導体装置及びその製造方法
KR100608331B1 (ko) 멀티 칩 패키지
JP3383597B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050929

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051028