JP2001068795A - 面型光素子、その製造方法、およびこれを用いた装置 - Google Patents

面型光素子、その製造方法、およびこれを用いた装置

Info

Publication number
JP2001068795A
JP2001068795A JP24105099A JP24105099A JP2001068795A JP 2001068795 A JP2001068795 A JP 2001068795A JP 24105099 A JP24105099 A JP 24105099A JP 24105099 A JP24105099 A JP 24105099A JP 2001068795 A JP2001068795 A JP 2001068795A
Authority
JP
Japan
Prior art keywords
substrate
electrode
optical element
functional layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24105099A
Other languages
English (en)
Other versions
JP3990846B2 (ja
JP2001068795A5 (ja
Inventor
Toshihiko Onouchi
敏彦 尾内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24105099A priority Critical patent/JP3990846B2/ja
Publication of JP2001068795A publication Critical patent/JP2001068795A/ja
Priority to US10/429,805 priority patent/US6836579B2/en
Priority to US10/918,461 priority patent/US6970612B2/en
Publication of JP2001068795A5 publication Critical patent/JP2001068795A5/ja
Application granted granted Critical
Publication of JP3990846B2 publication Critical patent/JP3990846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/123—Integrated head arrangements, e.g. with source and detectors mounted on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
    • G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
    • G11B11/10532—Heads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/22—Apparatus or processes for the manufacture of optical heads, e.g. assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】面型光素子を電子素子と集積化させる場合に面
型光素子の特性を劣化させずかつ実装時のアライメント
に高精度が要求されず、生産性の高い構造を持つ面型光
素子である。 【解決手段】面型光素子３は、基板１面に対して垂直に
発光又は受光を行なう。面型光素子３の形成に必要な第
１の基板を除去或は薄膜化して機能層１０および受・発
光、電気的制御を行なう為に必要な機能層１０の表面に
形成された電極４から成る面型光素子３が、第２の基板
１に、電極４と第２の基板１上に形成された電極２とが
電気的接触が得られる様に接着されている。第２の基板
１上に面型光素子３を独立に駆動、制御する為の電極配
線が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、作製が容易で歩留
まりの高い２次元アレイ型の構成に適した面型光素子、
その製造方法、およびそれをＳｉ集積回路と集積化した
光電子融合デバイス、それを用いた光配線装置、光記録
装置などに関する。
【０００２】
【従来の技術】大容量並列光情報処理、高速光接続、高
密度光記録などの応用のため、２次元アレイ型の面型固
体発光素子の開発が望まれており、特に面発光レーザ
（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ
Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：ＶＣＳＥＬ）は、しき
い値が低く（１ｍＡ前後）、消費電力が小さく、アレイ
化が容易であるため、その光源の１つとして期待されて
いる。また、Ｓｉ−ＩＣと上記面発光レーザを集積化す
れば、高速にレーザ駆動できるとともに、パッケージン
グを小型化でき、Ｓｉ−ＩＣ間の信号伝送や、記録媒体
への光記録などに適用する上で有利である。
【０００３】光デバイスとＳｉ−ＩＣとの集積化につい
ては幾つかの方法があり、Ｓｉ−ＩＣを形成したＳｉ基
板自体の上に光デバイスを接着して集積化する方法や、
Ｓｉ−ＩＣと光デバイスを他の第３の支持基板（Ｓｉ基
板、プリント回路基板、セラミック基板など）にハイブ
リッドに集積化する方法などがある。
【０００４】前者については、特開平９−２２３８４８
号公報で開示されているように、ポリイミド接着材を介
して面発光レーザの発光層となるエピ成長面をＳｉ−Ｉ
Ｃ上に接着し、レーザ発光層を成長したＧａＡｓ基板を
エッチングにより除去してから、面発光レーザを作製す
る方法がある。その断面図を図１３に示す。接着、基板
除去後に作製した面発光レーザ１００Ｂの電極は、配線
４００を介してＳｉ−ＩＣ基板２００上の電極２００Ａ
と接続されるようになっている。もう一方の電極１００
Ｄは、絶縁膜としてのポリイミド膜３００の上に配線パ
ターンを形成して接続する。このような構成では、光デ
バイスのＳｉ−ＩＣに対するアライメントが不要で、ま
た、光デバイス側の基板が除去されて機能層だけがＳｉ
上に形成されているので、表面段差が小さい（５μｍ程
度）ために、集積化したあとのホトリソグラフィー等の
プロセスが可能である。尚、１００Ａは受光素子、１０
０Ｃは受光素子１００Ａの電極である。
【０００５】後者については、例えば特開平７−３０２
０９号公報で開示されているように、半導体基板上に形
成した光素子の該基板を除去し、チップ状になった光素
子をフィルム等に接着して、電子回路基板の電極とアラ
イメントして光素子をフリップチップ実装させる方法が
ある。その作製工程を図１４に示す。図１４で、半導体
基板１１０１上に能動層１１０６をエピ成長したあと
（ａ）、光素子の駆動用電極１１０９を形成し（ｂ）、
素子分離してから（ｃ）、半導体基板１１０１をエッチ
ングで除去し（ｄ）、これを伸展性フィルム１１１４に
接着して（ｅ）、伸展性フィルム１１１４を引き伸ばす
と能動層１１０６のみとなった光素子１１１１が１つ１
つのチップとなる（ｆ）。これらのうち、図１４（ｇ）
のように電子回路基板１１１７上の必要なところに加圧
治具１１１６で必要な光素子１１１１を融着固定する。
この方法により、電子回路基板１１１７上の任意の位置
に光素子１１１１をハイブリッド集積化した光電子融合
ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）などが
形成できる（ｈ）。
【０００６】
【発明が解決しようとしている課題】しかしながら、上
記の特開平９−２２３８４８号公報の例では、ポリイミ
ド膜３００が光素子１００Ａ、１００ＢとＳｉ基板２０
０との間にあるために放熱性が悪く、光素子の特性が通
常の実装形態のものに比べて発光効率や光出力などの点
で劣るという欠点がある。また、光素子１００Ａ、１０
０ＢとＳｉ−ＩＣとの間の熱や電気的クロストークのた
めに特性向上が難しいという問題がある。さらに、光素
子の機能層のみをＳｉ基板２００に転写してから光素子
１００Ａ、１００Ｂの作製工程を行うことになり、ＩＣ
へのダメージを考えるとプロセスの自由度すなわち温度
やプラズマ処理などについて制約が生じる。よって、光
素子１００Ａ、１００Ｂの形態にも制限がある。
【０００７】一方、特開平７−３０２０９号公報の例で
は、電極同士を直接接着するので、熱の伝導性は良い
が、能動層１１０６の厚みは通常５μｍ前後であるた
め、基板を除去すると機械的に弱くなる。そのために取
り扱いが困難になるとともに、結晶欠陥が入るなどして
特性が劣化する。また、電気的接触を回路基板１１１７
側でのみで行うため、１素子に対して２電極をアライメ
ントするので、その精度が要求されることでコスト高に
なるという問題がある。
【０００８】このような課題に鑑み、本発明の目的は、
面型光素子を電子素子と集積化させる場合に面型光素子
の特性を劣化させずかつ実装時のアライメントに高精度
が要求されず、生産性の高い構造を持つ面型光素子、そ
の製造方法、およびこれを用いた光電子融合ＭＣＭ、光
配線装置、光記録装置などの装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明の面型光素子は、基板面に対して垂直に発光又は受光
を行なう少なくとも１つの面型光素子において、該面型
光素子の形成に必要な保持基板となる第１の基板を除去
或は薄膜化して機能層および受・発光、電気的制御を行
なう為に必要な該機能層の少なくとも一方の表面に形成
された電極から成る面型光素子が、該第１の基板とは異
なる第２の基板に、該機能層の表面に形成された電極と
該第２の基板上に形成された電極とが電気的接触が得ら
れる様に接着されており、且つ該第２の基板上に該面型
光素子を独立に駆動、制御する為の電極配線が形成され
ていることを特徴とする。この本発明の面型光素子で
は、その上面電極のみを他のＳｉ基板や回路基板などに
電気的接触を得ながら接着した後、該面型光素子を作製
した基板をエッチングなどにより除去或は薄膜化し、基
板除去或は薄膜化後に現れた表面からもう一方の電極を
取り出す構造にすることで、活性層と基板が近接化して
熱特性を向上させるとともに、光素子接着時のアラメン
ト精度が要求されない構造となっている。また、光素子
を接着するときには保持基板がある状態なので、機能層
にダメージを与えることもなくハンドリングが容易であ
る。基板面に対して垂直に発光、受光を行う面型光素子
の形成に必要な保持基板となる第１の基板を除去あるい
は薄膜化して受・発光、電気的制御を行うために必要な
機能層に形成した電極と第２の基板の基板の電極とを電
気的接触が得られるように接着することで、面型光素子
の劣化はなく生産性の高い光電子集積素子を提供でき
る。
【００１０】上記の基本構成に基づいて、以下の如き形
態の構成が可能である。該面型光素子は２個以上集積化
されており、該第１の基板上で該面型光素子を形成した
ときの最表面の電極を共通電極として、第２の基板に形
成した電極に全面を電気的接触が得られる様に接着され
ており、該２個以上の面型光素子の間は機能層が除去さ
れて素子分離されており、該第１の基板を除去あるいは
薄膜化して表れた表面に該共通電極とは異なるもう一方
の電極を各素子毎に形成し、その表面に絶縁層を形成す
るとともに、電極コンタクトを得る為のコンタクトホー
ルと受・発光を行なう為の窓を該絶縁層に形成し、該各
素子毎の電極から該第２の基板までに電極配線を形成し
ていることで該面型光素子を独立に駆動、制御する。上
記面型光素子特に面型発光素子を複数アレイ化して集積
化させる場合に、面型発光素子の特性を劣化させずに生
産性の高い構造を実現できる。第２の基板側でベタの共
通電極を形成しておき、面型光素子間で機能層を除去し
て電極分離してあって該ベタ電極と反対側の電極を素子
毎に独立配線することで簡単にアレイ面型光素子を独立
に駆動、制御する構造を実現できる。
【００１１】該面型光素子は２個以上集積化されてお
り、該２個以上の面型光素子の間は機能層が除去されて
素子分離されており、該第１の基板上で該面型光素子を
形成したときの最表面と、該第１の基板を除去あるいは
薄膜化して表れた表面に夫々各素子毎に電極を形成し、
該第２の基板側に形成したライン状の電気配線と該第１
の基板を除去あるいは薄膜して表れた面に絶縁層を介し
て形成したライン状の電気配線によってマトリクス配線
を構成したことで該面型光素子を独立に駆動、制御す
る。これによっても、上記面型光素子特に面型発光素子
を複数アレイ化して集積化させる場合に、面型発光素子
の特性を劣化させずに生産性の高い構造を実現できる。
第２の基板側に形成したライン状の電極配線と第１の基
板を除去或は薄膜化して表れた面に絶縁層を介して形成
したライン状の電極配線によってマトリクス配線を構成
したことで、アレイ面型光素子を独立に駆動、制御する
構造を実現できる。
【００１２】該面型光素子は面発光レーザであり、該機
能層は発光する為の活性層およびその両側に形成した分
布反射型のミラー層を含む。これにより、低電流駆動が
可能な面型発光素子を集積化させられる。面型光素子を
面発光レーザにすることで消費電力の低い光電子集積素
子を実現できる。
【００１３】上記目的を達成する本発明の光電子融合Ｍ
ＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）は、該第
２の基板には、該面型光素子を駆動、制御する為のＳｉ
集積回路のベアチップがフリップチップ実装されて上記
の面型光素子と集積化されていることを特徴とする。こ
れにより、Ｓｉ−ＩＣと面型光素子を小型集積化させ
て、電気信号の一部を光信号に変換して信号の授受がで
きるＭＣＭを実現できる。第２の基板に面型光素子を駆
動、制御するためのＳｉ集積回路のベアチップがフリッ
プチップ実装されることで生産性の高い光電子融合ＭＣ
Ｍを提供できる。
【００１４】また、上記目的を達成する本発明の光電子
融合ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）
は、該第２の基板がＳｉであり、該面型光素子を駆動、
制御する為のＳｉ集積回路が第２の基板に作製されてい
て上記の面型光素子と集積化されていることを特徴とす
る。これによっても、Ｓｉ−ＩＣと面型光素子を小型集
積化させて、電気信号の一部を光信号に変換して信号の
授受ができるＭＣＭを実現できる。該面型光素子を駆
動、制御するためのＳｉ集積回路を第２の基板上に作製
しておくことで生産性の高い光電子融合ＭＣＭを提供で
きる。
【００１５】上記目的を達成する本発明の面型光素子の
製造方法は、化合物半導体などの第１の基板上に機能層
をエピタキシャル成長方法などで成膜する工程と、面型
光素子の形状および電極を加工する工程と、第２の基板
に電極を形成して該面型光素子の電極とアライメントし
て接着する工程と、第１の基板を除去あるいは薄膜化し
て機能層のみを転写する工程と、該面型光素子の素子間
の機能層を除去して素子分離を行なって各素子に電極を
形成する工程と、該転写された機能層表面に絶縁層を形
成して電極コンタクトを得る部分および受・発光する部
分に穴を開ける工程と、該絶縁層上に、転写された機能
層表面の電極と該第２の基板との間に電極配線パターン
を形成する工程とを含むことを特徴とする。これによ
り、上記の面型光素子と電子素子を集積化させるための
生産性が高く歩留まりが高いプロセスを提供できる。
【００１６】また、上記目的を達成する本発明の面型光
素子の製造方法は、第１の基板上に機能層を成膜する工
程と、面型光素子の形状を加工する工程と、該面型発光
素子の素子間の機能層を除去して素子分離を行なってか
ら電極を加工する工程と、第２の基板に電極を形成して
該面型光素子の電極とアライメントして接着する工程
と、第１の基板を除去あるいは薄膜化して機能層のみを
転写する工程と、転写された機能層表面に電極を形成す
る工程と、該転写された機能層表面に絶縁層を形成して
電極コンタクトを得る部分および受・発光する部分に穴
を開ける工程と、該絶縁層上に、転写された機能層表面
の電極と該第２の基板との間に電極配線パターンを形成
する工程とを含むことを特徴とする。これによっても、
上記の面型光素子と電子素子を集積化させるための生産
性が高く歩留まりが高いプロセスを提供できる。
【００１７】また、上記目的を達成する本発明の面型光
素子の製造方法は、第１の基板上に機能層を成膜する工
程と、面型光素子の形状を加工する工程と、該面型光素
子の素子間の機能層を除去して素子分離を行なってから
電極を加工する工程と、第３の基板にエピタキシャル層
表面を接着する工程と、該第１の基板を除去あるいは薄
膜化して機能層のみを残す工程と、該除去して現れた機
能層表面に電極を形成する工程と、第２の基板に電極を
形成して該面型光素子の電極とアライメントして接着す
る工程と、該第３の基板を除去して該第２の基板に機能
層を転写する工程と、該転写された機能層表面に絶縁層
を形成して電極コンタクトを得る部分および受・発光す
る部分に穴を開ける工程と、該絶縁層上に、転写された
機能層表面の電極と該第２の基板との間に電極配線パタ
ーンを形成する工程とを含むことを特徴とする。これに
よっても、上記の面型光素子と電子素子を集積化させる
ための生産性が高く歩留まりが高いプロセスを提供でき
る。
【００１８】該第１の基板上に面型光素子の機能層を成
膜する工程において、該基板と該機能層の間に基板を選
択エッチングするためのエッチングストップ層も成膜す
る工程を含み、該第１の基板を除去する工程において該
基板のエッチングは該エッチングストップ層で停止する
様にしてもよい。これにより、歩留まりの高い光電子集
積素子を実現できる。この場合、該第１の基板のエッチ
ングは、該エッチングストップ層で停止する工程の後
に、該エッチングストップ層を除去する工程を含み、該
機能層のみを該第２の基板に転写する様にしてもよい。
【００１９】上記目的を達成する本発明の光電子融合Ｍ
ＣＭの製造方法は、第２の基板上の複数の個所にアレイ
状に逐次複数の面型光素子を接着し、該第２の基板上で
電極を形成する工程、第１の基板を除去あるいは薄膜化
して機能層を転写する工程、転写後に電極配線を行なう
工程などを一括して行い、Ｓｉ集積回路をフリップチッ
プ実装する場合にも逐次アレイ状に実装していき、最後
に該第２の基板をダイシングすることで上記の光電子Ｍ
ＣＭを一回の工程で複数作製することを特徴とする。こ
れにより、上記のような面型光素子と電子素子を集積化
させるときに大面積基板に一括して複数のＭＣＭを作製
して生産性の向上を実現することができる。
【００２０】上記目的を達成する本発明の光配線装置
は、上記の光電子融合ＭＣＭの面型光素子の面に対して
垂直に光ファイバなどの光導波媒体を樹脂接着剤などで
固定して、該光導波媒体を介して光送受信ができるよう
にしたことを特徴とする。これにより、上記の面型光素
子と電子素子を集積化させたＭＣＭを用いて低コスト、
低ＥＭＩ、高速の光配線装置を実現できる。
【００２１】上記目的を達成する本発明の多層光電子融
合ＭＣＭは、光電子融合ＭＣＭの表面に平坦化した層間
絶縁層を形成して挟み更にその表面に光電子融合ＭＣＭ
を構成するようにして複数の光電子融合ＭＣＭが積層さ
れ、各層の信号の授受を光を用いて行うことが可能であ
ることを特徴とする。これにより、上記の面型光素子と
電子素子を集積化させたＭＣＭを複数積層して高速処理
が可能な高機能ＭＣＭを実現できる。
【００２２】上記目的を達成する本発明の多層光電子Ｍ
ＣＭは、上記の光電子融合ＭＣＭの第２の基板として絶
縁薄膜を用い、複数の該光電子融合ＭＣＭが積層され、
各層の信号の授受を光を用いて行うことが可能であるこ
とを特徴とする。これにより、上記の面型光素子と電子
素子を集積化させたＭＣＭを複数積層して高速処理が可
能で高機能な多層光電子ＭＣＭを実現できる。
【００２３】上記目的を達成する本発明の光記録装置
は、面型光素子が面発光レーザである上記の光電子融合
ＭＣＭを光源として、マルチレーザビームで高速に光記
録媒体に記録を行うことを特徴とする。これにより、上
記の面型光素子と電子素子を集積化させたＭＣＭを用い
た高機能なレーザビームプリンタ装置、ＣＤ−Ｒ０Ｍ装
置、光磁気ディスク装置などの高速な光記録装置を実現
できる。
【００２４】本発明による典型的な光素子では、図１の
断面斜視図に示すように、光素子の発光または受光層を
含む機能層のみを他の基板に転写した構造となってお
り、転写後に表面電極を形成している。その構造を簡単
に説明する。他の基板として例えばＡｌＮセラミック基
板１を用い、面発光レーザが実装される領域には電極２
が形成されており、共通電極となっている。面発光レー
ザ３は該電極２上の一部に形成されたＡｕ／Ｓｎハンダ
（不図示）によって、面発光レーザのｐ側電極として形
成された電極４と加熱により接合されている。ｎ電極９
は基板除去後にパターニングにより作製する。
【００２５】Ｓｉ−ＩＣは上記のような光素子の転写プ
ロセス後にベアチップの状態で同一ＡｌＮ基板１上にフ
リップチップ実装して光電子融合ＭＣＭとすることがで
きる。もちろん、Ｓｉ−ＩＣを作製したＳｉ基板に光素
子を転写してもよいが、Ｓｉ−ＩＣと光素子を個々に作
製して最後に同一基板上にハイブリッド実装する手法
が、プロセスの最適化や歩留まり、クロストークの観点
などから優れていると考えられる。
【００２６】このような面型の光素子を具備したＭＣＭ
を提供することで、ボード間などを配線するときに光伝
送で行うことができる光インターコネクション装置が低
コストで作製できたり、ＩＣを３次元スタック化した高
密度ＭＣＭが提供できる。
【００２７】
【発明の実施の形態】以下に具体的な本発明の実施の形
態を図を参照しながら説明する。
【００２８】［実施例１］本発明による第１の実施例
は、面型光素子として面発光レーザを用い、その発光層
およびミラー層を含む機能層のみを熱伝導性の良いセラ
ミック基板（ＡｌＮなど）に転写したものである。その
断面斜視図を図１に示す。
【００２９】ＡｌＮセラミック基板１上の面発光レーザ
３が実装される領域にはＴｉ／Ｐｔ／Ａｕからなる電極
２が形成されており、共通電極となっている。面発光レ
ーザ３は、該電極２上の一部に形成されたＡｕ／Ｓｎハ
ンダ（不図示）によって、面発光レーザのｐ側電極とし
て形成されたｎ／Ｐｔ／Ａｕ電極４が共通電極２と加熱
により接合されている。このとき、接着方法は、ここで
の例のように蒸着やメッキにより形成されたハンダを用
いてもよいが、ハンダボールを用いる方法、あるいは導
電性接着剤を用いる方法、Ａｕ同志の圧着による方法な
どでもよい。
【００３０】面発光レーザは、絶縁膜５、ｐ−ＡｌＧａ
ＡｓのＡｌ組成比を１から０．１までの範囲で変えた２
種の半導体（例えば、Ａｌ組成比が０．１と０．９のＡ
ｌＧａＡｓ）の交互多層膜から成るＤＢＲ層６、ＡｌＧ
ａＡｓ／ＧａＡｓから成る多重量子井戸活性層をＡｌＧ
ａＡｓスペーサ層でサンドイッチして１波長の厚さとし
た共振器層７、ｎ−ＡｌＧａＡｓ多層膜から成るＤＢＲ
層８、ｎ側電極となるＡｕＧｅ／Ａｕ層９から成る。電
極コンタクトを良くするために、電極との界面にはＧａ
Ａｓのハイドープ層（不図示）が形成してある。また、
ｎ側の最表面にはパッシベーション膜としてＳｉＮｘな
どの膜（不図示）を、反射の影響がないような厚さで形
成してもよい。また、発光領域となる部分１０は１５μ
ｍφの円筒形としており、ｐ−ＤＢＲミラー６側に電流
狭窄のためのポリイミド１１が埋め込まれている。この
ような構造の面発光レーザ３は、ｎ−ＧａＡｓ基板上に
機能層をエピタキシャル成長したのちに加工したもの
で、ｐ側電極４を上記のようにセラミック基板１に接合
してから、該ＧａＡｓ基板を除去して成るものである。
【００３１】以上は面発光レーザの構造の一例を示して
いるが、電流狭窄構造としては、ｐ−ＤＢＲ層１０のＡ
ｌ組成比の高い層のみ横方向に酸化してＡｌｘＯｙとす
る選択酸化の手法を用いたり、プロトン注入で機能層の
周りに絶縁層を形成したりする構造も採り得る。また、
ｐ側が平坦でない凹凸形状のもの（ポスト型）であって
も本実施例の図２（ａ）で示すような実装方法を適用で
きる。
【００３２】また、図１では４つの面発光レーザ３が２
次元アレイ状に実装されているが、もちろん個数に限定
はない。また、図７のように１次元アレイとして並べて
もよい。この場合、面発光レーザ上を他の面発光レーザ
からの電気配線が通ることがないので、絶縁層としての
ポリイミドはＧａＡｓ表面には必要なく、素子の端面に
図２（ａ）の符号１９のような絶縁層を形成し、ＡｌＮ
基板１側の電極２との絶縁を保てる膜を形成しておけば
よい。素子間には分離溝を図１のように形成することが
望ましいが、分離後に溝にポリイミドなどを埋め込んで
平坦化してもよい。ｎ側電極９の形状がＬ字型になって
いるのも、これに限らず、発光領域１０からの光が取り
出せるように窓が開いている構造であれば、全面に電極
が形成されていてもよい。
【００３３】本実施例では、各面発光レーザ３の素子の
大きさは１５０μｍ□とし、素子ピッチは２５０μｍと
したが、これに限るものではない。
【００３４】ｎ側電極９の配線やＳｉ−ＩＣ２０との接
続の仕方を含めた断面図および平面図を図２に示す。図
２（ａ）は面発光レーザ部分のみを説明するための図で
あり図２（ｂ）のＡ−Ａ’断面図である。図１と同じ部
分に相当する部分には同じ番号を付している。
【００３５】面発光レーザ３の構造についてはすでに説
明した通りであり、素子分離溝にはポリイミド１２を埋
め込んでいる。面発光レーザの最表面には絶縁層として
感光性ポリイミド１３を形成し、光取り出し部に窓１４
を電極コンタクト部にホール１７をパターニングにより
形成する。該ホール１７を介して電極コンタクトを取
り、電極配線１５を介してセラミック基板１上まで引き
出す。符号１６は電極配線のうち奥に見えているもので
ある。面発光レーザ３のサイドウォールにも絶縁性を保
つために、表面上のポリイミドパターニングのときにセ
ルフアラインでポリイミド１９を形成している。すなわ
ち、素子表面にポリイミドを塗布して全面を覆った後、
Ｏ２プラズマなどでエッチングするとセルフアラインで
該サイドウォールにポリイミドが残る。
【００３６】図２（ｂ）の平面図では、ロジック信号か
ら面発光レーザを駆動させるためのＳｉ−ＩＣのベアチ
ップ２０が同一セラミック基板１上にフリップチップ実
装されており、配線１５（例えばＴｉ／Ａｕ）で面発光
レーザ３と接続されている。面発光レーザのｐ側の共通
電極となる部分２は配線１８を介して電源に接続され
る。
【００３７】このようにして光素子３とＳｉ−ＩＣ２０
が同一基板１上に形成されたＭＣＭを提供することがで
きる。ここで、光素子は成長基板を除去して薄膜化して
いるので、電気配線を表面プロセスによって形成するこ
とができ、歩留まり、小型化、高速性に問題があるワイ
ヤボンディングを用いる必要がなくなる。
【００３８】また、本実施例による構造では、面発光レ
ーザのプロセスを化合物半導体基板（成長基板）上で行
うために、共通基板への機能層転写後の複雑なプロセス
が必要なく、該プロセスについて、機械強度、加熱の制
限などの条件が図１３の例等に比して緩和される。セラ
ミック基板に接着するときにもアライメント精度が必要
ないために歩留まりが向上する。さらに、電極２、４同
志を直接接着しているので熱伝導性が非常に良く、面発
光レーザの特性が向上し、ｐ側電極４が共通すなわちア
ノードコモンでの駆動が可能になるために、駆動ＩＣと
してｎｐｎ型トランジスタあるいはｎチャネルのＭＯＳ
−ＩＣを用いることができ、高速駆動に有利となる。
【００３９】さらに、接触抵抗が大きくなり易いｐ側電
極４のコンタクト面積を大きくできる構造なので、素子
抵抗が低減でき、熱特性、出力パワーなどの特性改善に
つながる。本実施例では、実装基板１としてセラミック
基板を用いたが、Ｓｉ基板、金属板、ガラスエポキシ系
のプリント回路基板などでもよい。必要に応じて基板表
面に絶縁膜を形成するなどして素子間の絶縁を取ればよ
い。
【００４０】次に、図３をもとに作製プロセスを説明す
る。図３（ａ）において、ｎ−ＧａＡｓ基板３０上に有
機金属気相成長法（ＭＯＣＶＤ）などで、ｎ−ＧａＡｓ
バッファ層、ｎ−ＡｌＡｓエッチストップ層、ｎ−Ｇａ
Ａｓコンタクト層（以上不図示）、ｎ−ＡｌＡｓ／Ａｌ
ＧａＡｓ多層膜から成るＤＢＲミラー層８、アンドープ
のＡｌＧａＡｓ／ＧａＡｓ３重量子井戸をＡｌＧａＡｓ
スペーサ層で挟んで１波長分の厚さとした活性層７、ｐ
−ＡｌＡｓ／ＡｌＧａＡｓ多層膜から成るＤＢＲミラー
層６、ｐ−ＧａＡｓコンタクト層（不図示）をエピタキ
シャル成長する。その後、発光領域１０を形成するため
にドーナツ状に活性層７近傍までエッチングして、エッ
チ部にポリイミド１１を埋め込んで平坦化し、共通電極
となるｐ型電極としてＴｉ／Ｐｔ／Ａｕ４を全面に形成
する。
【００４１】図３（ｂ）において、ＡｌＮ基板１上に共
通電極となるＴｉ／Ｐｔ／Ａｕ電極２を形成し、面発光
レーザ３が接着される領域にＡｕ／Ｓｎハンダ（不図
示）を蒸着などにより形成して、加熱圧着により接着す
る。
【００４２】図３（ｃ）において、面発光レーザ側のＧ
ａＡｓ基板３０を除去するために、過酸化水素水とアン
モニア水の混合液でＡｌＡｓエッチストップ層までエッ
チングを行い、ＡｌＡｓエッチストップ層はＨＣｌでエ
ッチングして、ＧａＡｓコンタクト層を露出させる。そ
の後、素子間の分離溝を形成してポリイミド１２で平坦
化した後、ｎ側電極としてＡｕＧｅ／Ａｕ９を形成す
る。電極コンタクトを向上させるために、４００℃で２
分程度のアニールを行ってもよい。このとき、ＡｌＮ基
板１と面発光レーザ３の接着におけるＡｕ／Ｓｎはんだ
のリフローの工程を兼ねることになる。
【００４３】図３（ｄ）において、配線を形成するため
に感光性ポリイミド１３を用いてｎ−ＧａＡｓ表面をカ
バーし、光取り出し窓１４およびコンタクトホール１７
の部分だけパターニングによりポリイミドを抜いてい
る。その後、図２のようにＩＣとの配線パターン１５を
形成してから、フリップチップ実装でＳｉ−ＩＣ２０を
実装してやればよい。
【００４４】以上のプロセスでは、素子分離を基板除去
後に行うために機能層を転写したあとのプロセスが複雑
化するという難点があるので、素子分離を基板除去前に
行ってもよい。その場合のプロセスを図４に示す。すな
わち、図４（ａ）において図３の場合と同じように面発
光レーザを作製するが、ｐ電極４を形成する前に素子分
離溝４０を基板３０に到達するように形成し、絶縁膜５
およびポリイミドの埋め込みを行う。図４（ｂ）におい
てＡｌＮ基板１に接着を行い、図４（ｃ）において、Ｇ
ａＡｓ基板３０を除去すれば、図４（ａ）で分離溝４０
に形成しておいた絶縁膜５が表面に現れた状態でエッチ
ングが停止する。この場合、基板３０除去すればすでに
素子分離されているので、基板除去後のプロセスが軽減
される。
【００４５】また、基板の除去をエッチングにより行な
っているが、研磨との併用、あるいは研磨のみで基板を
薄膜化してもよい。その場合、例えばＧａＡｓ基板３０
を１μｍ厚までＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａ
ｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）で研磨し、その表面
に電極９を形成すれば、上記で説明したようなＡｌＡｓ
エッチストップ層、ＧａＡｓコンタクト層は不要にな
り、薄膜化されたＧａＡｓ基板３０の表面に直接電極形
成ができる。
【００４６】また、上面の電極配線工程を省略するため
にＴＡＢテープを使用してもよい。すなわち、ポリイミ
ドフィルムのような薄膜基板に電極配線を形成して、面
発光レーザの電極９のコンタクトが必要なところにスル
ーホールで該電極配線の裏面側の該薄膜基板に電極パッ
ドを形成しておき、該電極パッドと面発光レーザの電極
９をアライメントして接着すれば、図２と同様な構造が
作製可能である。この場合、ポリイミドフィルムに光取
り出し窓として穴を開けておく。
【００４７】本実施例では、０．８５μｍ帯の面発光レ
ーザについて実施例を説明したが、他の材料、波長帯、
すなわちＩｎＰ系における１．３μｍ帯や１．５５μｍ
帯、ＩｎＧａＡｌＰを活性層に用いた赤色帯、あるいは
ＧａＮ系を用いた紫外〜青色の波長帯などにも適用でき
る。また、面型ＬＥＤや有機ＥＬ素子などにも本実施例
の構造を適用することができる。
【００４８】また、Ｓｉ−ＩＣをフリップチップ実装で
ハイブリッド化する構造について述べたが、Ｓｉ−ＩＣ
を作製した基板を符号１で示す基板として、ＩＣの形成
されていない領域に光素子の転写を行ってもよい。この
場合、図２（ｂ）の符号２０の部分がＩＣの作製された
領域に相当する。
【００４９】［実施例２］本発明による第２の実施例
は、実装基板側の共通電極をベタ電極とせず、電極パタ
ーンを形成して、簡単なアライメントにより、薄膜化し
た面発光レーザの機能層を実装するものである。アレイ
数が多くなる場合には、図６のようにマトリックス配線
にした方が電極配線を簡単化する上で有利になるので、
電極分離ができるようにしたものである。
【００５０】面発光レーザの構造としては図１などと同
様であるが、図６のようにＡｌＮ基板１上の電極パター
ン６０をライン状に形成し、実施例１と同様に面発光レ
ーザ３の機能層をその上に転写する。このとき、ｐ側電
極は個々の素子で独立になるように分離しておく。Ｇａ
Ａｓ基板表面に形成する電極パターンも図６のようにラ
イン状の電極６１とする。
【００５１】実施例１と異なる図５のようなプロセスで
本実施例のマトリクス配線構造を形成してもよい。すな
わち、まず図５（ａ）において、実施例１と同様に面発
光レーザの構造を形成するが、ｐ側電極５０に光取り出
し用の窓５１を形成しておく。図５（ｂ）において、ガ
ラス基板５２などにエレクトロンワックスなどでｐ電極
５０側を貼り付けて、ＧａＡｓ基板３０を除去し、ｎ電
極５３を形成する。このとき、図５（ａ）ですでに素子
分離しているので各素子に対応する位置に電極５３を形
成すれば、電極分離ができている。
【００５２】次に、図５（ｃ）において、図６のように
ＡｌＮ基板１上にライン状に電極パターン６０を形成し
ておき、ガラス基板５２を通して顕微鏡などで観察すれ
ば簡単に該電極パターン６０と面発光レーザの位置合わ
せをすることができるので、アライメントして実施例１
と同様の方法で電極５３と電極パターン６０を接着す
る。加熱により保持基板として用いたガラス基板５２は
簡単に外すことができ、キシレンで洗浄すれば完全にワ
ックスを除去できる。
【００５３】その後、実施例１と同様の方法で、表面に
表われているｐ電極５０とコンタクトを取りながら図６
のようなライン状電極６１を形成すれば、マトリックス
配線が実現できる。
【００５４】本実施例のようにマトリクス配線にすれ
ば、共通電極という概念がないために、ｎ電極側を回路
基板側に実装することもできる。ｎ電極側を接着する場
合には、構造上、電流狭窄層となるポリイミド１１によ
る熱特性の悪化を防ぐことができる。すなわち、図５
（ｃ）を見れば分かる通り、活性層７から基板１までに
は単結晶のＡｌＡｓ／ＧａＡｓ層８だけが存在するの
で、熱伝導性が良く熱特性が向上する。
【００５５】［実施例３］これまでの実施例では、１つ
のＭＣＭのプロセスを中心に述べてきたが、生産性を上
げるためにはウエハレベルで一括プロセスができること
が望ましい。
【００５６】そのための概念図を図８に示す。本実施例
では、基板コストの安いＳｉ基板を用いている。Ｓｉ基
板８０上に素子の実装される領域８１が特定のピッチで
アレイ化されている。まず、該Ｓｉ基板８０上の面発光
レーザが実装される部分８１に実施例１または２のよう
にウエハ単位で電極を形成し、必要なアレイ数の面発光
レーザ８４をＧａＡｓ基板８３から切り出して、ダイボ
ンダ装置により逐次該電極に実装していく。このとき、
ホトリソグラフィーにより該電極領域を形成すればホト
マスク精度でアレイ化でき、ダイボンダ装置の図形合わ
せにより精度良く実装できる。よって、その後のマスク
合わせ工程も可能である。
【００５７】次に、ウエハレベルで面発光レーザのＧａ
Ａｓ基板８３をエッチングにより除去する。このとき、
エッチングしない領域や面発光レーザの端部は損傷を受
けないようにレジストで保護しておくとよい。再び、ホ
トリソグラフィ工程により、実施例１または２のように
感光性ポリイミドによるパターニングおよび電極配線の
形成を行う。このとき、ＧａＡｓ基板をエッチングして
Ｓｉ基板８０表面に残っている面発光レーザの機能層の
厚さは５μｍ程度なので、ホトリソグラフィーによる一
括表面プロセスが可能となっている。
【００５８】続いて、形成された電極配線の必要なとこ
ろにＳｉ−ＩＣ８５を逐次実装していくことで、ＭＣＭ
の集合体基板が完成する。最後に破線８２のようにＳｉ
基板８０をダイシングすることで、単体のＭＣＭを提供
することができる。以上のような工程により、非常に低
コストで光電子ＭＣＭ基板を提供できる。
【００５９】本実施例で用いたＳｉ基板８０は素子間の
絶縁性を保つために半絶縁性の基板を用いたが、通常の
Ｓｉ基板を用いて、絶縁が必要な領域（例えばＳｉ−Ｉ
Ｃを実装する領域）の表面に絶縁膜を形成したものでも
よい。また、実施例１で用いたようなＡｌＮなどの絶縁
性セラミック基板でもよい。
【００６０】［実施例４］本発明による第４の実施例
は、機能層を転写したＭＣＭを用いて光配線を行う装置
に係る。図９において、９４は実施例１のように面発光
レーザアレイ９５とＳｉ−ＩＣ９６が実装されたＭＣＭ
である。そして、４本の光ファイバが束ねられたリボン
ファイバ９３の端面を固定する部材９１をアライメント
して面発光レーザの出力端にＵＶ硬化樹脂で直接接着し
ている。部材９１には、複数の光ファイバを等間隔で固
定するための穴９２が形成されており、ファイバを穴９
２に固定した後に部材９１と光ファイバを同時に研磨し
て平坦面を出している。部材９１の材質としてはガラ
ス、樹脂、Ｓｉなどが適している。また、光ファイバと
しては、石英ファイバでもよいが、アライメント精度を
必要としないプラスティックオプティカルファイバ（Ｐ
ＯＦ）が短距離伝送には適している。特に、全フッ素化
したポリイミドをコアとするＰＯＦでは０．６μｍから
１．３μｍの広い波長帯で使用できるので、ここではこ
れを使用した。
【００６１】一方、９０は面発光レーザの代わりに面型
受光素子が同様に実装されたＭＣＭであり、やはりリボ
ンファイバ９３の端面を固定する部材９１に樹脂で直接
接着されている。受光素子としては、ｐｉｎ型、ＭＳＭ
（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａ
ｌ）型のいずれでもよく、また、材料系も信号速度や波
長帯によってＧａＡｓ系、Ｓｉ系、ＩｎＧａＡｓ系のい
ずれかを選択することができる。
【００６２】ＭＣＭ９４および９０からマザーボードヘ
の接続は、コネクタピン９７を用いた脱着、はんだ付
け、フリップチップ実装などで行うことができ、電子機
器内のボード間の接続などとして用いることができる。
従って、距離が短い場合には光ファイバのかわりに樹脂
で形成したアレイ光導波フィルムでもよい。また、アラ
イメントについてはＭＣＭ側にアライメトマーク９８を
基板に形成しておき、パッシブでアライメントすること
で低コストな光実装が可能である。または、金属膜をＭ
ＣＭとアレイ光ファイバ端面を固定する部材に形成して
おいてハンダボールを介してセルフアライメントで接着
する方法や、アライメントマークの位置にガイド部材を
固定する方法などでもよい。
【００６３】［実施例５］本発明による第５の実施例
は、機能層を転写したＭＣＭを図１０のように３次元ス
タック化したものである。元基板として表面に絶縁層を
持つＳｉ基板１００を用い、１層目に実施例１のように
Ｓｉ−ＩＣベアチップ１０６、面発光レーザ１０４を実
装し、表面を平坦化するために全体を絶縁性の部材１０
１でカバーする。そして、配線のためのコンタクトホー
ルを形成して埋め込み電極材１０３を形成して、該絶縁
層１０１上に配線パターン１０２を形成する。ここで、
面発光レーザ１０４は実施例１のようにＧａＡｓ基板を
除去して５μｍ程度の機能層のみが実装されており、そ
れに合わせて、Ｓｉ−ＩＣ１０６もＣＭＰによって５μ
ｍ程度まで薄膜化した状態で実装されている。この場
合、Ｓｉ−ＩＣ１０６の表面を上側にしてＳｉ基板を研
磨により薄膜化してから研磨面をダイボンディングで基
板１００に実装し、コンタクトを埋め込み電極材１０３
を通して上面の電極配線１０２で電気接続してもよい。
一方、Ｓｉ−ＩＣ１０６を電極面を下にしてフリップチ
ップ実装する場合には、Ｓｉ−ＩＣ１０６および面発光
レーザ１０４を実装した状態で一括してＣＭＰを行って
もよい。
【００６４】２層目、３層目も同様に形成するが、層間
絶縁層１０７を形成してからスタックしていく。絶縁層
１０７としてはポリイミド、ＰＳＧなどが通常使用され
るが、熱膨張係数を近くするためにアラミド樹脂を用い
てもよい。２層目には受光素子１０５が実装されてい
て、一層目の面発光レーザ１０４からの光信号を受信す
るようになっており、多層配線の層間の信号接続を光を
使って行うようになっている。もちろん埋め込み電極１
０３を用いて電気的層間接続を併用してもよく、高速伝
送や層間の絶縁が要求される部分などに光接続を適用し
ていけばよい。
【００６５】図１０では面発光レーザの実装された層と
受光素子の実装された層を別の層としているが、同一層
内に面発光レーザと面型受光素子が実装されていてもよ
い。
【００６６】このような３次元ＭＣＭを作製する方法と
して、各層を別々に形成して最後に重ね合わせこともで
きる。そのための作製方法を図１１をもとに簡単に説明
する。
【００６７】例えばＡｌＮフィルム１１０（ＡｌＮを樹
脂薄膜で一体化したもの）上に実施例１のように面発光
レーザ１１１、受光素子１１２、Ｓｉ−ＩＣ１１３を実
装して、絶縁膜１１４でカバーして平坦化し、表面にコ
ンタクトホールを形成して配線パターンを作製する（配
線に関して図面上では省略）。配線パターンはＡｌＮフ
ィルム１１０上に予め形成しておくこともできる。ま
た、各半導体素子１１１、１１２はＣＭＰなどで薄膜化
するのは上記に説明したとおりである。
【００６８】また、層間の接続（光、電気とも）が必要
な部分にはエッチングあるいはレーザアブレイションな
どで穴１１６を開け、電気接続が必要な部分には電極材
を埋め込んでおく。
【００６９】絶縁フィルムなどに光の波長に対して透明
な材料を使う場合には光接続のための穴を開けなくても
よい。さらに、全て光接続で行う場合には穴を開ける必
要はなく、作業の容易化によりコスト削減が可能とな
る。
【００７０】ドーターボードなど１つの機能を持つモジ
ュールを構成するためには、Ｌ、Ｃ、Ｒ受動素子の実装
が不可欠であるが、多層配線板の中でこのような受動素
子を実装する層も設けておくか、最上層でこれらを実装
してもよい。あるいは、半導体素子を薄膜化したものと
同程度（５μｍ）の厚さの薄膜受動素子１１５を同一層
内に実装してもよい。
【００７１】各層の実装ができた後に、元基板１００上
にスタックして加熱、圧着することでＡｌＮフィルム１
１０同志を接着させれば３次元ＭＣＭが作製できる。Ａ
ｌＮフィルム以外にも、ポリイミド、アラミド樹脂など
のフィルムでもよい。また、図２のように各層ともＳｉ
などの元基板に実装を行なってから、該基板を研磨によ
り薄膜化してスタックさせてもよい。
【００７２】このような層間の接続に光を用いた３次元
ＭＣＭは、小型の高速電子機能素子として電子機器を構
成するためのマザーボードやドーターボードそのものと
して機能させることができる。また、光接続を用いるこ
とで、基板からの放射される電磁波ノイズを低減できる
ので、ノイズ対策のコストを低減することができる。特
に、携帯電話、モバイル機器、ノートＰＣ、デジカメ、
カムコーダなどの小型携帯機器には有効である。
【００７３】［実施例６］本実施例では、今まで述べて
きた面発光レーザアレイをレーザビームプリンタに適用
したものである。図１２にその簡単な構成図を示す。
【００７４】本発明による面発光レーザアレイを具備し
た光電子ＭＣＭ１２０を光源としてを使うと、図１２に
示すように、一回のスキャンで感光ドラム１２３へ数列
の帯状に光書き込みができるため、非常に高速なプリン
トが可能となる。ドラム面１２３上でのビームのピッチ
はレンズ系１２４で任意の幅にすることができ、例えば
１２５μｍピッチの面発光レーザアレイの光をドラム面
１２３上では２０μｍピッチにすることも容易である。
制御の上では１次元で８個を集積化した面発光レーザな
どが使いやすい。レーザの波長としては０．７７μｍ帯
のものを用いた。尚、１２２はタイミングをとる為に用
いられる受光器である。
【００７５】レーザビームプリンタの高速化のために
は、ポリゴンミラー１２１の回転数には限界があり、本
発明によるＳｉ−ＩＣが集積化された光電子ＭＣＭ１２
０を用いることで高速化を簡単に達成できる。また、端
面発光レーザをアレイ化した場合には注入電流量が多い
ため、消費電力の上昇の問題があったが、本発明による
面発光レーザアレイを用いれば１桁以上消費電力を低減
することができる。これは、端面発光レーザでの駆動電
流が５０ｍＡであることに対し、面発光レーザの場合は
１０ｍＡ程度で駆動できるためである。さらに、アレイ
数を増やして１２００ピクセル程度にすれば、ポリゴン
ミラーなしで光電子ＭＣＭをスキャンするだけで高速の
レーザビームプリンタを構成できる。
【００７６】本実施例以外の適用例としては、ＣＤ−Ｒ
ＯＭ、光磁気ディスク等の光源として本発明による面型
光素子を用いることができる。
【００７７】
【発明の効果】本発明によって、面型光素子を電子素子
と集積化させる場合に面型光素子の特性を劣化させずに
且つ実装時のアライメントに高精度が要求されず生産性
の高い構造を実現することができる。
【図面の簡単な説明】
【図１】本発明による第１実施例の面発光レーザアレイ
の断面斜視図である。
【図２】本発明による光電子融合ＭＣＭの断面と平面を
説明する図である。
【図３】本発明による面発光レーザアレイの作製方法を
説明する断面図である。
【図４】本発明による面発光レーザアレイの第２の作製
方法を説明する断面図である。
【図５】本発明による面発光レーザアレイの第３の作製
方法を説明する断面図である。
【図６】本発明によるマトリックス配線された面発光レ
ーザアレイの平面図である。
【図７】本発明による１次元アレイ化された面発光レー
ザアレイの平面図である。
【図８】本発明による第３実施例のウエハレベルでの光
電子融合ＭＣＭの作製方法を説明する図である。
【図９】本発明による第４実施例の光電子融合ＭＣＭを
用いた光配線装置を説明する斜視図である。
【図１０】本発明による第５実施例の多層光電子融合Ｍ
ＣＭを説明する断面図である。
【図１１】本発明による多層光電子融合ＭＣＭの作製方
法を説明する分解斜視図である。
【図１２】本発明による光電子融合ＭＣＭを用いたレー
ザビームプリンタを説明する図である。
【図１３】従来の機能層転写型の面発光レーザアレイの
断面図である。
【図１４】機能層転写型光デバイスの作製方法の従来例
を説明する図である。
【符号の説明】
１、８０、１００ ＭＣＭ用基板 ４６０ ＭＣＭの電極 ３、９５、１０４、１１１ 面発光素子 ４、９、５０、５３ レーザ電極 ５ 絶縁膜 ６、８ 分布反射型ミラー層 ７ 活性層 １０ 発光領域 １１ 埋込み層 １２、４０ 素子分離埋め込み層 １３、１９、１０１、１１４、３００ 絶縁層 １４、５１、１１６ 光取り出し窓 １５、１６、１８、６１、１０２ 電極配線 １７ コンタクトホール ２０、８５、９６、１０６、１１３ Ｓｉ集積回路 ３０、８３ 半導体基板 ５０、２００ 基板 ８１ 実装領域 ８２ ダイシングライン ８４ 光素子 ９０、９４、１２０ 光電子融合ＭＣＭ ９１ 固定部材 ９２ 光導波媒体入射端 ９３ 光導波媒体 ９７ 接続用端子 ９８ アライメントマーク １０３ 埋め込み電極 １０５、１１２ 受光素子 １０７、１１０ 層間絶縁層 １１５ 受動素子 １２１ ポリゴンミラー １２２ 受光器 １２３ 感光ドラム １２４ シリンドリカルレンズ １００Ａ 受光素子 １００Ｂ 発光素子 １００Ｃ、１００Ｄ、４００、２００Ａ 電気配線

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】基板面に対して垂直に発光又は受光を行な
    う少なくとも１つの面型光素子において、該面型光素子
    の形成に必要な保持基板となる第１の基板を除去或は薄
    膜化して機能層および受・発光、電気的制御を行なう為
    に必要な該機能層の少なくとも一方の表面に形成された
    電極から成る面型光素子が、該第１の基板とは異なる第
    ２の基板に、該機能層の表面に形成された電極と該第２
    の基板上に形成された電極とが電気的接触が得られる様
    に接着されており、且つ該第２の基板上に該面型光素子
    を独立に駆動、制御する為の電極配線が形成されている
    ことを特徴とする面型光素子。
  2. 【請求項２】該面型光素子は２個以上集積化されてお
    り、該第１の基板上で該面型光素子を形成したときの最
    表面の電極を共通電極として、第２の基板に形成した電
    極に全面を電気的接触が得られる様に接着されており、
    該２個以上の面型光素子の間は機能層が除去されて素子
    分離されており、該第１の基板を除去あるいは薄膜化し
    て表れた表面に該共通電極とは異なるもう一方の電極を
    各素子毎に形成し、その表面に絶縁層を形成するととも
    に、電極コンタクトを得る為のコンタクトホールと受・
    発光を行なう為の窓を該絶縁層に形成し、該各素子毎の
    電極から該第２の基板までに電極配線を形成しているこ
    とで該面型光素子を独立に駆動、制御することを特徴と
    する請求項１記載の面型光素子。
  3. 【請求項３】該面型光素子は２個以上集積化されてお
    り、該２個以上の面型光素子の間は機能層が除去されて
    素子分離されており、該第１の基板上で該面型光素子を
    形成したときの最表面と、該第１の基板を除去あるいは
    薄膜化して表れた表面に夫々各素子毎に電極を形成し、
    該第２の基板側に形成したライン状の電気配線と該第１
    の基板を除去あるいは薄膜して表れた面に絶縁層を介し
    て形成したライン状の電気配線によってマトリクス配線
    を構成したことで該面型光素子を独立に駆動、制御する
    ことを特徴とする請求項１記載の面型光素子。
  4. 【請求項４】該面型光素子は面発光レーザであり、該機
    能層は発光する為の活性層およびその両側に形成した分
    布反射型のミラー層を含むことを特徴とする請求項１、
    ２または３記載の面型光素子。
  5. 【請求項５】該第２の基板には、該面型光素子を駆動、
    制御する為のＳｉ集積回路のベアチップがフリップチッ
    プ実装されて請求項１乃至４の何れかに記載の面型光素
    子と集積化されていることを特徴とする光電子融合ＭＣ
    Ｍ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）。
  6. 【請求項６】該第２の基板はＳｉであり、該面型光素子
    を駆動、制御する為のＳｉ集積回路が第２の基板に作製
    されていて請求項１乃至４の何れかに記載の面型光素子
    と集積化されていることを特徴とする光電子融合ＭＣＭ
    （Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）。
  7. 【請求項７】第１の基板上に機能層を成膜する工程と、
    面型光素子の形状および電極を加工する工程と、第２の
    基板に電極を形成して該面型光素子の電極とアライメン
    トして接着する工程と、第１の基板を除去あるいは薄膜
    化して機能層のみを転写する工程と、該面型光素子の素
    子間の機能層を除去して素子分離を行なって各素子に電
    極を形成する工程と、該転写された機能層表面に絶縁層
    を形成して電極コンタクトを得る部分および受・発光す
    る部分に穴を開ける工程と、該絶縁層上に、転写された
    機能層表面の電極と該第２の基板との間に電極配線パタ
    ーンを形成する工程とを含むことを特徴とする面型光素
    子の製造方法。
  8. 【請求項８】第１の基板上に機能層を成膜する工程と、
    面型光素子の形状を加工する工程と、該面型発光素子の
    素子間の機能層を除去して素子分離を行なってから電極
    を加工する工程と、第２の基板に電極を形成して該面型
    光素子の電極とアライメントして接着する工程と、第１
    の基板を除去あるいは薄膜化して機能層のみを転写する
    工程と、転写された機能層表面に電極を形成する工程
    と、該転写された機能層表面に絶縁層を形成して電極コ
    ンタクトを得る部分および受・発光する部分に穴を開け
    る工程と、該絶縁層上に、転写された機能層表面の電極
    と該第２の基板との間に電極配線パターンを形成する工
    程とを含むことを特徴とする面型光素子の製造方法。
  9. 【請求項９】第１の基板上に機能層を成膜する工程と、
    面型光素子の形状を加工する工程と、該面型光素子の素
    子間の機能層を除去して素子分離を行なってから電極を
    加工する工程と、第３の基板にエピタキシャル層表面を
    接着する工程と、該第１の基板を除去あるいは薄膜化し
    て機能層のみを残す工程と、該除去して現れた機能層表
    面に電極を形成する工程と、第２の基板に電極を形成し
    て該面型光素子の電極とアライメントして接着する工程
    と、該第３の基板を除去して該第２の基板に機能層を転
    写する工程と、該転写された機能層表面に絶縁層を形成
    して電極コンタクトを得る部分および受・発光する部分
    に穴を開ける工程と、該絶縁層上に、転写された機能層
    表面の電極と該第２の基板との間に電極配線パターンを
    形成する工程とを含むことを特徴とする面型光素子の製
    造方法。
  10. 【請求項１０】該第１の基板上に面型光素子の機能層を
    成膜する工程において、該基板と該機能層の間に基板を
    選択エッチングするためのエッチングストップ層も成膜
    する工程を含み、該第１の基板を除去する工程において
    該基板のエッチングは該エッチングストップ層で停止す
    ることを特徴とする請求項７乃至９の何れかに記載の面
    型光素子の製造方法。
  11. 【請求項１１】該第１の基板のエッチングは、該エッチ
    ングストップ層で停止する工程の後に、該エッチングス
    トップ層を除去する工程を含み、該機能層のみを該第２
    の基板に転写することを特徴とする請求項１０記載の面
    型光素子の製造方法。
  12. 【請求項１２】第２の基板上の複数の個所にアレイ状に
    逐次複数の面型光素子を接着し、該第２の基板上で電極
    を形成する工程、第１の基板を除去あるいは薄膜化して
    機能層を転写する工程、転写後に電極配線を行なう工程
    などを一括して行い、Ｓｉ集積回路をフリップチップ実
    装する場合にも逐次アレイ状に実装していき、最後に該
    第２の基板をダイシングすることで請求項５又は６記載
    の光電子ＭＣＭを一回の工程で複数作製することを特徴
    とする光電子融合ＭＣＭの製造方法。
  13. 【請求項１３】請求項５又は６記載の光電子融合ＭＣＭ
    の面型光素子の面に対して垂直に光ファイバなどの光導
    波媒体を樹脂接着剤などで固定して、該光導波媒体を介
    して光送受信ができるようにしたことを特徴とする光配
    線装置。
  14. 【請求項１４】光電子融合ＭＣＭの表面に平坦化した層
    間絶縁層を形成して挟み更にその表面に光電子融合ＭＣ
    Ｍを構成するようにして複数の光電子融合ＭＣＭが積層
    され、各層の信号の授受を光を用いて行うことが可能で
    あることを特徴とする多層光電子融合ＭＣＭ。
  15. 【請求項１５】請求項５又は６記載の光電子融合ＭＣＭ
    の第２の基板として絶縁薄膜を用い、複数の該光電子融
    合ＭＣＭが積層され、各層の信号の授受を光を用いて行
    うことが可能であることを特徴とする多層光電子ＭＣ
    Ｍ。
  16. 【請求項１６】面型光素子が面発光レーザである請求項
    ５又は６記載の光電子融合ＭＣＭを光源として、マルチ
    レーザビームで高速に光記録媒体に記録を行うことを特
    徴とする光記録装置。
JP24105099A 1999-08-27 1999-08-27 面型光素子、その製造方法、およびこれを用いた装置 Expired - Fee Related JP3990846B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24105099A JP3990846B2 (ja) 1999-08-27 1999-08-27 面型光素子、その製造方法、およびこれを用いた装置
US10/429,805 US6836579B2 (en) 1999-08-27 2003-05-06 Surface optical device apparatus, method of fabricating the same, and apparatus using the same
US10/918,461 US6970612B2 (en) 1999-08-27 2004-08-16 Surface optical device apparatus, method of fabricating the same, and apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24105099A JP3990846B2 (ja) 1999-08-27 1999-08-27 面型光素子、その製造方法、およびこれを用いた装置

Publications (3)

Publication Number Publication Date
JP2001068795A true JP2001068795A (ja) 2001-03-16
JP2001068795A5 JP2001068795A5 (ja) 2007-01-25
JP3990846B2 JP3990846B2 (ja) 2007-10-17

Family

ID=17068574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24105099A Expired - Fee Related JP3990846B2 (ja) 1999-08-27 1999-08-27 面型光素子、その製造方法、およびこれを用いた装置

Country Status (2)

Country Link
US (2) US6836579B2 (ja)
JP (1) JP3990846B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305345A (ja) * 2001-04-04 2002-10-18 Cimeo Precision Co Ltd レーザダイオード用サブマウント及びその製造方法
JP2002368266A (ja) * 2001-06-12 2002-12-20 Sony Corp 半導体素子及び半導体素子の製造方法
JP2005072323A (ja) * 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
JP2005159272A (ja) * 2003-10-28 2005-06-16 Sony Corp 面発光半導体レーザーとその製造方法及び光学装置
JP2005311324A (ja) * 2004-03-26 2005-11-04 Canon Inc 光半導体装置およびその製造方法
JP2007511065A (ja) * 2003-11-04 2007-04-26 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法
WO2008053907A1 (en) * 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
JP2009290232A (ja) * 2009-09-03 2009-12-10 Oki Data Corp 半導体複合装置の製造方法
JP2009290242A (ja) * 2002-11-11 2009-12-10 Oki Data Corp 半導体装置、光プリントヘッド、及び画像形成装置
JP2009296003A (ja) * 2002-11-13 2009-12-17 Oki Data Corp 半導体複合装置、光プリントヘッド、及び画像形成装置
JP2012054474A (ja) * 2010-09-02 2012-03-15 Opnext Japan Inc 半導体レーザ装置
JP2019530234A (ja) * 2016-09-19 2019-10-17 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． シリコン制御バックプレーン上に一体化された垂直エミッタ
WO2021125005A1 (ja) * 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよび発光デバイスの製造方法
WO2021125054A1 (ja) * 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよび発光デバイスの製造方法
US20220006259A1 (en) * 2018-11-16 2022-01-06 Sony Semiconductor Solutions Corporation Detection circuit, driving circuit, and light emitting device
US20220006258A1 (en) * 2018-11-27 2022-01-06 Sony Semiconductor Solutions Corporation Drive device and light emitting device
US11309453B2 (en) 2017-01-16 2022-04-19 Apple Inc. Combining light-emitting elements of differing divergence on the same substrate
US11322910B2 (en) 2019-02-21 2022-05-03 Apple Inc. Indium-phosphide VCSEL with dielectric DBR
WO2022130825A1 (ja) * 2020-12-15 2022-06-23 ソニーグループ株式会社 面発光レーザ装置
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module
US11381060B2 (en) 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
US11418010B2 (en) 2019-04-01 2022-08-16 Apple Inc. VCSEL array with tight pitch and high efficiency
CN116937322A (zh) * 2023-08-04 2023-10-24 中科启迪光电子科技(广州)有限公司 一种垂直腔面发射激光器
JP2023544661A (ja) * 2021-09-18 2023-10-25 常州縦慧芯光半導体科技有限公司 垂直共振器面発光レーザ

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3990846B2 (ja) * 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
US7250352B2 (en) * 2002-04-24 2007-07-31 Sanyo Electric Co., Ltd. Methods for manufacturing a hybrid integrated circuit device
US20060239612A1 (en) * 2002-06-19 2006-10-26 Peter De Dobbelaere Flip-chip devices formed on photonic integrated circuit chips
JP3927913B2 (ja) * 2003-03-05 2007-06-13 キヤノン株式会社 光電気混載装置、及びその駆動方法
US7615787B2 (en) * 2004-03-26 2009-11-10 Canon Kabushiki Kaisha Photo-semiconductor device and method of manufacturing the same
JP4785392B2 (ja) * 2004-03-26 2011-10-05 キヤノン株式会社 テラヘルツ電磁波の発生素子の製造方法
US7268369B2 (en) * 2004-07-06 2007-09-11 Fujifilm Corporation Functional device and method for producing the same
JP3913253B2 (ja) * 2004-07-30 2007-05-09 キヤノン株式会社 光半導体装置およびその製造方法
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
KR100609118B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
US7684660B2 (en) * 2005-06-24 2010-03-23 Intel Corporation Methods and apparatus to mount a waveguide to a substrate
JP5194432B2 (ja) 2005-11-30 2013-05-08 株式会社リコー 面発光レーザ素子
JP5196779B2 (ja) * 2006-03-17 2013-05-15 キヤノン株式会社 光伝導素子及びセンサ装置
JP4943739B2 (ja) * 2006-05-18 2012-05-30 浜松ホトニクス株式会社 光送受信デバイス
JP4857027B2 (ja) * 2006-05-31 2012-01-18 キヤノン株式会社 レーザ素子
US20090273005A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Opto-electronic package structure having silicon-substrate and method of forming the same
TWI320237B (en) * 2006-07-24 2010-02-01 Si-substrate and structure of opto-electronic package having the same
US20090273004A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Chip package structure and method of making the same
US7732233B2 (en) * 2006-07-24 2010-06-08 Touch Micro-System Technology Corp. Method for making light emitting diode chip package
JP2008147608A (ja) * 2006-10-27 2008-06-26 Canon Inc Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ
KR20090015734A (ko) * 2007-08-09 2009-02-12 엘지이노텍 주식회사 광원 장치
JP5127430B2 (ja) * 2007-12-25 2013-01-23 キヤノン株式会社 レーザ素子
TW201031012A (en) * 2009-02-03 2010-08-16 Everlight Electronics Co Ltd Semiconductor device and its fabrication method
US7868347B2 (en) * 2009-03-15 2011-01-11 Sky Advanced LED Technologies Inc Metal core multi-LED SMD package and method of producing the same
JP6062640B2 (ja) 2011-03-18 2017-01-18 キヤノン株式会社 光伝導素子
US9036952B2 (en) 2012-07-25 2015-05-19 International Business Machines Corporation Electro-optical assembly for silicon photonic chip and electro-optical carrier
JP6453796B2 (ja) 2016-03-14 2019-01-16 株式会社東芝 半導体装置およびその製造方法
US10971890B2 (en) * 2016-12-05 2021-04-06 Goertek, Inc. Micro laser diode transfer method and manufacturing method
US20200006924A1 (en) * 2016-12-05 2020-01-02 Goertek, Inc. Micro Laser Diode Display Device and Electronics Apparatus
WO2020118279A1 (en) * 2018-12-06 2020-06-11 Finisar Corporation Optoelectronic assembly
JP7330805B2 (ja) * 2019-08-08 2023-08-22 スタンレー電気株式会社 垂直共振器型発光素子

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622868A (en) * 1899-04-11 simpson
US4638335A (en) * 1983-12-29 1987-01-20 Xerox Corporation Optical recording member
US4729963A (en) * 1986-11-21 1988-03-08 Bell Communications Research, Inc. Fabrication method for modified planar semiconductor structures
JPH04165672A (ja) * 1990-10-29 1992-06-11 Mitsubishi Electric Corp 埋込み型光電子集積素子の製造方法
JPH0581675A (ja) * 1991-09-19 1993-04-02 Sony Corp 光記録媒体及びその光再生方式
EP0548440A1 (en) * 1991-12-23 1993-06-30 International Business Machines Corporation Bilithic composite for optoelectronic integration
US5401983A (en) * 1992-04-08 1995-03-28 Georgia Tech Research Corporation Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices
JP3194503B2 (ja) 1992-06-04 2001-07-30 キヤノン株式会社 化合物半導体装置及びその製造方法
JP2950106B2 (ja) 1993-07-14 1999-09-20 松下電器産業株式会社 光素子実装体の製造方法
US5612549A (en) * 1994-03-24 1997-03-18 Motorola Integrated electro-optical package
US5648874A (en) * 1994-06-29 1997-07-15 Fujitsu Limited Optical apparatus
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
JP3244976B2 (ja) 1994-12-05 2002-01-07 キヤノン株式会社 半導体レーザの駆動方法及び半導体レーザ装置及び光通信方法及びノード及び光通信システム
US5568574A (en) * 1995-06-12 1996-10-22 University Of Southern California Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
JP3236774B2 (ja) 1996-02-16 2001-12-10 日本電信電話株式会社 半導体集積回路
US6089442A (en) 1996-04-10 2000-07-18 Canon Kabushiki Kaisha Electrode connection method
JP3854693B2 (ja) 1996-09-30 2006-12-06 キヤノン株式会社 半導体レーザの製造方法
JPH10200204A (ja) * 1997-01-06 1998-07-31 Fuji Xerox Co Ltd 面発光型半導体レーザ、その製造方法およびこれを用いた面発光型半導体レーザアレイ
JPH11154774A (ja) 1997-08-05 1999-06-08 Canon Inc 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置
JPH11168262A (ja) 1997-09-30 1999-06-22 Canon Inc 面型光デバイス、その製造方法、および表示装置
JPH11168263A (ja) 1997-09-30 1999-06-22 Canon Inc 光デバイス装置及びその製造方法
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
JP3990846B2 (ja) * 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
US6600845B1 (en) * 1999-10-18 2003-07-29 Digital Optics Corporation Integrated parallel transmitter
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
US6549708B2 (en) * 2000-08-21 2003-04-15 Lockheed Martin Corporation Dual-side waveguide-based wavelength demultiplexer
US6674948B2 (en) * 2001-08-13 2004-01-06 Optoic Technology, Inc. Optoelectronic IC module

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305345A (ja) * 2001-04-04 2002-10-18 Cimeo Precision Co Ltd レーザダイオード用サブマウント及びその製造方法
JP2002368266A (ja) * 2001-06-12 2002-12-20 Sony Corp 半導体素子及び半導体素子の製造方法
US8816384B2 (en) 2002-11-11 2014-08-26 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP2013219374A (ja) * 2002-11-11 2013-10-24 Oki Data Corp 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
US8445935B2 (en) 2002-11-11 2013-05-21 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
US8395159B2 (en) 2002-11-11 2013-03-12 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP2009290242A (ja) * 2002-11-11 2009-12-10 Oki Data Corp 半導体装置、光プリントヘッド、及び画像形成装置
JP2009296003A (ja) * 2002-11-13 2009-12-17 Oki Data Corp 半導体複合装置、光プリントヘッド、及び画像形成装置
US7871834B2 (en) 2002-11-13 2011-01-18 Oki Data Corporation Combined semiconductor apparatus with thin semiconductor films
JP2005072323A (ja) * 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
JP2005159272A (ja) * 2003-10-28 2005-06-16 Sony Corp 面発光半導体レーザーとその製造方法及び光学装置
JP4641736B2 (ja) * 2003-10-28 2011-03-02 ソニー株式会社 面発光半導体レーザーとその製造方法及び光学装置
US7956368B2 (en) 2003-11-04 2011-06-07 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
JP2007511065A (ja) * 2003-11-04 2007-04-26 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法
JP2005311324A (ja) * 2004-03-26 2005-11-04 Canon Inc 光半導体装置およびその製造方法
WO2008053907A1 (en) * 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
JP2009290232A (ja) * 2009-09-03 2009-12-10 Oki Data Corp 半導体複合装置の製造方法
JP2012054474A (ja) * 2010-09-02 2012-03-15 Opnext Japan Inc 半導体レーザ装置
JP2019530234A (ja) * 2016-09-19 2019-10-17 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． シリコン制御バックプレーン上に一体化された垂直エミッタ
JP7165170B2 (ja) 2016-09-19 2022-11-02 アップル インコーポレイテッド 製造方法、及び、光電子デバイス
JP2021013027A (ja) * 2016-09-19 2021-02-04 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 製造方法、及び、光電子デバイス
US11309453B2 (en) 2017-01-16 2022-04-19 Apple Inc. Combining light-emitting elements of differing divergence on the same substrate
US11381060B2 (en) 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
US11962124B2 (en) * 2018-11-16 2024-04-16 Sony Semiconductor Solutions Corporation Detection circuit, driving circuit, and light emitting device
US20220006259A1 (en) * 2018-11-16 2022-01-06 Sony Semiconductor Solutions Corporation Detection circuit, driving circuit, and light emitting device
US11996673B2 (en) * 2018-11-27 2024-05-28 Sony Semiconductor Solutions Corporation Drive device and light emitting device
US20220006258A1 (en) * 2018-11-27 2022-01-06 Sony Semiconductor Solutions Corporation Drive device and light emitting device
US11322910B2 (en) 2019-02-21 2022-05-03 Apple Inc. Indium-phosphide VCSEL with dielectric DBR
US11418010B2 (en) 2019-04-01 2022-08-16 Apple Inc. VCSEL array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module
WO2021125054A1 (ja) * 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよび発光デバイスの製造方法
WO2021125005A1 (ja) * 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよび発光デバイスの製造方法
JP7556888B2 (ja) 2019-12-20 2024-09-26 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよび発光デバイスの製造方法
WO2022130825A1 (ja) * 2020-12-15 2022-06-23 ソニーグループ株式会社 面発光レーザ装置
JP2023544661A (ja) * 2021-09-18 2023-10-25 常州縦慧芯光半導体科技有限公司 垂直共振器面発光レーザ
JP7440128B2 (ja) 2021-09-18 2024-02-28 常州縦慧芯光半導体科技有限公司 垂直共振器面発光レーザ
CN116937322A (zh) * 2023-08-04 2023-10-24 中科启迪光电子科技(广州)有限公司 一种垂直腔面发射激光器
CN116937322B (zh) * 2023-08-04 2024-01-23 中科启迪光电子科技(广州)有限公司 一种垂直腔面发射激光器

Also Published As

Publication number Publication date
US6970612B2 (en) 2005-11-29
JP3990846B2 (ja) 2007-10-17
US20030194168A1 (en) 2003-10-16
US20050013544A1 (en) 2005-01-20
US6836579B2 (en) 2004-12-28

Similar Documents

Publication Publication Date Title
JP3990846B2 (ja) 面型光素子、その製造方法、およびこれを用いた装置
US8313962B2 (en) Method for attaching optical components onto silicon-based integrated circuits
EP1744417B1 (en) Semiconductor light emitting element and manufacturing method thereof
US6597713B2 (en) Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
US6222868B1 (en) Surface-type optical device, fabrication method therefor and display device
KR101195311B1 (ko) 반도체 발광 소자 및 그 제조 방법
US20190363520A1 (en) Vertical Emitters Integrated on Silicon Control Backplane
JP4120184B2 (ja) 実装用微小構造体および光伝送装置
JPH11154774A (ja) 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置
JP2002286959A (ja) 半導体装置、光電融合基板、及びそれらの製造方法
JP2001036197A (ja) 光電子集積素子、その駆動方法、該素子を用いた光配線方式、該素子を有する演算処理装置
JP2000049414A (ja) 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置
US20190123231A1 (en) Optoelectronic integrated semiconductor module and method for manufacturing same
JPH09223848A (ja) 半導体集積回路
JP2002031747A (ja) 面型光素子実装体、その作製方法、及びそれを用いた装置
JP2002033546A (ja) 面型光素子、面型光素子実装体、その作製方法、およびそれを用いた光配線装置
JP3684112B2 (ja) 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
JPH1051078A (ja) 半導体レーザアレイ及びその製造方法
JP4438038B2 (ja) 面型受光素子、およびその製造方法
JP2001203427A (ja) 波長多重面型発光素子装置、その製造方法およびこれを用いた波長多重伝送システム
JP2004031455A (ja) 光インタコネクション装置
JP3681992B2 (ja) 半導体集積回路の製造方法
US20230006417A1 (en) Optoelectronic semiconductor component with individually controllable contact elements, and method for producing the optoelectronic semiconductor component
WO2024184004A1 (en) Laser device and method for manufacturing a laser device
JPH065906A (ja) モノリシック型光結合装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees