JP2001060745A - 電子回路基板 - Google Patents
電子回路基板Info
- Publication number
- JP2001060745A JP2001060745A JP11270998A JP27099899A JP2001060745A JP 2001060745 A JP2001060745 A JP 2001060745A JP 11270998 A JP11270998 A JP 11270998A JP 27099899 A JP27099899 A JP 27099899A JP 2001060745 A JP2001060745 A JP 2001060745A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- circuit board
- conductor foil
- electronic circuit
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 レジスト（絶縁膜）の表面張力に影響され
ず、導体箔表面にレジストを均一に塗布することができ
る導体箔断面形状を提供する。 【解決手段】 導体箔上面の角部２ｂ、２ｃ、３ｂ、３
ｃ（図４参照）をエッチング処理等により削除し、断面
形状を六面形の導体箔５、６または曲面形の導体箔７、
８あるいは半球形の導体箔９、１０としたので、レジス
ト４を導体箔表面上に均一に塗布することができ、回路
基板の耐環境性、耐絶縁性の向上が図れる。
ず、導体箔表面にレジストを均一に塗布することができ
る導体箔断面形状を提供する。 【解決手段】 導体箔上面の角部２ｂ、２ｃ、３ｂ、３
ｃ（図４参照）をエッチング処理等により削除し、断面
形状を六面形の導体箔５、６または曲面形の導体箔７、
８あるいは半球形の導体箔９、１０としたので、レジス
ト４を導体箔表面上に均一に塗布することができ、回路
基板の耐環境性、耐絶縁性の向上が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路基板に関
し、詳しくは、回路基板上に塗布するレジスト（絶縁
膜）の、均一性を向上することができる導体箔断面形状
に関するものである。
し、詳しくは、回路基板上に塗布するレジスト（絶縁
膜）の、均一性を向上することができる導体箔断面形状
に関するものである。
【０００２】
【従来の技術】電子回路基板の一般的な製造方法は以下
のようである。すなわち、合成樹脂製の絶縁基板上に導
体箔を積層し、導体箔の表面を回路パターンに対応した
レジストにより被覆し、エッチング処理により不要部分
を削除して、導体箔を所定の回路パターンに形成する。
次に、レジストを除去した後、基板を保護するための処
理を施すことにより製造される。基板を保護するための
処理としては、特開平９−１９９８１６号公報で示され
るように、基板表面を接着剤を介して保護フィルムで覆
い、その後、加熱状態でプレス処理して被覆する方法が
公知であるが、本出願人においては、製造工程の簡素化
や部品点数の削減による原価低減を目的に、単にレジス
トの塗布のみにより基板の保護を図ろうとするものであ
る。
のようである。すなわち、合成樹脂製の絶縁基板上に導
体箔を積層し、導体箔の表面を回路パターンに対応した
レジストにより被覆し、エッチング処理により不要部分
を削除して、導体箔を所定の回路パターンに形成する。
次に、レジストを除去した後、基板を保護するための処
理を施すことにより製造される。基板を保護するための
処理としては、特開平９−１９９８１６号公報で示され
るように、基板表面を接着剤を介して保護フィルムで覆
い、その後、加熱状態でプレス処理して被覆する方法が
公知であるが、本出願人においては、製造工程の簡素化
や部品点数の削減による原価低減を目的に、単にレジス
トの塗布のみにより基板の保護を図ろうとするものであ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、この場
合、図４に示すように、エッチング処理により基板１上
に形成された回路パターンを構成する大電流ラインの導
体箔２および小電流ラインの導体箔３の上面２ａ、３ａ
の両端は、ほぼ直角の鋭利な角部２ｂ、２ｃ、３ｂ、３
ｃを有し、断面形状は矩形に形成されているため、レジ
スト４を載せたとき、導体箔２、３の上面角部２ｂ、２
ｃ、３ｂ、３ｃはレジスト４の表面張力の影響により角
部２ｂ、２ｃ、３ｂ、３ｃの部分の膜厚が薄くなり、導
体箔２、３表面を均一に塗布することができなく、膜厚
の薄い部分の保護能力が低いため、回路基板の耐環境性
（防水性、防湿性等）や耐絶縁性を損なうおそれがあ
る。そこで本発明は、レジストの表面張力に影響され
ず、導体箔表面にレジストを均一に塗布することができ
る断面形状を提供することを課題とするものである。
合、図４に示すように、エッチング処理により基板１上
に形成された回路パターンを構成する大電流ラインの導
体箔２および小電流ラインの導体箔３の上面２ａ、３ａ
の両端は、ほぼ直角の鋭利な角部２ｂ、２ｃ、３ｂ、３
ｃを有し、断面形状は矩形に形成されているため、レジ
スト４を載せたとき、導体箔２、３の上面角部２ｂ、２
ｃ、３ｂ、３ｃはレジスト４の表面張力の影響により角
部２ｂ、２ｃ、３ｂ、３ｃの部分の膜厚が薄くなり、導
体箔２、３表面を均一に塗布することができなく、膜厚
の薄い部分の保護能力が低いため、回路基板の耐環境性
（防水性、防湿性等）や耐絶縁性を損なうおそれがあ
る。そこで本発明は、レジストの表面張力に影響され
ず、導体箔表面にレジストを均一に塗布することができ
る断面形状を提供することを課題とするものである。
【０００４】
【課題を解決するための手段】前記課題の解決を目的と
してなされた請求項１の発明は、回路基板上に形成され
た導体箔パターン上に、レジストを塗布することにより
基板表面を保護するようにした回路基板において、前記
導体箔パターンの断面形状を、六面以上の多面形または
曲面形にしたことを特徴とする。
してなされた請求項１の発明は、回路基板上に形成され
た導体箔パターン上に、レジストを塗布することにより
基板表面を保護するようにした回路基板において、前記
導体箔パターンの断面形状を、六面以上の多面形または
曲面形にしたことを特徴とする。
【０００５】
【作用】上述のように、請求項１の発明においては、導
体箔パターンの断面形状を多面形または曲面形にしたの
で、導体箔表面に塗布されるレジストは表面張力の影響
を受け難くなり、レジストを導体箔表面に均一に塗布す
ることができる。
体箔パターンの断面形状を多面形または曲面形にしたの
で、導体箔表面に塗布されるレジストは表面張力の影響
を受け難くなり、レジストを導体箔表面に均一に塗布す
ることができる。
【０００６】
【発明の実施の形態】本発明の望ましい実施形態につい
て図１ないし３を参照して説明する。図１は本発明の第
１の実施形態を示すもので、基板１上に形成された大電
流ラインの導体箔５および小電流ラインの導体箔６は、
図４における上面２ａ、３ａのそれぞれ２箇所の角部２
ｂ、２ｃ、３ｂ、３ｃをエッチング処理等により削除
し、断面形状を六面形に形成したものである。また、図
２は本発明の第２の実施形態を示すもので、２つの導体
箔７、８は、図４における角部２ｂ、２ｃ、３ｂ、３ｃ
をエッチング処理等により削除し、断面形状を枕状の曲
面形に形成したものである。また、図３は第３の実施形
態を示すもので、２つの導体箔９、１０は、図４におけ
る角部２ｂ、２ｃ、３ｂ、３ｃをエッチング処理等によ
り削除し、断面形状をほぼ半円形に形成したものであ
る。
て図１ないし３を参照して説明する。図１は本発明の第
１の実施形態を示すもので、基板１上に形成された大電
流ラインの導体箔５および小電流ラインの導体箔６は、
図４における上面２ａ、３ａのそれぞれ２箇所の角部２
ｂ、２ｃ、３ｂ、３ｃをエッチング処理等により削除
し、断面形状を六面形に形成したものである。また、図
２は本発明の第２の実施形態を示すもので、２つの導体
箔７、８は、図４における角部２ｂ、２ｃ、３ｂ、３ｃ
をエッチング処理等により削除し、断面形状を枕状の曲
面形に形成したものである。また、図３は第３の実施形
態を示すもので、２つの導体箔９、１０は、図４におけ
る角部２ｂ、２ｃ、３ｂ、３ｃをエッチング処理等によ
り削除し、断面形状をほぼ半円形に形成したものであ
る。
【０００７】
【発明の効果】本発明は上述のように構成されているの
で以下の効果を奏する。すなわち、導体箔上面の角部を
削除して断面形状を多面形または曲面形にしたので、導
体箔表面に塗布されるレジストは表面張力の影響を受け
難くなり、角部におけるレジストの膜厚が薄くなる現象
を解消できる。したがって、レジストを導体箔表面に均
一に塗布することができ、回路基板の耐環境性（防水
性、防湿性等）、耐絶縁性の向上が図れる。
で以下の効果を奏する。すなわち、導体箔上面の角部を
削除して断面形状を多面形または曲面形にしたので、導
体箔表面に塗布されるレジストは表面張力の影響を受け
難くなり、角部におけるレジストの膜厚が薄くなる現象
を解消できる。したがって、レジストを導体箔表面に均
一に塗布することができ、回路基板の耐環境性（防水
性、防湿性等）、耐絶縁性の向上が図れる。
【図１】本発明の第１の実施形態に係る電子回路基板の
縦断面図である。
縦断面図である。
【図２】本発明の第２の実施形態に係る電子回路基板の
縦断面図である。
縦断面図である。
【図３】本発明の第３の実施形態に係る電子回路基板の
縦断面図である。
縦断面図である。
【図４】従来技術を示す電子回路基板の縦断面図であ
る。
る。
１ 基板 ４ レジスト ５ 導体箔 ６ 導体箔 ７ 導体箔 ８ 導体箔 ９ 導体箔 １０ 導体箔
Claims (1)
- 【請求項１】 回路基板上に形成された導体箔パターン
上に、レジストを塗布することにより基板表面を保護す
るようにした回路基板において、前記導体箔パターンの
断面形状を、六面以上の多面形または曲面形にしたこと
を特徴とする電子回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11270998A JP2001060745A (ja) | 1999-08-19 | 1999-08-19 | 電子回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11270998A JP2001060745A (ja) | 1999-08-19 | 1999-08-19 | 電子回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060745A true JP2001060745A (ja) | 2001-03-06 |
Family
ID=17493991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11270998A Pending JP2001060745A (ja) | 1999-08-19 | 1999-08-19 | 電子回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060745A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098406A (ja) * | 2006-10-12 | 2008-04-24 | Furukawa Electric Co Ltd:The | プリント配線板の製造方法 |
| JP2008258482A (ja) * | 2007-04-06 | 2008-10-23 | Hitachi Cable Ltd | プリント配線基板の製造方法 |
| JP2010267891A (ja) * | 2009-05-18 | 2010-11-25 | Fujikura Ltd | プリント配線基板及びその製造方法 |
| JP4884227B2 (ja) * | 2004-04-30 | 2012-02-29 | シャープ株式会社 | 素子配置基板の製造方法 |
| CN112562966A (zh) * | 2019-09-25 | 2021-03-26 | 株式会社村田制作所 | 电感部件 |
-
1999
- 1999-08-19 JP JP11270998A patent/JP2001060745A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4884227B2 (ja) * | 2004-04-30 | 2012-02-29 | シャープ株式会社 | 素子配置基板の製造方法 |
| JP2008098406A (ja) * | 2006-10-12 | 2008-04-24 | Furukawa Electric Co Ltd:The | プリント配線板の製造方法 |
| JP4676411B2 (ja) * | 2006-10-12 | 2011-04-27 | 古河電気工業株式会社 | プリント配線板の製造方法 |
| JP2008258482A (ja) * | 2007-04-06 | 2008-10-23 | Hitachi Cable Ltd | プリント配線基板の製造方法 |
| JP2010267891A (ja) * | 2009-05-18 | 2010-11-25 | Fujikura Ltd | プリント配線基板及びその製造方法 |
| CN112562966A (zh) * | 2019-09-25 | 2021-03-26 | 株式会社村田制作所 | 电感部件 |
| JP2021052105A (ja) * | 2019-09-25 | 2021-04-01 | 株式会社村田製作所 | インダクタ部品 |
| JP7334558B2 (ja) | 2019-09-25 | 2023-08-29 | 株式会社村田製作所 | インダクタ部品 |
| US11942255B2 (en) | 2019-09-25 | 2024-03-26 | Murata Manufacturing Co., Ltd. | Inductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SG135106A1 (en) | Method and process for embedding electrically conductive elements in a dielectric layer | |
| SE9803392D0 (sv) | Printed board assembly and method of its manufacture | |
| KR950015677A (ko) | 반도체장치의 제조방법 | |
| JP2002016157A5 (ja) | ||
| JP2001060745A (ja) | 電子回路基板 | |
| TW352450B (en) | Semiconductor device with electrical connection between semiconductor chip and substrate less breakable during shrinkage of adhesive compound and process of assemblage thereof | |
| JPH10117057A (ja) | プリント基板への実装方法及びプリント基板 | |
| JP2000151061A (ja) | 電子回路用基板、電子回路およびその製造方法 | |
| JPH0681114U (ja) | 平面アンテナ | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| ES2170708A1 (es) | Procedimiento para incrementar la rigidez dielectrica y resistencia de aislamiento entre pistas de placas de circuito impreso. | |
| JP3217844U (ja) | 立体回路構造 | |
| TW201012329A (en) | Circuit substrate formation method with heat dissipation metal layer | |
| JPH06224528A (ja) | 両面フィルム基板及びその製造方法 | |
| JPS5810369Y2 (ja) | 多層配線基板 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPH0373593A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPS61123197A (ja) | プリント配線板の製造方法 | |
| JPH0478197A (ja) | プリント配線板の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| TW202427710A (zh) | 電子封裝件及其製法 | |
| JPS586316B2 (ja) | プリント配線板の製造方法 | |
| JPH0149037B2 (ja) | ||
| JPH06334061A (ja) | 半導体搭載用基板 | |
| TW200507717A (en) | Circuit substrate and manufacturing method thereof |