JP2001015448A5 - - Google Patents

Download PDF

Info

Publication number
JP2001015448A5
JP2001015448A5 JP1999181687A JP18168799A JP2001015448A5 JP 2001015448 A5 JP2001015448 A5 JP 2001015448A5 JP 1999181687 A JP1999181687 A JP 1999181687A JP 18168799 A JP18168799 A JP 18168799A JP 2001015448 A5 JP2001015448 A5 JP 2001015448A5
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
area
region
acceleration energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1999181687A
Other languages
English (en)
Other versions
JP2001015448A (ja
JP3851744B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP18168799A priority Critical patent/JP3851744B2/ja
Priority claimed from JP18168799A external-priority patent/JP3851744B2/ja
Priority to US09/604,100 priority patent/US6346464B1/en
Publication of JP2001015448A publication Critical patent/JP2001015448A/ja
Priority to US10/817,623 priority patent/USRE41181E1/en
Publication of JP2001015448A5 publication Critical patent/JP2001015448A5/ja
Application granted granted Critical
Publication of JP3851744B2 publication Critical patent/JP3851744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (28)

  1. 半導体に不純物イオンを選択的に照射することにより、少なくとも第1導電型の領域及び第2導電型の領域のいずれかを前記半導体中に形成する半導体装置の製造方法において、
    前記第1、第2導電型の領域の不純物濃度が照射方向に沿って一定であって、かつ、前記照射方向に直角な面内における前記第1、第2導電型の領域の断面形状と断面積とが前記照射方向に沿って一定となるように、前記不純物イオンの加速エネルギーと前記不純物イオンの照射領域の面積とを制御することを特徴とする半導体装置の製造方法。
  2. 前記照射領域の面積は、前記不純物イオンの電気的又は磁気的走査により制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする請求項1の半導体装置の製造方法。
  3. 前記照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 第1導電型の半導体に不純物イオンを選択的に照射することにより第2導電型の領域を形成する半導体装置の製造方法において、前記不純物イオンの遮蔽マスクを用いて前記不純物イオンの照射領域を定め、前記第2導電型の領域の不純物濃度が照射方向に沿って一定となるように前記不純物イオンの加速エネルギーを制御することを特徴とする半導体装置の製造方法。
  5. 半導体に不純物イオンを選択的に照射することにより、第1導電型の領域と第2導電型の領域とを形成する半導体装置の製造方法において、前記照射方向に直角な面内における前記第1、第2導電型の領域の断面形状と断面積とが前記照射方向に沿って一定となるように互いに反転関係にある前記不純物イオンの遮蔽マスクを用いて前記不純物イオンの照射領域を定め、前記第1、第2導電型の領域の不純物濃度が照射方向に沿って一定となるように前記不純物イオンの加速エネルギーを制御することを特徴とする半導体装置の製造方法。
  6. P型導電性領域を備える半導体に中性子線を選択的に照射することによりN型導電性領域を形成する半導体装置の製造方法において、前記照射方向に直角な面内における前記N型導電性領域の断面形状と断面積とが前記照射方向に沿って一定となるように前記中性子線の入射方向をコリメートし、前記N型導電性領域の不純物濃度が前記入射方向に沿って一定となるようにすることを特徴とする半導体装置の製造方法。
  7. 前記P型導電性領域を備える半導体はP型半導体インゴットであって、前記中性子線の入射方向は前記P型シリコンインゴットの成長軸方向に平行であることを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする請求項1の半導体装置の製造方法。
  9. 前記イオンビームは前記照射領域上を電気的または磁気的に走査されることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記イオンビームは前記半導体を移動させることにより前記照射領域上を走査されることを特徴とする請求項8に記載の半導体装置の製造方法。
  11. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする請求項8に記載の半導体装置の製造方法。
  12. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする請求項8に記載の半導体装置の製造方法。
  13. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする請求項3に記載の半導体装置の製造方法。
  14. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする請求項8に記載の半導体装置の製造方法。
  15. ポジ型レジスト及びネガ型レジストを用いて前記半導体上に同じマスクパターンを焼き付けることにより、前記互いに反転関係にある前記不純物イオンの遮蔽マスクを形成することを特徴とする請求項5に記載の半導体装置の製造方法。
  16. 前記半導体インゴットは、シリコン、ゲルマニウムまたはシリコンカーバイトからなることを特徴とする請求項6に記載の半導体装置の製造方法。
  17. 半導体に不純物イオンを選択的に照射することにより、少なくとも第1導電型の領域及び第2導電型の領域のいずれかを前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする半導体装置の製造方法。
  18. 半導体に不純物イオンを選択的に照射することにより、少なくとも第1導電型の領域及び第2導電型の領域のいずれかを前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする半導体装置の製造方法。
  19. 前記イオンビームは前記照射領域上を電気的または磁気的に走査されることを特徴とする請求項17又は18に記載の半導体装置の製造方法。
  20. 前記イオンビームは前記半導体を移動させることにより前記照射領域上を走査されることを特徴とする請求項17又は18に記載の半導体装置の製造方法。
  21. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする請求項17又は18に記載の半導体装置の製造方法。
  22. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする請求項17又は18に記載の半導体装置の製造方法。
  23. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする請求項17又は18に記載の半導体装置の製造方法。
  24. 半導体に不純物イオンを選択的に照射することにより、少なくとも第1導電型の領域及び第2導電型の領域のいずれかを前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする半導体装置の製造方法。
  25. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする請求項24に記載の半導体装置の製造方法。
  26. 半導体に不純物イオンを選択的に照射することにより、第1導電型の領域と第2導電型の領域とを形成する半導体装置の製造方法において、
    互いに反転関係にあるポジ型レジスト及びネガ型レジストを用いて前記半導体上に同じマスクパターンを焼き付けることにより前記不純物イオンの遮蔽マスクを形成し、この遮蔽マスクを用いて前記不純物イオンの照射領域を定めることを特徴とする半導体装置の製造方法。
  27. P型導電性領域を備えるP型半導体インゴットに中性子線を選択的に照射することによりN型導電性領域を形成する半導体装置の製造方法において、前記中性子線の入射方向を前記P型半導体インゴットの成長軸方向と平行にコリメートすることを特徴とする半導体装置の製造方法。
  28. 前記半導体インゴットは、シリコン、ゲルマニウムまたはシリコンカーバイトからなることを特徴とする請求項27に記載の半導体装置の製造方法。
JP18168799A 1999-06-28 1999-06-28 半導体装置の製造方法 Expired - Fee Related JP3851744B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18168799A JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法
US09/604,100 US6346464B1 (en) 1999-06-28 2000-06-27 Manufacturing method of semiconductor device
US10/817,623 USRE41181E1 (en) 1999-06-28 2004-04-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18168799A JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006086192A Division JP4580886B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001015448A JP2001015448A (ja) 2001-01-19
JP2001015448A5 true JP2001015448A5 (ja) 2005-02-03
JP3851744B2 JP3851744B2 (ja) 2006-11-29

Family

ID=16105125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18168799A Expired - Fee Related JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6346464B1 (ja)
JP (1) JP3851744B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4417962B2 (ja) * 2003-12-19 2010-02-17 サード ディメンジョン (スリーディ) セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5528076B2 (ja) * 2009-12-03 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120329233A1 (en) * 2011-06-27 2012-12-27 Ruei-Hao Huang Wafer treatment method and fabricating method of mos transistor
US8710620B2 (en) * 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US8884409B2 (en) 2012-07-26 2014-11-11 Advanced Micro Devices, Inc. Wafer backside doping for thermal neutron shielding
CN103681262B (zh) * 2012-09-17 2017-07-11 中国科学院微电子研究所 一种高度电荷平衡超结器件的制作方法
DE102015202121B4 (de) * 2015-02-06 2017-09-14 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102016110523B4 (de) * 2016-06-08 2023-04-06 Infineon Technologies Ag Verarbeiten einer Leistungshalbleitervorrichtung
US10636660B2 (en) * 2018-09-28 2020-04-28 General Electric Company Super-junction semiconductor device fabrication
CN110491779B (zh) * 2019-08-22 2022-05-20 吉林华微电子股份有限公司 Vld终端的制造方法及vld终端
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
US4472871A (en) * 1978-09-21 1984-09-25 Mostek Corporation Method of making a plurality of MOSFETs having different threshold voltages
JPS5669823A (en) 1979-11-09 1981-06-11 Nippon Telegr & Teleph Corp <Ntt> Impurity-adding method for semiconductor
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US5141882A (en) * 1989-04-05 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
GB2316224B (en) * 1996-06-14 2000-10-04 Applied Materials Inc Ion implantation method
TW330318B (en) * 1997-01-28 1998-04-21 Ind Tech Res Inst The BJT device and its producing method
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6027953A (en) * 1998-02-25 2000-02-22 Industrial Technology Research Institute Lateral PN arrayed digital X-ray image sensor
JP2000156978A (ja) * 1998-11-17 2000-06-06 Fuji Electric Co Ltd ソフトスイッチング回路
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JP2001015448A5 (ja)
JP3851744B2 (ja) 半導体装置の製造方法
JP4251453B2 (ja) イオン注入方法
US8461553B2 (en) Masked ion implant with fast-slow scan
CA1135876A (en) Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
TWI390581B (zh) 離子束角度擴散控制的技術
US8569157B2 (en) Stepped masking for patterned implantation
KR20100136479A (ko) 솔라 셀들을 위한 카운터 도핑
US20090317937A1 (en) Maskless Doping Technique for Solar Cells
KR101502534B1 (ko) 축내 틸트를 이용하여 개선된 높은 틸트 주입 각도 성능
US20140170795A1 (en) Grid for plasma ion implant
KR20150010771A (ko) 포인트 컨택 솔라 셀들을 위한 개선된 도핑 패턴
US4626886A (en) Power transistor
TW201220368A (en) Using beam blockers to perform a patterned implant of a workpiece
JP2009141304A (ja) 半導体装置とその製造方法
GB1562875A (en) Method of making static induction transistor locic
JP4580886B2 (ja) 半導体装置の製造方法
EP0201721B1 (en) Method of manufacturing a semiconductor device using ion implantation
TWI660393B (zh) 用來植入工件表面的罩幕組以及處理工件的方法
JP4155327B2 (ja) イオン注入方法およびその装置
KR100548568B1 (ko) 이온주입방법
TWI463661B (zh) 高壓元件及其製造方法
KR100299912B1 (ko) 절연 게이트 바이폴라 트랜지스터의 제조 방법
KR20010039227A (ko) 박막트랜지스터 및 그 제조방법
JPH05175493A (ja) Mosトランジスタ