JP2000514221A - プロセッサをリセットする方法及びウオッチドッグ - Google Patents

プロセッサをリセットする方法及びウオッチドッグ

Info

Publication number
JP2000514221A
JP2000514221A JP10504839A JP50483998A JP2000514221A JP 2000514221 A JP2000514221 A JP 2000514221A JP 10504839 A JP10504839 A JP 10504839A JP 50483998 A JP50483998 A JP 50483998A JP 2000514221 A JP2000514221 A JP 2000514221A
Authority
JP
Japan
Prior art keywords
watchdog
pulse
reset
processor
confirmation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10504839A
Other languages
English (en)
Inventor
ユーハ ヴァサノーヤ
Original Assignee
ノキア テレコミュニカシオンス オサケ ユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノキア テレコミュニカシオンス オサケ ユキチュア filed Critical ノキア テレコミュニカシオンス オサケ ユキチュア
Publication of JP2000514221A publication Critical patent/JP2000514221A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 本発明は、プロセッサをリセットする方法と、それ自身初期化することができそして確認パルスを所定の間隔でウオッチドッグに送信するプロセッサにリセットパルスを発生するためのウオッチドッグであって、リセットパルスを発生してそれをプロセッサに送信するための送信手段(5)を備えたウオッチドッグとに係る。ウオッチドッグは、初期化中に発生されるリセットパルスの数をカウントしそしてリセットパルスに所定の限界値を設定するためのカウンタ手段(7)を備えている。更に、ウオッチドッグは、プロセッサにより送られる確認パルス間の間隔を測定する測定手段(4)も備えている。更に、ウオッチドッグは、確認パルス間の間隔が所定の間隔と異なるときにリセットパルスを送信する送信手段(5)も備えている。

Description

【発明の詳細な説明】 プロセッサをリセットする方法及びウオッチドッグ発明の分野 本発明は、プロセッサが初期化を行なって確認パルスを所定の間隔でウオッチ ドッグに送信し、そしてウオッチドッグがリセットパルスを発生してプロセッサ に送信するようにして、ウオッチドッグによりプロセッサをリセットする方法に 係る。 更に、本発明は、それ自身初期化することができそして確認パルスを所定の間 隔でウオッチドッグに送信するプロセッサにリセットパルスを発生するためのウ オッチドッグであって、リセットパルスを発生してそれをプロセッサに送信する ための送信手段を備えたウオッチドッグにも係る。先行技術の説明 プロセッサ及びマイクロプロセッサ環境にウオッチドッグを使用することは既 に知られている。ウオッチドッグは、マイクロプロセッサ又はマイクロプロセッ サシステムの他の部分が何らかの理由で不安定な状態に入ったときに、リセット パルスを発生してそれをマイクロプロセッサに送信するのに使用される。マイク ロプロセッサは、リセットパルスを受け取ると、制御されたやり方でリセットを 実行する。リセットの後に、マイクロプロセッサは、例えば、オペレーティング システムをロードすることによりそれ自身を初期化し、その後、通常に動作を続 けようと試みる。 ウオッチドッグは、マイクロプロセッサにより送られた確認パルスを多数の異 なる方法で監視することができる。カウンタ又はキャパシタンスの割り当てに基 づいてウオッチドッグを使用することが知られている。確認パルスの受信があま りに遅れた場合には、ウオッチドッグがリセットパルスをマイクロプロセッサに 送信する。しかしながら、既知のウオッチドッグは、信頼性が充分でない。更に 、既知のウオッチドッグでは、リセットパルスの正しい送信の瞬間を充分効率的 に且つ正確に決定することができない。更に、既知ウオッチドッグは、非常に頻 繁に受け取られる確認パルスを受け入れる。発明の要旨 本発明の目的は、プロセッサにより送られた確認パルスを測定し、そしてもし 必要であれば、その測定値に基づいてリセットパルスを送信するウオッチドッグ を提供することである。 これは、冒頭で述べた形式の方法において、プロセッサの初期化中に発生され るリセットパルスの数に限界値を設定し、初期化中に発生されるリセットパルス の数をカウントし、プロセッサにより送られる確認パルス間の間隔を測定し、そ してその確認パルス間の間隔が所定の間隔と異なるときにリセットパルスを送信 するという段階を含むことを特徴とする方法により達成される。 本発明のウオッチドッグは、初期化中に発生されるリセットパルスの数をカウ ントしそしてリセットパルスに所定の限界値を設定するためのカウンタ手段と、 プロセッサにより送られる確認パルス間の間隔を測定する測定手段と、その確認 パルス間の間隔が所定の間隔と異なるときにリセットパルスを送信する送信手段 とを備えたことを特徴とする。 本発明の解決策は、充分な効果を発揮する。この解決策はデジタル式であるの で、プロセッサにより送られる確認パルスは正確且つ確実に測定される。確認パ ルスの測定は、パルス間の間隔を測定することに基づき、これは、マイクロプロ セッサシステムに欠陥が生じたときにプロセッサにリセットパルスを送信できる ようにする。更に、適当なスタート遅延により、マイクロプロセッサの初期化中 に本発明のウオッチドッグからリセットパルスが送信されるのが防止される。 本発明の方法及びウオッチドッグの好ましい実施形態は、従属請求項に記載す る。図面の簡単な説明 以下、添付図面の例を参照して本発明を詳細に説明する。 図1は、本発明のウオッチドッグの構造を示す図である。好ましい実施形態の詳細な説明 図1は、パルスセパレータ1と、発振器2と、遅延素子3とを備えたウオッチ ドッグを示す。このウオッチドッグは、更に、パルスセパレータ1に接続された 測定手段4を備えている。パルスセパレータ1は、測定手段4に信号を送信す る。更に、ウオッチドッグは、送信手段5を備えている。図示された測定手段4 は、送信手段5及び遅延素子3に信号を送信する。送信手段5及び遅延素子3の 出力信号に基づいてリセットパルス(RESET)が発生される。測定手段4は、マ イクロプロセッサから受け取った確認パルス(REQ)を測定し、そしてその測定 に基づいて得た情報を送信手段5に送信する。 図示された解決策では、マイクロプロセッサから受け取った確認パルスが遅延 素子3にも供給される。遅延素子3は、ウオッチドッグにより発生されるリセッ トパルスに対する所定の遅延を形成する。ウオッチドッグは、更に、設定手段6 及びカウンタ手段7を備え、これらは両方とも測定手段4に接続される。設定手 段6は、ウオッチドッグに対し1つ以上の時間限界を設定する。カウンタ手段7 は、マイクロプロセッサにより送られる確認パルスの数をカウントする。発振器 2は、カウンタ手段7に対する正確且つ確実なクロック信号を発生する。 図示された解決策では、マイクロプロセッサが確認パルスをウオッチドッグに 送信する。確認パルスは、最初に、ウオッチドッグのパルスセパレータ1に送ら れ、そこで、測定手段4に適応される。確認パルスの適応は、測定手段4の入力 がレベル制御される場合に必要とされる。測定手段4の入力がエッジトリガーさ れる場合には、パルスセパレータ1は不要である。エッジトリガーは、確認パル スが何らかの理由で誤って確認状態に留まるような状況において連続的な確認を 防止することができる。 ウオッチドッグに含まれた遅延素子3は、ウオッチドッグのスタート遅延を設 定する。遅延素子3により設定される遅延は、ウオッチドッグにより発生される リセットパルスであって送信されるべきでないリセットパルスをウオッチドッグ がマイクロプロセッサに送信するのを防止する。図示された解決策では、マイク ロプロセッサは、これがスタートされる前に、オペレーティングシステムをロー ドするといった必要な初期化オペレーションを実行する。通常の状態では、マイ クロプロセッサが初期化オペレーションを実行するのに要する時間が、遅延素子 3により設定される所定のスタート遅延の巾より短い。スタート遅延により、マ イクロプロセッサは、初期化中にウオッチドッグからリセットパルスを受信しな い。マイクロプロセッサを初期化するのに要する時間は予め決定されるので、初 期化中にウオッチドッグにより発生されるリセットパルスの数は、前もってカウ ントすることができる。 初期化中にウオッチドッグにより発生されるリセットパルスの数は、カウンタ 手段7によりカウントされる。ウオッチドッグには、マイクロプロセッサの初期 化中に防止されるリセットパルスの数に対して限界値が与えられる。カウンタ手 段7によりカウントされる防止されるリセットパルスの数が所定の限界値に達し た場合には、ウオッチドッグがマイクロプロセッサにリセットパルスを送信する 。遅延素子3により形成されたスタート遅延の間にカウンタ手段7によりカウン トされるリセットパルスの数が所定の限界値に到達しない場合には、リセットパ ルスがプロセッサへ送信されない。プロセッサが初期化のために使用する時間は 、スタート遅延の間にカウンタ手段によりカウントされるリセットパルスの数に 基づいて決定することができる。 マイクロプロセッサは、スタート遅延が終了する前に初期化を完了すると、ウ オッチドッグに確認パルスを送信し始める。マイクロプロセッサにより送られる 第1の確認パルスは、送信手段5を作動し、該送信手段は、確認パルスに関する 時間限界情報を測定手段4から受信し始める。更に、ウオッチドッグにより受け 取られる第1の確認パルスは、遅延素子3により形成されたスタート遅延を除去 するのが好ましい。マイクロプロセッサにより送られる第1の確認パルスは、正 確な送信の瞬間をもつために必要とされない。しかしながら、第1の確認パルス の後に送られる確認パルスは、マイクロプロセッサへのリセットパルスの送信を 防止するためにある瞬間に受信されねばならない。 ウオッチドッグにより受け取られる確認パルスは、設定手段6により設定され た時間限界と比較される。ウオッチドッグが、マイクロプロセッサにより送られ た確認パルスを所定の時間内に受信しない場合には、ウオッチドッグがリセット パルスを送信する。設定手段6により設定される時間限界は、例えば、1秒であ る。先ず、時間限界が1秒に設定されると仮定することができる。このケースで は、確認パルスがその手前の確認パルスから1秒以内に受け取られない場合に、 ウオッチドッグの測定手段4がリセットパルスを送信する。時間限界は、ある程 度の余裕を含むように設定手段6により設定できるのが好ましい。この 余裕は、一般に、例えば、0.2秒である。この余裕の効果を考慮すると、確認信 号が手前の確認信号の受信から0.8ないし1.2秒にウオッチドッグにより受信され る場合には、上記ケースではリセットパルスが送信されない。従って、このケー スでは、設定手段6は、ウオッチドッグに対して2つの時間限界を予め設定する 。 測定手段4は、確認パルス間の間隔を測定する。この間隔の測定は、例えば、 次々の確認パルス間の時間を測定することに基づく。又、確認パルス間の間隔中 に発生される種々のカウントパルスの数をカウントすることに基づいてもよい。 手段6は、測定手段4に対して時間限界を設定するのが好ましく、これらの時間 限界内に確認パルスが受け取られると、マイクロプロセッサへリセットパルスが 送信されない。設定手段6により設定された時間限界以外でウオッチドッグによ り確認パルスが受け取られると、マイクロプロセッサへリセットパルスが送信さ れる。ウオッチドッグによって発生されたリセットパルスは、遅延素子3、測定 手段4及び送信手段5へフィードバックされる。フィードバックは、リセットパ ルスの送信後にウオッチドッグがスタート状態にあることを確保する。 マイクロプロセッサによりウオッチドッグに送られた確認パルスが、確認パル スの受信に対して設定された所定の時間限界内にウオッチドッグにより受信され ない場合には、ウオッチドッグはリセットパルスを発生する。測定手段4は、マ イクロプロセッサにより送られた手前の確認パルスからの時間を測定する。マイ クロプロセッサにより送られた第1の確認パルスは、送信手段5を作動し、この 送信手段は、測定手段4から供給される信号を監視し始める。確認パルス間の間 隔の測定に基づいて、測定手段4は、確認パルスを受信してはならないときに関 する情報を送信手段5に送る。従って、送信手段5は、測定手段4により行われ た次々の確認パルスの測定に基づいてマイクロプロセッサへリセットパルスを送 信する。この測定に基づき、ウオッチドッグは、マイクロプロセッサにより送ら れた確認パルス間の間隔が長過ぎるか又は短過ぎるときにリセットパルスを送信 する。マイクロプロセッサにより送られた確認パルスが許容時間限界内にウオッ チドッグにより受信されない場合には、ウオッチドッグは、マイクロプロセッサ をリセットするリセットパルスをマイクロプロセッサに送信する。マ イクロプロセッサは、リセットパルスを受け取ると、初期化を開始し、再スター トされる。 以上、添付図面を参照して本発明を詳細に説明したが、本発明はこれに限定さ れるものではなく、請求の範囲に記載した本発明の範囲内で種々の仕方で変更で きることが明らかであろう。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,GH,HU,IL,IS,JP,KE ,KG,KP,KR,KZ,LC,LK,LR,LS, LT,LU,LV,MD,MG,MK,MN,MW,M X,NO,NZ,PL,PT,RO,RU,SD,SE ,SG,SI,SK,SL,TJ,TM,TR,TT, UA,UG,US,UZ,VN,YU,ZW

Claims (1)

  1. 【特許請求の範囲】 1.プロセッサが初期化を行なって確認パルスを所定の間隔でウオッチドッグに 送信し、そしてウオッチドッグがリセットパルスを発生してプロセッサに送信 するようにして、ウオッチドッグによりプロセッサをリセットする方法におい て、プロセッサの初期化中に発生されるリセットパルスの数に限界値を設定し 、初期化中に発生されるリセットパルスの数をカウントし、プロセッサにより 送られる確認パルス間の間隔を測定し、そしてその確認パルス間の間隔が所定 の間隔と異なるときにリセットパルスを送信するという段階を含むことを特徴 とする方法。 2.確認パルス間の時間を測定する請求項1に記載の方法。 3.ウオッチドッグに対して時間限界を設定し、この時間限界以外でウオッチド ッグにより確認パルスが受信されると、プロセッサにリセットパルスが送信さ れる請求項1に記載の方法。 4.プロセッサの初期化の時間巾に対しウオッチドッグにスタート遅延を設定し 、この遅延の間にリセットパルスの送信が防止されるようにする請求項1に記 載の方法。 5.初期化が完了したときに第1の確認パルスを送信し、この第1の確認パルス は、スタート遅延を除去する請求項4に記載の方法。 6.発生されるリセットパルスの数が限界値より低い場合に、リセットパルスが 初期化中にプロセッサへ送られるのを防止する請求項1に記載の方法。 7.初期化中に発生されるリセットパルスの数が所定の限界値に達した場合にウ オッチドッグがリセットパルスを送信する請求項1に記載の方法。 8.それ自身初期化することができそして確認パルスを所定の間隔でウオッチド ッグに送信するプロセッサにリセットパルスを発生するためのウオッチドッグ であって、リセットパルスを発生してそれをプロセッサに送信するための送信 手段(5)を備えたウオッチドッグにおいて、初期化中に発生されるリセットパ ルスの数をカウントしそしてリセットパルスに所定の限界値を設定するための カウンタ手段(7)と、プロセッサにより送られる確認パルス間の間隔を測定す る測定手段(4)と、その確認パルス間の間隔が所定の間隔と異なるときにリセ ットパルスを送信する送信手段(5)とを備えたことを特徴とするウオッチドッ グ。 9.上記測定手段(4)は、確認パルス間の時間を測定する請求項8に記載のウオ ッチドッグ。 10.ウオッチドッグは、時間限界を設定する設定手段(6)を備え、この時間限界以 外でウオッチドッグにより確認パルスが受け取られると、プロセッサにリセッ トパルスが送信される請求項8に記載のウオッチドッグ。 11.ウオッチドッグは、初期化中にリセットパルスの送信を防止するスタート遅 延を形成するための遅延素子(3)を備えている請求項8に記載のウオッチドッ グ。 12.遅延素子(3)により形成されたスタート遅延を除去し、そしてプロセッサによ り送られた第1の確認パルスにより送信手段(5)を作動する請求項11に記載 のウオッチドッグ。 13.初期化中に発生されるリセットパルスの数をカウントしそしてリセットパル スに所定の限界値を設定するためのカウント手段(7)を備えた請求項8に記載 のウオッチドッグ。 14.送信手段(5)は、初期化中に発生されるリセットパルスの数が所定の限界値に 達した場合にリセットパルスを送信するように構成される請求項8に記載のウ オッチドッグ。 15.送信手段(5)は、発生されたリセットパルスの数が限界値より小さい場合に、 初期化中に発生されるリセットパルスの送信を防止する請求項8に記載のウオ ッチドッグ。
JP10504839A 1996-07-09 1997-07-08 プロセッサをリセットする方法及びウオッチドッグ Pending JP2000514221A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI962795A FI108898B (fi) 1996-07-09 1996-07-09 Menetelmä prosessorin resetoimiseksi ja vahtikoira
FI962795 1996-07-09
PCT/FI1997/000444 WO1998001802A2 (en) 1996-07-09 1997-07-08 Method for resetting processor, and watchdog

Publications (1)

Publication Number Publication Date
JP2000514221A true JP2000514221A (ja) 2000-10-24

Family

ID=8546362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10504839A Pending JP2000514221A (ja) 1996-07-09 1997-07-08 プロセッサをリセットする方法及びウオッチドッグ

Country Status (10)

Country Link
US (1) US6405328B1 (ja)
EP (1) EP0910823B1 (ja)
JP (1) JP2000514221A (ja)
CN (1) CN1227642A (ja)
AT (1) ATE254305T1 (ja)
AU (1) AU718652B2 (ja)
DE (1) DE69726149T2 (ja)
FI (1) FI108898B (ja)
NO (1) NO990084L (ja)
WO (1) WO1998001802A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2793129A2 (en) 2013-04-17 2014-10-22 Toyota Jidosha Kabushiki Kaisha Safety control apparatus, safety control method, and control program

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734484B2 (ja) * 2000-10-19 2011-07-27 新世代株式会社 情報処理装置およびメモリカートリッジシステム
JP4194748B2 (ja) * 2000-12-26 2008-12-10 株式会社ホンダエレシス 演算制御装置
CN1308789C (zh) * 2002-01-29 2007-04-04 中兴通讯股份有限公司 一种复位方法
US7036013B2 (en) * 2002-01-31 2006-04-25 Brocade Communications Systems, Inc. Secure distributed time service in the fabric environment
JP3988636B2 (ja) * 2002-02-15 2007-10-10 株式会社デンソー マイクロコンピュータ及び車両用ecu
DE10225472A1 (de) * 2002-06-10 2003-12-18 Philips Intellectual Property Verfahren und Chipeinheit zum Überwachen des Betriebs einer Mikrocontrollereinheit
US7917738B2 (en) * 2002-06-11 2011-03-29 Nxp B.V. Method and base chip for monitoring the operation of a microcontroller unit
US6996732B2 (en) * 2002-09-07 2006-02-07 Micrologic, Inc. Method of and apparatus for achieving “watch dog” functions in microcontrollers and microcomputers and the like, required to shut down for extended periods of time for energy-conservation purposes
US20040250178A1 (en) * 2003-05-23 2004-12-09 Munguia Peter R. Secure watchdog timer
US20050188274A1 (en) * 2004-01-29 2005-08-25 Embedded Wireless Labs Watchdog system and method for monitoring functionality of a processor
US7310751B2 (en) * 2004-02-20 2007-12-18 Hewlett-Packard Development Company, L.P. Timeout event trigger generation
CN101290599B (zh) * 2008-05-16 2011-09-14 北京星网锐捷网络技术有限公司 检测看门狗清零信号的系统及方法
JP5246230B2 (ja) * 2010-09-13 2013-07-24 株式会社デンソー 車両用電子制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689766A (en) * 1984-11-16 1987-08-25 Zenith Electronics Corporation System for resetting the operation of a signal processing device upon the failure of accessng a predetermined memory location within a predetermined time interval
JPS61296443A (ja) 1985-06-24 1986-12-27 Mitsubishi Electric Corp ウオツチドツグ・タイマ
US4727549A (en) 1985-09-13 1988-02-23 United Technologies Corporation Watchdog activity monitor (WAM) for use wth high coverage processor self-test
JPH03232024A (ja) * 1990-02-08 1991-10-16 Zexel Corp ウオッチドッグタイマ回路
DE4039355C2 (de) * 1990-12-10 1998-07-30 Bosch Gmbh Robert Vorrichtung zur Funktionsüberprüfung einer Watchdog-Schaltung
JPH06168163A (ja) * 1992-09-30 1994-06-14 Nec Home Electron Ltd Cpu監視方法及びcpu監視装置
DE4330940A1 (de) * 1993-09-08 1995-03-09 Siemens Ag Verfahren zum Überwachen einer programmgesteuerten Schaltung
DE4332769C1 (de) * 1993-09-25 1994-12-15 Bosch Gmbh Robert Mikrorechner
US5704038A (en) * 1994-09-30 1997-12-30 Itt Automotive Electrical Systems, Inc. Power-on-reset and watchdog circuit and method
US5708776A (en) * 1996-05-09 1998-01-13 Elonex I.P. Holdings Automatic recovery for network appliances
US5864663A (en) * 1996-09-12 1999-01-26 United Technologies Corporation Selectively enabled watchdog timer circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2793129A2 (en) 2013-04-17 2014-10-22 Toyota Jidosha Kabushiki Kaisha Safety control apparatus, safety control method, and control program

Also Published As

Publication number Publication date
EP0910823A2 (en) 1999-04-28
FI108898B (fi) 2002-04-15
WO1998001802A2 (en) 1998-01-15
DE69726149T2 (de) 2004-08-26
US6405328B1 (en) 2002-06-11
DE69726149D1 (de) 2003-12-18
EP0910823B1 (en) 2003-11-12
NO990084D0 (no) 1999-01-08
CN1227642A (zh) 1999-09-01
NO990084L (no) 1999-01-08
ATE254305T1 (de) 2003-11-15
AU718652B2 (en) 2000-04-20
FI962795A (fi) 1998-01-10
FI962795A0 (fi) 1996-07-09
AU3347397A (en) 1998-02-02
WO1998001802A3 (en) 1998-03-05

Similar Documents

Publication Publication Date Title
JP2000514221A (ja) プロセッサをリセットする方法及びウオッチドッグ
US4549297A (en) Data retransmitting system
EP1472607B1 (en) Distributed control and monitoring system
JP2000230978A (ja) 電子式識別システム
US9054851B2 (en) Dithering circuit for serial data transmission
JP2839054B2 (ja) 通信装置
JP3166552B2 (ja) Cpu監視方法及びcpu監視装置
JP3844257B2 (ja) データ通信装置
JP3532128B2 (ja) シリアル伝送送受信回路及びそのシステム
JPS58104566A (ja) ファクシミリ通信における記録装置自動停止方式
EP0829807A2 (en) Data transmission system for transmitting data between plural microcomputer application instruments
JP2602307B2 (ja) 車間距離測定装置
JP3775115B2 (ja) 標準時刻設定方法および装置
JP3083399B2 (ja) 空気調和機の制御装置
JP3109110B2 (ja) 通信装置及び通信方法
CN117573586A (zh) 单线通讯的方法、装置及系统
JP4244844B2 (ja) シリアル通信方法及び通信装置
JPS6060505A (ja) 車高検出装置
JPH0325976B2 (ja)
JPH0134135Y2 (ja)
JP2004320523A (ja) 通信データ処理方法
JP3154538B2 (ja) データ入出力装置
JPS6365739A (ja) 通信インタフエ−ス装置
JP2000261525A (ja) 通信装置及び受信検知方法
JPH11120424A (ja) 自動販売機の制御装置