JP2000508123A - 集積回路パッケージのi/oパッド上にはんだ玉を配置するための振動テンプレート方法 - Google Patents

集積回路パッケージのi/oパッド上にはんだ玉を配置するための振動テンプレート方法

Info

Publication number
JP2000508123A
JP2000508123A JP10532181A JP53218198A JP2000508123A JP 2000508123 A JP2000508123 A JP 2000508123A JP 10532181 A JP10532181 A JP 10532181A JP 53218198 A JP53218198 A JP 53218198A JP 2000508123 A JP2000508123 A JP 2000508123A
Authority
JP
Japan
Prior art keywords
template
pads
solder balls
integrated circuit
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10532181A
Other languages
English (en)
Other versions
JP3276374B2 (ja
Inventor
エコノミー,ケネス・ウォルター
ノレル,ロナルド・アレン
ブマン,リチャード・リー
Original Assignee
ユニシス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニシス・コーポレイション filed Critical ユニシス・コーポレイション
Publication of JP2000508123A publication Critical patent/JP2000508123A/ja
Application granted granted Critical
Publication of JP3276374B2 publication Critical patent/JP3276374B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292Using vibration, e.g. during soldering or screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/082Suction, e.g. for holding solder balls or components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 下記のステップによって集積回路パッケージ(10)の多数のI/Oパッド(13)上にはんだ玉(51)が置かれる。すなわちこれらのステップとは、(a)I/Oパッドのパターンと整合する多数の開口(44b)をテンプレート表面に有する通路を備えたテンプレート(44)を設けるステップと、(b)複数のはんだ玉をテンプレートの表面に流し込むステップと、(c)テンプレートを振動させ、テンプレート開口の各々にそれぞれのはんだ玉を置くようにするステップと、(d)振動ステップの後にテンプレートをひっくり返し、通路に真空吸引力を与えながら、余分なはんだ玉をテンプレートから取除くステップと、(e)ひっくり返されたテンプレート上のはんだ玉が集積回路パッケージのI/Oパッドと整列すると、通路から真空吸引力を排除するステップとである。振動ステップにより、はんだ玉を超える真空漏れが最小になる位置においてはんだ玉がテンプレート開口に固定され、テンプレートがひっくり返されたときにテンプレート開口からはんだ玉が落ちないようになる。また、ステップ(a)から(d)によりはんだ玉がI/Oパッドのすべての上で平行に置かれるようになり、これらのステップが行なわれる時間はピックアンドプレースマシンによりはんだ玉が順次I/Oパッドのすべての上に置かれる時間よりも何倍も短い。

Description

【発明の詳細な説明】 発明の名称:集積回路パッケージのI/Oパッド上に はんだ玉を配置するための振動テンプレート方法発明の背景 この発明は集積回路パッケージの分野に関し、特に、集積回路パッケージのI /Oパッド上にはんだフラックスを分配し、その後これらの融剤で覆われたI/ Oパッド上にはんだ玉を配置するための方法に関する。 先行技術においては多くのタイプの集積回路パッケージがある。典型的に、集 積回路パッケージは比較的薄くて平らな長方形の本体を有する。パッケージの本 体の各辺は通常は約1インチから3インチの長さであり、本体の厚さは通常は約 4分の1インチである。 集積回路パッケージの本体部分には、1つまたはそれ以上の集積回路チップが 収容される。これは、集積回路パッケージの本体にキャビティを設け、このキャ ビティにチップを置くことによって行なわれる。その後、キャビティは蓋で覆わ れるか、エポキシなどの封入剤で満たされる。 先行技術の集積回路パッケージの中には、多数のI/O端子(入力/出力端子 )も含まれる。これらの端子は通常、集積回路パッケージの1つの面から延び、 パッケージの本体に収容された各集積回路チップに対して電気信号の授受を行な う手段を与える。 あるタイプの集積回路パッケージでは、I/O端子は複数の金属ピンとして構 成される。このタイプの集積回路パッケージはピングリッドアレイパッケージと 呼ばれる。いくつかのピングリッドアレイパッケージを印刷回路板などの基板に 取付けるために、ピングリッドアレイパッケージの各ピンに対して、メッキされ た金属孔が基板を通してそれぞれ設けられ、ピンが孔の中にはんだ付けされる。 より最近のタイプの別の集積回路パッケージでは、I/O端子ははんだ玉のア レイとして構成される。このタイプの集積回路パッケージは通常、ボールグリッ ドアレイパッケージと呼ばれる。いくつかのボールグリッドアレイパッケージを 印刷回路板などの基板に取付けるために、ボールグリッドアレイパッケージの各 はんだ玉に対して、基板の表面上に平らなそれぞれの金属コンタクトが設けられ 、 これらのコンタクトに玉がはんだ付けされる。このため、集積回路パッケージ上 のI/O端子のすべてに対して、基板を通してそれぞれの孔を形成してメッキす る必要はない。 先行技術では、はんだ玉は下記のステップによって集積回路パッケージに装着 されてきた。まず、はんだ玉が装着されることとなる場所において、集積回路パ ッケージの表面上にそれぞれの金属I/Oパッドが形成される。次いで、その表 面上に平坦なマスクが平らに置かれ、このマスクにはI/Oパッドの各々を露出 させる開口が設けられる。次に、開口の各々を通してはんだフラックスがI/O パッド上まで押し進められ、その後マスクが除去される。その後、自動ピックア ンドプレイスマシンが供給源からはんだ玉を拾い上げ、それらを1つずつI/O パッド上に置く。その後I/Oパッド上のはんだ玉が融解し、再度凝固する。 しかしながら、上述の製造プロセスに関する1つの問題は、プロセスが本質的 に遅いことである。これは、ピックアンドプレイスマシンが1つずつしかI/O パッド上にはんだ玉を置くことができず、1つの集積回路パッケージには何百個 ものI/Oパッドが置かれることが多いからである。 上記のプロセスに関する別の問題は、自動ピックアンドプレイスマシンが非常 に高価であることである。その精巧さおよび動作速度によるが、ピックアンドプ レイスマシンは約10万ドルから40万ドルで販売されている。 また、上記のプロセスに関する別の問題は、I/Oパッドまで障害物がない特 定的なタイプの集積回路チップに対してしかうまく行かないことである。I/O パッドが妨げられると、平坦なマスクをパッケージの表面上に平らに置くことが できない。したがって、マスクを通して押し進められたはんだフラックスが2つ またはそれ以上のI/Oパッドを架橋(bridge)してしまい、これにより短絡回 路が引起こされる恐れがある。 したがって、この発明の主な目的は、上述の問題を克服する改善されたプロセ スを提供することである。 発明の概要 ここにクレームされる発明によると、はんだ玉は集積回路パッケージのI/O パッドのすべての上に平行に置かれる。したがって、この作業が完了するまでの 時間は、ピックアンドプレイスマシンが実質的にI/Oパッドのすべての上には んだ玉を置くのに要する時間よりも何倍も短い。また、クレームされる発明を行 なう装置のコストは自動ピックアンドプレイスマシンのコストよりもはるかに少 ない。クレームされる発明によると、はんだ玉は下記のステップによって集積回 路パッケージの多数のI/Oパッド上に置かれる。すなわちこれらのステップと は、a)I/Oパッドのパターンと整合する多数の開口をテンプレートの表面に 有する通路を備えたテンプレートを設けるステップと、b)複数のはんだ玉をテ ンプレートの表面上に流し込むステップと、c)テンプレートを振動させ、テン プレートの開口の各々にそれぞれのはんだ玉が置かれるようにするステップと、 d)振動ステップの後にテンプレートをひっくり返し、通路に真空吸引力を与え ながら余分なはんだ玉をテンプレートから取除くステップと、e)ひっくり返さ れたテンプレート上のはんだ玉が集積回路パッケージのI/Oパッドと整列した ときに通路から真空吸引力を排除するステップとである。振動ステップの間、は んだ玉はテンプレートの開口中を移動し、はんだ玉とテンプレートの開口の側壁 との間の漏れが最小になる位置に固定される。テンプレートが振動されなければ 、はんだ玉をからの真空漏れは非常に大きいため、テンプレートがひっくり返さ れたときにはんだ玉のすべてがテンプレートから落ちてしまう。図面の簡単な説明 図1は、以降の図面に示されるように処理される、この発明に従う集積回路パ ッケージの上面図である。 図2は、図1の線2−2に沿った、図1の集積回路パッケージを示す断面図で ある。 図3は、2つのI/Oパッドを囲む、図2の断面図の部分を大きく拡大して示 す図である。 図4は、図1の集積回路パッケージのI/Oパッドに関するはんだフラックス を保持するために用いられるステンシルを示す図である。 図5は、図4のステンシルがはんだフラックスで満たされるステップを示す図 である。 図6は、ピンブロックのピンが図5のステンシルのはんだフラックスに浸漬さ れるステップを示す図である。 図7は、融剤でコーティングされた、ピンブロックのピンが、図6のステンシ ルから除去されるステップを示す図である。 図8は、融剤でコーティングされた図7のピンブロックのピンを、図1の集積 回路パッケージのI/Oパッドに対して接触させるステップを示す図である。 図9は、図5から図8のステップによってI/Oパッド上に分配されたはんだ フラックスを示す、図3に類似する、集積回路パッケージの拡大断面図である。 図10は、I/Oパッドまでに障害物がなく、それを通してはんだフラックス がI/Oパッド上まで押し進められる平坦なマスクによって覆われた、先行技術 の集積回路パッケージを示す図である。 図11は、蓋がI/Oパッドへの妨げとなるため図10の平坦なマスクは図1 の集積回路パッケージに対してうまく行かないことを示す図である。 図12は、図9の集積回路パッケージ上の、融剤で覆われたI/Oパッドの各 々にそれぞれのはんだ玉を置く装置を示す図である。 図13は、図12の装置に含まれるテンプレートが振動されて、テンプレート のそれぞれの孔に保持される多数のはんだ玉が置かれるようにするステップを示 す図である。 図14は、図13のテンプレートの開口に保持された状態の単一のはんだ玉の 垂直方向の断面を大きく拡大して示す図である。 図15は、図13の振動ステップによってテンプレート上のはんだ玉からの真 空漏れがいかに大幅に低減するかを示す、図14の線15−15に沿った水平方 向の断面図である。 図16は、図13のテンプレートをひっくり返し、テンプレートから余分なは んだ玉を除去するようにするステップを示す図である。 図17は、テンプレート孔のはんだ玉を、図1の集積回路パッケージ上のI/ Oパッドと整列させるステップを示す図である。 図18は、はんだ玉がテンプレートから放され、図1の集積回路パッケージの I/Oパッド上にセットされるステップを示す図である。 詳細な説明 図1および図2において、参照番号10は、この発明によって処理される集積 回路パッケージを示す。これらの図面に示されるように、集積回路パッケージ1 0は集積回路チップ11を含み、これはパッケージの本体のキャビティに置かれ 、このキャビティは蓋12で覆われる。パッケージ10の1つの実際の実施例で は、本体はラミネートされたセラミック層を含み、蓋11は金属である。 多数の金属I/Oパッド(入力/出力パッド)13が集積回路パッケージ10 の表面10a上に置かれ、蓋12を囲む。各I/Oパッド13はパッケージ本体 のそれぞれのミクロ導体によって集積回路チップ11上の対応のI/O端子に接 続される。サイズが小さいためこれらの導体は図1および図2には示されないが 、これらの導体のうち2つは部材14として図3に示される。 集積回路パッケージ10の上記の実際の実施例では、各I/Oパッド13の直 径は0.025インチであり、I/Oパッドの中心間スペースは0.050イン チであり、I/Oパッド13の合計数は524個である。このため、これらの図 面を簡単にするために、図1および図2に示されるI/Oパッド13の合計数を 大幅に減らし、サイズを大きくしている。 さて、図1および図2の集積回路パッケージから始まる、この発明によって行 なわれるプロセスは、a)はんだフラックスをI/Oパッド13の各々の上に分 配し、b)後に、これらの融剤で覆われたI/Oパッド上にはんだ玉を置くこと である。この発明に従うこれらのプロセスの実行方法は図3から図19に示され る。 図3に示されるように、まず、I/Oパッド13の各々が集積回路パッケージ 10の表面10a上のそれぞれの窪みに形成される。これらの窪みにより、後に I/Oパッド13上に置かれることとなるはんだ玉が互いに転がってぶつかり合 うことが防止される。いずれかの2つのはんだ玉が転がってぶつかり合う場合に は、集積回路チップ11は適切に動作しない。なぜなら、チップ11上の2つの I/O端子がともに短絡するからである。 好ましくは、I/Oパッド13の各々は、深さD1だけ集積回路パッケージ1 0の表面10aから陥没しており、この深さD1はI/Oパッド上に置かれるこ ととなるはんだ玉の直径の少なくとも20分の1である。上記の実際の実施例で は、はんだ玉は0.030インチの直径を有し、I/Oパッド13は0.003 インチだけ陥没する。 次に、図4に示されるように、陥没部21を有するステンシル20が設けられ 、この陥没部21は集積回路パッケージ10のI/Oパッド13のすべてを囲む よう十分に幅広く、均一な深さD2を有する。その後、図5に示されるように、 ステンシル20の陥没部21ははんだフラックス22で完全に満たされる。これ は、図4のスキージ23を用いてはんだフラックス22の山を陥没部21に押し やり、余分な部分を除去することにより行なわれる。 次に、図6に示されるように、ベース24aを有するピンブロック24を設け られ、このベース24aからは、多数のピン24bが互いに平行に突出する。こ れらのピン24bは集積回路パッケージ10上のI/Oパッド13のパターンと 整合する平坦な端部を有し、これらの端部ははんだフラックス22で満たされた ステンシル20の陥没部21にセットされる。 その後、ピンブロック24上のピンの端部が、図7に示されるようにはんだフ ラックス22から持上げられる。これらのステップにより、ピンブロック24上 のピンの端部ははんだフラックス22の膜でコーティングされるようになる。 次に、図8に示されるように、ピンブロック24のピンの端部が集積回路パッ ケージ10の窪みに移動され、I/Oパッド13に対して一時的に接触するよう にされる。このステップにより、はんだフラックスの部分がピンブロック24上 のピンの端部からI/Oパッド13上に移送される。これは図9に示され、ここ ではI/Oパッド13まで移送されたはんだフラックスが参照番号22で示され る。 図3から図9に示した上記のステップを行なうことにより、I/Oパッド13 の上方に突出する蓋12がはんだ分配プロセスの邪魔にならないという決定的に 重要な結果が得られる。この結果は、ピンの端部がI/Oパッド13に接触する ときに、ピンブロック24上のピン24bが、ピンブロックのベース24aを蓋 12の上方で保持するのに十分長いことから得られる。 好ましくは、I/Oパッド13に移送されるはんだフラックス22の量は、I /Oパッドが置かれる窪みを20%と80%との間で部分的にしか満たさない量 である。窪みがより一層満たされるにつれて、はんだ玉がI/Oパッド上に置か れたときに窪みから融剤がいくらか押出されるリスクが高まり、その後はんだ玉 が融解して再度凝固したときに2つのI/Oパッドがともに短絡するおそれがあ る。逆に、窪み中の融剤の量が少なすぎると、はんだ玉がI/Oパッド13を適 切に融合せず、開路が生じ得る。 図4から図9のステップにより、I/Oパッドが置かれる窪みがはんだフラッ クス22で高精度で部分的に満たされるようになる。この精度は、テンプレート 20のはんだフラックスの深さD2とその粘度とを適切に選択することにより達 成できる。 好ましくは、はんだフラックス22は室温で約250ポアズから350ポアズ の粘度を有し、これは、ワセリンの粘度と似ている。この場合、図7のステップ によってピン24bの両端に移送される融剤20はステンシル20のはんだフラ ックスの深さD2の約3分の1の厚さであり、図8のステップにより、ピン24 bの端部上のはんだフラックスのおよそ3分の1がI/Oパッド13に移送され る。 20%と80%との間で部分的に窪みを満たすために、テンプレート20のは んだフラックスの深さD2は、(1/3)(1/3)D2がD1の80%未満であ り、D1の20%より大きくなるように選択されるべきである。これは、D2を陥 没したI/Oパッドの深さD1の4倍から6倍の大きさに制限することにより達 成される。上記の実際の実施例では、D1は0.003インチであり、深さD2は 0.015インチに設定される。 これと比較して、I/Oパッド13の上方に突出しない蓋を有さない先行技術 の他のタイプの電子コンポーネントの場合、コンポーネント上に平らに置かれ、 I/Oパッドのみを露出させる平坦なマスクのそれぞれの孔を通してスキージに よってはんだフラックスをスクイーズ(squeezing)することにより、はんだフ ラックスがI/Oパッド上に分配されていた。これは図10に示され、ここでは 、 コンポーネントは参照番号10’で示され、マスクは参照番号30で示される。 しかしながら、図1のコンポーネント10の場合、マスク30を使用してもう まくいかない。なぜなら、蓋12によりマスク30がI/Oパッド13のすべて のまわりで表面10a上に平らに置かれることが妨げられるからである。これは 図11に示され、ここでは蓋12による障害物のために、マスク30とコンポー ネント表面10aとの間にギャップ31が存在する。 図11のマスク30の孔を通してはんだフラックス22をスクイーズするため にスキージが用いられる場合、この融剤22がギャップ31を満たし、2つまた はそれ以上の隣接したI/Oパッド13を架橋することとなる。これらのI/O パッドは、その後、はんだ玉がそれらの上に置かれ、融解されて再度凝固したと きにともに短絡するようになる。さらに、スキージにより蓋12のまわりで図1 1のマスク30が曲げられたり折れたりするため、マスク30を再使用すること が不可能になる。 さらに、図1のコンポーネント30の場合にはマスク30がうまくいかない別 の理由は、I/Oパッド13が、はんだフラックス22によって部分的にしか満 たされない窪みに置かれることである。しかしながら、マスク30を用いると、 窪みは十分に満たされる。これは、マスク30の各孔を通して押し進められた融 剤22により窪みが満たされ、マスクの各孔も満たされるからである。 図3から図9のステップによって集積回路パッケージ10のI/Oパッド13 上にはんだフラックス22が分配された後、図12から図18のステップによっ て、融剤で覆われたI/Oパッド上にはんだ玉が置かれる。図12において、参 照番号40は図12から図18のステップを行なう装置を示す。 装置40に含まれるコンポーネントは、平らなベース41と、ベースに対して 垂直に延びるポスト42と、ポスト上で点42aを中心に旋回するアーム43と 、アーム上で点43aを中心に旋回するテンプレート44と、プレート46を移 動させる位置調整機構45と、アーム43のための停止部47と、視覚表示装置 49に結合されたカメラ48とである。これらのコンポーネント41から49は 図12に示されるように相互接続される。 動作時に、集積回路パッケージ10と融剤で覆われたそのI/Oパッド13と がプレート46上に置かれ、真空通路46aに与えられる真空吸引力によって定 位置に保持される。位置調整機構45のX、Yおよびθ調整つまみを用いて、プ レート46が左右、前後に移動され水平面上で回転する。これにより、図12に 示されるように、集積回路パッケージ10上のI/Oパッド13が視覚表示装置 46の十字線49aと整列する位置に置かれる。 次に、これもまた図12に示されるように、旋回アーム43が停止部47上に 置かれ、テンプレート44の面44aが上向きの位置に置かれる。この面44a は多数の開口44bを有し、これらの開口は集積回路パッケージ10のI/Oパ ッド13のパターンと整合する。各開口44bは漏斗の形状をしており、はんだ 玉51の直径よりも大きな直径からはんだ玉の直径よりも小さな直径までテーパ される。 その後、複数のはんだ玉51が容器52からテンプレート面44a上に流し込 まれ、それぞれのはんだ玉が開口44bの各々に転がる。同時に、いくつかの余 分なはんだ玉はテンプレートから転がり落ち、トレイ53に受けられ、いくつか の余分なはんだ玉は、参照番号54で示されるようにテンプレート開口の中に落 ちたはんだ玉の間に入ってしまう。 次に、図13に示されるように、電気機械的振動器55をテンプレートに対し て置くことによりテンプレート44が振動する。この振動器55の1つの特定的 な例はIdeal Industries,Inc.によるモデル11−11zである。好ましくは、 テンプレート44は約5秒間から15秒間の時間にわたって振動される。 テンプレート44を振動させる上記ステップにより、テンプレート開口44b に保持されたはんだ玉51がこれらの開口に置かれるようになる。すなわち、は んだ玉51は開口44bの中を移動し、はんだ玉51の表面とテンプレート開口 44bの側壁との間の漏れが最小になる位置に固定される。これは図14および 図15に示される。 図14および図15では、1つのはんだ玉51とはんだ玉が置かれた1つのテ ンプレート開口44bとが何倍にも拡大されて示される。このレベルの拡大では 、はんだ玉の表面は不規則で丸くないことがわかる。同様に、このレベルの拡大 では、テンプレート開口44bの側壁が粗く不規則であることがわかる。 したがって、はんだ玉51がテンプレート開口44bに転がると、不規則な形 の、満たされていないスペース60がはんだ玉51の表面とテンプレート開口4 4bの側壁との間に存在する。スペース60は最初は比較的大きい。しかし、テ ンプレート44を振動させると、はんだ玉51は、満たされていないスペース6 0のサイズが小さくなり最小になるようにテンプレート開口44bの中に置かれ るようになる。 テンプレート44の開口44bのすべては通路44cによって接続され、この 通路44cには上述の振動ステップの後に真空吸引力が与えられる。これに代え て、真空吸引力は振動ステップが行なわれる間に通路44cに与えられ、振動ス テップが完了した後にも続けて与えられてもよい。 この場合、真空吸引力が通路44cに与えられる際に、テンプレート44は図 16に示されるようにアーム43上で点43aを中心に180°だけ回転される 。このステップの間、余分なはんだ玉51はすべてテンプレート44から落ち、 テンプレートに留まるはんだ玉は通路44cに与えられた真空吸引力によって開 口44bに保持されたものだけである。 これと比較して、図13の振動ステップが行なわれない場合、テンプレートが 180°だけ回転すると、はんだ玉51はすべてテンプレート44から落ちるこ ととなる。したがって、図13の振動ステップはプロセスを成功させるためには 決定的に重要である。テンプレート44が振動されなければ、開口44bのはん だ玉を超える真空漏れはかなり大きいため、はんだ玉すべてが開口から落ちてし まう。 次に、テンプレート44をアーム43で点43aを中心に180°だけ回転さ せることにより、テンプレート面44aが再び上向きの位置に置かれ、その後、 ボスト42上で、42aを中心にアーム43が反時計回りの方向に180°だけ 旋回する。このステップは図17に示される。このステップにより、テンプレー ト44のはんだ玉51は集積回路パッケージ10のI/Oパッド13に直接整列 し、かつその上に置かれる。 はんだ玉51およびI/Oパッド13が図17に示されるように整列すると、 テンプレート通路44cから真空吸引力が排除される。したがって、はんだ玉5 1はテンプレート44から放され、集積回路パッケージ10のI/Oパッド13 によってのみ保持される。これらのはんだ玉はI/Oパッドが置かれる窪みによ って、表面10a上を転がりI/Oパッドから落ちないようにされる。その後、 アーム43が時計回りに180°だけ回転し、図18に示されるように停止部4 7の上に置かれる。 図18に示される上記のステップの後、集積回路パッケージ10は、はんだ玉 51がI/Oパッド13上に留まるように注意深く可動プレート46から持ち上 げられ、ベルト電気炉に置かれる。そこではんだ玉51は融解され、再度凝固し 、I/Oパッド13に永久的に装着される。 以上に、電子コンポーネントのI/Oパッド上にはんだフラックスを分配する ための1つの好ましいプロセスを詳細に説明した。また、融剤で覆われたI/O パッド上にはんだ玉を置くための1つの好ましいプロセスも詳細に説明した。し かしながら、発明の性質および精神から逸脱することなく上記のプロセスの詳細 に多くの変更および修正が施されてもよい。 たとえば、I/Oパッド13は集積回路パッケージ10の上に任意のパターン で配置されてもよい。さらに、これらのI/Oパッド13が置かれる窪みはいか なるサイズであってもよい。好ましくは、パッケージ10は少なくとも200個 のI/Oパッド13を有し、窪みは好ましくは、0.5ミルから5.0ミル(1 2.7μmから127μm)の深さであり、5ミルから50ミル(127μmか ら1270μm)の幅である。 別の変形例として、集積回路パッケージ10は、平坦なマスクが表面10a上 に平らに置かれることを妨げる、蓋12以外の異なったタイプの障害物を有し得 る。障害物のこの性質にもかかわらず、障害物をよけ、はんだフラックスをI/ Oパッド上に分配するために依然としてピンブロック24を用いることができ、 融剤で覆われたI/Oパッド上にはんだ玉を置くためにテンプレート44を依然 として用いることもできる。 別の変形例として、集積回路パッケージ10の本体はFR4材料などのエポキ シガラスで作られてもよい。このパッケージでは、I/Oパッケージ13に対す る何らかの障害物は、表面10aの上方に突出するエポキシの山によって、集積 回路チップ11が置かれるキャビティを満たすことにより、形成することができ る。 別の変形例として、I/Oパッド上の障害物を集積回路パッケージが含まない 場合にも、はんだフラックスをI/Oパッド上に分配するためにピンブロック2 4を用いることができる。同様に、I/Oパッドが表面10aと面一に置かれ、 それぞれの窪みに置かれない場合でも、はんだフラックスをI/Oパッド13上 に分配するためにピンブロック24を用いることができる。 別の変形例として、I/Oパッド13上に置かれたはんだ玉51は所望のいか なるサイズを有してもよい。しかし、はんだ玉の実用的なは範囲は5ミルから5 0ミル(127μmから1270μm)の直径である。 別の変形例として、テンプレート44の開口44bはさまざまな断面形状を有 してもよい。しかしながら好ましくは、これらの開口は、漏斗形状であり、水平 面に対して30°から60°だけ傾斜した側壁を有する。傾斜が60°を超える と、玉がテンプレートを突き刺すおそれがある。 別の変形例として、図13の振動ステップは、多くなさまざまなタイプの振動 器によって行なうことができる。特にこの振動器は60Hzなどの1つだけの周 波数で振動をするタイプの振動器、またはより複雑であり、選択可能であるかま たはランダムに発生する多数の周波数で振動する振動器であってもよい。 したがって、この発明は例示の好ましいプロセスの詳細すべてによって制限さ れず、添付の請求の範囲によって規定される。
【手続補正書】 【提出日】1999年7月27日(1999.7.27) 【補正内容】 発明の名称:集積回路パッケージのI/Oパッド上に はんだ玉を配置するための振動テンプレート方法発明の背景 この発明は集積回路パッケージの分野に関し、特に、集積回路パッケージのI /Oパッド上にはんだフラックスを分配し、その後これらの融剤で覆われたI/ Oパッド上にはんだ玉を配置するための方法に関する。 先行技術においては多くのタイプの集積回路パッケージがある。典型的に、集 積回路パッケージは比較的薄くて平らな長方形の本体を有する。パッケージの本 体の各辺は通常は約1インチから3インチ(2.54cm−7.62cm)の長 さであり、本体の厚さは通常は約4分の1インチである(0.635cm)。 集積回路パッケージの本体部分には、1つまたはそれ以上の集積回路チップが 収容される。これは、集積回路パッケージの本体にキャビティを設け、このキャ ビティにチップを置くことによって行なわれる。その後、キャビティは蓋で覆わ れるか、エポキシなどの封入剤で満たされる。 先行技術の集積回路パッケージの中には、多数のI/O端子(入力/出力端子 )も含まれる。これらの端子は通常、集積回路パッケージの1つの面から延び、 パッケージの本体に収容された各集積回路チップに対して電気信号の授受を行な う手段を与える。 あるタイプの集積回路パッケージでは、I/O端子は複数の金属ピンとして構 成される。このタイプの集積回路パッケージはピングリッドアレイパッケージと 呼ばれる。いくつかのピングリッドアレイパッケージを印刷回路板などの基板に 取付けるために、ピングリッドアレイパッケージの各ピンに対して、メッキされ た金属孔が基板を通してそれぞれ設けられ、ピンが孔の中にはんだ付けされる。 より最近のタイプの別の集積回路パッケージでは、I/O端子ははんだ玉のア レイとして構成される。このタイプの集積回路パッケージは通常、ボールグリッ ドアレイパッケージと呼ばれる。いくつかのボールグリッドアレイパッケージを 印刷回路板などの基板に取付けるために、ボールグリッドアレイパッケージの各 はんだ玉に対して、基板の表面上に平らなそれぞれの金属コンタクトが設けられ 、 これらのコンタクトに玉がはんだ付けされる。このため、集積回路パッケージ上 のI/O端子のすべてに対して、基板を通してそれぞれの孔を形成してメッキす る必要はない。 先行技術では、はんだ玉は下記のステップによって集積回路パッケージに装着 されてきた。まず、はんだ玉が装着されることとなる場所において、集積回路パ ッケージの表面上にそれぞれの金属I/Oパッドが形成される。次いで、その表 面上に平坦なマスクが平らに置かれ、このマスクにはI/Oパッドの各々を露出 させる開口が設けられる。次に、開口の各々を通してはんだフラックスがI/O パッド上まで押し進められ、その後マスクが除去される。その後、自動ピックア ンドプレイスマシンが供給源からはんだ玉を拾い上げ、それらを1つずつI/O パッド上に置く。その後I/Oパッド上のはんだ玉が融解し、再度凝固する。 しかしながら、上述の製造プロセスに関する1つの問題は、プロセスが本質的 に遅いことである。これは、ピックアンドプレイスマシンが1つずつしかI/O パッド上にはんだ玉を置くことができず、1つの集積回路パッケージには何百個 ものI/Oパッドが置かれることが多いからである。 上記のプロセスに関する別の問題は、自動ピックアンドプレイスマシンが非常 に高価であることである。その精巧さおよび動作速度によるが、ピックアンドプ レイスマシンは約10万ドルから40万ドルで販売されている。 また、上記のプロセスに関する別の問題は、I/Oパッドまで障害物がない特 定的なタイプの集積回路チップに対してしかうまく行かないことである。I/O パッドが妨げられると、平坦なマスクをパッケージの表面上に平らに置くことが できない。したがって、マスクを通して押し進められたはんだフラックスが2つ またはそれ以上のI/Oパッドを架橋(bridge)してしまい、これにより短絡回 路が引起こされる恐れがある。 また、先行技術の米国特許第5,626,277号には、あるパターンで集積 回路パッケージ上に配置された多数のI/Oパッド上にはんだ玉を置くための方 法が開示されている。この方法は、上記I/Oパッドのパターンと整合する多数 の開口(吸引孔14)を上記テンプレートの平らな表面に有する通路(中空スペ ース13)を備えたテンプレート(玉吸引治具11)を設けるステップと、 上記平らな表面を上向きにしたままで、それぞれのはんだ玉が各開口に転がる まで、上記複数のはんだ玉Bを上記テンプレートの上記平らな表面上に(玉供給 治具12から)流し込むステップと(ステップS1、上図)と、 上記通路に真空吸引力を与えた状態で上記テンプレート(玉吸引治具11)を ひっくり返すステップ(ステップS2)と、 ひっくり返れたテンプレート(玉吸引治具11)上の上記はんだ玉Bを上記I /Oパッドと整列させ(ステップS3)、その整列位置において上記真空吸引力 を上記通路から排除するステップとを含む。 しかしながら、はんだ玉が丸くない場合、テンプレートがひっくり返されると はんだ玉はテンプレートの開口から落ちてしまう。この問題を回避するための別 個のステップは上記特許第5,626,277号には開示されていない。 さらに、先行技術の米国特許第5,657,528号には、導電性の玉を移送 するための方法が開示されており、ここでは玉用貯蔵器内で吸引ヘッドが振動さ れ、吸引孔の各々が、1つの導電性の玉を積極的に保持するようになり、余分な 導電性の玉が吸引ヘッドにくっつかないようになる。換言すると、これは振動に より余分な玉を取除く方法である。しかしながらこの文献には、上向きのままで テンプレート上の開口にはんだ玉を置く効果を高める振動方法は開示されていな い。 したがって、この発明の主な目的は、上述の問題を克服する改善されたプロセ スを提供することである。 発明の概要 クレームされる発明によると、はんだ玉は下記のステップによって集積回路パ ッケージの多数のI/Oパッド上に置かれる。すなわちこれらのステップとは、 a)I/Oパッドのパターンと整合する多数の開口をテンプレートの表面に有す る通路を備えたテンプレートを設けるステップと、b)複数のはんだ玉をテンプ レートの表面上に流し込むステップと、c)テンプレートを振動させ、テンプレ ートの開口の各々にそれぞれのはんだ玉が置かれるようにするステップと、d) 振動ステップの後にテンプレートをひっくり返し、通路に真空吸引力を与えなが ら余分なはんだ玉をテンプレートから取除くステップと、e)ひっくり返された テンプレート上のはんだ玉が集積回路パッケージのI/Oパッドと整列したとき に通路から真空吸引力を排除するステップとである。振動ステップの間、はんだ 玉はテンプレートの開口中を移動し、はんだ玉とテンプレートの開口の側壁との 間の漏れが最小になる位置に固定される。テンプレートが振動されなければ、は んだ玉をからの真空漏れは非常に大きいため、テンプレートがひっくり返された ときにはんだ玉のすべてがテンプレートから落ちてしまう。図面の簡単な説明 図1は、以降の図面に示されるように処理される、この発明に従う集積回路パ ッケージの上面図である。 図2は、図1の線2−2に沿った、図1の集積回路パッケージを示す断面図で ある。 図3は、2つのI/Oパッドを囲む、図2の断面図の部分を大きく拡大して示 す図である。 図4は、図1の集積回路パッケージのI/Oパッドに関するはんだフラックス を保持するために用いられるステンシルを示す図である。 図5は、図4のステンシルがはんだフラックスで満たされるステップを示す図 である。 図6は、ピンブロックのピンが図5のステンシルのはんだフラックスに浸漬さ れるステップを示す図である。 図7は、融剤でコーティングされた、ピンブロックのピンが、図6のステンシ ルから除去されるステップを示す図である。 図8は、融剤でコーティングされた図7のピンブロックのピンを、図1の集積 回路パッケージのI/Oパッドに対して接触させるステップを示す図である。 図9は、図5から図8のステップによってI/Oパッド上に分配されたはんだ フラックスを示す、図3に類似する、集積回路パッケージの拡大断面図である。 図10は、I/Oパッドまでに障害物がなく、それを通してはんだフラックス がI/Oパッド上まで押し進められる平坦なマスクによって覆われた、先行技術 の集積回路パッケージを示す図である。 図11は、蓋がI/Oパッドへの妨げとなるため図10の平坦なマスクは図1 の集積回路パッケージに対してうまく行かないことを示す図である。 図12は、図9の集積回路パッケージ上の、融剤で覆われたI/Oパッドの各 々にそれぞれのはんだ玉を置く装置を示す図である。 図13は、図12の装置に含まれるテンプレートが振動されて、テンプレート のそれぞれの孔に保持される多数のはんだ玉が置かれるようにするステップを示 す図である。 図14は、図13のテンプレートの開口に保持された状態の単一のはんだ玉の 垂直方向の断面を大きく拡大して示す図である。 図15は、図13の振動ステップによってテンプレート上のはんだ玉からの真 空漏れがいかに大幅に低減するかを示す、図14の線15−15に沿った水平方 向の断面図である。 図16は、図13のテンプレートをひっくり返し、テンプレートから余分なは んだ玉を除去するようにするステップを示す図である。 図17は、テンプレート孔のはんだ玉を、図1の集積回路パッケージ上のI/ Oパッドと整列させるステップを示す図である。 図18は、はんだ玉がテンプレートから放され、図1の集積回路パッケージの I/Oパッド上にセットされるステップを示す図である。 詳細な説明 図1および図2において、参照番号10は、この発明によって処理される集積 回路パッケージを示す。これらの図面に示されるように、集積回路パッケージ1 0は集積回路チップ11を含み、これはパッケージの本体のキャビティに置かれ 、このキャビティは蓋12で覆われる。パッケージ10の1つの実際の実施例で は、本体はラミネートされたセラミック層を含み、蓋11は金属である。 多数の金属I/Oパッド(入力/出力パッド)13が集積回路パッケージ10 の表面10a上に置かれ、蓋12を囲む。各I/Oパッド13はパッケージ本体 のそれぞれのミクロ導体によって集積回路チップ11上の対応のI/O端子に接 続される。サイズが小さいためこれらの導体は図1および図2には示されないが 、これらの導体のうち2つは部材14として図3に示される。 集積回路パッケージ10の上記の実際の実施例では、各I/Oパッド13の直 径は0.025インチ(0.0635cm)であり、I/Oパッドの中心間スペ ースは0.050インチ(0.127cm)であり、I/Oパッド13の合計数 は524個である。このため、これらの図面を簡単にするために、図1および図 2に示されるI/Oパッド13の合計数を大幅に減らし、サイズを大きくしてい る。 さて、図1および図2の集積回路パッケージから始まる、この発明によって行 なわれるプロヤスは、a)はんだフラックスをI/Oパッド13の各々の上に分 配し、b)後に、これらの融剤で覆われたI/Oパッド上にはんだ玉を置くこと である。この発明に従うこれらのプロセスの実行方法は図3から図19に示され る。 図3に示されるように、まず、I/Oパッド13の各々が集積回路パッケージ 10の表面10a上のそれぞれの窪みに形成される。これらの窪みにより、後に I/Oパッド13上に置かれることとなるはんだ玉が互いに転がってぶつかり合 うことが防止される。いずれかの2つのはんだ玉が転がってぶつかり合う場合に は、集積回路チップ11は適切に動作しない。なぜなら、チップ11上の2つの I/O端子がともに短絡するからである。 好ましくは、I/Oパッド13の各々は、深さD1だけ集積回路パッケージ1 0の表面10aから陥没しており、この深さD1はI/Oパッド上に置かれるこ ととなるはんだ玉の直径の少なくとも20分の1である。上記の実際の実施例で は、はんだ玉は0.030インチ(0.0762cm)の直径を有し、I/Oパ ッド13は0.003インチ(0.00762cm)だけ陥没する。 次に、図4に示されるように、陥没部21を有するステンシル20が設けられ 、この陥没部21は集積回路パッケージ10のI/Oパッド13のすべてを囲む よう十分に幅広く、均一な深さD2を有する。その後、図5に示されるように、 ステンシル20の陥没部21ははんだフラックス22で完全に満たされる。これ は、図4のスキージ23を用いてはんだフラックス22の山を陥没部21に押し やり、 余分な部分を除去することにより行なわれる。 次に、図6に示されるように、ベース24aを有するピンブロック24を設け られ、このベース24aからは、多数のピン24bが互いに平行に突出する。こ れらのピン24bは集積回路パッケージ10上のI/Oパッド13のパターンと 整合する平坦な端部を有し、これらの端部ははんだフラックス22で満たされた ステンシル20の陥没部21にセットされる。 その後、ピンブロック24上のピンの端部が、図7に示されるようにはんだフ ラックス22から持上げられる。これらのステップにより、ピンブロック24上 のピンの端部ははんだフラックス22の膜でコーティングされるようになる。 次に、図8に示されるように、ピンブロック24のピンの端部が集積回路パッ ケージ10の窪みに移動され、I/Oパッド13に対して一時的に接触するよう にされる。このステップにより、はんだフラックスの部分がピンブロック24上 のピンの端部からI/Oパッド13上に移送される。これは図9に示され、ここ ではI/Oパッド13まで移送されたはんだフラックスが参照番号22で示され る。 図3から図9に示した上記のステップを行なうことにより、I/Oパッド13 の上方に突出する蓋12がはんだ分配プロセスの邪魔にならないという決定的に 重要な結果が得られる。この結果は、ピンの端部がI/Oパッド13に接触する ときに、ピンブロック24上のピン24bが、ピンブロックのベース24aを蓋 12の上方で保持するのに十分長いことから得られる。 好ましくは、I/Oパッド13に移送されるはんだフラックス22の量は、I /Oパッドが置かれる窪みを20%と80%との間で部分的にしか満たさない量 である。窪みがより一層満たされるにつれて、はんだ玉がI/Oパッド上に置か れたときに窪みから融剤がいくらか押出されるリスクが高まり、その後はんだ玉 が融解して再度凝固したときに2つのI/Oパッドがともに短絡するおそれがあ る。逆に、窪み中の融剤の量が少なすぎると、はんだ玉がI/Oパッド13を適 切に融合せず、開路が生じ得る。 図4から図9のステップにより、I/Oパッドが置かれる窪みがはんだフラッ クス22で高精度で部分的に満たされるようになる。この精度は、テンプレート 20のはんだフラックスの深さD2とその粘度とを適切に選択することにより達 成できる。 好ましくは、はんだフラックス22は室温で約250ポアズから350ポアズ の粘度を有し、これは、ワセリンの粘度と似ている。この場合、図7のステップ によってピン24bの両端に移送される融剤20はステンシル20のはんだフラ ックスの深さD2の約3分の1の厚さであり、図8のステップにより、ピン24 bの端部上のはんだフラックスのおよそ3分の1がI/Oパッド13に移送され る。 20%と80%との間で部分的に窪みを満たすために、テンプレート20のは んだフラックスの深さD2は、(1/3)(1/3)D2がD1の80%未満であ り、D1の20%より大きくなるように選択されるべきである。これは、D2を陥 没したI/Oパッドの深さD1の4倍から6倍の大きさに制限することにより達 成される。上記の実際の実施例では、D1は0.003インチ(0.00762 cm)であり、深さD2は0.015インチ(0.0381cm)に設定される 。 これと比較して、I/Oパッド13の上方に突出しない蓋を有さない先行技術 の他のタイプの電子コンポーネントの場合、コンポーネント上に平らに置かれ、 I/Oパッドのみを露出させる平坦なマスクのそれぞれの孔を通してスキージに よってはんだフラックスをスクイーズ(squeezing)することにより、はんだフ ラックスがI/Oパッド上に分配されていた。これは図10に示され、ここでは 、コンポーネントは参照番号10’で示され、マスクは参照番号30で示される 。 しかしながら、図1のコンポーネント10の場合、マスク30を使用してもう まくいかない。なぜなら、蓋12によりマスク30がI/Oパッド13のすべて のまわりで表面10a上に平らに置かれることが妨げられるからである。これは 図11に示され、ここでは蓋12による障害物のために、マスク30とコンポー ネント表面10aとの間にギャップ31が存在する。 図11のマスク30の孔を通してはんだフラックス22をスクイーズするため にスキージが用いられる場合、この融剤22がギャップ31を満たし、2つまた はそれ以上の隣接したI/Oパッド13を架橋することとなる。これらのI/O パッドは、その後、はんだ玉がそれらの上に置かれ、融解されて再度凝固したと きにともに短絡するようになる。さらに、スキージにより蓋12のまわりで図1 1のマスク30が曲げられたり折れたりするため、マスク30を再使用すること が不可能になる。 さらに、図1のコンポーネント30の場合にはマスク30がうまくいかない別 の理由は、I/Oパッド13が、はんだフラックス22によって部分的にしか満 たされない窪みに置かれることである。しかしながら、マスク30を用いると、 窪みは十分に満たされる。これは、マスク30の各孔を通して押し進められた融 剤22により窪みが満たされ、マスクの各孔も満たされるからである。 図3から図9のステップによって集積回路パッケージ10のI/Oパッド13 上にはんだフラックス22が分配された後、図12から図18のステップによっ て、融剤で覆われたI/Oパッド上にはんだ玉が置かれる。図12において、参 照番号40は図12から図18のステップを行なう装置を示す。 装置40に含まれるコンポーネントは、平らなベース41と、ベースに対して 垂直に延びるポスト42と、ポスト上で点42aを中心に旋回するアーム43と 、アーム上で点43aを中心に旋回するテンプレート44と、プレート46を移 動させる位置調整機構45と、アーム43のための停止部47と、視覚表示装置 49に結合されたカメラ48とである。これらのコンポーネント41から49は 図12に示されるように相互接続される。 動作時に、集積回路パッケージ10と融剤で覆われたそのI/Oパッド13と がプレート46上に置かれ、真空通路46aに与えられる真空吸引力によって定 位置に保持される。位置調整機構45のX、Yおよびθ調整つまみを用いて、プ レート46が左右、前後に移動され水平面上で回転する。これにより、図12に 示されるように、集積回路パッケージ10上のI/Oパッド13が視覚表示装置 46の十字線49aと整列する位置に置かれる。 次に、これもまた図12に示されるように、旋回アーム43が停止部47上に 置かれ、テンプレート44の面44aが上向きの位置に置かれる。この面44a は多数の開口44bを有し、これらの開口は集積回路パッケージ10のI/Oパ ッド13のパターンと整合する。各開口44bは漏斗の形状をしており、はんだ 玉51の直径よりも大きな直径からはんだ玉の直径よりも小さな直径までテーパ される。 その後、複数のはんだ玉51が容器52からテンプレート面44a上に流し込 まれ、それぞれのはんだ玉が開口44bの各々に転がる。同時に、いくつかの余 分なはんだ玉はテンプレートから転がり落ち、トレイ53に受けられ、いくつか の余分なはんだ玉は、参照番号54で示されるようにテンプレート開口の中に落 ちたはんだ玉の間に入ってしまう。 次に、図13に示されるように、電気機械的振動器55をテンプレートに対し て置くことによりテンプレート44が振動する。この振動器55の1つの特定的 な例はIdeal Industries,Inc.によるモデル11−11zである。好ましくは、 テンプレート44は約5秒間から15秒間の時間にわたって振動される。 テンプレート44を振動させる上記ステップにより、テンプレート開口44b に保持されたはんだ玉51がこれらの開口に置かれるようになる。すなわち、は んだ玉51は開口44bの中を移動し、はんだ玉51の表面とテンプレート開口 44bの側壁との間の漏れが最小になる位置に固定される。これは図14および 図15に示される。 図14および図15では、1つのはんだ玉51とはんだ玉が置かれた1つのテ ンプレート開口44bとが何倍にも拡大されて示される。このレベルの拡大では 、はんだ玉の表面は不規則で丸くないことがわかる。同様に、このレベルの拡大 では、テンプレート開口44bの側壁が粗く不規則であることがわかる。 したがって、はんだ玉51がテンプレート開口44bに転がると、不規則な形 の、満たされていないスペース60がはんだ玉51の表面とテンプレート開口4 4bの側壁との間に存在する。スペース60は最初は比較的大きい。しかし、テ ンプレート44を振動させると、はんだ玉51は、満たされていないスペース6 0のサイズが小さくなり最小になるようにテンプレート開口44bの中に置かれ るようになる。 テンプレート44の開口44bのすべては通路44cによつて接続され、この 通路44cには上述の振動ステップの後に真空吸引力が与えられる。これに代え て、真空吸引力は振動ステップが行なわれる間に通路44cに与えられ、振動ス テップが完了した後にも続けて与えられてもよい。 この場合、真空吸引力が通路44cに与えられる際に、テンプレート44は図 16に示されるようにアーム43上で点43aを中心に180°だけ回転される 。このステップの間、余分なはんだ玉51はすべてテンプレート44から落ち、 テンプレートに留まるはんだ玉は通路44cに与えられた真空吸引力によって開 口44bに保持されたものだけである。 これと比較して、図13の振動ステップが行なわれない場合、テンプレートが 180°だけ回転すると、はんだ玉51はすべてテンプレート44から落ちるこ ととなる。したがって、図13の振動ステップはプロセスを成功させるためには 決定的に重要である。テンプレート44が振動されなければ、開口44bのはん だ玉を超える真空漏れはかなり大きいため、はんだ玉すべてが開口から落ちてし まう。 次に、テンプレート44をアーム43で点43aを中心に180°だけ回転さ せることにより、テンプレート面44aが再び上向きの位置に置かれ、その後、 ボスト42上で、42aを中心にアーム43が反時計回りの方向に180°だけ 旋回する。このステップは図17に示される。このステップにより、テンプレー ト44のはんだ玉51は集積回路パッケージ10のI/Oパッド13に直接整列 し、かつその上に置かれる。 はんだ玉51およびI/Oパッド13が図17に示されるように整列すると、 テンプレート通路44cから真空吸引力が排除される。したがって、はんだ玉5 1はテンプレート44から放され、集積回路パッケージ10のI/Oパッド13 によってのみ保持される。これらのはんだ玉はI/Oパッドが置かれる窪みによ って、表面10a上を転がりI/Oパッドから落ちないようにされる。その後、 アーム43が時計回りに180°だけ回転し、図18に示されるように停止部4 7の上に置かれる。 図18に示される上記のステップの後、集積回路パッケージ10は、はんだ玉 51がI/Oパッド13上に留まるように注意深く可動プレート46から持ち上 げられ、ベルト電気炉に置かれる。そこではんだ玉51は融解され、再度凝固し 、I/Oパッド13に永久的に装着される。 以上に、電子コンポーネントのI/Oパッド上にはんだフラックスを分配する ための1つの好ましいプロセスを詳細に説明した。また、融剤で覆われたI/O パッド上にはんだ玉を置くための1つの好ましいプロセスも詳細に説明した。し かしながら、上記のプロセスの詳細にいくつかの変更および修正が施されてもよ い。 たとえば、I/Oパッド13は集積回路パッケージ10の上に任意のパターン で配置されてもよい。さらに、これらのI/Oパッド13が置かれる窪みはいか なるサイズであってもよい。好ましくは、パッケージ10は少なくとも200個 のI/Oパッド13を有し、窪みは好ましくは、0.5ミルから5.0ミル(1 2.7μmから127μm)の深さであり、5ミルから50ミル(127μmか ら1270μm)の幅である。 別の変形例として、集積回路パッケージ10は、平坦なマスクが表面10a上 に平らに置かれることを妨げる、蓋12以外の異なったタイプの障害物を有し得 る。障害物のこの性質にもかかわらず、障害物をよけ、はんだフラックスをI/ Oパッド上に分配するために依然としてピンブロック24を用いることができ、 融剤で覆われたI/Oパッド上にはんだ玉を置くためにテンプレート44を依然 として用いることもできる。 別の変形例として、集積回路パッケージ10の本体はFR4材料などのエポキ シガラスで作られてもよい。このパッケージでは、I/Oパッケージ13に対す る何らかの障害物は、表面10aの上方に突出するエポキシの山によって、集積 回路チップ11が置かれるキャビティを満たすことにより、形成することができ る。 別の変形例として、I/Oパッド上の障害物を集積回路パッケージが含まない 場合にも、はんだフラックスをI/Oパッド上に分配するためにピンブロック2 4を用いることができる。同様に、I/Oパッドが表面10aと面一に置かれ、 それぞれの窪みに置かれない場合でも、はんだフラックスをI/Oパッド13上 に分配するためにピンブロック24を用いることができる。 別の変形例として、I/Oパッド13上に置かれたはんだ玉51は所望のいか なるサイズを有してもよい。しかし、はんだ玉の実用的なは範囲は5ミルから5 0ミル(127μmから1270μm)の直径である。 別の変形例として、テンプレート44の開口44bはさまざまな断面形状を有 してもよい。しかしながら好ましくは、これらの開口は、漏斗形状であり、水平 面に対して30°から60°だけ傾斜した側壁を有する。傾斜が60°を超える と、玉がテンプレートを突き刺すおそれがある。 別の変形例として、図13の振動ステップは、多くなさまざまなタイプの振動 器によつて行なうことができる。特にこの振動器は60Hzなどの1つだけの周 波数で振動をするタイプの振動器、またはより複雑であり、選択可能であるかま たはランダムに発生する多数の周波数で振動する振動器であってもよい。 したがつて、この発明は例示の好ましいプロセスの詳細すべてによって制限さ れず、添付の請求の範囲によって規定される。請求の範囲 1.あるパターンで集積回路パッケージ(10)上に配置された多数のI/Oパ ッド(13)上にはんだ玉(51)を置く方法であって、前記方法は、 前記I/Oパッドのパターンと整合する多数の開口(44b)を前記テンプレ ートの平らな表面(44a)に有する通路(44c)を備えたテンプレート(4 4)を設けるステップと、 複数の前記はんだ玉(51)を前記テンプレート(44)の前記平らな表面( 44a)上に流し込み、前記はんだ玉がそれぞれ前記各開口(44b)に転がる まで前記平らな表面を上向きにするステップと、 前記平らな表面(44a)を上向きにしたままで前記テンプレート(44)を 振動させることにより、前記それぞれの開口(44b)に前記各はんだ玉(51 )を置くステップと、 前記はんだ玉(51)が前記振動によって置かれた後に、前記通路(44c) に真空吸引力を与えながら前記テンプレート(44)をひっくり返すステップと 、 前記ひっくり返されたテンプレート(44)上の前記はんだ玉(51)を前記 I/Oパッド(13)と整列させ、その整列位置において、前記真空吸引力を前 記通路(44c)から排除するステップとを含む、方法。 2.前記流し込むステップにより、前記テンプレート(44)の前記平らな表面 に、丸くない前記はんだ玉(51)が流し込まれる、請求項1に記載の方法。 3.前記設けるステップにより、丸くない前記開口(44b)が、前記テンプレ ート(44)の前記平らな表面に設けられる、請求項1に記載の方法。 4.前記振動ステップが、同時に前記通路(44c)に前記真空吸引力を与えな がら行なわれる、請求項1に記載の方法。 5.前記振動ステップが、前記真空吸引力が前記通路(44c)に与えられる前 に行なわれて終了する、請求項1に記載の方法。 6.前記テンプレート(44)が1つだけの周波数で振動する、請求項1に記載 の方法。 7.前記テンプレート(44)が多数の周波数で振動する、請求項1に記載の方 法。 8.前記置くステップ時に、いくつかの余分な前記はんだ玉(51)が前記基板 表面(44a)上で前記開口に置かれた前記はんだ玉(51)の間に入り、前記 ひっくり返すステップによって、前記余分なはんだ玉が前記テンプレート表面か ら取除かれる、請求項1に記載の方法。 9.前記設けるステップにより、前記はんだ玉(51)より大きな大きさから前 記はんだ玉(51)より小さな大きさにテーパされた開口(44b)が前記平ら な表面に設けられる、請求項1に記載の方法。 10.前記テンプレート(44)をアーム(43)上に取付けるサブステップと 、前記アーム(43)上に取付けることにより、前記テンプレート(44)を旋 回させて前記テンプレートをひっくり返すサブステップと、前記アーム(43) を回転させることにより、前記はんだ玉(51)を前記I/Oパッド(13)に 整列させるサブステップとをさらに含む、請求項1に記載の方法。 11.前記流し込むステップにより、5ミルから55ミル(0.0127cm− 0.127cm)までの範囲の直径である、同じ直径を有するはんだ玉(51) が、前記基板(44)の前記平らな表面(44a)上に流し込まれる、請求項1 に記載の方法。 12.前記設けるステップにより、前記テンプレート(44)の前記平らな表面 (44a)に、合計で少なくとも200個の前記開口(44b)が設けられる、 請求項1に記載の方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ノレル,ロナルド・アレン アメリカ合衆国、92056 カリフォルニア 州、オーシャンサイド、フィールドゲイ ト、4581 (72)発明者 ブマン,リチャード・リー アメリカ合衆国、92024 カリフォルニア 州、オリベンヘイン、ブマン・ロード、 3666 【要約の続き】 Oパッドのすべての上で平行に置かれるようになり、こ れらのステップが行なわれる時間はピックアンドプレー スマシンによりはんだ玉が順次I/Oパッドのすべての 上に置かれる時間よりも何倍も短い。

Claims (1)

  1. 【特許請求の範囲】 1.あるパターンで集積回路パッケージ上に配置された多数のI/Oパッド上に はんだ玉を置く方法であって、前記方法は、 前記I/Oパッドのパターンと整合する多数の開口を前記テンプレートの表面 に有する通路を備えたテンプレートを設けるステップと、 複数の前記はんだ玉を前記テンプレートの前記表面上に流し込むステップと、 前記テンプレートを振動させて、前記開口の各々にそれぞれの前記はんだ玉を 置くようにするステップと、 前記振動ステップの後に、前記通路に真空吸引力を与えながら前記テンプレー トをひっくり返すステップと、 前記ひっくり返されたテンプレート上の前記はんだ玉を前記I/Oパッドと整 列させ、その整列位置において、前記真空吸引力を前記通路から排除するステッ プとを含む、方法。 2.前記はんだ玉が丸くない、請求項1に記載の方法。 3.前記テンプレートの前記表面の前記開口が丸くない、請求項1に記載の方法 。 4.前記振動ステップが、同時に前記通路に前記真空吸引力を与えながら行なわ れる、請求項1に記載の方法。 5.前記振動ステップが、前記真空吸引力が前記通路に与えられる前に行なわれ て終了する、請求項1に記載の方法。 6.前記テンプレートが1つだけの周波数で振動する、請求項1に記載の方法。 7.前記テンプレートが多数の周波数で振動する、請求項1に記載の方法。 8.前記置くステップ時に、いくつかの余分な前記はんだ玉が前記基板表面上で 前記開口に置かれた前記はんだ玉の間に入り、前記ひっくり返すステップによっ て、前記余分なはんだ玉が前記テンプレート表面から取除かれる、請求項1に記 載の方法。 9.前記開口が、前記はんだ玉より大きな大きさから前記はんだ玉より小さな大 きさにテーパされる、請求項1に記載の方法。 10.前記テンプレートをアーム上に取付けるサブステップと、前記アーム上に 取付けることにより、前記テンプレートを旋回させて前記テンプレートをひっく り返すサブステップと、前記アームを回転させることにより、前記はんだ玉を前 記I/Oパッドに整列させるサブステップとをさらに含む、請求項1に記載の方 法。 11.前記はんだ玉の直径が5ミルから50ミルの範囲である、請求項1に記載 の方法。 12.前記テンプレートの前記表面の前記開口の合計が少なくとも200個であ る、請求項1に記載の方法。 13.前記集積回路パッケージが、前記I/Oパッドを保持するセラミック本体 を有する、請求項1に記載の方法。 14.前記集積回路パッケージが、前記I/Oパッドを保持するエポキシガラス 本体を有する、請求項1に記載の方法。
JP53218198A 1997-01-24 1998-01-22 集積回路パッケージのi/oパッド上にはんだ玉を配置するための振動テンプレート方法 Expired - Fee Related JP3276374B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/789,217 US5839191A (en) 1997-01-24 1997-01-24 Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
US08/789,217 1997-01-24
US789,217 1997-01-24
PCT/US1998/001404 WO1998033210A1 (en) 1997-01-24 1998-01-22 Vibrating template method of placing solder balls on the i/o pads of an integrated circuit package

Publications (2)

Publication Number Publication Date
JP2000508123A true JP2000508123A (ja) 2000-06-27
JP3276374B2 JP3276374B2 (ja) 2002-04-22

Family

ID=25146947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53218198A Expired - Fee Related JP3276374B2 (ja) 1997-01-24 1998-01-22 集積回路パッケージのi/oパッド上にはんだ玉を配置するための振動テンプレート方法

Country Status (4)

Country Link
US (1) US5839191A (ja)
EP (1) EP0958603A1 (ja)
JP (1) JP3276374B2 (ja)
WO (1) WO1998033210A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344092B (en) * 1996-08-27 1998-11-01 Nippon Steel Corp Semiconductor device provided with low melting point metal bumps and process for producing same
US6063701A (en) * 1996-09-14 2000-05-16 Ricoh Company, Ltd. Conductive particle transferring method
US5985694A (en) * 1997-09-29 1999-11-16 Motorola, Inc. Semiconductor die bumping method utilizing vacuum stencil
US6237219B1 (en) * 1998-03-05 2001-05-29 Matsushita Electric Industrial Co., Ltd. Method of mounting conductive ball
JP4253748B2 (ja) * 1998-12-25 2009-04-15 澁谷工業株式会社 半田ボール等の供給装置
US6276598B1 (en) * 1999-07-13 2001-08-21 Asm Assembly Automation Ltd. Method and apparatus for ball placement
US7293567B2 (en) * 1999-07-24 2007-11-13 Allen David Hertz Application of acoustic and vibrational energy for fabricating bumped IC die and assembly of PCA's
JP4143788B2 (ja) * 1999-08-04 2008-09-03 澁谷工業株式会社 ボールマウント装置及びマウント方法
EP1314196A1 (fr) 2000-07-18 2003-05-28 Atmel Grenoble S.A. Procede de fabrication de circuit integre de type montable en surface et circuit issu du procede
US6607118B2 (en) 2001-04-30 2003-08-19 Asm Assembly Automation Limited Apparatus and method for ball release
US6739498B2 (en) * 2001-05-17 2004-05-25 Intel Corporation Solder ball attachment system
TW536767B (en) * 2002-03-01 2003-06-11 Advanced Semiconductor Eng Solder ball attaching process
US6883698B1 (en) * 2002-08-16 2005-04-26 High Tech Computer Corp. Planting device for planting solder balls onto a chip
CN1312735C (zh) * 2003-08-14 2007-04-25 宏达国际电子股份有限公司 用来将多个锡球黏着于芯片的植球装置
US20050274770A1 (en) * 2004-06-07 2005-12-15 Henderson Marvin A Sr Method for the precise and reliable placement of solid metallic and non-metallic particles
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ,インコーポレイテッド 積層パッケージングの改良
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20090250506A1 (en) * 2008-02-28 2009-10-08 General Dynamics Advanced Information Systems Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8813350B2 (en) 2011-06-03 2014-08-26 Seagate Technology Llc Solder ball pattern forming
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN106227946B (zh) * 2016-07-26 2019-03-12 上海望友信息科技有限公司 一种pcb网板制作方法及系统
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR102078936B1 (ko) * 2018-11-07 2020-02-19 주식회사 프로텍 도전성 볼 탑재 방법
KR102078935B1 (ko) * 2018-11-07 2020-02-19 주식회사 프로텍 도전성 볼 탑재 장치
CN110578298A (zh) * 2019-09-19 2019-12-17 常州市市政建设工程有限公司 一种高架桥立柱顶部混凝土浇筑工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795554B2 (ja) * 1987-09-14 1995-10-11 株式会社日立製作所 はんだ球整列装置
KR940004246B1 (ko) * 1989-09-11 1994-05-19 신닛뽕 세이데쓰 가부시끼가이샤 Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프
US5279045A (en) * 1990-01-31 1994-01-18 Hitachi, Ltd. Minute particle loading method and apparatus
US5088639A (en) * 1991-01-25 1992-02-18 Motorola, Inc. Soldering process
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
US5205896A (en) * 1992-02-03 1993-04-27 Hughes Aircraft Company Component and solder preform placement device and method of placement
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
JPH06310515A (ja) * 1993-04-22 1994-11-04 Hitachi Ltd 微小球体整列搭載方法
US5431332A (en) * 1994-02-07 1995-07-11 Motorola, Inc. Method and apparatus for solder sphere placement using an air knife
US5680984A (en) * 1994-05-13 1997-10-28 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting soldering balls onto surfaces of electronic components
JP3528264B2 (ja) * 1994-08-19 2004-05-17 ソニー株式会社 ソルダーボールのマウント装置
JP3211613B2 (ja) * 1994-08-25 2001-09-25 松下電器産業株式会社 半田ボールの移載方法
JP3152077B2 (ja) * 1994-08-25 2001-04-03 松下電器産業株式会社 半田ボールの移載装置及び半田ボールの吸着方法
US5657528A (en) * 1994-08-25 1997-08-19 Matsushita Electric Industrial Co., Ltd. Method of transferring conductive balls
US5655704A (en) * 1994-08-30 1997-08-12 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
JPH0878422A (ja) * 1994-09-08 1996-03-22 Hitachi Ltd ボール状外部電極形成方法

Also Published As

Publication number Publication date
US5839191A (en) 1998-11-24
JP3276374B2 (ja) 2002-04-22
WO1998033210A1 (en) 1998-07-30
EP0958603A1 (en) 1999-11-24

Similar Documents

Publication Publication Date Title
JP3276374B2 (ja) 集積回路パッケージのi/oパッド上にはんだ玉を配置するための振動テンプレート方法
US6586685B2 (en) Bump electrode and printed circuit board
JP3945961B2 (ja) 回路基板
US5816481A (en) Pin block method of dispensing solder flux onto the I/O pads of an integrated circuit package
JPH11297886A (ja) はんだバンプ形成方法
EP0841840A1 (en) Method for the manufacture of micro solder bumps on copper pads
US6872650B2 (en) Ball electrode forming method
JP2001035577A (ja) 電気コネクタ及びその製造方法
JP2004327536A (ja) 微小ボール搭載用マスクおよび微小ボールの搭載方法
JPH07302967A (ja) 金属メッキによるバンプの形成方法
JP4338056B2 (ja) 選択的はんだ付けのためのプロセス
JP3186350B2 (ja) 半田バンプの形成方法およびバンブ付き電子部品
US20030009878A1 (en) Method for attaching an electronic component to a substrate
JPH05212852A (ja) クリーム半田供給方法
JP2001044231A (ja) はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JP2001085558A (ja) 半導体装置およびその実装方法
KR100608360B1 (ko) 반도체 장치의 솔더 구조물 형성 방법
JPH06283834A (ja) 配線回路板、その製造方法及びリード接続方法
KR100525239B1 (ko) 금속 핀 지지대를 갖는 지그
JP2003174251A (ja) 電子部品の実装方法
JP2001024315A (ja) はんだバンプ形成方法
JP3334728B2 (ja) 電子部品の電極端子および電極端子の表面処理方法
JP2000323507A (ja) はんだバンプ形成方法
JPH05304356A (ja) クリームはんだ供給方法およびプリント配線板
JPH08148606A (ja) Pbgaパッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees