JP2000341130A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000341130A5 JP2000341130A5 JP1999149425A JP14942599A JP2000341130A5 JP 2000341130 A5 JP2000341130 A5 JP 2000341130A5 JP 1999149425 A JP1999149425 A JP 1999149425A JP 14942599 A JP14942599 A JP 14942599A JP 2000341130 A5 JP2000341130 A5 JP 2000341130A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- feedback
- modulator
- arithmetic unit
- modulators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000051 modifying Effects 0.000 description 16
- 238000005070 sampling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Description
このように、高次のモジュレータでは、周波数の高次関数にもとづいて、量子化雑音eが低周波数帯域では低く抑えられ、高周波数帯域では逆に強調される。すなわち、周波数の４次関数にもとづいて、ノイズシェーピングが強調される。ΔΣモジュレータ７１には、インターポレーションフィルタ７０から、オーバサンプリングされた入力信号Xが入力されるので、本来必要とされる低周波数帯域（例えば、音声信号の処理では、44.1kHz以下の帯域）における量子化雑音eが、効果的に低減されることとなる。
モジュレータＭ１〜Ｍｋ−１は、互いに同一に構成されている。図２は、モジュレータＭ１〜Ｍｋ−１を代表して、モジュレータＭ１の内部構成を示すブロック図である。モジュレータＭ１は、フィードバックループ内に、互いに縦続接続される積分器２、１ビット量子化器３、および、１次の遅延回路４を有している。また、フィードバックを可能にするために、入力線とフィードバックループとの交差部には、演算器１が設けられている。これらの回路要素は、デジタル信号を処理するデジタル回路として構成されている。遅延回路４の設置位置は、フィードバックループ内で任意である。
モジュレータＮ１〜Ｎｋ−１は、互いに同一に構成されている。図４は、モジュレータＮ１〜Ｎｋ−１を代表して、モジュレータＮ１の内部構成を示すブロック図である。モジュレータＮ１は、フィードバックループ内に、互いに縦続接続される積分器１２、１ビット量子化器１３、１次の遅延回路１４、および、内部DA変換回路を有している。また、フィードバックを可能にするために、入力線とフィードバックループとの交差部には、演算器１１が設けられている。遅延回路１４の設置位置は、フィードバックループ内で任意である。
演算器Ｇｉは、フィードバック元とフィードバック先の段数の差に等しい次数の微分器と、この微分器に縦続接続されたｉ−１次の進み回路とを有している（図示を略する）。すなわち、演算器Ｇｉは、段数の差をｎとして、つぎの数式１０で表される：
Gi=(1-z-1)n /z-(n+1) ・・・・（数式１０）。
Gi=(1-z-1)n /z-(n+1) ・・・・（数式１０）。
モジュレータＭ１〜Ｍｋ−１の各々は、図２で表されるブロックを備えており、最終段のモジュレータＭｋは、図２において、１ビット量子化器３をマルチビット量子化器６へと置き換えて成るブロックを備えている。図５において、演算器１は、入力信号と帰還信号との差（言い換えると、入力信号と、帰還信号の反転信号との和）を出力し、演算器５は、入力信号と帰還信号との和を出力する。
モジュレータＮ１〜Ｎｋ−１の各々は、図４で表されるブロックを備えており、最終段のモジュレータＮｋは、図４において、１ビット量子化器１３をマルチビット量子化器１７へと置き換え、１ビットに対応した内部DA変換回路１５を多ビットに対応した内部DA変換回路１８へ置き換えて成るブロックを備えている。図７において、演算器１１は、入力信号と帰還信号との差（言い換えると、入力信号と、帰還信号の反転信号との和）を出力し、演算器１６は、入力信号と帰還信号との和を出力する。
インターポレーションフィルタ３０は、サンプリングデータとしてのデジタル信号ＩＤを受信し、より高いサンプリング速度で、デジタル信号ＩＤを補間する。すなわち、インターポレーションフィルタ３０は、サンプリング速度を引き上げる機能を果たす。ΔΣモジュレータ３１は、ΔΣモジュレータ１０１，１０３，１０４，または、１０４ａとして構成され、インターポレーションフィルタ３０が出力する信号Xに対してノイズシェーピングを施し、信号Yを出力する。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14942599A JP4209035B2 (ja) | 1999-05-28 | 1999-05-28 | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ |
| US09/437,405 US6323794B1 (en) | 1999-05-28 | 1999-11-10 | ΔΣ modulator, DA converter and AD converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14942599A JP4209035B2 (ja) | 1999-05-28 | 1999-05-28 | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000341130A JP2000341130A (ja) | 2000-12-08 |
| JP2000341130A5 true JP2000341130A5 (ja) | 2006-06-15 |
| JP4209035B2 JP4209035B2 (ja) | 2009-01-14 |
Family
ID=15474837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14942599A Expired - Fee Related JP4209035B2 (ja) | 1999-05-28 | 1999-05-28 | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6323794B1 (ja) |
| JP (1) | JP4209035B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000069078A1 (de) * | 1999-05-05 | 2000-11-16 | Infineon Technologies Ag | Sigma-delta-analog/digital-wandleranordnung |
| DE19937246B4 (de) * | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
| DE19948374A1 (de) * | 1999-10-07 | 2001-04-12 | Siemens Ag | Sigma-Delta-Modulator |
| US7391350B2 (en) * | 2000-07-13 | 2008-06-24 | The Regents Of The University Of California | Adaptive multi-bit delta and sigma-delta modulation |
| JP4530119B2 (ja) * | 2001-06-08 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ |
| US6697000B2 (en) * | 2002-03-08 | 2004-02-24 | Zarlink Semiconductor (U.S.) Inc. | Delta-sigma modulator with feed-forward path |
| JP3909529B2 (ja) * | 2004-08-26 | 2007-04-25 | パイオニア株式会社 | ディジタルフィルタ |
| US7425911B2 (en) * | 2006-08-10 | 2008-09-16 | Texas Instruments Incorporated | Signal-to-noise ratio when using fewer bits than the number of output bits of an analog to digital converter |
| US7460046B2 (en) * | 2006-12-22 | 2008-12-02 | Infineon Technologies Ag | Sigma-delta modulators |
| US7626525B2 (en) * | 2007-05-03 | 2009-12-01 | Texas Instruments Incorporated | Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator |
| US7432841B1 (en) * | 2007-05-29 | 2008-10-07 | Texas Instruments Incorporated | Delta-sigma analog-to-digital converter with pipelined multi-bit quantization |
| US8325074B2 (en) | 2011-03-22 | 2012-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and circuit for continuous-time delta-sigma DAC with reduced noise |
| JP6021090B2 (ja) * | 2013-12-12 | 2016-11-02 | パナソニックＩｐマネジメント株式会社 | アナログデジタル変換装置、その駆動方法、撮像素子、撮像装置およびバッテリモニタシステム |
| JP6228832B2 (ja) * | 2013-12-17 | 2017-11-08 | ルネサスエレクトロニクス株式会社 | デルタシグマ変調器 |
| US9136865B2 (en) * | 2014-02-11 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-stage digital-to-analog converter |
| EP3309781B1 (en) * | 2015-06-10 | 2023-10-04 | Sony Group Corporation | Signal processing device, signal processing method, and program |
| FR3105897B1 (fr) * | 2019-12-26 | 2023-10-27 | Thales Sa | Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103229A (en) | 1990-04-23 | 1992-04-07 | General Electric Company | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
| JP3033162B2 (ja) | 1990-09-20 | 2000-04-17 | ソニー株式会社 | ノイズシェーピング回路 |
| US5274375A (en) * | 1992-04-17 | 1993-12-28 | Crystal Semiconductor Corporation | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
| US5446460A (en) * | 1993-11-03 | 1995-08-29 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
| US5500645A (en) * | 1994-03-14 | 1996-03-19 | General Electric Company | Analog-to-digital converters using multistage bandpass delta sigma modulators with arbitrary center frequency |
| US5870048A (en) * | 1997-08-13 | 1999-02-09 | National Science Council | Oversampling sigma-delta modulator |
-
1999
- 1999-05-28 JP JP14942599A patent/JP4209035B2/ja not_active Expired - Fee Related
- 1999-11-10 US US09/437,405 patent/US6323794B1/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| JP2000341130A5 (ja) | ||
| JP4014598B2 (ja) | 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| JP2000244257A (ja) | デジタル入力を有するｐｗｍパワーアンプ | |
| JP4209035B2 (ja) | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ | |
| Hein et al. | New properties of sigma-delta modulators with dc inputs | |
| CN100514858C (zh) | 字长减少电路 | |
| KR20190045076A (ko) | 보간을 이용하는 디지털 실리콘 마이크로폰 | |
| JP3033162B2 (ja) | ノイズシェーピング回路 | |
| JP3636130B2 (ja) | トレリス型ノイズシェイピング変調器 | |
| JPH09289451A (ja) | 信号処理装置 | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| US7212874B2 (en) | Noise-shapers and filters with noise shaping quantizers and systems and methods using the same | |
| US5202685A (en) | Digital sigma-delta modulator having a limiter circuit | |
| US7417573B2 (en) | Sigma-delta circuit and related method with time sharing architecture | |
| JPH09186600A (ja) | Ｄ／ａ変換装置 | |
| JPS6243205A (ja) | 間引きフイルタ | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP3143344B2 (ja) | Ａ／ｄ変換器 | |
| JPH0613906A (ja) | Σ−δ変調器 | |
| JP2822734B2 (ja) | ノイズシェイパ | |
| RoyChowdhury et al. | Verilog Modeling of 24 Bit Stereo DAC Using Multibit SDM | |
| Ho et al. | Oversampling sigma-delta modulator stabilized by local nonlinear feedback loop technique | |
| JPH0828667B2 (ja) | Ｄ／ａ変換器 |