JP2000340768A - 容量素子の製造方法、及び、容量素子 - Google Patents

容量素子の製造方法、及び、容量素子

Info

Publication number
JP2000340768A
JP2000340768A JP11153267A JP15326799A JP2000340768A JP 2000340768 A JP2000340768 A JP 2000340768A JP 11153267 A JP11153267 A JP 11153267A JP 15326799 A JP15326799 A JP 15326799A JP 2000340768 A JP2000340768 A JP 2000340768A
Authority
JP
Japan
Prior art keywords
hsg
forming
silicon film
reaction chamber
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11153267A
Other languages
English (en)
Other versions
JP3246476B2 (ja
Inventor
Shiki Aiso
史記 相宗
Toshiyuki Hirota
俊幸 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15326799A priority Critical patent/JP3246476B2/ja
Priority to KR10-2000-0029202A priority patent/KR100376351B1/ko
Priority to US09/584,947 priority patent/US6376328B1/en
Publication of JP2000340768A publication Critical patent/JP2000340768A/ja
Application granted granted Critical
Publication of JP3246476B2 publication Critical patent/JP3246476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 容量素子の下部電極に充分な不純物を拡散さ
せる。 【解決手段】 表面にアモルファスのシリコン膜６１ａ
を形成された半導体基板１０上に、微結晶を含むシリコ
ン膜を形成する（ｔ１〜ｔ２）。続けて、同一炉内で、
シリコン膜６１ａ上の微結晶を核としてシリコン膜６１
ａ上にＨＳＧ（半球状粒）を形成する（ｔ２〜ｔ３）。
続けて、同一炉内で、不純物を含むソースガスを炉内に
導入して、ＨＳＧ中に不純物を拡散し（ｔ３〜ｔ４）、
下部電極を形成する。また、ｔ１〜ｔ４の処理の間は、
炉内の水及び酸素の分圧を１×１０ −６Ｔｏｒｒ以下に
設定する。さらに、ｔ１〜ｔ４の処理の間は、炉内の温
度を５５０〜６００℃に設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、容量素子の製造方
法、及び、容量素子に関する。特に、本発明は、容量素
子の動作信頼性を向上可能な製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置、例えばＤＲＡＭ（Dy
namic Random Access Memory）を構成する容量素子の容
量を増大させるために、容量素子の下部電極にＨＳＧ
（Hemispherical Grain ）を形成する技術（ＨＳＧ技
術）が、盛んに用いられるようになった。
【０００３】ＨＳＧ技術では、真空中でアモルファスシ
リコン膜に熱処理を施し、シリコン原子をマイグレーシ
ョンさせ、膜表面にＨＳＧを形成する。これによって、
下部電極の表面積を増大させ、容量素子の容量を増大す
る。ＨＳＧ技術には、大きく分けてブランケットＨＳＧ
法と、選択ＨＳＧ法の２種類が存在する。
【０００４】ブランケットＨＳＧ法では、ＬＰ−ＣＶＤ
（Low Pressure-Chemical Vapor Deposition）炉内で、
アモルファスシリコン膜を形成して、ＨＳＧを形成す
る。具体的には、ＬＰ−ＣＶＤ炉内の圧力を例えば０．
２Torr程度に、温度を例えばアモルファスと結晶との遷
移温度程度に設定する。そして、シランガス又はジシラ
ンガスを炉内に導入してシリコン膜を形成する。シリコ
ン膜形成後、シランガスの供給を停止し、そのまま数分
間、炉内を真空に保持してアニーリングする。これによ
って、シリコン原子をマイグレーションさせて、膜表面
にＨＳＧを形成する。
【０００５】一方、選択ＨＳＧ法では、予めアモルファ
スシリコン膜を形成してパターニングし、膜表面の自然
酸化膜や有機物を除去して、表面を清浄な状態にする。
その後、ＬＰ−ＣＶＤ炉等を用いてアモルファスシリコ
ン膜表面にＨＳＧを形成する。具体的には、ＬＰ−ＣＶ
Ｄ炉内の圧力を例えば１mTorr 程度に設定し、清浄なア
モルファスシリコン膜表面にシランガスを照射する。こ
れによって、アモルファスシリコン膜表面に、ＨＳＧの
成長核となる微結晶が形成される。その後、シランガス
の供給を停止し、炉内の圧力を１×１０−７Torr以下に
保持して、微結晶を含むアモルファスシリコン膜をアニ
ーリングする。これにより、シリコン原子をマイグレー
ションさせて、膜表面にＨＳＧを形成する。
【０００６】なお、上記ブランケットＨＳＧ法、選択Ｈ
ＳＧ法のどちらの技術を用いても、形成直後のＨＳＧ
は、通常、不純物をほとんど含んでいない。即ち、形成
直後のＨＳＧには、キャリアがほとんど存在しない。容
量素子の電極にキャリアがほとんど存在しないと、電極
の空乏化により容量が低下してしまう。
【０００７】ＨＳＧ中に不純物を拡散させる方法の１つ
に、ＨＳＧ外部から不純物を注入する方法がある。例え
ば、シリコン膜表面にＨＳＧを形成した後、ＬＰ−ＣＶ
Ｄ炉等を使用して、ＰＯＣｌ３（オキシ三塩化リン）雰
囲気中、７００℃で熱処理を施す。これによって、ＨＳ
Ｇ中に不純物（リン）を拡散させる。
【０００８】以上のように、ＰＯＣｌ３雰囲気中で熱処
理することによって、ＨＳＧ中に充分な不純物を拡散さ
せることができる。しかし、ＰＯＣｌ３はＨＳＧ中のシ
リコンと反応して、ＨＳＧ表面に滑らかなリンガラス膜
を形成する。このリンガラス膜は、ＨＳＧ間の隙間を埋
めて、下部電極の表面積を低下させてしまう。このた
め、フッ酸等を使用してＨＳＧ表面のリンガラス膜を除
去しなければならない。しかし、リンガラス膜はシリコ
ンとの化学反応によって形成されているため、リンガラ
ス膜を除去することによって、ＨＳＧのサイズが非常に
小さくなったり、欠損してしまう等の問題が発生する。
【０００９】上記以外に、ＨＳＧ中に不純物を拡散する
技術は、特開平１０−７０２４９号公報、及び、特開平
１０−３０３３６８号公報に開示されている。特開平１
０−７０２４９号公報に開示されている技術では、シリ
コン膜表面にＨＳＧを形成した後、イオン注入法によっ
てＨＳＧ中に不純物を注入している。
【００１０】特開平１０−３０３３６８号公報に開示さ
れている技術では、シリコン膜表面にＨＳＧを形成した
後、フッ化水素酸溶液やＢＯＥ（バッファ酸化エッチ
液）等の湿式洗浄剤を使用して、ＨＳＧ表面の自然酸化
膜や汚染物質を取り除く。その後、ＬＰ−ＣＶＤ装置や
ＲＴＰ（急速熱処理）装置を使用して、ＨＳＧ中に不純
物（リン）を拡散している。具体的には、ＬＰ−ＣＶＤ
装置を使用した場合、ホスフィン（ＰＨ３）雰囲気中
で、６５０〜８５０℃の熱処理を施して、ＨＳＧ中にリ
ンを拡散している。一方、ＲＴＰ装置を使用した場合、
ホスフィン雰囲気中で、５５０〜９００℃の熱処理を施
して、ＨＳＧ中にリンを拡散している。具体的には、Ｌ
Ｐ−ＣＶＤ装置では、７００℃、３時間の熱処理を施し
ている。また、ＲＴＰ装置では、８００℃、３００秒の
熱処理を施している。
【００１１】また、特開平１０−３０３３６８号公報に
は、プラズマ放電によって励起したホスフィンをＨＳＧ
に照射してアニーリングし、ＨＳＧ中に不純物を拡散す
る技術が開示されている。
【００１２】
【発明が解決しようとする課題】しかし、上記した特開
平１０−７０２４９号公報及び特開平１０−３０３３６
８号公報に開示されている技術では、以下に示すような
問題がある。特開平１０−７０２４９号公報に開示され
ている技術では、シリンダ型の下部電極、特に、高いア
スペクト比を有する下部電極の上部と下部に、均一にイ
オンを照射することは困難である。また、下部電極の下
部にも充分な不純物をドーピングするために、イオンの
注入エネルギーを大きくすると、ＨＳＧがつぶれたり、
欠損したりする場合があるという問題がある。
【００１３】特開平１０−３０３３６８号公報に開示さ
れている技術では、実際の動作時、ホールド不良（充分
に長く電荷を維持できないことによるエラー）が多発す
ることが判明した。本発明者等による解析の結果、ＨＳ
Ｇを有する下部電極の微少領域にウォーターマークや自
然酸化膜が存在し、下部電極（ＨＳＧ）中に充分な不純
物が拡散されていないことが原因であることが判明し
た。このようなウォーターマークや自然酸化膜は、ＨＳ
Ｇ表面を湿式洗浄剤でクリーニングする際に残ったり、
クリーニング後の乾燥工程で形成されたりする。これ
は、ＨＳＧを形成した後に起こりやすく、その形状に起
因していると考えられる。
【００１４】また近年では、ＤＲＡＭと論理回路とを同
一チップ上に混載して、半導体装置を構成する場合があ
る。論理回路の製造工程には、サリサイド（セルフアラ
インシリサイド）プロセスがあるため、ＤＲＡＭ（容量
素子）製造工程での熱的裕度（印加できる熱的負荷の
量）が小さくなる。具体的には、通常のファーネスタイ
プの炉を使用した場合、熱処理温度を６００℃以下にし
なければならない。また、ＲＴＰ装置を使用した場合
は、８００℃程度で総計数分まで許容可能である。
【００１５】特開平１０−３０３３６８号公報に開示さ
れている技術では、ＬＰ−ＣＶＤ装置を使用した場合、
７００℃で３時間の熱処理を施している。このため、下
部電極の形成で、上記熱的裕度を超えてしまう。一方、
ＲＴＰ装置を使用した場合は、８００℃で３００秒の熱
処理を施しており、下部電極の形成だけで上記熱的裕度
を使い果たしてしまう。また、６００℃以下で熱処理し
た場合、６時間処理を行っても電極の空乏化を抑えるの
に充分な不純物をＨＳＧ中に拡散することはできず、ほ
とんど現実的ではないことが判明した。
【００１６】また、特開平１０−３０３３６８号公報に
開示されているプラズマ放電を使用した技術では、７０
０℃、３００秒の熱処理でも充分な量のリンをＨＳＧ中
に拡散することができる。しかし、実際にデバイス（Ｄ
ＲＡＭ）を試作したところ、容量の下部電極に接続され
たトランジスタのゲート絶縁膜で、リーク電流の増大等
が観察された。また、プラズマ放電では、リンが炉内壁
に堆積しやすく、パーティクの発生が増大するという問
題がある。
【００１７】さらに、特開平１０−３０３３６８号公報
に開示されているように、７００℃や８００℃という高
い温度で熱処理した場合、不純物がＨＳＧ外へ再拡散す
るのを防止するために、温度を６００℃程度に下げてか
らウエハを出炉する。このよため、温度昇降に時間がか
かり、容量素子の生産性が低下するという問題がある。
【００１８】従って、本発明は、生産性を向上可能な容
量素子の製造方法を提供することを目的とする。また、
本発明は、動作信頼性の高い容量素子を提供することを
目的とする。また、本発明は、低温で容量素子を構成す
る電極の空乏化を低減可能な容量素子の製造方法を提供
することを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点にかかる容量素子の製造方法
は、半導体基板上に形成される下部電極、誘電体層、及
び、上部電極から構成される容量素子の製造方法であっ
て、非晶質の第１のシリコン膜を、前記半導体基板上の
所定領域に形成する第１シリコン膜形成工程と、前記第
１のシリコン膜の表面を清浄にする下部電極表面洗浄工
程と、前記第１のシリコン膜の表面に、微結晶を含む非
晶質の第２のシリコン膜を選択的に形成する核形成工程
と、前記第１及び第２のシリコン膜を低圧下、又は、不
活性ガス雰囲気中でアニーリングし、前記第２のシリコ
ン膜に含まれる微結晶を核としてＨＳＧ（半球状粒）を
成長させ、前記第１のシリコン膜の表面にＨＳＧを形成
するＨＳＧ形成工程と、不純物を含むソースガスに前記
ＨＳＧを暴露しながらアニーリングし、前記ＨＳＧ中に
不純物を熱拡散させて下部電極を形成する不純物拡散工
程と、前記ＨＳＧを表面に有する前記第１のシリコン膜
上に誘電体層を形成する誘電体層形成工程と、前記誘電
体層上に上部電極を形成する上部電極形成工程と、を備
え、少なくとも前記ＨＳＧ形成工程と前記不純物拡散工
程の間は、酸素及び水の分圧を１×１０ −６Ｔｏｒｒ以
下に保持する、ことを特徴とする。この発明によれば、
ＨＳＧの表面にウォーターマークや自然酸化膜等が形成
されることを抑制することができる。従って、例えば５
５０℃程度の低温でも、充分な量の不純物をＨＳＧ中に
拡散することができる。
【００２０】前記核形成工程、前記ＨＳＧ形成工程、及
び、前記不純物拡散工程を、減圧化学気相成長装置（LP
CVD装置）の同一反応室内で行ってもよい。このように
すると、核形成工程から不純物拡散工程まで、反応室内
の酸素及び水の分圧を１×１０−６Ｔｏｒｒ以下に容易
に保持することができる。
【００２１】前記核形成工程と前記ＨＳＧ形成工程と
は、反応室内に残留するＰＨ３ガスの分圧が１×１０
−４Ｔｏｒｒ以下になるようにしてもよい。このように
すると、ＨＳＧの成長が抑制されることを防止すること
ができる。
【００２２】前記不純物拡散工程後、前記反応室内から
前記半導体基板を取り出した後、前記反応室内にシラ
ン、又は、ジシランを含むガスを導入し、前記反応室内
に残留するＰＨ３ガスを低減させる工程をさらに備えて
もよい。このようにすると、次のＨＳＧ形成工程で、Ｈ
ＳＧの成長が抑制されることを防止することができる。
【００２３】前記反応室の内壁の最低温度を６０℃以上
に保ち、該反応室内の低温部に吸着したＰＨ３ガスの脱
ガスを促進し、該反応室内に残留するＰＨ3ガスを低減
させる工程をさらに備えてもよい。このようにしても、
次のＨＳＧ形成工程で、ＨＳＧの成長が抑制されること
を防止することができる。前記不純物拡散工程後、前記
反応室内から、前記半導体基板を取り出した後、前記反
応室内に不活性ガスを導入し、該反応室内の圧力を上昇
させて所定時間保持し、続いて圧力を降下させるという
一連の動作を所定回数行い、該反応室内の低温部を加熱
し、該反応室の低温部に吸着したＰＨ３ガスの脱ガスを
促進させて、該反応室内に残留するＰＨ３ガスを低減さ
せる工程をさらに備えてもよい。このようにしても、次
のＨＳＧ形成工程で、ＨＳＧの成長が抑制されることを
防止することができる。
【００２４】前記不純物拡散工程で、５５０℃よりも低
い温度では不純物の拡散に時間がかかりすぎる。また、
ＨＳＧの表面が酸化されていないので、６００℃を超え
る温度では、不純物の吸収よりも脱離が支配的となり、
ＨＳＧの形状が崩れてしまう場合がある。このため、前
記不純物拡散工程は、５５０〜６００℃で行なわれる。
【００２５】前記ＨＳＧ形成工程のアニール温度と、前
記不純物拡散工程のアニール温度は、実質的に同一であ
ってもよい。このようにすると、反応室内の温度を昇降
させる必要がなく、その分だけ、容量素子の形成にかか
る時間が短くなり、生産性を向上することができる。ま
た、温度の昇降に伴うパーティクルの発生を防止するこ
とができ、信頼性の高い容量素子を形成することができ
る。
【００２６】前記誘電体層形成工程の前に、前記ＨＳＧ
の表面領域をエッチングするエッチング工程をさらに備
えてもよい。このようにすると、形成された容量素子の
信頼性を向上することができる。前記ＨＳＧの表面から
１〜５ｎｍの領域をエッチングしてもよい。
【００２７】前記不純物拡散工程後、減圧下でアニーリ
ングして前記ＨＳＧ表面の不純物濃度を所定濃度まで下
げる工程をさらに備えてもよい。このようにしても、形
成された容量素子の信頼性を向上することができる。
【００２８】前記誘電体層形成工程前の前記ＨＳＧ表面
の不純物濃度を、３×１０２０ａｔｏｍｓ／ｃｍ３より
低く設定してもよい。前記ソースガスに含まれる不純物
はＰＨ３であってもよい。
【００２９】前記第１シリコン形成工程は、前記半導体
基板上に形成された絶縁膜が有する凹部の内壁に前記第
１のシリコン膜を形成し、前記核形成工程の前に、前記
凹部の内壁に形成された前記第１のシリコン膜が、該凹
部から突き出すように、前記絶縁膜の少なくとも一部を
除去する工程をさらに備えてもよい。このようにする
と、ＨＳＧの形成領域が広くなり、容量素子の容量を大
きくすることができる。
【００３０】本発明の第２の観点にかかる容量素子の製
造方法は、半導体基板上に形成される下部電極、誘電体
層、及び、上部電極から構成される容量素子の製造方法
であって、所定部分に凹部を有する絶縁膜上の、前記凹
部の内壁を含む全面に非晶質の第１のシリコン膜を形成
する第１シリコン膜形成工程と、前記第１のシリコン膜
の表面を清浄にする下部電極洗浄工程と、前記第１のシ
リコン膜の表面に、微結晶を含む非晶質の第２のシリコ
ン膜を形成する核形成工程と、前記第１及び第２のシリ
コン膜を低圧下、又は、不活性ガス雰囲気中でアニーリ
ングし、前記第２のシリコン膜に含まれる微結晶を核と
してＨＳＧ（半球状粒）を成長させ、前記第１のシリコ
ン膜の表面にＨＳＧを形成するＨＳＧ形成工程と、不純
物を含むソースガスに前記ＨＳＧを暴露しながらアニー
リングして、前記ＨＳＧ中に不純物を熱拡散させる不純
物拡散工程と、前記ＨＳＧを表面に有する前記第１のシ
リコン膜をエッチバックして、前記凹部内に下部電極を
形成する下部電極形成工程と、前記下部電極の表面に誘
電体層を形成する誘電体層形成工程と、前記誘電体層上
に上部電極を形成する上部電極形成工程と、を備え、少
なくとも前記ＨＳＧ形成工程と前記不純物拡散工程の間
は、酸素及び水の分圧を１×１０−６Ｔｏｒｒ以下に保
持する、ことを特徴とする。この発明によれば、ＨＳＧ
の表面にウォーターマークや自然酸化膜等が形成される
ことを抑制することができる。従って、例えば５５０℃
程度の低温でも、充分な量の不純物をＨＳＧ中に拡散す
ることができる。
【００３１】前記核形成工程、前記ＨＳＧ形成工程、及
び、前記不純物拡散工程を、減圧化学気相成長装置（LP
CVD装置）の同一反応室内で行なってもよい。このよう
にすると、核形成工程から不純物拡散工程まで、反応室
内の酸素及び水の分圧を１×１０−６Ｔｏｒｒ以下に容
易に保持することができる。
【００３２】前記核形成工程と前記ＨＳＧ形成工程と
は、反応室内に残留するＰＨ３ガスの分圧が１×１０
−４Ｔｏｒｒ以下になるようにしてもよい。このように
すると、ＨＳＧの成長が抑制されることを防止すること
ができる。
【００３３】前記不純物拡散工程後、前記反応室内から
前記半導体基板を取り出した後、前記反応室内にシラ
ン、又は、ジシランを含むガスを導入し、前記反応室内
に残留するＰＨ３ガスを低減させる工程をさらに備えて
もよい。このようにすると、次のＨＳＧ形成工程で、Ｈ
ＳＧの成長が抑制されることを防止することができる。
【００３４】前記反応室の内壁の最低温度を６０℃以上
に保ち、該反応室内の低温部に吸着したＰＨ３ガスの脱
ガスを促進し、該反応室内に残留するＰＨ3ガスを低減
させる工程をさらに備えてもよい。このようにしても、
次のＨＳＧ形成工程で、ＨＳＧの成長が抑制されること
を防止することができる。前記不純物拡散工程後、前記
反応室内から、前記半導体基板を取り出した後、前記反
応室内に不活性ガスを導入し、該反応室内の圧力を上昇
させて所定時間保持し、続いて圧力を降下させるという
一連の動作を所定回数行い、該反応室内の低温部を加熱
し、該反応室の低温部に吸着したＰＨ３ガスの脱ガスを
促進させて、該反応室内に残留するＰＨ３ガスを低減さ
せる工程をさらに備えてもよい。このようにしても、次
のＨＳＧ形成工程で、ＨＳＧの成長が抑制されることを
防止することができる。
【００３５】前記不純物拡散工程で、５５０℃よりも低
い温度では不純物の拡散に時間がかかりすぎる。また、
ＨＳＧの表面が酸化されていないので、６００℃を超え
る温度では、不純物の吸収よりも脱離が支配的となり、
ＨＳＧの形状が崩れてしまう場合がある。このため、前
記不純物拡散工程は、５５０〜６００℃で行なわれる。
【００３６】前記ＨＳＧ形成工程のアニール温度と、前
記不純物拡散工程のアニール温度は、実質的に同一であ
ってもよい。このようにすると、反応室内の温度を昇降
させる必要がなく、その分だけ、容量素子の形成にかか
る時間が短くなり、生産性を向上することができる。ま
た、温度の昇降に伴うパーティクルの発生を防止するこ
とができ、信頼性の高い容量素子を形成することができ
る。
【００３７】前記誘電体層形成工程の前に、前記ＨＳＧ
の表面領域をエッチングするエッチング工程をさらに備
えてもよい。このようにすると、形成された容量素子の
信頼性を向上することができる。前記ＨＳＧの表面から
１〜５ｎｍの領域をエッチングしてもよい。
【００３８】前記不純物拡散工程後、減圧下でアニーリ
ングして前記ＨＳＧ表面の不純物濃度を所定濃度まで下
げる工程をさらに備えてもよい。このようにしても、形
成された容量素子の信頼性を向上することができる。
【００３９】前記誘電体層形成工程前の前記ＨＳＧ表面
の不純物濃度を、３×１０２０ａｔｏｍｓ／ｃｍ３より
低く設定してもよい。前記ソースガスに含まれる不純物
はＰＨ３であってもよい。
【００４０】前記誘電層形成工程の前に、前記凸部内の
下部電極が前記絶縁膜から突き出すように、該絶縁膜の
少なくとも一部を除去する工程をさらに備えてもよい。
このようにすると、誘電層の形成領域が広くなり、容量
素子の容量を大きくすることができる。
【００４１】前記下部電極形成工程の前に、該下部電極
形成工程のエッチバック時に、前記凹部内を保護する保
護材を、前記ＨＳＧを有する前記第１のシリコン膜上に
形成する工程をさらに備えてもよい。
【００４２】本発明の第３の観点にかかる容量素子の製
造方法は、半導体基板上に形成される下部電極、誘電体
層、及び、上部電極から構成される容量素子の製造方法
であって、所定部分に凹部を有する絶縁膜上の、前記凹
部の内壁を含む全面に非晶質の第１のシリコン膜を形成
する第１シリコン膜形成工程と、前記第１のシリコン膜
の表面に微結晶を含む非晶質の第２のシリコン膜を形成
する核形成工程と、前記第１及び第２のシリコン膜を低
圧下、又は、不活性ガス雰囲気中でアニーリングし、前
記第２のシリコン膜に含まれる微結晶を核としてＨＳＧ
（半球状粒）を成長させ、前記第１のシリコン膜の表面
にＨＳＧを形成するＨＳＧ形成工程と、不純物を含むソ
ースガスに前記ＨＳＧを暴露しながらアニーリングし
て、前記ＨＳＧ中に不純物を熱拡散させる不純物拡散工
程と、前記ＨＳＧを表面に有する前記第１のシリコン膜
をエッチバックして、前記凹部内に下部電極を形成する
下部電極形成工程と、前記下部電極の表面に誘電体層を
形成する誘電体層形成工程と、前記誘電体層上に上部電
極を形成する上部電極形成工程と、を備え、少なくとも
前記ＨＳＧ形成工程と前記不純物拡散工程の間は、酸素
及び水の分圧を１×１０−６Ｔｏｒｒ以下に保持する、
ことを特徴とする。この発明によれば、ＨＳＧの表面に
ウォーターマークや自然酸化膜等が形成されることを抑
制することができる。従って、例えば５５０℃程度の低
温でも、充分な量の不純物をＨＳＧ中に拡散することが
できる。
【００４３】前記第１シリコン膜形成工程、前記核形成
工程、前記ＨＳＧ形成工程、及び、前記不純物拡散工程
を、化学気相成長装置（CVD装置）の同一反応室内で行
ってもよい。このようにすると、核形成工程から不純物
拡散工程まで、反応室内の酸素及び水の分圧を１×１０
−６Ｔｏｒｒ以下に容易に保持することができる。
【００４４】前記核形成工程と前記ＨＳＧ形成工程と
は、反応室内に残留するＰＨ３ガスの分圧が１×１０
−４Ｔｏｒｒ以下になるようにしてもよい。このように
すると、ＨＳＧの成長が抑制されることを防止すること
ができる。
【００４５】前記不純物拡散工程後、前記反応室内から
前記半導体基板を取り出した後、前記反応室内にシラ
ン、又は、ジシランを含むガスを導入し、前記反応室内
に残留するＰＨ３ガスを低減させる工程をさらに備えて
もよい。このようにすると、次のＨＳＧ形成工程で、Ｈ
ＳＧの成長が抑制されることを防止することができる。
【００４６】前記反応室の内壁の最低温度を６０℃以上
に保ち、該反応室内の低温部に吸着したＰＨ３ガスの脱
ガスを促進し、該反応室内に残留するＰＨ３ガスを低減
させる工程をさらに備えてもよい。このようにしても、
次のＨＳＧ形成工程で、ＨＳＧの成長が抑制されること
を防止することができる。前記不純物拡散工程後、前記
反応室内から、前記半導体基板を取り出した後、前記反
応室内に不活性ガスを導入し、該反応室内の圧力を上昇
させて所定時間保持し、続いて圧力を降下させるという
一連の動作を所定回数行い、該反応室内の低温部を加熱
し、該反応室の低温部に吸着したＰＨ３ガスの脱ガスを
促進させて、該反応室内に残留するＰＨ３ガスを低減さ
せる工程をさらに備えてもよい。このようにしても、次
のＨＳＧ形成工程で、ＨＳＧの成長が抑制されることを
防止することができる。
【００４７】前記不純物拡散工程で、５５０℃よりも低
い温度では不純物の拡散に時間がかかりすぎる。また、
ＨＳＧの表面が酸化されていないので、６００℃を超え
る温度では、不純物の吸収よりも脱離が支配的となり、
ＨＳＧの形状が崩れてしまう場合がある。このため、前
記不純物拡散工程は、５５０〜６００℃で行なわれる。
【００４８】前記ＨＳＧ形成工程のアニール温度と、前
記不純物拡散工程のアニール温度は、実質的に同一であ
ってもよい。このようにすると、反応室内の温度を昇降
させる必要がなく、その分だけ、容量素子の形成にかか
る時間が短くなり、生産性を向上することができる。ま
た、温度の昇降に伴うパーティクルの発生を防止するこ
とができ、信頼性の高い容量素子を形成することができ
る。
【００４９】前記誘電体層形成工程の前に、前記ＨＳＧ
の表面領域をエッチングするエッチング工程をさらに備
えてもよい。このようにすると、形成された容量素子の
信頼性を向上することができる。
【００５０】前記ＨＳＧの表面から１〜５ｎｍの領域を
エッチングしてもよい。前記不純物拡散工程後、減圧下
でアニーリングして前記ＨＳＧ表面の不純物濃度を所定
濃度まで下げる工程をさらに備えてもよい。このように
しても、形成された容量素子の信頼性を向上することが
できる。
【００５１】前記誘電体層形成工程前の前記ＨＳＧ表面
の不純物濃度を、３×１０２０ａｔｏｍｓ／ｃｍ３より
低く設定してもよい。前記ソースガスに含まれる不純物
はＰＨ３であってもよい。
【００５２】前記誘電層形成工程の前に、前記凸部内の
下部電極が前記絶縁膜から突き出すように、該絶縁膜の
少なくとも一部を除去する工程をさらに備えてもよい。
このようにすると、誘電層の形成領域が広くなり、容量
素子の容量を大きくすることができる。
【００５３】前記下部電極形成工程の前に、該下部電極
形成工程のエッチバック時に、前記凹部内を保護する保
護材を、前記ＨＳＧを有する前記第１のシリコン膜上に
形成する工程をさらに備えてもよい。
【００５４】本発明の第４の観点にかかる容量素子は、
基板上に形成され、表面領域の不純物濃度が３×１０
２０ａｔｏｍｓ／ｃｍ３よりも低いＨＳＧを表面に有す
る第１電極と、前記第１電極上に形成された容量絶縁膜
と、前記層間絶縁膜上に形成された第２電極と、から構
成されることを特徴とする。前記ＨＳＧは、８×１０
１９ａｔｏｍｓ／ｃｍ３より高く３×１０２０ａｔｏｍ
ｓ／ｃｍ３より低い濃度の不純物を、表面領域に含んで
もよい。前記ＨＳＧは、８×１０１９ａｔｏｍｓ／ｃｍ
３より高く３×１０２０ａｔｏｍｓ／ｃｍ３より低い濃
度の不純物を、表面から１０ｎｍの領域に含んでもよ
い。
【００５５】
【発明の実施の形態】（第１の実施の形態）次に、本発
明の第１の実施の形態にかかる容量素子の製造方法につ
いて図面を参照して説明する。
【００５６】第１の実施の形態にかかる製造方法によっ
て製造される容量素子は、半導体装置、例えばＤＲＡＭ
（Dynamic Random Access Memory）のメモリアレイを構
成する。図１は、この容量素子が形成されている領域
（容量素子形成領域）の構成を示す断面図である。
【００５７】図１に示すように、容量素子形成領域は、
半導体基板１０と、第１層間絶縁膜２０と、コンタクト
プラグ３０と、第２層間絶縁膜４０と、第３層間絶縁膜
５０と、容量素子６０と、第４層間絶縁膜７０と、から
構成されている。半導体基板１０は、例えばシリコン基
板であり、図示せぬ複数の素子（トランジスタ等）が形
成されている。
【００５８】第１層間絶縁膜２０は、半導体基板１０上
に形成され、半導体基板１０に形成された素子間や、半
導体基板１０表面の配線と上層配線との間を絶縁する。
また、第１層間絶縁膜２０は、例えば半導体基板１０１
に形成されたトランジスタの拡散層領域に至るコンタク
トホールを有する。なお、第１層間絶縁膜２０の材質
は、例えばＢＰＳＧ（borophosphosilicate glass ）で
ある。
【００５９】コンタクトプラグ３０は、例えばポリシリ
コンから形成され、第１層間絶縁膜２０のコンタクトホ
ール内に形成されている。第２層間絶縁膜４０は、例え
ばＵＳＧ（undoped silicateglass ）から形成され、第
１層間絶縁膜２０上に形成されている。また、第２層間
絶縁膜４０は、コンタクトプラグ３０上を含む領域に、
容量素子６０を形成するためのホールを有する。
【００６０】第３層間絶縁膜５０は、ＢＰＳＧ、ＵＳ
Ｇ、又は、これらの積層膜から形成され、第２層間絶縁
膜４０上に形成されている。また、第３層間絶縁膜５０
は、第２層間絶縁膜４０のホールに対応する部分に、容
量素子６０を形成するためのホールを有する。
【００６１】容量素子６０は、第２層間絶縁膜４０及び
第３層間絶縁膜５０のホール内に形成されている。容量
素子６０は、図１に示すように、下部電極６１と、容量
絶縁膜６２と、上部電極６３と、から構成されている。
下部電極６１は、例えば不純物を含むシリコンから形成
され、表面にＨＳＧ（Hemispherical Grain ）を有す
る。また、下部電極６１は、第２層間絶縁膜４０及び第
３層間絶縁膜５０のホール内壁に形成され、コンタクト
プラグ３０に接続されている。なお、下部電極６１の表
面には、不純物が外部へ拡散するのを防止する拡散バリ
ア膜（図示せず）が形成されている。容量絶縁膜６２
は、下部電極６１上に形成され、例えば窒化シリコンか
ら形成されている。上部電極６３は、容量絶縁膜６２上
に形成され、例えば不純物を含むシリコンから形成され
ている。
【００６２】第４層間絶縁膜７０は、例えばＢＰＳＧか
ら形成され、容量素子６０を覆うように第３層間絶縁膜
５０上に形成されている。次に、以上のように構成され
る容量素子形成領域の製造方法について、図２を参照し
て説明する。
【００６３】初めに、図示せぬトランジスタ等が形成さ
れた半導体基板１０上に、ＣＶＤ（化学気相堆積）法等
によって、第１層間絶縁膜２０を形成する。そして、フ
ォトリソグラフィーやエッチング等によって、例えばト
ランジスタの拡散領域上に、図２（ａ）に示すようなコ
ンタクトホールを第１層間絶縁膜２０に形成する。
【００６４】次に、ＣＶＤ法等によって、第１層間絶縁
膜２０のコンタクトホール内、及び、第１層間絶縁膜２
０上にポリシリコン膜を形成する。そして、ＣＭＰ（化
学機械研磨）法等によって、第１層間絶縁膜２０表面の
ポリシリコン膜を除去し、図２（ｂ）に示すように、コ
ンタクトプラグ３０を形成する。続いて、ＣＶＤ法等に
よって、第１層間絶縁膜２０上に、第２層間絶縁膜４０
及び第３層間絶縁膜５０をこの順で形成する。そして、
フォトリソグラフィーやエッチング等によって、図２
（ｂ）に示すように、コンタクトプラグ３０上を含む領
域に、容量素子６０を形成するためのホール（凹部）５
１を形成する。
【００６５】ホール５１の形成後、図２（ｃ）に示すよ
うに、ホール５１内に容量素子６０を形成する。なお、
容量素子６０の製造方法については、後述する。そし
て、容量素子６０の形成後、ＣＶＤ法等によって、図２
（ｄ）に示すように、第４層間絶縁膜７０を形成して、
図１に示した容量素子形成領域を完成する。
【００６６】次に、上記した容量素子６０の製造方法に
ついて説明する。図３は、容量素子６０の各製造工程を
示す断面図である。図４（ａ）は、容量素子６０の各製
造工程を示すフローチャートである。また、図４（ｂ）
は、従来の製造工程を示すフローチャートであり、本実
施の形態との違いを明確にするために示した。上記した
ようにしてホール５１を形成した後、ＣＶＤ等によっ
て、図３（ａ）に示すように、ホール５１内及び第３層
間絶縁膜５０上に、アモルファス状のシリコン膜６１ａ
（導電膜）を形成する（図４のステップＡ−１）。な
お、シリコン膜６１ａは、不純物として、例えば濃度１
×１０２０atoms/cm3 のリンを含んでいる。
【００６７】次に、スピンコート法等によって、図３
（ａ）に示すように、シリコン膜６１ａ上にポジ型のフ
ォトレジスト６４を形成する。そして、適切な露光条件
でフォトレジスト６４を露光し、現像することによっ
て、図３（ｂ）に示すように、ホール５１内にのみフォ
トレジスト６４を残す。なお、ホール５１内に残ったフ
ォトレジスト６４は、次のエッチバック工程で、ホール
５１内部を保護する。その後、表面全体をエッチバック
することによって、図３（ｃ）に示すように、シリコン
膜６１ａをパターニングし（図４のステップＡ−２）、
ホール５１内のフォトレジスト６４を除去する。
【００６８】フォトレジスト６４を除去した後、水で希
釈したフッ酸等を用いて、シリコン膜６１ａの表面を、
熱酸化膜換算で約６ｎｍ以上エッチングする。これによ
って、シリコン膜６１ａ表面の自然酸化膜を除去してク
リーニングする（図４のステップＡ−３）。また、フッ
酸を用いることで、シリコン膜６１ａのシリコン原子が
水素終端される。即ち、シリコン膜６１ａは化学的に安
定化し、常温で清浄な大気中では、数時間も表面を清浄
に保つことができる。
【００６９】シリコン膜６１ａのクリーニング後、以下
に示すようにして、シリコン膜６１ａ表面にＨＳＧの核
付けを行い（図４のステップＡ−４）、ＨＳＧを形成す
る（図４のステップＡ−５）。そして、ホスフィン（Ｐ
Ｈ３）を用いたアニーリングによってＨＳＧ中に不純物
（リン）を注入して拡散する（図４のステップＡ−
６）。これによって、図３（ｄ）に示すように、下部電
極６１を形成する。
【００７０】上記ＨＳＧの核付けからＨＳＧ中への不純
物の拡散まで（図４のステップＡ−４〜Ｂ−６）は、真
空引き可能なロードロックを有するＬＰ−ＣＶＤ（Low
Pressure-Chemical Vapor Deposition）装置（炉）内で
一貫して行われる。ＨＳＧの核付けからＨＳＧ中への不
純物の拡散まで（図４のステップＡ−４〜Ｂ−６）を同
一炉内で行うことによって、水分及び酸素の分圧を非常
に低い状態に保つことができる。従って、ＨＳＧ表面に
自然酸化膜等が形成されにくく、ＨＳＧ形成後に、ＨＳ
Ｇ表面をフッ酸等でクリーニングする必要がなくなる。
また、フッ酸等によるクリーニング工程を除くことによ
って、ＨＳＧ表面にウォーターマークが形成されない。
一方、従来の製造方法では、図４（ｂ）に示すように、
ＨＳＧの成長（ステップＢ−５）と不純物の拡散（ステ
ップＢ−７）とは、異なる炉内で行われる。このため、
ＨＳＧの成長後、ＨＳＧの表面をフッ酸等でクリーニン
グする（ステップＢ−６）。従って、従来の製造方法で
は、ＨＳＧ表面にウォーターマークや自然酸化膜等が形
成されてしまう。
【００７１】また、本発明者等の実験では、酸素及び水
の分圧が１×１０−６Torrを超えると、低温（例えば６
００℃以下）では、充分なリンをＨＳＧ内に拡散させる
ことが困難であることが判明した。一方、酸素及び水の
分圧を１×１０−６Torr以下に保つことによって、低温
でも充分なリンをＨＳＧ中に拡散させることができるこ
とが判明した。従って、以下に示すＨＳＧ形成工程及び
不純物拡散工程は、低い温度（例えば５５０〜６００
℃）で行われる。
【００７２】図５は、ＬＰ−ＣＶＤ炉内で行われるＨＳ
Ｇの核付けからＨＳＧ中への不純物の拡散まで（図４の
ステップＡ−４〜Ｂ−６）の工程を示すタイムチャート
である。初めに、表面が清浄なシリコン膜６１ａが形成
された、図３（ｃ）の状態のウエハを、ＬＰ−ＣＶＤ炉
内に搬入する（ｔ０）。なお、ウエハの入炉前に、上記
したように、水及び酸素の分圧を１×１０−６Torr以下
に設定しておく。
【００７３】ウエハの入炉後、ウエハを所定温度（例え
ば、５５０〜６００℃）まで加熱し、温度が安定化する
のを待つ（ｔ０〜ｔ１）。なお、この温度上昇では、水
及び酸素の分圧を１×１０−６Torr以下に設定している
ため、シリコン膜６１ａ表面の酸化を抑制することがで
きる。
【００７４】次に、炉内温度を所定温度（具体的には、
例えば５６０℃）に保ったまま、シラン（ＳｉＨ４）を
７０sccmで炉内に導入する。そして、炉内の圧力を約１
mTorr に設定して、約２０分間成膜する（ｔ１〜ｔ
２）。このように、比較的低い圧力下で成膜することに
よって、シリコン膜６１ａ上に微結晶を含むアモルファ
スシリコンを６〜１０ｎｍ程度、選択的に成長させる
（図４のステップＡ−４）。なお、この工程で形成され
た微結晶は、次の工程でＨＳＧを成長させる際の核とな
る。
【００７５】次に、シランの導入を停止し、炉内の圧力
を１×１０−７Torr以下に設定して、所定時間（例え
ば、５０分間）アニーリングする（ｔ２〜ｔ３）。これ
によって、シリコン膜６１ａ上に形成されたアモルファ
スシリコンの微結晶を核として、ＨＳＧを成長させる
（図４のステップＡ−５）。なお、ＨＳＧの粒径は、ア
ニーリングの時間を調節することによって制御可能であ
る。
【００７６】ＨＳＧの成長後、窒素によって約１％に希
釈されたホスフィンガスを３００sccm 程度、炉内に導
入する。そして、炉内の圧力を約３Torrに設定し、約６
０分間保持する（ｔ３〜ｔ４）。これによって、ＨＳＧ
内に、リンを不純物として拡散させる（図４のステップ
Ａ−６）。そして、炉内の残留ガスをパージし（ｔ４〜
ｔ５）、炉内温度を出炉温度まで低下させ（ｔ５〜ｔ
６）、ウエハを出炉する（ｔ６）。以上の処理によっ
て、図３（ｄ）に示すような、片面にＨＳＧを有する下
部電極６１が形成される。
【００７７】下部電極６１を形成されたウエハの出炉
後、ＡＰＭ（アンモニア・過酸化水素水溶液）処理によ
って、下部電極６１のＨＳＧ表面を約１〜５ｎｍ程度除
去する。このように、ＨＳＧ表面の不純物濃度の濃い部
分を除去することによって、ＨＳＧ表面の不純物濃度を
調整する（図４のステップＡ−７）。このようにするこ
とで、後述するように、容量素子の動作信頼性を向上さ
せることができる。なお、ＨＳＧ表面を除去した後、下
部電極６１の表面領域（例えば、ＨＳＧ表面から約１０
ｎｍの領域）に含まれる不純物濃度は、１×１０２０at
oms/cm3 程度である。
【００７８】次に、下部電極６１表面に、例えばＲＴＮ
（急速熱窒化）処理によって、図示せぬ拡散バリア膜
（ＲＴＮ膜）を形成する（図４のステップＡ−８）。こ
の拡散バリア膜によって、ＨＳＧ中の不純物が再びＨＳ
Ｇ外へ拡散するのを防止する。拡散バリア膜の形成後、
図３（ｅ）に示すように、下部電極６１上に、容量絶縁
膜６２を形成する（図４のステップＡ−９）。この工程
では、例えば、ＬＰ−ＣＶＤ法によって、下部電極６１
上に窒化シリコン膜を約６ｎｍ形成する。そして、７５
０℃程度のＲＴＯ（急速熱酸化）処理を約６０秒行うこ
とによって、容量絶縁膜６２を形成する。
【００７９】続いて、ＬＰ−ＣＶＤ法等によって、容量
絶縁膜６２上に、不純物を含むシリコン膜を形成する。
そして、フォトリソグラフィーやエッチング等によっ
て、シリコン膜をパターニングし、図３（ｅ）に示すよ
うに、上部電極６３を形成して（図４のステップＡ−１
０）、容量素子６０を完成する。容量素子６０を完成し
た後は、上記したように（図２（ｄ））、容量素子６０
を覆うように、第３層間絶縁膜５０上に第４層間絶縁膜
７０を形成し、容量素子形成領域を完成する。
【００８０】図６は、以上のようにして形成された容量
素子６０のＣ（容量）−Ｖ（電圧）特性図である。な
お、図６中で示した横軸のバイアスは、容量素子の下部
電極に印加する電圧を０Ｖとしたときの、上部電極に印
加された電圧の大きさを表している。
【００８１】図６に示すように、不純物（ＰＨ３）の拡
散（アニーリング）を行わなかった容量素子では、負の
バイアスを印加した場合、容量の低下が著しい。これ
は、下部電極の不純物が少なく、空乏化が起こっている
ことを示している。また、ＨＳＧのない容量素子では、
バイアスの大きさによらず、容量はほぼ一定であるが、
全体的に容量が小さい。一方、第１の実施の形態にかか
る容量素子６０では、バイアスの大きさによらず容量が
ほぼ一定であり、その値は全体的に大きい。即ち、下部
電極６１にＨＳＧを形成することによって、容量素子６
０の容量が増大し、上記した不純物拡散によって、下部
電極６１の空乏化がかなり抑制されているということで
ある。
【００８２】図７は、容量素子のＴＤＤＢ（Time Depen
dent-Dielectric-Breakdown ）特性をワイブルプロット
で表した図である。なお、図７中で示したＳＰＭ洗浄
は、硫酸・過酸化水素溶液でＨＳＧを洗浄し、ＨＳＧ表
面に吸着しているホスフィンを除去する処理である。
【００８３】図７に示すように、不純物（ＰＨ３）の拡
散（アニーリング）後、そのまま拡散バリア膜（ＲＴＮ
膜）を形成した場合、容量素子の寿命は、ＨＳＧ中に不
純物を注入せずにＡＰＭ処理を行った場合に比べて短
い。また、ＨＳＧ表面をほとんどエッチングしないＳＰ
Ｍ処理を行った場合も、容量素子の寿命は向上しない。
一方、不純物の拡散後にＡＰＭ処理を施した場合、容量
素子の寿命は、他の場合に比べて非常に長くなってい
る。即ち、上記したように、ＨＳＧ中へ不純物を拡散し
た後、ＡＰＭ処理を施して、下部電極６１のＨＳＧ表面
を約１〜５ｎｍ程度除去することによって、容量素子の
動作信頼性を向上できることが示された。以上のことか
ら、ＨＳＧの表面領域をエッチングして、不純物濃度の
濃い部分を除去し、ＨＳＧの表面領域の不純物濃度を３
×１０２０atoms/cm3 よりも小さく（具体的には、８×
１０１９〜３×１０２０atoms/cm3 程度）することによ
って、容量素子の信頼性を保持し、電極の空乏化を抑え
られることが示された。
【００８４】以上のようにして、従来よりも低い温度
で、下部電極６１の空乏化を抑えるのに充分な不純物を
ＨＳＧ中に拡散させることができる。これによって、容
量素子６０の容量が大きくなり、容量素子６０の動作信
頼性を向上させることができる。
【００８５】また、上記したように、ＨＳＧ形成工程及
びＨＳＧ中への不純物拡散工程が、従来よりも低い温度
で行われるので、ウエハの入出炉時の温度昇降を少なく
することができる。これによって、ウエハの入出炉時の
温度昇降時間が短くなり、容量素子の生産効率を向上さ
せることができる。さらに、ウエハ入出炉時の温度昇降
が少ないため、炉内にパーティクルが発生しにくくな
る。これによって、容量素子６０の形成時に膜表面にパ
ーティクルが付着しにくくなり、容量素子６０の動作信
頼性を向上することができる。
【００８６】なお、通常の製造方法では、上記したよう
な低温（６００℃以下）で、単結晶シリコン中にリンを
拡散することはほとんど不可能である。しかし、上記し
た製造方法では、ＨＳＧ中に充分なリンが拡散されてい
る。このリン拡散の詳細なメカニズムは不明であるが、
本発明者等がＴＥＭ（透過型電子顕微鏡）で観察した結
果、成長直後のＨＳＧには、中心から放射状に双晶等の
無数の欠陥が観察された。このことから、ＨＳＧに生じ
たこれらの欠陥が、不純物の拡散経路になっている可能
性があると考えられる。しかし、ＨＳＧ表面がわずかで
も酸化されると、このような拡散が阻害されると考えら
れる。即ち、上記したように、ＨＳＧの核付けからＨＳ
Ｇ中への不純物の拡散までを同一炉内で行い、水分及び
酸素の分圧を非常に低い状態に保つことによって、ＨＳ
Ｇ表面の酸化が抑えられ、低温でも充分なリンがＨＳＧ
中に拡散されると考えられる。
【００８７】（第２の実施の形態）次に、本発明の第２
の実施の形態にかかる容量素子の製造方法について図面
を参照して説明する。容量素子形成領域は、第１の実施
の形態と実質的に同一の構成である。また、容量素子形
成領域の製造方法では、半導体基板１０上に第１層間絶
縁膜２０、コンタクトプラグ３０、第２層間絶縁膜４
０、及び、第３層間絶縁膜５０を形成し、容量素子６０
を形成するためのホール５１を形成するところまでは、
第１の実施の形態と同様である。
【００８８】第２の実施の形態では、ホール５１形成後
の容量素子６０形成工程が、第１の実施の形態と異な
る。図８は、第２の実施の形態での、容量素子６０の各
製造工程を示す断面図である。図９は、第２の実施の形
態での、容量素子６０の各製造工程を示すフローチャー
トである。
【００８９】第２の実施の形態では、図９に示すよう
に、従来の製造方法（例えば、図４（ｂ））や第１の実
施の形態とは異なり、導電膜の形成（ステップＣ−１）
からＨＳＧ中への不純物の拡散（注入）（ステップＣ−
４）までを同一炉内で行う。具体的には、ホール５１を
形成された状態（図２（ｂ））のウエハを、通常のＣＶ
Ｄ装置（炉）に搬入する。そして、以下に示すようにし
て、図８（ａ）に示すように、ホール５１内及び第３層
間絶縁膜５０上に、表面にＨＳＧを有する不純物を含ん
だシリコン膜６１ｂ（導電膜）を形成する。なお、ウエ
ハの入炉前に、第１の実施の形態と同様に、炉内の水及
び酸素の分圧を１×１０−６Torr以下に設定しておく。
また、ＨＳＧの核付けからＨＳＧ中への不純物の拡散ま
で（図９のステップＣ−２〜Ｃ−４）は、低温（例えば
５５０〜６００℃）で行われる。図１０は、ＣＶＤ炉内
で行われるシリコン膜６１ｂの形成工程を示すタイムチ
ャートである。
【００９０】ホール５１を形成された状態のウエハをＣ
ＶＤ炉に搬入した後、ウエハを所定温度（例えば、５５
０〜６００℃）まで加熱し、温度が安定化するのを待つ
（ｔ０〜ｔ１）。次に、炉内温度を所定温度（具体的に
は、例えば５７０℃）に保ったまま、例えばシランガス
を炉内に導入し、炉内の圧力を０．５Torr程度に保持す
る（ｔ１〜ｔ２）。これによって、ホール５１内及び第
３層間絶縁膜５０上の一面に、不純物を含まないアモル
ファス状のシリコン膜６１ｂを、約２０ｎｍ形成する
（図９のステップＣ−１）。なお、一面にシリコン膜６
１ｂを形成することによって、層間絶縁膜から放出され
る水等の影響を最小限にすることができる。本発明のよ
うな低温プロセスでは、層間絶縁膜中の水等が充分に排
出されていない場合がある。このため、層間絶縁膜の一
部のみにシリコン膜６１ｂを形成した場合（例えば、第
１の実施の形態）、炉内の水及び酸素の分圧を低く設定
するために、ターボ分子ポンプ等の排気能力の高いポン
プを新たに設けなければならない。しかし、一面にシリ
コン膜６１ｂを形成することによって、通常のＣＶＤ炉
を用いて、炉内の水及び酸素の分圧を低く設定すること
ができる。
【００９１】シリコン膜６１ｂの形成後、シランガスの
導入を停止し、炉内の圧力を、例えば１×１０−２Torr
まで低下させる。これによって、ＣＶＤ炉内に残留して
いるシランガスで、ＨＳＧ成長の核となる微結晶を含む
アモルファスシリコン膜を、シリコン膜６１ｂ表面に形
成する（図９のステップＣ−３）。
【００９２】続けて、炉内の圧力を、例えば１×１０
−２Torr程度に設定し、所定時間（例えば、５０分程
度）アニーリングする（ｔ３〜ｔ４）。これによって、
シリコン膜６１ｂ表面に形成されたアモルファスシリコ
ンの微結晶を核として、ＨＳＧが成長する（図９のステ
ップＣ−３）。なお、ＨＳＧの粒径は、アニーリングの
時間を調節することによって制御可能である。
【００９３】ＨＳＧの成長後、窒素で約１％に希釈され
たホスフィンを５００sccm程度、炉内に導入する。そし
て、炉内の圧力を約５Torrに設定し、約３０分間アニー
リングする（ｔ４〜ｔ５）。これによって、不純物を含
まない、表面にＨＳＧを有するシリコン膜６１ｂ中に、
不純物（リン）を注入して拡散する（図９のステップＣ
−４）。
【００９４】そして、炉内の残留ガスをパージし（ｔ５
〜ｔ６）、炉内温度を出炉温度まで低下させ（ｔ６〜ｔ
７）、ウエハを出炉する（ｔ７）。以上のようにして、
導電膜の形成からＨＳＧ中への不純物の拡散まで（図９
のステップＣ−１〜Ｃ−４）を同一炉内で行い、図８
（ａ）に示すような、不純物を含むシリコン膜６１ｂを
形成する。
【００９５】シリコン膜６１ｂの形成後、スピンコート
法等によって、図８（ｂ）に示すように、シリコン膜６
１ｂ上にポジ型のフォトレジスト６４を形成する。そし
て、適切な露光条件でフォトレジスト６４を露光し、現
像することによって、図８（ｃ）に示すように、ホール
５１内にのみフォトレジスト６４を残す。
【００９６】その後、表面全体をエッチバックすること
によって、図８（ｄ）に示すように、シリコン膜６１ｂ
をパターニングし（図９のステップＣ−５）、下部電極
６１を形成する。そして、図８（ｄ）に示すように、ホ
ール５１内のフォトレジスト６４を除去する。フォトレ
ジスト６４を除去した後、下部電極６１のＨＳＧ表面を
約１〜５ｎｍエッチングし、ＨＳＧ最表面の不純物濃度
を調節する（図９のステップＣ−６）。なお、このエッ
チングは、例えば硫酸による剥離処理と、第１の実施の
形態で示したＡＰＭ処理とを組み合わせて行われる。こ
れによって、ＨＳＧ表面の不純物濃度の濃い部分が除去
され、第１の実施の形態と同様に、容量素子６０の動作
信頼性を向上させることができる。
【００９７】その後、下部電極６１表面に、第１の実施
の形態と同様にして、図示せぬ拡散バリア膜（ＲＴＮ
膜）を形成する（図９のステップＣ−７）。そして、拡
散バリア膜を形成された下部電極６１上に、第１の実施
の形態と同様にして、容量絶縁膜６２及び上部電極６３
を形成し（図９のステップＣ−８及びＣ−９）、図８
（ｅ）に示すように、容量素子６０を完成する。容量素
子６０を完成した後は、上記したように（図２
（ｄ））、容量素子６０を覆うように、第３層間絶縁膜
５０上に第４層間絶縁膜７０を形成し、容量素子形成領
域を完成する。
【００９８】以上のようにして形成された容量素子６０
のＣ（容量）−Ｖ（電圧）特性図を図６に示す。図６に
示すように、バイアスによる容量の変化が第１の実施の
形態よりも小さくなっている。即ち、第２の実施の形態
では、第１の実施の形態よりも、下部電極６１の空乏化
がさらに抑えられていることがわかる。
【００９９】なお、以上のようにして形成された容量素
子６０のＴＤＤＢ特性は、第１の実施の形態とほぼ同一
であった。即ち、上記したように、硫酸による剥離処理
と、ＡＰＭ処理とを組み合わせてＨＳＧ最表面をエッチ
ングしても、容量素子６０の寿命を、従来より長くする
ことができる。以上のようにして、従来よりも低い温度
で、下部電極６１の空乏化を抑えるのに充分な不純物を
ＨＳＧ中に拡散させることができる。これによって、容
量素子６０の容量が大きくなり、容量素子６０の動作信
頼性を向上させることができる。
【０１００】また、上記したように、導電膜の形成から
ＨＳＧ中への不純物の拡散までが、従来よりも低い温度
で行われるので、ウエハの入出炉時の温度昇降を少なく
することができる。これによって、ウエハの入出炉時の
温度昇降時間が短くなり、容量素子の生産効率を向上さ
せることができる。
【０１０１】さらに、ウエハ入出炉時の温度昇降が少な
いため、炉内にパーティクルが発生しにくくなる。これ
によって、容量素子６０の形成時に膜表面にパーティク
ルが付着しにくくなり、容量素子６０の動作信頼性を向
上することができる。また、ＨＳＧ形成工程及び不純物
拡散工程では、上記したように、層間絶縁膜上の一面に
シリコン膜６１ｂを形成しているので、通常のＣＶＤ炉
を用いて、炉内の水及び酸素の分圧を低く設定すること
ができる。これによって、装置のコストを低く抑えるこ
とができる。
【０１０２】（第３の実施の形態）次に、本発明の第３
の実施の形態にかかる容量素子の製造方法について図面
を参照して説明する。第３の実施の形態では、容量素子
形成領域の製造方法は、第１及び第２の実施の形態と同
様である。第３の実施の形態では、ＣＶＤ炉内又はＬＰ
−ＣＶＤ炉内で上記処理を施されたウエハを出炉してか
ら、次に上記処理を施す行うウエハを入炉するまでの間
が異なる。
【０１０３】第１及び第２の実施の形態で示したよう
に、ＨＳＧ形成工程及び不純物拡散工程を同一炉内で行
うと、ある問題が発生する。具体的には、ＨＳＧ形成工
程及び不純物拡散工程を何度も繰り返すと、ＨＳＧの形
成が阻害されるようになる。
【０１０４】これは、炉内の内壁や、ウエハを保持する
ためのボートの表面に堆積したリン（ホスフィン）が原
因である。特に、ホスフィンは炉内のヒータから離れた
低温部分に吸着し、ＨＳＧ形成工程及び不純物拡散工程
で、炉内に再拡散する。これによって、炉内のホスフィ
ン分圧が高くなり、結晶核形成とＨＳＧ成長を阻害す
る。また、低温部分に吸着したホスフィンは、ウエハ自
身が持ち込む水と反応し、吸湿性のあるリン酸を形成
し、炉内の水分圧をも高くする。
【０１０５】調査の結果、本発明者等は、炉内に残留す
るホスフィンガスの分圧を、１×１０−４Torr以下に保
てば、上記したような問題の発生を抑制することが可能
であることを見いだした。従って、ＣＶＤ炉内又はＬＰ
−ＣＶＤ炉内で上記処理を施されたウエハを出炉してか
ら、次に上記処理を施すウエハを入炉するまでの間、以
下に示すような処理を行う。ＨＳＧ中への不純物拡散を
終了したウエハを出炉した後、ウエハを取り去ったボー
トを再度入炉する。そして、シランを含むガスを炉内に
導入し、例えば２０分程度パージする。これによって、
炉内壁及びボート表面に堆積しているリン（ホスフィ
ン）を覆うように、シリコン膜が形成される。
【０１０６】また、炉内の最低温度を６０℃以上に保
ち、炉内の低温部分に吸着したホスフィンの脱ガスを促
進させる。さらに、ヘリウム（Ｈｅ）やアルゴン（Ａ
ｒ）等の不活性ガスを導入し、炉内の圧力を高め（例え
ば５Torr）に設定する。そして、炉内の圧力をさらに上
昇させて所定時間保持し、続いて炉内の圧力を、例えば
５Torrまで低下させる。これによって、炉内の低温部分
を加熱し、低温部分に吸着したホスフィンの脱ガスを促
進させる。
【０１０７】以上のようにして、炉内壁やボート表面に
堆積したリン（ホスフィン）を除去し、炉内に残留する
ホスフィンガスの分圧を低く（例えば、１×１０−５To
rr以下）保つことができる。よって、ＨＳＧ形成工程及
び不純物拡散工程を、常に安定した状態で行うことがで
きる。
【０１０８】なお、第１の実施の形態では、炉内の圧力
を１×１０−７Torr以下に設定し、第２の実施の形態で
は、炉内の圧力を１×１０−２Torr程度に設定して、Ｈ
ＳＧを成長させているが、不活性ガス（ヘリウム、アル
ゴン、窒素等）を用いてＨＳＧを成長させてもよい。Ｈ
ＳＧ成長時に不活性ガスを僅かに流すと、真空ポンプか
らの酸素及び水分の逆拡散を抑えることができ、より清
浄なＨＳＧを形成することができる。
【０１０９】また、第１の実施の形態で、ＡＰＭ処理を
施さずに、上記ＬＰ−ＣＶＤ炉での残留ガスのパージ時
間（図５のｔ４〜ｔ５）を長くすることによって、ＨＳ
Ｇ最表面の不純物濃度を下げることができる。なお、不
純物濃度を低下させる領域は、ＨＳＧ表面から１〜５ｎ
ｍであり、濃度は３×１０２０atoms/cm3 より低くす
る。ただし、パージ時間をあまり長くしすぎると、ＨＳ
Ｇ中の不純物が外部へ拡散して下部電極６１の空乏化が
大きくなったり、シリコン原子のマイグレーションが再
び起こり、ＨＳＧの形状が変化してしまうので、注意が
必要である。
【０１１０】また、第２の実施の形態で、シリコン膜６
１ｂ上に微結晶を含むアモルファスシリコン膜を形成す
る際（図１０のｔ２〜ｔ３）、シランの供給を停止して
いるが、例えば図１１に示すように、シランを供給して
もよい（図１１のｔ２〜ｔ３）。この場、炉内の圧力を
例えば０．０２Torrに設定することによって、安定して
微結晶を含むアモルファスシリコン膜を形成することが
できる。なお、ｔ１〜ｔ２とｔ２〜ｔ３のシラン流量が
同一である必要はない。
【０１１１】また、第２の実施の形態では、不純物を含
まないシリコン膜６１ｂへの不純物拡散を、ＨＳＧ中へ
の不純物拡散と同時に行う。しかし、この方法で充分な
不純物を拡散できない場合は、シリコン膜６１ｂの下や
間等に、不純物を含むシリコン膜を設けてもよい。ただ
し、シリコン膜の不純物濃度は、例えば１〜３×１０
２０atoms/cm3 に設定する。
【０１１２】さらに、第２の実施の形態では、不純物を
含まないシリコン膜６１ｂの形成からＨＳＧ中への不純
物拡散までを、同一炉内で行っているが、不純物を含ま
ないシリコン膜６１ｂを別の装置で予め形成してもよ
い。図１２は、シリコン膜６１ｂを別の装置で形成する
場合の各製造工程を示すフローチャートである。
【０１１３】シリコン膜６１ｂを形成し（図１２のステ
ップＤ−１）、その後、シリコン膜６１ｂ表面を希釈フ
ッ酸等でクリーニングする（図１２のステップＤ−
２）。そして、上記したように、ＨＳＧの核付けからＨ
ＳＧ中への不純物の拡散まで（図１２のステップＤ−３
〜Ｄ−５）を、同一のＣＶＤ炉内で行う。そして、ＨＳ
Ｇ中に不純物を拡散した後、ウエハを出炉する。その
後、第２の実施の形態と同様にして、下部電極６１のパ
ターニングから上部電極６３の形成まで（図１２のステ
ップＤ−６〜Ｄ−１０）を行い、容量素子６０を完成す
る。以上のようにすると、不純物を含まないシリコン膜
６１ｂの形成と、ＨＳＧ形成及び不純物拡散とを、それ
ぞれ最適な条件下で行うことができる。
【０１１４】なお、第１及び第２の実施の形態で、フォ
トレジスト６４をエッチバック時の保護膜として使用し
たが、ＳＯＧ（シラノール）を用いてエッチバックやＣ
ＭＰ（化学的機械的研磨）法等を用いても、パターニン
グすることができる。
【０１１５】なお、第１及び第２の実施の形態で、第３
層間絶縁膜５０を一度除去してから、容量絶縁膜６２及
び上部電極６３を形成してもよい。第１の実施の形態で
は、シリコン膜６１ａをパターニングした後、第３層間
絶縁膜５０を除去する。そして、上記したようにしてＨ
ＳＧを形成する。これによって、図１３（ａ）に示すよ
うに、シリンダ型に形成されたシリコン膜６１ａ（下部
電極６１）の内側と外側の両方に、ＨＳＧが形成され
る。その後、図１３（ｂ）に示すように、下部電極６１
上に、容量絶縁膜６２及び上部電極６３を形成する。
【０１１６】以上のようにして、下部電極６１の表面積
が上記したよりも大幅に増加する。即ち、容量素子６０
の容量を上記よりも大幅に増加することができる。具体
的には、第１の実施の形態で示した容量素子よりも、２
倍程度容量が大きくなる。ただし、隣の電極との間隔が
約０．１μｍより狭い場合は、ＨＳＧの成長によって、
ショートを引き起こす可能性がある。このような場合
は、ＨＳＧを形成した後に層間絶縁膜５０を除去しても
良い。
【０１１７】ＨＳＧを形成した後に層間絶縁膜５０を除
去すると、図１４（ａ）に示すように、シリンダ型に形
成されたシリコン膜６１ａ（下部電極６１）の内側にの
み、ＨＳＧが形成される。その後、図１４（ｂ）に示す
ように、下部電極６１上に、容量絶縁膜６２及び上部電
極６３を形成する。これによっても、容量素子６０の容
量を上記よりも増加することができる。具体的には、第
１の実施の形態で示した容量素子よりも、１．６倍程度
容量が大きくなる。
【０１１８】また、第２の実施の形態では、シリコン膜
ｂをパターニングした後、図１４（ａ）に示すように、
第３層間絶縁膜５０を除去する。そして、図１４（ｂ）
に示すように、下部電極６１上に、容量絶縁膜６２及び
上部電極６３を形成する。このようにすると、第２の実
施の形態で示したよりも、容量絶縁膜６２及び上部電極
６３が、下部電極６１上の広い範囲に形成される。この
ため、容量素子６０の容量を上記よりも増加することが
できる。具体的には、第２の実施の形態で示した容量素
子よりも、１．６倍程度容量が大きくなる。
【０１１９】また、第３の実施の形態で、ホスフィンを
脱ガスする際、上記した炉内圧力の上昇、保持、及び、
下降を繰り返すようにしてもよい。これらの工程は、第
１及び第２の実施の形態でも同様に行うことができる。
【０１２０】また、下部電極６１表面の拡散バリア膜、
容量絶縁膜６２、及び、上部電極６３は、上記以外の材
質から形成されても良い。例えば、下部電極６１表面の
拡散バリア膜は、窒化チタン（ＴｉＮ）等から形成され
てもよく、容量絶縁膜６２はＴａ２Ｏ５等の高誘電体膜
でもよく、上部電極６３は、窒化チタンや窒化タングス
テン（ＷＮ）等の金属系物質から形成されてもよい。
【０１２１】
【発明の効果】以上の説明から明らかなように、本発明
によって、低温でも、電極の空乏化を抑えるのに充分な
不純物を、ＨＳＧ中に拡散させることができ、容量素子
の動作信頼性を向上することができる。また、低温処理
であるので、炉の温度を昇降する時間が短縮でき、半導
体装置の生産性を向上することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる容量素子寄生領域の
構成を示す断面図である。
【図２】図１に示した容量素子形成領域の各製造工程を
示す断面図である。
【図３】図１及び図２に示した容量素子の各製造工程を
示す断面図である。
【図４】図４（ａ）は、図１及び図２に示した容量素子
の各製造工程を示すフローチャートである。図４（ｂ）
は、従来の製造工程の一例を示すフローチャートであ
る。
【図５】図３（ｃ）から図３（ｄ）への製造工程を示す
タイムチャートである。
【図６】第１及び第２の実施の形態にかかる容量素子、
及び、従来の容量素子のＣ（容量）−Ｖ（電圧）特性で
ある。
【図７】第１及び第２の実施の形態にかかる容量素子、
及び、従来の容量素子のＴＤＤＢ（Time Dependent-Die
lectric-Breakdown ）特性である。
【図８】第２の実施の形態にかかる容量素子の各製造工
程を示す断面図である。
【図９】第２の実施の形態にかかる容量素子の各製造工
程を示すフローチャートである。
【図１０】図８（ａ）の製造工程を示すタイムチャート
である。
【図１１】図８（ａ）の他の製造工程を示すタイムチャ
ートである。
【図１２】第２の実施の形態にかかる容量素子の他の製
造工程を示すフローチャートである。
【図１３】第１の実施の形態にかかる容量素子の他の製
造工程を示す断面図である。
【図１４】第１及び第２の実施の形態にかかる容量素子
の他の製造工程を示す断面図である。
【符号の説明】
１０ 半導体基板 ２０ 第１層間絶縁膜 ３０ コンタクトプラグ ４０ 第２層間絶縁膜 ５０ 第３層間絶縁膜 ５１ ホール（凹部） ６０ 容量素子 ６１ 下部電極 ６１ａ シリコン膜 ６１ｂ シリコン膜 ６２ 容量絶縁膜 ６３ 上部電極 ６４ フォトレジスト ７０ 第４層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AC02 AC10 AC14 AC15 AV06 BH03 DF05 EZ11 5F083 AD24 AD62 JA06 JA19 JA33 JA40 MA06 MA17 PR05 PR21 PR39 PR40

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成される下部電極、誘電
    体層、及び、上部電極から構成される容量素子の製造方
    法であって、 非晶質の第１のシリコン膜を、前記半導体基板上の所定
    領域に形成する第１シリコン膜形成工程と、 前記第１のシリコン膜の表面を清浄にする下部電極表面
    洗浄工程と、 前記第１のシリコン膜の表面に、微結晶を含む非晶質の
    第２のシリコン膜を選択的に形成する核形成工程と、 前記第１及び第２のシリコン膜を低圧下、又は、不活性
    ガス雰囲気中でアニーリングし、前記第２のシリコン膜
    に含まれる微結晶を核としてＨＳＧ（半球状粒）を成長
    させ、前記第１のシリコン膜の表面にＨＳＧを形成する
    ＨＳＧ形成工程と、 不純物を含むソースガスに前記ＨＳＧを暴露しながらア
    ニーリングし、前記ＨＳＧ中に不純物を熱拡散させて下
    部電極を形成する不純物拡散工程と、 前記ＨＳＧを表面に有する前記第１のシリコン膜上に誘
    電体層を形成する誘電体層形成工程と、 前記誘電体層上に上部電極を形成する上部電極形成工程
    と、を備え、 少なくとも前記ＨＳＧ形成工程と前記不純物拡散工程の
    間は、酸素及び水の分圧を１×１０−６Ｔｏｒｒ以下に
    保持する、 ことを特徴とする容量素子の製造方法。
  2. 【請求項２】半導体基板上に形成される下部電極、誘電
    体層、及び、上部電極から構成される容量素子の製造方
    法であって、 所定部分に凹部を有する絶縁膜上の、前記凹部の内壁を
    含む全面に非晶質の第１のシリコン膜を形成する第１シ
    リコン膜形成工程と、 前記第１のシリコン膜の表面を清浄にする下部電極洗浄
    工程と、 前記第１のシリコン膜の表面に、微結晶を含む非晶質の
    第２のシリコン膜を形成する核形成工程と、 前記第１及び第２のシリコン膜を低圧下、又は、不活性
    ガス雰囲気中でアニーリングし、前記第２のシリコン膜
    に含まれる微結晶を核としてＨＳＧ（半球状粒）を成長
    させ、前記第１のシリコン膜の表面にＨＳＧを形成する
    ＨＳＧ形成工程と、 不純物を含むソースガスに前記ＨＳＧを暴露しながらア
    ニーリングして、前記ＨＳＧ中に不純物を熱拡散させる
    不純物拡散工程と、 前記ＨＳＧを表面に有する前記第１のシリコン膜をエッ
    チバックして、前記凹部内に下部電極を形成する下部電
    極形成工程と、 前記下部電極の表面に誘電体層を形成する誘電体層形成
    工程と、 前記誘電体層上に上部電極を形成する上部電極形成工程
    と、を備え、 少なくとも前記ＨＳＧ形成工程と前記不純物拡散工程の
    間は、酸素及び水の分圧を１×１０−６Ｔｏｒｒ以下に
    保持する、 ことを特徴とする容量素子の製造方法。
  3. 【請求項３】半導体基板上に形成される下部電極、誘電
    体層、及び、上部電極から構成される容量素子の製造方
    法であって、 所定部分に凹部を有する絶縁膜上の、前記凹部の内壁を
    含む全面に非晶質の第１のシリコン膜を形成する第１シ
    リコン膜形成工程と、 前記第１のシリコン膜の表面に微結晶を含む非晶質の第
    ２のシリコン膜を形成する核形成工程と、 前記第１及び第２のシリコン膜を低圧下、又は、不活性
    ガス雰囲気中でアニーリングし、前記第２のシリコン膜
    に含まれる微結晶を核としてＨＳＧ（半球状粒）を成長
    させ、前記第１のシリコン膜の表面にＨＳＧを形成する
    ＨＳＧ形成工程と、 不純物を含むソースガスに前記ＨＳＧを暴露しながらア
    ニーリングして、前記ＨＳＧ中に不純物を熱拡散させる
    不純物拡散工程と、 前記ＨＳＧを表面に有する前記第１のシリコン膜をエッ
    チバックして、前記凹部内に下部電極を形成する下部電
    極形成工程と、 前記下部電極の表面に誘電体層を形成する誘電体層形成
    工程と、 前記誘電体層上に上部電極を形成する上部電極形成工程
    と、を備え、 少なくとも前記ＨＳＧ形成工程と前記不純物拡散工程の
    間は、酸素及び水の分圧を１×１０−６Ｔｏｒｒ以下に
    保持する、 ことを特徴とする容量素子の製造方法。
  4. 【請求項４】前記核形成工程、前記ＨＳＧ形成工程、及
    び、前記不純物拡散工程を、減圧化学気相成長装置（LP
    CVD装置）の同一反応室内で行う、ことを特長とする請
    求項１又は２記載の容量素子の製造方法。
  5. 【請求項５】前記第１シリコン膜形成工程、前記核形成
    工程、前記ＨＳＧ形成工程、及び、前記不純物拡散工程
    を、化学気相成長装置（CVD装置）の同一反応室内で行
    う、ことを特長とする請求項３記載の容量素子の製造方
    法。
  6. 【請求項６】前記核形成工程と前記ＨＳＧ形成工程と
    は、反応室内に残留するＰＨ３ガスの分圧が１×１０
    −４Ｔｏｒｒ以下になるようにする、ことを特長とする
    請求項４又は５記載の容量素子の製造方法。
  7. 【請求項７】前記不純物拡散工程後、前記反応室内から
    前記半導体基板を取り出した後、前記反応室内にシラ
    ン、又は、ジシランを含むガスを導入し、前記反応室内
    に残留するＰＨ３ガスを低減させる工程をさらに備え
    る、ことを特長とする請求項４又は５記載の容量素子の
    製造方法。
  8. 【請求項８】前記反応室の内壁の最低温度を６０℃以上
    に保ち、該反応室内の低温部に吸着したＰＨ３ガスの脱
    ガスを促進し、該反応室内に残留するＰＨ3ガスを低減
    させる工程をさらに備える、ことを特長とする請求項４
    又は５記載の容量素子の製造方法。
  9. 【請求項９】前記不純物拡散工程後、前記反応室内か
    ら、前記半導体基板を取り出した後、前記反応室内に不
    活性ガスを導入し、該反応室内の圧力を上昇させて所定
    時間保持し、続いて圧力を降下させるという一連の動作
    を所定回数行い、該反応室内の低温部を加熱し、該反応
    室の低温部に吸着したＰＨ３ガスの脱ガスを促進させ
    て、該反応室内に残留するＰＨ３ガスを低減させる工程
    をさらに備える、ことを特長とする請求項４又は５記載
    の容量素子の製造方法。
  10. 【請求項１０】前記不純物拡散工程は、５５０〜６００
    ℃で行なわれる、ことを特長とする請求項１乃至３の何
    れか１項に記載の容量素子の製造方法。
  11. 【請求項１１】前記ＨＳＧ形成工程のアニール温度と、
    前記不純物拡散工程のアニール温度は、実質的に同一で
    ある、ことを特長とする請求項１乃至３の何れか１項に
    記載の容量素子の製造方法。
  12. 【請求項１２】前記誘電体層形成工程の前に、前記ＨＳ
    Ｇの表面領域をエッチングするエッチング工程をさらに
    備える、ことを特長とする請求項１乃至３の何れか１項
    に記載の容量素子の製造方法。
  13. 【請求項１３】前記ＨＳＧの表面から１〜５ｎｍの領域
    をエッチングする、ことを特徴とする請求項１２に記載
    の容量素子の製造方法。
  14. 【請求項１４】前記不純物拡散工程後、減圧下でアニー
    リングして前記ＨＳＧ表面の不純物濃度を所定濃度まで
    下げる工程をさらに備える、ことを特長とする請求項１
    乃至３の何れか１項に記載の容量素子の製造方法。
  15. 【請求項１５】前記誘電体層形成工程前の前記ＨＳＧ表
    面の不純物濃度を、３×１０２０ａｔｏｍｓ／ｃｍ３よ
    り低く設定する、ことを特長とする請求項１２乃至１４
    の何れか１項に記載の容量素子の製造方法。
  16. 【請求項１６】前記ソースガスに含まれる不純物はＰＨ
    ３である、ことを特長とする請求項１乃至３の何れか１
    項に記載の容量素子の製造方法。
  17. 【請求項１７】前記第１シリコン形成工程は、前記半導
    体基板上に形成された絶縁膜が有する凹部の内壁に前記
    第１のシリコン膜を形成し、 前記核形成工程の前に、前記凹部の内壁に形成された前
    記第１のシリコン膜が、該凹部から突き出すように、前
    記絶縁膜の少なくとも一部を除去する工程をさらに備え
    る、ことを特徴とする請求項１に記載の容量素子の製造
    方法。
  18. 【請求項１８】前記誘電層形成工程の前に、前記凸部内
    の下部電極が前記絶縁膜から突き出すように、該絶縁膜
    の少なくとも一部を除去する工程をさらに備える、こと
    を特徴とする請求項２又は３に記載の容量素子の製造方
    法。
  19. 【請求項１９】前記下部電極形成工程の前に、該下部電
    極形成工程のエッチバック時に、前記凹部内を保護する
    保護材を、前記ＨＳＧを有する前記第１のシリコン膜上
    に形成する工程をさらに備える、ことを特徴とする請求
    項２又は３に記載の容量素子の製造方法。
  20. 【請求項２０】基板上に形成され、表面領域の不純物濃
    度が３×１０２０ａｔｏｍｓ／ｃｍ３よりも低いＨＳＧ
    を表面に有する第１電極と、 前記第１電極上に形成された容量絶縁膜と、 前記層間絶縁膜上に形成された第２電極と、 から構成されることを特徴とする容量素子。
  21. 【請求項２１】前記ＨＳＧは、８×１０１９ａｔｏｍｓ
    ／ｃｍ３より高く３×１０２０ａｔｏｍｓ／ｃｍ３より
    低い濃度の不純物を、表面領域に含む、ことを特徴とす
    る請求項２０に記載の容量素子。
  22. 【請求項２２】前記ＨＳＧは、８×１０１９ａｔｏｍｓ
    ／ｃｍ３より高く３×１０２０ａｔｏｍｓ／ｃｍ３より
    低い濃度の不純物を、表面から１０ｎｍの領域に含む、
    ことを特徴とする請求項２１に記載の容量素子。
JP15326799A 1999-06-01 1999-06-01 容量素子の製造方法、及び、容量素子 Expired - Fee Related JP3246476B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15326799A JP3246476B2 (ja) 1999-06-01 1999-06-01 容量素子の製造方法、及び、容量素子
KR10-2000-0029202A KR100376351B1 (ko) 1999-06-01 2000-05-30 커패시터 소자 제조 방법
US09/584,947 US6376328B1 (en) 1999-06-01 2000-06-01 Method for producing capacitor elements, and capacitor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15326799A JP3246476B2 (ja) 1999-06-01 1999-06-01 容量素子の製造方法、及び、容量素子

Publications (2)

Publication Number Publication Date
JP2000340768A true JP2000340768A (ja) 2000-12-08
JP3246476B2 JP3246476B2 (ja) 2002-01-15

Family

ID=15558732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15326799A Expired - Fee Related JP3246476B2 (ja) 1999-06-01 1999-06-01 容量素子の製造方法、及び、容量素子

Country Status (3)

Country Link
US (1) US6376328B1 (ja)
JP (1) JP3246476B2 (ja)
KR (1) KR100376351B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109577A (ja) * 2004-01-29 2012-06-07 Infineon Technologies Ag 半導体メモリセルおよびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358793B1 (en) * 1999-02-26 2002-03-19 Micron Technology, Inc. Method for localized masking for semiconductor structure development
US6693320B1 (en) * 1999-08-30 2004-02-17 Micron Technology, Inc. Capacitor structures with recessed hemispherical grain silicon
DE10034005A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche
US6639266B1 (en) * 2000-08-30 2003-10-28 Micron Technology, Inc. Modifying material removal selectivity in semiconductor structure development
KR100401503B1 (ko) * 2001-04-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
US6885570B2 (en) * 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
US20040206998A1 (en) * 2002-08-26 2004-10-21 Renesas Technology Corp. Semiconductor device having a roughened surface electrode and method of manufacturing the same
KR100548999B1 (ko) * 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7091085B2 (en) * 2003-11-14 2006-08-15 Micron Technology, Inc. Reduced cell-to-cell shorting for memory arrays
KR100718837B1 (ko) * 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
KR20120098095A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체장치 제조 방법
CN104701170B (zh) * 2013-12-05 2017-08-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
KR102661837B1 (ko) 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795313B2 (ja) * 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
KR100230363B1 (ko) 1996-06-28 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
JP2930016B2 (ja) * 1996-07-04 1999-08-03 日本電気株式会社 半導体装置の製造方法
US6218260B1 (en) 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3024589B2 (ja) * 1997-04-23 2000-03-21 日本電気株式会社 半導体装置の製造方法
JP3058136B2 (ja) 1997-11-04 2000-07-04 日本電気株式会社 半導体容量素子及びその製造方法
JP3221376B2 (ja) * 1997-11-07 2001-10-22 日本電気株式会社 半導体装置の製造方法
JP3180740B2 (ja) * 1997-11-11 2001-06-25 日本電気株式会社 キャパシタの製造方法
US5897352A (en) * 1998-03-25 1999-04-27 Vanguard International Semiconductor Corporation Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion
US5930625A (en) * 1998-04-24 1999-07-27 Vanguard International Semiconductor Corporation Method for fabricating a stacked, or crown shaped, capacitor structure
US5913119A (en) * 1998-06-26 1999-06-15 Vanguard Int Semiconduct Corp Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure
US6046083A (en) * 1998-06-26 2000-04-04 Vanguard International Semiconductor Corporation Growth enhancement of hemispherical grain silicon on a doped polysilicon storage node capacitor structure, for dynamic random access memory applications
JP3173472B2 (ja) * 1998-09-11 2001-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
TW408447B (en) * 1999-01-04 2000-10-11 United Microelectronics Corp The formation method of semispherical grained silicon (HSG-Si)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109577A (ja) * 2004-01-29 2012-06-07 Infineon Technologies Ag 半導体メモリセルおよびその製造方法

Also Published As

Publication number Publication date
JP3246476B2 (ja) 2002-01-15
US6376328B1 (en) 2002-04-23
KR100376351B1 (ko) 2003-03-17
KR20010020922A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US6624069B2 (en) Methods of forming integrated circuit capacitors having doped HSG electrodes
JP3360300B2 (ja) 半導体装置を形成する方法
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
JP3246476B2 (ja) 容量素子の製造方法、及び、容量素子
JPH11150249A (ja) 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
JP3125770B2 (ja) 容量素子の形成方法
KR100338848B1 (ko) Ｈｓｇ 형상을 가진 반도체 장치의 제조방법
US20080061386A1 (en) Semiconductor device including a gate electrode having a polymetal structure
KR100262927B1 (ko) 반도체 장치 제조 방법
TW557568B (en) Semiconductor integrated circuit device and method of manufacturing the same
US7547607B2 (en) Methods of fabricating integrated circuit capacitors using a dry etching process
JP2007053279A (ja) 半導体装置の製造方法
JP3324579B2 (ja) 半導体記憶装置の製造方法
US6403455B1 (en) Methods of fabricating a memory device
JP4876306B2 (ja) 半導体装置の製造方法
JP2000200883A (ja) メモリセル用キャパシタの製作方法及び基板処理装置
JP4655321B2 (ja) 熱処理方法
KR100350588B1 (ko) Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법
KR20000035741A (ko) 반도체 장치의 제조 방법
JP3019803B2 (ja) 半導体装置の製造方法
JP4298187B2 (ja) 半導体装置の製造方法
JP2000150803A (ja) 半導体装置の製造方法
JP2001196554A (ja) 半導体装置の製造方法
JPH10173130A (ja) 容量素子及びその形成方法
JPH0969521A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees