JP2000277373A - 端子電極を持つ電子部品の製造方法 - Google Patents

端子電極を持つ電子部品の製造方法

Info

Publication number
JP2000277373A
JP2000277373A JP11220121A JP22012199A JP2000277373A JP 2000277373 A JP2000277373 A JP 2000277373A JP 11220121 A JP11220121 A JP 11220121A JP 22012199 A JP22012199 A JP 22012199A JP 2000277373 A JP2000277373 A JP 2000277373A
Authority
JP
Japan
Prior art keywords
electronic component
paste
element body
manufacturing
drying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11220121A
Other languages
English (en)
Other versions
JP3562629B2 (ja
Inventor
Mitsuo Okazaki
充穂 岡崎
Takekawa Ken
タケカワ ケン
Green Andy
グリーン アンディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2000277373A publication Critical patent/JP2000277373A/ja
Application granted granted Critical
Publication of JP3562629B2 publication Critical patent/JP3562629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 積層セラミックコンデンサなどの端子電極を
持つ電子部品の製造方法であって、端子電極のエッジ形
状の寸法バラツキを小さくし、信頼性および耐久性を向
上させた電子部品を、高生産効率で製造することができ
る電子部品の製造方法を提供すること。 【解決手段】 第１および第２端子電極６，８を形成す
べき電子部品用素体４をゴム部材で保持した状態で熱処
理した後、最初の第１端子電極用ペースト３２を塗布す
る。このため、最初の電極用ペースト３２の塗布工程で
はあっても、素体表面の電極用ペーストに対する濡れ性
が改善される。その結果、電極用ペースト３２の塗布エ
ッジ６０が、従来のように素体４との表面張力により波
形となったり丸みを帯びることなく、直線状になり、ペ
ースト３２の塗布部分を乾燥させて形成される端子電極
６，８のエッジも直線状になる。また、端子電極６，８
を形成すべき電子部品用素体４を、シリコーン油を含む
溶液に浸漬させて乾燥させた後、電極用ペースト３２を
塗布しても良い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、端子電極を持つ電
子部品の製造方法に関する。
【０００２】
【従来の技術】端子電極を持つ電子部品として代表的な
ものに積層セラミックコンデンサがある。この積層セラ
ミックコンデンサの端子電極を形成するには、内部電極
が積層されたコンデンサ素体を製造した後、このコンデ
ンサ素体の両端に電極用ペーストを塗布して乾燥させ
る。
【０００３】コンデンサ素体の両端に同時に電極用ペー
ストを塗布することは困難であることから、通常は、コ
ンデンサ素体の一端に電極用ペーストを塗布して乾燥さ
せて第１端部電極を形成し、その後、素体の他端に電極
用ペーストを塗布して乾燥させて第２端部電極を形成し
ている。
【０００４】ところが、従来の方法では、コンデンサ素
体の一端に最初に形成された第１端部電極の形状と、二
回目に形成された第２端部電極の形状とに差異が生じ、
外観上のアンバランスが生じる傾向にあった。近年、積
層セラミックコンデンサは、一辺が１ｍｍ以下と、ます
ます小型化の傾向にあり、両端子電極の形状にアンバラ
ンスが生じると、両端子電極間の距離が狭まり、試験電
圧印加時にスパークなどが生じ、内部欠陥がないのに不
良品として廃棄処分にしなければならず、製造歩留まり
が低下する。また、両端子電極の形状にアンバランスが
生じると、積層セラミックコンデンサの基板への実装時
に、電極の短絡や装着不良を生じやすいという課題もあ
る。
【０００５】特に、二回目に形成された第２端部電極の
エッジ形状は、比較的真っ直ぐであるのに対し、最初に
形成された第１端部電極のエッジ形状が波打ったり、丸
みを帯び、エッジ形状の寸法バラツキが大きい傾向にあ
り、このことが、両端子電極形状のアンバランスを発生
させる原因となっていた。
【０００６】従来では、この端子電極形状のアンバラン
スの発生原因に対する正確な認識が得られず、様々な工
夫が成されているが、十分な効果が得られるものではな
かった。
【０００７】
【発明が解決しようとする課題】本発明の目的は、積層
セラミックコンデンサなどの端子電極を持つ電子部品の
製造方法であって、端子電極のエッジ形状の寸法バラツ
キを小さくし、信頼性および耐久性を向上させた電子部
品を、高生産効率で製造することができる電子部品の製
造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明者等は、上記目的
を達成するために鋭意検討した結果、二回目に形成され
た第２端部電極のエッジ形状が、比較的真っ直ぐである
ことに着目し、この原因が、端子電極を形成すべき素体
が、二回目の電極用ペーストの塗布工程の前に、素体を
保持するシリコーンゴムと共に乾燥工程により熱処理さ
れることにあることを見出し、本発明を完成させるに至
った。
【０００９】すなわち、本発明の第１の観点に係る端子
電極を持つ電子部品の製造方法は、端子電極を形成すべ
き電子部品用素体をゴム部材で保持した状態で熱処理す
る熱処理工程と、熱処理された前記素体に電極用ペース
トを塗布する塗布工程と、電極用ペーストが塗布された
前記素体を乾燥させる乾燥工程とを有する。
【００１０】本発明の第２の観点に係る端子電極を持つ
電子部品の製造方法は、第１および第２端子電極を形成
すべき電子部品用素体をゴム部材で保持した状態で熱処
理する熱処理工程と、熱処理された前記素体の第１端部
に第１端子電極用ペーストを塗布する第１塗布工程と、
第１端子電極用ペーストが塗布された前記素体を乾燥さ
せる第１乾燥工程と、前記素体の第２端部に第２端子電
極用ペーストを塗布する第２塗布工程と、前記第２端部
に第２端子電極用ペーストが塗布された前記素体を乾燥
させる第２乾燥工程とを有する。
【００１１】本発明では、前記ゴム部材は、シリコーン
ゴムを主成分とする部材で構成してあることが好まし
い。ゴム部材としては、特に限定されず、平板形状、ブ
ロック形状など、どのような形状でも良いが、好ましく
は、素体を保持するための貫通孔が多数形成してある平
板形状のゴム部材が好ましい。素体の端部に電極用ペー
ストを塗布する際には、素材の端部が貫通孔から露出す
るように、素体を貫通孔に装着することが好ましい。熱
処理工程では、素体を貫通孔の内部に完全に埋め込んで
熱処理しても良いが、素体の端部に電極用ペーストを塗
布する際と同様に、素材の端部が貫通孔から露出するよ
うに、素体を貫通孔に装着した状態で、熱処理しても良
い。
【００１２】本発明の第３の観点に係る端子電極を持つ
電子部品の製造方法は、端子電極を形成すべき電子部品
用素体を、シリコーンゴムと共に熱処理する熱処理工程
と、熱処理された前記素体に電極用ペーストを塗布する
塗布工程と、電極用ペーストが塗布された前記素体を乾
燥させる乾燥工程とを有する。本発明の第３の観点に係
る製造方法では、素体とシリコーンゴムとは、必ずしも
接触していなくても良いが、接触していることが好まし
い。
【００１３】本発明の第４の観点に係る端子電極を持つ
電子部品の製造方法は、端子電極を形成すべき電子部品
用素体を、シリコーン油を含む溶液に浸漬させる浸漬工
程と、その後、前記素体に電極用ペーストを塗布する塗
布工程と、電極用ペーストが塗布された前記素体を乾燥
させる乾燥工程とを有する。本発明の第４の観点に係る
製造方法では、前記浸漬工程の後に、前記素体を乾燥さ
せ、その後、前記塗布工程を行うことが好ましい。
【００１４】本発明の第１〜第３の観点に係る製造方法
において、前記熱処理工程における加熱温度が、好まし
くは８０°Ｃ〜３００°Ｃ、さらに好ましくは１５０〜
３００°Ｃ、特に好ましくは１８０〜２５０°Ｃであ
る。また、熱処理時間が、好ましくは２分以上、さらに
好ましくは５．０〜１０．０分である。熱処理工程にお
ける熱処理温度は、乾燥工程における乾燥温度と略同程
度であっても良い。
【００１５】熱処理温度が低すぎると、本発明の効果が
少なくなり、温度が高すぎても、本発明の効果の増大が
小さく、作業効率も悪くなる。また、熱処理時間が短す
ぎると、本発明の効果が少なく、熱処理時間が長すぎる
と、生産効率が低下する傾向にある。なお、熱処理工程
は、バッチ式に行っても良いし、連続的に行っても良
い。素体を保持するゴム部材を搬送する手段としては、
特に限定されず、ベルトコンベヤ、搬送ローラなどが用
いられる。
【００１６】前記素体としては、特に限定されないが、
たとえば内部電極層と誘電体層とが交互に積層してある
コンデンサ素体である。
【００１７】本発明の第１の観点に係る製造方法では、
端子電極を形成すべき電子部品用素体をゴム部材で保持
した状態で熱処理した後、電極用ペーストを塗布するた
め、素体表面の電極用ペーストに対する濡れ性が改善さ
れる。その結果、電極用ペーストの塗布エッジが、従来
のように素体との表面張力により波形となったり丸みを
帯びることなく、直線状になり、ペーストの塗布部分を
乾燥させて形成される端子電極のエッジも直線状にな
る。このため、本発明の製造方法によれば、端子電極の
エッジ形状の寸法バラツキを小さくし、信頼性および耐
久性を向上させた電子部品を、高生産効率で製造するこ
とができる。
【００１８】本発明の第２の観点に係る製造方法では、
第１および第２端子電極を形成すべき電子部品用素体を
ゴム部材で保持した状態で熱処理した後、最初の第１端
子電極用ペーストを塗布する。このため、最初の電極用
ペーストの塗布工程ではあっても、素体表面の電極用ペ
ーストに対する濡れ性が改善される。その結果、電極用
ペーストの塗布エッジが、従来のように素体との表面張
力により波形となったり丸みを帯びることなく、直線状
になり、ペーストの塗布部分を乾燥させて形成される端
子電極のエッジも直線状になる。このため、本発明の製
造方法によれば、第１端子電極のエッジ形状の寸法バラ
ツキを小さくすることができる。なお、第２端子電極の
エッジ形状の寸法バラツキは、その前工程で行われる熱
処理または第１乾燥工程での熱処理により、第１端子電
極のエッジ形状の寸法バラツキと同様に抑制されてい
る。したがって、本発明の第２の観点に係る製造方法に
よれば、信頼性および耐久性を向上させた電子部品を、
高生産効率で製造することができる。
【００１９】本発明の第３の観点に係る製造方法では、
端子電極を形成すべき電子部品用素体を、シリコーンゴ
ムと共に熱処理した後、電極用ペーストを塗布する。端
子電極を形成すべき電子部品用素体を、シリコーンゴム
に対して直接には接触させない状態で熱処理することで
も、本発明の第１の観点に係る製造方法と同様な作用効
果が期待できる。
【００２０】本発明の第４の観点に係る製造方法では、
端子電極を形成すべき電子部品用素体を、シリコーン油
を含む溶液に浸漬させた後、電極用ペーストを塗布す
る。端子電極を形成すべき電子部品用素体を、シリコー
ン油を含む溶液に浸漬させることでも、本発明の第１の
観点に係る製造方法と同様な作用効果を有する。
【００２１】
【発明の実施の形態】次に、本発明のその他の目的およ
び特徴を、添付図面を参照して詳細に説明する。ここに
おいて、図１は本発明の１実施形態に係る積層セラミッ
クコンデンサの一部切り欠き斜視図、図２は積層セラミ
ックコンデンサの平面図、図３は積層セラミックコンデ
ンサの製造過程で用いる素体保持具の斜視図、図４は素
体保持具に保持されたコンデンサ素体の端部に電極用ペ
ーストを塗布する工程を示す要部断面図、図５は図４に
示すV−V線に沿う要部断面図、図６は図４に示す工程の
続きの工程を示す要部断面図、図７は図６に示す工程の
続きの工程を示す要部断面図、図８は本発明の他の実施
形態に係る積層セラミックコンデンサの製造工程を示す
概略図である。
【００２２】（第１実施形態）本実施形態では、端子電
極を持つ電子部品として、図１および図２に示す積層セ
ラミックコンデンサ２を例示し、その製造方法について
説明する。
【００２３】積層セラミックコンデンサの構造 図１および図２に示すように、積層セラミックコンデン
サ２は、コンデンサ素体４と、第１端子電極６と第２端
子電極８とを有する。コンデンサ素体４は、誘電体層１
０と、第１内部電極層１２と、第２内部電極層１４とを
有し、誘電体層１０の間に、第１内部電極層１２と第２
内部電極層１４とが交互に積層してある多層構造を持
つ。各第１内部電極層１２の一端は、コンデンサ素体４
の第１端部４ａの外側に形成してある第１端子電極６の
内側に対して電気的に接続してある。また、各第２内部
電極層１４の一端は、コンデンサ素体４の第２端部４ｂ
の外側に形成してある第２端子電極８の内側に対して電
気的に接続してある。
【００２４】本実施形態では、内部電極層１２および１
４は、たとえばニッケルまたはニッケル合金などの金属
層で構成してある。ニッケル合金としては、特に限定さ
れないが、９５重量％以上のニッケルと、マンガン、ク
ロム、コバルト、アルミニウムなどの一種以上の合金で
あることが好ましい。また、ニッケルまたはニッケル合
金中には微量成分として０．１重量％以下のリンなどが
含有されていても良い。内部電極層１２および１４の厚
みは、特に限定されないが、好ましくは１〜５μｍ、さ
らに好ましくは２〜３μｍである。
【００２５】誘電体層１０の材質は、特に限定されず、
たとえばチタン酸カルシウム、チタン酸ストロンチウム
および／またはチタン酸バリウムなどの誘電体材料で構
成される。誘電体層１０の厚みは、特に限定されない
が、数μｍ〜数百μｍのものが一般的である。
【００２６】端子電極６および８の材質も特に限定され
ないが、通常、銅や銅合金、ニッケルやニッケル合金な
どが用いられるが、銀や銀とパラジウムの合金なども使
用することができる。端子電極６および８の厚みも特に
限定されないが、通常１０〜５０μｍ程度である。
【００２７】このような積層型セラミックコンデンサ２
の形状やサイズは目的や用途に応じて適宜決定すればよ
い。積層セラミックコンデンサ２が直方体形状の場合
は、通常、０．６〜３．２ｍｍ×０．３〜１．６ｍｍ×
０．１〜１．２ｍｍ程度である。
【００２８】積層セラミックコンデンサの製造方法 本実施形態の積層型セラミックコンデンサ１は、以下の
ようにして製造することができる。
【００２９】まず、誘電体層用ペースト、内部電極用ペ
ースト、端子電極用ペーストをそれぞれ製造する。
【００３０】誘電体層用ペーストは、誘電体原料と有機
ビヒクルとを混練して得られた有機溶剤系ペースト、ま
たは水溶性溶剤系ペーストで構成される。誘電体原料と
しては、複合酸化物や酸化物となる各種化合物、たとえ
ば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから
適宜選択され、混合して用いることができる。
【００３１】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものであり、有機ビヒクルに用いられるバイ
ンダとしては、特に限定されず、エチルセルロース、ポ
リビニルブチラール、ターピネオールなどの通常の各種
バインダが用いられる。また、有機溶剤も特に限定され
ず、テルピネオール、ブチルカルビトール、アセトン、
トルエンなどの有機溶剤が用いられる。
【００３２】また、水溶性溶剤系ペーストに用いられる
水溶性溶剤としては、水に水溶性バインダ、分散剤など
を溶解させた溶剤が用いられる。水溶系バインダとして
は特に限定されず、ポリビニルアルコール、セルロー
ス、水溶性アクリル樹脂、エマルジョンなどが用いられ
る。
【００３３】内部電極用ペーストは、上述した各種導電
性金属や合金からなる導電材料、あるいは焼成後に上述
した導電材料となる各種酸化物、有機金属化合物、レジ
ネートなどと上述した有機ビヒクルとを混練して調製さ
れる。また、端子電極用ペーストも、この内部電極用ペ
ーストと同様にして調製される。
【００３４】上述した各ペーストの有機ビヒクルの含有
量は特に限定されず、通常の含有量、たとえばバインダ
は１〜５重量％程度、溶剤は１０〜５０重量％程度とす
ればよい。また、各ペースト中には必要に応じて各種分
散剤、可塑剤、ガラスフリット、誘電体、絶縁体などか
ら選択される添加物が含有されても良い。
【００３５】このようにして各ペーストを準備した後、
まず、図１に示すコンデンサ素体４を製作する。コンデ
ンサ素体４を製作するには、誘電体用ペーストと内部電
極用ペーストとを用いて、印刷法、転写法、グリーンシ
ート法などの方法により、誘電体層１０と内部電極層１
２および１４とを交互に積層させた積層構造を得る。
【００３６】印刷法を用いて積層構造を得る場合には、
誘電体用ペーストおよび内部電極用ペーストをポリエチ
レンテレフタレートなどの支持体に積層印刷し、所定形
状に切断した後、支持体から剥離することで、まず焼成
前グリーンチップを得る。また、グリーンシート法を用
いる場合は、誘電体用ペーストからドクターブレード法
などによりグリーンシートを形成し、この上に内部電極
ペーストを印刷した後、これらを積層し、切断すること
で焼成前グリーンチップを得る。
【００３７】次に、このグリーンチップを脱バインダ処
理および焼成処理を行う。脱バインダ処理は焼成前に行
われ、通常の条件で行えばよいが、特に内部電極層の導
電材としてニッケルやニッケル合金などの卑金属を用い
る場合には、空気雰囲気において、昇温速度を５〜３０
０℃／時間、より好ましくは１０〜１００℃／時間、保
持温度を１８０〜４００℃、より好ましくは２００〜３
００℃、温度保持時間を０．５〜２４時間、より好まし
くは５〜２０時間とする。
【００３８】グリーンチップの焼成雰囲気は、内部電極
層用ペースト中の導電材の種類に応じて適宜決定すれば
よいが、導電材としてニッケルやニッケル合金などの卑
金属を用いる場合には、焼成雰囲気の酸素分圧を１×１
０−８〜１×１０−１２ 気圧とすることが好ましい。
酸素分圧が低すぎると内部電極の導電材が異常焼結を起
こして途切れてしまい、酸素分圧が高すぎると内部電極
が酸化される傾向にある。また、焼成時の保持温度は１
１００〜１４００℃、より好ましくは１２００〜１３８
０℃である。この保持温度が低すぎると緻密化が不充分
となり、保持温度が高すぎると内部電極の異常焼結によ
る電極の途切れまたは内部電極材質の拡散により容量温
度特性が悪化する傾向にある。
【００３９】これ以外の焼成条件としては、昇温速度を
５０〜５００℃／時間、より好ましくは２００〜３００
℃／時間、温度保持時間を０．５〜８時間、より好まし
くは１〜３時間、冷却速度を５０〜５００℃／時間、よ
り好ましくは２００〜３００℃／時間とし、焼成雰囲気
は還元性雰囲気とすることが望ましく、雰囲気ガスとし
てはたとえば窒素ガスと水素ガスとの混合ガスを加湿し
て用いることが望ましい。
【００４０】還元性雰囲気で焼成した場合は、コンデン
サチップの焼結体にアニールを施すことが望ましい。上
述した脱バインダ処理、焼成およびアニール工程におい
て、窒素ガスや混合ガスを加湿するためには、たとえば
ウェッターなどを用いることができる。この場合の水温
は５〜７５℃とすることが望ましい。
【００４１】以上のようにして、図１および図２に示す
コンデンサ素体４が得られる。この得られたコンデンサ
素体４に、たとえばバレル研磨やサンドブラストにより
端面研磨を施し、次に、以下に示す方法を用いて、端子
電極６および８を形成する。
【００４２】端子電極６および８が形成される前の各コ
ンデンサ素体４は、図３に示す素体保持具２０により保
持される。素体保持具２０は、多数の保持用貫通孔２６
が形成してあるゴム板２２と、ゴム板２２の周囲を支持
する枠２４とを有する。枠２４は、たとえばステンレス
などの金属で構成してある。
【００４３】ゴム板２２は、シリコーンゴムを主成分と
するゴム部材で構成してある。このゴム板２２の平坦性
を保持するために、図４に示すように、ゴム板２２の内
部には、貫通孔２６を避けるように、補強板２８が内蔵
してあっても良い。補強板２８は、ゴム板２２の貫通孔
２６よりも大きな内径の貫通孔が多数形成してある金属
板などで構成してある。補強板２８は、図３に示す枠２
４と一体に形成しても良いが、別部品であっても良い。
補強板２８の厚みは、ゴム板２２の厚みよりも小さい。
ゴム板２２の厚みは、素体４の大きさなどに応じて決定
され、特に限定されない。また、ゴム板２２に形成して
ある貫通孔２６の断面形状は、図５に示すように、本実
施形態では円形であるが、円形に限らず、楕円形、矩
形、その他の多角形など、種々の形状を採り得る。この
貫通孔２６の断面形状は、端子電極を形成すべき素体４
の断面形状に応じて種々に変更することができる。
【００４４】本実施形態では、まず、各素体４をゴム板
２２の各貫通孔２６の内部に保持させる。各素体４は、
貫通孔２６の内部に深く埋まるまで挿入しても良いが、
図４に示すように、各素体４の第１端部４ａが貫通孔２
６から飛び出す程度に貫通孔２６の内部に挿入しても良
い。
【００４５】その状態で、素体４が保持してある保持具
２０を、バッチ式乾燥炉の内部に投入して熱処理を行
う。熱処理温度は、たとえば１００〜３００°Ｃであ
り、熱処理時間は好ましくは２分以上である。この熱処
理により、各素体４の表面における端部電極用ペースト
との濡れ性が改善される。
【００４６】次に、図４に示すように、ゴム板２２の各
貫通孔２６から素体４の第１端部４ａのみがゴム板２２
の第１面２２ａから所定長Ｌ１の長さで突出した状態
で、ゴム板２２を移動し、保持具２０に保持してある全
ての素体４の第１端部を、ペースト塗布具３０に貯留し
てある端部電極用ペースト３２に浸漬する。なお、端部
電極用ペースト３２は、前述した組成で構成してある。
【００４７】第１端部４ａの所定長Ｌ１は、形成しよう
とする第１端部電極の大きさなどに依存して決定され、
図２に示す完成後の第１端部電極６の幅をＷ１とした場
合に、Ｗ１に対して、Ｌ１＞Ｗ１であればよい。また、
ペースト塗布具３０に貯留される端部電極用ペースト３
２の厚みＴ１は、所定長Ｌ１に対して、Ｔ１（＝Ｗ１）
≦Ｌ１×０．９０であることが好ましい。
【００４８】ペースト塗布具３０は、ペースト３２を、
所定厚みＴ１以上で保持可能なものであれば特に限定さ
れず、どのようなものであっても良い。たとえばペース
ト塗布具３０としては、単なる容器であっても良いが、
図８に示すように、塗布ローラ４２であっても良い。塗
布ローラ４２の外周面にも、所定厚みＴ１の端部電極用
ペースト３２の層を形成することができるからである。
ペースト塗布具３０では、ペースト３２と接触する部分
は、ゴム部材などの弾力性を有する部材で構成すること
が好ましい。素体４の第１端部４ａが押し付けられるこ
とからである。
【００４９】保持具２０により保持された全ての素体４
の第１端部４ａがペースト３２の層に浸漬することによ
り、図６に示すように、各素体４の第１端部４ａには、
第１端部電極用ペースト膜６ａが形成される。従来で
は、図２に示すように、この各素体４の第１端部４ａに
形成されるペースト膜６ａのエッジ線６０’が、二点差
線で示すように、波形形状になったり、丸みを帯びた形
状になったりしていた。しかしながら、本実施形態で
は、第１端部４ａへのペースト塗布の前工程において、
各素体４をゴム板２２と共に熱処理することで、素体４
の表面におけるペースト３２に対する濡れ性が改善され
る。その結果、図２中の実線で示すエッジ線６０のよう
に、ペースト膜６ａの境界線は、許容できるバラツキΔ
Ｗの範囲内で真っ直ぐになる。
【００５０】その後、素体４が保持された状態の保持具
２０を乾燥炉の内部に搬送し、各素体４の第１端部４ａ
に形成されたペースト膜６ａを乾燥させる。乾燥炉にお
ける乾燥温度は、各素体４をゴム板２２と共に熱処理す
るときの熱処理温度と略同一または低くても良い。
【００５１】ペースト膜６ａの乾燥後には、図７に示す
ように、各素体４の第２端部４ｂが、ゴム板２２の第２
面２２ｂから突出する位置まで、各素体４を、貫通孔２
６の内部に沿って移動させる。第２面２２ｂからの第２
端部４ｂの突出長さは、図４に示す所定長Ｌ１と略同等
である。
【００５２】図７に示す状態で、保持具２０の表裏面を
ひっくり返し、図４に示す状態と同じ状態とし、次に、
前述した方法と同様にして、各素体４の第２端部４ｂに
端部電極用ペースト３２を塗布し、その後に乾燥させ
る。
【００５３】各素体４の両端に乾燥したペースト膜が形
成された後に、各素体４を、ゴム板２２の各貫通孔２６
から取り出す。その後、端子電極形成のための焼成を行
う。その時の焼成条件は、たとえば空気中で６００〜８
００℃にて１０分〜１時間程度とすることが好ましい。
そして、必要に応じて端子電極の表面にメッキなどによ
り被覆層を形成する。このような焼成の結果、図１およ
び図２に示すように、両端に端子電極６および８が形成
された積層セラミックコンデンサ２が得られる。本実施
形態の積層セラミックコンデンサ２は、はんだ付けなど
によってプリント基板上に実装され、各種電子機器に用
いられる。
【００５４】本実施形態に係る積層セラミックコンデン
サ２の製造方法によれば、第１端子電極６のエッジ線６
０の寸法バラツキを小さくすることができる。なお、第
２端子電極８のエッジ線の寸法バラツキは、その前工程
で行われる第１回目の乾燥工程での熱処理により、第１
端子電極６のエッジ線６０の寸法バラツキと同様に抑制
されている。したがって、本実施形態に係る製造方法に
よれば、信頼性および耐久性を向上させた積層セラミッ
クコンデンサ２を、高生産効率で製造することができ
る。
【００５５】（第２実施形態）図８は、素体保持具２０
に保持された素体４の端部への端子電極用ペーストの塗
布および乾燥工程を連続して行うための装置の一例を示
す。
【００５６】図８に示すように、多数の素体４の端部が
上向きに突出するように素体４を保持する素体保持具２
０が、搬送用ローラ５０により、図８中、左側から右側
へと搬送可能になっている。素体保持具２０は、最初に
熱処理炉４０の内部に入り込む。熱処理炉４０は、乾燥
炉４６と同じ構造を有し、両端にペーストが塗布される
前の素体４が保持された保持具２０を熱処理する。熱処
理条件は、前記第１実施形態の場合と同じである。
【００５７】熱処理炉４０の右隣には、端部電極用ペー
ストを塗布するための塗布ローラ４２が配置してある。
塗布ローラ４２の外周には、ペースト供給部４４から端
部電極用ペーストが供給され、図４に示すペースト塗布
具３０と同様に、ペースト３２の層が形成される。回転
するローラ４２の下方外周部に保持具２０の上面が接触
して通過することにより、保持具２０に保持された素体
４の第１端部４ａには、図６に示すペースト膜６ａが形
成される。その後、保持具２０は、搬送用ローラ５０に
より搬送されて、乾燥炉４６の内部に移動する。乾燥炉
４６では、前記第１実施形態の場合と同様な条件で、ペ
ースト膜６ａの乾燥を行う。
【００５８】乾燥炉４６にて乾燥処理が成された後は、
前記第１実施形態と同様にして、素体４の第２端部への
端部電極用ペーストの塗布および乾燥処理を行う。ただ
し、素体４の第２端部４ｂへの端部電極用ペーストの塗
布工程の前には、熱処理炉４０を通す必要がない。
【００５９】本実施形態に係る積層セラミックコンデン
サの製造方法においても、前記第１実施形態と同様に、
第１端子電極６のエッジ線６０の寸法バラツキを小さく
することができる。なお、第２端子電極８のエッジ線の
寸法バラツキは、乾燥炉４６における第１回目の乾燥工
程での熱処理により、第１端子電極６のエッジ線６０の
寸法バラツキと同様に抑制されている。したがって、本
実施形態に係る製造方法によっても、前記第１実施形態
と同様に、信頼性および耐久性を向上させた積層セラミ
ックコンデンサ２を、高生産効率で製造することができ
る。
【００６０】（第３実施形態）本実施形態では、図４に
示す素体４を素体保持具２０に取り付ける前に、各素体
４を、シリコーンオイルの原液、またはシリコーンオイ
ルの原液を溶剤で薄めた溶液中に浸し、その後、必要に
応じて乾燥させて溶剤を蒸発させる。その後、各素体４
を素体保持具２０に取り付け、熱処理を行うことなく各
素体４の第１端部４ａに端部電極用ペーストを塗布す
る。その他の製造工程は、前記第１実施形態と同様であ
る。
【００６１】シリコーンオイルの原液を薄めるための溶
剤としては、特に限定されないが、たとえばエタノール
が好ましく用いられる。シリコーンオイル原液と溶剤と
の重量比は、特に限定されないが、１：１００〜１：１
０００程度が好ましい。
【００６２】本実施形態に係る積層セラミックコンデン
サの製造方法においても、前記第１実施形態と同様に、
第１端子電極６のエッジ線６０の寸法バラツキを小さく
することができる。なお、第２端子電極８のエッジ線の
寸法バラツキは、乾燥炉４６における第１回目の乾燥工
程での熱処理により、第１端子電極６のエッジ線６０の
寸法バラツキと同様に抑制されている。したがって、本
実施形態に係る製造方法によっても、前記第１実施形態
と同様に、信頼性および耐久性を向上させた積層セラミ
ックコンデンサ２を、高生産効率で製造することができ
る。
【００６３】（その他の実施形態）なお、本発明は、上
述した実施形態に限定されず、種々に改変することがで
きる。
【００６４】たとえば上述した第１および第２実施形態
では、コンデンサ素体４とゴム板２２とを接触させて熱
処理したが、コンデンサ素体４とゴム板２２とを非接触
状態で熱処理しても、本発明の効果が得られることが期
待できる。
【００６５】また、上述した実施形態では、端子電極を
持つ電子部品として、積層セラミックコンデンサを例示
したが、本発明の製造方法により製造される電子部品と
しては、積層セラミックコンデンサに限らず、チップバ
リスタ、チップサーミスタ、チップ抵抗、チップインダ
クター、その他の表面実装（ＳＭＤ）チップ型電子部品
などの端子電極を持つ電子部品を製造する場合全てに適
用することができる。
【００６６】
【実施例】以下、本発明のさらに具体的な実施例を挙
げ、本発明をさらに詳細に説明するが、本発明は、これ
ら実施例に限定されない。
【００６７】実施例１ まず、図１に示すコンデンサ素体４を作成した。まず、
チタン酸バリウムを主成分とする誘電体原料と、アクリ
ル樹脂、塩化メチレン、酢酸エチル、ミネラルスピリッ
トおよびアセトンとをボールミルにて混合し、ペースト
化した誘電体層用ペーストを得た。
【００６８】次に、内部電極用ペーストについては、平
均粒径０．２〜０．８μｍのニッケル粒子と、有機ビヒ
クル（エチレンセルロース樹脂をブチルカルビトールに
溶解したもの）と、ブチルカルビトールとをロールによ
り混練しペースト化したものを用いた。
【００６９】端子電極用ペーストについては、平均粒径
０．５μｍの銅粒子と、有機ビヒクル（エチレンセルロ
ース樹脂をブチルカルビトールに溶解したもの）と、ブ
チルカルビトールとを混練しペースト化したものを用い
た。
【００７０】次に、上述した誘電体層用ペーストを用い
てＰＥＴフィルム上に厚さ１５μｍのグリーンシートを
形成し、この上に内部電極用ペーストを印刷した後、Ｐ
ＥＴフィルムからグリーンシートを剥離した。次いで、
こうして得られた複数枚のグリーンシートを積層し、加
圧圧着することでグリーンシートの積層体を作製した。
内部電極を有するグリーンシートの積層数は４層とし
た。
【００７１】次いで、グリーンシートの積層体を所定サ
イズに切断し、脱バインダ処理、焼成およびアニールを
行って、積層セラミック焼成体から成るコンデンサ素体
４を得た。コンデンサ素体４の寸法は、１．０×０．５
×０．３ｍｍの直方体形状であった。
【００７２】脱バインダ処理は、昇温時間１５℃／時
間、保持温度２８０℃、保持時間８時間、空気雰囲気の
条件で行った。また、焼成は、昇温速度２００℃／時
間、保持温度１３８０℃、保持時間２時間、冷却速度３
００℃／時間、還元性雰囲気の条件で行った。アニール
は、保持温度９００℃、保持時間９時間、冷却速度３０
０℃／時間、酸化雰囲気の条件で行った。
【００７３】次いで、これらのコンデンサ素体４の両端
部４ａおよび４ｂをサンドブラストにて研磨した後、各
素体４を、図３に示す素体保持具２０のゴム板２２に形
成された各貫通孔２６の内部に完全に挿入した。ゴム板
２２の材質は、シリコーンゴムであった。素体保持具２
０としては、具体的には、パロマー社製のものを用い
た。
【００７４】その状態で、保持具２０を素体４と共に、
乾燥炉へ入れて、１００°Ｃの雰囲気温度で熱処理し
た。熱処理時間は、５．０分であった。
【００７５】次に、ゴム板２２の各貫通孔２６から素体
４の第１端部４ａのみがゴム板２２の第１面２２ａから
所定長Ｌ１（＝０．５ｍｍ）の長さで突出させ、その状
態で、保持具２０を移動し、保持具２０に保持してある
全ての素体４の第１端部を、ペースト塗布具３０に貯留
してある端部電極用ペースト３２（厚みＴ１＝１００μ
ｍ）に浸漬した。
【００７６】その後、素体４が保持された状態の保持具
２０を乾燥炉の内部に搬送し、各素体４の第１端部４ａ
に形成されたペースト膜６ａを乾燥させた。乾燥炉にお
ける乾燥温度は、１００°Ｃであり、乾燥時間は５．０
分であった。
【００７７】ペースト膜６ａの乾燥後には、図７に示す
ように、各素体４の第２端部４ｂが、ゴム板２２の第２
面２２ｂから突出する位置まで、各素体４を、貫通孔２
６の内部に沿って移動させた。第２面２２ｂからの第２
端部４ｂの突出長さは、図４に示す所定長Ｌ１と略同等
であった。
【００７８】図７に示す状態で、保持具２０の表裏面を
ひっくり返し、図４に示す状態と同じ状態とし、次に、
前述した方法と同様にして、各素体４の第２端部４ｂに
端部電極用ペースト３２を塗布し、その後に乾燥させ
た。
【００７９】各素体４の両端に乾燥したペースト膜が形
成された後に、各素体４を、ゴム板２２の各貫通孔２６
から取り出し、その後、端子電極形成のための焼成を行
った。
【００８０】焼成は、加湿した窒素ガスおよび水素ガス
雰囲気中において、８００℃にて１０分間行い、図１に
示す積層セラミックコンデンサ２を製造した。
【００８１】こうして得られた積層セラミックコンデン
サ２の３０個の試料について、図２に示す第１端部電極
６のエッジ線６０の寸法バラツキΔＷを、顕微鏡により
測定し、バラツキの最小値および最大値を求めた。結果
を下記の表１に示す。表１に示すように、寸法バラツキ
ΔＷは、９０〜１９０μｍであった。
【００８２】
【表１】
【００８３】実施例２ 素体４の第１端部４ａに端部電極用ペーストを塗布する
前の熱処理温度を１５０°Ｃとした以外は、前記実施例
１と同様にして、積層セラミックコンデンサ２を製造し
た。
【００８４】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、９０〜１００μｍであった。
【００８５】実施例３ 素体４の第１端部４ａに端部電極用ペーストを塗布する
前の熱処理温度を２００°Ｃとした以外は、前記実施例
１と同様にして、積層セラミックコンデンサ２を製造し
た。
【００８６】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、１〜３８μｍであった。
【００８７】実施例４ 素体４の第１端部４ａに端部電極用ペーストを塗布する
前の熱処理温度を２５０°Ｃとした以外は、前記実施例
１と同様にして、積層セラミックコンデンサ２を製造し
た。
【００８８】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、１〜４０μｍであった。
【００８９】実施例５ 素体４を素体保持具２０に取り付ける前に、各素体４
を、シリコーンオイル（（株）東芝シリコン社製のＴＳ
Ｆタイプ）の原液中に浸し、その後、常温２５°Ｃで、
５．０分間放置し、その後、素体４を素体保持具２０に
取り付け、熱処理を行うことなく、各素体４の第１端部
４ａに端部電極用ペーストを塗布した以外は、前記実施
例１と同様にして、積層セラミックコンデンサ２を製造
した。
【００９０】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、１〜３５μｍであった。
【００９１】実施例６ 素体４を素体保持具２０に取り付ける前に、各素体４
を、シリコーンオイル（（株）東芝シリコン社製のＴＳ
Ｆタイプ）の原液を溶剤で薄めた溶液中に浸し、その
後、２００°Ｃで、５．０分間乾燥させて溶剤を蒸発さ
せ、その後、素体保持具２０に取り付け、熱処理を行う
ことなく各素体４の第１端部４ａに端部電極用ペースト
を塗布した以外は、前記実施例１と同様にして、積層セ
ラミックコンデンサ２を製造した。シリコーンオイルの
原液を薄めた溶剤としては、エタノールを用い、シリコ
ーンオイル原液と溶剤との重量比は、１：２００であっ
た。
【００９２】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、０〜４２μｍであった。
【００９３】実施例７ 素体４を素体保持具２０に取り付ける前に、各素体４
を、シリコーンオイル（（株）東芝シリコン社製のＴＳ
Ｆタイプ）の原液を溶剤で薄めた溶液中に浸し、その
後、２００°Ｃで、５．０分間乾燥させて溶剤を蒸発さ
せ、その後、素体保持具２０に取り付け、熱処理を行う
ことなく各素体４の第１端部４ａに端部電極用ペースト
を塗布した以外は、前記実施例１と同様にして、積層セ
ラミックコンデンサ２を製造した。シリコーンオイルの
原液を薄めた溶剤としては、エタノールを用い、シリコ
ーンオイル原液と溶剤との重量比は、１：５００であっ
た。
【００９４】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、０〜３６μｍであった。
【００９５】比較例１ 素体４の第１端部４ａに端部電極用ペーストを塗布する
前に、何ら熱処理することなく、常温２５°Ｃに保持し
た以外は、前記実施例１と同様にして、積層セラミック
コンデンサ２を製造した。
【００９６】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、１００〜２００μｍであった。
【００９７】比較例２ 素体４を素体保持具２０に取り付ける前に、各素体４を
単独で２００°Ｃに５．０分間熱処理し、その後、常温
まで冷却された各素体４を、素体保持具２０に取り付
け、第１端部４ａに端部電極用ペーストを塗布した以外
は、前記実施例１と同様にして、積層セラミックコンデ
ンサ２を製造した。
【００９８】図２に示す第１端部電極６のエッジ線６０
の寸法バラツキΔＷを、前記第１実施例と同様にして測
定した。結果を下記の表１に示す。表１に示すように、
寸法バラツキΔＷは、１１０〜１９０μｍであった。
【００９９】評価 表１に示すように、実施例１〜７に係る製造方法によれ
ば、比較例１および２に係る製造方法に比較し、端子電
極のエッジ線のバラツキを抑制することができることが
確認できた。
【図面の簡単な説明】
【図１】 図１は本発明の１実施形態に係る積層セラミ
ックコンデンサの一部切り欠き斜視図である。
【図２】 図２は積層セラミックコンデンサの平面図で
ある。
【図３】 図３は積層セラミックコンデンサの製造過程
で用いる素体保持具の斜視図である。
【図４】 図４は素体保持具に保持されたコンデンサ素
体の端部に電極用ペーストを塗布する工程を示す要部断
面図である。
【図５】 図５は図４に示すV−V線に沿う要部断面図で
ある。
【図６】 図６は図４に示す工程の続きの工程を示す要
部断面図である。
【図７】 図７は図６に示す工程の続きの工程を示す要
部断面図である。
【図８】 図８は本発明の他の実施形態に係る積層セラ
ミックコンデンサの製造工程を示す概略図である。
【符号の説明】
２… セラミックコンデンサ ４… コンデンサ素体 ６… 第１端子電極 ８… 第２端子電極 １０… 誘電体層 １２… 第１内部電極層 １４… 第２内部電極層 ２０… 素体保持具 ２２… ゴム板 ２６… 貫通孔 ２８… 補強板 ３０… ペースト塗布具 ３２… 端部電極用ペースト ４２… 塗布ローラ ６０… エッジ線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンディ グリーン アメリカ合衆国 30292、 ジョージア州、 ウィリアムソン、 ハフ クリーク ロ ード 311 Ｆターム(参考） 5E001 AB03 AC03 AC09 AD03 AE00 AE01 AE02 AE03 AF06 AH01 AH05 AH06 AH09 AJ03 5E082 AA01 AB03 BC19 BC38 EE04 EE23 EE35 EE42 FG06 FG26 FG27 FG52 GG10 GG11 GG28 JJ03 JJ12 JJ23 LL02 LL03 LL35 MM11 MM13 MM17 MM22 MM24 PP05 PP06

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 端子電極を形成すべき電子部品用素体を
    ゴム部材で保持した状態で熱処理する熱処理工程と、 熱処理された前記素体に電極用ペーストを塗布する塗布
    工程と、 電極用ペーストが塗布された前記素体を乾燥させる乾燥
    工程とを有する、 端子電極を持つ電子部品の製造方法。
  2. 【請求項２】 前記熱処理工程における加熱温度が８０
    〜３００°Ｃであり、熱処理時間が２分以上である請求
    項１に記載の電子部品の製造方法。
  3. 【請求項３】 前記ゴム部材がシリコーンゴムを主成分
    とする部材で構成してある請求項１に記載の電子部品の
    製造方法。
  4. 【請求項４】 前記素体が、内部電極層と誘電体層とが
    交互に積層してあるコンデンサ素体である請求項１に記
    載の電子部品の製造方法。
  5. 【請求項５】 第１および第２端子電極を形成すべき電
    子部品用素体をゴム部材で保持した状態で熱処理する熱
    処理工程と、 熱処理された前記素体の第１端部に第１端子電極用ペー
    ストを塗布する第１塗布工程と、 第１端子電極用ペーストが塗布された前記素体を乾燥さ
    せる第１乾燥工程と、 前記素体の第２端部に第２端子電極用ペーストを塗布す
    る第２塗布工程と、 前記第２端部に第２端子電極用ペーストが塗布された前
    記素体を乾燥させる第２乾燥工程とを有する、 端子電極を持つ電子部品の製造方法。
  6. 【請求項６】 前記熱処理工程における加熱温度が８０
    〜３００°Ｃであり、熱処理時間が２分以上である請求
    項５に記載の電子部品の製造方法。
  7. 【請求項７】 前記熱処理工程における加熱温度が、前
    記第１および第２乾燥工程における乾燥温度と略同一で
    ある請求項５に記載の電子部品の製造方法。
  8. 【請求項８】 前記ゴム部材がシリコーンゴムを主成分
    とする部材で構成してある請求項５に記載の電子部品の
    製造方法。
  9. 【請求項９】 前記素体が、内部電極層と誘電体層とが
    交互に積層してあるコンデンサ素体である請求項５に記
    載の電子部品の製造方法。
  10. 【請求項１０】 端子電極を形成すべき電子部品用素体
    を、シリコーンゴムと共に熱処理する熱処理工程と、 熱処理された前記素体に電極用ペーストを塗布する塗布
    工程と、 電極用ペーストが塗布された前記素体を乾燥させる乾燥
    工程とを有する、 端子電極を持つ電子部品の製造方法。
  11. 【請求項１１】 前記熱処理工程における加熱温度が８
    ０〜３００°Ｃであり、熱処理時間が２分以上である請
    求項１０に記載の電子部品の製造方法。
  12. 【請求項１２】 前記素体が、内部電極層と誘電体層と
    が交互に積層してあるコンデンサ素体である請求項１０
    に記載の電子部品の製造方法。
  13. 【請求項１３】 端子電極を形成すべき電子部品用素体
    を、シリコーン油を含む溶液に浸漬させる浸漬工程と、 その後、前記素体に電極用ペーストを塗布する塗布工程
    と、 電極用ペーストが塗布された前記素体を乾燥させる乾燥
    工程とを有する、 端子電極を持つ電子部品の製造方法。
  14. 【請求項１４】 前記浸漬工程の後に、前記素体を乾燥
    させ、その後、前記塗布工程を行う請求項１３に記載の
    電子部品の製造方法。
  15. 【請求項１５】 前記素体が、内部電極層と誘電体層と
    が交互に積層してあるコンデンサ素体である請求項１３
    に記載の電子部品の製造方法。
JP22012199A 1999-03-22 1999-08-03 端子電極を持つ電子部品の製造方法 Expired - Fee Related JP3562629B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/273,274 US6254715B1 (en) 1999-03-22 1999-03-22 Process for production of electronic component having terminal electrode
US09/273274 1999-03-22

Publications (2)

Publication Number Publication Date
JP2000277373A true JP2000277373A (ja) 2000-10-06
JP3562629B2 JP3562629B2 (ja) 2004-09-08

Family

ID=23043261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22012199A Expired - Fee Related JP3562629B2 (ja) 1999-03-22 1999-08-03 端子電極を持つ電子部品の製造方法

Country Status (2)

Country Link
US (1) US6254715B1 (ja)
JP (1) JP3562629B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124490A (ja) * 2009-12-14 2011-06-23 Tdk Corp チップ部品の製造方法
KR20160025473A (ko) 2014-08-27 2016-03-08 가부시키가이샤 무라타 세이사쿠쇼 전자부품의 제조 방법 및 막 형성 장치
JP2020120100A (ja) * 2019-01-21 2020-08-06 太陽誘電株式会社 セラミック電子部品およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772954B2 (ja) * 1999-10-15 2006-05-10 株式会社村田製作所 チップ状部品の取扱方法
JP2001118731A (ja) * 1999-10-19 2001-04-27 Murata Mfg Co Ltd チップ型複合電子部品およびその製造方法
JP2001185437A (ja) * 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP3785966B2 (ja) * 2001-08-23 2006-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
KR100649580B1 (ko) * 2003-12-15 2006-11-28 삼성전기주식회사 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터
CN100386828C (zh) * 2004-04-29 2008-05-07 立昌先进科技股份有限公司 能改善电极端面可靠度的集成式电子组件制备方法
US20060034029A1 (en) * 2004-08-13 2006-02-16 Cyntec Company Current detector with improved resistance adjustable range and heat dissipation
JP2006093449A (ja) * 2004-09-24 2006-04-06 Fuji Photo Film Co Ltd 積層構造体及び積層構造体アレイ、並びに、それらの製造方法
US20070175020A1 (en) * 2006-01-27 2007-08-02 Matsushita Electric Industrial Co., Ltd. Method for producing solid state battery
JP2009130180A (ja) * 2007-11-26 2009-06-11 Sony Corp 電子機器の製造方法および電子機器
US8116102B2 (en) * 2007-12-26 2012-02-14 Infineon Technologies Ag Integrated circuit device and method of producing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395184A (en) 1980-02-21 1983-07-26 Palomar Systems & Machines, Inc. Means and method for processing miniature electronic components such as capacitors or resistors
JPS57207328A (en) 1981-05-28 1982-12-20 Paromaa System Ando Mashiinzu Method and device for coating small electric part terminal
CA1206547A (en) 1981-10-22 1986-06-24 Denver Braden Means for processing miniature electronic components such as capacitors or resistors
US4561954A (en) * 1985-01-22 1985-12-31 Avx Corporation Method of applying terminations to ceramic bodies
US4859498A (en) * 1987-11-18 1989-08-22 Murata Manufacturing Co., Ltd. Chip component holding plate
JPH02305401A (ja) 1989-05-19 1990-12-19 Matsushita Electric Ind Co Ltd チップ部品
JPH04352309A (ja) 1991-05-29 1992-12-07 Rohm Co Ltd 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法
JP2760189B2 (ja) * 1991-11-08 1998-05-28 株式会社村田製作所 チップ部品の電極形成装置
JP3121119B2 (ja) * 1992-06-16 2000-12-25 ローム株式会社 積層セラミックコンデンサの外部電極の形成方法
JP3175357B2 (ja) * 1992-11-27 2001-06-11 株式会社村田製作所 電子部品の製造方法および装置
JP3331566B2 (ja) * 1993-07-12 2002-10-07 三菱マテリアル株式会社 チップ型電子部品の端子電極形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124490A (ja) * 2009-12-14 2011-06-23 Tdk Corp チップ部品の製造方法
KR20160025473A (ko) 2014-08-27 2016-03-08 가부시키가이샤 무라타 세이사쿠쇼 전자부품의 제조 방법 및 막 형성 장치
JP2016048724A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 電子部品の製造方法および成膜装置
US10418190B2 (en) 2014-08-27 2019-09-17 Murata Manufacturing Co., Ltd. Electronic component manufacturing method and film forming apparatus
JP2020120100A (ja) * 2019-01-21 2020-08-06 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7381272B2 (ja) 2019-01-21 2023-11-15 太陽誘電株式会社 セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
US6254715B1 (en) 2001-07-03
JP3562629B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
JP3562629B2 (ja) 端子電極を持つ電子部品の製造方法
JP4483508B2 (ja) 積層型電子部品の製造方法
US10847318B2 (en) Method of manufacturing ceramic electronic component
JP5221059B2 (ja) 電極段差吸収用印刷ペーストおよび積層セラミック電子部品の製造方法
JP4428852B2 (ja) 積層型電子部品およびその製法
JP2011211033A (ja) 積層セラミック電子部品の製造方法
JP2007234829A (ja) 積層型セラミック電子部品の製造方法
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2006324637A (ja) 共材粒子、その製造方法、電極ペースト、電子部品の製造方法
US7491283B2 (en) Production method of multilayer electronic device
CN100557733C (zh) 印刷电路板的层叠方法和层叠陶瓷电子部件的制造方法
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP2011216539A (ja) 電子部品の製造方法
US20070023124A1 (en) Coating composition for green sheet, green sheet, method for producing green sheet, and method for producing electronic component
JP5177452B2 (ja) 積層型電子部品の製造方法
JP4432882B2 (ja) 積層型電子部品およびその製造方法
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4784264B2 (ja) 積層型電子部品の製造方法
US20080212258A1 (en) Electronic device and manufacturing method thereof
JP2007294886A (ja) 積層型電子部品の製造方法
JP2001122660A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2011151149A (ja) 積層型電子部品の製造方法
JP4088428B2 (ja) 積層型電子部品の製造方法
JP4088594B2 (ja) 導電体ペースト、電子部品およびそれらの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040315

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees