JP2000242466A - コンピュータシステム - Google Patents

Abstract

(57)【要約】 【課題】 データの圧縮／解凍を伴うＤＭＡ転送時にお
けるデータ処理を高速に行うことが可能なコンピュータ
システムを提供する。 【解決手段】 プロセッサ２は、コンピュータシステム
全体の制御を行い、主記憶装置１及びＩ／Ｏ制御装置３
におけるデータの入出力を行い、データ処理を行う演算
装置である。Ｉ／Ｏ制御装置３は、図示しないＣＲＴ，
ディスク装置やプリンタ装置等のＩ／Ｏ装置と接続され
ており、プロセッサ２からの制御信号により前記Ｉ／Ｏ
装置とのデータの入出力を制御する。 主記憶装置１
は、主記憶制御部１３と、記憶部１２と、データ圧縮部
１１から構成されており、プロセッサ２のデータ処理に
おいて使用されるプログラムやデータを記憶する。主記
憶制御部１３は、バス４上に流れている制御信号及びデ
ータを常に監視する。データ圧縮部１１は、入力される
データの圧縮解凍を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ圧縮／解凍
機能付きの記憶装置が設けられたコンピュータシステム
に係わるものである。

【０００２】

【従来の技術】従来のデータ圧縮を行うコンピュータシ
ステムは、図２に示すようにプロセッサ１０２上にデー
タ圧縮部１１１が存在している。そして、このコンピュ
ータシステムは、ＤＭＡ（ダイレクトメモリアクセス）
転送された圧縮データを解凍して主記憶装置１に格納す
るとき、Ｉ／Ｏ（入出力）制御装置１０３から出力され
た圧縮データを、圧縮された状態のまま主記憶装置１に
格納する。

【０００３】次に、プロセッサ１０２は、この圧縮され
たデータを主記憶装置１０５から取り出し、データ圧縮
部１１１で解凍する。そして、プロセッサ１０２は、解
凍し終えたデータを主記憶装置１０５に再度格納してい
る。

【０００４】また、プロセッサ１０２は、圧縮したデー
タをＩ／Ｏ制御装置１０３にＤＭＡ転送するとき、主記
憶装置１から圧縮要求のあったデータを取り出し、デー
タ圧縮部１１１において圧縮したのち主記憶装置１０５
に格納する。次に、プロセッサ１０２は、主記憶装置１
０５からＤＭＡ転送でＩ／Ｏ制御装置１０３にこの圧縮
データを送出する。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たコンピュータシステムは、圧縮及び解凍するため、一
旦データを主記憶装置１０５から取り出し、プロセッサ
１０２のデータ圧縮部１１１で処理したあと、再度、主
記憶装置１０５上へ書き戻す必要があるため、バス１０
４上のデータ転送頻度が大きくなり、バス４上のトラフ
ィックの増加や、主記憶装置１０５に対する圧縮／解凍
を伴うデータ処理の速度が低下するという問題があっ
た。

【０００６】本発明は、このような背景の下になされた
もので、データの圧縮／解凍を伴うＤＭＡ転送時におけ
るデータ処理を高速に行うことが可能なコンピュータシ
ステムを提供する事にある。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
コンピュータシステムにおいて、ＣＰＵと、このＣＰＵ
から出力される第１の制御信号に基づき、外部装置との
データの入出力を制御する入出力制御手段と、この入出
力制御手段から出力される第２の制御信号に基づき、前
記データの圧縮／解凍処理を行いつつ、このデータの書
き込み処理及び読み出し処理が行われる記憶部とを具備
することを特徴とする。

【０００８】請求項２記載の発明は、請求項１記載のコ
ンピュータシステムにおいて、前記第２の制御信号が前
記データのデータ圧縮の有無を示すフラグを有している
ことを特徴とする。

【０００９】請求項３記載の発明は、請求項１または請
求項２に記載のコンピュータシステムにおいて、前記フ
ラグがデータ圧縮を示しているとき、前記データが前記
記憶部に書き込まれる場合、前記記憶部がこのデータを
解凍した後に書き込み処理を行い、前記データが前記記
憶部から読み出される場合、前記記憶部がこのデータの
圧縮を行った後に読み出し処理を行うことを特徴とす
る。

【００１０】本発明によるコンピュータシステムは、デ
ータ圧縮／解凍機能が設けられた主記憶装置を具備し、
ＤＭＡ転送時の圧縮データの授受における処理速度の向
上とバスへのトラフィックの減少をはかるものである。
このため、図１において、ＤＭＡ転送時に、主記憶装置
１に格納されているデータを圧縮して、この圧縮された
データをＩ／Ｏ制御装置３に送出するとき、主記憶装置
１内の主記憶制御部１３は、記憶部１２にあるデータを
データ圧縮部１１に圧縮されるデータを送り、データ圧
縮部１１において圧縮された圧縮データをバス４に送出
する。また、圧縮データを主記憶装置１に取り込む際、
主記憶制御部１３は、この圧縮データをデータ圧縮部１
１に送り、データ圧縮部１１により解凍されたデータを
記憶部１２に格納する。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よるコンピュータシステムの構成を示すブロック図であ
る。この図において、プロセッサ２（請求項のＣＰＵ：
中央処理装置）は、コンピュータシステム全体の制御を
行い、主記憶装置１及びＩ／Ｏ制御装置３におけるデー
タの入出力を行い、データ処理を行う演算装置である。

【００１２】Ｉ／Ｏ制御装置３（請求項の入出力制御手
段）は、図示しないＣＲＴ（表示装置），ディスク装置
（外部記憶装置）やプリンタ装置等のＩ／Ｏ装置と接続
されており、プロセッサ２からの制御信号により前記Ｉ
／Ｏ装置とのデータの入出力を制御する。また、Ｉ／Ｏ
制御装置３は、ＤＭＡ転送のとき、主記憶装置１とのデ
ータの授受をプロセッサ２を介さずに直接行う。

【００１３】主記憶装置１（請求項の記憶部）は、主記
憶制御部１３と、記憶部１２と、データ圧縮部１１から
構成されており、プロセッサ２のデータ処理において使
用されるプログラムやデータを記憶する。

【００１４】主記憶制御部１３は、バス４上に流れてい
る制御信号及びデータを常に監視しており、主記憶装置
１に対する、データの書込要求やデータの読み出し要求
の有無をチェックしている。また、主記憶制御部１３
は、Ｉ／Ｏ制御装置３からの制御信号に含まれる圧縮デ
ータの格納／送出要求を示すフラグの有無もチェックし
ている。

【００１５】さらに、主記憶制御部１３は、主記憶装置
１に書き込む要求が来たとき、フラグが圧縮された圧縮
データを示す場合、このデータをデータ圧縮部１１に送
出し、解凍を行い、解凍されたデータを記憶部１２の所
定の領域へ書き込む。一方、主記憶制御部１３は、フラ
グが圧縮されていないデータを示す場合、このデータを
直接に記憶部１２の所定の領域へデータを書き込む。

【００１６】また、主記憶制御部１３は、主記憶装置１
からデータをバス４上に読み出す要求を受けたとき、フ
ラグが圧縮された圧縮データを示している場合、記憶部
１２の所定の領域に記憶されているデータをデータ圧縮
部１１に送り、データ圧縮部１１で圧縮された圧縮デー
タを受け取り、バス４上に出力する。

【００１７】一方、主記憶制御部１３は、主記憶装置１
からデータをバス４上に読み出す要求を受けたとき、フ
ラグが圧縮された圧縮データを示していない場合、記憶
部１２の所定の領域から直接データを読み出し、読み出
されたデータをバス４上へ出力する。

【００１８】圧縮部１１は、主記憶制御部１３から入力
される圧縮データを解凍し、解凍されたデータを記憶部
１２へ書き込み、また記憶部１２から入力されるデータ
を圧縮し、圧縮された圧縮データを記憶制御部１３に出
力する。記憶部１２は、主記憶制御部１３またはデータ
圧縮部１１から入力されるデータを格納し、プロセッサ
２及びＩ／Ｏ制御装置３からの制御信号により、記憶部
１２からデータを出力する。

【００１９】次に、図１を用いて、一実施形態の動作例
を説明する。圧縮データのＤＭＡ転送には、主記憶装置
１内の記憶部１２に記憶されているのデータを圧縮して
Ｉ／Ｏ制御装置３に送るときと、Ｉ／Ｏ制御装置３から
送られてきた圧縮データを解凍して主記憶装置１内の記
憶部１２に記憶させるときがある。

【００２０】初めに、主記憶装置１の記憶部１２からＩ
／Ｏ制御装置３に圧縮データにＤＭＡ転送する処理の説
明を行う。例えば、主記憶装置１からＩ／Ｏ制御装置３
に圧縮データを送出する場合、Ｉ／Ｏ制御装置３から主
記憶装置１に対して、バス４を介してデータの転送要求
を示す制御信号が出力される。

【００２１】この転送要求の制御信号には、従来一般的
に使用されているＤＭＡ転送の要求命令に加え、圧縮デ
ータの有無を示す１ビットのフラグが設けられている。
ここで、例えば、フラグが「１」の場合に圧縮データを
示し、フラグが「０」の場合に通常の圧縮されないデー
タを示すとする。そして、主記憶装置１内の主記憶制御
部１３は、常にバス４上の制御信号を監視している。

【００２２】このため、主記憶制御部１３は、入力され
る制御信号を判定し、入力された制御信号がＩ／Ｏ制御
装置３から主記憶制御部１３に対し出力されるＤＭＡ転
送の制御信号であることを検出する。そして、主記憶制
御部１３は、ＤＭＡ転送の制御信号であることを検出し
た後、圧縮データの有無のフラグの判定を行う。

【００２３】この結果、ビットを確認する。主記憶制御
部１３は、圧縮データの有無を示すフラグが「１」の場
合、すなわち圧縮データを示す場合には、主記憶部１２
からデータを読み出し、読み出されたデータをデータ圧
縮部１１へ出力する。これにより、圧縮部１１は、記憶
部１２からデータが入力されると、この入力されたデー
タを圧縮する。

【００２４】そして、圧縮部１１は、記憶制御部１３へ
圧縮された圧縮データを出力する。これにより、記憶制
御部１３は、入力される圧縮データをバス４を介してＩ
／Ｏ制御装置３へ出力する。この結果、主記憶制御部１
３は、Ｉ／Ｏ制御装置３の出力した制御信号の命令通
り、圧縮された圧縮データをＩ／Ｏ制御装置３へ出力す
ることが可能である。

【００２５】次に、主記憶装置１がＩ／Ｏ制御装置３か
ら入力される圧縮データを記憶部１２へ格納する処理を
説明する。例えば、Ｉ／Ｏ制御装置３から主記憶装置１
にデータをＤＭＡ転送させる場合、Ｉ／Ｏ制御装置３か
ら主記憶装置１に対して、主記憶装置１にデータを格納
する転送要求の制御信号がバス４を介して出力される。

【００２６】そして、Ｉ／Ｏ制御装置３は、制御信号に
続き、圧縮された圧縮データを主記憶装置１へ出力す
る。主記憶装置１内の主記憶制御部１３は、バス４を介
して入力される制御信号に設けられている圧縮データを
示すフラグの判定を行う。

【００２７】主記憶制御部１３は、圧縮データ有無のフ
ラグが「１」であることを検出した場合、すなわち圧縮
データを示す場合には、制御信号に続いて入力される、
Ｉ／Ｏ制御装置３からバス４上に出力された圧縮データ
を圧縮部１１に送る。そして、圧縮部１１は、主記憶制
御部１３から入力された圧縮データの解凍を行う。

【００２８】次に、圧縮部１１は、解凍されたデータを
記憶部１２へ出力する。これにより、記憶部１２は、圧
縮部１１から入力されるデータを書き込む。また、主記
憶制御部１３は、圧縮データ有無のフラグが「０」であ
ることを検出した場合、すなわち圧縮データを示す場合
には、制御信号に続いて入力されるデータを記憶部１２
へ出力する。これにより、記憶部１２は、圧縮部１１か
ら入力されるデータを書き込む。

【００２９】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。

【００３０】

【発明の効果】本発明によれば、ＣＰＵと、このＣＰＵ
から出力される第１の制御信号に基づき、外部装置との
データの入出力を制御する入出力制御手段と、この入出
力制御手段から出力される第２の制御信号に基づき、前
記データの圧縮／解凍処理を行いつつ、このデータの書
き込み処理及び読み出し処理が行われる記憶部とを具備
するため、記憶部内においてデータの圧縮及び解凍を行
うので、従来例の様に記憶部外の装置により行うデータ
の圧縮／解凍に比較して、ＤＭＡ転送された圧縮データ
を解凍して記憶部に記憶させる速度と、記憶部に記憶さ
れているデータを圧縮してＤＭＡ転送される速度を向上
させ、また記憶部においてデータを圧縮／解凍すること
により、データの圧縮／解凍を行う度に記憶部からバス
上へデータを出力することが無いので、バスのデータ転
送のトラフィックを軽減させることが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施形態によるコンピュータシス
テムの構成を示すブロック図である。

【図２】 従来例によるコンピュータシステムの構成を
示すブロック図である。

【符号の説明】

１ 主記憶装置 ２ プロセッサ ３ Ｉ／Ｏ制御装置 ４ バス １１ データ圧縮部 １２ 記憶部 １３ 主記憶制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと、 このＣＰＵから出力される第１の制御信号に基づき、外
   部装置とのデータの入出力を制御する入出力制御手段
   と、 この入出力制御手段から出力される第２の制御信号に基
   づき、前記データの圧縮／解凍処理を行いつつ、このデ
   ータの書き込み処理及び読み出し処理が行われる記憶部
   とを具備することを特徴とするコンピュータシステム。
2. 【請求項２】 前記第２の制御信号が前記データのデー
   タ圧縮の有無を示すフラグを有していることを特徴とす
   る請求項１記載のコンピュータシステム。
3. 【請求項３】 前記フラグがデータ圧縮を示していると
   き、前記データが前記記憶部に書き込まれる場合、前記
   記憶部がこのデータを解凍した後に書き込み処理を行
   い、前記データが前記記憶部から読み出される場合、前
   記記憶部がこのデータの圧縮を行った後に読み出し処理
   を行うことを特徴とする請求項１または請求項２に記載
   のコンピュータシステム。