JPH09198302A - 主記憶制御回路及び主記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、メモリ利用効率及びイメージ処理
等のデータ処理効率を向上を図るものである。 【解決手段】 入力されたデータを圧縮・伸長処理し、
処理済みデータとして出力するデータ処理手段と、主メ
モリへのアクセス対象となるデータが圧縮・伸長処理の
対象となるか否かを判定する処理判定手段と、主メモリ
に対し、アクセスがされた場合に、外部から入力された
データの書き込み処理もしくは主メモリから読み出した
データの外部への出力処理を制御するデータ制御手段
と、圧縮・伸長されると判定された場合に、データ制御
手段から書き込み処理もしくは外部への出力処理の対象
となるデータを一旦引継ぎ、当該データ及び判定された
圧縮処理・伸長処理の別をデータ処理手段に入力後、そ
の処理済みデータを受け取ってデータ制御手段に戻す処
理対象データ制御手段とを備えた主記憶装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は主記憶制御回路及
び主記憶装置、更に詳しくは物理的な記憶素子にデータ
を入出力する前後のデータ処理の部分に特徴のある主記
憶制御回路及び主記憶装置に関するものである。

【０００２】

【従来の技術】近年計算機においては、画像データ等の
大量のデータを取り扱うようになっている。このような
大量データの取扱いを容易にするため、画像圧縮などの
データ圧縮技術が開発され、計算機上でのデータの圧縮
・伸長処理（イメージ処理等）が頻繁に行われるように
なっている。

【０００３】このようなデータの圧縮・伸長処理は、特
に計算機内の主記憶装置への書き込み、読み出しに伴っ
て行われることが多く、従来は図９に示すような装置が
用いられていた。

【０００４】図９は従来の主記憶装置を有する計算機シ
ステムの一例を示す図である。この計算機システムに
は、ＣＰＵバス３１にＣＰＵ３２，主記憶装置３３，Ｉ
／Ｏポート３４，ローカルバスコントローラ３５が接続
されている。

【０００５】また、主記憶装置３３にはＣＰＵバス３１
にメモリコントローラ３６が直接接続され、さらにこれ
に主メモリ３７が接続されている。一方、ローカルバス
コントローラ３５にはローカルバス３８が接続され、ロ
ーカルバスにイメージ処理である画像圧縮・伸長を行う
データ処理回路３９が接続されている。

【０００６】なお、主記憶装置といえば、物理的にデー
タを保存する主メモリそのものを指すこともあるが、本
明細書においては、主メモリに対するデータの入出力を
管理する主記憶制御回路（メモリコントローラを含む）
をも含めた概念として主記憶装置を定義する。

【０００７】このような計算機システムにおいて、ＣＰ
Ｕ３２からの、又はＩ／Ｏポート３４を介してシステム
内に入力される非圧縮のデータを、最終的に圧縮して主
メモリ３７に保存する場合を考える。

【０００８】図９の場合を含めた多くの場合、画像圧縮
・伸長のための回路（データ処理回路３９）は、ＣＰＵ
３２の負担を軽減する等ために、ＣＰＵ３２とは別途に
設けらている。

【０００９】したがって、例えばＣＰＵ３２から主記憶
装置３２に入力された非圧縮のデータＤ１は、まず、主
メモリ３７に格納される。次に、メモリコントローラ３
６は、この格納された非圧縮データを主メモリ３７から
取り出し、圧縮用データＤ２としてＣＰＵバス３１、ロ
ーカルバスコントローラ３５、ローカルバス３８を介し
てデータ処理回路３９に入力する。

【００１０】そして、データ処理回路３９にて圧縮され
た圧縮データＤ３は、再び同じ経路を通って主記憶装置
３３に入力され、メモリコントローラ３６は、これを圧
縮済みのデータとして主メモリ３７に保存する。

【００１１】

【発明が解決しようとする課題】上記処理を行う対象
が、例えば画像データであった場合、全画像データを一
旦全て主メモリ３７内に格納してそれから圧縮処理する
方式と、圧縮する処理単位毎に逐次データを格納，圧縮
処理する方式が考えられる。

【００１２】しかし、何れの場合であっても圧縮処理を
する際にデータ転送にある程度時間を要し、また、その
間ＣＰＵバス１が占有されてしまうので、折角データ処
理回路３９を設けたのに拘らず計算機システム処理能力
を十分に向上できないという問題点を生じる。

【００１３】また、図９に示すデータＤ１，Ｄ２，Ｄ３
という複雑なデータの流れは、このデータ流れが生じて
いる間待ち状態とされる各部の処理効率を下げ、ひいて
は計算機システム全体の処理効率を下げるものである。

【００１４】さらに、一旦処理前のデータを主メモリ３
７に格納するので、主メモリ３７の使用効率が低下する
という問題点がある。この問題は、全画像データを一旦
全て主メモリ３７内に記憶する方式ではより一層深刻で
ある。

【００１５】本発明は、このような実情を考慮してなさ
れたもので、その第１の目的は、メモリ利用効率及びイ
メージ処理等のデータ処理効率を向上させる主記憶制御
回路を提供することにある。また、第２の目的は、メモ
リ利用効率及びイメージ処理等のデータ処理効率を向上
させる主記憶装置を提供することにある。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、記憶素子を備えた主メ
モリを有する主記憶装置に使用される主記憶制御回路に
おいて、入力されたデータを圧縮もしくは伸長処理し、
処理済みデータとして出力するデータ処理手段と、外部
から主メモリに対し、書き込みもしくは読み出しアクセ
スがされる場合に、当該アクセス対象のデータが圧縮も
しくは伸長処理の対象となるか否かを判定する処理判定
手段と、外部から主メモリに対し、書き込みもしくは読
み出しアクセスがされた場合に、外部から入力されたデ
ータの書き込み処理もしくは主メモリから読み出したデ
ータの外部への出力処理を制御するデータ制御手段と、
処理判定手段によりアクセス対象のデータが圧縮もしく
は伸長処理の対象となると判定された場合に、データ制
御手段から書き込み処理もしくは外部への出力処理の対
象となるデータを一旦引継ぎ、当該データ及び処理判定
手段の判定した圧縮処理もしくは伸長処理の別をデータ
処理手段に入力後、データ処理手段からその処理済みデ
ータを受け取ってデータ制御手段に戻す処理対象データ
制御手段とを備えた主記憶制御回路である。

【００１７】また、請求項２に対応する発明は、記憶素
子を備えた主メモリを有する主記憶装置において、入力
されたデータを圧縮もしくは伸長処理し、処理済みデー
タとして出力するデータ処理手段と、外部から主メモリ
に対し、書き込みもしくは読み出しアクセスがされる場
合に、当該アクセス対象のデータが圧縮もしくは伸長処
理の対象となるか否かを判定する処理判定手段と、外部
から主メモリに対し、書き込みもしくは読み出しアクセ
スがされた場合に、外部から入力されたデータの書き込
み処理もしくは主メモリから読み出したデータの外部へ
の出力処理を制御するデータ制御手段と、処理判定手段
によりアクセス対象のデータが圧縮もしくは伸長処理の
対象となると判定された場合に、データ制御手段から書
き込み処理もしくは外部への出力処理の対象となるデー
タを一旦引継ぎ、当該データ及び処理判定手段の判定し
た圧縮処理もしくは伸長処理の別をデータ処理手段に入
力後、データ処理手段からその処理済みデータを受け取
ってデータ制御手段に戻す処理対象データ制御手段とを
備えた主記憶装置である。

【００１８】さらに、請求項３に対応する発明は、記憶
素子を備えた主メモリを有する主記憶装置において、入
力されたデータを圧縮もしくは伸長処理し、処理済みデ
ータとして出力するデータ処理手段と、主メモリにアク
セスがされる場合に、外部からの信号により当該アクセ
ス対象のデータが圧縮もしくは伸長処理の対象となるか
否かを判定する処理判定手段と、外部から主メモリに対
し、書き込みもしくは読み出しアクセスがされた場合、
又は外部から主メモリ内データの内部処理が指令された
場合に、外部から入力されたデータの書き込み処理もし
くは主メモリから読み出したデータの外部への出力処理
又は主メモリ内データの読み出し再書き込み処理を制御
するデータ制御手段と、処理判定手段によりアクセス対
象のデータが圧縮もしくは伸長処理の対象となると判定
された場合に、データ制御手段から書き込み処理もしく
は前記外部への出力処理又は読み出し再書き込み処理の
対象となるデータを一旦引継ぎ、当該データ及び処理判
定手段の判定した圧縮処理もしくは伸長処理の別をデー
タ処理手段に入力後、データ処理手段からその処理済み
データを受け取ってデータ制御手段に戻す処理対象デー
タ制御手段とを備えた主記憶装置である。

【００１９】さらに、請求項４に対応する発明は、請求
項２又は３に対応する発明において、データ処理手段に
おける処理対象となるデータが、画像データである主記
憶装置である。

【００２０】したがって、請求項１又は２に対応する発
明の主記憶制御回路もしくは主記憶装置においては、デ
ータ制御手段によって、外部から主メモリに対し、書き
込みもしくは読み出しアクセスがされた場合に、外部か
ら入力されたデータの書き込み処理もしくは主メモリか
ら読み出したデータの外部への出力処理が制御される。

【００２１】したがって、通常のデータの読み書きにお
いては、書き込みアクセスでは、外部からのデータがそ
のまま主メモリに書き込まれ、また読み出しアクセスで
は、主メモリから読み出されたデータがそのまま外部に
出力される。

【００２２】しかし、本発明においては、処理判定手段
によって、外部から主メモリに対し、書き込みもしくは
読み出しアクセスがされる場合に、当該アクセス対象の
データが圧縮もしくは伸長処理の対象となるか否かが判
定される。

【００２３】そして、処理判定手段によりアクセス対象
のデータが圧縮もしくは伸長処理の対象となると判定さ
れた場合には、処理対象データ制御手段によって、書き
込み処理もしくは外部への出力処理の対象となるデータ
がデータ制御手段から一旦引継がれる。

【００２４】この引き継がれたデータ及び処理判定手段
の判定した圧縮処理もしくは伸長処理の別は、処理対象
データ制御手段によって、データ処理手段に入力され、
さらにデータ処理手段に処理されて処理済みデータとし
て受け取られた後、データ制御手段に戻される。

【００２５】そして、データ制御手段により、戻された
データについて上記処理の制御が継続され、処理済みデ
ータについて主メモリへの書き込み、又は外部への出力
が実行される。

【００２６】さらにまた、請求項３に対応する発明の主
記憶装置においては、請求項２に対応する発明と同様に
作用する他、外部からの指示により主メモリ内のデータ
を一旦読み出し、データ処理を施してから再び主メモリ
内に書き込む内部処理動作が実行される。

【００２７】この動作においてはまず、処理判定手段に
より圧縮もしくは伸長処理が行われると判定されると、
データ制御手段により主メモリ内のデータが一旦読み出
される。

【００２８】以下、処理対象データ制御手段がこの読み
出されたデータを引継ぎ、請求項２に対応する主記憶装
置の場合と同様にデータ処理がなされ、データ制御手段
により処理済みデータが再び主メモリ内に書き込まれ
る。

【００２９】一方、請求項４に対応する発明の主記憶装
置においては、請求項２又は３に対応する発明と同様に
作用する他、圧縮・伸長処理対象とするデータを画像デ
ータすなわちイメージデータとしている。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。 （発明の第１の実施の形態）図１は本発明の第１の実施
の形態に係る主記憶制御回路を用いた主記憶装置を有す
る計算機システムの構成例を示すブロック図である。

【００３１】この計算機システムは、システムバス１
に、ＣＰＵ２と、主記憶装置３と、ＶＲＡＭ４と、Ｉ／
Ｏコントローラ５とが接続され、構成されている。ＶＲ
ＡＭ４は、システムバス１を介してイメージデータが入
力され、例えばディスプレイ等の表示装置６に表示する
データ内容を保存するものである。

【００３２】Ｉ／Ｏコントローラ５は、Ｉ／Ｏコントロ
ーラ５自身に接続されるＩ／Ｏバス７上の機器制御を行
うものである。またＩ／Ｏバス７には、ハードディスク
等の外部記憶装置８と、スキャナ等の画像入力装置９
と、プリンタ等の画像出力装置１０と、その他，ＲＯ
Ｍ、キーボード、ＦＤＤ、通信制御装置等の各種のデバ
イス１１が接続されている。

【００３３】一方、主記憶装置３は、システムバス１に
接続されるメモリコントローラ１２と、メモリコントロ
ーラ１２内に設けられるイメージ処理制御回路１３と、
メモリコントローラ１２にそれぞれ接続される主メモリ
１４及びイメージ処理モジュール１５と、メモリコント
ローラ１２及びイメージ処理モジュール１５に接続され
るイメージ処理用ＲＡＭ１６とによって構成されてい
る。

【００３４】ここで、主記憶制御装置は、データ制御手
段もしくは処理判定手段としてのメモリコントローラ１
２と、処理対象データ制御手段としてのイメージ処理制
御回路１３と、データ処理手段としてのイメージ処理モ
ジュール１５と、イメージ処理用ＲＡＭ１６とによって
構成されている。

【００３５】メモリコントローラ１２は、ＣＰＵ２等か
らのアクセス要求に応じ、記憶素子を有する物理的なデ
ータ記憶部分である主メモリ１４に対し、書き込み読み
出しの制御を行うと共に、主記憶装置３全体の動作を制
御するものである。

【００３６】具体的には、ＣＰＵ２等から主メモリ１４
に対し、書き込みもしくは読み出しアクセスがされた場
合、システムバス１から入力されたデータの主メモリ１
４への書き込み処理、もしくは主メモリ１４から読み出
したデータのシステムバス１の出力処理を制御する。

【００３７】また、ＣＰＵ２から主メモリ１４内データ
の圧縮・伸長処理が指令された場合、主メモリ１４内デ
ータの読み出し及び再書き込み処理を制御する。また、
メモリコントローラ１２は、イメージ処理を実行するか
否か、及び実行する場合にはそのイメージ処理の種類を
識別する。

【００３８】つまり、メモリコントローラ１２には、Ｘ
レジスタ１９が設けられており、ＣＰＵ２等は、主記憶
装置における処理について、その処理内容を予めＸレジ
スタ１９に書き込んでおく。

【００３９】メモリコントローラ１２は、データ書き込
み読み出し、あるいは、内部イメージ処理等を行うにあ
たって、Ｘレジスタ１９の内容を調べ、データの入出力
が圧縮・伸長等のイメージ処理を伴うものである場合、
もしくは内部イメージ処理を行う場合には、該当するイ
メージ処理を行うべく、イメージ処理制御回路１３にそ
の旨を通知する。

【００４０】イメージ処理制御回路１３は、イメージデ
ータの圧縮伸長等の処理を行う場合に、イメージ処理モ
ジュール１５との当該イメージデータの受け渡しの制御
を行うものである。また、イメージ処理の内容をイメー
ジ処理モジュール１５に通知する。

【００４１】つまり、メモリコントローラ１２により読
み出され、もしくはシステムバス１から入力されたイメ
ージデータをメモリコントローラ１２から一旦引き継
ぎ、その処理内容と共にイメージ処理モジュール１５に
引き渡す。また、イメージ処理モジュール１５から受け
取った処理済みデータをメモリコントローラ１２に戻す
制御を行う。

【００４２】また、イメージ処理制御回路１３には、イ
メージ処理モジュール１５によって処理されるイメージ
データを格納しもしくは読み出す主メモリ１４内のスタ
ートアドレスを示すＡレジスタ１７と、イメージ処理モ
ジュール１５による処理後のイメージデータの主メモリ
１４内の最終アドレスを示すＢレジスタ１８とが設けら
れている。さらに、イメージ処理の制御に用いられ、処
理時のステータスを格納する図示しないレジスタが設け
られている。

【００４３】このＢレジスタが設けられる理由は、デー
タの圧縮処理もしくは伸長処理を行った場合、処理前の
データサイズと処理後のデータサイズが異なったものと
なり、一致することがないためである。

【００４４】なお、本実施の形態においては、Ｂレジス
タ１８は処理後の最終アドレスを示すものであるが、最
終アドレスを示す代わりに例えば処理後のデータサイズ
を示すものであってもよい。

【００４５】イメージ処理モジュール１５は、イメージ
データの圧縮もしくは伸長等の処理を実行する回路であ
る。イメージ処理用ＲＡＭ１６は、イメージ処理モジュ
ール１５がデータの圧縮・伸長処理を行う際に必要な作
業記憶領域として用いられるメモリである。

【００４６】次に、以上のように構成された本発明の実
施の形態に係る主記憶制御回路を用いた主記憶装置の動
作について説明する。図２は本実施の形態におけるイメ
ージ処理を実行しないときの動作を示す図である。

【００４７】まず、イメージデータでないデータの場
合、または、イメージデータであっても圧縮、伸長処理
をしない場合には、イメージ処理制御回路１３は動作せ
ず、メモリコントローラ１２によって、図２に示すよう
に、データ処理が施されることなく、主メモリ１４に対
して書き込みもしくは読み出しが行われる。

【００４８】次に、主メモリ１４にデータを書き込むと
きにイメージ処理を行う場合を図３を用いて説明する。
図３は本実施の形態においてデータ書き込み時にイメー
ジ処理を実行するときの動作を示す図である。

【００４９】このとき、まず、メモリコントローラ１２
によって、データの圧縮・伸長の別が識別され、その結
果がイメージ処理制御回路１３に通知される。次に、イ
メージ処理制御回路１３によって、システムバス１から
の処理されるデータがその処理内容と共にイメージ処理
モジュール１５に入力される。

【００５０】イメージ処理モジュール１５では、イメー
ジ処理制御回路１３から指示に従って、データの圧縮処
理もしくは伸長処理を行い、イメージ処理制御回路１３
に戻す。ここで、圧縮・伸長処理を行う上で必要であれ
ばイメージ処理用ＲＡＭ１６が作業記憶領域として用い
られる。

【００５１】そして、処理されたデータは、メモリコン
トローラ１２によって、Ａレジスタ１７に示される主メ
モリ１４内のスタートアドレスから順次保存される。な
お、メモリコントローラ１２により、ＣＰＵ２から最初
に指定されたアドレスをもとに処理後のデータのアドレ
スが生成されていき、その最終アドレスがＢレジスタ１
８に格納される。すなわち、イメージ処理モジュール１
５にてデータ処理を行った結果の主メモリ１４内の最終
アドレスは、Ｂレジスタ１８内に格納されており、必要
に応じて参照される。

【００５２】次に、主メモリ１４からデータを読み出す
ときにイメージ処理を行う場合を図４を用いて説明す
る。図４は本実施の形態においてデータ読み出し時にイ
メージ処理を実行するときの動作を示す図である。

【００５３】このとき、まず、メモリコントローラ１２
によって、データの圧縮・伸長の別が識別され、その結
果がイメージ処理制御回路１３に通知される。次に、イ
メージ処理制御回路１３によって、主メモリ１４からの
処理されるデータがその処理内容と共にイメージ処理モ
ジュール１５に入力される。

【００５４】イメージ処理モジュール１５では、イメー
ジ処理制御回路１３から指示に従って、データの圧縮処
理もしくは伸長処理を行い、イメージ処理制御回路１３
に戻す。ここで、圧縮・伸長処理を行う上で必要であれ
ばイメージ処理用ＲＡＭ１６が作業記憶領域として用い
られる。

【００５５】そして、処理されたデータは、メモリコン
トローラ１２を介してシステムバス１に出力され、ＣＰ
Ｕ１、ＶＲＡＭ４、外部記憶装置８、画像出力装置１０
等の他のデバイスに送出される。

【００５６】次に、主メモリ１４に保存されたデータに
ついて当該主記憶装置３内でイメージ処理を行う場合を
図５を用いて説明する。図５は本実施の形態において主
記憶装置内でデータのイメージ処理を実行するときの動
作を示す図である。

【００５７】このとき、まず、ＣＰＵ２等から内部イメ
ージ処理の指示がされると、メモリコントローラ１２に
よって、データの圧縮・伸長の別が識別され、その結果
がイメージ処理制御回路１３に通知される。

【００５８】次に、イメージ処理制御回路１３によっ
て、主メモリ１４内の元データがその処理内容と共にイ
メージ処理モジュール１５に入力される。イメージ処理
モジュール１５では、イメージ処理制御回路１３から指
示に従って、データの圧縮処理もしくは伸長処理を行
い、イメージ処理制御回路１３に戻す。ここで、圧縮・
伸長処理を行う上で必要であればイメージ処理用ＲＡＭ
１６が作業記憶領域として用いられる。

【００５９】そして、処理後のデータは、メモリコント
ローラ１２によって、Ａレジスタ１７に示される主メモ
リ１４内のスタートアドレスから順次保存される。な
お、イメージ処理モジュール１５にてデータ処理を行っ
た結果の主メモリ１４内の最終アドレスは、Ｂレジスタ
１８内に格納され、必要に応じて参照される。

【００６０】上述したように、本発明の実施の形態に係
る主記憶制御回路を用いた主記憶装置においては、圧縮
・伸長のデータ処理を行う場合、主メモリに書き込むた
めに入力されたデータをデータ処理してその後に主メモ
リに書き込むようにし、また、外部に出力するデータを
主メモリから読み出してさらにデータ処理した後に、外
部に出力するようにしたので、処理対処となるデータの
主メモリ１４に対する一時的書き込みを不要としてメモ
リ利用効率を向上させることができ、また、外部のバス
を介することなく直接に、すなわち読み書きと連続して
イメージ処理を行うようにしたことによりデータ処理効
率を向上させることができる。

【００６１】また、本発明の実施の形態に係る主記憶制
御回路を用いた主記憶装置においては、ＣＰＵ２等から
データの内部イメージ処理を実行するように指示あった
とき、指示された主メモリ１４のデータについて圧縮・
伸長のデータ処理を行って、再び主メモリ１４内に書き
込むようにしたので、上記効果に加え、主記憶装置内の
内部処理のみでデータ処理を実行することができる。

【００６２】このように本実施の形態の主記憶装置で
は、元データを書き込む領域を不用とし、効率的に主メ
モリを利用できる。また、主記憶装置外のバスを使用す
ることがないので、処理自体も高速に行うことができる
他、処理中にＣＰＵ２等の他のデバイスに対してシステ
ムバス１等の外部バスを解放しているので、計算機シス
テム全体の効率的動作を実現することができ、システム
全体の高速化により一層貢献することができる。

【００６３】ところで、上記第１の実施の形態において
は、メモリコントローラ１２での入出力するデータを圧
縮・伸長等するか否かの処理内容の識別は、Ｘレジスタ
１９の内容をチェックすることにより行われていたが、
以下の第２〜４の実施の形態において、第１の実施形態
とは異なる処理内容の識別方式について説明する。 （発明の第２の実施の形態）図６は本発明の第２の実施
の形態に係る主記憶制御回路を用いた主記憶装置を有す
る計算機システムの構成例を示すブロック図であり、図
１と同一部分には同一符号を付して説明を省略し、ここ
では異なる部分についてのみ述べる。

【００６４】本実施の形態においては、ＣＰＵ２がメモ
リコントローラ１２ｂに書き込み読み出しもしくは内部
処理等の処理要求時にアドレスを指定するので、メモリ
コントローラ１２ｂは、そのアドレス番地により処理内
容を識別する。

【００６５】つまり、ここで、ＣＰＵ２が指定するアド
レスは、主メモリ１４に存在しない架空のアドレスであ
り、その架空アドレスをもってメモリコントローラ１２
ｂは処理内容を識別する。

【００６６】例えばＣＰＵ２が書き込み要求と共にｄ０
０＿００００番地を指定してくれば、入力データのイメ
ージ圧縮処理を行い、読み出し要求と共にｄ８０＿００
００番地を指定してくれば、主メモリ１４上のデータを
イメージ圧縮して再び主メモリ上に書き込む処理を行う
等と予め規則を決めておく。

【００６７】なお、本実施の形態の方式では、主メモリ
１４上にアクセスする真の番地が必要となるので、この
番地を格納するために、図６に示すようにメモリコント
ローラ１２ｂ内にＹレジスタ２０が設けられ、別途真の
アドレスが指定される。

【００６８】なお、メモリコントローラ１２ｂにおける
他の処理は、第１の実施の形態の場合と同様である。上
述したように、本発明の実施の形態に係る主記憶制御回
路を用いた主記憶装置においては、上記第１の実施の形
態の場合と同様な効果を奏する他、アドレス番地指定に
よりデータ処理を指示することができる。 （発明の第３の実施の形態）図７は本発明の第３の実施
の形態に係る主記憶制御回路を用いた主記憶装置を有す
る計算機システムの構成例を示すブロック図であり、図
１と同一部分には同一符号を付して説明を省略し、ここ
では異なる部分についてのみ述べる。

【００６９】本実施の形態の主記憶制御回路において
は、ＣＰＵ２〜メモリコントローラ１２ｃ間に信号線２
１が設けられ、この信号線２１を介して処理の種類がＣ
ＰＵ２からメモリコントローラ１２ｃに通知される。

【００７０】なお、メモリコントローラ１２ｃにおける
他の処理は、第１の実施の形態の場合と同様である。上
述したように、本発明の実施の形態に係る主記憶制御回
路を用いた主記憶装置においては、上記第１の実施の形
態の場合と同様な効果を奏する他、信号線２１により確
実にデータ処理を指示することができる。 （発明の第４の実施の形態）図８は本発明の第４の実施
の形態に係る主記憶制御回路を用いた主記憶装置を有す
る計算機システムの構成例を示すブロック図であり、図
１と同一部分には同一符号を付して説明を省略し、ここ
では異なる部分についてのみ述べる。

【００７１】本実施の形態の主記憶制御回路において、
メモリコントローラ１２ｄは、システムバス１から送ら
れてくるデータパケットの先頭に処理動作種類の識別コ
ードが指定されていれば、この識別コードに指定された
種類の処理を行う。

【００７２】なお、メモリコントローラ１２ｄにおける
他の処理は、第１の実施の形態の場合と同様である。上
述したように、本発明の実施の形態に係る主記憶制御回
路を用いた主記憶装置においては、上記第１の実施の形
態の場合と同様な効果を奏する他、識別コードにより確
実にデータ処理を指示することができる。 （発明の第５の実施の形態）イメージ処理は、一般的に
処理に長時間を要するため、ＣＰＵ２がスムーズに動作
できるように、イメージ処理中にＣＰＵ２からのアクセ
ス（イメージ処理を伴うアクセス以外のアクセス、以
下、一般アクセス）があったときには、主記憶装置３に
おけるイメージ処理を一旦中断し、ＣＰＵ２からのアク
セスを優先して処理するための一般アクセス優先機構を
設ける。

【００７３】このとき、アクセスが一般アクセスである
か、イメージ処理を伴うアクセスであるかの識別は上記
第１〜第４の実施の形態で示した方式等で行う。上述し
たように、本発明の実施の形態に係る主記憶制御回路を
用いた主記憶装置においては、上記第１の実施の形態の
場合と同様な効果を奏する他、ＣＰＵ２からのアクセス
を優先するようにしたので、より一層計算機システム全
体の動作効率を向上させることができる。

【００７４】なお、本発明は、上記各実施の形態に限定
されるものでなく、例えばイメージ処理モジュール１５
にバッファを設けてイメージ処理の効率を向上させるよ
うにしてもよい。

【００７５】また、上記各実施の形態では、圧縮・伸長
の対象となるデータとしてイメージデータの場合で説明
したが、本発明はこれに限定されるものではなく、例え
ば音楽データ等種々のデータに適用できる。

【００７６】さらに、本発明の主眼たる主記憶制御装置
内のデータ圧縮・伸長に関わる機構は、計算機システム
内の種々の部分で適用できる。つまり圧縮・伸長データ
処理の取扱いを主記憶装置内に限定することなく、例え
ばＩ／Ｏコントローラ５や表示装置６等にも当該主記憶
制御装置のデータ圧縮・伸長に関わる機構を付加し、計
算機システム内の各部で自在にデータ圧縮・伸長できる
ようにすれば、効率的なシステム運用を実現することが
できる。

【００７７】例えばシステムバス１上を流れるデータは
全て圧縮データとし、必要なときのみ、そのデータを取
扱うところで伸長するようにすればよい。なお、本発明
は、上記各実施の形態に限定されるものでなく、その要
旨を逸脱しない範囲で種々に変形することが可能であ
る。

【００７８】

【発明の効果】以上詳記したように本発明によれば、イ
メージ処理モジュールを主記憶制御回路内に設けて、読
み書きアクセス時にデータ処理を介してから書き込み等
するようにしたので、メモリ利用効率及びイメージ処理
等のデータ処理効率を向上させる主記憶制御回路を提供
することができる。

【００７９】また、イメージ処理モジュールを主記憶装
置内に設けて、読み書きアクセス時にデータ処理を介し
てから書き込み等するようにしたので、メモリ利用効率
及びイメージ処理等のデータ処理効率を向上させる主記
憶装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る主記憶制御回
路を用いた主記憶装置を有する計算機システムの構成例
を示すブロック図。

【図２】同第１の実施の形態におけるイメージ処理を実
行しないときの動作を示す図。

【図３】同第１の実施の形態においてデータ書き込み時
にイメージ処理を実行するときの動作を示す図

【図４】同第１の実施の形態においてデータ読み出し時
にイメージ処理を実行するときの動作を示す図。

【図５】同第１の実施の形態において主記憶装置内でデ
ータのイメージ処理を実行するときの動作を示す図。

【図６】本発明の第２の実施の形態に係る主記憶制御回
路を用いた主記憶装置を有する計算機システムの構成例
を示すブロック図。

【図７】本発明の第３の実施の形態に係る主記憶制御回
路を用いた主記憶装置を有する計算機システムの構成例
を示すブロック図。

【図８】本発明の第４の実施の形態に係る主記憶制御回
路を用いた主記憶装置を有する計算機システムの構成例
を示すブロック図。

【図９】従来の主記憶装置を有する計算機システムの一
例を示す図。

【符号の説明】

１…システムバス、２…ＣＰＵ、３…主記憶装置、４…
ＶＲＡＭ、５…Ｉ／Ｏコントローラ、７…Ｉ／Ｏバス、
１２，１２ｂ，１２ｃ，１２ｄ…メモリコントローラ、
１３…イメージ処理制御回路、１４…メモリ、１５…イ
メージ処理モジュール、１６…イメージ処理用ＲＡＭ、
１７…Ａレジスタ、１８…Ｂレジスタ、１９…Ｘレジス
タ、２０…Ｙレジスタ、２１…信号線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 記憶素子を備えた主メモリを有する主記
   憶装置に使用される主記憶制御回路において、 入力されたデータを圧縮もしくは伸長処理し、処理済み
   データとして出力するデータ処理手段と、 外部から前記主メモリに対し、書き込みもしくは読み出
   しアクセスがされる場合に、当該アクセス対象のデータ
   が圧縮もしくは伸長処理の対象となるか否かを判定する
   処理判定手段と、 外部から前記主メモリに対し、書き込みもしくは読み出
   しアクセスがされた場合に、外部から入力されたデータ
   の書き込み処理もしくは前記主メモリから読み出したデ
   ータの外部への出力処理を制御するデータ制御手段と、 前記処理判定手段により前記アクセス対象のデータが圧
   縮もしくは伸長処理の対象となると判定された場合に、
   前記データ制御手段から前記書き込み処理もしくは前記
   外部への出力処理の対象となるデータを一旦引継ぎ、当
   該データ及び前記処理判定手段の判定した圧縮処理もし
   くは伸長処理の別を前記データ処理手段に入力後、前記
   データ処理手段からその処理済みデータを受け取って前
   記データ制御手段に戻す処理対象データ制御手段とを備
   えたことを特徴とする主記憶制御回路。
2. 【請求項２】 記憶素子を備えた主メモリを有する主記
   憶装置において、 入力されたデータを圧縮もしくは伸長処理し、処理済み
   データとして出力するデータ処理手段と、 外部から前記主メモリに対し、書き込みもしくは読み出
   しアクセスがされる場合に、当該アクセス対象のデータ
   が圧縮もしくは伸長処理の対象となるか否かを判定する
   処理判定手段と、 外部から前記主メモリに対し、書き込みもしくは読み出
   しアクセスがされた場合に、外部から入力されたデータ
   の書き込み処理もしくは前記主メモリから読み出したデ
   ータの外部への出力処理を制御するデータ制御手段と、 前記処理判定手段により前記アクセス対象のデータが圧
   縮もしくは伸長処理の対象となると判定された場合に、
   前記データ制御手段から前記書き込み処理もしくは前記
   外部への出力処理の対象となるデータを一旦引継ぎ、当
   該データ及び前記処理判定手段の判定した圧縮処理もし
   くは伸長処理の別を前記データ処理手段に入力後、前記
   データ処理手段からその処理済みデータを受け取って前
   記データ制御手段に戻す処理対象データ制御手段とを備
   えたことを特徴とする主記憶装置。
3. 【請求項３】 記憶素子を備えた主メモリを有する主記
   憶装置において、 入力されたデータを圧縮もしくは伸長処理し、処理済み
   データとして出力するデータ処理手段と、 前記主メモリにアクセスがされる場合に、外部からの信
   号により当該アクセス対象のデータが圧縮もしくは伸長
   処理の対象となるか否かを判定する処理判定手段と、 外部から前記主メモリに対し、書き込みもしくは読み出
   しアクセスがされた場合、又は外部から前記主メモリ内
   データの内部処理が指令された場合に、外部から入力さ
   れたデータの書き込み処理もしくは前記主メモリから読
   み出したデータの外部への出力処理又は前記主メモリ内
   データの読み出し再書き込み処理を制御するデータ制御
   手段と、 前記処理判定手段により前記アクセス対象のデータが圧
   縮もしくは伸長処理の対象となると判定された場合に、
   前記データ制御手段から前記書き込み処理もしくは前記
   外部への出力処理又は前記読み出し再書き込み処理の対
   象となるデータを一旦引継ぎ、当該データ及び前記処理
   判定手段の判定した圧縮処理もしくは伸長処理の別を前
   記データ処理手段に入力後、前記データ処理手段からそ
   の処理済みデータを受け取って前記データ制御手段に戻
   す処理対象データ制御手段とを備えたことを特徴とする
   主記憶装置。
4. 【請求項４】 前記データ処理手段における処理対象と
   なるデータは、画像データであることを特徴とする請求
   項２又は３記載の主記憶装置。