JP2000163264A - Ｃｐｕ用のプログラム記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 低速のプログラムＲＯＭでも、実アクセス回
数を減らすことによって、命令を高速にフェッチできる
ようにする。プログラム格納量を多くする。 【解決手段】 プログラムＲＯＭ３７とメモリコントロ
ーラ３６と固定命令長のＣＰＵ３０からなり、あらかじ
めプログラムコードを解析し、出現頻度から圧縮コ−ド
対プログラムコ−ド間変換テーブル３８／４３を作成
し、出現頻度の高い方から上位ｎ個（２５６個）のプロ
グラムコ−ドを実際の命令長よりも少ないビット数の圧
縮コードに置き換えて、バースト転送の単位で圧縮し
て、バースト開始アドレスからバースト単位でＲＯＭ３
７に格納し、読み出し時にはコントローラ３６がテーブ
ル３８，３３／４３をもとに圧縮コ−ドをプログラムコ
ードに伸長し、ＣＰＵ３０に供給する。変換テ−ブルを
ＲＯＭ３７上に持ち、初期化時に、ＲＡＭ３２，３３に
書込む。プログラムの各領域に各変換テ−ブルを宛て
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵ，その動作
プログラムを格納したＲＯＭおよび一時的にデ−タを格
納するＲＡＭでなる制御システムに関し、特にＣＰＵの
動作プログラムを格納する記憶装置に関する。この種の
制御システムは、例えば、画像スキャナ，プリンタ，フ
ァクシミリ，デジタル複写機等の中央制御システムのコ
ンピュ−タシステムに用いられる。

【０００２】

【従来技術】従来、ＣＰＵの動作用のプログラムコ−ド
は、プログラムＲＯＭにそのままあるいは圧縮して格納
し、電源オンリセット時に、プログラムＲＯＭから読出
して、圧縮している場合には伸長して、ＲＡＭに書込
み、ＣＰＵが制御動作を行なうときは、高速に実行する
ためにＲＡＭからフェツチしたりしていた。そのため、
高速に実行したい場合には、余分に高速なＲＡＭを用意
したりする必要があった。特開平９−２２３５３号公報
には、ＲＯＭの所要サイズを小さくするためにプログラ
ムコ−ドを圧縮してプログラムＲＯＭに格納し、プログ
ラムコ−ドを指定するアドレスと、圧縮コ−ドのアドレ
スとを結び付けるためのアドレス変換を行なうタグＲＯ
Ｍ，プログラムＲＯＭから読出した圧縮コ−ドをプログ
ラムコ−ドに伸長するデ−タ伸長回路および伸長したプ
ログラムコ−ドを書込むキャッシュＲＡＭを備える。こ
のキャッシュＲＡＭは、プログラムＲＯＭの一部領域の
圧縮コ−ドを次々にプログラムコ−ドに伸長して格納す
ることにより、小さいサイズで済む。

【０００３】

【発明が解決しようとする課題】従来、ＲＯＭ上でのプ
ログラム実行はＲＯＭのアクセスタイムが遅いことが原
因で高速に実行する事ができなかった。また、ＲＡＭに
コピーして実行する場合には余分にＲＡＭが必要となる
問題があった。

【０００４】本発明は上記の問題を解決すべくなされた
もので、比較的低速のＲＯＭでも、実アクセス回数を減
らすことによって、ＲＡＭにコピーすることなく、命令
を高速にフェッチできるようにする命令コード格納法を
提供することを第１の目的とし、プログラムＲＯＭには
多くのプログラムコ−ドを格納しえて、命令を高速にフ
ェッチするためのＲＡＭを使用することなく比較的に高
速にプログラムコ−ドを読出すことができるプログラム
記憶装置を提供することを第２の目的とする。

【０００５】

【課題を解決するための手段】（１）ＣＰＵ(30)の動作
のためのプログラムに含まれるプログラムコ−ドを、そ
の命令長よりも少ないビット数のコードに置き換えて、
バースト転送の単位で圧縮して、バースト開始アドレス
からバースト単位で格納したプログラムメモリ手段(3
7)，アドレスデ−タが指定するプログラムコ−ドを復元
するための変換情報を格納したテ−ブルメモリ手段(32,
33,38/42,43)、および、ＣＰＵ(30)が与えるアドレスデ
−タおよびテ−ブルメモリ手段(32,33,38/42,43)の変換
情報に従って該アドレスデ−タ宛ての圧縮コ−ドをプロ
グラムコ−ドに伸長する伸長手段(35)、を含む、ＣＰＵ
用のプログラム記憶装置。 （２）ＣＰＵ(30)の動作のためのプログラムに含まれ
る、出現頻度が高いプログラムコ−ドを、その命令長よ
りも少ないビット数のコードに置き換えて、バースト転
送の単位で圧縮して、バースト開始アドレスからバース
ト単位で格納し、出現頻度が低いプログラムコ−ドはそ
のまま格納したプログラムメモリ手段(37)，アドレスデ
−タが指定するプログラムコ−ドを直接に読み出し又は
復元するための変換情報を格納したテ−ブルメモリ手段
(32,33,38/42,43)、および、ＣＰＵ(30)が与えるアドレ
スデ−タおよびテ−ブルメモリ手段の変換情報に従っ
て、プログラムメモリ手段(37)からアドレスデ−タ宛て
のコ−ドを読み出し、圧縮コ−ドを読み出したときはそ
れをプログラムコ−ドに伸長する伸長手段(35)、を含
む、ＣＰＵ用のプログラム記憶装置。

【０００６】なお、理解を容易にするためにカッコ内に
は、図面に示し後述する実施例の対応要素の符号を、参
考までに付記した。

【０００７】例えば、圧縮対象プログラムの命令語（プ
ログラムコ−ド）の、プログラム上の使用(出現)頻度を
もとにして、たとえば、命令語が３２ｂｉｔ長であるな
らば、８ｂｉｔで表現可能な数２５６個の命令語を抽出
し、これらの命令語に、８ｂｉｔで表現可能な数を命令
語番号として与えてそれを圧縮コ−ドとし、各圧縮コ−
ドと、それに宛てた各命令語とを、１対１のテーブルと
して用意してテ−ブルメモリ手段(32,33,38/42,43)に格
納しておく。たとえば、ＣＰＵ(30)の命令読み込み時の
バースト転送長が４ワードであるとすると４ワードを１
ワードに圧縮して格納する事ができる。この場合に４ワ
ードバウンダリーで格納し、残り３ワードは無視する。
４ワードを１ブロックとみなすとこの単位で圧縮が行わ
れることになり、４ワードバウンダリーのアドレス毎に
格納される。プログラムが高級言語で書かれている場
合、コンパイラが出力するコードは特定の汎用レジスタ
に対するコードを多く含み、同じ命令語が繰り返しでて
くる可能性が高い。そのため、出現頻度の高い方から２
５６命令をテーブルにすれば、ブロック単位で１ワード
に圧縮できる可能性がある。テ−ブルメモリ手段(32,3
3,38/42,43)には、ブロックに１ビットを宛てて、圧縮
したブロック宛てのビットは０、圧縮できなかったブロ
ック宛てのビットは１として、変換要否参照のためのタ
グを書込んでおく。

【０００８】例えば、プログラム全体の半分が圧縮でき
たと仮定すれば、すべて非圧縮の場合よりも、プログラ
ム読出しが１．３７倍高速となり、すべて圧縮できたと
化定すれば、すべて非圧縮の場合よりも、プログラム読
出しが２倍ほど高速となって、プログラムＲＯＭからの
プログラムコ−ドの読出しが高速となる。すなわち命令
／データのフェッチが高速化される。また、圧縮できる
量対応で、プログラムＲＯＭの所要メモリ容量が低減
し、あるいはプログラム格納量を増やすことができる。

【０００９】

【発明の実施の形態】（３）プログラムメモリ手段(37)
はＲＯＭであり、テ−ブルメモリ手段(32,33,38)は該Ｒ
ＯＭの一領域(38)、ならびに、該領域の変換情報が書込
まれるＲＡＭ(32,3)を含む、上記（１）又は（２）の、
ＣＰＵ用のプログラム記憶装置(図1,4,6)。 （４）プログラムメモリ手段(37)はＲＯＭであり、テ−
ブルメモリ手段(42,43)は該ＲＯＭとは別のＲＯＭ(42,4
3)である、請求項１又は２記載の、ＣＰＵ用のプログラ
ム記憶装置(図7)。 （５）プログラムコード格納用のＲＯＭ(37)とメモリコ
ントローラ(36)と固定命令長のＣＰＵ(30)からなり、あ
らかじめプログラムコードを解析し、出現頻度からテー
ブル(38/43)を作成し、出現頻度の高い方から上位ｎ個
(256個)の命令を実際の命令長よりも少ないビット数の
コードに置き換えて、バースト転送の単位で圧縮して、
バースト開始アドレスからバースト単位でメモリ(37)に
格納し、読み出し時にはメモリコントローラ(36)がテー
ブル(38,33/43)をもとに圧縮されたプログラムコードを
伸長し、ＣＰＵ(30)に供給することを特徴とする制御装
置。 （６）上記（５）において、テーブルをメモリ(37)上に
持ち、テーブルを指定するレジスタ(32)を複数持つ。こ
れによれば、実行されるコード量のうちの圧縮されたコ
ード量が増加し、結果的にさらにフェッチが高速化され
る。 （７）上記（５）において、圧縮されている領域を指定
するレジスタ群(32)を複数個もち、非圧縮領域ではメモ
リにプログラムコードがそのまま格納されている。これ
によれば、圧縮する必要のないコードを明確にわけるこ
とで、実行されるコード量のうちの圧縮されたコード量
が増加し、結果的にフェッチが高速化される。 （８）上記（５）において、テーブル(43)をメモリコン
トローラ(36)に内蔵し、メモリ(37)上に持たない。これ
によれば、変換テーブルをＲＯＭ(37)に持たないこと
で、ＲＯＭ(37)にもつ圧縮コード量を増やすことがで
き、結果的にフェッチが高速化される。

【００１０】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。

【００１１】

【実施例】−第１実施例− 図１に本発明の第１実施例を示す。ＣＰＵ３０は固定長
命令を実行するプロセッサであって、メモリコントロー
ラ３６を介して、命令語（プログラムコ−ド）やデータ
が格納されＲＯＭ３７と、スタックや変数など一時デ−
タ格納用のＲＡＭに接続されているが、該ＲＡＭは一般
的なものであり、図示を省略した。

【００１２】メモリコントローラ３６は、ＣＰＵ３０か
らの要求を受け取ったり、データのやり取りをするため
にＣＰＵ Ｉ／Ｆ ３１を持ち、速度緩衝用バッファと
してＦＩＦＯメモリ３４と、圧縮されたコードを伸長す
るための伸長器３５と、圧縮コードが格納されているＲ
ＯＭ３７上の変換テーブル３８の位置と圧縮コード３９
の位置を指定するためのレジスタ３２を持ち、ＣＰＵ３
０が、電源オンリセットなどによるＲＥＳＥＴ後の処理
として、ＲＯＭ３７上の先頭の変換テーブル３８の内容
を、レジスタ群３２およびテーブルＲＡＭ３３に読み込
む。ＲＯＭ３７上の変換テーブル３８の先頭には、変換
テ−ブルを適用するＲＯＭ上の領域（圧縮コ−ド存在領
域）の開始アドレス，終了アドレスおよび変換テーブル
の位置があり、これらがレジスタ群３２に書込まれ、こ
れらのデ−タの次の変換テ−ブルがテ−ブル用ＲＡＭ３
３に書込まれる。

【００１３】変換テーブル３８には、あらかじめ圧縮対
象プログラムの命令語の頻度をもとにして、たとえば、
命令語が３２ｂｉｔ長であるならば、８ｂｉｔで表現可
能な２５６個の命令を１対１のテーブルとして用意した
ものであり、たとえば、ＣＰＵ３０の命令読み込み時の
バースト転送長が４ワードであるとすると４ワードを１
ワードに圧縮して格納する事ができる。この場合に４ワ
ードバウンダリーで格納し、残り３ワードは無視する。
４ワードを１ブロックとみなすとこの単位で圧縮が行わ
れることになり、４ワードバウンダリーのアドレス毎に
格納される。

【００１４】プログラムが高級言語で書かれている場
合、コンパイラが出力するコードは特定の汎用レジスタ
に対するコードを多く含み、同じ命令語が繰り返しでて
くる可能性が高い。すなわちプログラム上に同じ命令語
が多く存在する。そのため、出現頻度の高い方から２５
６個の命令語を摘出し、８ビットコ−ド（圧縮コ−ド）
で各命令語（プログラムコ−ド）を指定し、この圧縮コ
−ドとプログラムコ−ドの対照をテーブルにすれば、命
令語をブロック単位で１ワードに圧縮できる可能性があ
る。変換テーブル３８には、ブロックに１ビットを与え
て圧縮したブロックは０、圧縮できなかったブロックは
１とした、変換要否参照のためのテーブルを含んでい
る。

【００１５】ＣＰＵ３０が、圧縮できなかったブロック
（プログラムコ−ド）の読み出しをメモリコントローラ
３６に要求した場合は、図２に示されるように、４ワー
ドの読み込みを行い、その場合は３１クロックの時間が
かかることになる。図２においてＣＬＫは、ＣＰＵ３０
およびそれを含むシステムが動作するための動作クロッ
クである。ＣＳＬは、メモリコントローラ３６がＣＰＵ
３０からの読み出し要求を受けて、アドレスをデコード
した結果、ＲＯＭ３７を選択するための選択信号であ
る。ＡＤＤＲは、ＣＰＵ３０が読み出しを要求したアド
レスである。ＯＥＬは、ＲＯＭ３７に対して読み出しを
示す信号である。ＤＡＴＡは、ＲＯＭ３７のデータ出力
信号である。ＦＩＦＯＷは、ＲＯＭ３７からの出力をメ
モリコントローラ３６がＣＰＵ３０に渡すために一時保
管するための、ＦＩＦＯメモリ３４への書き込み信号で
ある。ＦＲＥＡＤＹは、ＣＰＵ３０に渡すためにＦＩＦ
Ｏメモリ３４から、ＣＰＵ Ｉ／Ｆ ３１が読み出すデ
ータが存在することを示す信号である。ＦＩＦＯＲは、
ＣＰＵ Ｉ／Ｆ ３１がＦＩＦＯ３４からデータを読み
出すための信号であり、読み出し後、データがＦＩＦＯ
メモリ３４に存在しなければ、ＦＲＥＡＤＹはネゲート
される。

【００１６】つぎに、ＣＰＵ３０が、圧縮されたコード
の読み出しを要求した場合のタイミングチャートを、図
３に示す。上述の図２上の同じ信号名の信号は、同じ意
味付けである。ＤＥＣＯＭＰは、圧縮されたコードを伸
長することを示す信号である。伸長をすることで１ワー
ドのデータは４ワードになり、１ワードずつＦＩＦＯメ
モリ３４に書き込まれる。２クロック遅れて、ＣＰＵ
Ｉ／Ｆ ３１はＦＩＦＯメモリ３４から連続で４ワード
を読み出すことができる。この場合、４ワードを読み出
すのに必要なクロック数は、１４クロックである。圧縮
していない場合、４ワードのアクセスに３１クロックか
かるので１ワードあたり７．７５クロック必要であり、
圧縮されている場合、４ワードのアクセスには１４クロ
ックかかるので、１ワードあたり３．５クロック必要で
ある。以上のように、圧縮した場合の方が２倍ほど高速
であり、全体の半分が圧縮できたと仮定すれば、１．３
７倍高速化されることになる。

【００１７】−第２実施例− 図４に、本発明の第２実施例を示す。この第２実施例の
基本的な構成および動作は第１実施例と同じだが、変換
テ−ブル３８とレジスタ３２を複数３８０〜３８２，３
２０〜３２２にしている点が異なる。プログラムは処理
によって、出現する命令語の頻度が異なる。そのため、
第２実施例では、プログラムをはじめから処理別に３つ
に分類し、それぞれに対して、上述の第１実施例と同様
に変換テーブル０〜２すなわち３８０〜３８２を作成し
た。これにより、局所的な圧縮率をあげることができ
た。この変換テ−ブル３８０〜３８２に対応付けて、レ
ジスタ群０〜２すなわち３２０〜３２２を設定した。

【００１８】図５にレジスタ群３２０のレジスタ構成を
示す。レジスタ群３２０には、変換テ−ブル３８０を適
用するプログラム領域（圧縮コ−ド０）の、プログラム
デ−タの開始アドレス，終了アドレスおよびＲＯＭ３７
上の変換テ−ブル３８０の位置をそれぞれ書込む。レジ
スタ群３２１および３２２は、それぞれ変換テ−ブル３
８１および３８２に関する上述のデ−タが書込まれる。
電源オンリセットなどによるＲＥＳＥＴ後の処理とし
て、ＲＯＭ３７上の先頭の初期化プログラムが読まれて
それによって変換テ−ブル３８０，３８１および３８２
が読み出されてそれらの情報がレジスタ群３２０，３２
１および３２２ならびにテ−ブル用ＲＡＭ３３０，３３
１および３３２に書込まれる。

【００１９】その後メモリコントロ−ラ３６が、ＣＰＵ
３０が与えるプログラムリ−ド命令のアドレスが、レジ
スタ群３２０〜３２２の各領域のいずれかにあるかをチ
ェックして、例えば圧縮コ−ド０領域であると、テ−ブ
ル用ＲＡＭ３３０を参照して該アドレス対応のＲＯＭ３
７上デ−タが圧縮コ−ドか非圧縮プログラムコ−ドかを
チェックして、圧縮コ−ドであるとＲＯＭ３７より読出
したデ−タを、変換テ−ブル０に基づいて伸長する。

【００２０】−第３実施例− 図６に本発明の第３実施例を示す。全体的にプログラム
を分類すると１度しか実行されない部分や遅くてもまっ
たく問題ない部分が存在する。その部分を圧縮の対象に
して管理するのはリソースの無駄である。そこで第３実
施例では、該部分を圧縮コ−ド処理から除外するため
に、非圧縮コード領域とした。これにより、局所的な圧
縮効率が向上する。この第３実施例の、圧縮コ−ド処理
に関連する構成および機能は、図４に示す第２実施例と
同様である。

【００２１】−第４実施例− 図７に本発明の第４実施例を示す。プログラムはライブ
ラリー部分とそれを呼び出す部分に分類され、ライブラ
リーは基本的には固定され、変更が少ないものと考えら
れる。そこで、ライブラリー部分の圧縮に注目して、そ
の部分のテーブルをメモリコントローラ３６に内蔵する
ことによって、変換テーブルをＲＯＭ３７におかなくて
も圧縮コードを伸長することができるようになる。これ
を実現するのが第４実施例であり、レジスタ群４２（４
２０〜４２３）および変換テ−ブル４３（４３０〜４３
２）を、メモリコントロ−ラ３６のＲＯＭに割り宛て
て、上述の第２，第３実施例ではＲＯＭ３７上に書込ん
だ変換テ−ブル０〜２およびそれに関連する情報を、メ
モリコントロ−ラ３６のＲＯＭに書込んだ。この第４実
施例では、電源オンリセットなどのＲＥＳＥＴ直後に、
ＲＯＭ３７からメモリコントロ−ラ３６へのデ−タ設定
は不要である。リセット後の、通常のプログラム読出し
のときのメモリコントロ−ラ３６の動作は、図６に示す
第３実施例と同様である。

【図面の簡単な説明】

【図１】 本発明の第１実施例の構成を示すブロック図
である。

【図２】 従来のＲＯＭアクセスと同様に、図１に示す
ＲＯＭ３７により非圧縮プログラムコ−ドを読出すとき
の制御信号等の変化を示すタイミングチヤートである。

【図３】 図１に示すＲＯＭ３７より圧縮コ−ドを読出
してプログラムコ−ドを復元するときの制御信号等の変
化を示すタイミングチヤートである

【図４】 本発明の第２実施例の構成を示すブロック図
である。

【図５】 図４に示すレジスタ群３２０のレジスタ構成
を模式的に示す平面図である。

【図６】 本発明の第３実施例の構成を示すブロック図
である。

【図７】 本発明の第４実施例の構成を示すブロック図
である。

【符号の説明】

３６：メモリコントロ−ラ

Claims (4)

【特許請求の範囲】
1. 【請求項１】ＣＰＵの動作のためのプログラムに含まれ
   るプログラムコ−ドを、その命令長よりも少ないビット
   数のコードに置き換えて、バースト転送の単位で圧縮し
   て、バースト開始アドレスからバースト単位で格納した
   プログラムメモリ手段，アドレスデ−タが指定するプロ
   グラムコ−ドを復元するための変換情報を格納したテ−
   ブルメモリ手段、および、ＣＰＵが与えるアドレスデ−
   タおよびテ−ブルメモリ手段の変換情報に従って該アド
   レスデ−タ宛ての圧縮コ−ドをプログラムコ−ドに伸長
   する伸長手段、を含む、ＣＰＵ用のプログラム記憶装
   置。
2. 【請求項２】ＣＰＵの動作のためのプログラムに含まれ
   る、出現頻度が高いプログラムコ−ドを、その命令長よ
   りも少ないビット数のコードに置き換えて、バースト転
   送の単位で圧縮して、バースト開始アドレスからバース
   ト単位で格納し、出現頻度が低いプログラムコ−ドはそ
   のまま格納したプログラムメモリ手段，アドレスデ−タ
   が指定するプログラムコ−ドを直接に読み出し又は復元
   するための変換情報を格納したテ−ブルメモリ手段、お
   よび、ＣＰＵが与えるアドレスデ−タおよびテ−ブルメ
   モリ手段の変換情報に従って、プログラムメモリ手段か
   らアドレスデ−タ宛てのコ−ドを読み出し、圧縮コ−ド
   を読み出したときはそれをプログラムコ−ドに伸長する
   伸長手段、を含む、ＣＰＵ用のプログラム記憶装置。
3. 【請求項３】プログラムメモリ手段はＲＯＭであり、テ
   −ブルメモリ手段は該ＲＯＭの一領域、ならびに、該領
   域の変換情報が書込まれるＲＡＭを含む、請求項１又は
   ２記載の、ＣＰＵ用のプログラム記憶装置。
4. 【請求項４】プログラムメモリ手段はＲＯＭであり、テ
   −ブルメモリ手段は該ＲＯＭとは別のＲＯＭである、請
   求項１又は２記載の、ＣＰＵ用のプログラム記憶装置。