JP2001166945A - 半導体装置及び圧縮プログラムの生成方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＲＯＭの占有面積を削減して小型な安価な半
導体装置を得る。 【解決手段】 ＲＯＭ１３にはプログラムを圧縮した圧
縮プログラムが格納されている。プロセッサ１１が、メ
モリ管理手段１６からＲＡＭ１２に論理アドレスに対応
する物理アドレスが存在しないことを示す割り込み要求
１９を受けたときに、アドレスレジスタ１８に、ＲＯＭ
１３の転送元アドレスとＲＡＭ１２の転送先アドレスを
設定し、伸張手段１７がＲＯＭ１３に格納されている圧
縮プログラムを読み出して伸張し、復元したプログラム
をＲＡＭ１２に転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はプロセッサとＲＯ
Ｍ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を備えた半導
体装置及びＲＯＭに格納する圧縮プログラムの生成方法
に関するものである。

【０００２】

【従来の技術】図７は従来の半導体装置としてのシステ
ムＬＳＩ（Ｌａｒｇｅ ＳｃａｌｅＩｎｔｅｇｒａｔｉ
ｏｎ）の構成を示すブロック図であり、図において、１
１はプロセッサ、１２は読み書き可能メモリであるＲＡ
Ｍ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ），１
３は読み出し専用メモリであるＲＯＭ，１４は入出力
部、１５はこれらを結合する内部バスである。ＲＯＭ１
３には、命令コード及びデータから構成されるプログラ
ムが格納されている。

【０００３】次に動作について説明する。システムＬＳ
Ｉが動作する時は、プロセッサ１１がＲＯＭ１３に格納
されているプログラムをＲＡＭ１２へ転送して処理を実
行する。プロセッサ１１からのアクセス性能は、メモリ
の構造により、ＲＯＭ１３に比べＲＡＭ１２の方が２〜
４倍高速なために、ＲＡＭ１２にプログラムを転送して
処理を行う。

【０００４】近年の半導体製造技術の進歩により、ＬＳ
Ｉに搭載可能なトランジスタ数の増加や、インターネッ
ト等の通信技術、マルチメディア等の情報処理技術の進
歩に伴い、搭載機能が飛躍的に増えたため、システムＬ
ＳＩに格納されるプログラム量が膨大になってきてい
る。このようなプログラムはＲＯＭ１３に格納されるの
で、必要なＲＯＭの容量が大きくなり、半導体チップの
ＲＯＭ占有面積が数年内に８０％を超えると考えられて
いる。

【０００５】

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ＲＯＭ１３の占有面積
が大きくなり、半導体チップの大きさを例えば４ｍｍ角
程度に小さくできずに、半導体装置搭載機器の小型化が
困難であるという課題があった。また、半導体装置自身
の歩留まりが低く、原価低減が困難であるという課題が
あった。

【０００６】この発明は上記のような課題を解決するた
めになされたもので、ＲＯＭ１３の占有面積を削減して
半導体チップを小さくして、小型でかつ安価な半導体装
置を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係る半導体装
置は、プログラムを実行するプロセッサと、このプロセ
ッサが直接アクセス可能な形式で上記プログラムを格納
する第１メモリと、上記プログラムをブロック単位に圧
縮した形式の圧縮プログラムを格納する第２メモリと、
上記第２メモリからブロック単位に上記圧縮プログラム
を読み取り、上記プロセッサがアクセス可能な形式に伸
張し、復元したプログラムを上記第１メモリに転送する
伸張手段とを備えたものである。

【０００８】この発明に係る半導体装置は、第１メモリ
としてＲＡＭを使用したものである。

【０００９】この発明に係る半導体装置は、第１メモリ
としてＲＯＭキャッシュメモリを使用したものである。

【００１０】この発明に係る半導体装置は、プロセッサ
が出力する論理アドレスから物理アドレスに変換するメ
モリ管理手段と、圧縮プログラムを格納する第２メモリ
の転送元アドレスと復元したプログラムを格納する第１
メモリの転送先アドレスを保持するアドレスレジスタと
を備え、プロセッサが、上記メモリ管理手段から、上記
第１メモリに上記論理アドレスに対応した物理アドレス
が存在しないことを示す割込み要求を受けたときに、上
記アドレスレジスタに上記転送元アドレスと上記転送先
アドレスを設定し、伸張手段が、上記プロセッサからの
指示に基づき、上記アドレスレジスタの上記転送元アド
レスを参照して、上記第２メモリに格納されている圧縮
プログラムを読み取って伸張し、上記アドレスレジスタ
の上記転送先アドレスを参照して、復元したプログラム
を上記第１メモリに転送するものである。

【００１１】この発明に係る半導体装置は、第１メモリ
の領域を管理するＲＯＭ管理手段と、圧縮プログラムを
格納する第２メモリの転送元アドレスと復元したプログ
ラムを格納する上記第１メモリの転送先アドレスを保持
するアドレスレジスタとを備え、上記ＲＯＭ管理手段
が、上記第１メモリに、プロセッサより出力される上記
第２メモリのアドレスに対応したプログラムが存在しな
いことを検出した場合に、上記アドレスレジスタに、上
記転送元アドレスと上記転送先アドレスを設定し、伸張
手段が、上記ＲＯＭ管理手段からの指示に基づき、上記
アドレスレジスタの上記転送元アドレスを参照して、上
記第２メモリに格納されている圧縮プログラムを読み取
って伸張し、上記アドレスレジスタの上記転送先アドレ
スを参照して、復元したプログラムを上記第１メモリに
転送するものである。

【００１２】この発明に係る半導体装置は、第２メモリ
が、圧縮プログラムをブロック単位で管理する情報を格
納するディレクトリ領域と、ブロック単位に圧縮プログ
ラムを格納するデータ領域を備え、上記ディレクトリ領
域は、上記ブロック単位に、圧縮の形式と上記データ領
域の先頭アドレスを格納するものである。

【００１３】この発明に係る圧縮プログラムの生成方法
は、プログラムをブロック単位で複数の圧縮符号に従っ
て圧縮処理を行い、複数の圧縮プログラムの中からプロ
グラムの量が最小となるものを選択するものである。

【００１４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置としてのシステムＬＳＩの構成を示すブロック
図である。図において、１１はプロセッサ、１２は伸張
後の復元されたプログラムを格納するＲＡＭ，１３は圧
縮されたプログラムを格納しているＲＯＭ，１４は入出
力部、１５は内部バスである。なお、ＲＯＭ１３は、マ
スクタイプに限らず、書き換え可能なタイプのＲＯＭで
あっても良い。

【００１５】また、図１において、１６はプロセッサ１
１からの仮想アドレスを物理アドレスに変換するメモリ
管理手段（ＭＭＵ；Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎ
ｔＵｎｉｔ）、１７は、ＲＯＭ１３に格納されている圧
縮されたプログラムを伸張して、復元されたプログラム
をＲＡＭ１２に転送する伸張手段、１８は、圧縮された
プログラムが格納されているＲＯＭ１３の転送元アドレ
スと、復元されたプログラムを格納しているＲＡＭ１２
の転送先アドレスを保持するアドレスレジスタ、１９は
メモリ管理手段１６からの割込み要求線、２０は伸張手
段１７からの割込み要求線である。

【００１６】このように、この実施の形態では、ＲＯＭ
１３に格納するプログラム量を削減するために、ＲＯＭ
１３には圧縮されたプログラムが格納されている。この
圧縮プログラムは、プログラムのブロック単位（例えば
４Ｋバイト）に含まれる命令コード及びデータをアドレ
ス順に圧縮したものである。また、この実施の形態にお
ける半導体装置は、メモリ管理手段１６を備えたもので
ある。

【００１７】図２はＲＯＭ１３に格納されている内容を
示す図である。図２（ａ）はＲＯＭ１３の構成を示す図
であり、図において、１３１は圧縮プログラムをブロッ
ク単位に管理するためのディレクトリ、１３２は圧縮プ
ログラム（Ａ）、１３３は圧縮プログラム（Ｂ）、１３
４は圧縮プログラム（Ｃ）である。

【００１８】図２（ｂ）はディレクトリの構成を示す図
である。図において、２５はディレクトリ１３１に格納
された圧縮形式のフィールド、２６は圧縮プログラムの
先頭アドレスのフィールド、１３５は圧縮プログラム
（Ａ）１３２対応のエントリ、１３６は圧縮プログラム
（Ｂ）１３３対応のエントリ、１３７は圧縮プログラム
（Ｃ）１３４対応のエントリである。

【００１９】図３はＲＯＭ１３に格納されている圧縮プ
ログラムとＲＡＭ１２の領域との対応を示す図である。
図において、１２１は圧縮プログラム（Ａ）１３２が伸
張されて転送されるＲＡＭ１２の領域、１２２は圧縮プ
ログラム（Ｃ）１３４が伸張されて転送されるＲＡＭ１
２の領域である。この例では、ＲＡＭ１２の領域１２１
と１２２が連続している場合を示したが、この限りでは
ない。

【００２０】次に動作について説明する。プロセッサ１
１が論理アドレスを出力すると、ＲＡＭ１２にプロセッ
サ１１が直接アクセス可能な形式で命令コード及びデー
タが格納されている場合には、メモリ管理手段１６が論
理アドレスを物理アドレスに変換して、プロセッサ１１
がＲＡＭ１２へのアクセスを行う。一方、ＲＡＭ１２に
アクセス対象が存在しない場合は、メモリ管理手段１６
がアドレス変換を行うときにアクセス対象が存在しない
ことを検出し、割り込み要求線１９を経由してプロセッ
サ１１に知らせる。

【００２１】例えば、プロセッサ１１が圧縮プログラム
（Ａ）１３２に対応したある命令コードをアクセスし、
メモリ管理手段１６が、アクセス対象が存在しないこと
を検出してプロセッサ１１に知らせた場合には、プロセ
ッサ１１は、メモリ管理手段１６，伸張手段１７を経由
して、ＲＯＭ１３のディレクトリ１３１から対応するエ
ントリ１３５を読み取る。

【００２２】そして、プロセッサ１１は、メモリ管理手
段１６を経由して、アドレスレジスタ１８に、ＲＯＭ１
３に格納されている圧縮プログラム（Ａ）１３２の転送
元の先頭アドレスと、ＲＡＭ１２における領域１２１の
転送先の先頭アドレスを設定し、メモリ管理手段１６を
経由して、伸張手段１７に圧縮形式を知らせて伸張処理
を指令する。

【００２３】伸張手段１７は、アドレスレジスタ１８の
転送元アドレスを参照して、圧縮プログラム（Ａ）１３
２を読み取って伸張を行い、アドレスレジスタ１８の転
送先アドレスを参照して、復元したプログラム（Ａ）を
ＲＡＭ１２に転送する。このとき、アドレスレジスタ１
８は、転送元及び転送先の先頭アドレスからワード単位
にカウントアップされて、伸張手段１７は順次カウント
アップされた転送元及び転送先のアドレスを参照して、
読み取りと転送を行う。

【００２４】そして、伸張手段１７は圧縮プログラム
（Ａ）１３２の伸張が終了すると、割込み要求線２０を
介してプロセッサ１１へ伸張の完了を知らせる。プロセ
ッサ１１は、メモリ管理手段１６に、命令コード又はデ
ータを書込んだＲＡＭ１２の領域１２１のアドレスを設
定して、アドレス変換可能な状態に変更する。

【００２５】以上の処理により、ＲＡＭ１２にプロセッ
サ１１が直接アクセス可能な形式で格納された命令コー
ド又はデータが含まれたブロックが格納された状態にな
り、プロセッサ１１が領域１２１から命令コード又はデ
ータを読み取り処理を実行する。プログラムの実行時
は、命令コード又はデータが連続したアドレスで順次ア
クセスされる頻度が高いために、プロセッサ１１がＲＡ
Ｍ１２をアクセスする頻度は高く、ＲＯＭ１３の圧縮さ
れていない従来のプログラムを直接アクセスした場合に
比べ高速なアクセスが得られる。

【００２６】その後、プロセッサ１１がサブルーチンコ
ール等で圧縮プログラム（Ｃ）１３４に対応したアドレ
スへ実行が飛んだ場合には、メモリ管理手段１６がアド
レス変換を行うときにアクセス対象が存在しないことを
検出すると、割り込み要求線１９を経由してプロセッサ
１１へ知らせる。そして、伸張手段１７は、圧縮プログ
ラム（Ａ）１３２をＲＡＭ１２の領域１２１へ伸張して
格納した処理と同様にして、圧縮プログラム（Ｃ）１３
４をＲＡＭ１２の領域１２２へ伸張して格納する処理を
行う。

【００２７】以上のように、この実施の形態１によれ
ば、プロセッサ１１が処理実行中に、ＲＯＭ１３に格納
されている圧縮プログラムを必要としたときに、伸張手
段１７により、ＲＯＭ１３に格納されている圧縮プログ
ラムを伸張し、復元したプログラムをＲＡＭ１２に格納
することにより、ＲＯＭ１３に格納するプログラムの量
を削減でき、小型でかつ安価な半導体装置を実現できる
という効果が得られる。

【００２８】また、この実施の形態１によれば、プロセ
ッサ１１がＲＡＭ１２をアクセスすることにより、ＲＯ
Ｍ１３に格納されていた圧縮されていない従来のプログ
ラムを直接アクセスした場合に比べて、高速にアクセス
することができるという効果が得られる。

【００２９】実施の形態２．図４はこの発明の実施の形
態２による半導体装置としてのシステムＬＳＩの構成を
示すブロック図である。図において、４１はＲＯＭ管理
手段、４２はＲＡＭ１２と同様に高速なＲＯＭキャッシ
ュメモリである。その他は、実施の形態１の図１に示す
構成と同等である。

【００３０】この実施の形態は、メモリ管理手段（ＭＭ
Ｕ）１６を備えていない半導体装置の場合であり、ＲＯ
Ｍ管理手段４１とＲＯＭキャッシュメモリ４２を備え
て、プロセッサ１１にＲＯＭ１３へのアクセスを高速に
見せかけるものである。ＲＯＭ管理手段４１は、ＲＯＭ
キャッシュメモリ４２の領域の管理と、伸張手段１７に
対する伸張指示と、アドレスレジスタ１８へのアドレス
設定を行う。

【００３１】次に動作について説明する。図５はＲＯＭ
キャッシュメモリ４２への格納処理を説明する図であ
る。図において、プロセッサ１１はＲＯＭ１３に格納さ
れている図２に示す圧縮プログラム（Ｂ）１３３に対応
したアドレス５１を出力する。ここで、アドレス５１は
ＲＯＭ管理手段４１における仮想のブロック４１１の一
アドレスである。

【００３２】ＲＯＭ管理手段４１は、そのアドレス５１
を受取り、ＲＯＭキャッシュメモリ４２内に対応したプ
ログラムが存在しないことを検出した場合には、デイレ
クトリ１３１の圧縮プログラム（Ｂ）１３３対応のエン
トリ１３６を示すアドレス５２に変換して、圧縮プログ
ラム（Ｂ）１３３の先頭アドレス５３を得て、アドレス
レジスタ１８の転送元アドレスに設定する。

【００３３】また、ＲＯＭ管理手段４１は、ＲＯＭキャ
ッシュメモリ４２の領域から古いもの（最近使用されて
いない領域であり、一般的なキャッシュメモリの領域管
理アルゴリズムが適用される）として領域４２１を選択
し、その先頭アドレスをアドレスレジスタ１８の転送先
アドレスに設定し、伸張手段１７に圧縮形式を知らせて
伸張処理を起動させる。

【００３４】伸張手段１７は、アドレスレジスタ１８の
転送元アドレスを参照して、圧縮プログラム（Ｂ）１３
３を読みとって伸張を行い、アドレスレジスタ１８の転
送先アドレスを参照して、ＲＯＭキャッシュメモリ４２
の領域４２１に、復元したプログラム（Ｂ）の格納処理
５４を順次行う。ＲＯＭ管理手段４１は、仮想のブロッ
ク４１１を実際のブロック領域４２１に変換可能なよう
にアドレスを設定することにより、ＲＯＭ管理手段４１
は、ＲＯＭキャッシュメモリ４２にアドレス５５を出力
して、ＲＯＭ１３のアドレス５３に対応したプログラム
（Ｂ）を、出力５６としてプロセッサ１１に転送する。

【００３５】プロセッサ１１が、ＲＯＭ管理手段４１に
おける次のアドレス５７を出力したときは、既にＲＯＭ
管理手段４１に設定されたアドレスにより、直接ＲＯＭ
キャッシュメモリ４２にアドレス５８を出力することが
でき、ＲＯＭキャッシュメモリ４２に格納されているプ
ログラムを、出力５９としてプロセッサ１１に転送す
る。

【００３６】このように、新しいブロックのプログラム
へのアクセス要求があったときに、ＲＯＭ管理手段４１
と伸張手段１７により、ＲＯＭ１３に格納されている圧
縮されたプログラムを伸張して、復元したプログラムを
ＲＯＭキャッシュメモリ４２に格納することにより、プ
ロセッサ１１はあたかもＲＯＭ１３上にプログラムが存
在するかのごとくに処理することができる。

【００３７】以上のように、この実施の形態２によれ
ば、メモリ管理手段（ＭＭＵ）１６を備えていない半導
体装置の場合でも、プロセッサ１１が処理実行中に、Ｒ
ＯＭ１３に格納されている圧縮プログラムを必要とした
ときに、ＲＯＭ管理手段４１と伸張手段１７により、Ｒ
ＯＭ１３に格納されている圧縮プログラムを伸張して、
復元したプログラムをＲＯＭキャッシュメモリ４２に転
送して格納することにより、ＲＯＭ１３に格納するプロ
グラムの量を削減でき、小型でかつ安価な半導体装置を
実現できるという効果が得られる。

【００３８】また、この実施の形態２によれば、プロセ
ッサ１１がＲＯＭキャッシュメモリ４２をアクセスする
ことにより、ＲＯＭ１３に格納されていた従来の圧縮さ
れていないプログラムを直接アクセスした場合に比べ
て、高速にアクセスすることができるという効果が得ら
れる。

【００３９】実施の形態３．上記の実施の形態１及び実
施の形態２に示した伸張手段１７は、複数の圧縮形式に
対応した伸張機能を持っても良い。図６はこの発明の実
施の形態３による圧縮プログラムの生成方法を示すフロ
ー図であり、この圧縮プログラムは、上記実施の形態１
及び実施の形態２の半導体装置とは別のシステムにより
生成される。

【００４０】次に圧縮プログラムの生成方法について説
明する。ステップＳＴ１において、プログラムをブロッ
ク単位に切り出す。ステップＳＴ２において、切り出し
たブロック単位のプログラムに対して、圧縮符号Ａによ
る圧縮処理を行い、その結果Ａを得る。ステップＳＴ３
において、切り出したプログラムに対して、圧縮符号Ｂ
による圧縮処理を行い、その結果Ｂを得る。ステップＳ
Ｔ４において、切り出したプログラムに対して、圧縮符
号Ｃによる圧縮処理を行い、その結果Ｃを得る。

【００４１】そして、ステップＳＴ５において、３つの
結果Ａ〜結果Ｃより、プログラムの量の大きさが最小の
ものを選択し、その圧縮形式と圧縮プログラムの先頭ア
ドレスを、図２に示すディレクトリ１３１に設定する。

【００４２】上記圧縮符号Ａ，圧縮符号Ｂ，圧縮符号Ｃ
に使用される符号として、命令コードの場合には、例え
ばモディファイドハフマン符号やＺｉｐ符号が使用さ
れ、データの場合には、例えばさらにＭＰＥＧ方式によ
る符号が使用される。また、これらの符号による圧縮率
は、命令コードの場合には２５〜５０％程度であり、デ
ータの場合には１０〜５０％程度であり、切り出したブ
ロックに含まれる命令コードとデータの比率により圧縮
率が異なる。

【００４３】以上のように、この実施形態３によれば、
ＲＯＭ１３に格納する圧縮プログラムを、種々の符号を
用いて圧縮した圧縮プログラムの中から、最小の量の圧
縮プログラムを選択することにより、ＲＯＭ１３に格納
するプログラムの量を削減でき、小型でかつ安価な半導
体装置を実現できるという効果が得られる。

【００４４】

【発明の効果】以上のように、この発明によれば、プロ
グラムを実行するプロセッサと、プロセッサが直接アク
セス可能な形式でプログラムを格納する第１メモリと、
プログラムをブロック単位に圧縮した形式の圧縮プログ
ラムを格納する第２メモリと、第２メモリからブロック
単位に圧縮プログラムを読み取り、プロセッサがアクセ
ス可能な形式に伸張し、復元したプログラムを第１メモ
リに転送する伸張手段とを備えたことにより、第２メモ
リに格納するプログラムの量を削減でき、小型でかつ安
価な半導体装置を実現できるという効果がある。

【００４５】この発明によれば、第１メモリとしてＲＡ
Ｍを使用したことにより、高速にアクセスすることがで
きるという効果がある。

【００４６】この発明によれば、第１メモリとしてＲＯ
Ｍキャッシュメモリを使用したことにより、高速にアク
セスすることができるという効果がある。

【００４７】この発明によれば、プロセッサが出力する
論理アドレスから物理アドレスに変換するメモリ管理手
段と、圧縮プログラムを格納する第２メモリの転送元ア
ドレスと復元したプログラムを格納する第１メモリの転
送先アドレスを保持するアドレスレジスタとを備え、プ
ロセッサが、メモリ管理手段から、第１メモリに論理ア
ドレスに対応した物理アドレスが存在しないことを示す
割込み要求を受けたときに、アドレスレジスタに転送元
アドレスと転送先アドレスを設定し、伸張手段が、プロ
セッサからの指示に基づき、アドレスレジスタの転送元
アドレスを参照して、第２メモリに格納されている圧縮
プログラムを読み取って伸張し、アドレスレジスタの転
送先アドレスを参照して、復元したプログラムを第１メ
モリに転送することにより、第２メモリに格納するプロ
グラムの量を削減でき、小型でかつ安価な半導体装置を
実現できるという効果がある。

【００４８】この発明によれば、第１メモリの領域を管
理するＲＯＭ管理手段と、圧縮プログラムを格納する第
２メモリの転送元アドレスと復元したプログラムを格納
する第１メモリの転送先アドレスを保持するアドレスレ
ジスタとを備え、ＲＯＭ管理手段が、第１メモリに、プ
ロセッサより出力される第２メモリのアドレスに対応し
たプログラムが存在しないことを検出した場合に、アド
レスレジスタに、転送元アドレスと転送先アドレスを設
定し、伸張手段が、ＲＯＭ管理手段からの指示に基づ
き、アドレスレジスタの転送元アドレスを参照して、第
２メモリに格納されている圧縮プログラムを読み取って
伸張し、アドレスレジスタの転送先アドレスを参照し
て、復元したプログラムを第１メモリに転送することに
より、第２メモリに格納するプログラムの量を削減で
き、小型でかつ安価な半導体装置を実現できるという効
果がある。

【００４９】この発明によれば、第２メモリは、圧縮プ
ログラムをブロック単位で管理する情報を格納するディ
レクトリ領域と、ブロック単位に圧縮プログラムを格納
するデータ領域を備え、ディレクトリ領域は、ブロック
単位に、圧縮の形式とデータ領域の先頭アドレスを格納
することにより、第２メモリに格納するプログラムの量
を削減でき、小型でかつ安価な半導体装置を実現できる
という効果がある。

【００５０】この発明によれば、プログラムをブロック
単位で複数の圧縮符号に従って圧縮処理を行い、複数の
圧縮プログラムの中からプログラムの量が最小となるも
のを選択することにより、メモリに格納するプログラム
の量を削減でき、小型でかつ安価な半導体装置を実現で
きるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体装置の
構成を示すブロック図である。

【図２】 この発明の実施の形態１によるＲＯＭに格納
されている内容を示す図である。

【図３】 この発明の実施の形態１によるＲＯＭに格納
されている圧縮プログラムとＲＡＭとの対応を示す図で
ある。

【図４】 この発明の実施の形態２による半導体装置の
構成を示すブロック図である。

【図５】 この発明の実施の形態２におけるＲＯＭキャ
ッシュメモリへの格納処理を説明する図である。

【図６】 この発明の実施の形態３による圧縮プログラ
ムの生成方法を示すフロー図である。

【図７】 従来の半導体装置の構成を示すブロック図で
ある。

【符号の説明】

１１ プロセッサ、１２ ＲＡＭ、１３ ＲＯＭ、１４
入出力部、１５ 内部バス、１６ メモリ管理手段、
１７ 伸張手段、１８ アドレスレジスタ、２５ 圧縮
形式のフィールド、２６ 先頭アドレスのフィールド、
４１ ＲＯＭ管理手段、４２ ＲＯＭキャッシュメモ
リ、５１，５２，５５，５７，５８ アドレス、５３
先頭アドレス、５４ 格納処理、５６，５９ 出力、１
２１，１２２ 領域、１３１ ディレクトリ、１３２
圧縮プログラム（Ａ）、１３３ 圧縮プログラム
（Ｂ）、１３４ 圧縮プログラム（Ｃ）、１３５，１３
６，１３７エントリ、４１１ 仮想のブロック、４２１
ブロック領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱村 正夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B076 BB12 5J064 AA04 BA15 BC01 BC02 BC04 BC29 BD02

Claims (7)

【特許請求の範囲】
1. 【請求項１】 プログラムを実行するプロセッサと、 このプロセッサが直接アクセス可能な形式で上記プログ
   ラムを格納する第１メモリと、 上記プログラムをブロック単位に圧縮した形式の圧縮プ
   ログラムを格納する第２メモリと、 上記第２メモリからブロック単位に上記圧縮プログラム
   を読み取り、上記プロセッサがアクセス可能な形式に伸
   張し、復元したプログラムを上記第１メモリに転送する
   伸張手段とを備えたことを特徴とする半導体装置。
2. 【請求項２】 第１メモリとしてＲＡＭを使用したこと
   を特徴とする請求項１記載の半導体装置。
3. 【請求項３】 第１メモリとしてＲＯＭキャッシュメモ
   リを使用したことを特徴とする請求項１記載の半導体装
   置。
4. 【請求項４】 プロセッサが出力する論理アドレスから
   物理アドレスに変換するメモリ管理手段と、 圧縮プログラムを格納する第２メモリの転送元アドレス
   と復元したプログラムを格納する第１メモリの転送先ア
   ドレスを保持するアドレスレジスタとを備え、 プロセッサが、上記メモリ管理手段から、上記第１メモ
   リに上記論理アドレスに対応した物理アドレスが存在し
   ないことを示す割込み要求を受けたときに、上記アドレ
   スレジスタに上記転送元アドレスと上記転送先アドレス
   を設定し、伸張手段が、上記プロセッサからの指示に基
   づき、上記アドレスレジスタの上記転送元アドレスを参
   照して、上記第２メモリに格納されている圧縮プログラ
   ムを読み取って伸張し、上記アドレスレジスタの上記転
   送先アドレスを参照して、復元したプログラムを上記第
   １メモリに転送することを特徴とする請求項１記載の半
   導体装置。
5. 【請求項５】 第１メモリの領域を管理するＲＯＭ管理
   手段と、 圧縮プログラムを格納する第２メモリの転送元アドレス
   と復元したプログラムを格納する上記第１メモリの転送
   先アドレスを保持するアドレスレジスタとを備え、 上記ＲＯＭ管理手段が、上記第１メモリに、プロセッサ
   より出力される上記第２メモリのアドレスに対応したプ
   ログラムが存在しないことを検出した場合に、上記アド
   レスレジスタに、上記転送元アドレスと上記転送先アド
   レスを設定し、伸張手段が、上記ＲＯＭ管理手段からの
   指示に基づき、上記アドレスレジスタの上記転送元アド
   レスを参照して、上記第２メモリに格納されている圧縮
   プログラムを読み取って伸張し、上記アドレスレジスタ
   の上記転送先アドレスを参照して、復元したプログラム
   を上記第１メモリに転送することを特徴とする請求項１
   記載の半導体装置。
6. 【請求項６】 第２メモリは、圧縮プログラムをブロッ
   ク単位で管理する情報を格納するディレクトリ領域と、
   ブロック単位に圧縮プログラムを格納するデータ領域を
   備え、 上記ディレクトリ領域は、上記ブロック単位に、圧縮の
   形式と上記データ領域の先頭アドレスを格納することを
   特徴とする請求項１記載の半導体装置。
7. 【請求項７】 メモリに格納する圧縮したプログラムを
   生成する圧縮プログラムの生成方法において、 上記プログラムをブロック単位で複数の圧縮符号に従っ
   て圧縮処理を行い、複数の圧縮プログラムの中からプロ
   グラムの量が最小となるものを選択することを特徴とす
   る圧縮プログラムの生成方法。