JPH103423A - メモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】メモリ容量が増えた場合に比例してゼロクリア
に掛る処理時間が増えてしまう。 【解決手段】テーブル管理部７はリードアクセスされた
ときに管理テーブル部５のアクセスされたメモリ４のペ
ージのゼロクリア情報を確認し、ゼロクリア情報を確認
しときに、ゼロクリアデータ記憶部６に記憶したゼロク
リアデータをメモリ４に記憶したデ−タとして返す。テ
ーブル管理部７はライトアクセスされたときに管理テー
ブル部５のアクセスされたページのゼロクリアを確認し
た場合、該当するページのゼロクリアをしてから送られ
たデータの書き込みをする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パ−ソナルコン
ピュ−タ、ワ−ドプロセッサ、複写機等などに使用され
データの書き込みによる記憶または読み込みによるデー
タの引出をするメモリ装置、特にデータの書き込みまた
は読み込みをするときの処理速度の高速化に関するもの
である。

【０００２】

【従来技術】コンピュ−タの起動時や、プログラムをロ
−ドしたときのデ−タ領域、ポストスクリプトのラスタ
記述言語使用時の画像メモリの初期化等に、メモリに記
憶されたデ−タにゼロデ−タを上書きして書き替えるゼ
ロクリアが、動作中頻繁に行われている。メモリ容量が
大きくなっている現在、このゼロクリアの処理時間が全
体の処理時間に占める割合が増加しつつある。そこで、
ゼロクリアの処理時間の短縮を図るメモリ装置が例えば
特開平６−119256号公報等に示されている。この装置で
は独立して動作可能な複数のメモリに記憶されたデータ
をゼロクリアするときに、全メモリを同時に選択してゼ
ロクリアすることによりゼロクリアに掛る時間を短縮し
ている。

【０００３】

【発明が解決しようとする課題】上記メモリ装置におい
て、全メモリを選択してゼロクリアを行うことで処理時
間の短縮を図っているが、個別単位でのメモリ容量が増
えた場合に、ゼロクリアに掛る処理時間は最大のメモリ
容量に比例して増えてしまうため、最近のメモリ容量の
増大化に対して追随できない。

【０００４】また、各ページごとにデータを記憶するメ
モリにおいては、メモリの複数のペ−ジに共通して変更
する必要がないデータまでゼロクリアするため、デ−タ
を書き込むときに、複数のペ−ジに共通なデ−タも各ペ
−ジに固有なデ−タとともに書き込む必要があり処理に
掛る時間が掛ってしまう。

【０００５】この発明はかかる短所を解消するためにな
されたものであり、ゼロクリア処理によるメモリアクセ
ス回数の減少とゼロクリア処理に掛る時間を短縮し、メ
モリ容量の増大に影響されないメモリ装置を得ることを
目的とするものである。

【０００６】

【課題を解決するための手段】この発明に係るメモリ装
置は、メモリと管理テーブル部及びテーブル管理部を有
し、メモリは各ページごとにデータを記憶し、管理テー
ブル部はメモリのページ毎のメモリ情報を格納し、テー
ブル管理部はメモリの各ページに対するゼロクリアが指
定されたときに、管理テーブル部の該当するペ−ジのメ
モリ情報にゼロクリア情報を登録し、リードアクセスさ
れたときに管理テーブル部のアクセスされたページのメ
モリ情報を確認し、ゼロクリアが登録されているときに
ゼロクリアデータを返し、ライトアクセスされたときに
管理テーブル部のアクセスされたページのメモリ情報に
ゼロクリアが登録されているときにアクセスされたペー
ジのゼロクリアをしてから送られたデータの書き込みを
することを特徴とする。

【０００７】この発明に係る第２のメモリ装置は、メモ
リと管理テーブル部とテーブル管理部及びゼロクリア部
を有し、メモリは各ページごとにデータを記憶し、管理
テーブル部はメモリのページ毎のメモリ情報を格納し、
テーブル管理部はメモリのページに対するゼロクリアが
指定されたときに、管理テーブル部の該当するペ−ジの
メモリ情報にゼロクリア情報を登録し、リードアクセス
されたときに管理テーブル部のアクセスされたページの
メモリ情報を確認し、ゼロクリアが登録されているとき
にゼロクリアデータを返し、ライトアクセスされたとき
に管理テーブル部のアクセスされたページのメモリ情報
にゼロクリアが登録されているときにゼロクリア部に該
当するページのゼロクリアを指令し、該当するページが
ゼロクリアされてから送られたデータの書き込みをする
ことを特徴とする。

【０００８】この発明に係る第３のメモリ装置は、メモ
リとデ−タ記憶部とデ−タラッチ部と管理テ−ブル部と
テ−ブル管理部を有し、メモリは各ペ−ジごとにデ−タ
を記憶し、デ−タ記憶部はゼロクリアデ−タとメモリの
各ペ−ジに共通なデ−タを記憶し、デ−タラッチ部はペ
−ジ毎に固有のデ−タを保存し、管理テ−ブル部はメモ
リのペ−ジ毎のメモリ情報を格納し、テ−ブル管理部は
メモリのペ−ジに対するゼロクリアが指定されたとき
に、管理テ−ブル部の該当するペ−ジのメモリ情報にゼ
ロクリア情報を登録し、リ−ドアクセスされたときに管
理テ−ブル部のアクセスされたペ−ジのメモリ情報を確
認し、ゼロクリアが登録されているときにゼロクリアデ
−タを返し、ライトアクセスされたときに管理テ−ブル
部のアクセスされた複数のペ−ジのメモリ情報にゼロク
リアが登録されているときに、アクセスされたペ−ジの
共通なデ−タをデ−タ記憶部に格納し、デ−タラッチ部
にペ−ジ毎に固有のデ−タを格納し、アクセスされたペ
−ジのゼロクリアをしてからデ−タ記憶部に格納された
デ−タをゼロクリアした各ペ−ジに書き込んでからデ−
タラッチ部に格納されたデ−タの書き込みをすることを
特徴とする。

【０００９】

【発明の実施の形態】この発明のメモリ装置は、演算制
御部に制御バスとアドレスバス及びデ−タバスを介して
接続されたテーブル管理部と、各データをペ−ジ毎に記
憶するメモリと、メモリの各ページのメモリ情報を格納
する管理テーブル部と、あらかじめゼロクリアデータを
記憶しているゼロクリアデータ記憶部とを有する。

【００１０】テーブル管理部は演算制御部からメモリの
各ペ−ジに対するゼロクリアが指定されたときに、メモ
リの該当するペ−ジをゼロクリアせずに、管理テ−ブル
部の該当するペ−ジのメモリ情報にゼロクリア情報とし
て「１」を登録する。そして、リードアクセスされたと
きに、テーブル管理部は管理テーブル部の情報を確認
し、アドレスで指示されたメモリのページのビットが
「１」でゼロクリアが指示されているときは、ゼロクリ
アデータ記憶部に記憶しているゼロクリアデータをメモ
リに格納されたデ−タとして送り返し、ゼロクリアが指
示されていないときは、通常のリ−ドアクセスを行う。
また、ライトアクセスされたとき、テーブル管理部は管
理テーブル部のメモリ情報からアドレス指示されたメモ
リのページのビットが「１」でゼロクリアが指示されて
いるときは、該当するページのゼロクリアを行ってから
送られたデータを該当するペ−ジに書込む。また、アド
レス指示されたページにゼロクリアが指定されていない
ときは、送られてきたデータをメモリの指定されたアド
レスのページに書込む。このようにしてメモリに対する
アクセス回数を少なくし処理速度を短縮する。

【００１１】また、テーブル管理部とは別にゼロクリア
部を設け、ライトアクセスのときにゼロクリア部でゼロ
クリアをすることによりテーブル管理部の処理の負担を
軽減する。

【００１２】さらに、ゼロクリアデ−タとともに各ペ−
ジに共通なデ−タを記憶するレジスタを設け、ライトア
クセスのときにメモリのアドレス指示された複数のペー
ジに対してゼロクリアが指示されているときに、各ペ−
ジに共通なデ−タをレジスタに格納し、各ペ−ジのゼロ
クリアをしてから、各ペ−ジにレジスタに格納したデ−
タを書き込んでから、各ペ−ジに固有のデ−タを書き込
み、同一デ−タを書き込むときの処理を簡略化する。

【００１３】

【実施例】図１はこの発明の一実施例の構成を示すブロ
ック図である。図に示すようにメモリ装置は、リードア
クセスまたはライトアクセスするための制御信号とアク
セスするページを指定するためのアドレスとメモリに書
き込むデータを制御バスとアドレスバス及びデ−タバス
を介して送出する演算制御部１と、演算制御部１から送
られたアドレスを保持するアドレスラッチ部２と、演算
制御部１から送られたデータを保持するデ−タラッチ部
３と、各データをペ−ジ毎に記憶するメモリ４と、メモ
リ４に記憶している各ページのメモリ情報を格納する管
理テーブル部５と、あらかじめゼロクリアデータを記憶
しているゼロクリアデータ記憶部６と、メモリ４の各ペ
ージに対するゼロクリアが指定されたときに、管理テー
ブル部５の該当するペ−ジのメモリ情報にゼロクリア情
報を登録し、リードアクセスされたときに管理テーブル
部５のアドレスで指定されたページのゼロクリアを確認
した場合にゼロクリアデータ記憶部６に記憶されたゼロ
クリアデータを演算制御部１に送り、ライトアクセスさ
れたときに管理テーブル部５のアドレスで指定されたペ
ージのゼロクリアを確認した場合にメモリ４のアドレス
で指定されたページのゼロクリアをおこなってからデ−
タラッチ部３で保持されているデータの書込みをするテ
ーブル管理部７とを有する。

【００１４】管理テ−ブル部５は、図２（ａ）に示すよ
うに、「０」と「１」のビットマップデータから構成さ
れている。このビットマップデータ「０」，「１」は、
図２（ｂ）に示すように、それぞれのビットがメモリ４
の各ページに対応しており、メモリ４の各ペ−ジをゼロ
クリアするか否の情報を示し、「０」はゼロクリアが指
定されていない状態、「１」はゼロクリアが指定されて
いる状態を示す。

【００１５】そして、演算制御部１からメモリ４の各ペ
−ジに対するゼロクリアが指定されたときに、テ−ブル
管理部７はメモリ４の該当するペ−ジをゼロクリアせず
に、管理テ−ブル部５の該当するペ−ジのメモリ情報に
ゼロクリア情報として「１」を登録する。

【００１６】上記のように構成したメモリ装置のリード
アクセス時の動作を図３のフローチャートを用いて説明
する。

【００１７】テーブル管理部７は演算制御部１からリー
ドアクセスされアドレスを受けたとき、管理テーブル部
５の情報を確認し、アドレスで指示されたメモリ４のペ
ージのビットが「１」でゼロクリアが指示されているか
どうかを確認する（ステップＳ１）。そして該当するペ
−ジにゼロクリアが指示されているときは、ゼロクリア
データ記憶部６に記憶しているゼロクリアデータをメモ
リ４の該当するペ−ジに記憶されているデ−タとして送
り返す（ステップＳ２）。また、テーブル管理部７は管
理テーブル部５の情報からアドレス指示されたページの
ビットが「０」でゼロクリアが指示されていないを確認
した場合、メモリ４のアドレス指示されたページに記憶
しているデータをデ−タラッチ部３を介して送り返す
（ステップＳ３）。このようにして、リ−ドアクセスさ
れたときに、メモリ４のページのゼロクリアを確認した
場合にあらかじめ記憶したゼロクリアデータを送り返す
ようにしたから、メモリ４に対するアクセス回数を少な
くし、データ読込み時の処理を速くすることができる。

【００１８】次ぎにライトアクセス時の動作を図４のフ
ローチャートを用いて説明する。

【００１９】テーブル管理部７は演算制御部１からライ
トアクセスされアドレスとデータを受けたときに、管理
テーブル部５のメモリ情報からアドレス指示されたメモ
リ４のページのビットが「１」でゼロクリアが指示され
た状態か否を確認し（ステップＳ１１）、該当するペー
ジにゼロクリアが指示されているときは、送られたアド
レスをアドレスラッチ部２に保持し、送られたデ−タを
デ−タラッチ部３に保持する（ステップＳ１２）。そし
て、メモリ４のアドレス指示されたページのゼロクリア
を行ってからデ−タラッチ部３に保持されたデータを該
当するアドレスのペ−ジに書込む（ステップＳ１３，Ｓ
１４）。また、テーブル管理部７は管理テーブル部５の
情報からアドレス指示されたページのビットが「０」で
ゼロクリアが指定されていないときは、送られてきたデ
ータをメモリ４の指定されたアドレスのページに書込む
（ステップＳ１５）。このようにして、ライトアクセス
されたページのゼロクリアを確認したときに、メモリ４
のアクセスされたページに対してゼロクリア処理をして
デ−タを書き込むから、メモリ４に対するアクセス回数
を少なくし、処理速度を短縮することができる。

【００２０】なお、上記実施例はテーブル管理部７でラ
イトアクセスされたページのゼロクリア処理を行った場
合について説明したが、図５に示すように、ゼロクリア
部８を設け、ライトアクセスのときにゼロクリア部８で
ゼロクリアをすることによりテーブル管理部７の処理の
負担を軽減することができ、ゼロクリアや書き込み処理
をより速くすることができる。

【００２１】また、上記実施例はメモリ４のゼロクリア
が指示されたペ−ジにデ−タを書き込むときに、送られ
たデ−タの全てを各ペ−ジ毎にデ−タラッチ部３に保存
し、デ−タラッチ部３に保存したデ−タを各ペ−ジ毎に
読み出して書き込む場合について説明したが、図６に示
すように、ゼロクリアデ−タとともに各ペ−ジに共通な
デ−タを記憶するレジスタ９を設けると、デ−タラッチ
部３の容量を小さくすることができるとともに書込み時
の処理速度をより早くすることができる。

【００２２】この場合は、ライトアクセスのときにテー
ブル管理部７でメモリ４の複数のページに対してゼロク
リアが指示されていることを確認すると、テーブル管理
部７は送られたデ−タの例えば同一背景の画像データ
等、各ペ−ジに共通なデ−タをレジスタ９に格納し、各
ペ−ジ毎に固有のデ−タをデ−タラッチ部３に保存させ
る。そして該当する各ペ−ジのゼロクリアをしてから、
各ペ−ジに、レジスタ９に格納したデ−タを書き込み、
その後、各ペ−ジにデ−タラッチ部３に保存したデ−タ
を書き込む。このようにして、複数のペ−ジに同一デ−
タを書き込むときの処理を簡略化して、処理速度の高速
化を図ることができる。

【００２３】

【発明の効果】この発明は以上説明したように、メモリ
の各ペ−ジに対するゼロクリアが指定されたときに、メ
モリの該当するペ−ジをゼロクリアせずに、管理テ−ブ
ル部の該当するペ−ジのメモリ情報にゼロクリア情報と
して登録し、リードアクセスされたときに、テーブル管
理部は管理テーブル部の情報を確認し、アドレスで指示
されたメモリのページにゼロクリアが指示されていると
きは、ゼロクリアデータ記憶部に記憶しているゼロクリ
アデータをメモリに格納されたデ−タとして送り返し、
ライトアクセスされたとき、アドレス指示されたメモリ
のページにゼロクリアが指示されているときは、該当す
るページのゼロクリアを行ってから送られたデータを該
当するペ−ジに書込むようにしたから、メモリに対する
アクセス回数を少なくし処理速度を短縮することができ
る。

【００２４】また、テーブル管理部とは別にゼロクリア
部を設け、ライトアクセスのときにゼロクリア部でゼロ
クリアをすることによりテーブル管理部の処理の負担を
軽減することができ、処理速度を向上させることができ
る。

【００２５】さらに、ゼロクリアデ−タとともに各ペ−
ジに共通なデ−タを記憶するレジスタを設け、ライトア
クセスのときにメモリのアドレス指示された複数のペー
ジに対してゼロクリアが指示されているときに、各ペ−
ジに共通なデ−タをレジスタに格納し、各ペ−ジのゼロ
クリアをしてから、各ペ−ジにレジスタに格納したデ−
タを書き込んでから各ペ−ジに固有のデ−タを書き込む
ことにより、メモリの複数のペ−ジに同一デ−タを書き
込むときの処理を簡略化して、処理速度を高速化するこ
とができる。

【図面の簡単な説明】

【図１】この発明の実施例の構成を示すブロック図であ
る。

【図２】管理テーブル部の構成図である。

【図３】上記実施例のリードアクセス時の動作を示すフ
ローチャートである。

【図４】上記実施例のライトアクセス時の動作を示すフ
ローチャートである。

【図５】第２の実施例の構成を示すブロック図である。

【図６】第３の実施例の構成を示すブロック図である。

【符号の説明】

１ 演算制御部 ２ アドレスラッチ部 ３ デ−タラッチ部 ４ メモリ ５ 管理テーブル部 ６ ゼロクリアデータ記憶部 ７ テーブル管理部 ８ ゼロクリア部 ９ レジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 メモリと管理テ−ブル部及びテ−ブル管
   理部を有し、メモリは各ペ−ジごとにデ−タを記憶し、
   管理テ−ブル部はメモリのペ−ジ毎のメモリ情報を格納
   し、テ−ブル管理部はメモリの各ペ−ジに対するゼロク
   リアが指定されたときに、管理テ−ブル部の該当するペ
   −ジのメモリ情報にゼロクリア情報を登録し、リ−ドア
   クセスされたときに管理テ−ブル部のアクセスされたペ
   −ジのメモリ情報を確認し、ゼロクリアが登録されてい
   るときにゼロクリアデ−タを返し、ライトアクセスされ
   たときに管理テ−ブル部のアクセスされたペ−ジのメモ
   リ情報にゼロクリアが登録されているときにアクセスさ
   れたペ−ジのゼロクリアをしてから送られたデ−タの書
   き込みをすることを特徴とするメモリ装置。
2. 【請求項２】 メモリと管理テ−ブル部とテ−ブル管理
   部及びゼロクリア部を有し、メモリは各ペ−ジごとにデ
   −タを記憶し、管理テ−ブル部はメモリのペ−ジ毎のメ
   モリ情報を格納し、テ−ブル管理部はメモリのペ−ジに
   対するゼロクリアが指定されたときに、管理テ−ブル部
   の該当するペ−ジのメモリ情報にゼロクリア情報を登録
   し、リ−ドアクセスされたときに管理テ−ブル部のアク
   セスされたペ−ジのメモリ情報を確認し、ゼロクリアが
   登録されているときにゼロクリアデ−タを返し、ライト
   アクセスされたときに管理テ−ブル部のアクセスされた
   ペ−ジのメモリ情報にゼロクリアが登録されているとき
   にゼロクリア部に該当するペ−ジのゼロクリアを指令
   し、該当するペ−ジがゼロクリアされてから送られたデ
   −タの書き込みをすることを特徴とするメモリ装置。
3. 【請求項３】 メモリとデ−タ記憶部とデ−タラッチ部
   と管理テ−ブル部及びテ−ブル管理部を有し、メモリは
   各ペ−ジごとにデ−タを記憶し、デ−タ記憶部はゼロク
   リアデ−タとメモリの各ペ−ジに共通なデ−タを記憶
   し、デ−タラッチ部はペ−ジ毎に固有のデ−タを保存
   し、管理テ−ブル部はメモリのペ−ジ毎のメモリ情報を
   格納し、テ−ブル管理部はメモリのペ−ジに対するゼロ
   クリアが指定されたときに、管理テ−ブル部の該当する
   ペ−ジのメモリ情報にゼロクリア情報を登録し、リ−ド
   アクセスされたときに管理テ−ブル部のアクセスされた
   ペ−ジのメモリ情報を確認し、ゼロクリアが登録されて
   いるときにゼロクリアデ−タを返し、ライトアクセスさ
   れたときに管理テ−ブル部のアクセスされたペ−ジのメ
   モリ情報にゼロクリアが登録されているときに、アクセ
   スされた複数のペ−ジに共通なデ−タをデ−タ記憶部に
   格納し、デ−タラッチ部にペ−ジ毎に固有のデ−タを格
   納し、アクセスされたペ−ジのゼロクリアをしてからデ
   −タ記憶部に格納されたデ−タをゼロクリアした各ペ−
   ジに書き込んでからデ−タラッチ部に格納されたデ−タ
   の書き込みをすることを特徴とするメモリ装置。