JPH03277069A - 圧縮伸張コントローラ - Google Patents
圧縮伸張コントローラInfo
- Publication number
- JPH03277069A JPH03277069A JP2078074A JP7807490A JPH03277069A JP H03277069 A JPH03277069 A JP H03277069A JP 2078074 A JP2078074 A JP 2078074A JP 7807490 A JP7807490 A JP 7807490A JP H03277069 A JPH03277069 A JP H03277069A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- image
- address
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 title claims description 21
- 238000007906 compression Methods 0.000 title claims description 21
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000006837 decompression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は圧縮伸張コントローラに関し、特に画像データ
を符号データに符号化し、符号データを画像データに復
号化する圧縮伸張コントローラに関する。
を符号データに符号化し、符号データを画像データに復
号化する圧縮伸張コントローラに関する。
圧縮伸張コントローラは、画像データを符号データに符
号化（すなわち圧縮〉しなり符号データを画像データに
復号化くすなわち伸張）したりするコントローラである
。通常、画像データはイメージ・メモリ上の画像バッフ
ァに置き、符号データはイメージ・メモリまたはメイン
・メモリ上の符号バッファに置く。
号化（すなわち圧縮〉しなり符号データを画像データに
復号化くすなわち伸張）したりするコントローラである
。通常、画像データはイメージ・メモリ上の画像バッフ
ァに置き、符号データはイメージ・メモリまたはメイン
・メモリ上の符号バッファに置く。
従来、この種の圧縮伸張コントローラは、イメージ・メ
モリへのアクセスの際、データのビット順序がシステム
に対して固定的であった。ところが、システムによって
は、イメージ・メモリ上に画像バッファと符号バッファ
とを置き、ＣＲＴなどへの表示部や通信部のインターフ
ェースをとるなめに、例えば、画像バッファのビット順
序だけを反転させ、符号バッファのビット順序は反転さ
せないようにしなければならないことがある。このよう
な場合、ホストＣＰＵのソフトウェアでビット順序の反
転をしなければならない。
モリへのアクセスの際、データのビット順序がシステム
に対して固定的であった。ところが、システムによって
は、イメージ・メモリ上に画像バッファと符号バッファ
とを置き、ＣＲＴなどへの表示部や通信部のインターフ
ェースをとるなめに、例えば、画像バッファのビット順
序だけを反転させ、符号バッファのビット順序は反転さ
せないようにしなければならないことがある。このよう
な場合、ホストＣＰＵのソフトウェアでビット順序の反
転をしなければならない。
上述した従来の圧縮伸張コントローラは、ビット順序の
反転をするかしないかの判定とビット順序の反転動作そ
のものをホストＣＰＵのソフトウェアてしなければなら
ないため、ホストＣＰＵのソフトウェアにとって大きな
負担となるという欠点がある。
反転をするかしないかの判定とビット順序の反転動作そ
のものをホストＣＰＵのソフトウェアてしなければなら
ないため、ホストＣＰＵのソフトウェアにとって大きな
負担となるという欠点がある。
Ｃ課題を解決するための手段〕
本発明の圧縮伸張コントローラは、画像データを符号デ
ータに符号化し、符号データを画像データに復号化する
圧縮伸張コントローラにおいて、１バイト内のデータの
ビット順序を反転させる第一の手段と、あらかじめ設定
した条件を判定し前記条件を満す場合のみ前記第一の手
段を起動する第二の手段とを備えて構成される。
ータに符号化し、符号データを画像データに復号化する
圧縮伸張コントローラにおいて、１バイト内のデータの
ビット順序を反転させる第一の手段と、あらかじめ設定
した条件を判定し前記条件を満す場合のみ前記第一の手
段を起動する第二の手段とを備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例の構成図である。
実際の圧縮伸張コントローラでは、図示していないエン
コード／デコード回路やデータパック回路、入出力イン
ターフェース回路などを含むが、本発明に直接関係がな
いので、第１図ではこれらを省略する。第１図の実施例
は、１バイト内のデータのビットで順序を反先させるか
否かの条件を判定する第二の手段としての条件判定図ｉ
￥８１と、１バイト内のデータのビット１＠序を反転さ
せる第一の手段としてのビット順序反転回路３から成る
。テンポラリ・アドレス・レジスタ１０は、アクセスし
ようとしているメモリ・アドレスを格納しであるレジス
タである０画像バッファ・アドレス レジスタ１１は、
画像バッファの先頭アドレスを格納しであるレジスタで
ある０画像バッファ サイズ・レジスタ１２は、画像バ
ッファの大きさを格納しであるレジスタである。符号バ
ッファ アドレス・レジスタ１３は、符号バッファ先頭
アドレスを格納しであるレジスタである。符号バッファ
・サイズ・レジスタ１４は、符号バッファの大きさを格
納しであるレジスタである。検出回路１５は、テンポラ
リ アドレス・レジスタ１０と、画像バッファ アドレ
ス レジスタ１１と、画像バッファ・サイズ・レジスタ
１２と、符号バッファ・アドレス・レジスタ１３と、符
号バッファ・サイズ・レジスタ１４との内容を入力とし
、テンポラリ・アドレス・レジスタ１０で指定されるア
ドレスが、画像バッファ中にあるか符号バッファ中にあ
るかを検出する回路である。
コード／デコード回路やデータパック回路、入出力イン
ターフェース回路などを含むが、本発明に直接関係がな
いので、第１図ではこれらを省略する。第１図の実施例
は、１バイト内のデータのビットで順序を反先させるか
否かの条件を判定する第二の手段としての条件判定図ｉ
￥８１と、１バイト内のデータのビット１＠序を反転さ
せる第一の手段としてのビット順序反転回路３から成る
。テンポラリ・アドレス・レジスタ１０は、アクセスし
ようとしているメモリ・アドレスを格納しであるレジス
タである０画像バッファ・アドレス レジスタ１１は、
画像バッファの先頭アドレスを格納しであるレジスタで
ある０画像バッファ サイズ・レジスタ１２は、画像バ
ッファの大きさを格納しであるレジスタである。符号バ
ッファ アドレス・レジスタ１３は、符号バッファ先頭
アドレスを格納しであるレジスタである。符号バッファ
・サイズ・レジスタ１４は、符号バッファの大きさを格
納しであるレジスタである。検出回路１５は、テンポラ
リ アドレス・レジスタ１０と、画像バッファ アドレ
ス レジスタ１１と、画像バッファ・サイズ・レジスタ
１２と、符号バッファ・アドレス・レジスタ１３と、符
号バッファ・サイズ・レジスタ１４との内容を入力とし
、テンポラリ・アドレス・レジスタ１０で指定されるア
ドレスが、画像バッファ中にあるか符号バッファ中にあ
るかを検出する回路である。
制御信号２は、検出回路１５での検出結果にもとつき、
後述するビット順序反転回路３をアクティブにする信号
である。ビット順序反転回路３は、制御信号２によりア
クティブにされた時、入力データ４のビット順序を反転
させて出力データ５とする回路である。アクティブにさ
れない時は、入力データ４のビット順序を反転させて出
力データ５とする回路である。アクティブにされない時
は、入力データ４をそのまま出力データ５とする６ 人力データ４は、図示していない本圧縮伸張コントロー
ラ内部から外部メモリの書込みデータ、もしくは図示し
ていない外部メモリから本圧縮伸張コントローラ内部へ
の読出しデータである。出力データ５は、ビット順序反
転回路３からの出力であり、本圧縮伸張コントローラ内
の図示していない適当なレジスタへ転送される。
後述するビット順序反転回路３をアクティブにする信号
である。ビット順序反転回路３は、制御信号２によりア
クティブにされた時、入力データ４のビット順序を反転
させて出力データ５とする回路である。アクティブにさ
れない時は、入力データ４のビット順序を反転させて出
力データ５とする回路である。アクティブにされない時
は、入力データ４をそのまま出力データ５とする６ 人力データ４は、図示していない本圧縮伸張コントロー
ラ内部から外部メモリの書込みデータ、もしくは図示し
ていない外部メモリから本圧縮伸張コントローラ内部へ
の読出しデータである。出力データ５は、ビット順序反
転回路３からの出力であり、本圧縮伸張コントローラ内
の図示していない適当なレジスタへ転送される。
第３図は、第１図の実施例の処理対象となるイメージ・
メモリの一例を示す構成図である。イメージ・メモリ６
は、本発明による圧縮伸張コントローラから見たイメー
ジ側のメモリである。画像バッファ７は、画像データを
格納するバッファであり、その先頭アドレスと大きさは
、それぞれ前述した画像バッファ・アドレス・レジスタ
１１、画像バッファ サイズ・レジスタ１２で指定され
る。符号バッファ８は、符号データを格納するバッファ
であり、その先頭アドレスと大きさは、それぞれ前述し
た符号バッファ アドレス・レジスタ１３、符号バッフ
ァ・サイズ・レジスタ１４で指定される。
メモリの一例を示す構成図である。イメージ・メモリ６
は、本発明による圧縮伸張コントローラから見たイメー
ジ側のメモリである。画像バッファ７は、画像データを
格納するバッファであり、その先頭アドレスと大きさは
、それぞれ前述した画像バッファ・アドレス・レジスタ
１１、画像バッファ サイズ・レジスタ１２で指定され
る。符号バッファ８は、符号データを格納するバッファ
であり、その先頭アドレスと大きさは、それぞれ前述し
た符号バッファ アドレス・レジスタ１３、符号バッフ
ァ・サイズ・レジスタ１４で指定される。
次に、第１図の実施例の動作の説明を行なう。
第３図において、符号バッファ８に入っている符号デー
タを復号して、画像バッファ７に展開するここで、符号
データのビット順序はそのままで、画像バッファ７に展
開する画像データのビット順序のみを反転させる場合も
考える。
タを復号して、画像バッファ７に展開するここで、符号
データのビット順序はそのままで、画像バッファ７に展
開する画像データのビット順序のみを反転させる場合も
考える。
第１図において、図示していないホスト・プロセッサは
、予め画像バッファ・アドレス・レジスタ１１、画像バ
ッファ・サイズ・レジスタ１２、符号バッファ・アドレ
ス・レジスタ１３、符号バッファ・サイズ・レジスタ１
４にそれぞれ画像バッファの先頭アドレス、画像バッフ
ァの大きさ、符号バッファの先頭アドレス、符号バッフ
ァの大きさを書込んでおく。これらの値が書込まれると
検出回路１５は、画像バッファ・アドレス・レジスタ１
１−画像バッファ・サイズ・レジスタ１２符号バッファ
・アドレス・レジスタ１３、符号バッファーサイズ・レ
ジスタ１４の内容を入力する条件判定回路１は、本圧縮
伸張コントローラがイメージ・メモリ６をアクセスする
時にアクティブになる０本実施例では、イメージ・メモ
リ６のアクセスは、画像バッファ７または符号バッファ
８へのアクセスのみであるとする。アクセスされるイメ
ージ・メモリのアドレスは、テンポラリ・アドレス レ
ジスタ１０に入力され、検圧回路１５に送られる。検出
回路１５は、テンポラリ アドレスが、画像ハ・・戸フ
ァ７の領域であるが、符号バッファ８の領域であるかを
検出する。もし、画像バッファ７の領域であれば、制御
信号２をアクティブにし、ビット順序反転回路３を起動
する。また、もし、符号バッファ８の領域てあれば、制
御信号２をインアクティブにし、ビット順序反転回路３
を起動しない。ピント順序反転回路３は、入力データ４
のビット順序を反転させずに出力データ５とする。
、予め画像バッファ・アドレス・レジスタ１１、画像バ
ッファ・サイズ・レジスタ１２、符号バッファ・アドレ
ス・レジスタ１３、符号バッファ・サイズ・レジスタ１
４にそれぞれ画像バッファの先頭アドレス、画像バッフ
ァの大きさ、符号バッファの先頭アドレス、符号バッフ
ァの大きさを書込んでおく。これらの値が書込まれると
検出回路１５は、画像バッファ・アドレス・レジスタ１
１−画像バッファ・サイズ・レジスタ１２符号バッファ
・アドレス・レジスタ１３、符号バッファーサイズ・レ
ジスタ１４の内容を入力する条件判定回路１は、本圧縮
伸張コントローラがイメージ・メモリ６をアクセスする
時にアクティブになる０本実施例では、イメージ・メモ
リ６のアクセスは、画像バッファ７または符号バッファ
８へのアクセスのみであるとする。アクセスされるイメ
ージ・メモリのアドレスは、テンポラリ・アドレス レ
ジスタ１０に入力され、検圧回路１５に送られる。検出
回路１５は、テンポラリ アドレスが、画像ハ・・戸フ
ァ７の領域であるが、符号バッファ８の領域であるかを
検出する。もし、画像バッファ７の領域であれば、制御
信号２をアクティブにし、ビット順序反転回路３を起動
する。また、もし、符号バッファ８の領域てあれば、制
御信号２をインアクティブにし、ビット順序反転回路３
を起動しない。ピント順序反転回路３は、入力データ４
のビット順序を反転させずに出力データ５とする。
以上の動作を繰り返すことにより、イメージ・メモリ６
に対して、ダイナミックにビット順序を反転させてアク
セスすることを実現する。
に対して、ダイナミックにビット順序を反転させてアク
セスすることを実現する。
第２図は、本発明の第２の実施例の構成図である。第２
図において、リード信号３０は圧縮伸張コントローラか
らイメージ・メモリへのリード信号、ライト信号３１は
圧縮伸張コントローラがらイメージ・メモリへのライト
信号、制御信号３２はリート信号３０とライト信号３１
のうちどちらがかアクティブの時にビット順序反転回路
３を起動するかを選択する信号、検出回路３３は、リー
ド信号３０とライト信号３１を検出して制御信号２を発
生する回路である。制御信号２は、検出回路１５での検
出により、後述するビット順序反転回路３をアクティブ
にする信号である。ビット順序反転回路３は、制御信号
２によりアクティブにされた時、入力データ４のビット
順序を反転させて出力データ５とする回路である。アク
ティブにされない時は、入力データ４をそのまま出力デ
ータ５とする。入力データ４は、図示していない本圧縮
伸張コントローラ内部から外部メモリへの書込みデータ
、または、図示していない外部メモリから本圧縮伸張コ
ントローラ内部への読み出しデータであり、ビット順序
反転回路３への入力である。出力データ５は、前記ビッ
ト順序反転回路３からの出力であり、本圧縮伸張コント
ローラ内の図示していない適当なレジスタへ転送される
。
図において、リード信号３０は圧縮伸張コントローラか
らイメージ・メモリへのリード信号、ライト信号３１は
圧縮伸張コントローラがらイメージ・メモリへのライト
信号、制御信号３２はリート信号３０とライト信号３１
のうちどちらがかアクティブの時にビット順序反転回路
３を起動するかを選択する信号、検出回路３３は、リー
ド信号３０とライト信号３１を検出して制御信号２を発
生する回路である。制御信号２は、検出回路１５での検
出により、後述するビット順序反転回路３をアクティブ
にする信号である。ビット順序反転回路３は、制御信号
２によりアクティブにされた時、入力データ４のビット
順序を反転させて出力データ５とする回路である。アク
ティブにされない時は、入力データ４をそのまま出力デ
ータ５とする。入力データ４は、図示していない本圧縮
伸張コントローラ内部から外部メモリへの書込みデータ
、または、図示していない外部メモリから本圧縮伸張コ
ントローラ内部への読み出しデータであり、ビット順序
反転回路３への入力である。出力データ５は、前記ビッ
ト順序反転回路３からの出力であり、本圧縮伸張コント
ローラ内の図示していない適当なレジスタへ転送される
。
本実施例では、ビット順序反転回路３をアクティブにす
るかしないかを、リード信号３０かライト信号３１を検
出することによって決めるほかは、第１図に示す第１の
実施例と同じ動牛である。
るかしないかを、リード信号３０かライト信号３１を検
出することによって決めるほかは、第１図に示す第１の
実施例と同じ動牛である。
上述したように本発明によれば、あらかじめ定められた
条件を判断し、条件を満たす場合にのみダイナミックに
ビット順序を反転させることにより、ホストＣＰＵの負
担を大幅に軽減することができる効果がある９
条件を判断し、条件を満たす場合にのみダイナミックに
ビット順序を反転させることにより、ホストＣＰＵの負
担を大幅に軽減することができる効果がある９
第１図は本発明の第１の実施例の構成図、第２図は本発
明の第２の実施例の構成図、第３図は第１図および第２
図に示す実施例の処理対象とするイメージ・メモリの一
例を示す構成図である。 １・・・条件判定回路、２・・・制御信号、３・・ビッ
ト順序反転回路、４・・・入力データ、５・・・出力デ
ータ、１０・・・テンポラリ・アドレス・レジスタ、１
１・・・画像バッファ・アドレス・レジスタ、１２・・
・画像バッファ・サイズ・レジスタ、１３・・符号バッ
ファ アドレス レジスタ、１４・・・符号バッファ・
サイズ・レジスタ、１５・・検出回路、３０・・・リー
ド信号検出回路、３１・・・ライト信号、３２・・・制
御信号、３３・・検出回路。
明の第２の実施例の構成図、第３図は第１図および第２
図に示す実施例の処理対象とするイメージ・メモリの一
例を示す構成図である。 １・・・条件判定回路、２・・・制御信号、３・・ビッ
ト順序反転回路、４・・・入力データ、５・・・出力デ
ータ、１０・・・テンポラリ・アドレス・レジスタ、１
１・・・画像バッファ・アドレス・レジスタ、１２・・
・画像バッファ・サイズ・レジスタ、１３・・符号バッ
ファ アドレス レジスタ、１４・・・符号バッファ・
サイズ・レジスタ、１５・・検出回路、３０・・・リー
ド信号検出回路、３１・・・ライト信号、３２・・・制
御信号、３３・・検出回路。
Claims (1)
- 画像データを符号データに符号化し、符号データを画像
データに復号化する圧縮伸張コントローラにおいて、１
バイト内のデータのビット順序を反転させる第一の手段
と、あらかじめ設定した条件を判定し前記条件を満す場
合のみ前記第一の手段を起動する第二の手段とを有し、
前記第二の手段の判定によって１バイト内のデータのビ
ット順序を前記条件に応じてダイナミックに反転させる
ことを特徴とする圧縮伸張コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078074A JPH03277069A (ja) | 1990-03-27 | 1990-03-27 | 圧縮伸張コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078074A JPH03277069A (ja) | 1990-03-27 | 1990-03-27 | 圧縮伸張コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03277069A true JPH03277069A (ja) | 1991-12-09 |
Family
ID=13651696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078074A Pending JPH03277069A (ja) | 1990-03-27 | 1990-03-27 | 圧縮伸張コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03277069A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295328A (ja) * | 2006-04-26 | 2007-11-08 | Nec Electronics Corp | データ処理装置およびデータ処理方法 |
-
1990
- 1990-03-27 JP JP2078074A patent/JPH03277069A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295328A (ja) * | 2006-04-26 | 2007-11-08 | Nec Electronics Corp | データ処理装置およびデータ処理方法 |
| JP4717704B2 (ja) * | 2006-04-26 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03277069A (ja) | 圧縮伸張コントローラ | |
| JP2002318686A (ja) | プロセッサ | |
| JPH05189360A (ja) | データ転送および記憶方式 | |
| JP2533245Y2 (ja) | データ処理装置 | |
| JPS63269869A (ja) | 符号化回路 | |
| JPH0326177A (ja) | 画像データの圧縮伸張コントローラ | |
| JPH04237346A (ja) | マイクロプロセッサシステム | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JPH03283093A (ja) | Ｅ↑２ｐｒ０ｍへの書込み回路 | |
| JPH05108810A (ja) | イメージ処理装置 | |
| JPH01134574A (ja) | 画像入力装置 | |
| JPH0431939A (ja) | 外部記憶装置 | |
| KR970003411B1 (ko) | 팩시밀리의 이미지데이타 처리시간 단축회로 | |
| JP2000242466A (ja) | コンピュータシステム | |
| JPS63180175A (ja) | 電子フアイリング装置 | |
| JPH05110829A (ja) | 画像データ処理装置 | |
| JPH07134642A (ja) | データ転送装置 | |
| JPS63245717A (ja) | デ−タ変換装置 | |
| JPH09198302A (ja) | 主記憶制御回路及び主記憶装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH0224748A (ja) | アドレス切替回路 | |
| JP2003186626A (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JPS5819965A (ja) | 記録装置 | |
| JP2003015866A (ja) | プロセッサ | |
| JPS63300363A (ja) | イメ−ジ処理方式 |