JP2000188203A - 抵抗器およびその製造方法 - Google Patents

抵抗器およびその製造方法

Info

Publication number
JP2000188203A
JP2000188203A JP10362633A JP36263398A JP2000188203A JP 2000188203 A JP2000188203 A JP 2000188203A JP 10362633 A JP10362633 A JP 10362633A JP 36263398 A JP36263398 A JP 36263398A JP 2000188203 A JP2000188203 A JP 2000188203A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
substrate
resistor
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10362633A
Other languages
English (en)
Inventor
Hisahiro Takashima
尚弘 高嶋
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10362633A priority Critical patent/JP2000188203A/ja
Publication of JP2000188203A publication Critical patent/JP2000188203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 プリント基板実装時における側面電極層のは
んだフィレットの大きさに影響されることなく、プリン
ト基板に実装したときの抵抗値ばらつきをなくすること
ができるとともに、電気特性を安定化させることができ
る抵抗器を提供することを目的とする。 【解決手段】 基板11に設けた裏面電極層12と上面
電極層13を電気的に接続するように基板11のスルー
ホール11aに設けられた内部電極層14と、上面電極
層13間を電気的に接続するように設けられた抵抗層1
5と、この抵抗層15を覆うように設けられた第1の保
護膜層16と、この第1の保護膜層16を覆うように設
けられた第2の保護膜層18と、基板11の側面に設け
られた側面電極層19とを有し、前記内部電極層14を
側面電極層19よりも抵抗値の低い材料で構成したもの
である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電子機器に利
用される抵抗器およびその製造方法に関するものであ
る。
【0002】
【従来の技術】従来の抵抗器としては、特公平1−43
25号公報に開示されたものが知られている。
【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
【0004】図7は従来の抵抗器の断面図である。図7
において、1は絶縁基板である。2は絶縁基板1の裏面
の左右両端部に設けられた裏面電極層である。3は絶縁
基板1の上面の左右両端部に設けられた上面電極層であ
る。4は上面電極層3に一部が重なるように設けられた
抵抗層である。5はトリミング前に抵抗層4を保護する
ための第1の保護膜層である。6は抵抗値を修正するた
めに第1の保護膜層5の上から抵抗層4に設けられたト
リミング溝である。7は抵抗層4の上面に設けられた第
2の保護膜層である。8は裏面電極層2と上面電極層3
を電気的に接続するために絶縁基板1の側面に設けられ
た側面電極層である。9,10は裏面電極層2、上面電
極層3および側面電極層8の表面に設けられたニッケル
めっき層、はんだめっき層である。つまり、従来の抵抗
器は、上面電極層3と裏面電極層2を接続するのは側面
電極層8のみであった。
【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
【0006】図8(a)〜(d)および図9(a)〜
(d)は従来の抵抗器の製造方法を示す工程図である。
【0007】まず、図8(a)に示すように、絶縁基板
1の裏面の左右両端部に裏面電極層2(図示せず)を塗
着形成し、上面の左右両端部に上面電極層3を塗着形成
する。
【0008】次に、図8(b)に示すように、上面電極
層3に一部が重なるように絶縁基板1の上面に抵抗膜か
らなる抵抗層4を塗着形成する。
【0009】次に、図8(c)に示すように、抵抗層4
を覆うように第1の保護膜層5を塗着形成する。
【0010】次に、図8(d)に示すように、抵抗層4
における全抵抗値が所定の抵抗値の範囲内に入るように
レーザ等により第1の保護膜層5および抵抗層4にトリ
ミング溝6を施す。
【0011】次に、図9(a)に示すように、抵抗層4
の上面に第2の保護膜層7を塗着形成する。
【0012】次に、図9(b)に示すように、シート状
の絶縁基板1を短冊状に分割する。次に、図9(c)に
示すように、上面電極層3および絶縁基板1の左右両端
の側面に、前記裏面電極層2と上面電極層3を電気的に
接続するように側面電極層8を塗着形成する。
【0013】次に、図9(d)に示すように、短冊状の
基板を個片に分割する。最後に、上面電極層3および側
面電極層8の表面にニッケルめっきを施した後、はんだ
めっきを施すことにより、ニッケルめっき層9、はんだ
めっき層10を形成し、従来の抵抗器を製造していた。
【0014】
【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法では、上面電極層3と裏面電極
層2を接続しているのは側面電極層8のみとなっている
ため、特に低抵抗値(1Ω以下)の場合は、側面電極層
8の抵抗値が無視できなくなり、これにより、プリント
基板に実装したときのはんだフィレットの大きさによ
り、抵抗値が変化してしまうという課題を有していた。
また、特にフィレットが小さい場合は、電流を流すと側
面電極層8が発熱し、その発熱によりフィレット部のは
んだを劣化させたり、更には抵抗値変化を起こすという
課題を有していた。
【0015】本発明は上記従来の課題を解決するもの
で、プリント基板実装時における側面電極層のはんだフ
ィレットの大きさに影響されることなく、プリント基板
に実装したときの抵抗値ばらつきをなくすることができ
るとともに、電気特性を安定化させることができる抵抗
器を提供することを目的とするものである。
【0016】
【課題を解決するための手段】上記目的を達成するため
に本発明の抵抗器は、基板と、前記基板の下面に設けら
れた裏面電極層と、前記基板の上面に設けられた上面電
極層と、前記裏面電極層と前記上面電極層を基板のスル
ーホールを介して電気的に接続するように前記基板のス
ルーホールに設けられた内部電極層と、前記上面電極層
間を電気的に接続するように設けられた抵抗層と、少な
くとも前記抵抗層を覆うように設けられた第1の保護膜
層と、少なくとも前記第1の保護膜層を覆うように設け
られた第2の保護膜層と、少なくとも前記基板の側面に
設けられた側面電極層とを有し、前記内部電極層を側面
電極層よりも抵抗値の低い材料で構成したもので、この
構成によれば、プリント基板実装時における側面電極層
のはんだフィレットの大きさに影響されることなく、プ
リント基板に実装したときの抵抗値ばらつきをなくする
ことができるとともに、電気特性を安定化させることが
できる抵抗器が得られるものである。
【0017】
【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の下面に設けられた裏面電極層
と、前記基板の上面に設けられた上面電極層と、前記裏
面電極層と前記上面電極層を基板のスルーホールを介し
て電気的に接続するように前記基板のスルーホールに設
けられた内部電極層と、前記上面電極層間を電気的に接
続するように設けられた抵抗層と、少なくとも前記抵抗
層を覆うように設けられた第1の保護膜層と、少なくと
も前記第1の保護膜層を覆うように設けられた第2の保
護膜層と、少なくとも前記基板の側面に設けられた側面
電極層とを有し、前記内部電極層を側面電極層よりも抵
抗値の低い材料で構成したもので、この構成によれば、
側面電極層よりも抵抗値の低い内部電極層を設けている
ため、プリント基板実装時の抵抗層への電流経路は内部
電極層となり、これにより、従来のように側面電極層の
はんだフィレットの大きさに影響されることはなくなる
ため、プリント基板に実装したときの抵抗値ばらつきを
なくすることができるとともに、電気特性を安定化させ
ることができるという作用を有するものである。
【0018】請求項2に記載の発明は、内部電極層をス
ルーホール内に充填して設けたもので、この構成によれ
ば、スルーホール内を内部電極層で充填しているため、
内部電極層の抵抗値をより低くできるという作用を有す
るものである。
【0019】請求項3に記載の発明は、内部電極層を少
なくとも裏面電極層または上面電極層の形成時に同時に
形成したもので、この構成によれば、少なくとも裏面電
極層または上面電極層の形成時に内部電極層を同時に形
成しているため、印刷回数を低減できるとともに、上面
電極層におけるスルーホールの周り段差を最小限にでき
るため、外観の優れた抵抗器を実現できるという作用を
有するものである。
【0020】請求項4に記載の発明は、スルーホールお
よび分割溝を有するシート状の基板のスルーホールに側
面電極層より抵抗値の低い内部電極層を形成する工程
と、前記基板の下面の分割溝を跨ぐとともに内部電極層
と電気的に接続されるように裏面電極層を形成する工程
と、前記シート状の基板の上面の分割溝を跨ぐとともに
内部電極層と電気的に接続されるように上面電極層を形
成する工程と、前記上面電極層間を電気的に接続するよ
うに抵抗層を形成する工程と、少なくとも前記抵抗層を
覆うように第1の保護膜層を形成する工程と、少なくと
も前記第1の保護膜層を覆うように第2の保護膜層を形
成する工程と、少なくとも前記基板の側面に側面電極層
を形成する工程とを備えたもので、この製造方法によれ
ば、シート状の基板のスルーホールに側面電極層より抵
抗値の低い内部電極層を形成する工程を設けているた
め、プリント基板実装時の抵抗層への電流経路は内部電
極層となり、これにより、従来のように側面電極層のは
んだフィレットの大きさに影響されることはなくなるた
め、プリント基板に実装したときの抵抗値ばらつきをな
くすることができるとともに、電気特性を安定化させる
ことができるという作用を有するものである。
【0021】以下、本発明の一実施の形態における抵抗
器およびその製造方法について、図面を参照しながら説
明する。
【0022】図1は本発明の一実施の形態における抵抗
器の断面図である。図1において、11はスルーホール
11aを有するアルミナ等からなる基板である。12は
基板11の下面側部に設けられた銀系の混合材料等から
なる一対の裏面電極層である。13は基板11の上面側
部に設けられた銀とパラジウムの合金材料等からなる一
対の上面電極層である。14は前記裏面電極層12と上
面電極層13を基板11のスルーホール11aを介して
電気的に接続するように基板11のスルーホール11a
に設けられた内部電極層で、前記裏面電極層12または
上面電極層13と同じ材料で構成されている。15は前
記一対の上面電極層13間を電気的に接続するように設
けられた銀とパラジウムの合金材料等からなる抵抗層で
ある。16は少なくとも抵抗層15を覆うように設けら
れた鉛系のガラス等からなる第1の保護膜層である。1
7は第1の保護膜層16の上から抵抗層15に設けられ
たトリミング溝である。18は少なくとも前記第1の保
護膜層16の上面を覆うように設けられたエポキシ系の
樹脂等からなる第2の保護膜層である。19は少なくと
も基板11の側面に設けられた銀とフェノール系の樹脂
との混合材料等からなる側面電極層である。20は必要
により裏面電極層12、上面電極層13および側面電極
層19を覆うように設けられたニッケルめっき等からな
る第1のめっき層である。21は必要により第1のめっ
き層20を覆うように設けられたはんだめっき等からな
る第2のめっき層である。
【0023】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。
【0024】図2(a)〜(d)および図3(a)〜
(d)は本発明の一実施の形態における抵抗器の製造方
法を示す工程図である。
【0025】まず、図2(a)に示すように、縦横の分
割溝11b,11cおよびスルーホール11aを有する
絶縁性に優れたアルミナ等からなるシート状の基板11
dを受け入れる。
【0026】次に、図2(b)に示すように、シート状
の基板11dの一方の主面上に縦方向の分割溝11bを
跨ぐと共にスルーホール11aを充填するように銀系の
導体ペースト材料をスクリーン印刷・乾燥し(図示せ
ず)、更にシート状の基板11dの他方の主面上に縦方
向の分割溝11bを跨ぐと共にスルーホール11aを充
填するように銀系の導体ペースト材料をスクリーン印刷
・乾燥して、ベルト式連続焼成炉によって約850℃の
温度で、約30分のプロファイルによって焼成し、裏面
電極層12、上面電極層13、内部電極層14を形成す
る。
【0027】次に、図2(c)に示すように、上面電極
層13の一部に重畳するように、銀とパラジウムの合金
からなる抵抗ペースト材料をスクリーン印刷・乾燥し、
ベルト式連続焼成炉によって約850℃の温度で、約3
0分のプロファイルによって焼成し、抵抗層15を形成
する。
【0028】次に、図2(d)に示すように、抵抗層1
5を覆うように鉛系からなるガラスペーストを印刷・乾
燥し、ベルト式連続焼成炉によって約600℃の温度
で、約30分のプロファイルによって焼成し、第1の保
護膜層16を形成する。その後、抵抗層15の抵抗値を
修正するために、少なくとも2端子のプローブを上面電
極層13に当接させながら、レーザ等により第1の保護
膜層16の上からトリミングし、抵抗層15にトリミン
グ溝17を形成する。
【0029】次に、図3(a)に示すように、少なくと
も第1の保護膜層16の上面を覆うようにエポキシ系樹
脂ペーストをスクリーン印刷・乾燥し、箱形乾燥炉によ
って約200℃の温度で、約30分硬化し、第2の保護
膜層18を形成する。
【0030】次に、図3(b)に示すように、シート状
の基板11dの横方向の分割溝11cに沿って分割し
て、短冊状の基板22を形成する。
【0031】次に、図3(c)に示すように、少なくと
も短冊状の基板22の側面に銀とフェノール系樹脂との
混合ペースト材料をローラー転写印刷・乾燥し、箱形乾
燥炉によって約200℃の温度で、約30分硬化し、側
面電極層19を形成する。
【0032】次に、図3(d)に示すように、側面電極
層19を形成した短冊状の基板22を個片に分割して、
個片状の基板23を形成する。
【0033】最後に、裏面電極層12、上面電極層13
および側面電極層19を覆うようにニッケルめっき等か
らなる第1のめっき層(図示せず)を形成するととも
に、この第1のめっき層を覆うようにスズと鉛との合金
めっき等からなる第2のめっき層(図示せず)を形成し
て抵抗器を製造するものである。
【0034】以上のように構成、かつ製造された本発明
の一実施の形態における抵抗器を6.4×3.2×1.
1mmサイズの100mΩで作製し、以下に示すような
方法で実験を行った。
【0035】(実験方法)あらかじめ抵抗値を±1%に
選別した抵抗器を、クリームはんだを印刷したプリント
基板に実装した後、200〜250℃、10〜30秒間
リフローによりはんだ付けし、クリームはんだ量と抵抗
値の関係を調査した。また、その抵抗器を、70℃の雰
囲気中で、1Wの負荷を1.5時間ON、0.5時間O
FFのサイクルで1000時間印加し、クリームはんだ
量と高温負荷寿命特性の関係を調査した。なお、プリン
ト基板に抵抗器を実装したときの抵抗値は、図4に示す
ようなパターンで測定した。図4において、24はプリ
ント基板のランド部で、このランド部24に抵抗器が実
装される。25は電流端子、26は抵抗値測定端子であ
る。
【0036】(実験結果)図5(a)(b)は、従来の
抵抗器と、本発明の一実施の形態における抵抗器のクリ
ームはんだ量と抵抗値の実験結果を示したものである。
この図5(a)(b)から明らかなように、実装前の抵
抗値が100mΩの±1%に対し、従来の抵抗器では図
5(a)に示すようにクリームはんだ量によって抵抗値
が大きく変化したが、本発明の一実施の形態における抵
抗器では図5(b)に示すようにクリームはんだ量の影
響をほとんど受けていないことがわかる。
【0037】また図6(a)(b)は、従来の抵抗器
と、本発明の一実施の形態における抵抗器のクリームは
んだ量と高温負荷寿命特性の実験結果を示したものであ
る。この図6(a)(b)から明らかなように、従来の
抵抗器では図6(a)に示すようにクリームはんだ量が
少ない場合に抵抗値が大きく変化しているのに対し、本
発明の一実施の形態における抵抗器では図6(b)に示
すようにクリームはんだ量が少ない場合でもほとんど抵
抗値が変化しておらず、良好な電気特性が得られること
がわかる。
【0038】なお、上記本発明の一実施の形態において
は、裏面電極層12、上面電極層13、内部電極層14
を同時に形成し、その後、抵抗層15を形成したものに
ついて説明したが、これらはそれぞれ個別に、または全
てを同時に形成しても良いものである。
【0039】
【発明の効果】以上のように本発明の抵抗器は、基板
と、前記基板の下面に設けられた裏面電極層と、前記基
板の上面に設けられた上面電極層と、前記裏面電極層と
前記上面電極層を基板のスルーホールを介して電気的に
接続するように前記基板のスルーホールに設けられた内
部電極層と、前記上面電極層間を電気的に接続するよう
に設けられた抵抗層と、少なくとも前記抵抗層を覆うよ
うに設けられた第1の保護膜層と、少なくとも前記第1
の保護膜層を覆うように設けられた第2の保護膜層と、
少なくとも前記基板の側面に設けられた側面電極層とを
有し、前記内部電極層を側面電極層よりも抵抗値の低い
材料で構成したもので、この構成によれば、側面電極層
よりも抵抗値の低い内部電極層を設けているため、プリ
ント基板実装時の抵抗層への電流経路は内部電極層とな
り、これにより、従来のように側面電極層のはんだフィ
レットの大きさに影響されることはなくなるため、プリ
ント基板に実装したときの抵抗値ばらつきをなくするこ
とができるとともに、電気特性を安定化させることがで
きるという優れた効果を有するものである。
【図面の簡単な説明】
【図1】本発明の一実施の形態における抵抗器の断面図
【図2】(a)〜(d)同抵抗器の製造方法を示す工程
【図3】(a)〜(d)同抵抗器の製造方法を示す工程
【図4】抵抗値を測定するためのプリント基板のランド
パターン図
【図5】(a)(b)従来の抵抗器と、本発明の一実施
の形態における抵抗器のクリームはんだ量と抵抗値の実
験結果を示す図
【図6】(a)(b)従来の抵抗器と、本発明の一実施
の形態における抵抗器のクリームはんだ量と高温負荷寿
命特性の実験結果を示す図
【図7】従来の抵抗器の断面図
【図8】(a)〜(d)同抵抗器の製造方法を示す工程
【図9】(a)〜(d)同抵抗器の製造方法を示す工程
【符号の説明】
11 基板 11a スルーホール 11b,11c 分割溝 11d シート状の基板 12 裏面電極層 13 上面電極層 14 内部電極層 15 抵抗層 16 第1の保護膜層 18 第2の保護膜層 19 側面電極層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA07 BB05 BB31 BB33 BB35 BB49 CC11 DD05 DD19 DD22 DD47 DD48 FF04 FF18 GG06 GG09 5E032 BA07 BB01 CA02 CC03 CC14 CC16 CC18 5E033 AA22 BB02 BE02 BF05 BG02 BG03 BG04 5E317 AA24 BB04 BB14 BB15 BB18 CC22 CC25 CC31 CC52 CD21 CD23 GG11 GG16

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板の下面に設けられた裏
    面電極層と、前記基板の上面に設けられた上面電極層
    と、前記裏面電極層と前記上面電極層を基板のスルーホ
    ールを介して電気的に接続するように前記基板のスルー
    ホールに設けられた内部電極層と、前記上面電極層間を
    電気的に接続するように設けられた抵抗層と、少なくと
    も前記抵抗層を覆うように設けられた第1の保護膜層
    と、少なくとも前記第1の保護膜層を覆うように設けら
    れた第2の保護膜層と、少なくとも前記基板の側面に設
    けられた側面電極層とを有し、前記内部電極層を側面電
    極層よりも抵抗値の低い材料で構成した抵抗器。
  2. 【請求項2】 内部電極層をスルーホール内に充填して
    設けた請求項1記載の抵抗器。
  3. 【請求項3】 内部電極層を少なくとも裏面電極層また
    は上面電極層の形成時に同時に形成した請求項1記載の
    抵抗器。
  4. 【請求項4】 スルーホールおよび分割溝を有するシー
    ト状の基板のスルーホールに側面電極層より抵抗値の低
    い内部電極層を形成する工程と、前記基板の下面の分割
    溝を跨ぐとともに内部電極層と電気的に接続されるよう
    に裏面電極層を形成する工程と、前記シート状の基板の
    上面の分割溝を跨ぐとともに内部電極層と電気的に接続
    されるように上面電極層を形成する工程と、前記上面電
    極層間を電気的に接続するように抵抗層を形成する工程
    と、少なくとも前記抵抗層を覆うように第1の保護膜層
    を形成する工程と、少なくとも前記第1の保護膜層を覆
    うように第2の保護膜層を形成する工程と、少なくとも
    前記基板の側面に側面電極層を形成する工程とを備えた
    抵抗器の製造方法。
JP10362633A 1998-12-21 1998-12-21 抵抗器およびその製造方法 Pending JP2000188203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10362633A JP2000188203A (ja) 1998-12-21 1998-12-21 抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10362633A JP2000188203A (ja) 1998-12-21 1998-12-21 抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000188203A true JP2000188203A (ja) 2000-07-04

Family

ID=18477358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10362633A Pending JP2000188203A (ja) 1998-12-21 1998-12-21 抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000188203A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196571A1 (ja) * 2019-03-28 2020-10-01 ローム株式会社 チップ抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196571A1 (ja) * 2019-03-28 2020-10-01 ローム株式会社 チップ抵抗器

Similar Documents

Publication Publication Date Title
JPH1126204A (ja) 抵抗器およびその製造方法
RU2497217C1 (ru) Способ изготовления толстопленочных резистивных элементов
US6856234B2 (en) Chip resistor
KR20080031982A (ko) 칩 저항기 및 그 제조 방법
JP2000077205A (ja) 抵抗器およびその製造方法
JPH09246001A (ja) 抵抗組成物およびこれを用いた抵抗器
JP2000188203A (ja) 抵抗器およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP2000188456A (ja) 抵抗器およびその製造方法
JP2004319195A (ja) チップ型ヒューズ
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JP2004031800A (ja) チップ型複合部品及び複合部品の製造方法
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JPH10233485A (ja) 複合チップ部品
JP2867711B2 (ja) 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法
JPH07211509A (ja) チップ抵抗器とその製造方法
JPH0410601A (ja) 厚膜抵抗部品及びその製造方法
JP3867587B2 (ja) チップ抵抗器
JPH09246004A (ja) 抵抗器とその製造方法
JPH0831603A (ja) 角形薄膜チップ抵抗器およびその製造方法
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JPH0497501A (ja) 抵抗器及びその製造方法
JPH04254302A (ja) 機能修正用角形チップ抵抗器およびそのトリミング方法
JPH11273901A (ja) チップ型抵抗器の構造