JP2000173443A - 冷電子放出素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】電流制御機能を搭載することで動作電圧を上昇
させずに局所的な大電流を抑え、電流変動を最小限に低
減し且つ低コスト化及び大面積化を容易とし、スイッチ
ング用電極をゲート電極とは別に設けて駆動電圧の低下
と回路コスト低減を図り、電流制御機能のない従来素子
と同様に容易に作製できるようにする。 【解決手段】絶縁性基板１の同一平面上に第１の導電層
２と第２の導電層３が半導体薄膜層４により形成された
ＴＦＴチャンネルＡを介して互いに直接接触しないよう
に設けられ、該半導体薄膜層上には絶縁層５が設けら
れ、第２の導電層上には半導体薄膜層と絶縁層のないゲ
ート孔Ｂが設けられ、該絶縁層上のゲート孔周囲にゲー
ト電極層７、チャンネルＡの上側相当部に第３の導電層
６が設けられ前記絶縁層５をゲート絶縁層として機能さ
せる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強電界によって冷
電子を放出する電界放射型の冷電子放出素子及びその製
造方法に関する。より詳しくは、光プリンタ、電子顕微
鏡、電子ビーム露光装置などの電子発生源や電子銃とし
て、あるいは照明ランプの超小型照明源として、また特
に、平面ディスプレイを構成するアレイ状のＦＥＡ（Ｆ
ｉｅｌｄＥｍｉｔｔｅｒ Ａｒｒａｙ）の電子発生源と
して有用な、冷電子放出素子及びその製造方法に関す
る。

【０００２】

【従来の技術】従来より、電子ディスプレイデバイスと
して、陰極線管が広く用いられているが、陰極線管は電
子銃のカソードから熱電子を放出させるためにエネルギ
ー消費量が大きく、また、構造的に大きな容積を必要と
するなどの問題があった。

【０００３】このため、熱電子ではなく冷電子を利用で
きるようにして、全体としてエネルギー消費量を低減さ
せ、しかも、デバイス自体を小形化した平面型のディス
プレイが求められ、更に、近年では、そのような平面型
ディスプレイに高速応答性と高解像度とを実現すること
も強く求められている。

【０００４】このような冷電子を利用する平面型ディス
プレイの構造としては、高真空の平板セル中に微小な電
子放出素子をアレイ状に配したものが有望視されてい
る。そして、そのために使用する電子放出素子として、
電界放射現象を利用した電界放射型の冷電子放出素子が
注目されている。この電界放射型の冷電子放出素子は、
物質に印加する電界の強度を上げると、その強度に応じ
て物質表面のエネルギー障壁の幅が次第に狭まり、電界
強度が１０７Ｖ／ｃｍ以上の強電界となると、物質中の
電子がトンネル効果によりそのエネルギー障壁を突破で
きるようになり、そのため物質から電子が放出されると
いう現象を利用している。この場合、電場がポアッソン
の方程式に従うために、電子を放出する部材（エミッ
タ）に電界が集中する部分を形成すると、比較的低い引
き出し電圧で効率的に冷電子の放出を行うことができ
る。

【０００５】このような電界放射型の冷電子放出素子の
一般的なものとしては、例えば図４に示すように先端が
尖った円錐形の冷電子放出素子を例示することができ
る。この素子においては、絶縁性基板４１上に導電層４
２、絶縁層４３及びゲート電極４４が順次積層されてお
り、その絶縁層４３及びゲート電極４４には導電層４２
に達する開口部Ｂ（ゲート孔）が形成されている。

【０００６】そして、その開口部Ｂ内の導電層４２上に
は、ゲート電極４４に接触しないように、点状突起を有
する円錐形状のエミッタ４５が形成されている。このよ
うな円錐形エミッタではスピント型エミッタが広く知ら
れている。

【０００７】スピント型エミッタを備えた冷電子放出素
子の製造例を、図５（ａ）〜（ｄ）を参照しながら説明
する。

【０００８】まず、図５（ａ）に示すように、予め導電
層５２が形成された絶縁性基板５１上に、絶縁層５３及
びゲート電極層５４をスパッタ法又は真空蒸着法等によ
り順次成膜する。続いて、フォトリソグラフィー法と反
応性イオンエッチング法（ＲＩＥ）とを利用して絶縁層
５３及びゲート電極層５４の一部を、導電層５２が露出
するまで円形の孔（開口部Ｂ；ゲート孔）が開口するよ
うにエッチングする。

【０００９】次に、図５（ｂ）に示すように、回転斜方
蒸着によりリフトオフ材をゲート電極５４上面と側面に
のみ蒸着して剥離層５５（リフトオフ層）を形成する。
リフトオフ材の材料としては、Ａｌ、ＭｇＯ等が多く使
用されている。

【００１０】続いて、図５（ｃ）に示すように、導電層
５２上に、その垂直な方向から通常の異方性蒸着（垂直
蒸着）により、エミッタ５６用の金属材料を蒸着する。
このとき、蒸着の進行につれてゲート孔Ｂの開口径が狭
まると同時に、導電層５２上に円錐形のエミッタ５６が
自己整合的に形成される。蒸着は最終的にゲート孔Ｂが
閉じるまで行なう。エミッタの材料としては、Ｍｏ、Ｎ
ｉ等を使用することができる。

【００１１】最後に、図５（ｄ）に示すように、リフト
オフ材による剥離層５５をエッチングにより剥離し、必
要に応じてゲート電極層５４をパターニングしてゲート
電極を形成する。これにより、スピント型エミッタを備
えた冷電子放出素子が得られる。

【００１２】このようなスピント型エミッタを備えた冷
電子放出素子は、異方性蒸着法により自己整合的に円錐
形状のエミッタを簡便に形成でき、更にエミッタ材料が
広範囲に選定できるという利点を有している。

【００１３】ところで、スピント型エミッタに代表され
る、微細加工技術を利用した冷電子放出素子を特に平面
ディスプレイ等に適用する場合、エミッタからのエミッ
ション電流の変動が小さいことが、高品位の画質を得る
には必要不可欠である。

【００１４】エミッション電流の変動は、エミッタを集
積化することで、ある程度低減することが可能である。
これは、集積化により個々のエミッタにおけるエミッシ
ョン特性のばらつきの影響が低減されるためである。し
かしながら、この方法では各エミッタからのエミッショ
ン電流を見かけ上平均化するにすぎないため、局所的に
現れる異常に大きなエミッション電流を抑制することは
不可能である。

【００１５】このようなエミッション電流の変動を低減
する手段として、米国特許第３７８９４７１号明細書で
は、スピント型エミッタにおいて、導電層とエミッタの
間に抵抗層を設ける技術が示されている。

【００１６】このような抵抗層を具備した冷電子放出素
子の構成例を、図６を参照しながら説明する。

【００１７】絶縁性基板６１上に導電層６２、抵抗層６
３、絶縁層６４及びゲート電極層６５（又は適宜パター
ン形成されたゲート電極）が順次積層されており、その
絶縁層６４及びゲート電極層６５には、抵抗層６３に達
する開口部Ｂ（ゲート孔）が形成されている。そして、
その開口部Ｂ内の抵抗層６３上には、ゲート電極層６５
に接触しないように円錐形状のエミッタ６６が形成され
ている。

【００１８】この場合、前記抵抗層６３は、導電層６２
とエミッタ６６間に電気的に直列に挿入されている。こ
の抵抗層６３により、素子間の電流を均一化する作用が
得られ、さらに素子破壊につながる大電流を低減すると
ともに、エミッション電流の変動も抵抗層６３の抵抗値
に比例して減少させることが可能となる。抵抗層６３の
比抵抗は１０２〜１０６Ω・ｃｍが適当とされている。

【００１９】一方、半導体集積回路製造技術を応用した
シリコンエミッタも、また広く知られている。（Ｔｅｃ
ｈ．Ｄｉｇ．ＩＶＭＣ．，（１９９１）ｐ２６）

【００２０】シリコンエミッタを備えた冷電子放出素子
の製造例を、図７（ａ）〜（ｅ）を参照しながら説明す
る。

【００２１】まず、図７（ａ）に示すように、単結晶シ
リコン基板７１を熱酸化して表面に酸化シリコン層を形
成し、その酸化シリコン層をフォトリソグラフィー法を
利用して円形にパターニングすることにより、円形のエ
ッチングマスク用酸化シリコン層７２を形成する。この
酸化シリコン層７２は、後述するようにリフトオフ材
（剥離層）としても機能する。なお、酸化シリコン層７
２の径は、ほぼゲート孔径に相当する。

【００２２】次に、図７（ｂ）に示すように、サイドエ
ッチレートの高い条件の反応性イオンエッチング法（Ｒ
ＩＥ）によりシリコン基板７１をエッチングし、エミッ
タ７３を形成する。

【００２３】続いて、図７（ｃ）に示すように、熱酸化
によりシリコン基板７１及びエミッタ７３の表面にエミ
ッタ先端先鋭化用酸化シリコン層７４を形成する。この
酸化シリコン層７４の形成時に発生する応力により、酸
化シリコン層７４の内側のエミッタ７３の先端が容易に
尖鋭化される。

【００２４】そして、図７（ｄ）に示すように、異方性
蒸着法（単結晶シリコン基板７１に対して垂直方向の垂
直蒸着法）により、絶縁層７５、ゲート電極層７６を積
層する。

【００２５】最後に、図７（ｅ）に示すように、リフト
オフ材としても機能するエッチングマスク用酸化シリコ
ン層７２をエッチングによりリフトオフし、更に、エミ
ッタ７３の表面の酸化シリコン層７４をエッチング除去
する。そして必要に応じてゲート電極層７６をパターニ
ングする。これによりシリコンエミッタを備えた冷電子
放出素子が得られる。

【００２６】さらに最近、シリコンエミッタにおいて、
シリコンの半導体としての性質を利用して高度な電流制
御が可能であることが示されている。（Ｊｐｎ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３５（１９９６）ｐ６６３７）

【００２７】このような電流制御機能を搭載したシリコ
ンエミッタはＭＯＳＦＥＴ構造エミッタと称される。こ
のＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の
構成を図８を参照しながら説明する。

【００２８】ｐ型シリコン基板８１の同一平面上に、ｎ
型シリコンからなる円錐形のエミッタ８２と、ｎ型シリ
コン層８３を介してエミッタ配線層８４が設けられ、エ
ミッタ８２とエミッタ配線層８４の間に絶縁層８５を介
してゲート電極層８６（又はゲート電極）が設置されて
いる。即ち、このエミッタではＭＯＳＦＥＴ（ｍｅｔａ
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅ
ｌｄ−ｅｆｆｅｃｔ−ｔｒａｎｓｉｓｔｏｒ）構造を冷
電子放出素子に内蔵した構造をもち、冷電子放出素子の
エミッタ配線層８４が、ＭＯＳＦＥＴのソース、エミッ
タ８２がドレイン、ゲート電極８６がゲート、絶縁層８
５がゲート絶縁層としてそれぞれ機能する。

【００２９】ＭＯＳＦＥＴ構造エミッタを備えた冷電子
放出素子の製造例を、図９（ａ）〜（ｇ）を参照しなが
ら説明する。

【００３０】まず、図９（ａ）に示すように、単結晶の
ｐ型シリコン基板９１を熱酸化して表面に酸化シリコン
層９２を形成し、その酸化シリコン層９２をフォトリソ
グラフィー法を利用して円形にパターニングすることに
より、円形のエッチングマスク用酸化シリコン層９２を
形成する。この酸化シリコン層９２は後述するようにリ
フトオフ材（剥離層）としても機能する。なお、酸化シ
リコン層９２の径は、ほぼゲート孔径に相当する。

【００３１】次に、図９（ｂ）に示すように、サイドエ
ッチレートの高い条件の反応性イオンエッチング法（Ｒ
ＩＥ）によりｐ型シリコン基板９１をエッチングし、エ
ミッタ９３を形成する。

【００３２】続いて、図９（ｃ）に示すように、熱酸化
によりｐ型シリコン基板９１及びエミッタ９３の表面に
エミッタ先端先鋭化用ならびに絶縁層用酸化シリコン層
９４を形成する。この酸化シリコン層９４の形成時に発
生する応力により、酸化シリコン層９４の内側のエミッ
タ９３の先端が容易に尖鋭化される。

【００３３】そして、図９（ｄ）に示すように酸化シリ
コン層９２、酸化シリコン層９４上よりゲート電極層９
５を異方性蒸着法（垂直蒸着法）により成膜し、エミッ
タ９３に隣接するゲート電極層９５にフォトリソグラフ
ィー法を利用してエミッタ配線用の円形孔パターン９８
を形成する。

【００３４】次に、図９（ｅ）に示すように、リフトオ
フ材としても機能するエッチングマスク用酸化シリコン
層９２をエッチングによりリフトオフし、更に、エミッ
タ９３の表面及び円形孔パターン９８内の酸化シリコン
層９４をエッチング除去してエミッタ９３部分にゲート
孔Ｂ、円形孔パターン９８部分にエミッタ配線孔Ｃを形
成する。

【００３５】続いて、図９（ｆ）に示すように、エミッ
タ９３及びエミッタ配線孔Ｃの底部のｐ型シリコン基板
９１にリンをイオン注入した後、拡散アニール処理を施
し、エミッタ９３をｎ型化するとともに、エミッタ配線
孔Ｃの底部にｎ型シリコン層９６を生成する。

【００３６】最後に、図９（ｇ）に示すように、エミッ
タ配線孔Ｃ底部のｎ型シリコン層９６上にエミッタ配線
用及びゲート配線用電極材料としてアルミニウム等の金
属薄膜９７を成膜した後、必要に応じてゲート電極層９
５をパターニングする。これによりＭＯＳＦＥＴ構造エ
ミッタを備えた冷電子放出素子が得られる。

【００３７】このようなＭＯＳＦＥＴ構造を有したシリ
コンエミッタからなる冷電子放出素子では、従来のシリ
コンエミッタとほぼ同様の作製工程で容易に作製できる
にも関わらず、ＭＯＳトランジスタを素子に内蔵するこ
とにより、トランジスタ制御された非常に安定したエミ
ッション電流が得られ、且つ局所的な大電流の発生をな
くすることができるため素子破壊も原理的に起こり得な
いという、大きな特徴を有する。

【００３８】

【発明が解決しようとする課題】しかしながら、電流安
定化のために抵抗層を施した冷電子放出素子において、
局所的な大電流に対して十分な電流低減特性を得るため
には、より大きな抵抗を与える必要が生じるとともに、
電流変動も個々の素子の特性に対して相対的に低減でき
るに止まること、さらには原理的に動作電圧の上昇が避
けられないという問題があった。

【００３９】一方、電流制御機能を搭載したＭＯＳＦＥ
Ｔ構造を有したシリコンエミッタでは、トランジスタ制
御による非常に高いレベルでの安定な電流が得られる
が、単結晶シリコン基板を必要とすることから、低コス
ト化及び大面積化が困難であるという問題があった。

【００４０】また、従来技術による冷電子放出素子にお
いては、素子の駆動電圧はゲート電極にかける冷電子の
引き出し電圧（動作電圧）となるため、通常数十ボルト
以上の高電圧が必要となり、低コストのＩＣ回路が使用
できないため、駆動回路が高価になるという問題があっ
た。

【００４１】本発明は、以上の従来技術の課題を解決し
ようとするものであり、半導体薄膜を用いて素子自体に
電流制御機能を搭載することで、動作電圧を上昇させる
ことなく局所的な大電流を抑えるとともに電流変動を最
小限に低減でき、且つ、ガラス基板等を用いることで低
コスト化及び大面積化を容易とし、さらにはスイッチン
グ用電極をゲート電極とは別に設けることで駆動電圧を
低下させて回路コストを低減でき、また、電流制御機能
を持たない従来の素子と同等のプロセスにより容易に作
製できる電界放射型の冷電子放出素子及びその製造方法
を提供することを目的とする。

【００４２】

【課題を解決するための手段】本発明の請求項１に係る
発明は、絶縁性基板上に、導電層、絶縁層、ゲート電極
が順次積層され、該ゲート電極と絶縁層とには開口部が
設けられ、その開口部内にエミッタが該ゲート電極に接
触しないように導電層上に形成されてなる電界放射型の
冷電子放出素子において、前記導電層が第１の導電層と
第２の導電層とにより構成され、両導電層は互いに直接
接触しないように絶縁性基板の同一平面上に設けられ、
少なくとも第１の導電層と第２の導電層との間の絶縁性
基板の同一平面上に非単結晶シリコンからなる半導体薄
膜層が設けられ、該半導体薄膜上には前記絶縁層を介し
てゲート電極と同一材料による第３の導電層が設けら
れ、前記絶縁層がゲート絶縁層として機能することを特
徴とする冷電子放出素子である。

【００４３】また本発明の請求項２に係る発明は、上記
請求項１に係る発明において、前記エミッタが金属また
は金属酸化物もしくは金属窒化物からなる冷電子放出素
子である。

【００４４】また本発明の請求項３に係る発明は、上記
請求項１又は請求項２に係る発明において、前記半導体
薄膜層を構成する非単結晶シリコンがアモルファスシリ
コン又はポリシリコンである冷電子放出素子である。

【００４５】また本発明の請求項４に係る発明は、上記
請求項３に係る発明において、前記アモルファスシリコ
ンがノンドープの水素化アモルファスシリコンである冷
電子放出素子である。

【００４６】また本発明の請求項５に係る発明は、上記
請求項１乃至請求項４に係る発明において、前記第１の
導電層と半導体薄膜層との間、及び第２の導電層と半導
体薄膜層との間にオーミック層が挟持されている冷電子
放出素子である。

【００４７】また本発明の請求項６に係る発明は、上記
請求項５に係る発明において、前記オーミック層がｎ型
水素化アモルファスシリコンである冷電子放出素子であ
る。

【００４８】また本発明の請求項７に係る発明は、上記
請求項１乃至請求項６に係る発明において、前記第１の
導電層上にエミッタが直接設けられている冷電子放出素
子である。

【００４９】また本発明の請求項８に係る発明は、上記
請求項１乃至請求項７に係る発明において、前記半導体
薄膜層を囲む、第１の導電層、第２の導電層、第３の導
電層が、それぞれドレイン電極、ソース電極、ゲート電
極として機能する薄膜トランジスタ構造を形成してお
り、その薄膜トランジスタがｎチャネルエンハンスメン
トモードで動作する冷電子放出素子である。

【００５０】また本発明の請求項９に係る発明は、上記
請求項１乃至請求項８に係る発明において、前記エミッ
タの形状が、円錐形、円錐台形又は多角錐台形である冷
電子放出素子である。

【００５１】また本発明の請求項１０に係る発明は、上
記請求項１乃至請求項９に係る発明において、前記絶縁
性基板が、ガラス基板である冷電子放出素子である。

【００５２】次に本発明の請求項１１に係る発明は、上
記請求項１記載の冷電子放出素子の製造方法であって、
（ａ）絶縁性基板上に金属薄膜層を成膜後、該金属薄膜
層をフォトリソグラフィー法によりパターニングして第
１の導電層と第２の導電層とを互いに直接接触しないよ
うに同時に形成し、続いて前記第１の導電層と第２の導
電層との間に半導体薄膜層を成膜した後、絶縁層、ゲー
ト電極層を順次成膜する工程、（ｂ）前記ゲート電極層
と絶縁層とに対してフォトリソグラフィー法によりゲー
ト電極の開口径に対応した形状のゲート孔を第２の導電
層が露出するまで形成する工程、（ｃ）前記ゲート孔を
形成したゲート電極層上に前記絶縁性基板に対して回転
斜方蒸着法により剥離層を形成した後、該ゲート電極層
上より該絶縁性基板に対して垂直方向の異方性蒸着法に
よりエミッタ材料を成膜することにより第２の導電層上
に自己整合的に円錐形状のエミッタを形成する工程、
（ｄ）前記ゲート電極層上より剥離層を剥離することに
より、ゲート電極層上に成膜した剥離層上のエミッタ材
料を剥離除去する工程、（ｅ）前記ゲート電極層をフォ
トリソグラフィー法によりパターニングしてゲート電極
と第３の導電層とを同時に形成する工程、を含むことを
特徴とする冷電子放出素子の製造方法である。

【００５３】また本発明の請求項１２に係る発明は、上
記請求項１１に係る発明における前記（ａ）の工程にお
いて、半導体薄膜層がプラズマエンハンストＣＶＤ法で
形成された水素化アモルファスシリコン層である冷電子
放出素子の製造方法である。

【００５４】また本発明の請求項１３に係る発明は、上
記請求項１１に係る発明における前記（ａ）の工程にお
いて、半導体薄膜層が熱ＣＶＤ法又はプラズマエンハン
ストＣＶＤ法でアモルファスシリコンを成膜した後、ア
ニール処理を施すことにより形成されたポリシリコン層
である冷電子放出素子の製造方法である。

【００５５】また本発明の請求項１４に係る発明は、上
記請求項１１に係る発明における前記（ａ）の工程にお
いて、絶縁性基板上に成膜した金属薄膜層上にオーミッ
ク層を成膜した後、該金属薄膜層とオーミック層とをフ
ォトリソグラフィー法によりパターニングして、オーミ
ック層が成膜された第１の導電層と第２の導電層を形成
し、その後、上記請求項１１に係る発明における前記
（ｂ）の工程において、前記ゲート電極層と絶縁層とに
対してフォトリソグラフィー法によりゲート電極の開口
径に対応した形状のチャネル孔を第２の導電層が露出す
るまで形成する冷電子放出素子の製造方法である。

【００５６】また本発明の請求項１５に係る発明は、上
記請求項１４に係る発明において、前記オーミック層
が、少なくともシラン及びホスフィンの混合ガスを反応
ガスとして用いるプラズマエンハンストＣＶＤ法で形成
されたｎ型の水素化アモルファスシリコン層である冷電
子放出素子の製造方法である。

【００５７】

【作用】本発明者は、絶縁性基板上に第１の導電層（ド
レイン）と第２の導電層（ソース）を設け、少なくと
も、それらの導電層の間隙の絶縁性基板上に非単結晶シ
リコンからなる半導体薄膜、ゲート絶縁層、第３の導電
層（ゲート）を積層して設けることにより薄膜トランジ
スタ（ＴＦＴ）構造を実現し、更に、第１の導電層（ド
レイン）上には、金属、金属酸化物又は金属窒化物から
なるエミッタを形成することにより、単結晶シリコン基
板を使用することなく、容易に薄膜トランジスタを冷電
子放出素子の中のエミッタ近傍に作り込むことができる
ようにした。

【００５８】それにより電流を安定化でき且つ薄膜トラ
ンジスタのゲート電極を素子のスイッチング電極として
用いることで駆動電圧が低減できる、またさらには、ゲ
ート電極と第３の導電層（ＴＦＴゲート）を同一材料の
単層薄膜から加工することで同時に作製し、また絶縁膜
をＴＦＴゲート絶縁層を共用し同一の単層膜から構成す
ることで、容易な素子構造及び作製方法を見出し、本発
明を完成させるに至った。

【００５９】本発明の冷電子放出素子においては、非単
結晶シリコンをチャネルとしたＴＦＴ構造を有し、ドレ
イン電極上に金属、金属酸化物又は金属窒化物でエミッ
タを構成することにより、絶縁性基板上においてもトラ
ンジスタによって高度に制御されたエミッション電流が
得られ、且つエミッタのゲート電極（引き出し電極）で
はなく、ＴＦＴのゲートをスイッチング電極として用い
て駆動することにより低電圧駆動を実現することができ
る。さらに、絶縁層をＴＦＴと共用し、ゲート電極と同
一の薄膜からＴＦＴゲートを加工形成することで、上記
のような電流制御機能を搭載した素子を容易な作製方法
で得ることができる。

【００６０】

【発明の実施の形態】以下、本発明を図面を参照しなが
ら詳細に説明する。図１（ａ）は、本発明の冷電子放出
素子の一例の断面図である。同図に示すように、この冷
電子放出素子においては、絶縁性基板１上に、互いに直
接接触しないように分離した第１の導電層２と第２の導
電層３が設けられ、第１の導電層２と第２の導電層３と
の上及び第１の導電層２と第２の導電層３の間隙の非導
電性部分Ａには、非単結晶シリコンからなる半導体薄膜
層４が配されている。そして第１の導電層２と第２の導
電層３との間隙の非導電性部分Ａ上に相当する半導体薄
膜層４上の絶縁層５上には第３の導電層６が形成されて
いる。

【００６１】また、第１の導線層２上には、絶縁層５及
びゲート電極７が順次積層されており、ゲート電極７と
絶縁層５とには半導体薄膜層４に達するエミッタ用孔Ｂ
が設けられている。そして、そのエミッタ用孔Ｂ内の第
１の導線層２上には、金属、金属酸化物又は金属窒化物
からなる円錐形又は円錐台形のエミッタ８が、ゲート電
極７に接触しないように形成されている。ここで、第３
の導電層６とゲート電極７は同一材料によって構成され
ている。

【００６２】また、第１の導電層２、第２の導電層３、
半導体薄膜層４、絶縁層５及び第３の導電層６は、共同
してｎチャネルエンハンスメントモードで動作する薄膜
トランジスタ構造（ＴＦＴ）を構成している。即ち、第
１の導電層２はドレイン、第２の導電層３はソース、半
導体薄膜層４はチャネル、絶縁層５はゲート絶縁層とし
て機能し、第３の導電層６はゲートとして機能するもの
である。

【００６３】図１（ｂ）は、本発明の冷電子放出素子の
他の例の断面図であり、図示するように、より良好な電
流制御特性を得るという観点から、第１の導電層２と半
導体薄膜層４との間及び第２の導電層３と半導体薄膜層
４との間にオーミック層１０（オームの法則に従う特性
を持った層；通常低抵抗膜、例えばｎ⁺ −ａ−Ｓｉ：Ｈ
など）を介在させることが好ましい。

【００６４】本発明において、絶縁性基板１は、冷電子
放出素子の支持基板として用いられており、大面積化が
容易な絶縁性の基板を好ましく使用することができる。
このような絶縁性基板としては、ガラス基板、セラミッ
クス基板、石英基板などを使用することができるが、中
でもガラス基板を好ましく使用することができる。単結
晶シリコンの表面に絶縁層が形成された基板も使用する
ことができる。

【００６５】本発明において、第１の導電層２は、ＴＦ
Ｔのドレインとして機能する。このような第１の導電層
２の材料としては、配線抵抗が低く、下層の絶縁性基板
１と密着性が高い材料が適当である。このような材料と
して、特に好ましくはＣｒ又はＡｌ、Ｃｒ積層膜を挙げ
ることができる。

【００６６】第１の導電層２の膜厚としては、十分な配
線抵抗と密着性が得られる限り特に制限はないが、通常
０．０１〜１．０μｍ、好ましくは０．０５〜０．５μ
ｍとする。

【００６７】第２の導電層３は、エミッタ配線層として
機能し、且つＴＦＴのソースとしても機能する。このよ
うな第２の導電層３の材料としては、配線抵抗が低く、
下層の絶縁性基板１と密着性が高い材料が適当である。
このような材料として、特に好ましくはＣｒ又はＡｌ、
Ｃｒ積層膜を挙げることができる。

【００６８】第２の導電層３の膜厚としては、十分な配
線抵抗と密着性が得られる限り特に制限はないが、通常
０．０１〜１．０μｍ、好ましくは０．０５〜０．５μ
ｍとする。

【００６９】半導体薄膜層４は、薄膜トランジスタ（Ｔ
ＦＴ）のチャネルとして機能する。このような半導体薄
膜層４としては、液晶ディスプレイのスイッチング素子
として広く用いられているＴＦＴと同様の公知の材料か
ら形成することができ、好ましくは、非単結晶シリコン
を使用することができる。このような非単結晶シリコン
としては、アモルファスシリコン（特にノンドープの水
素化アモルファスシリコン）やポリシリコンを挙げるこ
とができる。

【００７０】なお、絶縁性基板１としてガラス基板を用
いる場合には、半導体薄膜層４として、特に水素化アモ
ルファスシリコン、あるいはレーザーアニールによるポ
リシリコンを好ましく用いることができる。

【００７１】半導体薄膜層４の厚みとしては、ＴＦＴの
チャネルとして動作し得る厚みとして、通常０．０１〜
２μｍ、好ましくは０．０３〜０．７μｍとする。

【００７２】絶縁層５は、エミッタ８及び第１の導電層
２とゲート電極７とを電気的に絶縁するための層であ
る。さらに、半導体薄膜層４と第３の導電層６とを電気
的に絶縁するためにも同時に使用される。即ち、本発明
における絶縁層５は、ＴＦＴのゲート絶縁層としても機
能する。

【００７３】このような絶縁層５としては、自己整合的
に形成するために異方性蒸着が望ましく、オゾンと酸素
の混合ガスを反応ガスとして用いる反応性のチムニー式
抵抗加熱蒸着法による酸化シリコンが特に良好な絶縁性
を得ることができるので好ましい。ただし、製法によっ
てはＴＦＴのゲート絶縁層を別途成膜するが、そのよう
な場合は、絶縁層５としては、従来のＴＦＴと同様の公
知の材料から形成することができる。例えば、ＰＥＣＶ
Ｄ法による窒化シリコン、酸化シリコンを用いることが
できる。

【００７４】絶縁層５の厚みとしては、エミッタ周囲部
においては、エミッタ８、第１の導電層２もしくは半導
体薄膜層４とゲート電極７との間に十分な絶縁性が保た
れ、且つ、ＴＦＴ部のゲート絶縁層としても同時に機能
させるためには、通常、０．０１〜２μｍ、好ましくは
０．０３〜１μｍとする。

【００７５】第３の導電層６は、ＴＦＴのゲートとして
機能する。このような第３の導電層６の材料としては、
配線抵抗が低く、下層の絶縁層５と密着性が高い材料が
適当である。このような材料として、特に好ましくはＣ
ｒ又はＡｌ、Ｃｒ積層膜を挙げることができるが、作製
の容易性からゲート電極７と同一材料で構成することを
考慮し、Ｃｒ、Ｎｂが適当である。

【００７６】第３の導電層６の膜厚としては、十分な配
線抵抗と密着性が得られる限り特に制限はないが、通常
０．０５〜２．０μｍ、好ましくは０．０５〜０．５μ
ｍとする。

【００７７】ゲート電極７は、エミッタ８に強電界を集
中させるための電極である。ゲート電極７の材料として
は、耐電流性の点から高融点金属であって、エミッタ形
成時に使用するエッチング液に耐性を有する材料を使用
することができ、好ましくはＣｒ、Ｗ、Ｔａ又はＮｂを
挙げることができる。

【００７８】ゲート電極７の厚みは、必要に応じて適宜
決定することができるが、好ましくは０．１〜０．５μ
ｍとする。

【００７９】エミッタ８は、その表面から電子を直接的
に放出する部材であり、金属（例えば、モリブデン、ニ
ッケル、ニオブ、タングステン、シリコン等）、金属酸
化物（例えば、酸化インジウム、酸化スズ、酸化パラジ
ウム等）又は金属窒化物（例えば、窒化チタン等）を使
用することができる。さらに、自己整合的にエミッタ８
を形成するという観点から、蒸着法で成膜できる材料が
望ましい。

【００８０】エミッタ８全体の厚み（高さ）は、必要に
応じて、適宜決定することができるが、好ましくは０．
３〜２μｍである。

【００８１】また、エミッタ８の形状としては、円錐形
または円柱形、或いは円錐台形または多角錐台であるこ
とが好ましい。

【００８２】オーミック層１０（抵抗層）は、第１の導
電層２及び第２の導電層３と半導体薄膜層４とのオーミ
ック接触（電気抵抗を保持した接触）を得るために、又
は、より良好なオーミック接触を得るために設けられて
いる。このようなオーミック層１０の材料としては、従
来のＴＦＴと同様の公知の材料から形成することができ
る。例えば、ＰＥＣＶＤ法によるｎ型の水素化アモルフ
ァスシリコンを用いることができる。

【００８３】オーミック層１０の膜厚としては、十分な
オーミック特性が得られる限り特に制限はないが、通常
０．０１〜１．０μｍ、好ましくは０．０３〜０．０７
μｍとする。

【００８４】次に、図１（ａ）に示す態様の本発明の冷
電子放出素子の製造方法を、図２に従って詳細に説明す
る。

【００８５】工程（ａ） 図２（ａ）に示すように、まず、絶縁性基板１上に金属
薄膜をスパッタ法等により成膜した後、フォトリソグラ
フィー法により、ＴＦＴのチャネル長に相当する間隙と
チャネル幅に相当する幅の非導電層部分Ａ（ＴＦＴチャ
ネル）を設けてパターニングすることにより第１の導電
層２と第２の導電層３を形成して、両導電層２、３は互
いに直接接触しないように絶縁性基板１の同一平面上に
設けられる。

【００８６】次に、同図２（ａ）に示すように、前記第
１の導電層２と第２の導電層３上及び非導電層部分Ａの
絶縁性基板１上に、非単結晶シリコンなどの半導体薄膜
材料と絶縁材料とをこの順にＣＶＤ法等により成膜し
て、それぞれ半導体薄膜層４、絶縁層５を形成する。こ
こで半導体薄膜層４としては、ＰＥＣＶＤ法で成膜され
た水素化アモルファスシリコン膜又は熱ＣＶＤもしくは
ＰＥＣＶＤ法で成膜されたアモルファスシリコン膜を、
例えばレーザーアニール等でアニール処理し生成したポ
リシリコン膜を好ましく用いることができる。

【００８７】また、絶縁層５の成膜法としては、シラン
とアンモニアから成る混合ガスを反応ガスとして用い
る、ＰＥＣＶＤ法で形成する窒化シリコン膜が好ましく
用いることができる。

【００８８】続いて、同図２（ａ）に示すように、前記
絶縁層５上にゲート電極材料である金属薄膜を蒸着法、
スパッタ法等の通常の成膜法を用いて成膜してゲート電
極層７を形成する。

【００８９】工程（ｂ） 次に、図２（ｂ）に示すように、ゲート電極層７上にエ
ッチングレジストを塗布し、フォトリソグラフィー法に
より第２の導電層３上側に相当する部分のエッチングレ
ジストをゲート孔相当の開口径を具備する円形孔または
多角形孔のパターン状に除去してパターニングした後、
ゲート電極層７、絶縁層５、半導体薄膜層４を、第２の
導電層３が露出するまでエッチング（例えば、リアクテ
ィブ・イオン・エッチング又はリアクティブ・イオン・
エッチングとウエットエッチングの併用によるエッチン
グなど）して、エミッタ用ゲート孔Ｂ（開口部）を形成
する。

【００９０】工程（ｃ） 続いて、図２（ｃ）に示すように、絶縁性基板１に対し
て回転斜方蒸着法にて斜め蒸着することにより、実質的
にゲート電極層７上及びエミッタ用ゲート孔Ｂ周縁のゲ
ート電極層７にのみ剥離層９（リフトオフ層）を形成す
る。次に、同図２（ｃ）に示すように、絶縁性基板１に
対して垂直な方向から通常の異方性蒸着法（垂直蒸着
法）により、エミッタ用ゲート孔Ｂ内の第２の導電層３
上及び剥離層９上にエミッタ材料を蒸着しつつ、自己整
合的にエミッタ用ゲート孔Ｂ内に円錐形のエミッタ８を
形成する。なお、剥離層９上に、及びエミッタ用ゲート
孔Ｂの開口上部を架橋閉塞するように、エミッタ材料の
蒸着による蒸着膜８ａが形成される。

【００９１】工程（ｄ） 次に、図２（ｄ）に示すように、剥離層９を剥離するこ
とにより、剥離層９上のエミッタ材料による蒸着膜８ａ
及びエミッタ用ゲート孔Ｂの開口上部を架橋閉塞する蒸
着膜８ａを剥離除去する。

【００９２】工程（ｅ） 最後に、図２（ｅ）に示すように、ゲート電極層７をフ
ォトリソグラフィー法によりパターニングして、パター
ン状にゲート電極層７（ゲート電極）を形成すると同時
に、ＴＦＴチャネルの直上に第３の導電層６を形成す
る。これにより、図１（ａ）に示す本発明の冷電子放出
素子が得られる。

【００９３】次に、図１（ｂ）に示す態様の本発明の冷
電子放出素子の製造方法を、図３に従って詳細に説明す
る。

【００９４】工程（ａ） まず、図３（ａ）に示すように、絶縁性基板１上に金属
薄膜をスパッタ法等により成膜して導電層を形成し、該
導電層上にオーミック材料を成膜してオーミック層１０
を形成した後、フォトリソグラフィー法によりＴＦＴの
チャネル長に相当する間隙とチャネル幅に相当する幅の
非導電層部分Ａを設けてパターニングすることにより、
オーミック層１０が成膜された第１の導電層２と第２の
導電層３とを形成する。ここで、オーミック材料として
は、ＰＥＣＶＤ法で成膜されたｎ型の水素化アモルファ
スシリコン膜を好ましく用いることができる。

【００９５】次に、同図３（ａ）に示すように、第１の
導電層２及び第２の導電層３上のそれぞれオーミック層
１０上及び非導電層部分Ａに、非単結晶シリコンなどの
半導体薄膜材料、絶縁材料をＣＶＤ法等により成膜し
て、それぞれ半導体薄膜層４、絶縁層５を形成する。こ
こで、半導体薄膜層４としては、ＰＥＣＶＤ法で成膜さ
れた水素化アモルファスシリコン膜又は熱ＣＶＤもしく
はＰＥＣＶＤ法で成膜されたアモルファスシリコン膜を
例えばレーザーアニール等でアニール処理し生成したポ
リシリコン膜を好ましく用いることができる。

【００９６】また、絶縁層５の成膜法としては、シラン
とアンモニアから成る混合ガスを反応ガスとして用い
る、ＰＥＣＶＤ法で形成する窒化シリコン膜が好ましく
用いることができる。

【００９７】続いて、同図３（ａ）に示すように、絶縁
層５上にゲート電極材料である金属薄膜を蒸着法、スパ
ッタ法等の通常の成膜法を用いて成膜し、ゲート電極層
７を形成する。

【００９８】工程（ｂ） 次に、図３（ｂ）に示すように、ゲート電極層７上にエ
ッチングレジストを塗布し、フォトリソグラフィー法に
より第２の導電層３上側に相当する部分のエッチングレ
ジストをゲート孔相当の開口径を具備する円形孔または
多角形孔のパターン状に除去してパターニングした後、
ゲート電極層７、絶縁層５、半導体薄膜層４及びオーミ
ック層１０を第２の導電層３が露出するまでエッチング
（例えばリアクティブ・イオン・エッチング又はリアク
ティブ・イオン・エッチングとウエットエッチングの併
用によるエッチングなど）してエミッタ用ゲート孔Ｂ
（開口部）を形成する。

【００９９】工程（ｃ） 続いて、図３（ｃ）に示すように、絶縁性基板１に対し
て回転斜方蒸着法にて斜め蒸着することにより、実質的
にゲート電極層７上及びエミッタ用ゲート孔Ｂ周縁のゲ
ート電極層７にのみ剥離層９（リフトオフ層）を形成す
る。次に、同図３（ｃ）に示すように、絶縁性基板１に
対して垂直な方向から通常の異方性蒸着法（垂直蒸着
法）により、エミッタ用ゲート孔Ｂ内の第２の導電層３
上及び剥離層９上にエミッタ材料を蒸着しつつ、自己整
合的にエミッタ用ゲート孔Ｂ内に円錐形のエミッタ８を
形成する。なお、剥離層９上に、及びエミッタ用ゲート
孔Ｂの開口上部を架橋閉塞するように、エミッタ材料の
蒸着による蒸着膜８ａが形成される。

【０１００】工程（ｄ） 次に、図３（ｄ）に示すように、剥離層９を剥離するこ
とにより、剥離層９上のエミッタ材料による蒸着膜８ａ
及びエミッタ用ゲート孔Ｂの開口上部を架橋閉塞する蒸
着膜８ａを剥離除去する。

【０１０１】工程（ｅ） 最後に、図３（ｅ）に示すように、ゲート電極層７をフ
ォトリソグラフィー法によりパターニングして、パター
ン状にゲート電極層７（ゲート電極）を形成すると同時
に、ＴＦＴチャネルの直上に第３の導電層６を形成す
る。これにより、図１（ｂ）に示す本発明の冷電子放出
素子が得られる。

【０１０２】以上説明したように、本発明の冷電子放出
素子においては、非単結晶シリコンをチャネルとしたＴ
ＦＴ構造を有し、ドレイン電極上に金属、金属酸化物又
は金属窒化物でエミッタを構成することにより、絶縁性
基板上においてもトランジスタによって高度に制御され
たエミッション電流が得られ、且つエミッタのゲート電
極（引き出し電極）ではなく、ＴＦＴのゲートをスイッ
チング電極として用いて駆動することにより、低電圧駆
動を実現することができる。さらに、絶縁層をＴＦＴと
共用し、ゲート電極と同一の薄膜からＴＦＴゲートを加
工形成することで、上記のような電流制御機能を搭載し
た素子を、容易な作製方法で得ることができる。

【０１０３】

【実施例】本発明の冷電子放出素子の製造例を以下の実
施例で具体的に説明する。

【０１０４】＜実施例１＞図１（ｂ）に示す態様の本発
明の冷電子放出素子の製造例（図３参照）） 工程（ａ） まず、図３（ａ）、絶縁性基板１上に金属薄膜としてＣ
ｒをスパッタ法により０．１μｍの膜厚で成膜して導電
層を形成した後、オーミック材料としてＰＥＣＶＤ法に
よってｎ型の水素化アモルファスシリコン膜を０．０５
μｍの膜厚で成膜してオーミック層１０を形成した。反
応ガスとしてシランガス及びホスフィンガス（ドープ濃
度３０００ｐｐｍ）、また希釈ガスとして水素を使用
し、ガス総流量５６０ｓｃｃｍ、ガス圧１Ｔｏｒｒ、基
板温度３５０℃、ＲＦパワー６０Ｗの条件で成膜した。
続いて、フォトリソグラフィー法によりオーミック層１
０とそれにより被覆された導電層とをパターニングして
非導電層部分Ａを形成し、該非導電層部分Ａにより分離
した第１の導電層２と第２の導電層３を形成し、非導電
層部分ＡによるＴＦＴのチャネルを形成した。

【０１０５】次に、同図３（ａ）、第１の導電層２と第
２の導電層３上及び非導電層部分ＡにＰＥＣＶＤ法によ
ってノンドープの水素化アモルファスシリコン膜を０．
１μｍの膜厚で成膜して半導体薄膜層４を形成した。反
応ガスとしてシランガス、また希釈ガスとして水素を使
用し、ガス総流量３００ｓｃｃｍ、ガス圧１Ｔｏｒｒ、
基板温度２５０℃、ＲＦパワー６０Ｗの条件で成膜し
た。

【０１０６】次に、半導体薄膜層４上に絶縁材料である
窒化シリコンを成膜することにより絶縁層５を作製し
た。

【０１０７】次に、絶縁層５上にゲート電極材料として
Ｎｂを０．２μｍの膜厚でスパッタリングにて成膜して
ゲート電極層７を形成した。

【０１０８】工程（ｂ） 次に、図３（ｂ）、通常のフォトリソグラフィー法を用
いてゲート孔の開口径として１．２μｍの円形のエッチ
ング用パターンを形成したエッチングマスク層を得た
後、反応性イオンエッチングによりゲート電極層７、絶
縁層５、半導体薄膜層４及びオーミック層１０を第２の
導電層３が露出するまでエッチングして、ゲート孔Ｂ
（開口部）を形成した。このときのエッチング条件は
（導入ガス：ＳＦ６６０ｓｃｃｍ／パワー１００Ｗ／ガ
ス圧４．５Ｐａ）であった。

【０１０９】工程（ｃ） 次に、図３（ｃ）、絶縁性基板１に対して回転斜方蒸着
法にて斜め蒸着することにより、ゲート電極層７上及び
ゲート孔Ｂ周縁相当部のゲート電極層７にのみ剥離層９
（リフトオフ層）としてアルミニウム（Ａｌ）を成膜し
た。続いて、絶縁性基板１に対して垂直方向からの異方
性蒸着法（垂直蒸着法）により、エミッタ材料を蒸着し
つつ、自己整合的にエミッタ８を円錐形に形成した。

【０１１０】工程（ｄ） 次に、図３（ｄ）、剥離層９（Ａｌ）をリン硝酸水溶液
を用いてウエットエッチングして剥離し、剥離層９上の
エミッタ材料による蒸着膜８ａ及びエミッタ用ゲート孔
Ｂの開口上部を架橋閉塞する蒸着膜８ａを剥離除去し
た。

【０１１１】工程（ｅ） 最後に、図３（ｅ）、ゲート電極層７をフォトリソグラ
フィー法によりパターニングして、パターン状にゲート
電極層７（ゲート電極）を形成すると同時に、ＴＦＴチ
ャネルの直上に第３の導電層６を形成した。これによ
り、図１（ｂ）に示す本発明の冷電子放出素子が得られ
た。

【０１１２】＜試験及び試験結果＞上記実施例１で得ら
れた本発明の冷電子放出素子を、以下のように試験し評
価した。即ち、各素子のエミッタ−ゲート電極間の距離
を０．６μｍとし、エミッタ高さを０．８μｍとし、そ
して、ＴＦＴパラメータとしてチャネル長（Ｌ）とチャ
ネル幅（Ｗ）との比率（Ｌ／Ｗ）を１／１０とした構造
の素子に対し、蛍光体を塗布した透明電極（アノード）
を有するガラス板部材を距離３０ｍｍで対向させ、エミ
ッタ電極−ゲート電極間にゲート電極側が正となる極性
で引き出し電圧を印加したところ、約１０Ｖのスイッチ
ング電圧で、エミッタ８より良好且つ安定して電子を放
出することができた。

【０１１３】得られた典型的なエミッション特性は、低
電界領域ではエミッタ８自身の電流電圧特性を示し、高
電界領域ではＴＦＴによる電流電圧特性に従う飽和特性
を示した。即ち、エミッション電流がＴＦＴのドレイン
電流値を越えた高電界領域では、電流のトランジスタ制
御による飽和電流領域が得られ、引きだし電圧１１０Ｖ
以上で安定したエミッション電流が得られた。また、Ｔ
ＦＴのゲート電圧１５Ｖ以上でエミッション電流が得ら
れ、低電圧でスイッチングができた。

【０１１４】

【発明の効果】本発明によれば、ＴＦＴ構造を有する金
属でエミッタを構成することにより、絶縁性基板上にお
いてもトランジスタによって高度に制御されたエミッシ
ョン電流が得られ、且つスイッチング用電極をゲート電
極とは別に設けることにより駆動電圧の低減を容易に実
現する冷電子放出素子を得ることができる。さらに、絶
縁層をＴＦＴと共用し、ゲート電極と同一の薄膜からＴ
ＦＴゲートを加工形成することで、電流制御機能を搭載
した素子を容易な作製方法で得ることができる。

【０１１５】従って、低コストで大面積化が可能なガラ
ス基板上に、電流安定性が高く且つ低電圧駆動できる冷
電子放出素子を得ることができる。更に、フラットパネ
ルディスプレイに応用した場合にも、高速、高精細度の
画像が、低消費電力で得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の冷電子放出素子の断面図。

【図２】本発明の冷電子放出素子の製造工程図。

【図３】本発明の別の冷電子放出素子の製造工程図。

【図４】従来の冷電子放出素子の断面図。

【図５】従来の冷電子放出素子の製造工程図。

【図６】従来の別の冷電子放出素子の断面図。

【図７】従来の冷電子放出素子の断面図。

【図８】従来の別の冷電子放出素子の製造工程図。

【図９】従来の別の冷電子放出素子の製造工程図。

【符号の説明】

１…絶縁性基板 ２…第１の導電層 ３…第２の導電層
４…半導体薄膜層 ５…絶縁層 ６…第３の導電層 ７…ゲート電極層 ８
…エミッタ ９…剥離層 １０…オーミック層 ４１…絶縁性基板 ４２…導電層 ４３…絶縁層 ４４
…ゲート電極 ４５…エミッタ ５１…絶縁性基板 ５２…導電層 ５３…絶縁層 ５４
…ゲート電極 ５５…リフトオフ材 ５６…エミッタ ６１…絶縁性基板 ６２…導電層 ６３…抵抗層 ６４
…絶縁層 ６５…ゲート電極 ６６…エミッタ ７１…絶縁性基板 ７２…導電層 ７３…エミッタ ７
４…酸化シリコン層 ７５…絶縁層 ７６…ゲート電極 ８１…ｐ型シリコン基板 ８２…エミッタ ８３…ｎ型
シリコン層 ８４…エミッタ配線層 ８５…絶縁層 ８６…ゲート電
極 ９１…ｐ型シリコン基板 ９２…酸化シリコン層 ９３
…エミッタ ９４…酸化シリコン層 ９５…ゲート電極 ９６…ｎ型
シリコン層 ９７…金属薄膜 Ａ…ＴＦＴチャネル（非導電層部分） Ｂ…エミッタ用
ゲート孔（開口部）

Claims (15)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上に導電層、絶縁層、ゲート電
   極が順次積層され、該ゲート電極と絶縁層とには開口部
   が設けられ、その開口部内にエミッタが該ゲート電極に
   接触しないように導電層上に形成されてなる電界放射型
   の冷電子放出素子において、前記導電層が第１の導電層
   と第２の導電層とにより構成され、両導電層は互いに直
   接接触しないように絶縁性基板の同一平面上に設けら
   れ、少なくとも第１の導電層と第２の導電層との間の絶
   縁性基板の同一平面上に非単結晶シリコンからなる半導
   体薄膜層が設けられ、該半導体薄膜上には前記絶縁層を
   介してゲート電極と同一材料による第３の導電層が設け
   られ、前記絶縁層がゲート絶縁層として機能することを
   特徴とする冷電子放出素子。
2. 【請求項２】前記エミッタが金属または金属酸化物もし
   くは金属窒化物からなる請求項１記載の冷電子放出素
   子。
3. 【請求項３】前記半導体薄膜層を構成する非単結晶シリ
   コンがアモルファスシリコン又はポリシリコンである請
   求項１又は請求項２記載の冷電子放出素子。
4. 【請求項４】前記アモルファスシリコンがノンドープの
   水素化アモルファスシリコンである請求項３記載の冷電
   子放出素子。
5. 【請求項５】前記第１の導電層と半導体薄膜層との間、
   及び第２の導電層と半導体薄膜層との間にオーミック層
   が挟持されている請求項１乃至請求項４記載の冷電子放
   出素子。
6. 【請求項６】前記オーミック層がｎ型水素化アモルファ
   スシリコンである請求項５記載の冷電子放出素子。
7. 【請求項７】前記第１の導電層上にエミッタが直接設け
   られている請求項１乃至請求項６に記載の冷電子放出素
   子。
8. 【請求項８】前記半導体薄膜層を囲む、第１の導電層、
   第２の導電層、第３の導電層が、それぞれドレイン電
   極、ソース電極、ゲート電極として機能する薄膜トラン
   ジスタ構造を形成しており、その薄膜トランジスタがｎ
   チャネルエンハンスメントモードで動作する請求項１乃
   至請求項７に記載の冷電子放出素子。
9. 【請求項９】前記エミッタの形状が、円錐形、円錐台形
   又は多角錐台形である請求項１乃至請求項８記載の冷電
   子放出素子。
10. 【請求項１０】前記絶縁性基板が、ガラス基板である請
    求項１乃至請求項９記載の冷電子放出素子。
11. 【請求項１１】請求項１記載の冷電子放出素子の製造方
    法であって、（ａ）絶縁性基板上に金属薄膜層を成膜
    後、該金属薄膜層をフォトリソグラフィー法によりパタ
    ーニングして第１の導電層と第２の導電層とを互いに直
    接接触しないように同時に形成し、続いて前記第１の導
    電層と第２の導電層との間に半導体薄膜層を成膜した
    後、絶縁層、ゲート電極層を順次成膜する工程、（ｂ）
    前記ゲート電極層と絶縁層とに対してフォトリソグラフ
    ィー法によりゲート電極の開口径に対応した形状のゲー
    ト孔を第２の導電層が露出するまで形成する工程、
    （ｃ）前記ゲート孔を形成したゲート電極層上に前記絶
    縁性基板に対して回転斜方蒸着法により剥離層を形成し
    た後、該ゲート電極層上より該絶縁性基板に対して垂直
    方向の異方性蒸着法によりエミッタ材料を成膜すること
    により第２の導電層上に自己整合的に円錐形状のエミッ
    タを形成する工程、（ｄ）前記ゲート電極層上より剥離
    層を剥離することにより、ゲート電極層上に成膜した剥
    離層上のエミッタ材料を剥離除去する工程、（ｅ）前記
    ゲート電極層をフォトリソグラフィー法によりパターニ
    ングしてゲート電極と第３の導電層とを同時に形成する
    工程、を含むことを特徴とする冷電子放出素子の製造方
    法。
12. 【請求項１２】前記（ａ）の工程において、半導体薄膜
    層がプラズマエンハンストＣＶＤ法で形成された水素化
    アモルファスシリコン層である請求項１１記載の冷電子
    放出素子の製造方法。
13. 【請求項１３】前記（ａ）の工程において、半導体薄膜
    層が熱ＣＶＤ法又はプラズマエンハンストＣＶＤ法でア
    モルファスシリコンを成膜した後、アニール処理を施す
    ことにより形成されたポリシリコン層である請求項１１
    記載の冷電子放出素子の製造方法。
14. 【請求項１４】前記（ａ）の工程において、絶縁性基板
    上に成膜した金属薄膜層上にオーミック層を成膜した
    後、該金属薄膜層とオーミック層とをフォトリソグラフ
    ィー法によりパターニングして、オーミック層が成膜さ
    れた第１の導電層と第２の導電層を形成し、その後、前
    記（ｂ）の工程において、前記ゲート電極層と絶縁層と
    に対してフォトリソグラフィー法によりゲート電極の開
    口径に対応した形状のチャネル孔を第２の導電層が露出
    するまで形成する請求項１１記載の冷電子放出素子の製
    造方法。
15. 【請求項１５】前記オーミック層が、少なくともシラン
    及びホスフィンの混合ガスを反応ガスとして用いるプラ
    ズマエンハンストＣＶＤ法で形成されたｎ型の水素化ア
    モルファスシリコン層である請求項１４記載の冷電子放
    出素子の製造方法。