JP2000155339A

JP2000155339A - 表示パネル及びその製造方法

Info

Publication number: JP2000155339A
Application number: JP10347987A
Authority: JP
Inventors: Shintaro Kuwayama; 晋太郎桑山; Shinichi Shimomaki; 伸一下牧
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-11-24
Filing date: 1998-11-24
Publication date: 2000-06-06
Anticipated expiration: 2018-11-24
Also published as: JP3777532B2

Abstract

(57)【要約】【課題】オーバーコート膜に欠陥があっても、信号線
がＡｌ−ＩＴＯ電池反応により断線しないようにする。【解決手段】信号線３２は、下から順に、半導体層２
４、ｎ⁺シリコン層２６、Ｃｒ層２７、Ａｌ系金属層２
８の４層構造となっている。この信号線３２等を形成し
た後に、オーバーコート膜３４を成膜し、次いでコンタ
クトホール３５を形成する。次に、画素電極形成用ＩＴ
Ｏ層３６ａを成膜し、次いで画素電極３６を形成する。
このとき、信号線３２は画素電極形成用ＩＴＯ層３６ａ
と接続されていない。したがって、オーバーコート膜３
４に欠陥があり、ＩＴＯのエッチング液がオーバーコー
ト膜３４中に染み込んで信号線３２のＡｌ系金属層２８
と接触しても、このＡｌ系金属層２８がＡｌ−ＩＴＯ電
池反応により断線しないようにすることができる。この
後、オーバーコート膜３４に接続パッド３３を露出させ
るための開口部を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示パネル
等の表示パネル及びその製造方法に関する。

【０００２】

【従来の技術】従来例として、アクティブマトリクス型
の液晶表示パネルについて説明する。図１２は従来のこ
のような液晶表示パネルの一例の一部の断面図を示した
ものである。この液晶表示パネルはガラス基板１を備え
ている。ガラス基板１の上面の所定の箇所にはＡｌから
なるゲート電極２を含む走査線（図示せず）が形成さ
れ、その上面全体には酸化シリコンからなるゲート絶縁
膜３が形成されている。ゲート絶縁膜３の上面の所定の
箇所でゲート電極２に対応する部分には真性アモルファ
スシリコンからなる半導体層４が形成されている。半導
体層４の上面中央部には窒化シリコンからなるブロッキ
ング層５が形成されている。ブロッキング層５の上面両
側及びその両側における半導体層４の上面にはｎ⁺シリ
コンからなるオーミックコンタクト層６、７が形成され
ている。オーミックコンタクト層６、７の上面にはＣｒ
からなるドレイン電極８及びソース電極９が形成されて
いる。ドレイン電極８の上面及びゲート絶縁膜３の上面
の所定の箇所にはＡｌからなる信号線１０が形成されて
いる。信号線１０等を含むゲート絶縁膜３の上面全体に
は窒化シリコンからなるオーバーコート膜１１が形成さ
れている。オーバーコート膜１１の上面の所定の箇所に
はＩＴＯ（インジウム−錫酸化物）からなる画素電極１
２がオーバーコート膜１１の所定の箇所に形成されたコ
ンタクトホール１３を介してソース電極９に接続されて
形成されている。そして、このような液晶表示パネルで
は、画素電極１２が最上層に位置することから、トップ
画素電極構造（トップＩＴＯ構造）と呼ばれている。

【０００３】ところで、このような液晶表示パネルで
は、例えば信号線１０に接続された接続パッド（図示せ
ず）を露出させる必要がある。そこで、信号線１０の接
続パッドの部分を、図１３に示すような構造とすること
が考えられている。すなわち、ゲート絶縁膜３上に半導
体層１４ａ、ｎ⁺シリコン層１４ｂ、Ｃｒ層１４ｃの３
層からなる接続パッド１４を形成し、Ｃｒ層１４ｃの上
面の一部に信号線１０の一端部を接続し、オーバーコー
ト膜１１の所定の箇所に形成された接続パッド露出用の
開口部１５を介して露出されたＣｒ層１４ｃ上にＩＴＯ
層１６を島状に形成し、この島状のＩＴＯ層１６を実質
的な接続パッドとしている。この場合、接続パッド１４
は、図１２に示す半導体層４、オーミックコンタクト層
６、７、ドレイン電極８及びソース電極９の形成と同時
に形成されている。ＩＴＯ層１６は、画素電極１２の形
成と同時に形成されている。

【０００４】ところで、接続パッド１４の最上層をＣｒ
層１４ｃとし、このＣｒ層１４ｃ上にＩＴＯ層１６を形
成する理由は次の通りである。１つは、信号線１０の一
端部を接続パッドとし、この接続パッド（Ａｌ層）上に
ＩＴＯ層を形成すると、Ａｌ層は酸化されやすい金属で
あるので、その表面にすぐに自然酸化膜が形成され、こ
のためＡｌ層とＩＴＯ層との間のコンタクト抵抗が非常
に高くなり、好ましくない。これに対し、Ｃｒ層１４ｃ
上にＩＴＯ層１６を形成すると、その間のコンタクト抵
抗を低くすることができるからである。もう１つは、ド
レイン電極８及びソース電極９の膜厚を例えば２５０Å
程度と比較的薄くすると、Ｃｒ層１４ｃの膜厚も２５０
Å程度と比較的薄くなってしまう。このため、ＩＴＯ層
１６を設けずに、Ｃｒ層１４ｃを実質的な接続パッドと
した場合、このＣｒ層１４ｃに液晶表示パネル駆動用の
ＬＳＩ等の半導体チップを直接ボンディングするとする
と、その間のコンタクト抵抗が高くなり、好ましくな
い。これに対し、画素電極１２の膜厚を例えば５００Å
程度と比較的厚くすると、ＩＴＯ層１６の膜厚も５００
Å程度と比較的厚くなり、このＩＴＯ層１６に液晶表示
パネル駆動用のＬＳＩ等の半導体チップを直接ボンディ
ングするとしても、その間のコンタクト抵抗を低くする
ことができるからである。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示パネルでは、信号線１０とＩＴＯ層
１６とがＣｒ層１４ｃを介して接続されているので、オ
ーバーコート膜１１に欠陥があり、ＩＴＯのエッチング
液がオーバーコート膜１１中に染み込んで信号線１０と
接触した場合には、Ａｌ−ＩＴＯ電池反応により、極め
て細い信号線１０が溶解して断線し、歩留低下の一要因
となってしまう。また、実質的な接続パッドはＣｒ層１
４ｃ、ＩＴＯ層１６の２層構造となるので、接続抵抗が
比較的高くなり、消費電力が比較的大きくなってしま
う。この発明の課題は、オーバーコート膜に欠陥があっ
ても、オーバーコート膜下の配線が電池反応により断線
しないようにするとともに、接続パッドの接続抵抗を低
くすることである。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
オーバーコート膜下に第１電極、第２電極、該第２電極
に接続された配線及び該配線に接続された接続パッドが
設けられ、前記オーバーコート膜上に画素電極が設けら
れた表示パネルの製造に際し、前記オーバーコート膜上
に前記画素電極を前記オーバーコート膜に形成されたコ
ンタクトホールを介して前記第１電極に接続させて形成
した後、前記オーバーコート膜に前記接続パッドを露出
させるための開口部を形成するようにしたものである。
この請求項１記載の発明によれば、オーバーコート膜上
に画素電極を形成した後に、オーバーコート膜に接続パ
ッドを露出させるための開口部を形成しているので、画
素電極を形成するとき、オーバーコート膜膜下の配線が
画素電極形成用層とは接続されておらず、したがってオ
ーバーコート膜に欠陥があっても、オーバーコート膜膜
下の配線が電池反応により断線しないようにすることが
できる。次に、請求項２記載の発明は、前記配線及び前
記接続パッドをＡｌ系金属層を有する構造とし、前記画
素電極をＩＴＯによって形成したものである。この請求
項２記載の発明によれば、接続パッドをＡｌ系金属層を
有する構造としているので、接続抵抗を低くすることが
できる。

【０００７】

【発明の実施の形態】図１〜図５はそれぞれこの発明の
第１実施形態における液晶表示パネルの各製造工程を示
したものである。そこで、これらの図を順に参照して、
この第１実施形態における液晶表示パネルの製造方法に
ついて説明する。まず、図１に示すように、ガラス基板
２１の上面の所定の箇所にＡｌまたはＡｌ合金（以下、
Ａｌ系金属という。）からなるゲート電極２２を含む走
査線（図示せず）を形成する。次に、酸化シリコンから
なるゲート絶縁膜２３及び真性アモルファスシリコンか
らなる半導体層２４を成膜する。次に、半導体層２４の
上面の所定の箇所でゲート電極２２に対応する部分に窒
化シリコンからなるブロッキング層２５を形成する。次
に、半導体層２４の上面に形成された自然酸化膜（図示
せず）をＮＨ₄Ｆ溶液で除去する。

【０００８】次に、図２に示すように、ｎ⁺シリコン層
２６、Ｃｒ、ＭｏまたはＴｉからなる金属層２７及びＡ
ｌ系金属層２８を成膜する。次に、Ａｌ系金属層２８の
上面の所定の箇所にフォトレジスト膜２９を形成する。
次に、フォトレジスト膜２９をマスクとしてＡｌ系金属
層２８、Ｃｒ、ＭｏまたはＴｉからなる金属層２７、ｎ
⁺シリコン層２６及び半導体層２４を順次エッチングす
る。すると、図３に示すように、ドレイン電極３０、ソ
ース電極３１、ドレイン電極３０に接続された信号線３
２及び信号線３２に接続された接続パッド３３が形成さ
れる。この場合、ドレイン電極３０及びソース電極３１
は、ブロッキング層２５の上面両側及びその両側におけ
る半導体層２４の上面に形成され、下から順に、ｎ⁺シ
リコン層２６、Ｃｒ、ＭｏまたはＴｉからなる金属層２
７、Ａｌ系金属層２８の３層構造となる。信号線３２及
び接続パッド３３は、下から順に、半導体層２４、ｎ⁺
シリコン層２６、Ｃｒ、ＭｏまたはＴｉからなる金属層
２７、Ａｌ系金属層２８の４層構造となる。この後、フ
ォトレジスト膜２９を剥離する。

【０００９】次に、図４に示すように、窒化シリコンか
らなるオーバーコート膜３４を成膜する。次に、オーバ
ーコート膜３４の所定の箇所でソース電極３１に対応す
る部分にコンタクトホール３５を形成する。次に、画素
電極形成用ＩＴＯ層３６ａを成膜し、次いで所定のフォ
トリソグラフィ工程を経ることにより、オーバーコート
膜３４の上面の所定の箇所に画素電極３６をコンタクト
ホール３５を介してソース電極３１に接続させて形成す
る。次に、図５に示すように、オーバーコート膜３４の
所定の箇所に接続パッド３３を露出させるための開口部
３７を形成する。かくして、この第１実施形態における
液晶表示パネルが得られる。

【００１０】ところで、図４に示すように、画素電極３
６を形成するとき、信号線３２は画素電極形成用ＩＴＯ
層３６ａと接続されていない。したがって、オーバーコ
ート膜３４に欠陥があり、ＩＴＯのエッチング液がオー
バーコート膜３４中に染み込んで信号線３２のＡｌ系金
属層２８と接触しても、このＡｌ系金属層２８がＡｌ−
ＩＴＯ電池反応により断線しないようにすることがで
き、ひいては歩留の向上を図ることができる。ところ
で、画素電極３６を形成するとき、ソース電極２９はコ
ンタクトホール３５を介して画素電極形成用ＩＴＯ層３
６ａと接続されている。しかしながら、ソース電極３１
は、極めて細い信号線３２と違って、島状のある程度の
面積を有するものであるので、オーバーコート膜３４の
欠陥に起因してＩＴＯのエッチング液と接触し、Ａｌ−
ＩＴＯ電池反応が生じても、断線するほどの大きなダメ
ージを受けることはなく、別に問題はない。なお、画素
電極３６をソース電極３１上を全体的に覆うように形成
すると、オーバーコート膜３４に欠陥があっても、ＩＴ
Ｏのエッチング液がソース電極３１と接触しないように
することができる。また、接続パッド３３は少なくとも
Ｃｒ層２７、Ａｌ系金属層２８の２層構造であるので、
接続抵抗を低くすることができ、ひいては消費電力を小
さくすることができる。

【００１１】ここで、図２に示すフォトレジスト膜２９
のようなフォトマスクの形成回数について説明する。ま
ず、図１２に示す従来の液晶表示パネルの場合には、ゲ
ート電極２等の形成、ブロッキング層５の形成、ドレイ
ン電極８及びソース電極９等の形成、信号線１０の形
成、コンタクトホール１３等の形成、画素電極１２等の
形成というように、フォトマスクの形成回数は６回とな
る。これに対し、上記第１実施形態の場合には、ゲート
電極２２等の形成、ブロッキング層２５の形成、ドレイ
ン電極３０、ソース電極３１、信号線３２及び接続パッ
ド３３等の形成、コンタクトホール３５の形成、画素電
極３６の形成、接続パッド露出用の開口部３７の形成と
いうように、フォトマスクの形成回数は同じく６回とな
る。したがって、上記第１実施形態において、画素電極
３６を形成した後に、接続パッド露出用の開口部３７を
形成しても、フォトマスクの形成回数が増加しないよう
にすることができる。

【００１２】なお、図６に示すこの発明の第２実施形態
のように、ドレイン電極３０及びソース電極３１を、下
から順に、ｎ⁺シリコン層２６、Ｃｒ、ＭｏまたはＴｉ
からなる金属層２７、Ａｌ系金属層２８、Ｃｒ、Ｍｏま
たはＴｉからなる耐酸化用の金属層４１の４層構造と
し、信号線３２及び接続パッド３３を、下から順に、半
導体層２４、ｎ⁺シリコン層２６、Ｃｒ、ＭｏまたはＴ
ｉからなる金属層２７、Ａｌ系金属層２８、Ｃｒ、Ｍｏ
またはＴｉからなる耐酸化用の金属層４１の５層構造と
してもよい。次に、この場合の製造方法の一部について
説明すると、図２に対応する図７に示すように、Ａｌ系
金属層２８の上面にＣｒ、ＭｏまたはＴｉからなる耐酸
化用の金属層４１を成膜し、この成膜したＣｒ、Ｍｏま
たはＴｉからなる耐酸化用の金属層４１の上面にフォト
レジスト膜２９を形成し、以下上記第１実施形態の場合
とほぼ同じである。そして、この場合には、画素電極３
６を形成するとき、オーバーコート膜３４に欠陥があ
り、且つ、最上層のＣｒ、ＭｏまたはＴｉからなる耐酸
化用の金属層４１の膜厚が薄くても、信号線３２のＡｌ
層２８がＡｌ−ＩＴＯ電池反応により断線しないように
することができる。

【００１３】また、図８（Ａ）〜（Ｃ）に示すこの発明
の第３実施形態のように、信号線３２の所定の一部及び
接続パッド３３を、下から順に、Ａｌ系金属層２２ａ、
Ｃｒ、ＭｏまたはＴｉからなる金属層２７、Ａｌ系金属
層２８の３層構造としてもよい。次に、この場合の製造
方法の一部について説明する。まず、図９（Ａ）に示す
ように、ガラス基板２１の上面の信号線３２形成領域及
び接続パッド３３形成領域に信号線３２及び接続パッド
３３の最下層となるＡｌ系金属層２２ａを形成する。こ
のＡｌ系金属層２２ａの形成はゲート電極２２等の形成
と同時に行われる。ここで、信号線３２及び接続パッド
３３の最下層となるＡｌ系金属層２２ａは、表示領域外
の接続パッド３３形成領域を含むその周辺領域であっ
て、走査線と交差しない領域のみに形成されるものであ
る。ただし、表示領域内であっても、走査線と交差する
部分を除いて形成することもできる。次に、酸化シリコ
ンからなるゲート絶縁膜２３及び真性アモルファスシリ
コンからなる半導体層２４を成膜する。次に、半導体層
２４の上面の所定の箇所でゲート電極２２に対応する部
分に窒化シリコンからなるブロッキング層２５（図１参
照）を形成する。次に、半導体層２４の上面に形成され
た自然酸化膜（図示せず）をＮＨ₄Ｆ溶液で除去する。
次に、ｎ⁺シリコン層２６を成膜する。次に、図９
（Ｂ）に示すように、信号線３２形成領域におけるｎ⁺
シリコン層２６、半導体層２４及びゲート絶縁膜２３に
溝状のコンタクトホール４２ａ（図８（Ａ）参照）を形
成するとともに、接続パッド３３形成領域におけるｎ⁺
シリコン層２６、半導体層２４及びゲート絶縁膜２３に
方形状のコンタクトホール４２ｂ（図８（Ａ）参照）を
形成し、Ａｌ系金属層２２ａを露出させる。次に、図９
（Ｃ）に示すように、、Ｃｒ、ＭｏまたはＴｉからなる
金属層２７を成膜し、この成膜したＣｒ、ＭｏまたはＴ
ｉからなる金属層２７をコンタクトホール４２ａ、４２
ｂを介してＡｌ系金属層２２ａに接続する。次に、Ａｌ
系金属層２８を成膜する。以下、上記第１実施形態の場
合とほぼ同じである。

【００１４】ところで、この第３実施形態の場合、接続
パッド３３形成領域を含むその周辺領域に、信号線３２
の最下層としてＡｌ系金属２２ａを形成しているので、
信号線３２の抵抗値を低減することができる。また、信
号線３２の合計厚さが最下層のＡｌ系金属２２ａを有し
ない場合と比較して厚くなるので、酸化されにくくな
り、ひいては断線しにくいようにすることができる。な
お、この第３実施形態において、図６に示す場合と同様
に、Ａｌ系金属層２８上にＣｒ、ＭｏまたはＴｉからな
る耐酸化用の金属層４１を形成するようにしてもよい。

【００１５】さらに、図１０に示すこの発明の第４実施
形態のように、ブロッキング層２５下以外の領域におけ
る半導体層２５をｎ⁺シリコン層２６としてもよい。次
に、この場合の製造方法の一部について説明する。ま
ず、図１１（Ａ）に示すように、ゲート絶縁膜２３の上
面に真性アモルファスシリコンからなる半導体層２４を
成膜する。次に、半導体層２４の上面の所定の箇所でゲ
ート電極２２に対応する部分に窒化シリコンからなるブ
ロッキング層２５を形成する。次に、図１１（Ｂ）に示
すように、ブロッキング層２５をマスクとして半導体層
２４にｎ型イオンをドーピングすることにより、ブロッ
キング層２５下以外の領域における半導体層２５をｎ⁺
シリコン層２６とする。次に、図１０を参照して説明す
ると、Ｃｒ、ＭｏまたはＴｉからなる金属層２７を成膜
する。以下、上記第１実施形態の場合とほぼ同じであ
る。なお、この第４実施形態において、図６に示す場合
と同様に、Ａｌ系金属層２８上にＣｒ、ＭｏまたはＴｉ
からなる耐酸化用の金属層４１を形成するようにしても
よく、また図８に示す場合と同様に、Ａｌ系金属層２２
ａを形成するようにしてもよい。

【００１６】なお、図５、図６、図１０に示すゲート電
極２２を含む走査線の表面に陽極酸化膜を形成するよう
にしてもよい。また、図８に示すＡｌ系金属層２２ａの
金属層２７と接続されない表面に陽極酸化膜を形成する
ようにしてもよい。

【００１７】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、オーバーコート膜上に画素電極を形成した
後に、オーバーコート膜に接続パッドを露出させるため
の開口部を形成しているので、画素電極を形成すると
き、オーバーコート膜下の配線が画素電極形成用層とは
接続されておらず、したがってオーバーコート膜に欠陥
があっても、オーバーコート膜下の配線が電池反応によ
り断線しないようにすることができ、ひいては歩留の向
上を図ることができる。また、請求項２記載の発明によ
れば、接続パッドをＡｌ系金属層を有する構造としてい
るので、接続抵抗を低くすることができ、ひいては消費
電力を小さくすることができる。

【図面の簡単な説明】

【図１】この発明の第１実施形態における液晶表示パネ
ルの製造に際し、当初の工程を示す断面図。

【図２】図１に続く工程を示す断面図。

【図３】図２に続く工程を示す断面図。

【図４】図３に続く工程を示す断面図。

【図５】図４に続く工程を示す断面図。

【図６】この発明の第２実施形態における液晶表示パネ
ルの要部の断面図。

【図７】図７に示す液晶表示パネルの一部の製造工程を
示す断面図。

【図８】（Ａ）はこの発明の第３実施形態における液晶
表示パネルの要部の平面図、（Ｂ）及び（Ｃ）はそれぞ
れそのＢ−Ｂ線及びＣ−Ｃ線に沿う断面図。

【図９】（Ａ）〜（Ｃ）はそれぞれ図８に示す液晶表示
パネルの一部の製造工程を示す断面図。

【図１０】この発明の第４実施形態における液晶表示パ
ネルの要部の断面図。

【図１１】（Ａ）及び（Ｂ）はそれぞれ図１０に示す液
晶表示パネルの一部の製造工程を示す断面図。

【図１２】従来の液晶表示パネルの一例の一部の断面
図。

【図１３】図１２に示す液晶表示パネルの接続パッドの
部分の断面図。

【符号の説明】

２１ガラス基板２２ゲート電極２３ゲート絶縁膜２４半導体層２５ブロッキング層２６ｎ⁺シリコン層２７Ｃｒ、ＭｏまたはＴｉからなる金属層２８Ａｌ系金属層２９フォトレジスト膜３０ドレイン電極３１ソース電極３２信号線３３接続パッド３４オーバーコート膜３５コンタクトホール３６画素電極３７開口部

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 GA34 JA24 JA34 JA37 JA41 JA46 JA47 KA05 MA14 MA15 MA17 MA33 NA15 NA26 NA28 5F110 AA09 AA26 CC07 DD02 EE03 EE06 FF02 GG02 GG15 GG35 HK03 HK04 HK09 HK16 HK22 HM18 NN03 NN12 NN24 5G435 AA00 AA16 BB12 CC09 EE33 EE41 HH12 KK05

Claims

【特許請求の範囲】

【請求項１】オーバーコート膜下に第１電極、第２電
極、該第２電極に接続された配線及び該配線に接続され
た接続パッドが設けられ、前記オーバーコート膜上に画
素電極が設けられた表示パネルの製造に際し、前記オー
バーコート膜上に前記画素電極を前記オーバーコート膜
に形成されたコンタクトホールを介して前記第１電極に
接続させて形成した後、前記オーバーコート膜に前記接
続パッドを露出させるための開口部を形成することを特
徴とする表示パネルの製造方法。
【請求項２】請求項１記載の発明において、前記配線
及び前記接続パッドをＡｌ系金属層を有する構造とし、
前記画素電極をＩＴＯによって形成したことを特徴とす
る表示パネルの製造方法。
【請求項３】請求項２記載の発明において、前記配線
及び前記接続パッドを上から少なくともＡｌ系金属層、
Ｃｒ、ＭｏまたはＴｉからなる金属層の２層構造とした
ことを特徴とする表示パネルの製造方法。
【請求項４】請求項２記載の発明において、前記配線
及び前記接続パッドを上から少なくともＣｒ、Ｍｏまた
はＴｉからなる金属層、Ａｌ系金属層、Ｃｒ、Ｍｏまた
はＴｉからなる金属層の３層構造としたことを特徴とす
る表示パネルの製造方法。
【請求項５】請求項３または４記載の発明において、
前記配線及び前記接続パッドの最下層をＡｌ系金属層と
したことを特徴とする表示パネルの製造方法。
【請求項６】基板上にゲート電極、ゲート絶縁膜及び
半導体層を形成する工程と、Ｃｒ、ＭｏまたはＴｉから
なる金属層及びＡｌ系金属層を成膜してこれらの金属層
によりソース電極、ドレイン電極、該ドレイン電極に接
続された信号線及び該信号線に接続された接続パッドを
形成する工程と、オーバーコート膜を成膜して該オーバ
ーコート膜にコンタクトホールを形成する工程と、前記
オーバーコート膜上に透明画素電極を前記コンタクトホ
ールを介して前記ソース電極に接続させて形成する工程
と、前記オーバーコート膜に前記接続パッドを露出させ
るための開口部を形成する工程とを具備することを特徴
とする表示パネルの製造方法。
【請求項７】基板上にゲート電極、ゲート絶縁膜及び
半導体層を形成する工程と、Ｃｒ、ＭｏまたはＴｉから
なる金属層、Ａｌ系金属層及びＣｒ、ＭｏまたはＴｉか
らなる金属層を成膜してこれらの金属層によりソース電
極、ドレイン電極、該ドレイン電極に接続された信号線
及び該信号線に接続された接続パッドを形成する工程
と、オーバーコート膜を成膜して該オーバーコート膜に
コンタクトホールを形成する工程と、前記オーバーコー
ト膜上に透明画素電極を前記コンタクトホールを介して
前記ソース電極に接続させて形成する工程と、前記オー
バーコート膜に前記接続パッドを露出させるための開口
部を形成する工程とを具備することを特徴とする表示パ
ネルの製造方法。
【請求項８】請求項６または７記載の発明において、
前記半導体層上にブロッキング層を形成する工程を含む
ことを特徴とする表示パネルの製造方法。
【請求項９】請求項６または７記載の発明において、
前記半導体層上にｎ型半導体層を形成する工程を含むこ
とを特徴とする表示パネルの製造方法。
【請求項１０】請求項６または７記載の発明におい
て、前記半導体層の所定領域にイオンを拡散する工程を
含むことを特徴とする表示パネルの製造方法。
【請求項１１】半導体層、ゲート電極、ゲート絶縁
膜、ソース電極及びドレイン電極を有する薄膜トランジ
スタと、前記薄膜トランジスタのドレイン電極に接続さ
れたＡｌ系金属層を含む信号線と、前記薄膜トランジス
タ及び前記信号線を覆うオーバーコート膜と、前記オー
バーコート膜上に形成され前記ソース電極にコンタクト
ホールを介して接続された透明画素電極と、前記信号線
の一部を接続パッドとするために前記オーバーコート膜
に形成された開口部と、少なくとも、前記信号線の前記
開口部に対応して形成されたＣｒ、ＭｏまたはＴｉから
なる耐酸化用の金属層とを具備することを特徴とする表
示パネル。
【請求項１２】請求項１１記載の発明において、前記
信号線の、少なくとも前記オーバーコート膜の開口部に
対応する部分は、前記ゲート電極と同じ材料からなる下
層を有することを特徴とする表示パネル。