JP2000114316A - 半導体パッケージ用チップ支持基板の製造法 - Google Patents

半導体パッケージ用チップ支持基板の製造法

Info

Publication number
JP2000114316A
JP2000114316A JP10276878A JP27687898A JP2000114316A JP 2000114316 A JP2000114316 A JP 2000114316A JP 10276878 A JP10276878 A JP 10276878A JP 27687898 A JP27687898 A JP 27687898A JP 2000114316 A JP2000114316 A JP 2000114316A
Authority
JP
Japan
Prior art keywords
chip
product
semiconductor
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10276878A
Other languages
English (en)
Other versions
JP3956174B2 (ja
Inventor
Yasuhiko Awano
康彦 阿波野
Hidehiro Nakamura
英博 中村
Shigeki Ichimura
茂樹 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP27687898A priority Critical patent/JP3956174B2/ja
Publication of JP2000114316A publication Critical patent/JP2000114316A/ja
Application granted granted Critical
Publication of JP3956174B2 publication Critical patent/JP3956174B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】絶縁性接着材の接着強度が均一な半導体パッケ
ージ用チップ支持基板の製造法。 【解決手段】絶縁性フィルム状接着材を塗布した離形フ
ィルムの接着材塗布面と、半導体パッケージ用チップ支
持基板の半導体チップ搭載部を有する配線が形成された
面とを重ね合わせ、平行に配置された2本の加熱ロール
の間隙に挿入し圧着する。圧着に際し、半導体パッケー
ジ用チップ支持基板の配線が形成された箇所の圧着力に
対し、半導体チップ下面部と配線の端面と絶縁性支持基
板表面とで形成された空隙部の圧着力を小とする圧着力
調整工程を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
用チップ支持基板の製造法に関する。
【0002】
【従来の技術】半導体の集積度が向上することにより入
出力端子数が増加している。このため多くの入出力端子
数を有する半導体パッケージが必要になった。同時に、
電子機器の小型化に伴って半導体パッケージサイズの更
なる小型化の要求が強くなってきた。このような半導体
パッケージの多ピン化かつ小型化への要求に対応するも
のとして、例えば半導体チップとほぼ同等サイズの、い
わゆるチップサイズパッケージ(CSP;Chip S
cale/Size Package)がある。これ
は、半導体チップの周辺部でなく、実装領域内に外部配
線基板との接続部を有するパッケージである。
【0003】前記チップサイズパッケージのように小型
化を要求される半導体パッケージにおいて、チップとチ
ップ支持用絶縁基板とを接着するために、フィルム状の
絶縁性接着材が主に使用されている。前記フィルム状の
絶縁性接着材をチップ支持用絶縁基板へ装着したものの
製造法としては、予め塗工機によりシート状に形成して
乾燥工程をへて供給されるフィルムを、個片に切り分け
て位置合わせを行った後、前記チップ支持用絶縁性基板
へ熱圧着時により装着する方法があった。
【0004】さらに、タクトタイムの短縮を目的とし
た、基板にワニスを塗布する装置により転写用の離型フ
ィルムに、ワニス状態の前記絶縁性接着材を塗布したも
のを乾燥してから、前記離型フィルムから前記チップ支
持用絶縁性基板へ前記絶縁性接着材を転写する方法があ
る。前記離型フィルムから前記チップ支持用絶縁性基板
へ前記絶縁性接着材を転写するとき、熱圧着による転写
が一般的に行われており、さらに熱圧着のなかでもプレ
ス等による面圧着が多用されている。
【0005】
【発明が解決しようとする課題】前記転写用の離型フィ
ルムから前記チップ支持用絶縁性基板へ前記絶縁性接着
材を転写する方法において、プレス等による面圧着の熱
圧着を行った場合、前記チップ支持用絶縁基板平面にお
いて、圧力ばらつきを生じやすく、前記基板平面に圧力
ばらつきを生じたまま熱圧着を行うと、前記チップ支持
用絶縁性基板へ前記絶縁性接着材を転写した後、前記チ
ップ支持用絶縁性基板平面内において、前記絶縁性接着
材の接着強度にばらつきを生じてしまう。
【0006】
【課題を解決するための手段】以上のような課題を解決
するため本発明は、 A.絶縁性支持基板の一表面に半導体チップ搭載部を有
する配線が二以上、前記配線の半導体チップ搭載部に半
導体チップを搭載した時、前記半導体チップ下面部と、
前記配線の端面と、前記絶縁性支持基板の前記表面と
で、空隙が形成されるように配置されて形成されてお
り、 B.前記配線の半導体チップ搭載部を含めて半導体チッ
プが搭載される半導体チップ搭載領域部に、絶縁性フィ
ルム状接着材を貼付ける半導体パッケージ用チップ支持
基板の製造法であって、 イ.予め前記絶縁性フィルム状接着材を塗布した離型フ
ィルムの前記絶縁性フィルム状接着材を塗布した面と、
前記半導体パッケージ用チップ支持基板の半導体チップ
搭載部を有する配線が形成された面とを重ね合わせる工
程、 ロ.工程イの重ね合わせ体を、平行に配置された2本の
加熱ロールの間隔に挿入し圧着する工程、 ハ.前記圧着を、前記半導体パッケージ用チップ支持基
板の配線が形成された箇所を圧着するときの圧着力に対
し、前記半導体パッケージ用チップ支持基板の前記空隙
の箇所を圧着するときの圧着力を小とする、圧着力調整
工程を備えることを特徴とする。
【0007】
【発明の実施の形態】第1図は、本発明の1実施例を示
す概略図である。1は投入待ち製品一時置場であり、2
は製品投入機構であり、そして3は搬送系(1)であ
る。前記投入待ち製品一時置場は、カセット方式やリー
ル方式等が用いられる。
【0008】前記投入待ち製品一時置場がカセット方式
の場合は、投入する製品である基板やフィルム等を積み
重ねて置く。この場合は、前記2の製品投入機構は真空
引きにより製品を吸着したり、つめに製品を挟み込む等
の方法により、前記1の製品一時置場から3の搬送系
(1)へ製品を移動する。3の搬送系(1)は製品搬送
中に製品がずれないようにピンやスプロケット等が設け
られている。2の製品投入機構から3の搬送系(1)へ
の受渡は、製品に設けられた位置認識用の穴と3の搬送
系に設けられたピン或いはスプロケットとの位置関係を
光学センサ等で認識して、2の製品投入機構か3の搬送
系(1)のどちらかの速度を調整することにより、前記
製品に設けられた位置認識用の穴と、3の搬送系に設け
られたピン或いはスプロケットとの位置合わせを行う。
位置合わせが完了後、2の製品投入機構と3の搬送系
(1)との速度を同一にして、製品を2の製品投入機構
から3の搬送系(1)へ移す。
【0009】また、前記投入待ち製品一時置場はリール
方式にすることもできる。この場合は、予めキャリアテ
ープ等に製品である基板を挟み込んでおき、前記キャリ
アテープをリールにセットして、キャリアテープを引き
出していく。この方式では、3の搬送系(1)はスプロ
ケット付きベルト伝達方式であり、リールから引き出さ
れた前記キャリアテープから製品である基板を受け取
る。このとき、2の製品投入機構は、前記キャリアテー
プをセットしたリールの回転運動と、前記スプロケット
付きベルト伝達方式の搬送系(1)の回転運動との同期
をとるため歯車機構が用いられる。4はロール部であ
る。ロール部の詳細については後述する。
【0010】5は搬送系(2)、6は製品取出し機構、
7は完成品一時置場である。前記4のロール部で熱圧着
された製品は、5の搬送系(2)により搬送され、6の
製品取出し機構によりラインから取出されて、7の完成
品一時置場へ収納される。前記7の完成品一時置場とし
てはカセット方式やリール方式などがあり、前記5の搬
送系(2)と6の製品取出し機構は、前記7の完成品一
時置場の方式に応じて、以下のように構成することがで
きる。
【0011】前記7の完成品一時置場がカセット方式の
場合、前記6の製品取出し機構は、真空引きにより製品
を吸着したり、つめに製品を挟み込む等の方法により、
前記5の搬送系(2)から前記7の完成品一時置場へ製
品を移動する。前記7の完成品一時置場では製品積み重
ねて収納される。
【0012】一方、7の完成品一時置場がリール方式の
場合、前記5の搬送系(2)はスプロケット付きベルト
伝達方式であり、前記6の製品取出し機構は、前記5の
搬送系(2)のスプロケット付きベルト伝達の回転運動
と前記7の完成品一時置場のリールの回転運動との同期
をとるために、歯車機構が用いられる。7の完成品一時
置場のリールへ完成品を挟み込むためのキャリアテープ
を巻き取る。前記キャリアテープを供給するため、7の
完成品一時置場のリールとは別にリールが設けられてい
る。
【0013】第2図は、第1図中の4のロール部につい
ての説明図である。4aは加熱ロール(1)であり、4
bは加熱ロール(2)である。加熱ロールの表面にはフ
ッ素樹脂コーティングが施されている。前記加熱ロール
の本体の材質としてステンレス鋼、真鍮等の金属材料の
他、加熱ロール表面にコーティングされているフッ素樹
脂を使用することもできる。4cは圧力センサである。
圧力センサとしては、ロードセル、ピエゾ圧力変換素子
等が用いられる。4dはロールギャップ調節用アクチュ
エーターである。前記アクチュエーターとしては、エア
シリンダ、油圧シリンダ、CDサーボモータ等が用いら
れる。
【0014】4cの圧力センサによる測定データ信号を
4dのロールギャップ調節用アクチュエータ駆動用のコ
ントローラに取り込み、前記アクチュエータを駆動させ
て、4aの加熱ロール(1)と4bの加熱ロール(2)
とのギャップを適正な値に調整する。一方で、圧着させ
ようとしている製品の回路パターンの座標データを予め
ロールギャップ調節用アクチュエータ駆動用のコントロ
ーラに記憶させておいて、製品が前記加熱ロール(1)
及び加熱ロール(2)に差しかかった時点で、前記の回
路パターンの座標データにしたがって、ギャップの調節
を行うことも可能である。
【0015】8は離型フィルムであり、ポリエチレンテ
レフタレート、ポリプロピレン、ポリエチレン等をそれ
ぞれ単独でフィルムを構成する場合、或いは、これらの
材料のいずれかを組み合わせて積層した構成のフィルム
等がある。9は半導体パッケージ用基板であり、材質は
有機材料、無機材料、金属材料等があり、熱圧着を行お
うとする面に回路が設けてある場合でも、回路が設けて
いない場合でもよい。
【0016】
【実施例】前掲の第1図、第2図および第3図を用い
て、本発明による半導体パッケージ用チップ支持基板の
製造法の1実施例について説明する。1の投入待ち製品
一時置場はカセット方式であり、離型フィルム用と半導
体パッケージ用チップ支持基板用とがそれぞれ設置され
ている。
【0017】2の製品投入機構はエア吸着方式であり、
1の投入待ち製品一時置場同様、離型フィルム用と半導
体パッケージ用チップ支持基板用とが設けられている。
3の搬送系(1)への投入方法は以下のように行う。第
一に、半導体パッケージ用チップ支持基板を投入待ち製
品一時置場から2の製品投入機構により、3の搬送系の
上方へ移動させて、半導体パッケージ用チップ支持基板
に設けられた位置認識用の穴と、3の搬送系(1)のス
プロケットとの位置関係を2の製品投入機構に設けられ
た光学センサで読み取り、2の製品投入機構の移動速度
を変化させることにより、位置認識用の穴とスプロケッ
トとの位置合わせを行う。第二に、離型フィルムを2の
製品投入機構により、3の搬送系(1)の上方へ移動さ
せて、上記の操作により既に3の搬送系(1)に移され
た半導体パッケージ用チップ支持基板と、前記離型フィ
ルムとの位置合わせを行う。このときも、半導体パッケ
ージ用チップ支持基板と離型フィルム双方に設けられた
位置認識用の穴との位置関係を、2の製品投入機構に設
けられた光学センサで読み取り、2の製品投入機構の移
動速度を変化させることにより、半導体パッケージ用チ
ップ支持基板と離型フィルムの位置合わせを行う。以上
の操作を経て離型フィルムと半導体パッケージ用チップ
支持基板は、重ね合わさった状態で3の搬送系(1)に
より、4のロール部へ送られる。
【0018】加熱ロール(1)および加熱ロール(2)
の直径はともに80mm、表面にフッ素樹脂コーティン
グを施したSUS304製である。加熱ロール(1)お
よび加熱ロール(2)の回転数は0.24rpm(接線
方向の速さは1mm/s)である。2本の加熱ロールの
間隙に、離型フィルム(8)(厚さ:100μm)と半
導体用チップ支持基板(9)とが位置を合わせて重ねた
状態で挿入する。4cの圧力センサにより加熱ロールに
かかる圧力を測定しながらギャップ調整を行い、要求す
るロール圧力のプロファイルにより熱圧着作業を実現で
きる。
【0019】第3図に、前記離型フィルム(8)と半導
体用チップ支持基板(9)とを重ねた状態のワークを2
本の加熱ロールの間隙に挿入して、熱圧着を行ったとき
のパッケージ1個分に相当する長さについてのロールの
圧力のプロファイルを示す。
【0020】前記4のロール部で熱圧着された製品は、
5の搬送系(2)により搬送され、6の製品取出し機構
によりラインから取出されて、7の完成品一時置場へ収
納される。前記7の完成品一時置場はカセット方式であ
り、前記6の製品取出し機構は真空引きにより製品を吸
着することにより、前記5の搬送系(2)から前記7の
完成品一時置場へ製品を移動する。前記7の完成品一時
置場では、製品を積み重ねて収納される。
【0021】
【発明の効果】A.絶縁性支持基板の一表面に半導体チ
ップ搭載部を有する配線が二以上、前記配線の半導体チ
ップ搭載部に半導体チップを搭載した時、前記半導体チ
ップ下面部と、前記配線の端面と、前記絶縁性支持基板
の前記表面とで、空隙が形成されるように配置されてお
り、 B.前記配線の半導体チップ搭載部を含めて半導体チッ
プが搭載される半導体チップ搭載領域部に、絶縁性フィ
ルム状接着材を貼付ける半導体パッケージ用チップ支持
基板の製造法であって、 イ.予め前記絶縁性フィルム状接着材を塗布した離型フ
ィルムの前記絶縁性フィルム状接着材を塗布した面と、
前記半導体パッケージ用チップ支持基板半導体チップ搭
載部を有する配線が形成された面とを重ね合わせる工
程、 ロ.工程イの重ね合わせ体を、平行に配置された2本の
加熱ロールの間隙に挿入し圧着する工程、 ハ.前記圧着を、前記半導体パッケージ用チップ支持基
板の配線が形成された箇所を圧着するときの圧着力に対
し、前記半導体パッケージ用チップ支持基板の前記空隙
の箇所を圧着するときの圧着力を小とする、圧着力調整
工程を備えることを特徴とする半導体パッケージ用チッ
プ支持基板の製造法により、前記チップ支持用絶縁性基
板へ前記絶縁性接着材を転写した後、前記チップ支持用
絶縁性基板平面内において前記絶縁性接着材の接着強度
が均一となり、パッケージ信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の実施例を示す正面図。
【図2】図1に示す4のロール部についての拡大正面
図。
【図3】圧力ロールの送り量とロール圧力の関係を示す
グラフ。
【符号の説明】
1 投入待ち製品一時置場 2 製品投入機構 3 搬送系(1) 4 ロール部 4a 加熱ロール(1) 4b 加熱ロール(2) 4c 圧力センサ 4d ロールギャップ調節用アクチュエータ 5 搬送系(2) 6 製品取出し機構 7 完成品一時置場 8 離型フィルム 9 半導体パッケージ用フィルム支持基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年12月17日(1998.12.
17)
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市村 茂樹 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 Fターム(参考) 4F100 AR00A AT00B BA02 EC01 GB41 JG04A JK14A 5F047 AA13 AA17 BA23 BB05 5F061 AA01 BA04

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】A.絶縁性支持基板の一表面に半導体チッ
    プ搭載部を有する配線が二以上、前記配線の半導体チッ
    プ搭載部に半導体チップを搭載した時、前記半導体チッ
    プ下面部と、前記配線の端面と、前記絶縁性支持基板の
    前記表面とで、空隙が形成されるように配置されて形成
    されており、 B.前記配線の半導体チップ搭載部を含めて半導体チッ
    プが搭載される半導体チップ搭載領域部に、絶縁性フィ
    ルム状接着材を貼付ける半導体パッケージ用チップ支持
    基板の製造法であって、 イ.予め前記絶縁性フィルム状接着材を塗布した離型フ
    ィルムの前記絶縁性フィルム状接着材を塗布した面と、
    前記半導体パッケージ用チップ支持基板の半導体チップ
    搭載部を有する配線が形成された面とを重ね合わせる工
    程、 ロ.工程イの重ね合わせ体を、平行に配置された2本の
    加熱ロールの間隔に挿入し圧着する工程、 ハ.前記圧着を、前記半導体パッケージ用チップ支持基
    板の配線が形成された箇所を圧着するときの圧着力に対
    し、前記半導体パッケージ用チップ支持基板の前記空隙
    の箇所を圧着するときの圧着力を小とする、圧着力調整
    工程を備えることを特徴とする半導体パッケージ用チッ
    プ支持基板の製造法。
JP27687898A 1998-09-30 1998-09-30 半導体パッケージ用チップ支持基板の製造法 Expired - Fee Related JP3956174B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27687898A JP3956174B2 (ja) 1998-09-30 1998-09-30 半導体パッケージ用チップ支持基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27687898A JP3956174B2 (ja) 1998-09-30 1998-09-30 半導体パッケージ用チップ支持基板の製造法

Publications (2)

Publication Number Publication Date
JP2000114316A true JP2000114316A (ja) 2000-04-21
JP3956174B2 JP3956174B2 (ja) 2007-08-08

Family

ID=17575671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27687898A Expired - Fee Related JP3956174B2 (ja) 1998-09-30 1998-09-30 半導体パッケージ用チップ支持基板の製造法

Country Status (1)

Country Link
JP (1) JP3956174B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299375A (ja) * 2001-03-30 2002-10-11 Shibaura Mechatronics Corp 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
KR20180109046A (ko) * 2017-03-26 2018-10-05 가부시키가이샤 아도텟쿠 엔지니아린구 기판 붙음 방지 필름, 플래튼 및 기판 반송 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299375A (ja) * 2001-03-30 2002-10-11 Shibaura Mechatronics Corp 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
JP4587592B2 (ja) * 2001-03-30 2010-11-24 芝浦メカトロニクス株式会社 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
KR20180109046A (ko) * 2017-03-26 2018-10-05 가부시키가이샤 아도텟쿠 엔지니아린구 기판 붙음 방지 필름, 플래튼 및 기판 반송 방법
JP2018163273A (ja) * 2017-03-26 2018-10-18 株式会社アドテックエンジニアリング 基板貼り付き防止フィルム、プラテン及び基板搬送方法
JP2021192126A (ja) * 2017-03-26 2021-12-16 株式会社アドテックエンジニアリング 基板貼り付き防止フィルム、基板取り扱い装置及び基板取り扱い方法
JP7263466B2 (ja) 2017-03-26 2023-04-24 株式会社アドテックエンジニアリング 基板取り扱い装置及び基板取り扱い方法
KR102590255B1 (ko) 2017-03-26 2023-10-17 가부시키가이샤 아도텟쿠 엔지니아린구 노광 장치, 노광 장치의 동작 방법, 및 기판 붙음 방지 필름

Also Published As

Publication number Publication date
JP3956174B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
WO2006038496A1 (ja) 長尺フィルム回路基板、その製造方法およびその製造装置
JPWO2006038496A6 (ja) 長尺フィルム回路基板、その製造方法およびその製造装置
US20230054378A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP2007036198A (ja) プリント配線板及びその製造方法
JP2006013131A (ja) Icチップ実装体の製造装置
KR100386064B1 (ko) 다이본딩 장치 및 반도체 장치
KR100447866B1 (ko) 테이프 캐리어 패키지 핸들러
JP2000114316A (ja) 半導体パッケージ用チップ支持基板の製造法
JPS6299045A (ja) 基板送り装置
WO2020137615A1 (ja) 無線通信装置の製造方法、無線通信装置および無線通信装置の集合体
JP2006295143A (ja) フィルム回路基板およびその製造方法
TWI755244B (zh) 壓膜機及其剝離模組
TWI774020B (zh) 半導體製造裝置
JPH01244465A (ja) 薄膜張付方法及びその実施装置
JP2011187641A (ja) フレキシブル基板の製造方法
JPWO2005073902A1 (ja) 電子回路基板中間部材、その製造方法、その製造装置、非接触idカード類の製造方法、およびその装置
US6419138B1 (en) Device conveying a carrier tape used for electronic components
JP2003234557A (ja) 電子部品埋込み実装用基板の製造方法
JP2007108255A (ja) 偏光板貼付装置
JPH11217546A (ja) 圧着方法及び圧着装置
JPS6299044A (ja) 基板の搬送保持装置
JP3734548B2 (ja) 部品実装装置
WO2024048203A1 (ja) 半導体製造装置および半導体装置の製造方法
JP2008117201A (ja) Icチップ実装体の製造装置
JPH08267580A (ja) ドライフィルムのラミネート方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070425

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees