JP2000111937A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000111937A5 JP2000111937A5 JP1998285206A JP28520698A JP2000111937A5 JP 2000111937 A5 JP2000111937 A5 JP 2000111937A5 JP 1998285206 A JP1998285206 A JP 1998285206A JP 28520698 A JP28520698 A JP 28520698A JP 2000111937 A5 JP2000111937 A5 JP 2000111937A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- insulating layer
- substrate
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 12
- 231100000078 corrosive Toxicity 0.000 description 6
- 231100001010 corrosive Toxicity 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000001681 protective Effects 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000005536 corrosion prevention Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910020230 SIOx Inorganic materials 0.000 description 1
- 229910004207 SiNx Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Description
【特許請求の範囲】
【請求項1】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群と、前記ゲート配線および前記補助容量配線群を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記ゲート絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続するため、前記ゲート絶縁層上に形成された集合引出し配線とを備えた電気光学素子。
【請求項2】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群および集合引出し配線と、前記ゲート配線、前記補助容量配線群および前記集合引出し配線を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記ゲート絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てと前記集合引出し配線を互いに電気的に接続するため、前記ゲート絶縁層上に形成された金属パターンとを備えた電気光学素子。
【請求項3】 前記補助容量配線群がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項1記載の電気光学素子。
【請求項4】 前記補助容量配線群および前記集合引出し配線がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項2記載の電気光学素子。
【請求項5】 前記補助容量配線群と前記集合引出し配線パターン間に突起状に対峙したパターンを有する構造であることを特徴とする請求項2記載の電気光学素子。
【請求項6】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群と、前記ゲート配線および前記補助容量配線を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記薄膜トランジスタを覆って形成された保護絶縁層と、前記ゲート絶縁層および前記保護絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続するため、前記保護絶縁層上に形成された集合引出し配線を備え、かつ前記集合引出し配線が前記基板から対向基板に対向基板電位を給電するため、前記基板と対向基板に挟持された部分に形成されるトランスファー電極と同一材料で形成された電気光学素子。
【請求項7】 基板上にゲート配線を配置すると共に、互いに分離することによって腐食防止処理された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜の補助容量配線群を配置し、前記ゲート配線および前記補助容量配線群を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記絶縁層にコンタクトホールを設けると共に、前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、同時に前記コンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続する集合引出し配線を配置することを特徴とする電気光学素子の製造方法。
【請求項8】 基板上にゲート配線を配置すると共に、互いに分離することによって腐食防止処理された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜の補助容量配線群および集合引出し配線を配置し、前記ゲート配線、前記補助容量配線群および前記集合引出し配線を覆うように前記基板上にゲート配線層を形成し、前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記絶縁層にコンタクトホールを設けると共に、前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、同時に前記コンタクトホールによって前記補助容量配線群の配線全てと前記集合引出し配線とを互いに電気的に接続する金属パターンを配置することを特徴とする電気光学素子の製造方法。
【請求項9】 前記補助容量配線群がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項7記載の電気光学素子の製造方法。
【請求項10】 前記補助容量配線群および集合引出し配線がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項8記載の電気光学素子の製造方法。
【請求項11】 前記補助容量配線の一終端部に突起状のパターンを設け、かつ前記集合引出し配線の前記補助容量配線に設けた突起状パターンと対峙した箇所に突起状パターンを配置することを特徴とする請求項8記載の電気光学素子の製造方法。
【請求項12】 基板上にゲート配線を配置すると共に、互いに分離することによって腐食防止処理された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜の補助容量配線群を配置し、前記ゲート配線および前記補助容量配線群を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記絶縁層にコンタクトホールを設けると共に、前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、前記ソース配線を覆うように保護絶縁層を形成し、前記ゲート絶縁層および保護絶縁膜にコンタクトホール形成し、前記基板から対向基板に対向基板電位を給電するため前記基板上の形成するトランスファー電極と同一材料で前記集合引出し配線全てと前記コンタクトホールを介して電気的に接続する集合引出し配線を形成することを特徴とする電気光学素子の製造方法。
【請求項13】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、
前記ゲート配線と同一層で形成され、互いに分離した第1の金属薄膜で形成された補助容量配線群と、
前記ゲート配線および前記補助容量配線群を覆って前記基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された薄膜トランジスタと、
前記薄膜トランジスタと電気的に接続された画素電極と、
前記ゲート配線と交差し、少なくとも前記第1の絶縁膜を介して前記基板上に形成されたソース配線と、
前記第1の絶縁膜に設けられたコンタクトホールと、
前記第1の絶縁膜上に形成され、前記補助容量配線群の互いに分離した配線どうしを前記コンタクトホールを介して電気的に接続する
集合引出し配線とを備えた電気光学素子。
【請求項14】 前記第1の金属薄膜は、MoもしくはAl合金の薄膜であることを特徴とする請求項13記載の電気光学素子。
【請求項15】 前記第1の絶縁膜は、SiNx膜、SiOx膜、SiOxNy膜、もしくはこれらのいずれかからなる積層膜であることを特徴とする請求項13または14記載の電気光学素子。
【請求項16】 前記集合引出し配線は、前記ソース配線と同時に形成されたものであることを特徴とする請求項13ないし15のいずれかに記載の電気光学素子。
【請求項1】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群と、前記ゲート配線および前記補助容量配線群を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記ゲート絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続するため、前記ゲート絶縁層上に形成された集合引出し配線とを備えた電気光学素子。
【請求項2】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群および集合引出し配線と、前記ゲート配線、前記補助容量配線群および前記集合引出し配線を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記ゲート絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てと前記集合引出し配線を互いに電気的に接続するため、前記ゲート絶縁層上に形成された金属パターンとを備えた電気光学素子。
【請求項3】 前記補助容量配線群がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項1記載の電気光学素子。
【請求項4】 前記補助容量配線群および前記集合引出し配線がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項2記載の電気光学素子。
【請求項5】 前記補助容量配線群と前記集合引出し配線パターン間に突起状に対峙したパターンを有する構造であることを特徴とする請求項2記載の電気光学素子。
【請求項6】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群と、前記ゲート配線および前記補助容量配線を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記薄膜トランジスタを覆って形成された保護絶縁層と、前記ゲート絶縁層および前記保護絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続するため、前記保護絶縁層上に形成された集合引出し配線を備え、かつ前記集合引出し配線が前記基板から対向基板に対向基板電位を給電するため、前記基板と対向基板に挟持された部分に形成されるトランスファー電極と同一材料で形成された電気光学素子。
【請求項7】 基板上にゲート配線を配置すると共に、互いに分離することによって腐食防止処理された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜の補助容量配線群を配置し、前記ゲート配線および前記補助容量配線群を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記絶縁層にコンタクトホールを設けると共に、前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、同時に前記コンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続する集合引出し配線を配置することを特徴とする電気光学素子の製造方法。
【請求項8】 基板上にゲート配線を配置すると共に、互いに分離することによって腐食防止処理された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜の補助容量配線群および集合引出し配線を配置し、前記ゲート配線、前記補助容量配線群および前記集合引出し配線を覆うように前記基板上にゲート配線層を形成し、前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記絶縁層にコンタクトホールを設けると共に、前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、同時に前記コンタクトホールによって前記補助容量配線群の配線全てと前記集合引出し配線とを互いに電気的に接続する金属パターンを配置することを特徴とする電気光学素子の製造方法。
【請求項9】 前記補助容量配線群がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項7記載の電気光学素子の製造方法。
【請求項10】 前記補助容量配線群および集合引出し配線がAl、Al合金あるいは少なくともそれらのうちのいずれかを用いた多層金属で形成されていることを特徴とする請求項8記載の電気光学素子の製造方法。
【請求項11】 前記補助容量配線の一終端部に突起状のパターンを設け、かつ前記集合引出し配線の前記補助容量配線に設けた突起状パターンと対峙した箇所に突起状パターンを配置することを特徴とする請求項8記載の電気光学素子の製造方法。
【請求項12】 基板上にゲート配線を配置すると共に、互いに分離することによって腐食防止処理された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜の補助容量配線群を配置し、前記ゲート配線および前記補助容量配線群を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記絶縁層にコンタクトホールを設けると共に、前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、前記ソース配線を覆うように保護絶縁層を形成し、前記ゲート絶縁層および保護絶縁膜にコンタクトホール形成し、前記基板から対向基板に対向基板電位を給電するため前記基板上の形成するトランスファー電極と同一材料で前記集合引出し配線全てと前記コンタクトホールを介して電気的に接続する集合引出し配線を形成することを特徴とする電気光学素子の製造方法。
【請求項13】 対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、
前記ゲート配線と同一層で形成され、互いに分離した第1の金属薄膜で形成された補助容量配線群と、
前記ゲート配線および前記補助容量配線群を覆って前記基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された薄膜トランジスタと、
前記薄膜トランジスタと電気的に接続された画素電極と、
前記ゲート配線と交差し、少なくとも前記第1の絶縁膜を介して前記基板上に形成されたソース配線と、
前記第1の絶縁膜に設けられたコンタクトホールと、
前記第1の絶縁膜上に形成され、前記補助容量配線群の互いに分離した配線どうしを前記コンタクトホールを介して電気的に接続する
集合引出し配線とを備えた電気光学素子。
【請求項14】 前記第1の金属薄膜は、MoもしくはAl合金の薄膜であることを特徴とする請求項13記載の電気光学素子。
【請求項15】 前記第1の絶縁膜は、SiNx膜、SiOx膜、SiOxNy膜、もしくはこれらのいずれかからなる積層膜であることを特徴とする請求項13または14記載の電気光学素子。
【請求項16】 前記集合引出し配線は、前記ソース配線と同時に形成されたものであることを特徴とする請求項13ないし15のいずれかに記載の電気光学素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28520698A JP4070896B2 (ja) | 1998-10-07 | 1998-10-07 | 電気光学素子および該電気光学素子の製造方法 |
US09/412,758 US6621537B1 (en) | 1998-10-07 | 1999-10-05 | Active matrix liquid crystal display and manufacturing method of the same |
KR1019990043000A KR100690409B1 (ko) | 1998-10-07 | 1999-10-06 | 전기광학소자 및 전기광학소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28520698A JP4070896B2 (ja) | 1998-10-07 | 1998-10-07 | 電気光学素子および該電気光学素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007300531A Division JP4249241B2 (ja) | 2007-11-20 | 2007-11-20 | 電気光学素子および該電気光学素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000111937A JP2000111937A (ja) | 2000-04-21 |
JP2000111937A5 true JP2000111937A5 (ja) | 2007-01-11 |
JP4070896B2 JP4070896B2 (ja) | 2008-04-02 |
Family
ID=17688484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28520698A Expired - Lifetime JP4070896B2 (ja) | 1998-10-07 | 1998-10-07 | 電気光学素子および該電気光学素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6621537B1 (ja) |
JP (1) | JP4070896B2 (ja) |
KR (1) | KR100690409B1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
JP2001255549A (ja) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
KR100488338B1 (ko) * | 2000-05-09 | 2005-05-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법 |
JP4777500B2 (ja) * | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
JP4689806B2 (ja) * | 2000-09-28 | 2011-05-25 | Nec液晶テクノロジー株式会社 | 液晶表示装置 |
KR100393945B1 (ko) * | 2001-02-24 | 2003-08-06 | 이노스텍 (주) | 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법 |
AU2002245519A1 (en) * | 2001-03-02 | 2002-09-19 | Tokyo Electron Limited | Apparatus and method of improving impedance matching between an rf signal and a multi-segmented electrode |
TW594156B (en) * | 2002-01-04 | 2004-06-21 | Fujitsu Display Tech | Substrate for display device and display device equipped therewith |
KR100853776B1 (ko) * | 2002-06-15 | 2008-08-25 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
KR100878237B1 (ko) | 2002-08-01 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
US7385651B2 (en) * | 2002-12-26 | 2008-06-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
KR101158902B1 (ko) * | 2005-09-03 | 2012-06-25 | 삼성전자주식회사 | 어레이 기판, 액정표시패널 및 이를 구비한 액정표시장치 |
KR101226444B1 (ko) * | 2005-12-21 | 2013-01-28 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
KR101238337B1 (ko) | 2006-05-12 | 2013-03-04 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 액정표시장치 |
KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
CN100426109C (zh) * | 2006-12-13 | 2008-10-15 | 友达光电股份有限公司 | 液晶显示器的像素阵列结构及其制造方法 |
JP4862777B2 (ja) * | 2007-08-10 | 2012-01-25 | カシオ計算機株式会社 | 表示装置 |
TWI425639B (zh) * | 2007-10-22 | 2014-02-01 | Au Optronics Corp | 一種薄膜電晶體及其製造方法 |
JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
JP5239368B2 (ja) * | 2008-02-06 | 2013-07-17 | 三菱電機株式会社 | アレイ基板および表示装置 |
KR101571768B1 (ko) * | 2008-03-03 | 2015-11-26 | 삼성디스플레이 주식회사 | 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판 |
KR102025505B1 (ko) | 2008-11-21 | 2019-09-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101575175B1 (ko) * | 2008-12-24 | 2015-12-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
US8493304B2 (en) | 2009-01-27 | 2013-07-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
CN107492357B (zh) | 2012-10-30 | 2020-11-03 | 夏普株式会社 | 有源矩阵基板、显示面板以及具备该显示面板的显示装置 |
JP6482256B2 (ja) * | 2014-12-02 | 2019-03-13 | 三菱電機株式会社 | 薄膜トランジスタ基板および液晶表示装置 |
CN113363272B (zh) * | 2021-05-31 | 2023-12-08 | 武汉新芯集成电路制造有限公司 | 感光阵列及制造方法、成像装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283566A (en) * | 1988-04-06 | 1994-02-01 | Hitachi, Ltd. | Plane display |
JPH0364735A (ja) * | 1989-08-03 | 1991-03-20 | Sharp Corp | アクティブマトリクス表示装置 |
JP2714993B2 (ja) * | 1989-12-15 | 1998-02-16 | セイコーエプソン株式会社 | 液晶表示装置 |
US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
JP3157325B2 (ja) * | 1993-02-24 | 2001-04-16 | 三洋電機株式会社 | 液晶表示装置の製造方法 |
JPH081500B2 (ja) * | 1993-03-23 | 1996-01-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
JPH08201853A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 電極基板および平面表示装置 |
JPH08320466A (ja) * | 1995-03-17 | 1996-12-03 | Sharp Corp | アクティブマトリクス基板及びその欠陥修正方法 |
-
1998
- 1998-10-07 JP JP28520698A patent/JP4070896B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-05 US US09/412,758 patent/US6621537B1/en not_active Expired - Lifetime
- 1999-10-06 KR KR1019990043000A patent/KR100690409B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000111937A5 (ja) | ||
KR100302577B1 (ko) | 반도체장치및그제조방법 | |
KR0147308B1 (ko) | 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치 | |
KR20070045618A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
TW200402888A (en) | Thin film transistor array panel and manufacturing method thereof | |
KR20130139935A (ko) | 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법 | |
KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
KR20150043798A (ko) | 터치 패널 및 터치 패널의 제조 방법 | |
JP4618951B2 (ja) | 信号伝送用フィルム、これを含む制御信号部及び液晶表示装置 | |
US6690442B1 (en) | Liquid crystal display device | |
KR100708443B1 (ko) | 박막트랜지스터기판 및 그 제조방법 | |
CN106575062A (zh) | 有源矩阵基板及其制造方法 | |
KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
EP1168451A3 (en) | Semiconductor device, and radiation detection device and radiation detection system having same | |
US5559345A (en) | Thin film transistor having redundant metal patterns | |
JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
CN102914927B (zh) | 一种阵列基板和制造阵列基板的方法 | |
WO2016074241A1 (zh) | 一种基于oled的tft阵列基板结构 | |
JP2624687B2 (ja) | 薄膜能動素子アレイの製造方法 | |
JPS60261174A (ja) | マトリツクスアレ− | |
JP4646244B2 (ja) | 表示用制御基板およびその製造方法、液晶表示パネル、電子情報機器 | |
JP2002196699A (ja) | アクティブマトリクス基板および液晶表示装置 | |
KR0156206B1 (ko) | 액정표시소자의 스토리지 케패시터 형성방법 및 구조 | |
JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 |