KR100393945B1 - 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법 - Google Patents

금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법 Download PDF

Info

Publication number
KR100393945B1
KR100393945B1 KR10-2001-0009524A KR20010009524A KR100393945B1 KR 100393945 B1 KR100393945 B1 KR 100393945B1 KR 20010009524 A KR20010009524 A KR 20010009524A KR 100393945 B1 KR100393945 B1 KR 100393945B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
pattern
substrate
insulating film
Prior art date
Application number
KR10-2001-0009524A
Other languages
English (en)
Other versions
KR20020069323A (ko
Inventor
이동수
우현정
박동연
김승현
하조웅
Original Assignee
이노스텍 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노스텍 (주) filed Critical 이노스텍 (주)
Priority to KR10-2001-0009524A priority Critical patent/KR100393945B1/ko
Priority to CNB028054490A priority patent/CN1317720C/zh
Priority to US10/468,725 priority patent/US6993828B2/en
Priority to PCT/KR2002/000287 priority patent/WO2002069355A1/en
Publication of KR20020069323A publication Critical patent/KR20020069323A/ko
Application granted granted Critical
Publication of KR100393945B1 publication Critical patent/KR100393945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003—Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49103—Strain gauge making

Abstract

금속 박막 저항체 소자의 내구성을 향상시키고 그 사이즈를 최소화할 수 있는 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법이 개시된다. 기판 상에 제1 절연막을 형성하고, 제1 절연막 상부에 감광막을 도포한 후, 감광막을 패터닝하여 제1 절연막 상에 감광막 패턴들을 형성한다. 감광막 패턴들을 마스크로 이용하여 제1 절연막을 패터닝하여 절연막 패턴을 형성한 후, 절연막 패턴들 사이 및 감광막 패턴들 상에 금속 박막을 형성한다. 감광막 패턴들을 제거하여 절연막 패턴들 사이에 금속 박막 패턴을 형성한다. 금속 박막 패턴 및 절연막 패턴 상에 제2 절연막을 형성하고 금속 박막 패턴의 패드 영역에 리드 와이어를 부착한 후, 리드 와이어의 상부 및 그 주변부에 보호막을 형성하여 금속 박막 저항체 소자를 제조한다. 금속 박막 패턴 형성시 절연막의 식각을 통한 패턴 형성방법을 이용하여 금속 박막 에칭 시 발생하는 소자의 열화 내지 내구성의 저하 문제 및 소자의 소형화 문제가 해결 가능하며, 금속 박막 저항체의 저항 값을 쉽게 조절할 수 있고, 금속 박막 패턴의 라인 폭의 감소에 따른 고저항 금속 박막 온도 센서를 제조할 수 있으므로 온도 분해능을 향상시킬 수 있다.

Description

금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법{Method for manufactuing a metal thin film resistor device and method for manufacturing a metal thin film temperature sensor using the same}
본 발명은 금속 박막을 이용한 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 박막을 식각된 절연층 내부에 매립하여 금속 박막 저항체 소자의 내구성을 향상시키는 동시에 기판 상에 형성되는 소자의 사이즈를 최소화할 수 있는 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법에 관한 것이다.
일반적으로 백금(Pt), 니켈(Ni), 구리(Cu) 내지 텅스텐(W) 등과 같은 금속은 온도에 따라 저항이 변화하는 성질을 가지고 있으며 이러한 온도-저항 변화를 이용하여 온도 센서로 사용되고 있다.
상기 온도 센서에 있어서, 응답 속도 특성이나 소자의 소형화를 위해 대체로 금속 박막을 이용한 온도 센서 소자가 상용화되어 시판되고 있다. 이미 상용화된 금속 박막 온도 센서 소자는 기판에 대한 접착력 등의 문제로 알루미나(alumina) 기판을 사용하여 제작되고 있다. 즉, 상기 알루미나 기판 위에 원하는 금속 박막을 증착한 후, 일정한 저항 값을 얻기 위하여 금속 박막을 레이저 트리밍(laser trimming), 습식 식각(wet etching) 또는 플라즈마 에칭(plasma etching)과 같은 건식 식각(dry etching) 등의 공정을 통해 금속 박막 패턴을 형성하게 된다.
도 1a 내지 도 1c는 종래의 박막형 금속 저항체의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 먼저 절연 기판(10)의 상부에 금속 박막(15)을 증착한다. 이 때, 종래의 방법에 따르면 알루미나와 같은 절연체만을 기판(10)으로 사용할 수 있으며, 상기 금속 박막(15)은 백금, 니켈, 구리 또는 텅스텐 등으로 이루어진다.
이어서, 상기 금속 박막(15)에 대하여 원하는 저항 값을 얻기 위해, 금속 박막(15) 상에 감광막(20)을 적층하고, 감광막(20)을 마스크로 이용하여 습식 식각 또는 건식 식각 방법으로 금속 박막(15)을 패터닝한다.
상기 레이저 트리밍 방법을 이용하여 금속 박막(15)을 식각할 경우에는, 금속 박막(15)의 상부에 별도의 감광막을 형성할 필요가 없지만, 레이저 가공에 의한 소자 열화 및 수율 저하와 같은 문제가 발생하게 된다.
도 1b를 참조하면, 상기 금속 박막(15)을 패터닝하여 금속 박막 패턴(25)을 형성하고 감광막(20)을 제거한 다음, 금속 박막 패턴(25)이 형성된 기판(10)의 전면(全面)에 절연층(30)을 적층한다. 이 때, 금속 박막 패턴(25)은 기판(10)의 표면상에 돌출되어 금속 박막 패턴(25)이 노출되기 때문에 후속하는 공정 동안 금속 박막 패턴(25)이 기판(10)으로부터 분리되거나 금속 박막 패턴(25) 상에 증착되는 절연층(30)이 균일하게 증착되지 않는 문제가 발생할 수 있다.
도 1c를 참조하면, 금속 박막 패턴(25)의 패드 부분상의 절연층(30)을 제거한 후, 금속 박막 패턴(25)의 패드 부분에 외부 회로와의 결선을 위한 리드 와이어(lead wire)(35)를 연결한다. 이어서, 상기 리드 와이어(35)가 연결된 부분을 보호하기 위하여 리드 외이어(35) 및 절연층(30) 상에 보호막(40)을 적층하여, 박막형 금속 저항체를 제조한다.
그러나, 상기 알루미나 기판을 사용할 경우에는 증착되는 금속 박막의 두께가 마이크론(micron) 단위의 두께이므로 기판의 표면 거칠기를 정밀하게 조절하기 위해 기판의 표면을 가공하는 과정이 요구된다. 이러한 기판의 표면 가공에는 많은 비용이 소요되며, 기판 상에 형성되는 금속 박막의 부착력 증진을 위해 알루미나 기판 표면에 코로나 방전 처리 등과 같이 부가적인 공정을 수행할 필요가 발생할 수 있다.
또한, 금속 박막의 패턴 형성을 위해 레이저 트리밍 방법을 이용할 경우, 레이저 가공에 의해 소자가 열화되는 문제 및 공정 수율 등이 저하되는 문제가 발생하게 되며, 감광막을 이용한 금속 박막의 습식 식각 공정에 있어서는 식각의 진행 정도에 따라 용액의 농도가 변화하여 금속 박막의 식각 속도를 조절하기 어려운 단점이 있다.
더욱이, 금속 박막의 식각 속도나 식각 양상에 따라 패턴의 라인(line) 폭이 제한되기도 한다. 이 경우, 마스크 패턴 제작 시 가변 저항을 만들어 패턴 형성 후에 저항을 조절할 수도 있다.
또한, 건식 식각 방법을 이용할 경우에는, 비교적 정밀하게 금속 박막 패턴을 형성할 수 있으나 금속에 따라서는 식각된 금속 박막이 에칭 벽면에 달라붙어정확한 사이즈를 갖는 패턴 형성에 어려움이 있으며 고가의 장비를 사용해야하는 단점이 있다.
따라서, 본 발명의 일 목적은 절연층의 식각을 통해 원하는 패턴을 미리 형성한 후 금속을 증착하여 금속 저항체를 제조함으로써, 금속 저항체의 저항을 용이하게 조절할 수 있으며, 소자의 내구성 향상을 향상시킬 수 있는 동시에 소자의 크기를 최소화할 수 있는 금속 박막 저항체 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 미리 형성된 절연막 패턴들 사이에 금속 박막 패턴들을 형성하여 금속 박막 저항체의 저항값을 쉽게 조절할 수 있고, 금속 박막 패턴의 라인 폭의 감소에 따라 고저항 및 향상된 온도 분해능을 가지는 금속 박막 온도 센서의 제조 방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래의 금속 박막 저항체의 제조 공정을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 금속 박막 저항체 소자의 단면도이다.
도 3a 내지 도 3e는 도 2에 도시한 금속 박막 저항체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명에 따른 백금 박막 온도 센서의 광학 현미경 사진이다.< 도면 주요 부분에 대한 부호의 설명>
100：금속 박막 저항체 소자 105：기판
110：절연막 패턴 115：금속 박막 패턴
130：패드 영역 140：리드 와이어
145：보호막 150：제1 절연막
155：감광막 160：금속 박막
170：제2 절연막
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 바람직한 일 실시예에 따른 금속 박막 저항체 소자의 제조 방법에 의하면, 절연 기판 상에 제1 절연막을 형성하고, 상기 제1 절연막 상에 감광막을 도포한 후, 상기 감광막을 패터닝하여 상기 제1 절연막 상에 감광막 패턴들을 형성한다. 이어서, 상기 감광막 패턴들을 마스크로 이용하여 상기 제1 절연막을 패터닝하여 상기 기판 상에 절연막 패턴들을 형성한 다음, 상기 절연막 패턴들 사이 및 상기 감광막 패턴들 상에 금속 박막을 형성하고, 상기 감광막 패턴들을 제거하여 상기 절연막 패턴들 사이에 금속 박막 패턴들을 형성한다. 계속하여, 상기 절연막 패턴들 및 상기 금속 박막 패턴들 상에 제2 절연막을 형성하고, 상기 금속 박막 패턴들의 패드 영역에 리드 와이어를 부착한 후, 상기 리드 와이어의 상부 및 주변부에 보호막을 형성한다.
바람직하게는, 상기 제1 절연막은 열산화법 또는 화학 기상증착 방법을 이용하여 형성되고, 상기 금속 박막은 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 탄탈륨(Ta), 알루미늄(Al), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir) 또는 탄탈알루미늄(TaAl)으로 구성되며, 상기 금속 박막을 형성하는 단계는 DC/RF 스퍼터링, 유기 금속 화학 증착법, 진공 증착법, 레이저 증착법, 부분 이온화 증착법 또는 전기 도금법을 이용하여 수행된다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 바람직한 다른 실시예에 따른 금속 박막 온도 센서의 제조 방법에 의하면, 실리콘 기판 또는 금속 기판을 부분적으로 식각하여 상기 기판에 패턴을 형성한 후, 상기 패턴을 열처리하여 상기 기판 상에 절연막 패턴을 형성한다. 계속하여, 상기 절연막 패턴의 사이 및 절연막 패턴 상에 금속 박막을 형성하고, 화학 기계적 연마 방법으로 상기 절연막 패턴 상의 상기 금속 박막을 제거하여 상기 절연막 패턴 사이에 금속 박막 패턴을 형성한 다음, 상기 금속 박막 패턴에 리드 와이어를 부착한다. 이어서, 상기 리드 와이어의 상부 및 주변부에 보호막을 형성한다.
본 발명에 따르면 금속 박막 저항체 제조에 있어 금속 박막 패턴 형성시 절연막의 식각을 통한 패턴 형성 방법을 이용함으로써 금속 박막 에칭 시 발생하는 소자의 열화 내지 내구성의 저하 문제 및 소자의 소형화 문제가 해결 가능하다. 현재, 기판 상에 형성되는 절연막 패턴은 약 0.1㎛ 정도의 선폭을 갖도록 형성 가능하기 때문에 이러한 절연막 패턴 사이에 금속 박막 패턴이 형성되므로, 금속 박막 패턴도 약 0.1㎛ 정도의 라인폭을 갖도록 할 수 있다.
또한, 절연막에 패턴을 형성하는 과정은 금속 박막의 경우에 비하여 패턴의 정확도 및 라인 폭의 조절이 용이하기 때문에, 절연막 패턴 사이에 금속 박막 패턴을 형성하므로 금속 박막 저항체의 저항 값을 쉽게 조절할 수 있으며, 금속 박막 패턴의 라인 폭의 감소에 따른 고저항 금속 박막 온도 센서를 제조 할 수 있으므로 온도 분해능을 향상시킬 수 있다.
또한, 본 발명에 따른 온도 보정용 테스트 웨이퍼는 기판의 표면 온도를 정확하게 측정할 수 있으므로 박막 증착 공정 개선에 기여 할 수 있으며, 본 발명에따른 금속 박막 저항체는 박막 히터로도 사용가능 하다. 더욱이, 본 발명에 의한 금속 박막 저항체 구조는 산화물 박막을 이용한 전기 소자에 사용될 수 있으며, 종래의 기술에 비하여 기판의 종류나 증착 방법에 크게 의존하지 않기 때문에 저렴한 가격으로 용이하게 금속 박막 저항체를 제조할 수 있다.
본 발명에 있어서, 금속 박막 저항체의 제조에 사용되는 금속의 저항은 다음의 수학식 1로 표시할 수 있다.
Ｒ = ｐ×(Ｌ/Ａ)
여기서, Ｒ은 금속의 저항(Ω)을 의미하고, ｐ는 비저항(Ωcm)을 나타내며, Ｌ은 금속 저항체의 길이를 의미하고, Ａ는 금속 저항체의 면적을 나타낸다.
또한, 금속의 저항은 상기 수학식 1에 기술된 형태학적인 변수 외에도 온도와 같은 변수에도 의존하게 되는데 백금, 니켈, 구리 또는 텅스텐 등과 같은 금속의 경우에는 금속의 저항이 온도에 선형적으로 증가하는 특성을 갖는다. 이러한 금속의 온도 저항 특성을 이용하여 주변의 온도를 감지하는 측온 저항체 온도 센서로 사용되고 있다. 대체로 상기 금속 온도 센서는 주변 온도에 대하여 다음의 수학식 2와 같은 관계식을 갖는다.
R(T) = R(0) + α×T ×R(0)
상기 수학식 2에 있어서, R(T)는 온도 T에서의 저항을 의미하고, R(0)는 기준점(0℃)에서의 저항을 나타내며, α는 온도 선형 계수를 나타내고, T는 측정 온도를 의미한다.
물질에 따라 온도 선형 계수(α)는 정해져 있으며, 형태 변수 식인 상기 수학식 1에 따라 금속의 저항 값이 높을수록 온도 변화에 대한 저항 변화 값이 증가하기 때문에 정확한 온도를 측정할 수 있다. 대체로 소자의 경박단소(輕薄短小)화 경향에 따라 작은 크기의 미세 소자로 원하는 기능을 얻고자 하는 것이 오늘날의 기술적인 경향이다. 따라서, 박막 기술을 이용한 금속 박막 온도 센서의 제작이 활발히 이루어지고 있으며 일부 제품의 경우 제품화되어 사용되고 있다.
금속의 종류에 따라 벌크(bulk) 특성을 나타내기 위한 최소의 박막 두께가 정해지며 일정 두께 이하에서는 벌크 특성을 나타내지 못하게 된다. 그러므로, 안정한 소자를 얻기 위해서는 일정 두께 이상의 박막 두께가 필요하게 된다. 예를 들면, 백금 저항 소자의 경우에는 1.2㎛ 이상의 두께가 필요한 것으로 알려져 있다.
상기 박막의 두께가 일정할 때 저항값은 금속 박막 패턴의 라인 폭에 의하여 조절된다. 이러한 선폭을 조절하기 위하여 종래에는 전술한 레이저 트리밍, 습식 식각 또는 건식 식각 등의 방법을 이용하였다. 그러나, 이 경우는 증착된 금속 박막을 에칭하는 방법이기 때문에 금속 박막의 라인 폭을 조절하기 어려울 뿐만 아니라 소자의 열화와 같은 문제가 발생할 수 있다.
본 발명은 이러한 금속 박막 패턴을 형성하기 위하여 종래의 방법과 달리 기판 위에 절연층을 형성하고 절연층을 식각하여 절연층 패턴들을 형성한 후, 절연층 패턴들 사이에 금속 박막을 증착하여 금속 박막 패턴을 형성하는 것으로 다음과 같은 장점을 가지고 있다. 기판으로 기존의 알루미나 기판 외에 실리콘 기판뿐만 아니라 금속으로 이루어진 기판을 사용할 수도 있다. 또한, 절연층을 약 0.1㎛ 정도의 선폭을 갖는 절연층 패턴으로 식각 가능하기 때문에, 이와 같은 절연층 패턴 사이에 형성되는 금속 박막 패턴도 약 0.1㎛ 정도의 라인 폭을 갖게 되므로 금속 박막 저항체의 사이즈를 현저하게 소형화할 수 있다. 따라서, 본 발명에 따른 금속 박막 저항체를 온도 센서로 사용할 경우 기판의 열전도도 및 센서 소자의 응답 특성을 향상시킬 수 있다.
일반적으로 실리콘웨이퍼 내지 금속 기판의 경우에는 세라믹 기판에 비하여 열전도가 우수하기 때문에 그 상부에 형성되는 소자의 응답 특성을 향상시킬 수 있다. 또한, 절연층의 식각은 금속 박막의 식각에 비하여 라인 폭의 조절이나 균일도를 향상시킬 수 있으며, 특히, 실리콘웨이퍼를 기판으로 사용할 경우에는 절연층으로서 열산화막을 사용할 수 있으며, 이 경우 기존의 반도체 공정에 사용되는 사진 식각 공정을 사용하여 서브 마이크론(sub-micron)까지 라인 폭을 조절할 수 있으므로 소자 크기를 획기적으로 소형화할 수 있다.
또한, 실리콘 기판을 사용할 경우에는 반도체 칩 내부에 온도 센서를 제조할 수 있어 고온 동작시 반도체 소자 오동작의 주요 원인으로 알려진 온도 효과를 온도에 따른 보상 회로 등을 설계하여 해결할 수 있는 장점이 있다. 더욱이, 저항체 금속 박막이 식각된 표면 안쪽에 증착됨으로써, 후속 공정에서 생길 수 있는 기판과의 분리 등과 같은 현상을 방지하여 소자의 내구성을 증진시킬 수 있다.
본 발명에 따른 금속 박막 저항체 소자의 제조 방법을 설명하면 다음과 같다.
도 2는 본 발명에 따른 금속 박막 저항체 소자의 단면도를 도시한 것이다.
도 2를 참조하면, 본 발명에 따른 금속 박막 저항체 소자(100)는 기판(105), 기판(105)의 상부에 형성된 절연막 패턴(110), 절연막 패턴(110) 사이에 매립된 금속 박막 패턴(115), 상기 금속 박막 패턴(115)의 패드 영역(130) 상에 형성된 리드 와이어(140), 상기 금속 박막 패턴(115) 및 절연막 패턴(110) 상에 형성된 절연막(170) 그리고 리드 와이어(140) 및 절연막(170) 상에 형성된 보호막(145)을 포함한다.
상기 기판(105)으로 실리콘 기판을 사용할 경우에는 실리콘 기판에 열산화법(thermal oxidation)이나 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)으로 소정의 두께를 갖는 실리콘 산화막(SiO2)막을 증착하여 절연막 패턴(110)을 형성한다. 또한, 상기 기판(105)으로는 실리콘(Si), 게르마늄(Ge) 또는 다이아몬드(C) 등과 같은 단일 성분 반도체 기판을 사용할 수도 있고, 갈륨알시나이드(GaAs), 인듐포스파이드(InP), 실리콘-게르마늄(Si-Ge), 또는 실리콘 카바이드(SiC)와 같은 화합물 반도체 기판 중에서 어느 하나를 사용할 수도 있다. 더욱이, 상기 기판(105)으로서 세라믹 단결정 기판 또는 세라믹 다결정 기판을 사용할 수도 있으며, 이 경우 세라믹 단결정 기판은 SrTiO3, LaAlO3, Al2O3, KBr, NaCl, ZrO2, Si3N4, TiO2, Ta2O5또는 AlN 등과 같은 세라믹 단결정 가운데 어느 하나로 구성되며, 세라믹 다결정 기판은 Si, SrTiO3, LaAlO3, MgO, KBr, NaCl, Al2O3, ZrO2, Si3N4, TiO2, Ta2O5또는 AlN 등과 같은 세라믹 다결장 가운데 어느 하나로 구성된다.
상기 실리콘 산화막은 기판(105)의 구성 물질인 실리콘과 산소가 반응하여 생성되는 화합물로써 기판(105)과는 화학적으로 결합되어 있다. 이러한 실리콘 산화막에 사진 식각 공정을 이용하여 원하는 절연막 패턴(110)을 형성한다. 상기 절연막 패턴(110) 형성을 위한 감광막은 그 상부에 금속 박막을 증착한 후 제거한다. 이와 같은 금속 박막의 증착은 DC/RF 마그네트론 스퍼터링, DC/RF 스퍼터링, 유기 금속 화학 증착법(metal organic chemical vapor deposition), 진공 증착법(vacuum evaporation), 레이저 증착법(laser ablation), 부분 이온화 증착법(partially ionized beam deposition) 또는 전기 도금법(electroplating) 가운데 선택된 어느 하나의 방법을 사용한다. 상기 금속 박막은 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 탄탈륨(Ta), 알루미늄(Al), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir) 또는 탄탈알루미늄(TaAl) 등에서 선택된 어느 하나 이상으로 이루어진다.
상기 금속 박막이 백금으로 구성될 경우에는, 상온에서 약 1∼10mTorr 정도의 증착 압력 및 약 150W 정도의 증착 파워(Power)로 99.995% 이상의 순도를 갖는 백금 타겟을 사용하여 금속 박막을 증착한다. 이 경우, 상기 백금 타겟은 약 4인치 정도의 사이즈를 가지며, 이러한 백금 박막을 증착한 후에는, 약 1000℃ 정도의 온도에서 약 1 시간 동안 공기 중에서 후열처리를 수행한다.
상기 금속 박막 증착 후 감광막을 제거하면 열산화막이 식각된 부분에 원하는 금속 박막 패턴(115)이 형성된다. 금속 박막 패턴(115)을 형성한 다음, 외부 회로와의 결선을 위하여 금속 박막 패턴(115)의 패드 영역(130)에 리드 와이어(140)를 부착하고 그 상부에 보호막(145)을 증착하여 금속 박막 저항체 소자(100)를 형성한다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 금속 박막 저항체 소자의 제조 방법을 상세하게 설명한다.
도 3a 내지 도 3d는 도 2에 도시한 금속 박막 저항체 소자의 제조 공정을 설명하기 위한 단면도들을 도시한 것이다. 도 3a 내지 도 3d에 있어서, 도 2와 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.
도 3a를 참조하면, 먼저, 실리콘웨이퍼 또는 금속 기판인 기판(105)의 상부에 열산화법 또는 화학 기상 증착 방법을 이용하여 제1 절연막(150)을 적층한다. 이 경우, 제1 절연막(150)은 약 1∼5㎛ 정도의 두께로 기판(105)의 상부에 형성되며, 상기 금속 기판(105)은 금(Au), 은(Ag), 알루미늄(Al), 이리듐(Ir), 백금(Pt), 구리(Cu), 팔라듐(Pd), 루테늄(Ru), 텅스텐(W) 및 탄탈알루미늄(TaAl)으로 이루어진 그룹 중에서 선택된 어느 하나로 구성된다. 또한, 상기 제1 절연막(150)은 BSG, PSG, BPSG, SiO2또는 TiO2등의 비정질/유리질로 가운데 어느 하나로 구성된다.
도 3b를 참조하면, 상기 제1 절연막(150) 상에 감광막(155)을 도포한 다음, 사진 식각 공정에 따라 감광막(155)을 마스크로 이용하여 제1 절연막(150)을 패터닝하여 기판(105) 상에 절연막 패턴(110)을 형성한다. 상기 절연막 패턴(110)은 약 0.1∼2.0㎛ 정도의 라인 폭을 갖도록 형성된다.
상기 제1 절연막(150)이 실리콘 기판(105) 상에 형성된 열산화막일 경우, 제1 절연막(150)을 식각하기 위한 식각액으로서 통상적인 반도체 공정에 사용되는 BOE(Buffered Oxide Etchant) 용액을 사용한다. 이 경우, 상기 절연막 패턴(110)을 형성하기 위한 감광막(155)으로는 패턴을 형성하는 방법에 따라 음성 감광막 및 양성 감광막 모두를 이용할 수 있다.
전술한 바에 있어서, 실리콘 내지 금속으로 구성된 기판(105)을 사용하기 때문에 기판(105)의 상부에 절연막 패턴(110)을 형성하지만, 상기 기판(105) 자체를 유리 또는 세라믹과 같은 절연 물질로 구성할 경우에는, 기판(105)의 상부에 절연막 패턴(110)을 형성하지 않을 수도 있다. 이 때, SrTiO3, LaAlO3, Al2O3, KBr, NaCl, ZrO2, Si3N4, TiO2, Ta2O5또는 AlN 등과 같은 세라믹 단결정으로 구성된 세라믹 단결정 기판이나 Si, SrTiO3, LaAlO3, MgO, KBr, NaCl, Al2O3, ZrO2, Si3N4, TiO2, Ta2O5또는 AlN 등과 같은 세라믹 다결정으로 구성된 세라믹 다결정 기판을 사용할 수 있다.
도 3c를 참조하면, 상기 절연막 패턴(110) 상에 감광막(155)이 도포된 상태에서 스퍼터링 방법, 유기 금속 화학 증착법, 진공 증착법, 레이저 증착법, 부분 이온화 증착법 또는 전기 도금법을 이용하여 상기 절연막 패턴(110)의 사이 및 감광막(155)의 상부에 약 0.5∼1.5㎛ 정도의 두께를 갖는 금속 박막(160)을 증착한다. 이 경우, 상기 금속 박막(160)은 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 탄탈륨(Ta), 알루미늄(Al), 팔라듐(Pd), 로듐(Rh) 또는 이리듐(Ir) 등과 같은 금속으로 구성된다. 바람직하게는, 상기 금속 박막(160)은 백금을 사용하여 스퍼터링 방법으로 형성한다. 이 때, 백금 박막은 상온에서 약 1∼10mTorr 정도의 증착 압력 및 약 150W 정도의 증착 파워로 약 99.995% 이상의 순도 및 약 4인치 정도의 사이즈를 갖는 백금 타겟을 사용하여 금속 박막을 증착하며, 상기 백금 박막의 증착 후, 약 1000℃ 정도의 온도에서 약 1 시간 동안 공기 중에서 후열처리를 수행한다.
상기 금속 박막(160)이 약 0.5∼1.5㎛ 정도의 두께를 갖는 데 비하여 절연막(150)은 약 1∼5㎛ 정도의 두께를 가지므로, 절연막 패턴(110)이 후속하여 형성되는 금속 박막 패턴(115)에 비하여 두꺼운 두께를 갖는다.
도 3d를 참조하면, 상기 감광막(155)을 아세톤과 같은 유기 용액으로 제거하여 상기 절연막 패턴(110) 사이에 매립되는 금속 박막 패턴(115)을 형성한다. 즉, 상기 감광막(155)을 식각 용액으로 제거하는 동안 감광막(155) 상부에 위치한 금속 박막(160)도 감광막(155)과 함께 제거되어 절연막 패턴(110) 사이에 금속 박막 패턴(115)만이 남게 된다.
이어서, 상기 금속 박막 패턴(115) 및 절연막 패턴(110) 상에 제1 절연막(170)을을 형성한다. 제2 절연막(170)은 BSG, PSG, BPSG, SiO2또는 TiO2등과 같은 비정질/유리질로 구성된다.
본 발명에 따른 금속 박막 저항체를 제조할 경우, 추가적으로 금속 박막을 패터닝하기 위한 공정이 요구되지 않는다. 또한, 실리콘 기판(105) 상에 증착되는 열산화막과 같은 절연막(150)의 패터닝은 종래의 반도체 단위 공정 기술을 이용하여 절연막 패턴(110)이 약 0.1㎛ 정도까지 서브마이크론(submicron) 단위의 라인 폭을 구현할 수 있으므로, 상기 금속 박막 패턴(115)도 동일한 라인 폭을 갖게 된다.
또한, 금속 박막 패턴(115)이 기판(105) 상의 절연막 패턴(110) 사이에만 존재하기 때문에 종래의 방법에 따른 금속 박막 패턴에 비하여 후속하는 공정 동안 기판(105)으로부터 금속 박막 패턴(115)이 분리되는 현상을 방지할 수 있으므로 금속 박막 저항체 소자의 내구성을 증진시킬 수 있다.
도 3e를 참조하면, 상기 제2 절연막(170) 가운데 금속 박막 패턴(115)의 패드 영역 상에 적층된 부분을 제거한 다음, 상기 금속 박막 패턴(115)의 패드 영역(130)에 외부 회로와의 연결을 위한 리드 와이어(140)를 부착한다.
이어서, 상기 리드 와이어(140)의 상부 및 제2 절연막(170)의 일측 상부에 PSG, BSG, BPSG 또는 유기 절연막으로 이루어진 보호막(145)을 형성하여 금속 박막 저항체 소자(100)를 완성한다.
이하, 본 발명의 바람직한 실시예들에 따른 금속 박막 저항체의 제조 방법을 설명하지만 본 발명이 하기의 실시예들에 의해 제한되거나 한정되는 것은 아니다.
실시예 1
먼저, 제1 절연막으로서 기판인 실리콘웨이퍼 상에 열산화법을 이용하여 약 2.5㎛ 정도의 두께를 갖는 열산화막을 형성한 다음, 상기 열산화막의 상부에 감광막을 도포하고 사진 식각 공정을 이용하여 상기 열산화막을 패터닝하여 상기 기판 상에 약 0.1∼2㎛ 정도의 라인 폭 및 약 1.5㎛ 정도의 두께를 갖는 절연막 패턴을 형성하였다. 상기 열산화막을 패터닝할 경우, 식각액으로서 통상적으로 반도체 공정에 사용되는 BOE 용액을 사용하였다.
상기 절연막 패턴의 상부에 감광막이 잔류한 상태에서 백금을 약 1.0㎛의 두께로 스퍼터링하여 백금 박막을 증착하였다. 상기 백금 박막은 상온에서 약 1∼10mTorr 정도의 증착 압력 및 약 150W 정도의 증착 파워로 약 99.995% 이상의 순도 및 약 4인치 정도의 사이즈를 갖는 백금 타겟을 사용하여 금속 박막을 증착하며, 상기 백금 박막의 증착 후, 약 1000℃ 정도의 온도에서 약 1 시간 동안 공기 중에서 후열처리를 수행하였다.
상기 금속 박막을 증착한 다음, 아세톤을 포함하는 유기 용액으로 감광막을 제거하여 절연막 패턴 사이에 백금 박막 패턴을 형성하였다. 상기 백금 박막 패턴 및 절연막 패턴 상에 제2 절연막을 형성하고, 백금 박막 패턴의 패드 영역에 리드 와이어를 부착한 다음, 리드 와이어 및 제2 절연막 상에 보호막을 형성하여 백금 박막 온도 센서를 제조하였다.
도 4는 본 실시예에 따라 백금 박막 온도 센서의 광학 현미경 사진을 도시한것이다. 도 4에 도시한 바와 같이, 원하는 라인 폭을 갖는 백금 박막이 절연막 패턴 사이에 균일하게 증착되어 있음을 보여주고 있다.
따라서, 전술한 본 실시예에 따른 백금 박막 온도 센서를 통하여 금속 박막 저항체 소자의 라인 폭 및 내구성을 향상시킬 수 있음을 알 수 있다.
실시예 2
본 실시예에 따르면 반도체 공정에 사용되는 온도 보정용 테스트 웨이퍼(test wafer)가 제조된다.
먼저, 기판인 실리콘웨이퍼 상에 열산화법을 이용하여 제1 절연막으로서 약 3.5㎛ 정도의 두께를 갖는 산화막을 형성한 다음, 상기 산화막의 상부에 감광막을 도포하고 사진 식각 공정을 이용하여 상기 산화막을 패터닝하여 약 1.0㎛ 정도의 라인 폭 및 약 1.5㎛ 정도의 두께를 갖는 절연막 패턴을 상기 기판 상에 형성하였다. 상기 산화막의 패터닝시, 반도체 공정에 사용되는 BOE 용액을 식각 용액으로 사용하였다.
상기 절연막 패턴 상에 상기 감광막이 남아 있는 상태에서 스퍼터링 방법을 이용하여 약 1.0㎛ 정도의 두께로 백금을 증착하여 백금 박막을 형성하였다. 이 경우 상기 백금 박막을 형성하기 위한 공정 조건은 전술한 실시예 1의 경우와 동일하다. 상기 감광막을 아세톤 용액으로 제거하여 절연막 패턴 사이에 백금 박막 패턴을 형성하였다. 상기 백금 박막 패턴 및 절연막 패턴 상에 소자를 보호하기 위한 제2 절연막을 형성하고, 상기 백금 박막 패턴의 패드 부분을 노출시킨 후, 여기에외부 와이어를 연결하여 기판 온도 보정용 테스트 웨이퍼(test wafer)를 제작하였다.
통상적으로 반도체 제조 공정의 대부분은 일정 체임버(chamber) 안에서 진공분위기나 유독 가스 분위기에서 진행된다. 이 경우 증착되는 물질의 물성은 기판의 온도와 매우 밀접한 관련을 가지게 되며, 기판의 온도를 정확하게 나타내기 위해서는 센싱 물질이 기판에 접촉되어야 하지만, 일반적인 장비 구조상 온도 센서가 기판에 직접 접촉하기 어려운 실정이다. 그러나, 전술한 바와 같이 본 실시예에 따르면 기판에 직접 접촉되어 기판의 온도를 정확하게 측정할 수 있는 온도 센서를 제조할 수 있다. 즉, 본 실시예에 따른 금속 박막 저항체를 이용하여 기판 온도를 보정할 경우 센서가 기판의 내부에 심어져 있으므로 정확하게 증착 표면의 온도를 센싱할 수 있다.
실시예 3
기판인 실리콘웨이퍼 상에 열산화법을 이용하여 약 3㎛ 정도의 두께로 제1 절연막인 산화막을 형성하고, 상기 산화막 상에 감광막을 도포한 다음, 사진 식각 공정을 이용하여 상기 산화막을 패터닝하여 약 2㎛의 라인 폭 및 약 1.5㎛ 정도의 두께를 갖는 절연막 패턴을 형성하였다. 이 때, 식각 용액으로서 반도체 공정에 사용되는 BOE 용액을 사용하였다. 상기 감광막은 절연막 패턴을 형성하는 방법에 따라 음성 감광막과 양성 감광막 모두를 사용할 수 있다.
상기 절연막 패턴 상에 감광막이 도포된 상태에서 스퍼터링 방법을 이용하여 약 1.0㎛ 정도의 두께를 갖는 백금 박막을 형성하였다. 바람직하게는, 상기 백금 박막은 상온에서 약 1∼10mTorr 정도의 증착 압력 및 약 150W 정도의 증착 파워로 약 99.995% 이상의 순도 및 약 4인치 정도의 사이즈를 갖는 백금 타겟을 사용하여 금속 박막을 증착하며, 상기 백금 박막의 증착 후, 약 1000℃ 정도의 온도에서 약 1 시간 동안 공기 중에서 후열처리를 수행한다. 상기 백금 박막을 증착한 다음, 아세톤 용액으로 상기 감광막을 제거하여 상기 절연막 패턴 사이에 백금 박막 패턴을 형성하였다. 상기 백금 박막 패턴 상에 센서용 세라믹 박막을 증착하여 패터닝된 금속 저항체로 센서 박막의 감지도를 향상시키기 위한 박막 히터를 제작하였다.
본 실시예에 따르면 박막 히터로 사용할 수 있는 금속 박막 저항체를 제조할 수 있으며, 이러한 금속 박막 히터는 여러 종류의 세라믹 센서 시스템에 적용될 수 있다.
실시예 4
실리콘 기판 또는 금속 기판을 패터닝하여 기판 상에 약 2㎛ 정도의 라인 폭 및 약 1.5㎛ 정도의 두께를 갖는 패턴을 형성한 다음, 형성된 패턴을 열처리하여 기판 상에 절연막 패턴을 형성하였다.
상기 절연막 패턴의 사이 및 그 상부에 백금을 약 1.0㎛ 정도의 두께로 스퍼터링하여 백금 박막을 형성하였다. 본 실시예에서도 백금 박막을 형성하기 위한 공정 조건들은 전술한 실시예 1과 동일하다. 상기 백금 박막의 표면을 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 방법으로 가공하여 상기 절연막 패턴상부의 백금 박막을 제거하여 절연막 패턴 사이에 백금 박막 패턴을 형성하였다. 상기 백금 박막 패턴 및 절연막 패턴 상에 절연막을 형성한 다음, 백금 박막 패턴 가운데 패드 영역에 리드 와이어를 부착하고, 그 상부에 보호막을 형성하여 금속 박막 온도 센서 내지 히터를 제작하였다.
본 실시예에 따르면, 실리콘 기판 또는 금속 기판에 원하는 패턴을 미리 형성하고 절연막 패턴을 형성한 후, 금속 박막이 증착되므로 전술한 실시예 1 내지 3의 주요 공정에 대한 순서를 변경하여 금속 박막 저항체를 제조한다.
전술한 바와 같이, 본 발명에 따르면 금속 박막 저항체 제조에 있어 금속 박막 패턴 형성시 절연막의 식각을 통한 금속 박막 패턴 형성 방법을 이용함으로써 금속 박막 에칭 시 발생하는 소자의 열화 내지 내구성의 저하 문제 및 소자의 소형화 문제가 해결 가능하다.
또한, 절연막에 패턴을 형성하는 과정은 금속 박막의 경우에 비하여 패턴의 정확도 및 라인 폭의 조절이 용이하기 때문에, 절연막 패턴 사이에 금속 박막 패턴을 형성하므로 금속 박막 저항체의 저항 값을 쉽게 조절할 수 있으며, 금속 박막 패턴의 라인 폭의 감소에 따른 고저항 금속 박막 온도 센서를 제조 할 수 있으므로 온도 분해능을 향상시킬 수 있다. 따라서, 금속 박막 패턴이 약 0.1㎛ 정도의 라인 폭을 갖도록 할 수 있다.
또한, 본 발명에 따른 온도 보정용 테스트 웨이퍼는 기판의 표면 온도를 정확하게 측정할 수 있으므로 박막 증착 공정 개선에 기여할 수 있으며, 본 발명에 따른 금속 박막 저항체는 박막 히터로도 사용가능 하다.
더욱이, 본 발명에 의한 금속 박막 저항체 구조는 산화물 박막을 이용한 전기 소자에 사용될 수 있으며, 종래의 기술에 비하여 기판의 종류나 증착 방법에 크게 의존하지 않기 때문에 저렴한 가격으로 용이하게 금속 박막 저항체를 제조할 수 있다.
상술한 바에 따르면 본 발명의 바람직한 실시예들에 대하여 상세히 설명하였지만, 본 발명은 상기 실시예들에 의하여 한정되지 않고 하기의 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 절연 기판 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 감광막을 도포하는 단계;
    상기 감광막을 패터닝하여 상기 제1 절연막 상에 감광막 패턴들을 형성하는 단계;
    상기 감광막 패턴들을 마스크로 이용하여 상기 제1 절연막을 패터닝하여 상기 기판 상에 절연막 패턴들을 형성하는 단계;
    상기 절연막 패턴들 사이 및 상기 감광막 패턴들 상에 금속 박막을 형성하는 단계;
    상기 감광막 패턴들을 제거하여 상기 절연막 패턴들 사이에 금속 박막 패턴들을 형성하는 단계;
    상기 절연막 패턴들 및 상기 금속 박막 패턴들 상에 제2 절연막을 형성하는 단계;
    상기 금속 박막 패턴들의 패드 영역에 리드 와이어를 부착하는 단계; 및
    상기 리드 와이어의 상부 및 주변부에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 절연막을 형성하는 단계는 열산화법 또는 화학 기상 증착 방법을 이용하여 수행되는 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 금속 박막을 형성하는 단계는 DC/RF 스퍼터링, 유기 금속 화학 증착법, 진공 증착법, 레이저 증착법, 부분 이온화 증착법 또는 전기 도금법을 이용하여 수행되는 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판은 실리콘, 게르마늄 및 다이아몬드로 이루어진 그룹 중에서 선택된 어느 하나로 구성된 단일 성분 반도체 기판, 또는 갈륨알시나이드, 인듐포스파이드, 실리콘게르마늄 및 실리콘카바이드로 이루어진 그룹 중에서 선택된 어느 하나로 구성된 화합물 반도체 기판인 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 기판은 SrTiO3, LaAlO3, Al2O3, KBr, NaCl, ZrO2, Si3N4, TiO2, Ta2O5및 AlN으로 이루어진 세라믹 단결정 그룹 중에서 선택된 어느 하나로 구성된 세라믹 단결정 기판, 또는 Si, SrTiO3, LaAlO3, MgO, KBr, NaCl, Al2O3, ZrO2, Si3N4, TiO2, Ta2O5및 AlN으로 이루어진 세라믹 다결정 그룹 중에서 선택된 어느 하나로 구성된 세라믹 다결정 기판인 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 금속 박막은 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 탄탈륨(Ta), 알루미늄(Al), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir) 및 탄탈알루미늄(TaAl)으로 이루어진 그룹 중에서 선택된 어느 하나 이상으로 구성되는 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 금속 박막 패턴이 백금으로 구성된 경우 상기 금속 박막 패턴을 900∼1100℃의 온도에서 0.5∼1.5 시간 동안 열처리하는 단계를 더 포함하는 것을 특징으로 하는 금속 박막 저항체 소자의 제조 방법.
  8. 실리콘 기판 또는 금속 기판을 부분적으로 식각하여 상기 기판에 패턴을 형성하는 단계;
    상기 패턴을 열처리하여 상기 기판 상에 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴의 사이 및 절연막 패턴 상에 금속 박막을 형성하는 단계;
    화학 기계적 연마 방법으로 상기 절연막 패턴 상의 상기 금속 박막을 제거하여 상기 절연막 패턴 사이에 금속 박막 패턴을 형성하는 단계;
    상기 금속 박막 패턴에 리드 와이어를 부착하는 단계; 및
    상기 리드 와이어의 상부 및 주변부에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 박막 온도 센서의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판은 금(Au), 은(Ag), 알루미늄(Al), 이리듐(Ir), 백금(Pt), 구리(Cu), 팔라듐(Pd), 루테늄(Ru), 텅스텐(W) 및 탄탈알루미늄(TaAl)으로 이루어진 그룹 중에서 선택된 어느 하나로 구성되는 것을 특징으로 하는 금속 박막 온도 센서의 제조 방법.
KR10-2001-0009524A 2001-02-24 2001-02-24 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법 KR100393945B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0009524A KR100393945B1 (ko) 2001-02-24 2001-02-24 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법
CNB028054490A CN1317720C (zh) 2001-02-24 2002-02-22 金属电阻器装置的制造方法
US10/468,725 US6993828B2 (en) 2001-02-24 2002-02-22 Method for manufacturing metal thin film resistor
PCT/KR2002/000287 WO2002069355A1 (en) 2001-02-24 2002-02-22 Metal resistor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0009524A KR100393945B1 (ko) 2001-02-24 2001-02-24 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020069323A KR20020069323A (ko) 2002-08-30
KR100393945B1 true KR100393945B1 (ko) 2003-08-06

Family

ID=19706234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009524A KR100393945B1 (ko) 2001-02-24 2001-02-24 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법

Country Status (4)

Country Link
US (1) US6993828B2 (ko)
KR (1) KR100393945B1 (ko)
CN (1) CN1317720C (ko)
WO (1) WO2002069355A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969903B2 (en) * 2004-01-19 2005-11-29 International Business Machines Corporation High tolerance TCR balanced high current resistor for RF CMOS and RF SiGe BiCMOS applications and cadenced based hierarchical parameterized cell design kit with tunable TCR and ESD resistor ballasting feature
US7339455B2 (en) * 2004-03-08 2008-03-04 Ngk Spark Plug Co., Ltd. Platinum resistor temperature sensor
US20070046421A1 (en) * 2005-09-01 2007-03-01 International Business Machines Corporation Structure and method for forming thin film resistor with topography controlled resistance density
US7670921B2 (en) * 2006-12-28 2010-03-02 International Business Machines Corporation Structure and method for self aligned vertical plate capacitor
US9728304B2 (en) * 2009-07-16 2017-08-08 Pct International, Inc. Shielding tape with multiple foil layers
US10263065B2 (en) 2015-11-04 2019-04-16 Globalfoundries Inc. Metal resistor forming method using ion implantation
US11848120B2 (en) 2020-06-05 2023-12-19 Pct International, Inc. Quad-shield cable
CN112775559A (zh) * 2020-12-25 2021-05-11 大族激光科技产业集团股份有限公司 一种薄膜铂电阻中阻栅结构的加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139833A (en) * 1976-11-22 1979-02-13 Gould Inc. Resistance temperature sensor
JPS649601A (en) * 1987-07-01 1989-01-12 Matsushita Electric Ind Co Ltd Manufacture of thin film platinum temperature sensor
JPH01208808A (ja) * 1988-02-17 1989-08-22 Matsushita Electric Ind Co Ltd 薄膜白金温度センサ
US4940959A (en) * 1987-07-09 1990-07-10 Pitney Bowes, Inc. Reversible resistant device
JPH1140403A (ja) * 1997-07-22 1999-02-12 Murata Mfg Co Ltd 温度センサ素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907066A (en) * 1986-12-05 1990-03-06 Cornell Research Foundation, Inc. Planar tungsten interconnect with implanted silicon
KR960011482B1 (ko) * 1990-04-24 1996-08-22 엘지전자 주식회사 GaAs 레이저 다이오드 및 제조방법
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5580808A (en) * 1992-07-30 1996-12-03 Canon Kabushiki Kaisha Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
JPH10312903A (ja) * 1997-05-13 1998-11-24 Murata Mfg Co Ltd 温度センサ
US6051497A (en) * 1997-06-30 2000-04-18 Siemens Aktiengesellschaft Formation of sub-groundrule features
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
JP4070896B2 (ja) * 1998-10-07 2008-04-02 三菱電機株式会社 電気光学素子および該電気光学素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139833A (en) * 1976-11-22 1979-02-13 Gould Inc. Resistance temperature sensor
JPS649601A (en) * 1987-07-01 1989-01-12 Matsushita Electric Ind Co Ltd Manufacture of thin film platinum temperature sensor
US4940959A (en) * 1987-07-09 1990-07-10 Pitney Bowes, Inc. Reversible resistant device
JPH01208808A (ja) * 1988-02-17 1989-08-22 Matsushita Electric Ind Co Ltd 薄膜白金温度センサ
JPH1140403A (ja) * 1997-07-22 1999-02-12 Murata Mfg Co Ltd 温度センサ素子

Also Published As

Publication number Publication date
US20040085183A1 (en) 2004-05-06
CN1493080A (zh) 2004-04-28
US6993828B2 (en) 2006-02-07
WO2002069355A1 (en) 2002-09-06
KR20020069323A (ko) 2002-08-30
CN1317720C (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
US4862197A (en) Process for manufacturing thermal ink jet printhead and integrated circuit (IC) structures produced thereby
US5006421A (en) Metalization systems for heater/sensor elements
US7678601B2 (en) Method of forming an acceleration sensor
JPH0429014B2 (ko)
JP2006528766A (ja) ガスセンサ及びガスセンサを製造するための方法
KR20010072659A (ko) 반도체 부품 제조 방법
KR100393945B1 (ko) 금속 박막 저항체 소자의 제조 방법 및 이를 이용한 금속 박막 온도 센서의 제조 방법
US20220357214A1 (en) Sensor Element and Method for Producing a Sensor Element
US6819217B2 (en) Temperature sensor
US6056888A (en) Electronic component and method of manufacture
US5221639A (en) Method of fabricating resistive conductive patterns on aluminum nitride substrates
US4649365A (en) Platinum resistor for the measurement of temperatures
US5244536A (en) Method of manufacturing platinum temperature sensor
JP2001057358A (ja) 薄膜を備えたセンサを製作するための方法
KR200156459Y1 (ko) 엔.티.씨 써미스터
KR100481929B1 (ko) 써미스터 박막을 이용한 온도센서 및 그 제조방법
JPH0423401B2 (ko)
KR100504177B1 (ko) 반도체 가스 센서 및 그 제조 방법
KR100395246B1 (ko) 마이크로 열센서용 측온저항체형 온도센서 및 그 제조방법
JPH05175428A (ja) 集積回路装置
JP2643004B2 (ja) ハイブリッドｉｃ基板
KR100479233B1 (ko) 온도 센서 제조 방법
Bawa et al. Fabrication of Thin Film Resistors and Resistor Networks by a Selective Etching Process
JPH0421321B2 (ko)
JPH07245303A (ja) 金属薄膜抵抗体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090723

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee