JP2000101403A - 比較増幅検出回路 - Google Patents
比較増幅検出回路Info
- Publication number
- JP2000101403A JP2000101403A JP10263836A JP26383698A JP2000101403A JP 2000101403 A JP2000101403 A JP 2000101403A JP 10263836 A JP10263836 A JP 10263836A JP 26383698 A JP26383698 A JP 26383698A JP 2000101403 A JP2000101403 A JP 2000101403A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- input
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】入力電圧にかかわらず動作可能とする比較検出
回路の提供。 【解決手段】第１、第２の入力信号電圧を入力としバッ
ファとして機能する第１のトランジスタ対２、５と、第
１のトランジスタ対にそれぞれ第１、第２の抵抗３、４
を介して入力端及び出力端を接続してなるカレントミラ
ー回路をなす第２のトランジスタ対４、７と、カレント
ミラー回路の出力端電位を入力とする出力段トランジス
タ９と、を備える。
回路の提供。 【解決手段】第１、第２の入力信号電圧を入力としバッ
ファとして機能する第１のトランジスタ対２、５と、第
１のトランジスタ対にそれぞれ第１、第２の抵抗３、４
を介して入力端及び出力端を接続してなるカレントミラ
ー回路をなす第２のトランジスタ対４、７と、カレント
ミラー回路の出力端電位を入力とする出力段トランジス
タ９と、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、比較検出回路に関
し、特に、電圧比較・増幅や温度検出を行なう比較増幅
検出回路に関する。本発明は、保護機能内蔵パワーＭＯ
ＳＦＥＴに用いて好適とされる比較増幅検出回路に関す
る。
し、特に、電圧比較・増幅や温度検出を行なう比較増幅
検出回路に関する。本発明は、保護機能内蔵パワーＭＯ
ＳＦＥＴに用いて好適とされる比較増幅検出回路に関す
る。
【０００２】
【従来の技術】従来の比較増幅検出回路として、例えば
特開平５−１４０７３号公報には、差動増幅器を用いた
比較器において増幅用素子としてデプレション型ＭＯＳ
トランジスタを用い、低レベル領域の入力電圧でもディ
ジタル信号出力を得るようにした比較器が提案されてい
る。図１０は、同公報に提案される比較器の回路構成を
示す図であり、ドレインが電源に接続されゲートとソー
スが接続されたデプレション型トランジスタ２０１によ
り得た定電流は、カレントミラー回路を構成するエンハ
ンスメント型トランジスタ２０２、２０７の入力側に基
準電流として入力され、カレントミラー回路の出力電流
は、ソースが共通接続されゲートに入力端子１０、１１
が接続されており、ドレインが負荷素子（ドレインが電
源に接続され、ゲートとソースが共通接続されたデプレ
ション型トランジスタ）２０３、２０５に接続され差動
対をなすトランジスタ２０４、２０６に対して駆動電流
として供給され、トラジスタ２０６のドレインは、デプ
レション型トランジスタ２０８とエンハンスメント型ト
ランジスタ２０９よりなるインバータの入力、すなわち
トランジスタ２０９ゲートに接続され、インバータで反
転増幅されて出力端子１２に出力される。
特開平５−１４０７３号公報には、差動増幅器を用いた
比較器において増幅用素子としてデプレション型ＭＯＳ
トランジスタを用い、低レベル領域の入力電圧でもディ
ジタル信号出力を得るようにした比較器が提案されてい
る。図１０は、同公報に提案される比較器の回路構成を
示す図であり、ドレインが電源に接続されゲートとソー
スが接続されたデプレション型トランジスタ２０１によ
り得た定電流は、カレントミラー回路を構成するエンハ
ンスメント型トランジスタ２０２、２０７の入力側に基
準電流として入力され、カレントミラー回路の出力電流
は、ソースが共通接続されゲートに入力端子１０、１１
が接続されており、ドレインが負荷素子（ドレインが電
源に接続され、ゲートとソースが共通接続されたデプレ
ション型トランジスタ）２０３、２０５に接続され差動
対をなすトランジスタ２０４、２０６に対して駆動電流
として供給され、トラジスタ２０６のドレインは、デプ
レション型トランジスタ２０８とエンハンスメント型ト
ランジスタ２０９よりなるインバータの入力、すなわち
トランジスタ２０９ゲートに接続され、インバータで反
転増幅されて出力端子１２に出力される。
【０００３】また、自動車電装用途で用いられている比
較器として、図１２に示すような回路が知られている。
制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、
ＣＭＯＳ標準ロジック２１０と、パワーＧＮＤ１８上に
構成されたバッテリー２２２、ローサイドＩＰＤ（イン
テリジェント・パワー・デバイス）２２０、負荷２２１
と、インターフェイスのための抵抗２１１、２１２、２
１４、２１５、２１７、２１８、トランジスタ２１３、
２１６、定電圧ダイオード２１９と、を備えて構成され
ている。
較器として、図１２に示すような回路が知られている。
制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、
ＣＭＯＳ標準ロジック２１０と、パワーＧＮＤ１８上に
構成されたバッテリー２２２、ローサイドＩＰＤ（イン
テリジェント・パワー・デバイス）２２０、負荷２２１
と、インターフェイスのための抵抗２１１、２１２、２
１４、２１５、２１７、２１８、トランジスタ２１３、
２１６、定電圧ダイオード２１９と、を備えて構成され
ている。
【０００４】図１２に示した回路の動作は、制御ＩＣ１
３の出力電圧を、抵抗２１１、２１２で分圧した電圧
を、ＮＰＮ型トランジスタ２１３のベースに与え、トラ
ンジスタ２１３をオン・オフすることにより、ＰＮＰ型
トランジスタ２１６をオン・オフし、バッテリー２２２
の電圧を、定電圧ダイオード２１９でクランプして、ロ
ーサイドＩＰＤ２２０の入力に信号を与える。
３の出力電圧を、抵抗２１１、２１２で分圧した電圧
を、ＮＰＮ型トランジスタ２１３のベースに与え、トラ
ンジスタ２１３をオン・オフすることにより、ＰＮＰ型
トランジスタ２１６をオン・オフし、バッテリー２２２
の電圧を、定電圧ダイオード２１９でクランプして、ロ
ーサイドＩＰＤ２２０の入力に信号を与える。
【０００５】また特開平６−２４４４１４号公報には、
温度検出回路として、図１３（Ａ）に示すように、デプ
レション型トランジスタ２２３により得た定電流を、直
列接続されたダイオード群２２４に流し、デプレション
型トランジスタ２２３とダイオード群２２４との接続点
電位をエンハンスメント型トランジスタ２２６のゲート
に入力し、トランジスタ２２６のスレショルド電圧ＶＴ
と比較することにより、図１３（Ｂ）に示す温度依存性
を利用して、温度検出をおこなう構成が開示されてい
る。
温度検出回路として、図１３（Ａ）に示すように、デプ
レション型トランジスタ２２３により得た定電流を、直
列接続されたダイオード群２２４に流し、デプレション
型トランジスタ２２３とダイオード群２２４との接続点
電位をエンハンスメント型トランジスタ２２６のゲート
に入力し、トランジスタ２２６のスレショルド電圧ＶＴ
と比較することにより、図１３（Ｂ）に示す温度依存性
を利用して、温度検出をおこなう構成が開示されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の回路は下記記載の問題点を有している。
た従来の回路は下記記載の問題点を有している。
【０００７】図１０に示した比較器では、使用する入力
電圧に合わせてトランジスタ２０９のスレショルド電圧
ＶＴを変える必要がある。したがって、半導体集積回路
装置とする場合には、トランジスタ２０９のスレショル
ド電圧ＶＴを変える工程の追加となり、極めて汎用性の
少ないものとなる。
電圧に合わせてトランジスタ２０９のスレショルド電圧
ＶＴを変える必要がある。したがって、半導体集積回路
装置とする場合には、トランジスタ２０９のスレショル
ド電圧ＶＴを変える工程の追加となり、極めて汎用性の
少ないものとなる。
【０００８】その理由は、デプレション型トランジスタ
２０３、２０５も定電流源であるため、 （トランジスタ２０３、２０５の電流）＜（トランジス
タ２０７の電流）＜（トランジスタ２０３と２０５の和
電流） が、入力１０、１１に対して、トランジスタ２０９のゲ
ート電圧が変化できる条件であり、そのため、図１１に
示すように、 入力１０の電圧≦入力１１の電圧 の範囲では、デプレション型トランジスタ２０６がトラ
ンジスタ２０５の電流を制限するため、トランジスタ２
０７のドレイン電圧は、（入力１０の電圧）−（トラン
ジスタ２０６のスレショルド電圧ＶＴ）となり、トラン
ジスタ２０９のゲート電圧は、ほぼ電源１の電圧とな
り、また、入力１０の電圧≧入力１１の電圧の範囲で
は、デプレション型トランジスタ２０４がトランジスタ
２０３の電流を制限するため、トランジスタ２０７のド
レイン電圧は、 （入力１１の電圧）−（トランジスタ２０４のＶＴ） となり、トランジスタ２０４のドレイン電圧はほぼ電源
１の電圧となり、トランジスタ２０９のゲート電圧は、
ほぼトランジスタ２０７のドレイン電圧の電圧となる。
２０３、２０５も定電流源であるため、 （トランジスタ２０３、２０５の電流）＜（トランジス
タ２０７の電流）＜（トランジスタ２０３と２０５の和
電流） が、入力１０、１１に対して、トランジスタ２０９のゲ
ート電圧が変化できる条件であり、そのため、図１１に
示すように、 入力１０の電圧≦入力１１の電圧 の範囲では、デプレション型トランジスタ２０６がトラ
ンジスタ２０５の電流を制限するため、トランジスタ２
０７のドレイン電圧は、（入力１０の電圧）−（トラン
ジスタ２０６のスレショルド電圧ＶＴ）となり、トラン
ジスタ２０９のゲート電圧は、ほぼ電源１の電圧とな
り、また、入力１０の電圧≧入力１１の電圧の範囲で
は、デプレション型トランジスタ２０４がトランジスタ
２０３の電流を制限するため、トランジスタ２０７のド
レイン電圧は、 （入力１１の電圧）−（トランジスタ２０４のＶＴ） となり、トランジスタ２０４のドレイン電圧はほぼ電源
１の電圧となり、トランジスタ２０９のゲート電圧は、
ほぼトランジスタ２０７のドレイン電圧の電圧となる。
【０００９】トランジスタ２０９のゲート電圧は、電源
１から、｛（入力１１の電圧）−（トランジスタ２０４
のスレショルド電圧ＶＴ）｝までの範囲となるためであ
る。
１から、｛（入力１１の電圧）−（トランジスタ２０４
のスレショルド電圧ＶＴ）｝までの範囲となるためであ
る。
【００１０】また図１２に示した回路では、制御ＩＣ１
３とローサイドＩＰＤ２２０との間に、抵抗２１１、２
１２とトランジスタ２１３とで構成される抵抗内蔵トラ
ンジスタと、抵抗２１４、２１５とトランジスタ２１６
とで構成される抵抗内蔵トランジスタとが必要とされて
おり、装置の小型化を困難としている。
３とローサイドＩＰＤ２２０との間に、抵抗２１１、２
１２とトランジスタ２１３とで構成される抵抗内蔵トラ
ンジスタと、抵抗２１４、２１５とトランジスタ２１６
とで構成される抵抗内蔵トランジスタとが必要とされて
おり、装置の小型化を困難としている。
【００１１】その理由は、一般的な制御ＩＣ１３の出力
電圧が、 ＶＯＨ≧ＶＤＤ×０．７、 ＶＯＬ≦０．３×ＶＤＤ 但し、ＶＯＨは出力電圧のハイレベル、ＶＯＬは出力電
圧のロウレベルである。またＶＤＤは、電源１の電圧
で、例えば５±０．５Ｖであり、ＧＮＤ間変動電圧１７
（たとえば、±１．５Ｖ）を考えると、ローサイドＩＰ
Ｄ２２０からは制御ＩＣ１３のハイレベル・ロウレベル
を識別できないことにある。
電圧が、 ＶＯＨ≧ＶＤＤ×０．７、 ＶＯＬ≦０．３×ＶＤＤ 但し、ＶＯＨは出力電圧のハイレベル、ＶＯＬは出力電
圧のロウレベルである。またＶＤＤは、電源１の電圧
で、例えば５±０．５Ｖであり、ＧＮＤ間変動電圧１７
（たとえば、±１．５Ｖ）を考えると、ローサイドＩＰ
Ｄ２２０からは制御ＩＣ１３のハイレベル・ロウレベル
を識別できないことにある。
【００１２】そして図１３（Ａ）に示した回路において
は、検出温度のバラツキ範囲が広い、という問題点を有
している。
は、検出温度のバラツキ範囲が広い、という問題点を有
している。
【００１３】その理由は、ダイオード群２２４のＶＦの
温度依存性を、例えば２ｍＶ／℃×５段＝１０ｍＶ／℃
とし、トランジスタ２２６のスレショルド電圧ＶＴのバ
ラツキを±３００ｍＶとすると、検出温度のバラツキ範
囲は、±３００ｍＶ÷１０ｍＶ／℃＝±３０℃程度とな
るためである。
温度依存性を、例えば２ｍＶ／℃×５段＝１０ｍＶ／℃
とし、トランジスタ２２６のスレショルド電圧ＶＴのバ
ラツキを±３００ｍＶとすると、検出温度のバラツキ範
囲は、±３００ｍＶ÷１０ｍＶ／℃＝±３０℃程度とな
るためである。
【００１４】したがって、本発明は、上記問題点に鑑み
てなされたもにであって、その目的は、入力電圧に関わ
らず、動作可能とした比較回路を提供することにある。
てなされたもにであって、その目的は、入力電圧に関わ
らず、動作可能とした比較回路を提供することにある。
【００１５】本発明の他の目的は、抵抗内蔵トランジス
タが不要とし、装置の小型化を図る比較検出回路を提供
することにある。
タが不要とし、装置の小型化を図る比較検出回路を提供
することにある。
【００１６】本発明のさらに別の目的は、検出のバラツ
キを縮減し、精度を向上する検出回路を提供することに
ある。
キを縮減し、精度を向上する検出回路を提供することに
ある。
【００１７】
【課題を解決するための手段】前記目的を達成する本発
明の電圧比較回路は、第１、第２の入力信号電圧を入力
としバッファとして機能する第１のトランジスタ対と、
前記第１のトランジスタ対にそれぞれ第１、第２の抵抗
を介して入力端及び出力端を接続してなるカレントミラ
ー回路を構成する第２のトランジスタ対と、前記カレン
トミラー回路の出力端電位を入力とする出力段トランジ
スタと、を備える。
明の電圧比較回路は、第１、第２の入力信号電圧を入力
としバッファとして機能する第１のトランジスタ対と、
前記第１のトランジスタ対にそれぞれ第１、第２の抵抗
を介して入力端及び出力端を接続してなるカレントミラ
ー回路を構成する第２のトランジスタ対と、前記カレン
トミラー回路の出力端電位を入力とする出力段トランジ
スタと、を備える。
【００１８】本発明の比較検出増幅回路は、電位の異な
る第１、第２のグランドを有する回路において、第１の
グランド上の第１の電源と、第２のグランド上の第２の
電源とを接続し、前記第１の電源電位と、前記第１のグ
ランドと前記第１の電源間に接続された第１の制御回路
の出力電位とを抵抗で分圧した電位と、前記第１の電源
電位と前記第１のグランド電位とを抵抗で分圧した電位
を電圧比較器に入力する。
る第１、第２のグランドを有する回路において、第１の
グランド上の第１の電源と、第２のグランド上の第２の
電源とを接続し、前記第１の電源電位と、前記第１のグ
ランドと前記第１の電源間に接続された第１の制御回路
の出力電位とを抵抗で分圧した電位と、前記第１の電源
電位と前記第１のグランド電位とを抵抗で分圧した電位
を電圧比較器に入力する。
【００１９】本発明の温度検出回路は、直列接続された
第１のダイオード群と、直列接続された第２のダイオー
ド群と、前記第１、第２のダイオード群に流れる電流の
負荷をなす第１、第２の負荷素子と、前記第１、第２の
ダイオード群と前記第１、第２の負荷素子との接続点電
位を入力とする電圧比較器と、を備え、前記第１、第２
のダイオード群のダイオードの段数が異なる。
第１のダイオード群と、直列接続された第２のダイオー
ド群と、前記第１、第２のダイオード群に流れる電流の
負荷をなす第１、第２の負荷素子と、前記第１、第２の
ダイオード群と前記第１、第２の負荷素子との接続点電
位を入力とする電圧比較器と、を備え、前記第１、第２
のダイオード群のダイオードの段数が異なる。
【００２０】また本発明の温度検出回路は、カレントミ
ラー回路の入力側を構成する第１のトランジスタがダイ
オードを介してグランドに接続されるとともに、能動負
荷をなす第３のトランジスタと第１の抵抗を介して電源
に接続され、前記カレントミラー回路の出力側を構成す
る第２のトランジスタは第２の抵抗を介して電源に接続
され、前記第１、第２の抵抗の端子電位を入力とする電
圧比較器と、を備える。
ラー回路の入力側を構成する第１のトランジスタがダイ
オードを介してグランドに接続されるとともに、能動負
荷をなす第３のトランジスタと第１の抵抗を介して電源
に接続され、前記カレントミラー回路の出力側を構成す
る第２のトランジスタは第２の抵抗を介して電源に接続
され、前記第１、第２の抵抗の端子電位を入力とする電
圧比較器と、を備える。
【００２１】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、（第１、第２の入力電圧の差電圧）＋
（トランジスタ（図１の４）のスレショルド電圧ＶＴ）
を、スレショルド電圧ＶＴをもつ出力トランジスタ（図
１の９）のゲートに印加することにより、入力電圧の差
電圧を、そのままスレショルド電圧ＶＴに重畳させ、入
力電圧の絶対値に関わらず、出力をオン・オフあるいは
入力電圧差を増幅させる。
する。本発明は、（第１、第２の入力電圧の差電圧）＋
（トランジスタ（図１の４）のスレショルド電圧ＶＴ）
を、スレショルド電圧ＶＴをもつ出力トランジスタ（図
１の９）のゲートに印加することにより、入力電圧の差
電圧を、そのままスレショルド電圧ＶＴに重畳させ、入
力電圧の絶対値に関わらず、出力をオン・オフあるいは
入力電圧差を増幅させる。
【００２２】入力電圧を入力するバッファ回路（ソース
フォロワ回路）をなすトランジスタ（図１の２、５）
と、カレントミラー回路を構成するトランジスタ（図１
の４、７）と、バッファ回路の出力（トランジスタのソ
ース）とカレントミラー回路の入力端と出力端との間に
接続された抵抗素子（図１の３、６）と、出力をオン・
オフ、あるいは入力電圧差を増幅するトランジスタ（図
１の９）と、を有する。
フォロワ回路）をなすトランジスタ（図１の２、５）
と、カレントミラー回路を構成するトランジスタ（図１
の４、７）と、バッファ回路の出力（トランジスタのソ
ース）とカレントミラー回路の入力端と出力端との間に
接続された抵抗素子（図１の３、６）と、出力をオン・
オフ、あるいは入力電圧差を増幅するトランジスタ（図
１の９）と、を有する。
【００２３】｛（入力（図１の１０）電圧）−（トラン
ジスタ（図１の２）のスレショルドＶＴ）−（トランジ
スタ（図１の４）のスレショルドＶＴ）｝÷（抵抗（図
１の３）） なる電流Ｉ０が、カレントミラー回路の入力側のトラン
ジスタ（図１の４）に流れ、同一電流値の電流がカレン
トミラー回路の出力側トランジスタ（図１の７）に流れ
る。
ジスタ（図１の２）のスレショルドＶＴ）−（トランジ
スタ（図１の４）のスレショルドＶＴ）｝÷（抵抗（図
１の３）） なる電流Ｉ０が、カレントミラー回路の入力側のトラン
ジスタ（図１の４）に流れ、同一電流値の電流がカレン
トミラー回路の出力側トランジスタ（図１の７）に流れ
る。
【００２４】｛（入力（図１の１１）電圧）−（トラン
ジスタ（図１の５）のスレショルドＶＴ）−（抵抗（図
１の６）×Ｉ０）｝ なる電圧が、トランジスタ（図１の９）にゲート電圧と
して印加され、トランジスタ（図１の４）とトランジス
タ（図１の５）、抵抗（図１の３）と抵抗（図１の
６）、トランジスタ（図１の４）とトランジスタ（図１
の７）を、同じ特性（トランジスはチャネル幅Ｗ、チャ
ネル長Ｌ、又はＷ／Ｌ比を合わせる、抵抗は例えば同一
サイズ）のものにすることにより、トランジスタ（図１
の９）のゲート電圧が、 ｛（入力（図１の１０）電圧）−（入力（図１の１１）
電圧）＋（トランジスタ（図１の４）のスレショルド電
圧ＶＴ）｝ となり、入力電圧の絶対値に関わらず、出力をオン・オ
フあるいは入力電圧差を増幅させることができる。
ジスタ（図１の５）のスレショルドＶＴ）−（抵抗（図
１の６）×Ｉ０）｝ なる電圧が、トランジスタ（図１の９）にゲート電圧と
して印加され、トランジスタ（図１の４）とトランジス
タ（図１の５）、抵抗（図１の３）と抵抗（図１の
６）、トランジスタ（図１の４）とトランジスタ（図１
の７）を、同じ特性（トランジスはチャネル幅Ｗ、チャ
ネル長Ｌ、又はＷ／Ｌ比を合わせる、抵抗は例えば同一
サイズ）のものにすることにより、トランジスタ（図１
の９）のゲート電圧が、 ｛（入力（図１の１０）電圧）−（入力（図１の１１）
電圧）＋（トランジスタ（図１の４）のスレショルド電
圧ＶＴ）｝ となり、入力電圧の絶対値に関わらず、出力をオン・オ
フあるいは入力電圧差を増幅させることができる。
【００２５】また本発明は、制御ＩＣの出力および制御
ＧＮＤの電圧を引き上げ、その電圧をコンパレータで比
較する。より具体的には、制御ＩＣの出力電圧（図２の
１５）を電源方向へ引き上げるための、抵抗あるいはト
ランジスタ（図２の１９）と、抵抗（図２の２０）と、
制御ＧＮＤの電圧を引き上げるための、抵抗あるいはト
ランジスタ（図２の２１）と、抵抗（図２の２２）と、
コンパレータ（図２の２４）とを有する。
ＧＮＤの電圧を引き上げ、その電圧をコンパレータで比
較する。より具体的には、制御ＩＣの出力電圧（図２の
１５）を電源方向へ引き上げるための、抵抗あるいはト
ランジスタ（図２の１９）と、抵抗（図２の２０）と、
制御ＧＮＤの電圧を引き上げるための、抵抗あるいはト
ランジスタ（図２の２１）と、抵抗（図２の２２）と、
コンパレータ（図２の２４）とを有する。
【００２６】制御出力端子（図２の１５）の電圧と、制
御ＧＮＤ（図２の１６）との関係は、ＧＮＤ間変動電圧
（図２の１７）に関わらないため、その両者の電圧を、
抵抗（図２の１９、２０、２１、２２）を用いて、電源
端子（図２の１４）との間に分圧した電圧、あるいは抵
抗（図２の１９、２１）の代わりに、デプレション型ト
ランジスタ等による定電流源を構成し、その両者の電圧
を、一定電圧引き上げた電圧をコンパレータ（図２の２
４）で比較する。
御ＧＮＤ（図２の１６）との関係は、ＧＮＤ間変動電圧
（図２の１７）に関わらないため、その両者の電圧を、
抵抗（図２の１９、２０、２１、２２）を用いて、電源
端子（図２の１４）との間に分圧した電圧、あるいは抵
抗（図２の１９、２１）の代わりに、デプレション型ト
ランジスタ等による定電流源を構成し、その両者の電圧
を、一定電圧引き上げた電圧をコンパレータ（図２の２
４）で比較する。
【００２７】半導体集積回路装置においては、絶対値バ
ラツキよりも相対値バラツキのほうが格段に小さく、ま
たダイオードの絶対値バラツキは小さいことより、トラ
ンジスタのスレショルド電圧ＶＴ絶対値の依存性が少な
い回路を構成している。より具体的には、相対的な電流
値、すなわち電流比、を供給するトランジスタ（図３の
１０１、１０３）と、温度により端子間電圧を変化させ
るダイオード群（図３の１０２、１０４）と、電圧変化
の差を検出するコンパレータ（図３の２４）と、を有す
る。
ラツキよりも相対値バラツキのほうが格段に小さく、ま
たダイオードの絶対値バラツキは小さいことより、トラ
ンジスタのスレショルド電圧ＶＴ絶対値の依存性が少な
い回路を構成している。より具体的には、相対的な電流
値、すなわち電流比、を供給するトランジスタ（図３の
１０１、１０３）と、温度により端子間電圧を変化させ
るダイオード群（図３の１０２、１０４）と、電圧変化
の差を検出するコンパレータ（図３の２４）と、を有す
る。
【００２８】あるいは、温度により端子間電圧を変化さ
せるダイオード（図６、図７の１１１）と、その電圧変
化を電流増幅させるカレントミラー回路（図６、図７の
１１０、１１３）と、電流変化を電圧に変える抵抗（図
６の１０１、１０３、図７の１１５、１１６）と、コン
パレータ（図６、図７の２４）とを有する。
せるダイオード（図６、図７の１１１）と、その電圧変
化を電流増幅させるカレントミラー回路（図６、図７の
１１０、１１３）と、電流変化を電圧に変える抵抗（図
６の１０１、１０３、図７の１１５、１１６）と、コン
パレータ（図６、図７の２４）とを有する。
【００２９】デプレション型トランジスタ（図３の１０
１）による大きい定電流を、段数の少ないダイオード群
（図３の１０２）に与え、デプレション型トランジスタ
（図３の１０３）による小さい定電流を、段数の多いダ
イオード群（図３の１０４）に与えることにより、図５
のように、電流による温度依存性の違いを利用して、温
度検出をおこなう。
１）による大きい定電流を、段数の少ないダイオード群
（図３の１０２）に与え、デプレション型トランジスタ
（図３の１０３）による小さい定電流を、段数の多いダ
イオード群（図３の１０４）に与えることにより、図５
のように、電流による温度依存性の違いを利用して、温
度検出をおこなう。
【００３０】あるいは、同じ定電流を段数の少ないダイ
オード群（図３の１０２）と、段数が多く接合面積の大
きいダイオード群（図３の１０４）に与えることによ
り、電流による温度依存性の違いを利用して、温度検出
をおこなう。
オード群（図３の１０２）と、段数が多く接合面積の大
きいダイオード群（図３の１０４）に与えることによ
り、電流による温度依存性の違いを利用して、温度検出
をおこなう。
【００３１】あるいは、温度により端子間電圧が変化す
るダイオード（図６、図７の１１１）により、カレント
ミラー回路（図６、図７の１１０、１１３）の電流増幅
を変化させ、電流変化を電圧に変える抵抗（図６の１０
１、１０３および図７の１１５、１１６）の電圧変化
を、コンパレータ（図６、図７の２４）で検出する。
るダイオード（図６、図７の１１１）により、カレント
ミラー回路（図６、図７の１１０、１１３）の電流増幅
を変化させ、電流変化を電圧に変える抵抗（図６の１０
１、１０３および図７の１１５、１１６）の電圧変化
を、コンパレータ（図６、図７の２４）で検出する。
【００３２】
【実施例】本発明の実施例について図面を参照して詳細
に説明する。
に説明する。
【００３３】図１は、本発明の一実施例をなす電圧比較
器の構成を示す図である。図１を参照すると、本発明の
一実施例は、ドレインが電源に接続されゲートがそれぞ
れ入力端子１０、１１に接続されたトランジスタ２、５
と、トランジスタ２、５のソースに一端をそれぞれ接続
した抵抗３、６と、抵抗３の他端にドレインとゲートを
接続しソースを接地したトランジスタ４と、抵抗６の他
端にドレインを接続し、ゲートをトランジスタ４のゲー
トに共通接続しソースを接地したトランジスタ７と、ソ
ースが接地され、ゲートが、トランジスタ７のドレイン
と抵抗６との接続点に接続されたトランジスタ９と、ゲ
ートとソースを接続してトランジスタ９のドレインに接
続しドレインを電源に接続したトランジスタ８とを備
え、トランジスタ９のドレインを出力端子１２に接続し
て構成されている。トランジスタ４、７はカレントミラ
ー回路を構成し、トランジスタ８はトランジスタ９の負
荷を構成している。
器の構成を示す図である。図１を参照すると、本発明の
一実施例は、ドレインが電源に接続されゲートがそれぞ
れ入力端子１０、１１に接続されたトランジスタ２、５
と、トランジスタ２、５のソースに一端をそれぞれ接続
した抵抗３、６と、抵抗３の他端にドレインとゲートを
接続しソースを接地したトランジスタ４と、抵抗６の他
端にドレインを接続し、ゲートをトランジスタ４のゲー
トに共通接続しソースを接地したトランジスタ７と、ソ
ースが接地され、ゲートが、トランジスタ７のドレイン
と抵抗６との接続点に接続されたトランジスタ９と、ゲ
ートとソースを接続してトランジスタ９のドレインに接
続しドレインを電源に接続したトランジスタ８とを備
え、トランジスタ９のドレインを出力端子１２に接続し
て構成されている。トランジスタ４、７はカレントミラ
ー回路を構成し、トランジスタ８はトランジスタ９の負
荷を構成している。
【００３４】入力端子１０の入力電圧をＶＩＮ１０、ト
ランジスタ２、４のスレショルド電圧をＶＴ２、ＶＴ
４、抵抗３の抵抗値をＲ３とすると、 Ｉ０＝（ＶＩＮ１０−ＶＴ２−ＶＴ４）／Ｒ３ …（１） なる電流Ｉ０が、カレントミラー回路の入力側トランジ
スタ４に流れ、同じ電流値の電流が、カレントミラー回
路の出力側トランジスタ７に流れる。そして、入力端子
１１の入力電圧をＶＩＮ１１、トランジスタ５のスレシ
ョルド電圧をＶＴ５、抵抗６の抵抗値をＲ６とすると、 ＶＧ９＝ＶＩＮ１１−ＶＴ５−Ｒ６×Ｉ０ …（２） なる電圧が、トランジスタ９のゲート電圧として印加さ
れる。
ランジスタ２、４のスレショルド電圧をＶＴ２、ＶＴ
４、抵抗３の抵抗値をＲ３とすると、 Ｉ０＝（ＶＩＮ１０−ＶＴ２−ＶＴ４）／Ｒ３ …（１） なる電流Ｉ０が、カレントミラー回路の入力側トランジ
スタ４に流れ、同じ電流値の電流が、カレントミラー回
路の出力側トランジスタ７に流れる。そして、入力端子
１１の入力電圧をＶＩＮ１１、トランジスタ５のスレシ
ョルド電圧をＶＴ５、抵抗６の抵抗値をＲ６とすると、 ＶＧ９＝ＶＩＮ１１−ＶＴ５−Ｒ６×Ｉ０ …（２） なる電圧が、トランジスタ９のゲート電圧として印加さ
れる。
【００３５】トランジスタ２とトランジスタ５、抵抗３
と抵抗６、トランジスタ４とトランジスタ７を同じ特性
（幅、長さを合わせる等）とにしておくことにより、ト
ランジスタ２とトランジスタ５のスレショルド電圧は等
しく（ＶＴ２＝ＶＴ５＝ＶＴ）、抵抗３と抵抗６の抵抗
値が等しく（Ｒ３＝Ｒ６＝Ｒ）、トランジスタ９のゲー
ト電圧は、次式（３）を表される。
と抵抗６、トランジスタ４とトランジスタ７を同じ特性
（幅、長さを合わせる等）とにしておくことにより、ト
ランジスタ２とトランジスタ５のスレショルド電圧は等
しく（ＶＴ２＝ＶＴ５＝ＶＴ）、抵抗３と抵抗６の抵抗
値が等しく（Ｒ３＝Ｒ６＝Ｒ）、トランジスタ９のゲー
ト電圧は、次式（３）を表される。
【００３６】 ＶＧ９＝ＶＩＮ１１−ＶＴ−Ｒ×（ＶＩＮ１０−ＶＴ−ＶＴ４）／Ｒ ＝ＶＩＮ１０−ＶＩＮ１１＋ＶＴ４ …（３）
【００３７】したがって、トランジスタ９のスレショル
ド電圧ＶＴを、トランジスタ４とトランジスタ７を同じ
特性（幅、長さを合わせる等）のものにしておくことに
より、入力電圧の絶対値にかかわらず、トランジスタ９
は、出力１２をオン・オフあるいは入力電圧差（ＶＩＮ
１０−ＶＩＮ１１）を増幅出力することができる。
ド電圧ＶＴを、トランジスタ４とトランジスタ７を同じ
特性（幅、長さを合わせる等）のものにしておくことに
より、入力電圧の絶対値にかかわらず、トランジスタ９
は、出力１２をオン・オフあるいは入力電圧差（ＶＩＮ
１０−ＶＩＮ１１）を増幅出力することができる。
【００３８】なお、抵抗３、６は、同じ特性のものであ
れば、抵抗素子に限定されるものでなく、トランジスタ
２、５は、エンハンスメント型でもデプレション型で
も、バイポーラ型トランジスタでもよい。
れば、抵抗素子に限定されるものでなく、トランジスタ
２、５は、エンハンスメント型でもデプレション型で
も、バイポーラ型トランジスタでもよい。
【００３９】またトランジスタ４、７、９は、ＭＯＳＦ
ＥＴ型でもバイポーラ型でもよいし、トランジスタ８
は、デプレション型でも抵抗体でもよい。
ＥＴ型でもバイポーラ型でもよいし、トランジスタ８
は、デプレション型でも抵抗体でもよい。
【００４０】さらに、抵抗３と抵抗６の電圧降下が同じ
であれば、たとえば抵抗３と抵抗６との抵抗比が、ほぼ
カレントミラー回路のミラー比（出力側トランジスタ７
と入力側トランジスタ４の電流駆動能力の比、バイポー
ラトランジスタの場合、エミッタ面積比、ＭＯＳトラン
ジスタと場合、Ｗ／Ｌ比の比）の逆数であればよい。
であれば、たとえば抵抗３と抵抗６との抵抗比が、ほぼ
カレントミラー回路のミラー比（出力側トランジスタ７
と入力側トランジスタ４の電流駆動能力の比、バイポー
ラトランジスタの場合、エミッタ面積比、ＭＯＳトラン
ジスタと場合、Ｗ／Ｌ比の比）の逆数であればよい。
【００４１】例えばトランジスタ７のトランスコンダク
タンスパラメータが、トランジスタ４のトランスコンダ
クタンスパラメータのＮ倍の場合、抵抗６の抵抗値Ｒ６
と抵抗Ｒ３の抵抗値Ｒ３は、Ｒ６／Ｒ３＝１／Ｎとされ
る。
タンスパラメータが、トランジスタ４のトランスコンダ
クタンスパラメータのＮ倍の場合、抵抗６の抵抗値Ｒ６
と抵抗Ｒ３の抵抗値Ｒ３は、Ｒ６／Ｒ３＝１／Ｎとされ
る。
【００４２】図２は、本発明の第２の実施例の構成を示
す図である。図２を参照すると、本発明の第２の実施例
は、制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１
３、ＣＭＯＳ標準ロジック２１０と、電源端子１４と制
御ＩＣ１３の制御出力端子１５間に接続された抵抗１
９、２０と、電源端子１４と制御ＧＮＤ間に接続された
抵抗２１、２２と、パワーＧＮＤ１８と電源端子１４を
電源とし、抵抗１９、２０による分圧電位、抵抗２１、
２２による分圧電位を入力とするコンパレータ２４と、
を備え、コンパレータ２４は、図１に示した前記実施例
と同一のものである。
す図である。図２を参照すると、本発明の第２の実施例
は、制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１
３、ＣＭＯＳ標準ロジック２１０と、電源端子１４と制
御ＩＣ１３の制御出力端子１５間に接続された抵抗１
９、２０と、電源端子１４と制御ＧＮＤ間に接続された
抵抗２１、２２と、パワーＧＮＤ１８と電源端子１４を
電源とし、抵抗１９、２０による分圧電位、抵抗２１、
２２による分圧電位を入力とするコンパレータ２４と、
を備え、コンパレータ２４は、図１に示した前記実施例
と同一のものである。
【００４３】電源１の電圧をＶＤＤ、制御出力端子１５
の電圧をＶＯ、抵抗１９、２０、２１、２２の抵抗値を
それぞれＲ１９、Ｒ２０、Ｒ２１、Ｒ２２とすると、電
源端子１４と制御出力端子１５を、抵抗１９、２０で分
圧した電圧は、制御ＧＮＤ１６基準で、 ＶＤＤ×Ｒ２０／（Ｒ１９＋Ｒ２０）＋ＶＯ×Ｒ１９／
（Ｒ１９＋Ｒ２０） となり、電源端子１４と制御ＧＮＤ１６を、抵抗２１、
２２で分圧した電圧は、 ＶＤＤ×Ｒ２２／（Ｒ２１＋Ｒ２２） となるため、ＧＮＤ間変動電圧１７に無関係な両電圧差
を、コンパレータ２４で検出することになる。
の電圧をＶＯ、抵抗１９、２０、２１、２２の抵抗値を
それぞれＲ１９、Ｒ２０、Ｒ２１、Ｒ２２とすると、電
源端子１４と制御出力端子１５を、抵抗１９、２０で分
圧した電圧は、制御ＧＮＤ１６基準で、 ＶＤＤ×Ｒ２０／（Ｒ１９＋Ｒ２０）＋ＶＯ×Ｒ１９／
（Ｒ１９＋Ｒ２０） となり、電源端子１４と制御ＧＮＤ１６を、抵抗２１、
２２で分圧した電圧は、 ＶＤＤ×Ｒ２２／（Ｒ２１＋Ｒ２２） となるため、ＧＮＤ間変動電圧１７に無関係な両電圧差
を、コンパレータ２４で検出することになる。
【００４４】なお、抵抗１９および抵抗２１の代わり
に、デプレション型トランジスタ等による定電流源を構
成し、制御出力端子１５および制御ＧＮＤ１６の電圧
を、抵抗２０、あるいは、抵抗２２×各定電流値によ
り、一定電圧を引き上げたものを、コンパレータ２４で
比較してもよい。
に、デプレション型トランジスタ等による定電流源を構
成し、制御出力端子１５および制御ＧＮＤ１６の電圧
を、抵抗２０、あるいは、抵抗２２×各定電流値によ
り、一定電圧を引き上げたものを、コンパレータ２４で
比較してもよい。
【００４５】抵抗を使用する場合には、コンパレータの
両入力差は、制御出力端子１５と制御ＧＮＤ１６との電
圧差よりも小さくなるが、定電流源を使用する場合に
は、制御出力端子１５と制御ＧＮＤ１６との電圧差その
ままとなり、コンパレータ２４の性能の影響を受けにく
い。
両入力差は、制御出力端子１５と制御ＧＮＤ１６との電
圧差よりも小さくなるが、定電流源を使用する場合に
は、制御出力端子１５と制御ＧＮＤ１６との電圧差その
ままとなり、コンパレータ２４の性能の影響を受けにく
い。
【００４６】ただし、デプレション型トランジスタを作
るためには、製造工程の追加が必要であるため、半導体
集積回路装置全体の構成により、選択できる。
るためには、製造工程の追加が必要であるため、半導体
集積回路装置全体の構成により、選択できる。
【００４７】なお、コンパレータ２４は、上記した構成
に限定されず、別の電圧比較器で構成してもよい。
に限定されず、別の電圧比較器で構成してもよい。
【００４８】図３は、本発明の第３の実施例をなす温度
検出器の構成を示す図である。図３を参照すると、本発
明の第３の実施例は、電源のドレインを接続し、ゲート
とソースを接続したデプレション型トランジスタ１０
１、１０３と、デプレション型トランジスタ１０１、１
０３のソースに接続したダイオード群１０２、１０４
と、デプレション型トランジスタ１０１、１０３とダイ
オード群１０２、１０４との接続点電位を入力して比較
するコンパレータ２４と、を備えて構成されている。ダ
イオード群１０２のダイオードの段数はダイオード群１
０４のダイオードの段数よりも少ない。コンパレータ２
４は、図１に示した前記実施例と同一の構成とされる。
検出器の構成を示す図である。図３を参照すると、本発
明の第３の実施例は、電源のドレインを接続し、ゲート
とソースを接続したデプレション型トランジスタ１０
１、１０３と、デプレション型トランジスタ１０１、１
０３のソースに接続したダイオード群１０２、１０４
と、デプレション型トランジスタ１０１、１０３とダイ
オード群１０２、１０４との接続点電位を入力して比較
するコンパレータ２４と、を備えて構成されている。ダ
イオード群１０２のダイオードの段数はダイオード群１
０４のダイオードの段数よりも少ない。コンパレータ２
４は、図１に示した前記実施例と同一の構成とされる。
【００４９】デプレション型トランジスタ１０１による
大きい定電流を、段数の少ないダイオード群１０２に与
え、デプレション型トランジスタ１０３による小さい定
電流を、段数の多いダイオード群１０４に与えることに
より、図５に示すように、電流による温度依存性の違い
を利用して、温度検出をおこなう。
大きい定電流を、段数の少ないダイオード群１０２に与
え、デプレション型トランジスタ１０３による小さい定
電流を、段数の多いダイオード群１０４に与えることに
より、図５に示すように、電流による温度依存性の違い
を利用して、温度検出をおこなう。
【００５０】あるいは、同一の定電流を、段数の少ない
ダイオード群１０２と、段数が多く接合面積の大きいダ
イオード群１０４に与えることにより、電流による温度
依存性の違いを利用して、温度検出をおこなう。
ダイオード群１０２と、段数が多く接合面積の大きいダ
イオード群１０４に与えることにより、電流による温度
依存性の違いを利用して、温度検出をおこなう。
【００５１】また、ダイオード群１０２、ダイオード群
１０４の代わりに、図４に示すように、トランジスタ１
０７のエミッタ・ベース間、およびベース・コレクタ間
に、それぞれ抵抗１０５、１０６を接続し、トランジス
タ１０７のエミッタ・ベータ間の電圧をＶＢＥ、抵抗１
０５、１０６の抵抗値Ｒ１０５、Ｒ１０６とし、ダイオ
ードの順電圧降下をＶＦとして、 ＶＢＥ＝ＶＦ×（Ｒ１０５＋Ｒ１０６）／Ｒ１０５ とすることにより、図３では、ダイオードの順電圧降下
ＶＦの整数倍にしか設定できなかったものを、任意の値
に設定することができる。
１０４の代わりに、図４に示すように、トランジスタ１
０７のエミッタ・ベース間、およびベース・コレクタ間
に、それぞれ抵抗１０５、１０６を接続し、トランジス
タ１０７のエミッタ・ベータ間の電圧をＶＢＥ、抵抗１
０５、１０６の抵抗値Ｒ１０５、Ｒ１０６とし、ダイオ
ードの順電圧降下をＶＦとして、 ＶＢＥ＝ＶＦ×（Ｒ１０５＋Ｒ１０６）／Ｒ１０５ とすることにより、図３では、ダイオードの順電圧降下
ＶＦの整数倍にしか設定できなかったものを、任意の値
に設定することができる。
【００５２】このように、半導体集積回路装置において
は、絶対値バラツキよりも相対値バラツキのほうが格段
に小さいこと、およびダイオードの絶対値バラツキは小
さいことを考慮し、トランジスタのスレショルド電圧Ｖ
Ｔの絶対値の依存性が少ない回路とすることにより、図
１３（Ａ）に示した従来の温度検出回路では、スレショ
ルド電圧ＶＴ絶対値のバラツキ以外を含めて、検出温度
のバラツキ範囲が±３２℃程度であったものが、例えば
±９℃程度となる。
は、絶対値バラツキよりも相対値バラツキのほうが格段
に小さいこと、およびダイオードの絶対値バラツキは小
さいことを考慮し、トランジスタのスレショルド電圧Ｖ
Ｔの絶対値の依存性が少ない回路とすることにより、図
１３（Ａ）に示した従来の温度検出回路では、スレショ
ルド電圧ＶＴ絶対値のバラツキ以外を含めて、検出温度
のバラツキ範囲が±３２℃程度であったものが、例えば
±９℃程度となる。
【００５３】図６は、本発明の第４の実施例の構成を示
す図である。図６を参照すると、本発明の第４の実施例
は、カソードが接地されたダイオード１１１と、ソース
をダイオード１１１のアノードに接続し、ドレインとゲ
ートを接続したエンハンスメント型トランジスタ１１０
と、トランジスタ１１０のドレインにソースとゲートを
接続したデプレション型トランジスタ１０９と、トラン
ジスタ１０９のドレインと電源間に接続された抵抗１０
８と、ソースを接地し、ゲートをトランジスタ１１０の
ゲートに共通接続したエンハンスメント型トランジスタ
１１３と、トランジスタ１１３のドレインと電源間に接
続された抵抗１１３と、抵抗１０８とトランジスタ１０
９の接続点、抵抗１１２とトランジスタ１１３の接続点
電位を入力とするコンパレータ２４を備えて構成されて
いる。
す図である。図６を参照すると、本発明の第４の実施例
は、カソードが接地されたダイオード１１１と、ソース
をダイオード１１１のアノードに接続し、ドレインとゲ
ートを接続したエンハンスメント型トランジスタ１１０
と、トランジスタ１１０のドレインにソースとゲートを
接続したデプレション型トランジスタ１０９と、トラン
ジスタ１０９のドレインと電源間に接続された抵抗１０
８と、ソースを接地し、ゲートをトランジスタ１１０の
ゲートに共通接続したエンハンスメント型トランジスタ
１１３と、トランジスタ１１３のドレインと電源間に接
続された抵抗１１３と、抵抗１０８とトランジスタ１０
９の接続点、抵抗１１２とトランジスタ１１３の接続点
電位を入力とするコンパレータ２４を備えて構成されて
いる。
【００５４】デプレション型トランジスタ１０９の定電
流を、抵抗１０８、エンハンスメント型トランジスタ１
１０、ダイオード１１１に供給し、エンハンスメント型
トランジスタ１１３のゲートに、トランジスタ１１０の
スレショルド電圧ＶＴとダイオード１１１のＶＦの和を
印加し、そのゲート電圧に則したトランジスタ１１３の
ドレイン電流を抵抗１１２に与え、抵抗１０８、１１２
の端子電圧をコンパレータ２４で比較する。
流を、抵抗１０８、エンハンスメント型トランジスタ１
１０、ダイオード１１１に供給し、エンハンスメント型
トランジスタ１１３のゲートに、トランジスタ１１０の
スレショルド電圧ＶＴとダイオード１１１のＶＦの和を
印加し、そのゲート電圧に則したトランジスタ１１３の
ドレイン電流を抵抗１１２に与え、抵抗１０８、１１２
の端子電圧をコンパレータ２４で比較する。
【００５５】温度が変化すると、図８に示すように、ト
ランジスタ１１３のゲートにかかる電圧が、主としてダ
イオード１１１のＶＦの温度変化により変わり、トラン
ジスタ１１０の電流と、トランジスタ１１３の電流の比
が変化する。検出したい温度での電流比を、抵抗１１
２：抵抗１０８とすることにより、コンパレータ２４で
温度検出する。
ランジスタ１１３のゲートにかかる電圧が、主としてダ
イオード１１１のＶＦの温度変化により変わり、トラン
ジスタ１１０の電流と、トランジスタ１１３の電流の比
が変化する。検出したい温度での電流比を、抵抗１１
２：抵抗１０８とすることにより、コンパレータ２４で
温度検出する。
【００５６】図７は、本発明の第４の実施例の構成の変
形を示す図である。図７を参照すると、デプレション型
トランジスタ１１４による定電流を、抵抗１１５、トラ
ンジスタ１１０、ダイオード１１１とからなるパスと、
抵抗１１６、トランジスタ１１３とからなるパスに分流
する。図６に示した構成と同様に、温度が変化すると、
図８に示すように、トランジスタ１１３のゲートにかか
る電圧が、主としてダイオード１１１の順方向電圧降下
ＶＦの温度変化により変わり、トランジスタ１１０の電
流と、トランジスタ１１３の電流の比が変化する。
形を示す図である。図７を参照すると、デプレション型
トランジスタ１１４による定電流を、抵抗１１５、トラ
ンジスタ１１０、ダイオード１１１とからなるパスと、
抵抗１１６、トランジスタ１１３とからなるパスに分流
する。図６に示した構成と同様に、温度が変化すると、
図８に示すように、トランジスタ１１３のゲートにかか
る電圧が、主としてダイオード１１１の順方向電圧降下
ＶＦの温度変化により変わり、トランジスタ１１０の電
流と、トランジスタ１１３の電流の比が変化する。
【００５７】検出したい温度での電流比を、抵抗１１
６：抵抗１１５とすることにより、コンパレータ２４で
温度検出する。
６：抵抗１１５とすることにより、コンパレータ２４で
温度検出する。
【００５８】本実施例によれば、従来（図１３（Ａ）参
照）、スレショルド電圧ＶＴの絶対値バラツキ以外を含
めて、検出温度のバラツキ範囲が±３２℃程度であった
ものが、例えば±２４℃程度となる。図３と比べて、検
出温度のバラツキ範囲は広いが、ダイオード数をすくな
くできるため、半導体集積回路装置の小型化を図ること
ができる。
照）、スレショルド電圧ＶＴの絶対値バラツキ以外を含
めて、検出温度のバラツキ範囲が±３２℃程度であった
ものが、例えば±２４℃程度となる。図３と比べて、検
出温度のバラツキ範囲は広いが、ダイオード数をすくな
くできるため、半導体集積回路装置の小型化を図ること
ができる。
【００５９】図９は、本発明の第５の実施例の構成を示
す図であり、図１、図２、図３、図６に示した回路をチ
ップ上に作成した場合の半導体基板断面の一例を示す図
である。図９を参照すると、Ｎ−層１５２、Ｐウエル５
３、Ｎウエル１５４、Ｎ＋層１５７、電極１５８、ポリ
シリコン層１５９、絶縁層１６０、Ｐ＋層１６１、Ｐ型
ポリシリコン層１６２、Ｎ型ポリシリコン層１６３から
なる、図に示すように、ＮｃｈＭＯＳＦＥＴ、ポリシリ
コン抵抗、ＰＮＰトランジスタ、ポリシリコンダイオー
ド、パワーＭＯＳＦＥＴが構成されている。
す図であり、図１、図２、図３、図６に示した回路をチ
ップ上に作成した場合の半導体基板断面の一例を示す図
である。図９を参照すると、Ｎ−層１５２、Ｐウエル５
３、Ｎウエル１５４、Ｎ＋層１５７、電極１５８、ポリ
シリコン層１５９、絶縁層１６０、Ｐ＋層１６１、Ｐ型
ポリシリコン層１６２、Ｎ型ポリシリコン層１６３から
なる、図に示すように、ＮｃｈＭＯＳＦＥＴ、ポリシリ
コン抵抗、ＰＮＰトランジスタ、ポリシリコンダイオー
ド、パワーＭＯＳＦＥＴが構成されている。
【００６０】図９に示す構成は、トランジスタをＮチャ
ネルＭＯＳＦＥＴで、抵抗をポリシリコン抵抗で、ダイ
オードをポリシリコンダイオードで構成したものであ、
保護機能内蔵パワーＭＯＳＦＥＴの一例として示す。な
お、図９において、Ｎ型をＰ型に、Ｐ型をＮ型にするこ
とにより、ＰチャネルパワーＭＯＳＦＥＴの場合で使用
するＰｃｈＭＯＳＦＥＴ、ＮＰＮトランジスタで構成し
てもよい。またパワーＭＯＳＦＥＴを同一基板上に備え
る構成としなくてもよい。また、各デバイスは、絶縁層
上に構成してもよいし、絶縁層下の単結晶中に構成して
もよい。
ネルＭＯＳＦＥＴで、抵抗をポリシリコン抵抗で、ダイ
オードをポリシリコンダイオードで構成したものであ、
保護機能内蔵パワーＭＯＳＦＥＴの一例として示す。な
お、図９において、Ｎ型をＰ型に、Ｐ型をＮ型にするこ
とにより、ＰチャネルパワーＭＯＳＦＥＴの場合で使用
するＰｃｈＭＯＳＦＥＴ、ＮＰＮトランジスタで構成し
てもよい。またパワーＭＯＳＦＥＴを同一基板上に備え
る構成としなくてもよい。また、各デバイスは、絶縁層
上に構成してもよいし、絶縁層下の単結晶中に構成して
もよい。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００６２】本発明の第１の効果は、入力電圧の絶対値
に関わらず、出力をオンオフあるいは入力電圧差を増幅
させることができる、ということである。
に関わらず、出力をオンオフあるいは入力電圧差を増幅
させることができる、ということである。
【００６３】その理由は、本発明においては、両入力電
圧の差電圧＋トランジスタ（図１の４）のスレショルド
電圧ＶＴを、ＶＴなるスレショルド電圧をもつ出力トラ
ンジスタ（図１の９）のゲートに印加することにより、
入力電圧の差電圧をそのままＶＴに重畳させ、入力電圧
の絶対値に関わらず、出力をオンオフあるいは入力電圧
差を増幅させることができるからである。
圧の差電圧＋トランジスタ（図１の４）のスレショルド
電圧ＶＴを、ＶＴなるスレショルド電圧をもつ出力トラ
ンジスタ（図１の９）のゲートに印加することにより、
入力電圧の差電圧をそのままＶＴに重畳させ、入力電圧
の絶対値に関わらず、出力をオンオフあるいは入力電圧
差を増幅させることができるからである。
【００６４】本発明の第２の効果は、抵抗内蔵トランジ
スタを不要としており、装置の小型化を図ることができ
る、ということである。
スタを不要としており、装置の小型化を図ることができ
る、ということである。
【００６５】その理由は、本発明においては、制御ＩＣ
の出力および制御ＧＮＤの電圧を引き上げ、その電圧を
コンパレータで比較することにより、抵抗内蔵トランジ
スタを用いずに、パワーＧＮＤ側から、制御ＩＣのハイ
レベル・ロウレベルを識別できる、ためである。
の出力および制御ＧＮＤの電圧を引き上げ、その電圧を
コンパレータで比較することにより、抵抗内蔵トランジ
スタを用いずに、パワーＧＮＤ側から、制御ＩＣのハイ
レベル・ロウレベルを識別できる、ためである。
【００６６】本発明の第３の効果は、検出温度のバラツ
キ範囲を狭くすることができる、ということである。
キ範囲を狭くすることができる、ということである。
【００６７】その理由は、絶対値バラツキよりも相対値
バラツキのほうが格段に小さいこと、およびダイオード
の絶対値バラツキは小さく、本発明においては、トラン
ジスタのＶＴ絶対値の影響を受けにくい回路構成とした
ためである。
バラツキのほうが格段に小さいこと、およびダイオード
の絶対値バラツキは小さく、本発明においては、トラン
ジスタのＶＴ絶対値の影響を受けにくい回路構成とした
ためである。
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第２の実施例の構成を示す図である。
【図３】本発明の第３の実施例の構成を示す図である。
【図４】本発明の第３の実施例の構成の別の例を示す図
である。
である。
【図５】本発明の第３の実施例の動作を説明するための
特性図である。
特性図である。
【図６】本発明の第４の実施例の構成を示す図である。
【図７】本発明の第４の実施例の構成の別の例を示す図
である。
である。
【図８】本発明の第４の実施例の動作を説明するための
特性図である。
特性図である。
【図９】本発明を半導体装置に作成した場合の構成の一
例を示す断面図である。
例を示す断面図である。
【図１０】従来の比較増幅検出回路を示す図である。
【図１１】図１０に示した回路の動作を説明するための
特性図である。
特性図である。
【図１２】従来の別の比較増幅検出回路の構成を示す図
である。
である。
【図１３】従来の別の比較増幅検出回路の構成を示す図
であり、（Ａ）は回路構成、（Ｂ）は動作を説明するた
めの図である。
であり、（Ａ）は回路構成、（Ｂ）は動作を説明するた
めの図である。
１ 電源 ２、４、５、７、８、９、１０１、１０３、１０７、１
０９、１１０、１１３、１１４、２０１、２０２、２０
３、２０４、２０５、２０６、２０７、２０８、２０
９、２１３、２１６、２２３、２２５、２２６ トラン
ジスタ ３、６、１９、２０、２１、２２、２３、１０５、１０
６、１０８、１１２、１１５、１１６、２１１、２１
２、２１４、２１５、２１７、２１８ 抵抗 １０、１１ 入力 １２ 出力 １３ 制御ＩＣ １４ 電源端子 １５ 制御出力端子 １６ 制御ＧＮＤ １７ ＧＮＤ間変動電圧 １８ パワーＧＮＤ ２４ コンパレータ １０２、１０４、１１１、２２４ ダイオード群 １５１ Ｎ＋基板 １５２ Ｎ−層 １５３ Ｐwell １５４ Ｎwell １５５ Ｐ層 １５６ パワーＭＯＳＦＥＴドレイン電極 １５７ Ｎ＋層 １５８ 電極 １５９ ポリシリコン層 １６０ 絶縁層 １６１ Ｐ＋層 １６２ Ｐ型ポリシリコン層 １６３ Ｎ型ポリシリコン層 ２１９ 定電圧ダイオード ２２０ ローサイドＩＰＤ ２２１ 負荷 ２２２ バッテリー
０９、１１０、１１３、１１４、２０１、２０２、２０
３、２０４、２０５、２０６、２０７、２０８、２０
９、２１３、２１６、２２３、２２５、２２６ トラン
ジスタ ３、６、１９、２０、２１、２２、２３、１０５、１０
６、１０８、１１２、１１５、１１６、２１１、２１
２、２１４、２１５、２１７、２１８ 抵抗 １０、１１ 入力 １２ 出力 １３ 制御ＩＣ １４ 電源端子 １５ 制御出力端子 １６ 制御ＧＮＤ １７ ＧＮＤ間変動電圧 １８ パワーＧＮＤ ２４ コンパレータ １０２、１０４、１１１、２２４ ダイオード群 １５１ Ｎ＋基板 １５２ Ｎ−層 １５３ Ｐwell １５４ Ｎwell １５５ Ｐ層 １５６ パワーＭＯＳＦＥＴドレイン電極 １５７ Ｎ＋層 １５８ 電極 １５９ ポリシリコン層 １６０ 絶縁層 １６１ Ｐ＋層 １６２ Ｐ型ポリシリコン層 １６３ Ｎ型ポリシリコン層 ２１９ 定電圧ダイオード ２２０ ローサイドＩＰＤ ２２１ 負荷 ２２２ バッテリー
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年９月１３日（１９９９．９．１
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】また、自動車電装用途で用いられている比
較器として、図１２に示すような回路が知られている。
制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、
パワーＧＮＤ１８上に構成されたバッテリー２２２、ロ
ーサイドＩＰＤ（インテリジェント・パワー・デバイ
ス）２２０、負荷２２１と、インターフェイスのための
抵抗２１１、２１２、２１４、２１５、２１７、２１
８、トランジスタ２１３、２１６、定電圧ダイオード２
１９と、を備えて構成されている。
較器として、図１２に示すような回路が知られている。
制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、
パワーＧＮＤ１８上に構成されたバッテリー２２２、ロ
ーサイドＩＰＤ（インテリジェント・パワー・デバイ
ス）２２０、負荷２２１と、インターフェイスのための
抵抗２１１、２１２、２１４、２１５、２１７、２１
８、トランジスタ２１３、２１６、定電圧ダイオード２
１９と、を備えて構成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】
【課題を解決するための手段】前記目的を達成する本発
明の第１の視点による電圧比較回路は、第１、第２の入
力信号電圧を入力としバッファとして機能する第１のト
ランジスタ対と、前記第１のトランジスタ対にそれぞれ
第１、第２の抵抗を介して入力端及び出力端を接続して
なるカレントミラー回路を構成する第２のトランジスタ
対と、前記カレントミラー回路の出力端電位を入力とす
る出力段トランジスタと、を備える。
明の第１の視点による電圧比較回路は、第１、第２の入
力信号電圧を入力としバッファとして機能する第１のト
ランジスタ対と、前記第１のトランジスタ対にそれぞれ
第１、第２の抵抗を介して入力端及び出力端を接続して
なるカレントミラー回路を構成する第２のトランジスタ
対と、前記カレントミラー回路の出力端電位を入力とす
る出力段トランジスタと、を備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】本発明の第２の視点による比較増幅検出回
路は、電位の異なる第１、第２のグランドを有する回路
において、第１のグランド上の第１の電源と、第２のグ
ランド上の第２の電源とを接続し、前記第１の電源電位
と、前記第１のグランドと前記第１の電源間に接続され
た第１の制御回路の出力電位とを抵抗で分圧した電位
と、前記第１の電源電位と前記第１のグランド電位とを
抵抗で分圧した電位を電圧比較器に入力する。
路は、電位の異なる第１、第２のグランドを有する回路
において、第１のグランド上の第１の電源と、第２のグ
ランド上の第２の電源とを接続し、前記第１の電源電位
と、前記第１のグランドと前記第１の電源間に接続され
た第１の制御回路の出力電位とを抵抗で分圧した電位
と、前記第１の電源電位と前記第１のグランド電位とを
抵抗で分圧した電位を電圧比較器に入力する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】本発明の第３の視点による温度検出回路
は、直列接続された第１のダイオード群と、直列接続さ
れた第２のダイオード群と、前記第１、第２のダイオー
ド群に流れる電流の負荷をなす第１、第２の負荷素子
と、前記第１、第２のダイオード群と前記第１、第２の
負荷素子との接続点電位を入力とする電圧比較器と、を
備え、前記第１、第２のダイオード群のダイオードの段
数が異なる。
は、直列接続された第１のダイオード群と、直列接続さ
れた第２のダイオード群と、前記第１、第２のダイオー
ド群に流れる電流の負荷をなす第１、第２の負荷素子
と、前記第１、第２のダイオード群と前記第１、第２の
負荷素子との接続点電位を入力とする電圧比較器と、を
備え、前記第１、第２のダイオード群のダイオードの段
数が異なる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】また本発明の第４の視点による温度検出回
路は、カレントミラー回路の入力側を構成する第１のト
ランジスタがダイオードを介してグランドに接続される
とともに、能動負荷をなす第３のトランジスタと第１の
抵抗を介して電源に接続され、前記カレントミラー回路
の出力側を構成する第２のトランジスタは第２の抵抗を
介して電源に接続され、前記第１、第２の抵抗の端子電
位を入力とする電圧比較器と、を備える。
路は、カレントミラー回路の入力側を構成する第１のト
ランジスタがダイオードを介してグランドに接続される
とともに、能動負荷をなす第３のトランジスタと第１の
抵抗を介して電源に接続され、前記カレントミラー回路
の出力側を構成する第２のトランジスタは第２の抵抗を
介して電源に接続され、前記第１、第２の抵抗の端子電
位を入力とする電圧比較器と、を備える。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】｛（入力（図１の１１）電圧）−（トラン
ジスタ（図１の５）のスレショルドＶＴ）−（抵抗（図
１の６）×Ｉ０）｝ なる電圧が、トランジスタ（図１の９）にゲート電圧と
して印加され、トランジスタ（図１の２）とトランジス
タ（図１の５）、抵抗（図１の３）と抵抗（図１の
６）、トランジスタ（図１の４）とトランジスタ（図１
の７）を、同じ特性（トランジスはチャネル幅Ｗ、チャ
ネル長Ｌ、又はＷ／Ｌ比を合わせる、抵抗は例えば同一
サイズ）のものにすることにより、トランジスタ（図１
の９）のゲート電圧が、 ｛（入力（図１の１０）電圧）−（入力（図１の１１）
電圧）＋（トランジスタ（図１の４）のスレショルド電
圧ＶＴ）｝ となり、入力電圧の絶対値に関わらず、出力をオン・オ
フあるいは入力電圧差を増幅させることができる。
ジスタ（図１の５）のスレショルドＶＴ）−（抵抗（図
１の６）×Ｉ０）｝ なる電圧が、トランジスタ（図１の９）にゲート電圧と
して印加され、トランジスタ（図１の２）とトランジス
タ（図１の５）、抵抗（図１の３）と抵抗（図１の
６）、トランジスタ（図１の４）とトランジスタ（図１
の７）を、同じ特性（トランジスはチャネル幅Ｗ、チャ
ネル長Ｌ、又はＷ／Ｌ比を合わせる、抵抗は例えば同一
サイズ）のものにすることにより、トランジスタ（図１
の９）のゲート電圧が、 ｛（入力（図１の１０）電圧）−（入力（図１の１１）
電圧）＋（トランジスタ（図１の４）のスレショルド電
圧ＶＴ）｝ となり、入力電圧の絶対値に関わらず、出力をオン・オ
フあるいは入力電圧差を増幅させることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】また本発明の他の視点によれば、制御ＩＣ
の出力および制御ＧＮＤの電圧を引き上げ、その電圧を
コンパレータで比較する。より具体的には、制御ＩＣの
出力電圧（図２の１５）を電源方向へ引き上げるため
の、抵抗あるいはトランジスタ（図２の１９）と、抵抗
（図２の２０）と；制御ＧＮＤの電圧を引き上げるため
の、抵抗あるいはトランジスタ（図２の２１）と、抵抗
（図２の２２）と；コンパレータ（図２の２４）とを有
する。
の出力および制御ＧＮＤの電圧を引き上げ、その電圧を
コンパレータで比較する。より具体的には、制御ＩＣの
出力電圧（図２の１５）を電源方向へ引き上げるため
の、抵抗あるいはトランジスタ（図２の１９）と、抵抗
（図２の２０）と；制御ＧＮＤの電圧を引き上げるため
の、抵抗あるいはトランジスタ（図２の２１）と、抵抗
（図２の２２）と；コンパレータ（図２の２４）とを有
する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】制御出力端子（図２の１５）の電圧と、制
御ＧＮＤ（図２の１６）との関係は、ＧＮＤ間変動電圧
（図２の１７）に関わらないため、その両者の電圧をコ
ンパレータ（図２の２４）で比較する。即ち、その両者
の電圧を、抵抗（図２の１９、２０、２１、２２）を用
いて、電源端子（図２の１４）との間に分圧して得られ
る電圧とし、あるいは抵抗（図２の１９、２１）の代わ
りに、デプレション型トランジスタ等による定電流源を
構成し、その両者の電圧を、夫々一定電圧引き上げた電
圧をコンパレータ（図２の２４）で比較する。
御ＧＮＤ（図２の１６）との関係は、ＧＮＤ間変動電圧
（図２の１７）に関わらないため、その両者の電圧をコ
ンパレータ（図２の２４）で比較する。即ち、その両者
の電圧を、抵抗（図２の１９、２０、２１、２２）を用
いて、電源端子（図２の１４）との間に分圧して得られ
る電圧とし、あるいは抵抗（図２の１９、２１）の代わ
りに、デプレション型トランジスタ等による定電流源を
構成し、その両者の電圧を、夫々一定電圧引き上げた電
圧をコンパレータ（図２の２４）で比較する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】あるいは、温度により端子間電圧を変化さ
せるダイオード（図６、図７の１１１）と、その電圧変
化を電流増幅させるカレントミラー回路（図６、図７の
１１０、１１３）と、電流変化を電圧に変える抵抗（図
６の１０８、１１２、図７の１１５、１１６）と、コン
パレータ（図６、図７の２４）とを有する。
せるダイオード（図６、図７の１１１）と、その電圧変
化を電流増幅させるカレントミラー回路（図６、図７の
１１０、１１３）と、電流変化を電圧に変える抵抗（図
６の１０８、１１２、図７の１１５、１１６）と、コン
パレータ（図６、図７の２４）とを有する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】あるいは、温度により端子間電圧が変化す
るダイオード（図６、図７の１１１）により、カレント
ミラー回路（図６、図７の１１０、１１３）の電流増幅
を変化させ、電流変化を電圧に変える抵抗（図６の１０
８、１１２および図７の１１５、１１６）の電圧変化
を、コンパレータ（図６、図７の２４）で検出する。
るダイオード（図６、図７の１１１）により、カレント
ミラー回路（図６、図７の１１０、１１３）の電流増幅
を変化させ、電流変化を電圧に変える抵抗（図６の１０
８、１１２および図７の１１５、１１６）の電圧変化
を、コンパレータ（図６、図７の２４）で検出する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】トランジスタ２とトランジスタ５、抵抗３
と抵抗６、トランジスタ４とトランジスタ７を同じ特性
（幅、長さを合わせる等）とにしておくことにより、ト
ランジスタ２とトランジスタ５のスレショルド電圧は等
しく（ＶＴ２＝ＶＴ５＝ＶＴ）、抵抗３と抵抗６の抵抗
値が等しく（Ｒ３＝Ｒ６＝Ｒ）、トランジスタ９のゲー
ト電圧は、次式（３）で表される。
と抵抗６、トランジスタ４とトランジスタ７を同じ特性
（幅、長さを合わせる等）とにしておくことにより、ト
ランジスタ２とトランジスタ５のスレショルド電圧は等
しく（ＶＴ２＝ＶＴ５＝ＶＴ）、抵抗３と抵抗６の抵抗
値が等しく（Ｒ３＝Ｒ６＝Ｒ）、トランジスタ９のゲー
ト電圧は、次式（３）で表される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】図２は、本発明の第２の実施例の構成を示
す図である。図２を参照すると、本発明の第２の実施例
は、制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１
３、電源端子１４と制御ＩＣ１３の制御出力端子１５間
に接続された抵抗１９、２０と、電源端子１４と制御Ｇ
ＮＤ間に接続された抵抗２１、２２と、パワーＧＮＤ１
８と電源端子１４を電源とし、抵抗１９、２０による分
圧電位、抵抗２１、２２による分圧電位を入力とするコ
ンパレータ２４と、を備え、コンパレータ２４は、図１
に示した前記実施例と同一のものである。
す図である。図２を参照すると、本発明の第２の実施例
は、制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１
３、電源端子１４と制御ＩＣ１３の制御出力端子１５間
に接続された抵抗１９、２０と、電源端子１４と制御Ｇ
ＮＤ間に接続された抵抗２１、２２と、パワーＧＮＤ１
８と電源端子１４を電源とし、抵抗１９、２０による分
圧電位、抵抗２１、２２による分圧電位を入力とするコ
ンパレータ２４と、を備え、コンパレータ２４は、図１
に示した前記実施例と同一のものである。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】なお、抵抗１９および抵抗２１の代わり
に、デプレション型トランジスタ等による定電流源を構
成し、制御出力端子１５および制御ＧＮＤ１６の電圧
を、抵抗２０、あるいは、抵抗２２×各定電流値によ
り、夫々一定電圧だけ引き上げたものを、コンパレータ
２４で比較してもよい。
に、デプレション型トランジスタ等による定電流源を構
成し、制御出力端子１５および制御ＧＮＤ１６の電圧
を、抵抗２０、あるいは、抵抗２２×各定電流値によ
り、夫々一定電圧だけ引き上げたものを、コンパレータ
２４で比較してもよい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】また、ダイオード群１０２、ダイオード群
１０４の代わりに、図４に示すように、トランジスタ１
０７のエミッタ・ベース間、およびベース・コレクタ間
に、それぞれ抵抗１０５、１０６を接続し、トランジス
タ１０７のエミッタ・ベータ間の電圧をＶＢＥ、抵抗１
０５、１０６の抵抗値Ｒ１０５、Ｒ１０６とし、ダイオ
ード（群）の順電圧降下をＶＦとして、 ＶＢＥ＝ＶＦ×（Ｒ１０５＋Ｒ１０６）／Ｒ１０５ とすることにより、図３では、ダイオードの順電圧降下
ＶＦの整数倍にしか設定できなかったものを、任意の値
に設定することができる。
１０４の代わりに、図４に示すように、トランジスタ１
０７のエミッタ・ベース間、およびベース・コレクタ間
に、それぞれ抵抗１０５、１０６を接続し、トランジス
タ１０７のエミッタ・ベータ間の電圧をＶＢＥ、抵抗１
０５、１０６の抵抗値Ｒ１０５、Ｒ１０６とし、ダイオ
ード（群）の順電圧降下をＶＦとして、 ＶＢＥ＝ＶＦ×（Ｒ１０５＋Ｒ１０６）／Ｒ１０５ とすることにより、図３では、ダイオードの順電圧降下
ＶＦの整数倍にしか設定できなかったものを、任意の値
に設定することができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】図６は、本発明の第４の実施例の構成を示
す図である。図６を参照すると、本発明の第４の実施例
は、カソードが接地されたダイオード１１１と、ソース
をダイオード１１１のアノードに接続し、ドレインとゲ
ートを接続したエンハンスメント型トランジスタ１１０
と、トランジスタ１１０のドレインにソースとゲートを
接続したデプレション型トランジスタ１０９と、トラン
ジスタ１０９のドレインと電源間に接続された抵抗１０
８と、ソースを接地し、ゲートをトランジスタ１１０の
ゲートに共通接続したエンハンスメント型トランジスタ
１１３と、トランジスタ１１３のドレインと電源間に接
続された抵抗１１２と、抵抗１０８とトランジスタ１０
９の接続点、抵抗１１２とトランジスタ１１３の接続点
電位を入力とするコンパレータ２４を備えて構成されて
いる。
す図である。図６を参照すると、本発明の第４の実施例
は、カソードが接地されたダイオード１１１と、ソース
をダイオード１１１のアノードに接続し、ドレインとゲ
ートを接続したエンハンスメント型トランジスタ１１０
と、トランジスタ１１０のドレインにソースとゲートを
接続したデプレション型トランジスタ１０９と、トラン
ジスタ１０９のドレインと電源間に接続された抵抗１０
８と、ソースを接地し、ゲートをトランジスタ１１０の
ゲートに共通接続したエンハンスメント型トランジスタ
１１３と、トランジスタ１１３のドレインと電源間に接
続された抵抗１１２と、抵抗１０８とトランジスタ１０
９の接続点、抵抗１１２とトランジスタ１１３の接続点
電位を入力とするコンパレータ２４を備えて構成されて
いる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】図９は、本発明の第５の実施例の構成を示
す図であり、図１、図２、図３、図６に示した回路をチ
ップ上に作成した場合の半導体基板断面の一例を示す図
である。図９を参照すると、Ｎ−層１５２、Ｐウエル１
５３、Ｎウエル１５４、Ｐ層１５５、Ｎ＋層１５７、電
極１５８、ポリシリコン層１５９、絶縁層１６０、Ｐ＋
層１６１、Ｐ型ポリシリコン層１６２、Ｎ型ポリシリコ
ン層１６３からなる、図に示すように、ＮｃｈＭＯＳＦ
ＥＴ、ポリシリコン抵抗、ＰＮＰトランジスタ、ポリシ
リコンダイオード、パワーＭＯＳＦＥＴが構成されてい
る。
す図であり、図１、図２、図３、図６に示した回路をチ
ップ上に作成した場合の半導体基板断面の一例を示す図
である。図９を参照すると、Ｎ−層１５２、Ｐウエル１
５３、Ｎウエル１５４、Ｐ層１５５、Ｎ＋層１５７、電
極１５８、ポリシリコン層１５９、絶縁層１６０、Ｐ＋
層１６１、Ｐ型ポリシリコン層１６２、Ｎ型ポリシリコ
ン層１６３からなる、図に示すように、ＮｃｈＭＯＳＦ
ＥＴ、ポリシリコン抵抗、ＰＮＰトランジスタ、ポリシ
リコンダイオード、パワーＭＯＳＦＥＴが構成されてい
る。
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正２２】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
Claims (15)
- 【請求項１】第１、第２の入力信号電圧を入力としバッ
ファとして機能する第１のトランジスタ対と、 前記第１のトランジスタ対にそれぞれ第１及び第２の抵
抗を介して入力端及び出力端を接続してなるカレントミ
ラー回路をなす第２のトランジスタ対と、 前記カレントミラー回路の出力端電位を入力とする出力
段トランジスタと、 を備えたことを特徴とする電圧比較回路。 - 【請求項２】電源・グランド間に第１、第２の電流路を
備え、前記第１の電流路が、第１の入力信号を入力する
第１のトランジスタと第１の抵抗とを含み、前記第２の
電流路が、第２の入力信号を入力する第２のトランジス
タと第２の抵抗とを含み、前記第１の電流路をなす前記
第１の抵抗に入力端が接続され、前記第２の電流路をな
す前記第２の抵抗に出力端が接続したカレントミラー回
路を備え、 前記カレントミラー回路の出力端電位を入力とする出力
段トランジスタと、 を備えたことを特徴とする電圧比較回路。 - 【請求項３】前記出力段トランジスタの出力が出力端子
に接続するとともに負荷素子に接続され、反転増幅型出
力回路を構成してなることを特徴とする請求項１又は２
記載の電圧比較回路。 - 【請求項４】第１、第２の入力信号電圧をゲート入力し
ドレインが電源に接続されてなるソースフォロワ構成の
第１、第２のトランジスタと、 前記第１、第２のトランジスタのソースに一端がそれぞ
れ接続された第１、第２の抵抗と、 カレントミラー回路を構成し、ソースが接地されドレイ
ンとゲートとを接続して前記第１の抵抗の他端に接続し
た第３のトランジスタと、ソースが接地されドレインを
前記第２の抵抗の他端に接続しゲートを前記第３のトラ
ンスジスタのゲートと共通接続した第４のトランジスタ
と、 ソースが接地され前記第４のトランジスタのドレイン電
位をゲート入力としドレインが出力端子に接続された第
５のトランジスタと、 前記電源と前記第５のトランジスタのドレイン間に接続
された負荷素子と、 を備えたことを特徴とする電圧比較回路。 - 【請求項５】第１、第２の入力信号電圧をベース入力し
コレクタが電源に接続されエミッタフォロワ構成の第
１、第２のトランジスタと、 前記第１、第２のトランジスタのエミッタに一端がそれ
ぞれ接続された第１、第２の抵抗と、 カレントミラー回路を構成し、エミッタが接地されコレ
クタとベースを接続して前記第１の抵抗の他端に接続し
た第３のトランジスタと、エミッタが接地されコレクタ
を前記第２の抵抗の他端に接続しベースを前記第３のト
ランスジスタのベースと共通接続した第４のトランジス
タと、 エミッタが接地され前記第４のトランジスタのコレクタ
電位をベース入力としコレクタを出力端子に接続した第
５のトランジスタと、 前記電源と前記第５のトランジスタのコレクタ間に接続
された負荷素子と、 を備えたことを特徴とする電圧比較回路。 - 【請求項６】電位の異なる第１、第２のグランドを有す
る回路において、 前記第１のグランド上の第１の電源と、前記第２のグラ
ンド上の第２の電源とを接続し、前記第１の電源電位
と、前記第１のグランドと前記第１の電源間に接続され
た第１の制御回路の出力電位との間の電位を、第１、第
２の抵抗素子で分圧した電位と、前記第１の電源電位と
前記第１のグランド電位との間の電位を、第３、第４の
抵抗素子で分圧した電位を、電圧比較器に入力する、こ
とを特徴とする比較増幅検出回路。 - 【請求項７】請求項６記載の比較増幅検出回路におい
て、前記電圧比較器が、請求項１乃至５のいずれか一に
記載の電圧比較回路からなる比較増幅検出回路。 - 【請求項８】前記第２、第３の抵抗素子をデプレション
型トランジスタで構成したことを特徴とする請求項６記
載の比較増幅検出回路。 - 【請求項９】直列接続された第１のダイオード群と、直
列接続された第２のダイオード群と、前記第１、第２の
ダイオード群にそれぞれ流れる電流の負荷をなす第１、
第２の負荷素子と、前記第１、第２のダイオード群と前
記第１、第２の負荷素子との接続点電位を入力とする電
圧比較器と、を備え、 前記第１、第２のダイオード群のダイオードの段数が異
なる、ことを特徴とする温度検出回路。 - 【請求項１０】直列接続された第１のトランジスタ群
と、直列接続された第２のトランジスタ群と、前記第
１、第２のダイオード群に電流をそれぞれ供給する第
１、第２の電流源と、前記第１、第２のダイオード群と
前記第１、第２の電流源との接続点電位を入力とする電
圧比較器と、を備え、 前記第１、第２のダイオード群のダイオードの段数が異
なる、ことを特徴とする温度検出回路。 - 【請求項１１】前記ダイオード群の代わりに、エミッタ
・ベース間、およびベース・コレクタ間に、それぞれ第
１、第２の抵抗を接続したトランジスタを備えた、こと
を特徴とする請求項９又は１０記載の温度検出回路。 - 【請求項１２】前記第１、第２の電流源がともにデプレ
ション型トランジスタよりなることを特徴とする請求項
９記載の温度検出回路。 - 【請求項１３】カレントミラー回路の入力側を構成する
第１のトランジスタが、ダイオードを介してグランドに
接続されるとともに、電流源をなす第３のトランジスタ
と第１の抵抗を介して電源に接続され、前記カレントミ
ラー回路の出力側を構成する第２のトランジスタは第２
の抵抗を介して電源に接続され、前記第１、第２の抵抗
の端子電位を入力とする電圧比較器と、 を備えたことを特徴とする温度検出回路。 - 【請求項１４】カレントミラー回路の入力側を構成する
第１のトランジスタがダイオードを介してグランドに接
続され、 第１、第２の抵抗の共通接続点と電源との間に電流源を
なす第３のトランジスタが接続され、 前記カレントミラー回路の入力側、出力側を構成する第
１、第２のトランジスタが前記第１、第２の抵抗にそれ
ぞれ接続し、前記第１、第２のトランジスタと前記第
１、第２の抵抗との接続点電位を入力とする電位比較器
と、を備えたことを特徴とする温度検出回路。 - 【請求項１５】請求項９、１０、１３、１４のいずれか
一に記載の温度検出回路において、前記電圧比較器が請
求項１乃至５のいずれか一に記載の電圧比較器からなる
温度検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26383698A JP3319406B2 (ja) | 1998-09-18 | 1998-09-18 | 比較増幅検出回路 |
| EP99118250A EP0994335A3 (en) | 1998-09-18 | 1999-09-14 | Comparing and amplifying detector circuit |
| EP02024734A EP1286143A3 (en) | 1998-09-18 | 1999-09-14 | Comparing and amplifying detector circuit |
| US09/397,279 US6316971B1 (en) | 1998-09-18 | 1999-09-16 | Comparing and amplifying detector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26383698A JP3319406B2 (ja) | 1998-09-18 | 1998-09-18 | 比較増幅検出回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383176A Division JP3657193B2 (ja) | 2000-12-18 | 2000-12-18 | 温度検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101403A true JP2000101403A (ja) | 2000-04-07 |
| JP3319406B2 JP3319406B2 (ja) | 2002-09-03 |
Family
ID=17394908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26383698A Expired - Fee Related JP3319406B2 (ja) | 1998-09-18 | 1998-09-18 | 比較増幅検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6316971B1 (ja) |
| EP (2) | EP1286143A3 (ja) |
| JP (1) | JP3319406B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017320A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | サーマルリミッタ回路 |
| US8093939B2 (en) | 2009-02-27 | 2012-01-10 | Renesas Electronics Corporation | Level shift circuit and switching circuit including the same |
| JP2016170152A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社豊田中央研究所 | センサ駆動回路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476419B2 (ja) * | 2000-06-28 | 2003-12-10 | Ｎｅｃエレクトロニクス株式会社 | 半導体回路 |
| US6750699B2 (en) * | 2000-09-25 | 2004-06-15 | Texas Instruments Incorporated | Power supply independent all bipolar start up circuit for high speed bias generators |
| US6771116B1 (en) * | 2002-06-27 | 2004-08-03 | Richtek Technology Corp. | Circuit for producing a voltage reference insensitive with temperature |
| US7118273B1 (en) * | 2003-04-10 | 2006-10-10 | Transmeta Corporation | System for on-chip temperature measurement in integrated circuits |
| US7255476B2 (en) * | 2004-04-14 | 2007-08-14 | International Business Machines Corporation | On chip temperature measuring and monitoring circuit and method |
| US20060028257A1 (en) * | 2004-08-03 | 2006-02-09 | Hong Huang | System and method for over-temperature protection sensing employing MOSFET on-resistance Rds_on |
| US20060203883A1 (en) * | 2005-03-08 | 2006-09-14 | Intel Corporation | Temperature sensing |
| EP1753129B1 (en) * | 2005-08-10 | 2011-07-20 | Semiconductor Components Industries, LLC | Receiver with high input range |
| DE602007002105D1 (de) * | 2006-04-28 | 2009-10-08 | Semiconductor Energy Lab | Halbleiterbauelement |
| US8354724B2 (en) * | 2007-03-26 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| WO2010035608A1 (en) | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2010109838A (ja) * | 2008-10-31 | 2010-05-13 | Nec Electronics Corp | レベルシフト回路 |
| US10132696B2 (en) * | 2014-07-11 | 2018-11-20 | Infineon Technologies Ag | Integrated temperature sensor for discrete semiconductor devices |
| JP6436728B2 (ja) * | 2014-11-11 | 2018-12-12 | エイブリック株式会社 | 温度検出回路及び半導体装置 |
| US10018515B2 (en) * | 2015-09-16 | 2018-07-10 | Qualcomm Incorporated | Transistor temperature sensing |
| JP6542103B2 (ja) * | 2015-11-09 | 2019-07-10 | エイブリック株式会社 | 過熱検出回路、過熱保護回路、及び半導体装置 |
| DE102015223470A1 (de) * | 2015-11-26 | 2017-06-01 | Robert Bosch Gmbh | Halbleiterbauelement mit einem Substrat und einem ersten Temperaturmesselement sowie Verfahren zum Bestimmen eines durch ein Halbleiterbauelement fließenden Stromes sowie Steuergerät für ein Fahrzeug |
| GB2590976B (en) * | 2020-01-13 | 2022-04-20 | Nokia Technologies Oy | Semiconductor based temperature sensor |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4047059A (en) * | 1976-05-24 | 1977-09-06 | Rca Corporation | Comparator circuit |
| US4323854A (en) * | 1980-01-30 | 1982-04-06 | Control Data Corporation | Temperature compensated current source |
| JPS5711525A (en) | 1980-06-25 | 1982-01-21 | Nec Corp | Comparing circuit |
| US4319181A (en) * | 1980-12-24 | 1982-03-09 | Motorola, Inc. | Solid state current sensing circuit |
| DE3124289A1 (de) * | 1981-06-19 | 1983-01-05 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur erzeugung einer von einer wechselspannung abhaengigen steuergleichspannung |
| US4560921A (en) * | 1984-06-15 | 1985-12-24 | National Semiconductor Corporation | Comparator circuit with built in reference |
| JPS63243729A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | 温度検出回路 |
| JPH07113861B2 (ja) * | 1988-01-29 | 1995-12-06 | 株式会社日立製作所 | 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路 |
| GB2224846A (en) * | 1988-11-14 | 1990-05-16 | Philips Electronic Associated | Temperature sensing circuit |
| FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
| GB2248151A (en) * | 1990-09-24 | 1992-03-25 | Philips Electronic Associated | Temperature sensing and protection circuit. |
| US5262713A (en) * | 1991-01-31 | 1993-11-16 | Texas Instruments Incorporated | Current mirror for sensing current |
| JP3042012B2 (ja) * | 1991-04-19 | 2000-05-15 | 日本電気株式会社 | パワーオンリセット装置 |
| JPH0514073A (ja) * | 1991-06-28 | 1993-01-22 | Fuji Electric Co Ltd | 差動増幅器及び比較器 |
| US5336943A (en) * | 1991-07-19 | 1994-08-09 | U.S. Philips Corporation | Temperature sensing circuit |
| JP3018816B2 (ja) * | 1993-02-22 | 2000-03-13 | 株式会社日立製作所 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
| EP0678984B1 (en) * | 1994-04-15 | 2000-07-26 | STMicroelectronics S.r.l. | High-to-low-voltage signal level shift circuit |
| US5614872A (en) * | 1994-11-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device having CR oscillation circuit and reset circuit |
| TW342555B (en) * | 1995-09-27 | 1998-10-11 | Matsushita Electric Ind Co Ltd | Function generating circuit |
| JP3348576B2 (ja) * | 1995-11-10 | 2002-11-20 | ソニー株式会社 | 温度検出装置、これを搭載した半導体素子およびこれを用いたオートフォーカスシステム |
| JP3358459B2 (ja) * | 1996-09-12 | 2002-12-16 | 株式会社デンソー | 温度検出回路 |
| US5894234A (en) * | 1997-04-30 | 1999-04-13 | Lucent Technologies Inc. | Differential comparator with fixed and controllable hysteresis |
-
1998
- 1998-09-18 JP JP26383698A patent/JP3319406B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-14 EP EP02024734A patent/EP1286143A3/en not_active Withdrawn
- 1999-09-14 EP EP99118250A patent/EP0994335A3/en not_active Withdrawn
- 1999-09-16 US US09/397,279 patent/US6316971B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017320A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | サーマルリミッタ回路 |
| JP4582063B2 (ja) * | 2006-07-07 | 2010-11-17 | ヤマハ株式会社 | サーマルリミッタ回路 |
| US8093939B2 (en) | 2009-02-27 | 2012-01-10 | Renesas Electronics Corporation | Level shift circuit and switching circuit including the same |
| JP2016170152A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社豊田中央研究所 | センサ駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1286143A3 (en) | 2004-01-14 |
| EP1286143A2 (en) | 2003-02-26 |
| JP3319406B2 (ja) | 2002-09-03 |
| EP0994335A2 (en) | 2000-04-19 |
| EP0994335A3 (en) | 2000-05-17 |
| US6316971B1 (en) | 2001-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| US7268529B2 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
| US4529897A (en) | Analog switch device having threshold change reducing means | |
| JP3246807B2 (ja) | 半導体集積回路装置 | |
| US6351111B1 (en) | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor | |
| KR100756317B1 (ko) | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로 | |
| JP2891297B2 (ja) | 電圧電流変換回路 | |
| US7901134B2 (en) | Semiconductor temperature sensor | |
| JPH1022750A (ja) | 低電圧演算増幅器の入力段および方法 | |
| US20090001958A1 (en) | Bandgap circuit | |
| JPH1051246A (ja) | 低電圧演算増幅器とその方法 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| EP0472202B1 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| US5808501A (en) | Voltage level shifter and method | |
| JP3166678B2 (ja) | 半導体集積回路 | |
| US4580106A (en) | Differential amplifier with bipolar transistors which is compatible with standard complimentary MOS (CMOS) technology | |
| JP2560018B2 (ja) | Ｃｍｏｓ回路 | |
| US5515260A (en) | Current-voltage conversion circuit, current compressing and extension circuit, automatic exposure control system, and automatic exposure control system with built-in sensor | |
| JP3657193B2 (ja) | 温度検出回路 | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| JP3152340B2 (ja) | アナログスイッチ回路 | |
| EP0921619A2 (en) | A power source circuit of a semiconductor integrated circuit | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2914408B2 (ja) | 高耐圧集積回路 | |
| JPH05248962A (ja) | 半導体温度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| LAPS | Cancellation because of no payment of annual fees |