JP2000077352A - 半導体基板及び半導体基板の作製方法 - Google Patents

半導体基板及び半導体基板の作製方法

Info

Publication number
JP2000077352A
JP2000077352A JP11156442A JP15644299A JP2000077352A JP 2000077352 A JP2000077352 A JP 2000077352A JP 11156442 A JP11156442 A JP 11156442A JP 15644299 A JP15644299 A JP 15644299A JP 2000077352 A JP2000077352 A JP 2000077352A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
manufacturing
hydrogen
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11156442A
Other languages
English (en)
Other versions
JP3762144B2 (ja
Inventor
Kiyobumi Sakaguchi
清文 坂口
Nobuhiko Sato
信彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15644299A priority Critical patent/JP3762144B2/ja
Priority to US09/332,102 priority patent/US6313014B1/en
Priority to TW088110033A priority patent/TW468278B/zh
Priority to EP99304716A priority patent/EP0966034B1/en
Priority to DE69941652T priority patent/DE69941652D1/de
Priority to KR1019990023076A priority patent/KR100358638B1/ko
Priority to CNB991110749A priority patent/CN1155065C/zh
Publication of JP2000077352A publication Critical patent/JP2000077352A/ja
Application granted granted Critical
Publication of JP3762144B2 publication Critical patent/JP3762144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 ＣＺバルクウエハに起因した欠陥（ＦＰＤ，
ＣＯＰ等）のない、あるいは低減されたＳｉ活性層を有
する半導体基材を提供する。 【解決手段】 図2Aに示すように、水素を含む還元性雰
囲気中で熱処理された表層部22を有する単結晶シリコン
基板21を用意する。図2Bに示すように、酸素をイオン注
入（打ち込み）し、イオン注入層24を形成する。その
後、所望の熱処理を行なうことで、イオン注入層24を利
用して埋め込み酸化膜（BOX）層25を形成する。こうし
てBOX層25上に、COP等の欠陥の非常に低減された単結晶
シリコン層（SOI層）26を有するSOI基板27が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板、及び
半導体基板の作製方法に関し、詳しくは、絶縁層上に単
結晶シリコン層を有するSOI（Silicon On Insulator）
基板の作製方法、及び当該方法により作製されたSOI基
板に関する。特に、SIMOX（Sepalation byIMplanted OX
ygen）と呼ばれる方法により作製されるSOI基板に関す
る。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １． 誘電体分離が容易で高集積化が可能、 ２． 対放射線耐性に優れている、 ３． 浮遊容量が低減され高速化が可能、 ４． ウエル工程が省略できる、 ５． ラッチアップを防止できる、 ６． 薄膜化による完全空乏型電界効果トランジスタが
可能、 等の優位点が得られる（これらは例えば次の文献に詳し
い。Special Issue:“Single-crystal silicon on non-
single-crystal insulators“;edited by G.W.Cullen,J
ournal of Crystal Growth,volume 63,no 3,pp 429〜59
0(1983)）。
【０００３】さらにここ数年においては、ＳＯＩが、Ｍ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（IEEE SOI conference 19
94）。
【０００４】また、支持基板上に絶縁層を介してSOI層
が存在するＳＯＩ構造を用いると、素子の下部に絶縁層
があるので、バルクＳｉウエハ上に素子を形成する場合
と比べて、素子分離プロセスが単純化できる結果、デバ
イスプロセス工程が短縮される。
【０００５】すなわち、高性能化と合わせて、バルクＳ
ｉ上のＭＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プ
ロセスコストのトータルでの低価格化が期待されてい
る。
【０００６】SOI基板の形成に関する研究は1970年代頃
から盛んであった。絶縁物であるサファイア基板の上に
単結晶Ｓｉをヘテロエピタキシャル成長する方法（SO
S：Sapphire on Silicon）や、多孔質Siの酸化による誘
電体分離によりSOI構造を形成する方法（ＦＩＰＯＳ：
Ｆｕｌｌｙ Ｉｓｏｌａｔｉｏｎ ｂｙ Ｐｏｒｏｕｓ
Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃｏｎ）、貼り合わせ法、
酸素イオン注入法がよく研究されている。
【０００７】この酸素イオン注入法とは、Ｋ．Ｉｚｕｍ
ｉによって始めて報告されたSIMOXと呼ばれる方法であ
る（K. Izumi, M. Doken and H. Ariyoshi：Electron.
Lett. 14, p.593（1978））。
【０００８】この方法は、図11Aに示すようにシリコン
ウエハ103に酸素イオンを1017〜1018／ｃｍ2程度注入す
る（図11B）。その後、アルゴン・酸素雰囲気中で1320
℃程度の高温でアニールし酸化層105を形成する（図11
C）。その結果、イオン注入の投影飛程（Rp）に相当す
る深さを中心に注入された酸素イオンが，Siと結合して
酸化Si層が形成され、SOI基板107を得るというものであ
る（以降、SIMOXを利用して作製されたSOI基板を「SIMO
Xウエハ」という）。
【０００９】このSOI基板に関しては、ＭＯＳＦＥＴの
高速化、低消費電力化を実現する基板として多くの報告
がなされている（Proceedings of 1994 IEEE Internati
onalSilicon-on-Insulator Conferenceに詳しい記載が
ある）。
【００１０】SOI基板を利用して作製される完全空乏型
ＭＯＳＦＥＴは、駆動力の向上に伴う高速化、低消費電
力化が期待されている。
【００１１】また、ＳＯＩ構造を用いると、素子の下部
に絶縁層があるので、バルクＳｉウエハ上に素子を形成
する場合と比べて、素子分離プロセスが単純化できる結
果、デバイスプロセス工程が短縮される。
【００１２】すなわち、高性能化と合わせて、バルクＳ
ｉ上のＭＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プ
ロセスコストのトータルでの低価格化も期待されてい
る。
【００１３】
【発明が解決しようとする課題】SIMOXウエハを作製す
るシリコン基板としては、一般にCZウエハが用いられて
いる。CZウエハとは、チョクラルスキー（CZochrlski）
法により作製される単結晶シリコン基板である。
【００１４】このCZウエハには、バルクウエハ特有の欠
陥であるCOP（Crystal OriginatedParticles）、FPD（F
low Pattern Defect）などのGrown‐in欠陥が含まれて
いる。
【００１５】このCOP（山本秀和、「大口径シリコンウ
エハへの要求課題」、第２３回ウルトラクリーンテクノ
ロジーカレッジ、（Ａｕｇ．１９９６））やFPD（Ｔ．
Ａｂｅ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔ．Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．Ｓｐｒｉｎｇ Ｍｅｅｔｎｇ ｖｏ
ｌ．９５−１，ｐｐ．５９６，（Ｍａｙ，１９９５））
のサイズは、およそ0.1〜0.2μm程度である。
【００１６】なお、COP、FPDの詳細については後述す
る。
【００１７】従来、このCZウエハを用いて超LSIを作製
する場合、上述のGrown‐in欠陥のサイズに対して充分
なマージンをもってデバイスが製造されていたためCOP
等がデバイス特性に与える影響はほとんど無かった。
【００１８】しかしながら、例えば、DRAMを例にとる
と、その設計ルールは、16M−DRAMで0.5μｍ、64M−DRA
Mでは、0.35μmと推移してきており、デバイス特性や歩
留まりにCOPが与える影響が顕著になってきている。
【００１９】とりわけ、1G−DRAMにおいては、設計ルー
ルは、0.1〜0.15μmになるといわれている。
【００２０】
【課題を解決するための手段】本発明の目的は、欠陥の
少ない半導体基板及びその作製方法を提供することにあ
る。
【００２１】本発明の別の目的は、SOI層にCOP、FPD、O
SFといったバルクシリコンウエハ特有の欠陥を含まな
い、あるいはより低減されたSOI基板の作製方法を提供
することにある。また、埋め込み酸化膜の質が優れたSO
I基板を提供することにある。
【００２２】本発明の半導体基板の作製方法は、水素ア
ニールされた単結晶シリコン基板を用意する工程、該単
結晶シリコン基板にイオンを打ち込み、イオン注入層を
形成する工程、及び該単結晶シリコン基板内部に埋め込
み絶縁膜を形成する工程を有することを特徴とする。
【００２３】さらに、本発明は、該水素アニールされた
単結晶シリコン基板を用意した後、該イオン注入層を形
成するに先だって、前記単結晶シリコン基板上に保護層
形成し、該保護層側からイオンを打ち込むことを特徴と
する。
【００２４】また、本発明は、該イオン注入層の形成に
先だって、該単結晶シリコン基板、あるいは保護層を有
する単結晶シリコン基板を洗浄することを特徴とする。
【００２５】また、本発明は、該埋め込み絶縁膜形成
後、酸化性雰囲気で熱処理することを特徴とする。
【００２６】
【発明の実施の形態】まず、本発明を図1に示すフロチ
ャートを用いて説明する。
【００２７】水素を含む還元性雰囲気で熱処理（以降、
「水素アニール」という。）された単結晶シリコン基板
を用意する（S1）。そして、該単結晶シリコン基板に酸
素をイオン注入し、イオン注入層を形成する（S2）。そ
の後、該単結晶シリコン基板を所望の条件下で熱処理
し、該単結晶シリコン基板内部に埋め込み酸化膜（BO
X：Buried Oxide）層を形成する（S3）。こうして、本
発明におけるSIMOXウエハが得られる。
【００２８】次に、より具体的に本発明を説明する。
【００２９】図2Aに示すように、水素を含む還元性雰囲
気中で熱処理された表層部22を有する単結晶シリコン基
板21を用意する。この表層部とは、バルクウエハ特有の
COPなどのGrown‐in欠陥や、OSF等の欠陥が非常に低減
された低欠陥層のことである（以降、表層部22を「低欠
陥層22」という場合もある。）。より具体的には、単結
晶シリコン基板２１内におけるＣＯＰ、ＦＰＤあるいは
ＯＳＦの数が、同一基板内の他の領域に比べて少ない層
である。なお、図2Aにおいては、水素アニールされてい
る表層部22と他の領域２３とが明確に分かれているよう
に示されているが、実際には、表層部22と領域23の境界
は必ずしも明瞭なものではない。
【００３０】次に、図2Bに示すように、酸素をイオン注
入（打ち込み）し、イオン注入層24を形成する。
【００３１】その後、所望の熱処理を行なうことで、イ
オン注入層24を利用して埋め込み酸化膜（BOX）層25を
形成する。こうしてBOX層25上に単結晶シリコン層（SOI
層）26を有するSOI基板27が得られる。
【００３２】本発明により、SOI層26表面、及び内部にC
OP等の欠陥を含まない、あるいはそれらの数が、通常の
バルクウエハに比べて非常に少ない高品質のSIMOXウエ
ハを得ることが可能になる。
【００３３】SIMOXウエハの作製に通常用いられるCZウ
エハには、COP、FPD、OSFといったバルクウエハ特有の
欠陥を多数内在あるいは、潜在的に内在させている。こ
れらの欠陥について、その原因の厳密な解明はなされて
いないが、いずれもウエハ中に含まれる酸素濃度との相
関が強く、酸素濃度が高いとCOP、OSF等の欠陥が発生し
やすいことが報告されている（例えば、シリコン結晶・
ウエハ技術の課題 （リアライズ社）p.５５）。
【００３４】ここで、OSF（酸化誘起積層欠陥）とは、
結晶ウエハの成長時にその核となる微小欠陥が導入さ
れ、酸化工程により顕在化するものである。例えば、ウ
エハ表面をウエット酸化することによってリング状のOS
Fが観察される場合がある。
【００３５】また、熱処理をしないで観察できるCOP、F
PDは、同一の原因による欠陥と考えられており、両者に
厳密な定義規定はないものの、凡そCOPとは、RCA洗浄液
の要素液の一つであるSC-1（NH4OH／H2O2）液にウエハ
を浸潤した後、光散乱を利用した微粒子検出器や異物検
査装置で検出できるエッチピットを指し、後者のFPD
は、Secco液（K2Cr2O7／ＨＦ／H2O）に30分程度浸漬し
た後、光学顕微鏡で観察されるエッチピットをいうもの
とされている。
【００３６】本発明においては、シリコン基板表面を水
素アニールし、上述のCOP等の欠陥を消滅、あるいはそ
れらの欠陥の数を低減させた表層部22を形成した後に、
シリコン基板へ酸素イオン注入を行ないBOX層25を形成
するので、SOI層26自体にもCOP等の欠陥の無い、あるい
は非常に少ない層となる。
【００３７】水素アニールによりCOPが消滅する原因に
ついて、図3を用いて説明する。
【００３８】図中31はCOPを、32はシリコン原子を、33
は酸化膜がついている様子をそれぞれ模式的に示したも
のである。
【００３９】COP31の内壁には、数nmの酸化膜33が存在
すると考えられている。そして、水素アニール処理を行
なった場合、水素の還元作用によりこの酸化膜33が除去
され、その後、Ｓｉ原子の再配列が起こり、欠陥部分は
徐々に埋まっていき、最終的にはCOP31は消滅すると考
えられている（電子材料、6月号、ｐ.22〜26（199
8））。
【００４０】なお、水素アニール処理を利用して高品質
のSIMOXウエハを得ようとする試みは、従来から行われ
ている。（適宜、図11A〜図11Cに付した番号を用いて説
明する。）
【００４１】特開平10−41241号公報においては、BOX層
105形成後に水素アニール処理を行なうことを開示して
いる。この水素アニール時の温度は、当該公報によれば
SOI層106内の格子間酸素の還元が行なわれる温度以上、
かつBOX層105の界面の酸化膜までが還元されない温度以
下の800℃から1000℃の範囲内で行なうとしている。
【００４２】図4は、図11B中の領域114の部分を拡大し
たものである。シリコンウエハ内の酸素イオン注入層44
における酸素濃度の分布は、投影飛程Rp（図中49）を中
心にかなり広範囲に分布する。そして、所定の熱処理を
施すと、酸素濃度の低い領域に存在する酸素は、酸素濃
度の高い投影飛程Ｒｐ49を中心に集まり、熱処理前の分
布に比べて、その分布は縮小する。なお、図４中の斜線
部の濃淡は、酸素濃度の高低を模式的に示すものであ
る。投影飛程４９を中心に酸素濃度が低くなっていく様
子を表わしている。
【００４３】しかしながら、イオン注入層44近傍にCOP4
1が存在すると、投影飛程49に酸素イオンが集まってく
るとともに、COP４１の周囲にも酸素が集まってしま
う。そして、ＣＯＰ４１は、図５に示すようにCOP５１
は、BOX層５５の形成前に比べて、ＢＯＸ層形成のため
の熱処理後ではより大きなものへと成長してしまう。こ
れは、前述のようにCOPは内壁に酸化膜を有しているた
め、COPの周囲に比べて酸素濃度が高くなっているため
と考えられる。
【００４４】BOX層５５形成後においては、特にBOX層５
５近傍のCOP５１は成長して大きくなり、ＢＯＸ層形成
後の工程でこのCOPを除去することは困難になる。
【００４５】また、特開昭64−72633号公報や特開平8−
46161号公報においては、シリコン基板に酸素イオン注
入を行なった後、BOX層105を形成する為の熱処理を、ア
ルゴン・酸素の混合ガス雰囲気ではなく、水素ガス雰囲
気中で行なうことを開示している。
【００４６】酸素イオン注入層１０４における酸素濃度
は、投影飛程Rpを中心としてかなり広範囲に分布しいる
が、熱処理によりこの分布は縮小しBOX層105が形成され
る。
【００４７】従って、水素アニールによりBOX層105の界
面付近に存在するCOPを消滅させようとした場合、BOX層
105の形成に寄与し得る酸素までもが還元され、そして
結果的に除去されてしまうことになる。すなわち、ＣＯ
Ｐの消滅とともに、ＢＯＸ層形成の為の酸素までもが失
われてしまい、BOX層の厚さが減少する恐れがある。
【００４８】本発明においては、シリコン基板への酸素
イオン注入工程前に、シリコン基板へ水素アニール処理
を行なう。
【００４９】（シリコン基板）シリコン基板としては、
バルクシリコンウエハ、特にCZウエハを用い、これを水
素アニールすることによりCOP等の欠陥少ない表層部22
を有する基板を用いることが好適である。
【００５０】また、水素アニールされるシリコン基板と
しては、CZウエハのみならず、MCZ法（Magnetic Field
Applied Czochralski Method）により作製したシリコン
ウエハ（以下、「MCZシリコンウエハ」という。）を用
いることもまた好ましいものである。MCZ法によりウエ
ハを作製する場合、CZ法に比べ、シリコン中に含まれる
COPのサイズの増大を抑制しながらウエハの作製ができ
ることが報告されている（電子材料 6月号（1998）, p.
22）。このＭＣＺシリコンウエハに、水素アニールを施
すと、CZウエハ以上により高品質な低欠陥層22を形成す
ることができる。
【００５１】水素アニールによりシリコン内部からボロ
ンあるいはリン等の不純物元素が外方拡散することを考
慮して、使用するシリコンウエハの比抵抗を定めるのも
また好ましいものである。
【００５２】（水素アニールによる低欠陥層形成工程）
通常、CZシリコンウエハには、1018atoms／cm3程度の酸
素が含まれるが、これを水素アニールすると、ウエハ中
の酸素は外方拡散し、ウエハ表面及びその近傍の酸素濃
度は低減する。
【００５３】この酸素濃度の低減により、ウエハ表層部
の改質が進み、COP、OSF等の欠陥が低減された表層部22
（以下、表層部を「低欠陥層」という場合もある。）を
形成することができる。
【００５４】また、COPに関しては、CZシリコンウエハ
には、105〜107／cm3の密度で、COPが存在し、例えば8
インチのCZウエハの場合、表面近傍には、単位ウエハ当
たり400〜500個程度のCOPが存在する。しかしながら、
このCZシリコンウエハを水素アニールすると、COPの数
は激減し、表面近傍でのその数は、10個程度になる。す
なわち実質的に無欠陥の層（DZ層；Denuded Zone）が形
成される。なお、本発明にいう「単位ウエハ当たり」と
は、一枚のウエハが占める表面積当たりのCOP等の数を
意味する。例えば、８インチウエハの場合、凡そ３２４
cm2当たりのCOPの数である。
【００５５】水素アニールにより形成される低欠陥層22
の厚さは、要求されるＳＯＩ層の厚さを考慮して500〜5
000nm程度の厚さに形成することが好ましい。
【００５６】低欠陥層22における酸素濃度は、5×1017
atoms／cm3以下、好ましくは1×1017atoms／cm3以下、
更に好ましくは5×1016 atoms／cm3以下である。
【００５７】低欠陥層22におけるCOPの密度が、単位体
積あたりでは、0個／cm3以上5×106個／cm3以下、好ま
しくは0個／cm3以上1×106個／cm3以下、更に好ましく
は、0個／cm3以上1×105個／cm3以下であることが望ま
しい。特に、表層部22の最表面からイオン打ち込みの投
影飛程までの深さ領域におけるCOPの密度が上記規定値
内であることが望ましい。
【００５８】また、単位ウエハ当たりでは、８インチウ
エハの場合、低欠陥層22におけるCOP個数が、0個以上、
500個以下、好ましくは0個以上100個以下、より好まし
くは0個以上、50個以下、更に好ましくは0個以上10個以
下であることが望ましい。特に、ウエハ表面における単
位ウエハ当たりのCOPの数が上記の、１００個以下の範
囲内であることが望ましい。
【００５９】なお、ウエハ表面でのCOPの分布は、ウエ
ハ中心から約６cm以内の中心付近に集中する傾向が強い
ので、ウエハ単位あたりのCOPの個数は、１２インチウ
エハ、あるいはそれ以上のウエハであっても８インチウ
エハの場合と同程度であることが望まれる。なお、「単
位ウエハ当たり」とは、「ウエハの面積当たり」を意味
し、例えば8インチの場合、単位ウエハ当たりというと
きには、およそ324cm2当たりのCOPの数である。
【００６０】また、ウエハ表面の単位面積あたりでは、
0個／cm2以上１.６個／cm2以下、より好ましくは０個／
cm2以上０．５個／cm2以下、更に好ましくは0個／cm2以
上０．０５個／cm2以下であることが望ましい。
【００６１】また、低欠陥層22におけるFPDの単位面積
当たりの数は、0個／cm2以上、5×102／cm2以下、より
好ましくは0個／cm2以上、1×102／cm2以下である。
【００６２】また、低欠陥層22をOSFで規定する場合に
は、単位面積当たりのOSFの密度が、0個／cm2以上100個
／cm2以下、より好ましくは0個／cm2以上50個／cm2以
下、更に好ましくは0個／cm2以上10個／cm2以下である
ことが望ましい。
【００６３】低欠陥層22を形成するには、水素を含む還
元性雰囲気で熱処理することにより行われるが、その雰
囲気は、100％水素ガス、あるいは水素と希ガス（Ar、
Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ等）の混合ガス、あるいは水素
と窒素の混合ガスで行なうことができる。
【００６４】水素アニール時の温度は、500℃以上、シ
リコン基板の融点以下、好ましくは800℃以上、シリコ
ン基板の融点以下、より好ましくは1000℃以上、シリコ
ン基板の融点以下で行なうことが望ましい。とくに、１
０００℃より大きく、かつシリコン基板の融点以下で水
素アニールすることにより、ＣＯＰ等の低減が十分に図
れる。シリコンの融点は、約1412℃である。
【００６５】酸素の拡散速度及び熱処理炉に与える負担
を考慮した場合、800℃以上1350℃以下であることが好
ましい。さらに好ましくは1000℃より大きく、1350℃以
下である。
【００６６】水素アニール時の水素を含む雰囲気圧力
は、大気圧、減圧、加圧のいずれの雰囲気でも構わない
が、大気圧若しくは大気圧（1×105Pa）以下、1×104Pa
以上で行なうことが好適である。また大気圧に対して−
100mmH2O程度の微減圧下で行なうこともより好適であ
る。特に、熱処理する際の炉の構成にもよるが、減圧化
で行なえば、酸素等の外方拡散によるCOP等の欠陥の低
減をより効果的に行なうことができる。
【００６７】水素アニールに用いる炉としては、通常用
いられる縦型熱処理炉や、横形熱処理炉を用いることが
できる。ヒーターとしては、抵抗加熱器や高周波加熱器
等を用いることができる。
【００６８】あるいはRTA（Rapid Thermal Annealing）
に用いられる熱放射を利用するランプ加熱により行なう
こともできる。この場合のラピッドアニール装置として
は、ハロゲンランプ、アークランプなどによる赤外線ア
ニール装置、キセノンフラッシュランプなどによるフラ
ッシュランプアニール装置などが用いられる。特にラン
プ加熱による場合は、短時間で水素アニールが可能とな
る。
【００６９】水素アニールに要する時間としては、数秒
〜数十時間、より好ましくは数秒から数時間で行なうこ
とができる。
【００７０】（酸素イオン注入工程）低欠陥層である表
層部22を有するシリコン基板21への酸素イオンの注入工
程に先だって、表層部22の表面を酸化して、シリコン基
板21上に酸化シリコン層を形成しておき、該酸化シリコ
ン層側から酸素をイオン注入することは好ましいもので
ある。酸化の方法としては、熱酸化が挙げられる。具体
的には、窒素をキャリアガスとして酸素ガスを流す、い
わゆるドライＯ2酸化，加熱水を通して酸素ガスを供給
するウエットＯ2酸化，スチームによるスチーム酸化
（１００％）、あるいは、スチームと一緒に窒素ガスを
流すスチーム酸化、水素ガスと酸素ガスを燃焼させ、水
蒸気にして供給するパイロジェニック酸化，酸素ガスを
液体酸素を通して窒素ガスをキャリアとして流すＯ2分
圧酸化，窒素ガスと酸素ガスと一緒に塩酸ガスを添加し
た塩酸酸化などがある。
【００７１】この酸化シリコン層が保護層として機能
し、シリコン基板表面のイオン注入工程による表面荒れ
を防ぐことができる。酸化シリコン層の代わりに、表層
部22を窒化することにより窒化シリコン層を形成しても
よい。
【００７２】もちろん、熱ＣＶＤやプラズマCVD法によ
り酸化シリコン膜や窒化シリコン膜を表層部22上に堆積
させることにより保護層としてもよい。
【００７３】保護層の厚さとしては、数nm〜数μｍ程度
が好ましい。
【００７４】図2A〜図2Cにおいては、低欠陥層22内部に
イオン注入層24が位置するように図示されているが、Ｓ
ＯＩ層26として機能する単結晶シリコン層が低欠陥層で
ある限り、イオン注入層24は表層部22の内部でも、外部
でも、表層部22と領域23との界面でも構わない。なお、
図2Aにおける領域23とは、シリコン基板のうちの水素ア
ニール処理により低欠陥層となっている領域（表層部2
2）以外の領域である。図2の表層部22内部に、イオン注
入の投影飛程RP（注入深さ）があるようにイオン注入を
行なうこともまた望ましいものである。
【００７５】もちろん、シリコン基板全体が低欠陥層22
であっても、シリコン基板の表面及び裏面が低欠陥層と
なっていてもよい。
【００７６】例えば、図10A〜図10Dに示すように、イオ
ン注入層124を形成しても良い。ここで、図10A〜図10D
を用いて本発明の一態様例を簡単に示す。
【００７７】まず、Ｓｉ基体としての単結晶Ｓｉウエハ
からなる基板121を用意して、少なくとも主表面を水素
を含む雰囲気中で熱処理し、表面にバルクに起因する欠
陥を減じた表面層122を形成する。ここでは、基板121の
残りの部分と表面層122がある境界をもって急峻に分か
れている様に図示してあるが実際は除々に変化していく
ようになっている。さらに、必要に応じて表面層122上
に保護層として機能する絶縁層128を形成してもよい
（図10A）。
【００７８】次に、基板121の主表面即ち表面層122側か
ら、酸素イオンをイオン注入する。こうして、イオン注
入層124は、表面基板121の下部領域123と表面層128との
界面付近あるいは表面層122内部に形成される。好まし
くは熱処理後イオン注入層124が酸化Ｓｉ層になった時
に、熱処理された表面層122と基板の下部123との界面が
酸化Ｓｉ層中に含まれる様に注入エネルギーとイオン注
入量とを調整し、その条件でイオン注入する（図10
B）。
【００７９】次に、図10Cに示すように、基板121を熱処
理する。
【００８０】こうして基板121の主表面側にある単結晶
のＳｉ層122の下方に埋込まれた酸化Ｓｉ層（埋め込み
酸化Ｓｉ層）１２５が形成される。
【００８１】こうして、酸化Ｓｉ層125上に残った単結
晶Ｓｉ層１２２は水素を含む還元雰囲気中で熱処理され
たものである為、ＦＰＤやＣＯＰの発生が抑制されてい
る。
【００８２】そして、表面の酸化膜128を除去すれば図1
0Dに示すように本発明による半導体基材（ＳＩＭＯＸウ
エハ）が得られる。もちろん、表面汚染を避けるため表
面酸化膜128は、デバイスプロセス直前まで除去しなく
てもよい。こうして得られた単結晶Ｓｉ層122は酸化Ｓ
ｉ層125を介して平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。こうして得られた
半導体基板は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。
【００８３】さらに、必要に応じて表面酸化膜128を除
去した後、再び水素を含む還元性雰囲気で熱処理しても
良い。本熱処理により、表面のラフネスが平滑化され
る。ケミカルエッチング作用より機械的研磨作用の強い
タッチポリシング（ＴｏｕｃｈＰｏｌｉｓｈｉｎｇ）を
用いずに表面を平滑化できるので、表面に微小なスクラ
ッチなどが導入されない。
【００８４】酸素イオン注入工程の際の加速電圧は、1K
eVから10MeVの範囲で行なうことができるが、加速電圧
によりイオン注入層の厚さが変化するため、所望の条件
を満たすよう数10KeVから500KeV程度で行なうことが好
ましい。
【００８５】注入線量は、1.0×1016／cm2〜1.0×1019
／cm2、より好ましくは5.0×1016／cm2〜5.0×1018／cm
2の間で行うことができる。
【００８６】イオン注入時の温度は、−200℃から600℃
の間で行なうことが好ましく、より好適には0℃から600
℃以下で、更に好ましくは室温〜600℃以下で行なうこ
とが望まれる。
【００８７】シリコン基板への酸素のイオン打ち込み
は、通常は、イオン源で作製した種々のイオンのうち、
酸素イオン（O+）を質量分離装置で選択し、この選択さ
れたO+イオンを所望の加速電圧で加速した後、加速によ
り得られたイオンビームでシリコン基板にイオン注入す
る。この時、基板全面にイオンを注入するためイオンビ
ームを走査しながらシリコン基板への注入工程を行な
う。もちろん、この方法に限定されるものではない。
【００８８】一方、酸素のイオン注入工程を、プラズマ
・ドーピング（Plasma Immersion Ion Implantation）
にて行なうことも好ましいものである（Jingbao Liu, e
t.al., Appl.phys.Lett.,67,2361(1995)）。
【００８９】この場合、ビーム状ではなく、大面積への
一括照射が可能であるため、酸素イオン打ち込みに要す
る時間の削減とともに、低コスト化を図ることも可能で
ある。
【００９０】また、ＳＯＩ基板における絶縁層として酸
化シリコン層ではなく、窒化シリコンが求められる場合
には、酸素イオンを打ち込む代わりに、窒素イオンを打
ち込むことも可能である。
【００９１】また、注入線量および／または注入エネル
ギー（加速電圧）を段階的に変化させ、複数回のイオン
注入工程を行なうこともできる。注入エネルギーを変化
させる場合には、2回目の注入エネルギーを1回目の注入
エネルギーより小さくすることが好ましい。
【００９２】複数回のイオン注入を行なう場合には、シ
リコン基板へ打ち込まれるイオン種を変えることもでき
る。2度のイオン注入工程を行なう場合には、まず第1の
イオンのイオン注入を行ない、その後、第1のイオンよ
りも軽い第2のイオンのイオン注入を行なうことが好ま
しい。例えば、第1のイオンとして、酸素イオン、第2の
イオンとして水素イオンである。
【００９３】なお、イオン注入層形成工程前に、シリコ
ン基板上面に保護層を形成していない場合は、イオン注
入層形成工程後にシリコン基板表面に保護層を形成する
ことも好ましいものである。この場合、BOX層形成時の
高温熱処理による基板の表面荒れを防止することができ
る。
【００９４】（ＢＯＸ層形成用熱処理工程）埋め込み酸
化膜であるBOX層形成時の熱処理雰囲気としては、酸
素，窒素，Ａｒ，Ｈｅ，Ｎｅ，Ｘｅから選択されるガス
を主成分とする雰囲気であり、より好ましくは酸素を不
活性ガスで希釈したガス雰囲気（例えば、アルゴン・酸
素の混合ガス雰囲気）である。
【００９５】また、水素を含む還元性雰囲気中で熱処理
を行ないBOX層を形成することもできる。
【００９６】BOX層形成時の熱処理温度としては、600℃
以上シリコンの融点以下、好ましくは、800℃以上シリ
コンの融点以下、更に好ましくは1000℃以上１４００℃
以下である。
【００９７】なお、水素を還元性雰囲気中でBOX層を形
成する場合には、特に800℃以上1000℃以下で行なうこ
とが好ましい。
【００９８】BOX層形成時の熱処理時間は、0.5時間以上
20時間以下、好ましくは2時間以上10時間以下である。
製造コスト下げるためにはなるべく短時間で行なうこと
が好ましいが、均一かつ連続したBOX層を形成すべく、
熱処理時間を規定することが望まれる。
【００９９】BOX層形成時の圧力としては、大気圧下、
減圧下、高圧下で可能である。
【０１００】なお、BOX層形成することによりSOI基板が
得られるが、SOI層26の表面が荒れている場合には、必
要に応じて、表面酸化膜を除去した後SOI層表面の平坦
化工程を行なうことが好ましい。
【０１０１】具体的には、化学的機械的研磨（CMP）や
水素アニールにより平坦化を行なう。CMPを行なう際
の、研磨剤としては、シリカガラス（borosilicate gla
ss），二酸化チタン、窒化チタン、酸化アルミニウム、
硝酸鉄（iron nitrate）、酸化セリウム、コロイダルシ
リカ、窒化シリコン、炭化シリコン、グラファイト、ダ
イアモンドなどの研磨粒、あるいはこれら研磨粒とＨ2
Ｏ2やＫＩＯ3などの酸化剤やNaOH、KOH等のアルカリ溶
液を混合した砥粒液を用いることができる。
【０１０２】水素アニールによりSOI層表面の平坦化を
行なう場合には、その雰囲気は、100％水素ガス、ある
いは水素と希ガス（Ar、Ｎｅ等）の混合ガスで行なうこ
とができる。水素アニールの際、SOI層内に含まれる硼
素やリンが外方拡散するので、SOI層の高抵抗化を図る
ことができる。
【０１０３】この場合の水素アニール時の温度は、800
℃以上シリコンの融点以下、好ましくは800℃以上1350
℃以下、より好ましくは850℃以上1250℃以下で行なう
ことが望ましい。
【０１０４】水素アニール時の水素を含む雰囲気圧力
は、大気圧、減圧のいずれの雰囲気でも構わないが、大
気圧若しくは大気圧（1×105Pa）以下、1×104Pa以上で
行なうことが好適である。また大気圧に対して−100mmH
2O程度の微減圧下で行なうこともより好適である。
【０１０５】また、図２の表層部22上に保護層を形成し
ている場合には、BOX層25を形成後、保護層は必要に応
じて除去する。当該保護層の除去は、研磨、研削、CMP
やドライエッチング、ウエットエッチング（この場合の
エッチャントとしては、ふっ硝酸系、エチレンジアミン
系、KOH系、ヒドラジン系を用いることができる。ま
た、フッ酸、あるいはフッ酸に過酸化水素及びアルコー
ルの少なくとも一方を添加した混合液や、バッファード
フッ酸に過酸化水素及びアルコールの少なくとも一方を
添加した混合液を用いることができる。）により行な
う。
【０１０６】本発明においては、SOI層からCOPを低減あ
るいは消滅させることにより、デバイスの歩留まりを向
上させることが可能となる。とくに今後ウエハの大口径
化が進み、高品質結晶の引き上げが難しくなると言われ
ており、バルクウエハの品質は落ちると考えられる。
【０１０７】従って、酸素イオン注入工程前に、シリコ
ン基板を水素アニール処理する必要性は高まってくる。
【０１０８】以下、本発明の実施態様例について説明す
る。
【０１０９】〔実施態様例1〕図6A〜図6Dを用いて、本
発明の第1の実施態様例を説明する。
【０１１０】まず、シリコン基板61を用意して、少なく
とも主表面を水素を含む還元性雰囲気中で熱処理する。
この水素アニールによりCOP等の欠陥の無い、あるいは
それら欠陥の数が非常に少ない低欠陥層である表層部62
が形成される（図6A）。
【０１１１】そして、表層部62上に保護層68を形成す
る。保護層68は、例えば、表層部62表面を熱酸化して得
られる酸化シリコン層である。もちろん、保護層68は、
必要に応じて形成すれば良く、省略することも可能であ
る。
【０１１２】次に、シリコン基板61の主表面、即ち表層
部62側から酸素イオンをイオン打ち込みし、イオン注入
層64を形成する（図6C）。イオン打ち込みは、加速電圧
と注入線量を調整し、所望の埋め込み酸化膜（BOX）層
が得られるように行なう。
【０１１３】図6Dに示すように、シリコン基板61に所定
の熱処理を施し、イオン注入層64をBOX層65へと変化さ
せる。その後、保護層68を除去することにより、COP等
の欠陥を含まない（あるいは、含まれるそれらの欠陥の
数が非常に少ない）SOI層66を得ることができる。もち
ろん、表面汚染を避けるため保護層68は、デバイスプロ
セス直前まで除去しなくてもよい。
【０１１４】なお、SOI層66の表面が許容できない程に
荒れている場合には、CMPや水素アニールなどの平坦化
処理工程を行なう。
【０１１５】こうしてSIMOXウエハ67が完成する。当該
ウエハは、絶縁分離された電子素子作製という点から見
ても好適に使用することができる。
【０１１６】〔実施態様例2〕本発明の第2の実施態様例
について、まず図7のフローチャートを用いて説明す
る。
【０１１７】水素アニールされた単結晶シリコン基板を
用意する（S1）。単結晶シリコン基板上に表面保護膜形
成後、該単結晶シリコン基板に酸素をイオン注入し、イ
オン注入層を形成する（S2）。その後、該単結晶シリコ
ン基板を所望の条件下で熱処理し、該単結晶シリコン基
板内部にBOX層を形成する（S3）。ここまでは、図1のフ
ローチャートと同様である。なお、工程（S2）において
は、必要に応じて保護膜形成工程を省略することもでき
る。
【０１１８】本実施態様例においては、BOX層形成後、
シリコン基板を洗浄する（S4）。そして、再度イオン注
入層を形成する（S5）。その後、（S3）と同様に、再度
熱処理を行ないBOX層を形成する（S6）。こうしてSIMOX
ウエハが完成する（S7）。イオン注入の際、基板表面に
パーティクルが存在するとそこがマスクとなってしま
い、イオン注入層が形成されない領域ができてしまうこ
とがある。本実施態様例のように一旦BOX層を形成した
後、シリコン基板表面を洗浄し、再度酸素をイオン注入
することにより酸素イオンの注入ムラを防止することが
できる。
【０１１９】図7においては、イオン注入工程を2度行な
う場合を示したが、必要に応じて、イオン注入工程は、
何度でも行なうことが可能である。また、工程（S1）
後、工程（Ｓ２）前にシリコン基板を洗浄しておくこと
もまた好ましいものである。
【０１２０】また、BOX層形成の為の熱処理（Ｓ３，Ｓ
６）は最後のイオン注入工程が終了してから一度だけ行
っても良い。
【０１２１】本実施態様例について図8A〜図8Fを用いて
説明する。
【０１２２】水素アニールされ、COP等の欠陥が非常に
少ない表層部82を有するシリコン基板81を用意する（図
8A）。そして、表層部82上に保護層88を形成する（図8
B）。89は、シリコン基板上に付着したパーティクルを
示す。なお、保護層88は、イオン注入時の表面荒れを防
ぐという点から好ましいものであるが、必要に応じて保
護層はなくても良い。
【０１２３】図8Cに示すように、イオン注入層84を形成
する。パーティクル89がマスクとなり、イオン注入層が
形成されない領域が生じてしまう。図8Cにおいては、イ
オン注入層84を表層部82の内部に形成しているが、もち
ろんこれに限定されるものではない。
【０１２４】その後、所定の熱処理を行ない埋め込み酸
化膜（BOX）層85を形成するが、パーティクル89の影響
によりBOX層も不連続なものとなる（図8D）。
【０１２５】次に、パーティクル89を除去すべく、シリ
コン基板86の洗浄を行なう（図示せず）。
【０１２６】（多段注入：Multi−I／I）洗浄後、再度
イオン注入層74を形成し（図8E）、所望の熱処理により
BOX層75を形成する。
【０１２７】表面保護層88を除去した後、SOI層86の表
面を、水素を含む還元性雰囲気中で熱処理すれば、非常
に平滑なSOI層を有するSIMOXウエハが完成する（図8
F）。
【０１２８】シリコン基板の洗浄には、薬液としては、
DHF（ＨＦとH2Oとの混合溶液）やAPM（NH4OHとH2O2を含
む混合溶液）、HPM（HClとH2O2を含む混合溶液）、SPM
（H2SO4とH2O2を含む混合溶液）、FPM（ＨＦとH2O2を含
む混合溶液）、BHF（NH4Ｆ、HF及びH2Oとの混合溶液）
などを用いることができる。
【０１２９】〔実施態様例3〕図9A〜図9Eは、本発明の
第3の実施態様例を示す模式断面図である。
【０１３０】水素アニール処理された表層部92および該
表層部92上に保護層98を有するシリコン基板91を用意す
る（図9A）。必要に応じて、保護層98は省略してもよ
い。
【０１３１】図9Bに示すように、該表層部98側から酸素
イオンを注入し、イオン注入層94を形成する。
【０１３２】その後、所望の熱処理を行ないBOX層95を
形成する（図9C）。
【０１３３】次に、必要に応じて保護層98を除去した
後、シリコン基板91を酸化性雰囲気中で高温の熱処理、
すなわちITOX処理（Internal Thermal OXidation）を行
なう。
【０１３４】このITOX処理によりSOI層92の表面に再び
表面酸化膜99が形成されるだけでなく内部のBOX層95の
厚さも厚くなり、BOX層の信頼性が向上する（図9D）。I
TOX処理に先だって、保護層98を除去したが、当該除去
工程は省略することもできる。
【０１３５】なお、イオン注入層94形成に先だって、保
護層98を形成していない場合には、イオン注入層94形成
後に、保護層を形成しても良い。
【０１３６】ここで酸化性雰囲気とは、具体的には、酸
素と不活性ガス（ＡｒやＮｅなど）の混合ガスにより構
成することが望ましい。
【０１３７】表面の酸化膜形成速度を抑制し、内部の酸
化膜厚の増加を促進するには、雰囲気中の酸素濃度を下
げ、熱処理温度を上げることが望ましい。
【０１３８】ITOX処理の際の雰囲気としては、酸素を含
む雰囲気、具体的には、酸素と不活性ガス（ＡｒやＮｅ
など）であることが好ましい。また、雰囲気の圧力とし
ては大気圧下、減圧下、高圧下で行なうことができる。
雰囲気中の酸素濃度は、1％から100％の範囲内であれば
良い。
【０１３９】温度は、1000℃以上、シリコンの融点以
下、より好ましくは1150℃以上シリコンの融点以下の範
囲内で行なうことが好ましい。
【０１４０】そして、必要に応じて表面酸化膜99を除去
することにより、SOI層表面にはCOP等の欠陥が非常に少
ない、そして信頼性の高いBOX層を有するSIMOXウエハ97
を得ることができる。もちろん、表面汚染を避けるため
保護層99は、デバイスプロセス直前まで除去しなくても
よい。
【０１４１】なお、表面酸化膜99を除去した後、水素を
含む還元性雰囲気で熱処理することによりSOI層92の表
面平坦性を上げることができる。
【０１４２】
【実施例】（実施例1）Ｓｉ基体としてＣＺ法により作
製された8インチの単結晶Ｓｉ基板（CZウエハ）を２枚
用意した。１枚は、水素を含む還元性雰囲気中で熱処理
を行なった。その際の条件は、水素１００％雰囲気で、
１２００℃、２時間とした。なお、他の１枚は、比較の
為上記熱処理は行なわなかった。
【０１４３】酸素イオンを加速エネルギー１８０ｋｅＶ
で1.5×１０18ｃｍ-2イオン打ち込み（イオン注入）し
た。打ち込み時の基板の温度は、５５０℃とした。
【０１４４】その後、それぞれの基板をＯ2（１０％）
／Ａｒ（９０％）雰囲気中で１３５０℃、４時間の熱処
理を行った。
【０１４５】単結晶Ｓｉ半導体層（ＳＯＩ層）179ｎｍ
／埋め込み酸化Ｓｉ層（BOX層）400ｎｍのSIMOXウエハ
（ＳＯＩウエハ）がそれぞれ出来上がった。
【０１４６】その後、SOI層表面のCOPを検出するため、
SOIウエハをSC−１洗浄液（1.0wt％のNH4OHと、6.0wt％
のH202と水との混合液）で10分間処理した。そして、表
面パーティクル検査機（例えば、KLA−Tencor社製SP−
1）を用いてSOIウエハ表面のCOP（０.１〜0.2μ程度）
の数をカウントした。
【０１４７】水素アニール処理していないSi基体を用い
てSOIウエハを形成した場合は、単位ウエハ当たり200個
であった。
【０１４８】一方、酸素イオンを打ち込む前に、CZウエ
ハを水素アニール処理したSi基体を用いたSOIウエハで
は、単位ウエハ当たりのCOPの数は、5個であった。この
ように、CZ−Si基板に起因する欠陥であるCOPの数を充
分に減少させたSOIウエハを得ることができた。
【０１４９】なお、SOI層の表面およそ79ｎｍを研磨あ
るいは酸化と酸化膜剥離により除去した後に、単位ウエ
ハ当たりのCOPの数を比較した場合には、水素アニール
処理をしていないSOIウエハで250個であり、酸素イオン
注入工程前に水素アニール処理を施したSOIウエハで７
個あった。
【０１５０】また、酸素イオン注入工程前にSi基体表面
を酸化し保護層を形成しておくと、イオン打ち込みによ
る表面荒れを効果的に防ぐことができる。
【０１５１】BOX層形成後、さらに水素アニールを施す
ことによりCOP等の欠陥の低減を図ることもできる。
【０１５２】なお、イオン注入層形成に先だって、シリ
コン基板表面を熱酸化し、保護層としての酸化シリコン
層を形成しておくことも好ましい。通常のＣＺウエハ表
面を熱酸化して酸化シリコン層を形成すると、ウエハ中
にOSFが生じることがあり、その欠陥がＳＯＩ層になる
領域にあれば、ＳＯＩ基板としてのSOI層にも影響を及
ぼしてしまうが、本発明においては、水素アニール処理
が施された表層部22の表面を酸化するので、OSFの導入
を防止することができる。これは、保護層を形成するに
先だって、シリコン基板を水素アニールすることによ
り、基板表面の酸素濃度が低減するためと考えられる。
【０１５３】（実施例2）Ｓｉ基体としてＣＺ法により
作製された単結晶Ｓｉ基板７枚用意し、水素を含む還元
性雰囲気中での熱処理を下記の条件で行なった。
【０１５４】（１）Ｈ2１００％で、１２００℃、１時
間 （２）Ｈ2１００％で、１２００℃、２時間 （３）Ｈ2１００％で、１２００℃、４時間 （４）Ｈ2１００％で、１１００℃、４時間 （５）Ｈ2４％，Ａｒ９６％で、１１００℃、４時間 （６）Ｈ2１００％で、１１５０℃、１０分 （７） 酸素イオン注入工程前の水素アニール処理なし なお、比較のため１枚のCZウエハには、水素アニール処
理を施さなかった。
【０１５５】さらに、これらＳｉ基体上の熱処理された
表面層の表面を熱酸化して５０ｎｍの表面酸化Ｓｉ膜を
形成した。この酸化膜は、イオン注入時の表面荒れを防
止することが目的である。もちろん、必要に応じてこの
酸化膜はなくても良い。
【０１５６】表面の酸化Ｓｉ膜を通してＯ+を１８０ｋ
ｅＶで２×１０18ｃｍ-2イオン打ち込み（イオン注入）
した。打ち込み時の温度は、５５０℃とした。これによ
って、欠陥の少ない表面層と元の基板との界面付近に濃
度ピークを持つイオン注入層が形成された。
【０１５７】この後、基板をＯ2（１０％）／Ａｒ（９
０％）雰囲気中で１３５０℃、４時間の熱処理を行っ
た。表面酸化膜を除去すると、単結晶Ｓｉ半導体層（Ｓ
ＯＩ層）１５０ｎｍ／埋め込み酸化Ｓｉ層４００ｎｍの
ＳＯＩウエハがそれぞれ出来上がった。
【０１５８】SOI層表面のCOPを検出するため、SOIウエ
ハをSC−１洗浄液（1.0wt％のNH4OHと、6.0wt％のH202
と水との混合液）で10分間処理した。そして、表面パー
ティクル検査機（例えば、KLA−Tencor社製SP−1）を用
いてSOIウエハ表面のCOPの数をカウントした。
【０１５９】水素アニール処理していないSi基体を用い
てSOIウエハを形成した場合は、単位ウエハ当たり200個
であった。一方（１）〜（６）のSOIウエハにおけるCOP
の数は、多少のバラツキはあるもののいずれも２０個以
下であった。特に、（３）のSOIウエハに関しては、単
位ウエハ当たりのCOPの数が、３個と実質的にCOP等の欠
陥のないSOIウエハが得られた。
【０１６０】なお、完成したＳＯＩ基板を４９％ＨＦ溶
液中に１０分浸漬したのち光学顕微鏡で観察した。ＳＯ
Ｉ層にＣＯＰが内在する場合には、ＨＦがＣＯＰ部を通
して酸化Ｓｉ層をエッチングし、円状に酸化Ｓｉ層がな
くなった欠陥が観察される。水素雰囲気中熱処理を行わ
ない（７）の場合は、HF defectは１．５コ／ｃｍ2程度
であるが、（３）のSOIウエハの場合には、HF defectは
０．０５コ／ｃｍ2であった。
【０１６１】（実施例3）実施例２の（２）の条件と同
様に1200℃、２時間、100％の水素雰囲気中で熱処理し
たＣＺ−Ｓｉウエハを用意した。
【０１６２】表面の酸化Ｓｉ層を通してＯ+を１８０ｋ
ｅＶで２×１０17ｃｍ-2イオン注入した。注入時の温度
は、５５０℃とした。
【０１６３】この後、基板をＯ2（１０％）／Ａｒ（９
０％）雰囲気中で１３５０℃、４時間の熱処理を行っ
た。できた埋め込み酸化Ｓｉ膜は１００ｎｍ程度の厚み
であった。
【０１６４】このウエハを洗浄した後、再度Ｏ+を１８
０ｋｅＶで５×１０17ｃｍ-2イオン注入し、同様の熱処
理を行った。この洗浄→注入→熱処理を酸素の全注入量
が２×１０18ｃｍ-2になるまで繰り返した。
【０１６５】表面酸化膜を除去すると、ＳＯＩ層１５０
ｎｍ／埋め込み酸化Ｓｉ層４００ｎｍのＳＯＩウエハが
出来上がった。
【０１６６】このＳＯＩ層表面を実施例１と同様にして
COPの数を測定したところ、単位ウエハ当たり５個程度
と、ＣＺ−Ｓｉ基板に起因するＣＯＰ、ＦＰＤ等の欠陥
は実質的になかった。
【０１６７】（実施例4）実施例２の（２）と同様にＣ
Ｚ−Ｓｉウエハを水素雰囲気中で熱処理し、表面に欠陥
の少ない層をもつＳｉウエハを用意した。
【０１６８】さらに、表面の単結晶Ｓｉ層（ＳＯＩ層）
表面に熱酸化により２０ｎｍの酸化Ｓｉ膜を形成した。
【０１６９】表面の酸化Ｓｉ膜を通してＯ+を１８０ｋ
ｅＶで４×１０17ｃｍ-2イオン注入した。注入時の温度
は、５５０℃とした。
【０１７０】この後、基板をＯ2（１０％）／Ａｒ（９
０％）雰囲気中で１３５０℃、４時間の熱処理を行い、
イオン注入層を埋込酸化Ｓｉ層にした。こうしてＳＯＩ
層３００ｎｍ／埋め込み酸化Ｓｉ層９０ｎｍＳＯＩのウ
エハが出来上がった。
【０１７１】この後、更に、Ｏ2（７０％）／Ａｒ（３
０％）雰囲気中で１３５０℃、４時間の熱処理を行っ
た。ＳＯＩ層上の表面酸化膜を除去すると、ＳＯＩ層１
７５ｎｍ／埋め込み酸化Ｓｉ層１１０ｎｍのＳＯＩウエ
ハが出来上がった。
【０１７２】このＳＯＩ層は、水素雰囲気中の熱処理に
より欠陥が少なくなった単結晶Ｓｉ層の一部であるの
で、ＣＺ−Ｓｉ基板に起因するＣＯＰ、ＦＰＤ等の欠陥
は、単位ウエハ当たり5個程度であった。
【０１７３】（実施例5）Ｓｂドープｎ型、比抵抗０．
００５Ω・ｃｍ（１００）Ｓｉウエハを、1200℃、100
％水素雰囲気中で2時間、熱処理した、Ｓｉ基体を用意
した。
【０１７４】さらに、この基体の表面に熱酸化により５
０ｎｍの酸化シリコン膜を形成した。
【０１７５】ウエハ表面の酸化シリコン膜を通してＯ+
を１８０ｋｅＶで４×１０17ｃｍ-2イオン注入した。注
入時の温度は、５５０℃とした。
【０１７６】この後、このウエハをＯ2（１０％）／Ａ
ｒ（９０％）雰囲気中で１３５０℃、４時間の熱処理を
行った。ＳＯＩ層３００ｎｍ／埋め込み酸化膜９０ｎｍ
のＳＯＩウエハが出来上がった。
【０１７７】この後、更にＯ2（７０％）／Ａｒ（９０
％）雰囲気中で１３５０℃、４時間の熱処理を行った。
ウエハ表面の酸化膜を除去すると、ＳＯＩ層２００ｎｍ
／埋め込み酸化膜１２０ｎｍのＳＯＩウエハが出来上が
った。
【０１７８】このＳＯＩ層にはＣＺ−Ｓｉ基板に起因す
るＣＯＰ、ＦＰＤ等の欠陥が、実質的無いSOI層表面を
有するSOIウエハが得られた。
【０１７９】（実施例6）比抵抗０．０１Ω・ｃｍのＰ+
型ＣＺ−Ｓｉウエハを用意した。
【０１８０】水素アニールをＨ2１００％で、１２００
℃、２時間行なった。
【０１８１】さらに、それぞれの基板表面に熱酸化によ
り５０ｎｍのＳｉＯ2 層を形成した。表面の酸化Ｓｉ膜
を通してＯ+を１８０ｋｅＶで２×１０18ｃｍ-2イオン
注入した。注入時の温度は、５５０℃とした。
【０１８２】この後、基板をＯ2（１０％）／Ａｒ（９
０％）雰囲気中で１３５０℃、４時間の熱処理を行っ
た。表面酸化Ｓｉ膜を除去すると、ＳＯＩ層１５０ｎｍ
／埋め込み酸化膜４００ｎｍのＳＯＩウエハが出来上が
った。
【０１８３】このＳＯＩ層には、ＣＺ−Ｓｉ基板に起因
するＣＯＰ、ＦＰＤ等の欠陥は実質的に無かった。
【０１８４】この後、ＳＯＩウエハをパラジウム合金を
用いた水素精製器で純化された高純度水素１００％雰囲
気中で熱処理を行った（１１００℃、４ｈ）。この後Ｓ
ＯＩウエハの表面ラフネスを測定したところ熱処理前の
（２乗平均粗さ；root meansquare）Ｒｒｍｓ＝０．５
ｎｍが、０．３ｎｍに改善されていた。
【０１８５】またこのＳＯＩウエハの硼素濃度もＳＯＩ
層中で熱処理前に２×１０18／ｃｍ3であったものが、
熱処理後５×１０15／ｃｍ3以下に低減されていた。
【０１８６】SOI層形成後に、SOI層表面に水素アニール
を施すことは、表面のラフネスを低減させたり、基板内
の不純物濃度の低減させることができるという点からも
好ましいものである。
【０１８７】
【発明の効果】本発明によれば、Ｓｉ基体を水素を含む
還元性雰囲気中で熱処理し、ＣＯＰ等を減じた層内、あ
るいはその下方にイオン注入層を形成し、熱処理して埋
込酸化Ｓｉ層を形成することができるので、CZウエハな
どのバルクＳｉに特有の欠陥を排除（低減）することが
できるため、デバイスの歩留まりを向上させることが可
能となる。今後ウエハの大口径化が進み、高品質結晶の
引き上げが難しくなると言われており、バルクウエハの
品質は落ちるといわれている。従って、ますます、ＳＩ
ＭＯＸウエハを形成するに際して、酸素イオン注入工程
前に、シリコン基板を水素を含む還元性雰囲気で熱処理
を行なうことの必要性は高まると考えられる。
【図面の簡単な説明】
【図１】本発明の半導体基板の作製方法の一例を示すフ
ローチャートである。
【図２】Ａ〜Ｃは本発明の半導体基板の作製方法の一例
を示す模式的断面図である。
【図３】シリコン基板に含まれるCOPを説明するための
模式図である。
【図４】シリコン基板に含まれるCOPについて説明する
ための模式図である。
【図５】シリコン基板に含まれるCOPについて説明する
ための模式図である。
【図６】Ａ〜Ｄは本発明の第1の実施態様例を説明する
ための模式的断面図である。
【図７】本発明の第2の実施態様例を説明するためのフ
ローチャートである。
【図８】Ａ〜Ｆは本発明の第2の実施態様例を説明する
ための模式的断面図である。
【図９】Ａ〜Ｅは本発明の第3の実施態様例を説明する
ための模式的断面図である。
【図１０】Ａ〜Ｄは本発明の第1の実施態様例の別の例
を説明するための模式的断面図である。
【図１１】Ａ〜Ｃは従来のSIMOXウエハの作製工程を説
明するための模式的断面図である。
【符号の説明】
２１ シリコン基板 ２２ 低欠陥層 ２４ イオン注入層 ２５ 埋め込み酸化膜層 ２６ ＳＯＩ層 ２７ ＳＯＩ基板

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 水素アニールされた単結晶シリコン基板
    を用意する工程、該単結晶シリコン基板にイオンを打ち
    込み、イオン注入層を形成する工程、及び該単結晶シリ
    コン基板内部に埋め込み絶縁膜を形成する工程を有する
    半導体基板の作製方法。
  2. 【請求項２】 該水素アニールされた単結晶シリコン基
    板を用意した後、該イオン注入層を形成するに先だっ
    て、前記単結晶シリコン基板上に保護層形成し、該保護
    層側からイオンを打ち込むことを特徴とする請求項1記
    載の半導体基板の作製方法。
  3. 【請求項３】 該水素アニールされた単結晶シリコン基
    板は、低欠陥層を表面に有する基板である請求項1ある
    いは２記載の半導体基板の作製方法。
  4. 【請求項４】 該低欠陥層とは、単結晶シリコン基板に
    おける、COP（Crystal Originated Particle）あるい
    は、FPD（Flow Pattern Defect）あるいはOSF（Oxidati
    on Induced Stacking Fault）の数が、同一基板内の他
    の領域に比べて少ない層である請求項３記載の半導体基
    板の作製方法。
  5. 【請求項５】 該水素アニールされた単結晶シリコン基
    板を用意する工程は、単結晶シリコン基板を水素を含む
    還元性雰囲気下で熱処理する工程である請求項１あるい
    は２記載の半導体基板の作製方法。
  6. 【請求項６】 該水素を含む還元性雰囲気とは、水素10
    0％ガス、水素と希ガスの混合ガス、あるいは水素と窒
    素の混合ガスである請求項５記載の半導体基板の作製方
    法。
  7. 【請求項７】 前記水素アニールが、800℃以上シリコ
    ンの融点以下で行われる請求項1あるいは２記載の半導
    体基板の作製方法。
  8. 【請求項８】 前記水素アニールが、1000℃より大き
    く、シリコンの融点以下で行われる請求項１あるいは２
    記載の半導体基板の作製方法。
  9. 【請求項９】 該イオン注入層の形成に先だって、該単
    結晶シリコン基板を洗浄する工程を有する請求項1ある
    いは２記載の半導体基板の作製方法。
  10. 【請求項１０】 該単結晶シリコン基板は、CZシリコン
    ウエハである請求項１あるいは２記載の半導体基板の作
    製方法。
  11. 【請求項１１】 該単結晶シリコン基板は、MCZシリコ
    ンウエハである請求項１あるいは２記載の半導体基板の
    作製方法。
  12. 【請求項１２】 該低欠陥層表面における単位面積当た
    りのCOPの数が、0個／cm2以上、1.6個／cm2以下である
    請求項３記載の半導体基板の作製方法。
  13. 【請求項１３】 該低欠陥層表面における単位面積当た
    りのCOPの数が、0個／cm2以上、0.5個／cm2以下である
    請求項３記載の半導体基板の作製方法。
  14. 【請求項１４】 該低欠陥層表面における単位面積当た
    りのCOPの数が、0個／cm2以上、0.05個／cm2以下である
    請求項３記載の半導体基板の作製方法。
  15. 【請求項１５】 該低欠陥層表面における単位ウエハ当
    たりのCOPの数が、0個以上、500個以下である請求項３
    記載の半導体基板の作製方法。
  16. 【請求項１６】 該低欠陥層表面における単位ウエハ当
    たりのCOPの数が、0個以上、100個以下である請求項３
    記載の半導体基板の作製方法。
  17. 【請求項１７】 該低欠陥層表面における単位ウエハ当
    たりのCOPの数が、0個以上、10個以下である請求項３記
    載の半導体基板の作製方法。
  18. 【請求項１８】 該低欠陥層表面における酸素濃度が、
    5×1017atoms／cm3以下である請求項３記載の半導体基
    板の作製方法。
  19. 【請求項１９】 該保護層が、該単結晶シリコン基板上
    に形成された酸化シリコン層あるいは窒化シリコン層で
    ある請求項２記載の半導体基板の作製方法。
  20. 【請求項２０】 該保護層が、該単結晶シリコン基板の
    熱酸化により形成された酸化シリコン層である請求項２
    記載の半導体基板の作製方法。
  21. 【請求項２１】 該イオン注入層形成工程は、酸素イオ
    ンあるいは窒素イオンを打ち込むことにより行われる請
    求項１あるいは２記載の半導体基板の作製方法。
  22. 【請求項２２】 該イオン注入層形成工程は、注入量が
    1.0×1016／cm2から1.0×1019／cm2の範囲で行われる請
    求項１あるいは２記載の半導体基板の作製方法。
  23. 【請求項２３】 該イオン注入層形成工程は、プラズマ
    イオン注入により行なわれる請求項１あるいは２記載の
    半導体基板の作製方法。
  24. 【請求項２４】 該埋め込み絶縁膜は、該イオン注入層
    が形成された単結晶シリコン基板を熱処理することによ
    り形成される請求項1あるいは２記載の半導体基板の作
    製方法。
  25. 【請求項２５】 該埋め込み絶縁膜を形成した後、酸化
    性雰囲気下で熱処理する請求項1あるいは２記載の半導
    体基板の作製方法。
  26. 【請求項２６】 該埋め込み絶縁膜形成後、該シリコン
    基板に表面処理を行なう請求項1あるいは２記載の半導
    体基板の作製方法。
  27. 【請求項２７】 該表面処理が、シリコン基板表面の研
    磨および／または水素アニール処理である請求項25記載
    の半導体基板の作製方法。
  28. 【請求項２８】 請求項1〜27記載の方法により作製さ
    れた半導体基板。
JP15644299A 1998-06-18 1999-06-03 Ｓｏｉ基板の作製方法 Expired - Fee Related JP3762144B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP15644299A JP3762144B2 (ja) 1998-06-18 1999-06-03 Ｓｏｉ基板の作製方法
US09/332,102 US6313014B1 (en) 1998-06-18 1999-06-14 Semiconductor substrate and manufacturing method of semiconductor substrate
TW088110033A TW468278B (en) 1998-06-18 1999-06-15 Semiconductor substrate and manufacturing method of semiconductor substrate
DE69941652T DE69941652D1 (de) 1998-06-18 1999-06-16 Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats
EP99304716A EP0966034B1 (en) 1998-06-18 1999-06-16 Method of manufacturing silicon-on-insulator substrate
KR1019990023076A KR100358638B1 (ko) 1998-06-18 1999-06-18 반도체기판 및 그 제조방법
CNB991110749A CN1155065C (zh) 1998-06-18 1999-06-18 半导体衬底的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-171402 1998-06-18
JP17140298 1998-06-18
JP15644299A JP3762144B2 (ja) 1998-06-18 1999-06-03 Ｓｏｉ基板の作製方法

Publications (2)

Publication Number Publication Date
JP2000077352A true JP2000077352A (ja) 2000-03-14
JP3762144B2 JP3762144B2 (ja) 2006-04-05

Family

ID=26484193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15644299A Expired - Fee Related JP3762144B2 (ja) 1998-06-18 1999-06-03 Ｓｏｉ基板の作製方法

Country Status (7)

Country Link
US (1) US6313014B1 (ja)
EP (1) EP0966034B1 (ja)
JP (1) JP3762144B2 (ja)
KR (1) KR100358638B1 (ja)
CN (1) CN1155065C (ja)
DE (1) DE69941652D1 (ja)
TW (1) TW468278B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069356A1 (ja) 2004-01-15 2005-07-28 Japan Science And Technology Agency 単結晶薄膜の製造方法及びその単結晶薄膜デバイス
US7368359B2 (en) 2003-10-24 2008-05-06 Sony Corporation Method for manufacturing semiconductor substrate and semiconductor substrate
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
KR20140061953A (ko) * 2012-11-12 2014-05-22 삼성에스디아이 주식회사 광전소자 및 그 제조방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
US6248642B1 (en) * 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
TW587332B (en) 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
KR100545990B1 (ko) * 2000-06-02 2006-01-25 주식회사 실트론 실리콘웨이퍼 내의 금속 불순물 제거 방법
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
DE10131249A1 (de) 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US6506654B1 (en) * 2002-03-26 2003-01-14 Advanced Micro Devices, Inc. Source-side stacking fault body-tie for partially-depleted SOI MOSFET hysteresis control
JP4376490B2 (ja) * 2002-07-19 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
AU2003286616A1 (en) * 2002-10-25 2004-05-25 Intersurface Dynamics, Inc. Method for using additives in the caustic etching of silicon for obtaining improved surface characteristics
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
CN100418194C (zh) * 2003-02-19 2008-09-10 信越半导体股份有限公司 Soi晶片的制造方法及soi晶片
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
FR2857895B1 (fr) * 2003-07-23 2007-01-26 Soitec Silicon On Insulator Procede de preparation de surface epiready sur films minces de sic
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
US7718009B2 (en) * 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
DE102005007599B3 (de) * 2005-02-18 2006-05-11 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Feldstoppzone
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
EP1909309A4 (en) * 2005-07-22 2010-10-20 Sumco Corp METHOD OF MANUFACTURING A SIMOX WAFER AND SIMOX WAFER MANUFACTURED ACCORDING TO SUCH A METHOD
JP2007266059A (ja) * 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN102586886A (zh) * 2012-03-10 2012-07-18 天津市环欧半导体材料技术有限公司 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法
KR102384962B1 (ko) 2015-11-27 2022-04-11 에스케이하이닉스 주식회사 반도체 메모리 장치
CN111470880A (zh) * 2019-01-23 2020-07-31 元创绿能科技股份有限公司 具有多孔隙的离子交换膜及其制造方法
JP7319059B2 (ja) 2019-02-25 2023-08-01 エア・ウォーター株式会社 ペリクル中間体の製造方法およびペリクルの製造方法
CN110006727A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种离子注入机稳定性的监控方法
CN112490113A (zh) * 2020-11-12 2021-03-12 武汉新芯集成电路制造有限公司 一种半导体器件的制作方法
CN113421849B (zh) * 2021-06-09 2023-01-03 中环领先半导体材料有限公司 一种带绝缘埋层的硅衬底的制备工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123098A (ja) 1985-11-22 1987-06-04 Toshiba Ceramics Co Ltd シリコン単結晶の製造方法
JPS6472533A (en) 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
US5310689A (en) 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
DE69333152T2 (de) * 1992-01-30 2004-05-27 Canon K.K. Verfahren zur Herstellung eines Halbleitersubstrates
US5429955A (en) 1992-10-26 1995-07-04 Texas Instruments Incorporated Method for constructing semiconductor-on-insulator
EP0597428B1 (en) 1992-11-09 1997-07-30 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
JP3036619B2 (ja) 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH0846161A (ja) 1994-07-29 1996-02-16 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
DE19623791A1 (de) 1996-06-14 1997-12-18 Linde Ag Verfahren zur Entfernung von Stickoxiden aus Gasen
US5989981A (en) 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JPH1041241A (ja) 1996-07-26 1998-02-13 Sharp Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368359B2 (en) 2003-10-24 2008-05-06 Sony Corporation Method for manufacturing semiconductor substrate and semiconductor substrate
WO2005069356A1 (ja) 2004-01-15 2005-07-28 Japan Science And Technology Agency 単結晶薄膜の製造方法及びその単結晶薄膜デバイス
EP2256786A1 (en) 2004-01-15 2010-12-01 Japan Science and Technology Agency Process for producing monocrystal thin film and monocrystal thin film device
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
KR20140061953A (ko) * 2012-11-12 2014-05-22 삼성에스디아이 주식회사 광전소자 및 그 제조방법
JP2014096574A (ja) * 2012-11-12 2014-05-22 Samsung Sdi Co Ltd 光電素子及び光電素子の製造方法
KR102148427B1 (ko) * 2012-11-12 2020-08-26 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20000006300A (ko) 2000-01-25
US6313014B1 (en) 2001-11-06
DE69941652D1 (de) 2010-01-07
TW468278B (en) 2001-12-11
EP0966034A1 (en) 1999-12-22
JP3762144B2 (ja) 2006-04-05
KR100358638B1 (ko) 2002-10-25
EP0966034B1 (en) 2009-11-25
CN1241016A (zh) 2000-01-12
CN1155065C (zh) 2004-06-23

Similar Documents

Publication Publication Date Title
JP3762144B2 (ja) Ｓｏｉ基板の作製方法
US6350703B1 (en) Semiconductor substrate and production method thereof
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
US7713842B2 (en) Method for producing bonded wafer
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JP4631347B2 (ja) 部分ｓｏｉ基板およびその製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP5124973B2 (ja) Ｓｏｉウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2000178098A (ja) シリコンウエハの熱処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees