JP2000040674A - 半導体装置のコンタクト形成方法及びその構造 - Google Patents
半導体装置のコンタクト形成方法及びその構造Info
- Publication number
- JP2000040674A JP2000040674A JP11195789A JP19578999A JP2000040674A JP 2000040674 A JP2000040674 A JP 2000040674A JP 11195789 A JP11195789 A JP 11195789A JP 19578999 A JP19578999 A JP 19578999A JP 2000040674 A JP2000040674 A JP 2000040674A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- forming
- conductive layer
- insulating layer
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 125000006850 spacer group Chemical group 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 229910018509 Al—N Inorganic materials 0.000 claims description 8
- 229910007991 Si-N Inorganic materials 0.000 claims description 8
- 229910006294 Si—N Inorganic materials 0.000 claims description 8
- 229910008938 W—Si Inorganic materials 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 8
- -1 Si-ON Inorganic materials 0.000 claims description 7
- 229910018516 Al—O Inorganic materials 0.000 claims description 7
- 229910011208 Ti—N Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910018557 Si O Inorganic materials 0.000 claims description 3
- 229910008934 W—N Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 4
- 230000001965 increasing effect Effects 0.000 abstract description 13
- 239000000126 substance Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、コンタクトプラグとその上部の導
電膜パターンの誤整列マージンを増やす半導体装置のコ
ンタクト形成方法及びその構造を提供する。 【解決手段】 半導体基板上に形成された絶縁層１００
をエッチングしてコンタクトホール１０２が形成され
る。コンタクトホール１０２の一部を導電層で充填して
凹んだコンタクトプラグ１０４が形成される。凹んだコ
ンタクトプラグ１０４上のコンタクトホール両側壁にコ
ンタクトスペーサ１０６ａが形成され、コンタクトホー
ル１０２の開口部の大きさが狭められる。コンタクトス
ペーサ１０６ａおよび絶縁層１００上に凹んだコンタク
トプラグ１０４と電気的に接続されるようにコンタクト
電極１０８ａが形成される。この際、コンタクトスペー
サ１０６ａはコンタクト電極１０８ａとエッチング選択
比を有する物質で形成される。
電膜パターンの誤整列マージンを増やす半導体装置のコ
ンタクト形成方法及びその構造を提供する。 【解決手段】 半導体基板上に形成された絶縁層１００
をエッチングしてコンタクトホール１０２が形成され
る。コンタクトホール１０２の一部を導電層で充填して
凹んだコンタクトプラグ１０４が形成される。凹んだコ
ンタクトプラグ１０４上のコンタクトホール両側壁にコ
ンタクトスペーサ１０６ａが形成され、コンタクトホー
ル１０２の開口部の大きさが狭められる。コンタクトス
ペーサ１０６ａおよび絶縁層１００上に凹んだコンタク
トプラグ１０４と電気的に接続されるようにコンタクト
電極１０８ａが形成される。この際、コンタクトスペー
サ１０６ａはコンタクト電極１０８ａとエッチング選択
比を有する物質で形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のコン
タクト形成方法に関するものであり、より詳しくは、コ
ンタクトプラグとその上部の導電膜パターンの誤整列マ
ージン(ｍｉｓａｌｉｇｎ ｍａｒｇｉｎ)を増やす半導
体装置のコンタクト形成方法に関するものである。
タクト形成方法に関するものであり、より詳しくは、コ
ンタクトプラグとその上部の導電膜パターンの誤整列マ
ージン(ｍｉｓａｌｉｇｎ ｍａｒｇｉｎ)を増やす半導
体装置のコンタクト形成方法に関するものである。
【０００２】
【従来の技術】図１及び図２は、従来のストレージノー
ド(ｓｔｏｒａｇｅ ｎｏｄｅ)形成方法の工程を順次的
に示す流れ図である。図１を参照すると、従来のストレ
ージノード形成方法は、半導体基板(図示せず)上に絶縁
層２が形成される。絶縁層２をエッチングしてストレー
ジノードコンタクトホール４が形成される。コンタクト
ホール４を含んで絶縁層２上にストレージノードを形成
するための導電層６、例えばポリシリコン層が形成され
る。
ド(ｓｔｏｒａｇｅ ｎｏｄｅ)形成方法の工程を順次的
に示す流れ図である。図１を参照すると、従来のストレ
ージノード形成方法は、半導体基板(図示せず)上に絶縁
層２が形成される。絶縁層２をエッチングしてストレー
ジノードコンタクトホール４が形成される。コンタクト
ホール４を含んで絶縁層２上にストレージノードを形成
するための導電層６、例えばポリシリコン層が形成され
る。
【０００３】導電層６がこの分野でよく知られたフォト
リソグラフィ(ｐｈｏｔｏ ｌｉｔｈｏｇｒａｐｈｙ)工
程を用いてパターニング(ｐａｔｔｅｒｎｉｎｇ)される
と図２に示すように、ストレージノード６ａが形成され
る。
リソグラフィ(ｐｈｏｔｏ ｌｉｔｈｏｇｒａｐｈｙ)工
程を用いてパターニング(ｐａｔｔｅｒｎｉｎｇ)される
と図２に示すように、ストレージノード６ａが形成され
る。
【０００４】しかし、パターニング工程時ストレージノ
ードコンタクトホール４とストレージノード６ａ間に誤
整列(ｍｉｓａｌｉｇｎ)が発生されると、ストレージノ
ード形成のため、一般的に遂行されるオーバーエッチン
グ(ｏｖｅｒ ｅｔｃｈ)工程時図３に示すように、スト
レージノード６ｂのネック(ｎｅｃｋ)部分(参照番号７)
が過度にエッチングされる。結果的に、ストレージノー
ド６ｂが倒れる(ｆａｌｌ ｄｏｗｎ)問題点が生じる。
ードコンタクトホール４とストレージノード６ａ間に誤
整列(ｍｉｓａｌｉｇｎ)が発生されると、ストレージノ
ード形成のため、一般的に遂行されるオーバーエッチン
グ(ｏｖｅｒ ｅｔｃｈ)工程時図３に示すように、スト
レージノード６ｂのネック(ｎｅｃｋ)部分(参照番号７)
が過度にエッチングされる。結果的に、ストレージノー
ド６ｂが倒れる(ｆａｌｌ ｄｏｗｎ)問題点が生じる。
【０００５】図４は、従来のビットライン(ｂｉｔ ｌ
ｉｎｅ)１６ａ−１６ｃを示す平面図であり、図５は図
４のＡ−Ａ'ラインを沿って切断された断面図である。
図４において、従来のビットライン１６ａ〜１６ｃは、
ビットラインコンタクトプラグ１４とビットライン１６
ａ〜１６ｃ間の誤整列マージンを増やすため、ビットラ
イン１６ａ、１６ｃがビットラインコンタクトプラグ１
４とオーバーラップされる部位が参照番号１７で示した
ように広く形成される。ここで、ビットラインコンタク
トプラグ１４は絶縁層１０を貫ってビットラインコンタ
クトホール１２を通して半導体基板(図示せず)と電気的
に接続されるように形成されている。
ｉｎｅ)１６ａ−１６ｃを示す平面図であり、図５は図
４のＡ−Ａ'ラインを沿って切断された断面図である。
図４において、従来のビットライン１６ａ〜１６ｃは、
ビットラインコンタクトプラグ１４とビットライン１６
ａ〜１６ｃ間の誤整列マージンを増やすため、ビットラ
イン１６ａ、１６ｃがビットラインコンタクトプラグ１
４とオーバーラップされる部位が参照番号１７で示した
ように広く形成される。ここで、ビットラインコンタク
トプラグ１４は絶縁層１０を貫ってビットラインコンタ
クトホール１２を通して半導体基板(図示せず)と電気的
に接続されるように形成されている。
【０００６】
【発明が解決しようとする課題】しかし、ビットライン
コンタクトプラグ１４とオーバーラップされるビットラ
インの部位(参照番号１７)は図５に示されたように、ビ
ットラインとビットライン間のスペースマージン(ｓｐ
ａｃｅ ｍａｒｇｉｎ)が減少されて隣接したビットラ
イン間のブリッジ(ｂｒｉｄｇｅ)を誘発する可能性が大
きくなる。
コンタクトプラグ１４とオーバーラップされるビットラ
インの部位(参照番号１７)は図５に示されたように、ビ
ットラインとビットライン間のスペースマージン(ｓｐ
ａｃｅ ｍａｒｇｉｎ)が減少されて隣接したビットラ
イン間のブリッジ(ｂｒｉｄｇｅ)を誘発する可能性が大
きくなる。
【０００７】本発明は、上述の諸般問題点を解決するた
め提案されたものとして、コンタクトホールの開口部の
大きさを減少させることによって、コンタクトプラグと
その上部の導電膜パターンの誤整列マージンを増やすこ
とができる半導体装置のコンタクト形成方法を提供する
ことを目的とする。
め提案されたものとして、コンタクトホールの開口部の
大きさを減少させることによって、コンタクトプラグと
その上部の導電膜パターンの誤整列マージンを増やすこ
とができる半導体装置のコンタクト形成方法を提供する
ことを目的とする。
【０００８】本発明の他の目的は、ストレージノードコ
ンタクトとストレージノード間に誤整列が生じる場合、
ストレージノードのネック部分が過度にエッチングさ
れ、ストレージノードが倒れることを防止できる半導体
装置のコンタクト形成方法を提供することにある。
ンタクトとストレージノード間に誤整列が生じる場合、
ストレージノードのネック部分が過度にエッチングさ
れ、ストレージノードが倒れることを防止できる半導体
装置のコンタクト形成方法を提供することにある。
【０００９】本発明のまた他の目的は、ビットラインコ
ンタクトホールの開口部の大きさを減少させることによ
ってビットラインコンタクトプラグとビットライン間の
誤整列マージンを増やすことができ、隣接したビットラ
イン間のブリッジを防止できる半導体装置のコンタクト
形成方法を提供することにある。
ンタクトホールの開口部の大きさを減少させることによ
ってビットラインコンタクトプラグとビットライン間の
誤整列マージンを増やすことができ、隣接したビットラ
イン間のブリッジを防止できる半導体装置のコンタクト
形成方法を提供することにある。
【００１０】
【課題の解決するための手段】上述の目的を達成するた
めの本発明によると、半導体装置のコンタクト形成方法
は、半導体基板上に形成された絶縁層をエッチングして
コンタクトホールを形成する段階と、コンタクトホール
の一部を第１導電層で充填して凹んだコンタクトプラグ
を形成する段階と、凹んだコンタクトプラグ上のコンタ
クトホールの両側壁にコンタクトスペーサを形成する段
階と、コンタクトスペーサおよび絶縁層上に第２導電層
を形成する段階と、第２導電層をパターニングして凹ん
だコンタクトプラグと電気的に接続されるコンタクト電
極を形成する段階とを含む。
めの本発明によると、半導体装置のコンタクト形成方法
は、半導体基板上に形成された絶縁層をエッチングして
コンタクトホールを形成する段階と、コンタクトホール
の一部を第１導電層で充填して凹んだコンタクトプラグ
を形成する段階と、凹んだコンタクトプラグ上のコンタ
クトホールの両側壁にコンタクトスペーサを形成する段
階と、コンタクトスペーサおよび絶縁層上に第２導電層
を形成する段階と、第２導電層をパターニングして凹ん
だコンタクトプラグと電気的に接続されるコンタクト電
極を形成する段階とを含む。
【００１１】この方法の望ましい実施例において、第２
導電層形成以前に、コンタクトスペーサの上部表面とそ
の下部表面の大きさが同一になるようにコンタクトスペ
ーサ及び絶縁層の一部を平坦化エッチングする段階を付
加的に含むことができる。
導電層形成以前に、コンタクトスペーサの上部表面とそ
の下部表面の大きさが同一になるようにコンタクトスペ
ーサ及び絶縁層の一部を平坦化エッチングする段階を付
加的に含むことができる。
【００１２】この方法の望ましい実施例において、第２
導電層形成以前に、コンタクトホールが完全に充填され
る時まで絶縁層上に導電層を形成する段階と、絶縁層の
上部表面が露出される時まで導電層を平坦化エッチング
して導電プラグを形成し、コンタクトスペーサ及び絶縁
層の一部も一緒にエッチングされ、コンタクトスペーサ
の上部表面とその下部表面の大きさが同一になるように
形成する段階を付加的に含むことができる。
導電層形成以前に、コンタクトホールが完全に充填され
る時まで絶縁層上に導電層を形成する段階と、絶縁層の
上部表面が露出される時まで導電層を平坦化エッチング
して導電プラグを形成し、コンタクトスペーサ及び絶縁
層の一部も一緒にエッチングされ、コンタクトスペーサ
の上部表面とその下部表面の大きさが同一になるように
形成する段階を付加的に含むことができる。
【００１３】上述の目的を達成するための本発明による
と、半導体装置のコンタクト形成方法は、半導体基板上
に形成された絶縁層をエッチングしてコンタクトホール
を形成する段階と、コンタクトホールの一部を第１導電
層で充填して凹んだコンタクトプラグを形成する段階
と、凹んだコンタクトプラグ上のコンタクトホールの両
側壁にコンタクトスペーサを形成する段階と、コンタク
トスペーサを含んで絶縁層上に第２導電層を形成する段
階と、第２導電層をパターニングしてコンタクトプラグ
と電気的に接続されるように導電ラインを形成し、導電
ラインは基板の上部で見て突出部がない直線形状を有す
るように形成する段階とを含む。
と、半導体装置のコンタクト形成方法は、半導体基板上
に形成された絶縁層をエッチングしてコンタクトホール
を形成する段階と、コンタクトホールの一部を第１導電
層で充填して凹んだコンタクトプラグを形成する段階
と、凹んだコンタクトプラグ上のコンタクトホールの両
側壁にコンタクトスペーサを形成する段階と、コンタク
トスペーサを含んで絶縁層上に第２導電層を形成する段
階と、第２導電層をパターニングしてコンタクトプラグ
と電気的に接続されるように導電ラインを形成し、導電
ラインは基板の上部で見て突出部がない直線形状を有す
るように形成する段階とを含む。
【００１４】この方法の望ましい実施例において、第２
導電層形成以前に、コンタクトスペーサの上部表面とそ
の下部表面の大きさが同一になるようにコンタクトスペ
ーサ及び絶縁層の一部を平坦化エッチングする段階を付
加的に含むことができる。
導電層形成以前に、コンタクトスペーサの上部表面とそ
の下部表面の大きさが同一になるようにコンタクトスペ
ーサ及び絶縁層の一部を平坦化エッチングする段階を付
加的に含むことができる。
【００１５】この方法の望ましい実施例において、第２
導電層形成以前に、コンタクトホールが完全に充填され
る時まで絶縁層上に導電層を形成する段階と、絶縁層の
上部表面が露出される時まで導電層を平坦化エッチング
して導電プラグを形成し、コンタクトスペーサ及び絶縁
層の一部も一緒にエッチングされ、コンタクトスペーサ
の上部表面とその下部表面の大きさが同一になるように
形成する段階を付加的に含む。
導電層形成以前に、コンタクトホールが完全に充填され
る時まで絶縁層上に導電層を形成する段階と、絶縁層の
上部表面が露出される時まで導電層を平坦化エッチング
して導電プラグを形成し、コンタクトスペーサ及び絶縁
層の一部も一緒にエッチングされ、コンタクトスペーサ
の上部表面とその下部表面の大きさが同一になるように
形成する段階を付加的に含む。
【００１６】上述の目的を達成するための本発明による
と、半導体装置のコンタクト形成方法は、半導体基板上
に形成された絶縁層をエッチングしてコンタクトホール
を形成する段階と、コンタクトホールの一部を導電層で
充填して凹んだコンタクトプラグを形成する段階と、凹
んだコンタクトプラグ上のコンタクトホールの両側壁に
コンタクトスペーサを形成する段階と、コンタクトスペ
ーサの上部表面とその下部表面の大きさが同一になるよ
うにコンタクトスペーサ及び絶縁層の一部を平坦化エッ
チングする段階とを含む。
と、半導体装置のコンタクト形成方法は、半導体基板上
に形成された絶縁層をエッチングしてコンタクトホール
を形成する段階と、コンタクトホールの一部を導電層で
充填して凹んだコンタクトプラグを形成する段階と、凹
んだコンタクトプラグ上のコンタクトホールの両側壁に
コンタクトスペーサを形成する段階と、コンタクトスペ
ーサの上部表面とその下部表面の大きさが同一になるよ
うにコンタクトスペーサ及び絶縁層の一部を平坦化エッ
チングする段階とを含む。
【００１７】この方法の望ましい実施例において、平坦
化エッチング工程以前に、コンタクトホールが完全に充
填される時まで絶縁層上に導電層を形成する段階を付加
的に含むことができ、この導電層が平坦化エッチング工
程によりエッチングされ、導電プラグが形成される。
化エッチング工程以前に、コンタクトホールが完全に充
填される時まで絶縁層上に導電層を形成する段階を付加
的に含むことができ、この導電層が平坦化エッチング工
程によりエッチングされ、導電プラグが形成される。
【００１８】この方法の望ましい実施例において、絶縁
層上に導電プラグと電気的に接続される導電パターンを
形成する段階を付加的に含むことができる。
層上に導電プラグと電気的に接続される導電パターンを
形成する段階を付加的に含むことができる。
【００１９】上述の目的を達成するための本発明による
と、半導体装置のコンタクト構造は、絶縁層を間に置い
て下部導電層と上部導電層を相互連結するコンタクト構
造を有する半導体装置において、半導体基板上にコンタ
クトホールを有するように形成された絶縁層と、コンタ
クトホールの一部を充填するように形成された凹んだコ
ンタクトプラグと、凹んだコンタクトプラグ上のコンタ
クトホールの両側壁に形成されており、その上部表面と
その下部表面の大きさが同一に形成されたコンタクトス
ペーサを含む。
と、半導体装置のコンタクト構造は、絶縁層を間に置い
て下部導電層と上部導電層を相互連結するコンタクト構
造を有する半導体装置において、半導体基板上にコンタ
クトホールを有するように形成された絶縁層と、コンタ
クトホールの一部を充填するように形成された凹んだコ
ンタクトプラグと、凹んだコンタクトプラグ上のコンタ
クトホールの両側壁に形成されており、その上部表面と
その下部表面の大きさが同一に形成されたコンタクトス
ペーサを含む。
【００２０】図９、図１４、そして図１６を参照する
と、本発明の実施例による半導体装置のコンタクト形成
方法は、コンタクトホールの一部を導電層で充填して凹
んだコンタクトプラグが形成される。凹んだコンタクト
プラグ上のコンタクトホール両側壁にコンタクトスペー
サが形成され、コンタクトホールの開口部の大きさが省
かれる。絶縁層上に凹んだコンタクトプラグと電気的に
接続されるようにコンタクト電極が形成される。この
際、コンタクトスペーサはコンタクト電極とエッチング
選択比を有する物質で形成される。このような半導体装
置の製造方法により、凹んだコンタクトプラグ(ｒｅｃ
ｅｓｓｅｄ ｃｏｎｔａｃｔ ｐｌｕｇ)及びコンタク
トスペーサ(ｃｏｎｔａｃｔ ｓｐａｃｅｒ)を形成する
ことによりコンタクトホールの開口部の大きさを減少さ
せることができ、コンタクトプラグとその上部の導電膜
パターンの誤整列マージンを増やすことができる。ま
た、平坦化エッチングを通してコンタクトスペーサの上
部表面とその下部表面の大きさを同一に形成することに
よって、誤整列マージンをもっと増やすことができる。
そして、ストレージノードが誤整列される場合そのネッ
ク部分が過度にエッチングされ、ストレージノードが倒
れることを防止でき、ビットラインコンタクトプラグと
ビットライン間の誤整列マージンを増やすことによって
ビットラインとビットライン間のスペースを増やすこと
ができ、したがって、隣接したビットライン間のブリッ
ジを防止できる。
と、本発明の実施例による半導体装置のコンタクト形成
方法は、コンタクトホールの一部を導電層で充填して凹
んだコンタクトプラグが形成される。凹んだコンタクト
プラグ上のコンタクトホール両側壁にコンタクトスペー
サが形成され、コンタクトホールの開口部の大きさが省
かれる。絶縁層上に凹んだコンタクトプラグと電気的に
接続されるようにコンタクト電極が形成される。この
際、コンタクトスペーサはコンタクト電極とエッチング
選択比を有する物質で形成される。このような半導体装
置の製造方法により、凹んだコンタクトプラグ(ｒｅｃ
ｅｓｓｅｄ ｃｏｎｔａｃｔ ｐｌｕｇ)及びコンタク
トスペーサ(ｃｏｎｔａｃｔ ｓｐａｃｅｒ)を形成する
ことによりコンタクトホールの開口部の大きさを減少さ
せることができ、コンタクトプラグとその上部の導電膜
パターンの誤整列マージンを増やすことができる。ま
た、平坦化エッチングを通してコンタクトスペーサの上
部表面とその下部表面の大きさを同一に形成することに
よって、誤整列マージンをもっと増やすことができる。
そして、ストレージノードが誤整列される場合そのネッ
ク部分が過度にエッチングされ、ストレージノードが倒
れることを防止でき、ビットラインコンタクトプラグと
ビットライン間の誤整列マージンを増やすことによって
ビットラインとビットライン間のスペースを増やすこと
ができ、したがって、隣接したビットライン間のブリッ
ジを防止できる。
【００２１】
【発明の実施の形態】以下、図５乃至図１６を参照して
本発明の実施例を詳しく説明する。 (実施例１)図６乃至図９は本発明の第１実施形態による
ストレージノード形成方法の工程を順に示す流れ図であ
る。本発明の第１実施例による半導体装置のコンタクト
構造は図９を参照して説明する。図９を参照すると、本
発明の第１実施例による半導体装置のコンタクト構造
は、半導体基板(図示せず)上に形成された絶縁層１００
と、この絶縁層１００をエッチングして形成されたコン
タクトホール１０２を含む。構造は、コンタクトホール
１０２の一部を充填するように形成された凹んだコンタ
クトプラグ１０４と、この凹んだコンタクトプラグ１０
４上のコンタクトホール１０２両側壁に形成されたコン
タクトスペーサ１０６ａを含む。コンタクトスペーサ１
０６ａはコンタクトホール１０２の開口部の大きさを減
少させる。構造は、絶縁層１００上に凹んだコンタクト
プラグ１０４と電気的に接続されるように形成されたコ
ンタクト電極１０８ａを含む。
本発明の実施例を詳しく説明する。 (実施例１)図６乃至図９は本発明の第１実施形態による
ストレージノード形成方法の工程を順に示す流れ図であ
る。本発明の第１実施例による半導体装置のコンタクト
構造は図９を参照して説明する。図９を参照すると、本
発明の第１実施例による半導体装置のコンタクト構造
は、半導体基板(図示せず)上に形成された絶縁層１００
と、この絶縁層１００をエッチングして形成されたコン
タクトホール１０２を含む。構造は、コンタクトホール
１０２の一部を充填するように形成された凹んだコンタ
クトプラグ１０４と、この凹んだコンタクトプラグ１０
４上のコンタクトホール１０２両側壁に形成されたコン
タクトスペーサ１０６ａを含む。コンタクトスペーサ１
０６ａはコンタクトホール１０２の開口部の大きさを減
少させる。構造は、絶縁層１００上に凹んだコンタクト
プラグ１０４と電気的に接続されるように形成されたコ
ンタクト電極１０８ａを含む。
【００２２】ここで、コンタクトスペーサ１０６ａは、
コンタクト電極１０８ａとエッチング選択比を有する物
質で形成される。
コンタクト電極１０８ａとエッチング選択比を有する物
質で形成される。
【００２３】コンタクト電極１０８ａは例えば、ポリシ
リコンで形成され、コンタクトスペーサ１０６ａはＳｉ
−Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、
Ｂ−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎなどの絶縁及び導
電性化合物またはＷ、Ｔｉ、そしてＳｉなどの導電性物
質中少なくともいずれか一つで形成される。
リコンで形成され、コンタクトスペーサ１０６ａはＳｉ
−Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、
Ｂ−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎなどの絶縁及び導
電性化合物またはＷ、Ｔｉ、そしてＳｉなどの導電性物
質中少なくともいずれか一つで形成される。
【００２４】上述のような半導体装置のコンタクト形成
方法は次の通りである。図６を参照すると、本発明の第
１実施例による半導体装置のコンタクト、例えば半導体
メモリ装置のストレージノードの形成方法は、まず半導
体基板(図示せず)上に絶縁層１００が形成される。絶縁
層１００がエッチングされ、ストレージノードコンタク
トホール１０２が形成される。ストレージノードコンタ
クトホール１０２の一部を充填するように凹んだストレ
ージノードコンタクトプラグ１０４が形成される。
方法は次の通りである。図６を参照すると、本発明の第
１実施例による半導体装置のコンタクト、例えば半導体
メモリ装置のストレージノードの形成方法は、まず半導
体基板(図示せず)上に絶縁層１００が形成される。絶縁
層１００がエッチングされ、ストレージノードコンタク
トホール１０２が形成される。ストレージノードコンタ
クトホール１０２の一部を充填するように凹んだストレ
ージノードコンタクトプラグ１０４が形成される。
【００２５】より詳しくは、凹んだストレージノードコ
ンタクトプラグ１０４は、コンタクトホール１０２を含
んで絶縁層１００上に第１導電層が形成される。第１導
電層はＳｉ、Ｗ、Ａｌ、Ｔｉ、ＴｉＮ、ＷＮ、Ｃｕ、Ｐ
ｔ、Ａｕ、そしてＡｇ等全ての導電性物質を含む。コン
タクトホール１０２両側の絶縁層１００の上部表面が露
出される時まで第１導電層がエッチングされ、ストレー
ジノードコンタクトプラグすなわち、埋込コンタクト
(ｂｕｒｉｅｄ ｃｏｎｔａｃｔ)が形成される。第１導
電層のエッチングは乾式または湿式方法によるエッチバ
ック(ｅｔｃｈｂａｃｋ)工程またはＣＭＰ(ｃｈｅｍｉ
ｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ)
などの平坦化エッチング(ｐｌａｎａｒｉｚａｔｉｏｎ
ｅｔｃｈ)工程等で遂行される。この際、第１導電層
に対して乾式または湿式方法でオーバーエッチング(ｏ
ｖｅｒ ｅｔｃｈ)工程を遂行してストレージノードコ
ンタクトプラグの表面が絶縁層１００の表面より低くな
るようにする。このようにして凹んだストレージノード
コンタクトプラグ１０４が形成される。
ンタクトプラグ１０４は、コンタクトホール１０２を含
んで絶縁層１００上に第１導電層が形成される。第１導
電層はＳｉ、Ｗ、Ａｌ、Ｔｉ、ＴｉＮ、ＷＮ、Ｃｕ、Ｐ
ｔ、Ａｕ、そしてＡｇ等全ての導電性物質を含む。コン
タクトホール１０２両側の絶縁層１００の上部表面が露
出される時まで第１導電層がエッチングされ、ストレー
ジノードコンタクトプラグすなわち、埋込コンタクト
(ｂｕｒｉｅｄ ｃｏｎｔａｃｔ)が形成される。第１導
電層のエッチングは乾式または湿式方法によるエッチバ
ック(ｅｔｃｈｂａｃｋ)工程またはＣＭＰ(ｃｈｅｍｉ
ｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ)
などの平坦化エッチング(ｐｌａｎａｒｉｚａｔｉｏｎ
ｅｔｃｈ)工程等で遂行される。この際、第１導電層
に対して乾式または湿式方法でオーバーエッチング(ｏ
ｖｅｒ ｅｔｃｈ)工程を遂行してストレージノードコ
ンタクトプラグの表面が絶縁層１００の表面より低くな
るようにする。このようにして凹んだストレージノード
コンタクトプラグ１０４が形成される。
【００２６】図７において、凹んだストレージノードコ
ンタクトプラグ１０４を含んで絶縁層１００上にスペー
サ形成用物質層１０６が形成される。物質層１０６は、
後続工程により形成されるストレージノード形成用第２
導電層１０８とエッチング選択比(ｅｔｃｈ ｓｅｌｅ
ｃｔｉｖｉｔｙ)を有する物質で形成される。物質層１
０６は、Ｓｉ−Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−
Ｏ、Ａｌ−Ｎ、Ｂ−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎな
どの絶縁及び導電性化合物、Ｗ、Ｔｉ、Ｓｉなどの導電
性物質などを含む。
ンタクトプラグ１０４を含んで絶縁層１００上にスペー
サ形成用物質層１０６が形成される。物質層１０６は、
後続工程により形成されるストレージノード形成用第２
導電層１０８とエッチング選択比(ｅｔｃｈ ｓｅｌｅ
ｃｔｉｖｉｔｙ)を有する物質で形成される。物質層１
０６は、Ｓｉ−Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−
Ｏ、Ａｌ−Ｎ、Ｂ−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎな
どの絶縁及び導電性化合物、Ｗ、Ｔｉ、Ｓｉなどの導電
性物質などを含む。
【００２７】物質層１０６の厚さはコンタクトホール１
０２の両側壁に形成された物質層１０６が相互接触しな
い厚さ範囲内で形成される。すなわち、コンタクトホー
ル１０２の幅が２ｎｍ乃至４００ｎｍ範囲を有する場
合、物質層１０６は１ｎｍ乃至２００ｎｍの厚さで形成
される。ここで、凹んだストレージノードコンタクトプ
ラグ１０４の凹みの深さは、望ましくは物質層１０６の
厚さ以上になるようにする。
０２の両側壁に形成された物質層１０６が相互接触しな
い厚さ範囲内で形成される。すなわち、コンタクトホー
ル１０２の幅が２ｎｍ乃至４００ｎｍ範囲を有する場
合、物質層１０６は１ｎｍ乃至２００ｎｍの厚さで形成
される。ここで、凹んだストレージノードコンタクトプ
ラグ１０４の凹みの深さは、望ましくは物質層１０６の
厚さ以上になるようにする。
【００２８】図８を参照すると、物質層１０６が例え
ば、全面エッチバック工程でエッチングされ、凹んだス
トレージノードコンタクトプラグ１０４上のコンタクト
ホール１０２の両側壁にコンタクトスペーサ１０６ａが
形成される。
ば、全面エッチバック工程でエッチングされ、凹んだス
トレージノードコンタクトプラグ１０４上のコンタクト
ホール１０２の両側壁にコンタクトスペーサ１０６ａが
形成される。
【００２９】最後に、コンタクトホール１０２が完全に
充填される時まで絶縁層１００上にストレージノード形
成用第２導電層１０８、例えばポリシリコン層が形成さ
れる。第２導電層１０８がこの分野でよく知られたフォ
トリソグラフィ工程によりパターニングされると、図９
に示されたように凹んだストレージノードコンタクトプ
ラグ１０４と電気的に接続されるストレージノード１０
８ａが形成される。
充填される時まで絶縁層１００上にストレージノード形
成用第２導電層１０８、例えばポリシリコン層が形成さ
れる。第２導電層１０８がこの分野でよく知られたフォ
トリソグラフィ工程によりパターニングされると、図９
に示されたように凹んだストレージノードコンタクトプ
ラグ１０４と電気的に接続されるストレージノード１０
８ａが形成される。
【００３０】図１０は、本発明の第１実施例による誤整
列されたストレージノードを示す断面図である。図１０
を参照すると、ストレージノード１０８ｂ形成時、スト
レージノード１０８ｂがストレージノードコンタクトプ
ラグ１０４に対して誤整列される場合にも、コンタクト
スペーサ１０６ａによる誤整列マージンの増加でストレ
ージノード１０８ｂが安定的に形成される。また、スト
レージノード１０８ｂ形成のためのオーバーエッチング
工程時コンタクトスペーサ１０６ａがエッチング停止層
として用いられることによって、ストレージノード１０
８ｂのネック部分のオーバーエッチングによるストレー
ジノード１０８ｂの倒れが防止される。
列されたストレージノードを示す断面図である。図１０
を参照すると、ストレージノード１０８ｂ形成時、スト
レージノード１０８ｂがストレージノードコンタクトプ
ラグ１０４に対して誤整列される場合にも、コンタクト
スペーサ１０６ａによる誤整列マージンの増加でストレ
ージノード１０８ｂが安定的に形成される。また、スト
レージノード１０８ｂ形成のためのオーバーエッチング
工程時コンタクトスペーサ１０６ａがエッチング停止層
として用いられることによって、ストレージノード１０
８ｂのネック部分のオーバーエッチングによるストレー
ジノード１０８ｂの倒れが防止される。
【００３１】本発明の実施例による半導体装置のコンタ
クト形成方法はビットラインコンタクト形成にも同様に
適用できる。
クト形成方法はビットラインコンタクト形成にも同様に
適用できる。
【００３２】図１１は、本発明の第１実施例によるビッ
トライン２０８ａ〜２０８ｃを示す平面図であり、図１
２は図１１のＢ−Ｂ'ラインを沿って切断された断面図
である。
トライン２０８ａ〜２０８ｃを示す平面図であり、図１
２は図１１のＢ−Ｂ'ラインを沿って切断された断面図
である。
【００３３】本発明の実施例によるビットライン２０８
ａ〜２０８ｃは従来のビットラインと異なり図１１のよ
うに、ビットラインコンタクト領域に突出部がない直線
形状を有する。
ａ〜２０８ｃは従来のビットラインと異なり図１１のよ
うに、ビットラインコンタクト領域に突出部がない直線
形状を有する。
【００３４】図１２を参照すると、半導体基板(図示せ
ず)上に形成された絶縁層２００をエッチングしてビッ
トラインコンタクトホール２０２が形成される。コンタ
クトホール２０２の一部を第１導電層で充填して凹んだ
ビットラインコンタクトプラグ２０４が形成される。第
１導電層はＳｉ、Ｗ、Ａｌ、Ｔｉ、ＴｉＮ、ＷＮ、Ｃ
ｕ、Ｐｔ、Ａｕ、そしてＡｇ等全ての導電性物質を含
む。凹んだビットラインコンタクトプラグ２０４は、凹
んだストレージノードコンタクトプラグと同様の方法で
形成される。
ず)上に形成された絶縁層２００をエッチングしてビッ
トラインコンタクトホール２０２が形成される。コンタ
クトホール２０２の一部を第１導電層で充填して凹んだ
ビットラインコンタクトプラグ２０４が形成される。第
１導電層はＳｉ、Ｗ、Ａｌ、Ｔｉ、ＴｉＮ、ＷＮ、Ｃ
ｕ、Ｐｔ、Ａｕ、そしてＡｇ等全ての導電性物質を含
む。凹んだビットラインコンタクトプラグ２０４は、凹
んだストレージノードコンタクトプラグと同様の方法で
形成される。
【００３５】凹んだビットラインコンタクトプラグ２０
４を含んで絶縁層２００上にスペーサ形成用物質層が形
成される。物質層が例えば全面エッチバック工程でエッ
チングされ、ビットラインコンタクトプラグ２０４上の
コンタクトホール２０２の両側壁にコンタクトスペーサ
２０６が形成される。
４を含んで絶縁層２００上にスペーサ形成用物質層が形
成される。物質層が例えば全面エッチバック工程でエッ
チングされ、ビットラインコンタクトプラグ２０４上の
コンタクトホール２０２の両側壁にコンタクトスペーサ
２０６が形成される。
【００３６】物質層は、後続工程により形成されるビッ
トライン形成用第２導電層とエッチング選択比を有する
物質で形成される。物質層は、Ｓｉ−Ｏ、Ｓｉ−Ｏ−
Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ−Ｎ、Ｔｉ−
Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎなどの絶縁及び導電性化合物、
Ｗ、Ｔｉ、Ｓｉなどの導電性物質などを含む。
トライン形成用第２導電層とエッチング選択比を有する
物質で形成される。物質層は、Ｓｉ−Ｏ、Ｓｉ−Ｏ−
Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ−Ｎ、Ｔｉ−
Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎなどの絶縁及び導電性化合物、
Ｗ、Ｔｉ、Ｓｉなどの導電性物質などを含む。
【００３７】凹んだビットラインコンタクトプラグ２０
４を含んで絶縁層２００上にビットライン形成用第２導
電層が形成される。第２導電層がこの分野でよく知られ
たフォトリソグラフィ工程を用いてパターニングされ、
ビットラインコンタクトプラグ２０４と電気的に接続さ
れるビットライン２０８ａ、２０８ｃが形成される。こ
の際、コンタクトスペーサ２０６により参照番号２０７
で示したように、ビットラインコンタクトホール２０２
の開口部の大きさが減少し、ビットラインコンタクトプ
ラグ２０４に対するビットライン２０８ａ、２０８ｃの
誤整列マージンが増える。また、ビットライン２０８ａ
−２０８ｃ間のスペースが増える。
４を含んで絶縁層２００上にビットライン形成用第２導
電層が形成される。第２導電層がこの分野でよく知られ
たフォトリソグラフィ工程を用いてパターニングされ、
ビットラインコンタクトプラグ２０４と電気的に接続さ
れるビットライン２０８ａ、２０８ｃが形成される。こ
の際、コンタクトスペーサ２０６により参照番号２０７
で示したように、ビットラインコンタクトホール２０２
の開口部の大きさが減少し、ビットラインコンタクトプ
ラグ２０４に対するビットライン２０８ａ、２０８ｃの
誤整列マージンが増える。また、ビットライン２０８ａ
−２０８ｃ間のスペースが増える。
【００３８】(実施例２)図１３及び図１４は本発明の第
２実施例による半導体装置のコンタクト形成方法を概略
的に示す流れ図であって、誤整列されたコンタクト電極
を示す断面図である。一方、図１４を参照すると、本発
明の第２実施例による半導体装置のコンタクト構造は、
第１実施例と同じく、凹んだコンタクトプラグ３０４上
のコンタクトホール３０２の両側壁に形成されたコンタ
クトスペーサ３０６を含む。しかし、第１実施例と異な
り、コンタクトスペーサ３０６はその上部表面とその下
部表面の大きさが同一に形成されている。このようなコ
ンタクトスペーサ３０６は次のような工程順序により形
成される。すなわち、図１３と同じく、コンタクトホー
ル３０２を含んで絶縁層３００上にスペーサ形成用物質
層が形成される。次に、物質層が、例えばエッチバック
工程でスペーサ形態にエッチングされた後、ＣＭＰ工程
によりその一部が平坦化エッチングされることで形成さ
れる。
２実施例による半導体装置のコンタクト形成方法を概略
的に示す流れ図であって、誤整列されたコンタクト電極
を示す断面図である。一方、図１４を参照すると、本発
明の第２実施例による半導体装置のコンタクト構造は、
第１実施例と同じく、凹んだコンタクトプラグ３０４上
のコンタクトホール３０２の両側壁に形成されたコンタ
クトスペーサ３０６を含む。しかし、第１実施例と異な
り、コンタクトスペーサ３０６はその上部表面とその下
部表面の大きさが同一に形成されている。このようなコ
ンタクトスペーサ３０６は次のような工程順序により形
成される。すなわち、図１３と同じく、コンタクトホー
ル３０２を含んで絶縁層３００上にスペーサ形成用物質
層が形成される。次に、物質層が、例えばエッチバック
工程でスペーサ形態にエッチングされた後、ＣＭＰ工程
によりその一部が平坦化エッチングされることで形成さ
れる。
【００３９】この構造は、絶縁層３００上に凹んだコン
タクトプラグ３０４と電気的に接続されるように形成さ
れたコンタクト電極３０８を含む。このコンタクト電極
３０８はストレージノード及びビットラインなどをすべ
て含む。
タクトプラグ３０４と電気的に接続されるように形成さ
れたコンタクト電極３０８を含む。このコンタクト電極
３０８はストレージノード及びビットラインなどをすべ
て含む。
【００４０】ここで、コンタクトスペーサ３０６はコン
タクト電極３０８とエッチング選択比を有する物質で形
成される。コンタクトスペーサ３０６は例えば、Ｓｉ−
Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ
−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎなどの絶縁及び導電
性化合物、Ｗ、Ｔｉ、Ｓｉなどの導電性物質中いずれか
一つで形成され、コンタクト電極３０８はポリシリコン
で形成される。
タクト電極３０８とエッチング選択比を有する物質で形
成される。コンタクトスペーサ３０６は例えば、Ｓｉ−
Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ
−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、Ｗ−Ｎなどの絶縁及び導電
性化合物、Ｗ、Ｔｉ、Ｓｉなどの導電性物質中いずれか
一つで形成され、コンタクト電極３０８はポリシリコン
で形成される。
【００４１】このように、コンタクトホール３０２上部
の両側壁にコンタクトスペーサ３０６が形成されること
によって、コンタクトホール３０２の開口部の大きさが
減少されるだけでなく、コンタクトスペーサ３０６の上
部及び下部の大きさが同一に形成されることによって凹
んだコンタクトプラグ３０４に対する後続コンタクト電
極３０８の誤整列マージンがもっと増える。
の両側壁にコンタクトスペーサ３０６が形成されること
によって、コンタクトホール３０２の開口部の大きさが
減少されるだけでなく、コンタクトスペーサ３０６の上
部及び下部の大きさが同一に形成されることによって凹
んだコンタクトプラグ３０４に対する後続コンタクト電
極３０８の誤整列マージンがもっと増える。
【００４２】(実施例３)図１５及び図１６は、本発明の
第３実施例による半導体装置のコンタクト形成方法を概
略的に示す流れ図であって、誤整列されたコンタクト電
極を示す断面図である。図１５及び図１６において、図
１３及び図１４に示された半導体装置のコンタクト構造
の構成要素と同一な機能を有する構成要素に対しては同
一な参照番号を併記し、その詳細な説明は省略する。図
１５を参照すると、本発明の第３実施例による半導体装
置のコンタクト形成方法は、第１及び第２実施例と同様
に、絶縁層３００がエッチングされ、コンタクトホール
３０２が形成される。コンタクトホール３０２の一部が
導電層で充填され、凹んだコンタクトプラグ３０４が形
成される。凹んだコンタクトプラグ３０４上のコンタク
トホール３０２の両側壁にコンタクトスペーサ３０６が
形成される。コンタクトスペーサ３０６は第２実施例と
同様の工程順序により、その上部表面とその下部表面の
大きさが同一に形成される。
第３実施例による半導体装置のコンタクト形成方法を概
略的に示す流れ図であって、誤整列されたコンタクト電
極を示す断面図である。図１５及び図１６において、図
１３及び図１４に示された半導体装置のコンタクト構造
の構成要素と同一な機能を有する構成要素に対しては同
一な参照番号を併記し、その詳細な説明は省略する。図
１５を参照すると、本発明の第３実施例による半導体装
置のコンタクト形成方法は、第１及び第２実施例と同様
に、絶縁層３００がエッチングされ、コンタクトホール
３０２が形成される。コンタクトホール３０２の一部が
導電層で充填され、凹んだコンタクトプラグ３０４が形
成される。凹んだコンタクトプラグ３０４上のコンタク
トホール３０２の両側壁にコンタクトスペーサ３０６が
形成される。コンタクトスペーサ３０６は第２実施例と
同様の工程順序により、その上部表面とその下部表面の
大きさが同一に形成される。
【００４３】一方、コンタクトスペーサ３０６形成時、
コンタクトスペーサ３０６間のコンタクトホール３０２
内に凹んだコンタクトプラグ３０４と電気的に接続され
る導電プラグ(ｃｏｎｄｕｃｔｉｖｅ ｐｌｕｇ)３０７
が同時に形成される。導電プラグ３０７はコンタクトプ
ラグ３０６形成のためのＣＭＰ工程以前にコンタクトホ
ール３０２が完全に充填される時まで絶縁層３００上に
導電層が蒸着された後、この導電層がエッチバック工程
で形成されたコンタクトスペーサと一緒にＣＭＰ工程で
平坦化エッチングされて形成される。このように、導電
層でコンタクトスペーサ間のコンタクトホール３０２を
充填した後、ＣＭＰ工程を遂行することによってＣＭＰ
工程時発生されるパーティクル(ｐａｒｔｉｃｌｅ)が凹
んだコンタクトプラグ３０４の表面にあたえる影響を防
止するようになる。
コンタクトスペーサ３０６間のコンタクトホール３０２
内に凹んだコンタクトプラグ３０４と電気的に接続され
る導電プラグ(ｃｏｎｄｕｃｔｉｖｅ ｐｌｕｇ)３０７
が同時に形成される。導電プラグ３０７はコンタクトプ
ラグ３０６形成のためのＣＭＰ工程以前にコンタクトホ
ール３０２が完全に充填される時まで絶縁層３００上に
導電層が蒸着された後、この導電層がエッチバック工程
で形成されたコンタクトスペーサと一緒にＣＭＰ工程で
平坦化エッチングされて形成される。このように、導電
層でコンタクトスペーサ間のコンタクトホール３０２を
充填した後、ＣＭＰ工程を遂行することによってＣＭＰ
工程時発生されるパーティクル(ｐａｒｔｉｃｌｅ)が凹
んだコンタクトプラグ３０４の表面にあたえる影響を防
止するようになる。
【００４４】最後に、絶縁層３００上に導電プラグ３０
７を通して凹んだコンタクトプラグ３０４と電気的に接
続されるコンタクト電極３０８が形成されると図１６と
同じく、本発明の第３実施例による半導体装置のコンタ
クト構造が完成される。
７を通して凹んだコンタクトプラグ３０４と電気的に接
続されるコンタクト電極３０８が形成されると図１６と
同じく、本発明の第３実施例による半導体装置のコンタ
クト構造が完成される。
【００４５】このようなコンタクト構造は第２実施例と
同様に凹んだコンタクトプラグ３０４に対する後続コン
タクト電極３０８の誤整列マージンをもっと増やすよう
になる。
同様に凹んだコンタクトプラグ３０４に対する後続コン
タクト電極３０８の誤整列マージンをもっと増やすよう
になる。
【００４６】
【発明の効果】本発明は、凹んだコンタクトプラグと、
コンタクトスペーサを形成することによりコンタクトホ
ールの開口部の大きさを減少させることができ、コンタ
クトプラグとその上部のコンタクト電極の誤整列マージ
ンを増やすことができる効果がある。また、本発明は平
坦化エッチングを通してコンタクトスペーサの上部表面
とその下部表面の大きさを同一に形成することによっ
て、誤整列マージンをもっと増やすことができる効果が
ある。そして、本発明はストレージノードが誤整列され
る場合、そのネック部分が過度にエッチングされ、スト
レージノードが倒れることを防止でき、ビットラインコ
ンタクトプラグとビットライン間の誤整列マージンを増
やすことによってビットラインとビットライン間のスペ
ースを増やすことができ、したがって、隣接したビット
ライン間のブリッジを防止できる効果がある。
コンタクトスペーサを形成することによりコンタクトホ
ールの開口部の大きさを減少させることができ、コンタ
クトプラグとその上部のコンタクト電極の誤整列マージ
ンを増やすことができる効果がある。また、本発明は平
坦化エッチングを通してコンタクトスペーサの上部表面
とその下部表面の大きさを同一に形成することによっ
て、誤整列マージンをもっと増やすことができる効果が
ある。そして、本発明はストレージノードが誤整列され
る場合、そのネック部分が過度にエッチングされ、スト
レージノードが倒れることを防止でき、ビットラインコ
ンタクトプラグとビットライン間の誤整列マージンを増
やすことによってビットラインとビットライン間のスペ
ースを増やすことができ、したがって、隣接したビット
ライン間のブリッジを防止できる効果がある。
【図１】従来のストレージノード形成方法の工程を順に
示す流れ図である。
示す流れ図である。
【図２】従来のストレージノード形成方法の工程を順に
示す流れ図である。
示す流れ図である。
【図３】従来の誤整列されたストレージノードを示す断
面図である。
面図である。
【図４】従来のビットラインを示す平面図である。
【図５】図４のＡ−Ａ'線に沿って切断された断面図で
ある。
ある。
【図６】本発明の第１実施例によるストレージノード形
成方法の工程を順に示す流れ図である。
成方法の工程を順に示す流れ図である。
【図７】本発明の第１実施例によるストレージノード形
成方法の工程を順に示す流れ図である。
成方法の工程を順に示す流れ図である。
【図８】本発明の第１実施例によるストレージノード形
成方法の工程を順に示す流れ図である。
成方法の工程を順に示す流れ図である。
【図９】本発明の第１実施例によるストレージノード形
成方法の工程を順に示す流れ図である。
成方法の工程を順に示す流れ図である。
【図１０】本発明の第１実施例による誤整列されたスト
レージノードを示す断面図である。
レージノードを示す断面図である。
【図１１】本発明の第１実施例によるビットラインを示
す平面図である。
す平面図である。
【図１２】図１１のＢ−Ｂ'ラインに沿って切断された
断面図である。
断面図である。
【図１３】本発明の第２実施例による半導体装置のコン
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
【図１４】本発明の第２実施例による半導体装置のコン
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
【図１５】本発明の第３実施例による半導体装置のコン
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
【図１６】本発明の第３実施例による半導体装置のコン
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
タクト形成方法を概略的に示す流れ図であって、誤整列
されたコンタクト電極を示す断面図である。
【符号の説明】 ２、１０、１００、２００、３００ 絶縁層 ４、１０２、２０２ ストレージノードコンタクトホー
ル ６ａ、６ｂ、１０８ａ、１０８ｂ ストレージノード １２、２０２ ビットラインコンタクトホール １４、２０４ ビットラインコンタクトプラグ ２０８ ビットライン １０４ ストレージノードコンタクトプラグ １０６ａ、２０６、３０６ コンタクトスペーサ ３０２ コンタクトホール ３０４ 凹んだコンタクトプラグ ３０７ 導電プラグ ３０８ コンタクト電極
ル ６ａ、６ｂ、１０８ａ、１０８ｂ ストレージノード １２、２０２ ビットラインコンタクトホール １４、２０４ ビットラインコンタクトプラグ ２０８ ビットライン １０４ ストレージノードコンタクトプラグ １０６ａ、２０６、３０６ コンタクトスペーサ ３０２ コンタクトホール ３０４ 凹んだコンタクトプラグ ３０７ 導電プラグ ３０８ コンタクト電極
Claims (23)
- 【請求項１】 半導体基板上に形成された絶縁層をエッ
チングしてコンタクトホールを形成する段階と、 前記コンタクトホールの一部を第１導電層で充填して凹
んだコンタクトプラグを形成する段階と、 前記凹んだコンタクトプラグ上のコンタクトホールの両
側壁にコンタクトスペーサを形成する段階と、 前記コンタクトスペーサ及び絶縁層上に第２導電層を形
成する段階と、 前記第２導電層をパターニングして前記凹んだコンタク
トプラグと電気的に接続されるコンタクト電極を形成す
る段階と、 を含むことを特徴とする半導体装置のコンタクト形成方
法。 - 【請求項２】 前記凹んだコンタクトプラグ形成段階
は、前記コンタクトホール及び絶縁層上に前記第１導電
層を形成する段階と、 前記コンタクトホール両側の絶縁層の上部表面が露出す
るまで前記第１導電層をエッチングしてコンタクトプラ
グを形成する段階と、 前記コンタクトプラグの一部をエッチングして凹んだコ
ンタクトプラグを形成する段階とを含むことを特徴とす
る請求項１に記載の半導体装置のコンタクト形成方法。 - 【請求項３】 前記第１導電層は、Ｓｉ、Ｗ、Ａｌ、Ｔ
ｉ、ＴｉＮ、ＷＮ、Ｃｕ、Ｐｔ、Ａｕ、およびＡｇ中の
少なくとも一つで形成されることを特徴とする請求項１
または２に記載の半導体装置のコンタクト形成方法。 - 【請求項４】 前記コンタクトスペーサは、前記第２導
電層とエッチング選択比を有する導電物質または絶縁物
質のいずれか一つで形成されることを特徴とする請求項
１に記載の半導体装置のコンタクト形成方法。 - 【請求項５】 前記コンタクトスペーサは、Ｓｉ−Ｏ、
Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ−
Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、またはＷ−Ｎの化合物質、
Ｗ、Ｔｉ、ならびにＳｉ中の少なくとも一つで形成され
ることを特徴とする請求項１に記載の半導体装置のコン
タクト形成方法。 - 【請求項６】 前記第２導電層形成前、前記コンタクト
スペーサの上部表面とその下部表面の大きさが同一にな
るように前記コンタクトスペーサ及び絶縁層の一部を平
坦化エッチングする段階とをさらに含むことを特徴とす
る請求項１に記載の半導体装置のコンタクト形成方法。 - 【請求項７】 前記第２導電層形成前、前記コンタクト
ホールが完全に充填されるまで前記絶縁層上に導電層を
形成する段階と、 前記絶縁層の上部表面が露出するまで前記導電層を平坦
化エッチングして導電プラグを形成し、前記コンタクト
スペーサ及び絶縁層の一部も一緒にエッチングされ、前
記コンタクトスペーサの上部表面とその下部表面の大き
さが同一になるように形成する段階とをさらに含むこと
を特徴とする請求項１に記載の半導体装置のコンタクト
形成方法。 - 【請求項８】 半導体基板上に形成された絶縁層をエッ
チングしてコンタクトホールを形成する段階と、 前記コンタクトホールの一部を第１導電層で充填して凹
んだコンタクトプラグを形成する段階と、 前記凹んだコンタクトプラグ上のコンタクトホールの両
側壁にコンタクトスペーサを形成する段階と、 前記コンタクトスペーサおよび絶縁層上に第２導電層を
形成する段階と、 前記第２導電層をパターニングして前記コンタクトプラ
グと電気的に接続されるように導電ラインを形成し、前
記導電ラインは基板の上部で見て突出部がない直線形状
を有するように形成する段階と、 を含むことを特徴とする半導体装置のコンタクト形成方
法。 - 【請求項９】 前記凹んだコンタクトプラグ形成段階
は、前記コンタクトホールおよび絶縁層上に前記第１導
電層を形成する段階と、 前記コンタクトホール両側の絶縁層の上部表面が露出す
るまで前記第１導電層をエッチングしてコンタクトプラ
グを形成する段階と、 前記コンタクトプラグの一部をエッチングして凹んだコ
ンタクトプラグを形成する段階とを含むことを特徴とす
る請求項８に記載の半導体装置のコンタクト形成方法。 - 【請求項１０】 前記第１導電層は、Ｓｉ、Ｗ、Ａｌ、
Ｔｉ、ＴｉＮ、ＷＮ、Ｃｕ、Ｐｔ、Ａｕ、およびＡｇ中
の少なくとも一つで形成されることを特徴とする請求項
８または９に記載の半導体装置のコンタクト形成方法。 - 【請求項１１】 前記コンタクトスペーサは、前記第２
導電層とエッチング選択比を有する導電物質または絶縁
物質のいずれか一つで形成されることを特徴とする請求
項８に記載の半導体装置のコンタクト形成方法。 - 【請求項１２】 前記コンタクトスペーサは、Ｓｉ−
Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ
−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、またはＷ−Ｎの化合物質、
Ｗ、Ｔｉ、ならびにＳｉ中の少なくとも一つで形成され
ることを特徴とする請求項８に記載の半導体装置のコン
タクト形成方法。 - 【請求項１３】 前記第２導電層形成前、前記コンタク
トスペーサの上部表面とその下部表面の大きさが同一に
なるように前記コンタクトスペーサ及び絶縁層の一部を
平坦化エッチングする段階をさらに含むことを特徴とす
る請求項８に記載の半導体装置のコンタクト形成方法。 - 【請求項１４】 前記第２導電層形成前、前記コンタク
トホールが完全に充填されるまで前記絶縁層上に導電層
を形成する段階と、 前記絶縁層の上部表面が露出するまで前記導電層を平坦
化エッチングして導電プラグを形成し、前記コンタクト
スペーサ及び絶縁層の一部も一緒にエッチングされ、前
記コンタクトスペーサの上部表面とその下部表面の大き
さが同一になるように形成する段階をさらに含むことを
特徴とする請求項８に記載の半導体装置のコンタクト形
成方法。 - 【請求項１５】 半導体基板上に形成された絶縁層をエ
ッチングしてコンタクトホールを形成する段階と、 前記コンタクトホールの一部を導電層で充填して凹んだ
コンタクトプラグを形成する段階と、 前記凹んだコンタクトプラグ上の前記コンタクトホール
の両側壁にコンタクトスペーサを形成する段階と、 前記コンタクトスペーサの上部表面とその下部表面の大
きさが同一になるように前記コンタクトスペーサ及び絶
縁層の一部を平坦化エッチングする段階と、 を含むことを特徴とする半導体装置のコンタクト形成方
法。 - 【請求項１６】 前記凹んだコンタクトプラグ形成段階
は、前記コンタクトホールおよび絶縁層上に前記導電層
を形成する段階と、 前記コンタクトホール両側の絶縁層の上部表面が露出す
るまで前記導電層をエッチングしてコンタクトプラグを
形成する段階と、 前記コンタクトプラグの一部をエッチングして凹んだコ
ンタクトプラグを形成する段階とを含むことを特徴とす
る請求項１５に記載の半導体装置のコンタクト形成方
法。 - 【請求項１７】 前記コンタクトスペーサは、導電物質
または絶縁物質のいずれか一つで形成されることを特徴
とする請求項１５に記載の半導体装置のコンタクト形成
方法。 - 【請求項１８】 前記コンタクトスペーサは、Ｓｉ−
Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ
−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、またはＷ−Ｎの化合物質、
Ｗ、Ｔｉ、ならびにＳｉ中の少なくとも一つで形成され
ることを特徴とする請求項１５に記載の半導体装置のコ
ンタクト形成方法。 - 【請求項１９】 前記平坦化エッチング工程前、前記コ
ンタクトホールが完全に充填されるまで前記絶縁層上に
導電層を形成する段階をさらに含み、この導電層が前記
平坦化エッチング工程によりエッチングされ、導電プラ
グが形成されることを特徴とする請求項１５に記載の半
導体装置のコンタクト形成方法。 - 【請求項２０】 前記絶縁層上に前記導電プラグと電気
的に接続される導電パターンを形成する段階をさらに含
むことを特徴とする請求項１５に記載の半導体装置のコ
ンタクト形成方法。 - 【請求項２１】 絶縁層を間に置いて下部導電層と上部
導電層を相互連結するコンタクト構造を有する半導体装
置において、 半導体基板上にコンタクトホールを有するように形成さ
れた絶縁層と、 前記コンタクトホールの一部を充填するように形成され
た凹んだコンタクトプラグと、 前記凹んだコンタクトプラグ上のコンタクトホールの両
側壁に形成されており、その上部表面とその下部表面の
大きさが同一に形成されたコンタクトスペーサと、 を備えることを特徴とする半導体装置のコンタクト構
造。 - 【請求項２２】 前記コンタクトスペーサは、導電物質
または絶縁物質のいずれか一つで形成されることを特徴
とする請求項２１に記載の半導体装置のコンタクト構
造。 - 【請求項２３】 前記コンタクトスペーサは、Ｓｉ−
Ｏ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｎ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｂ
−Ｎ、Ｔｉ−Ｎ、Ｗ−Ｓｉ、またはＷ−Ｎの化合物質、
Ｗ、Ｔｉ、ならびにＳｉ中の少なくとも一つで形成され
ることを特徴とする請求項２１に記載の半導体装置のコ
ンタクト構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998P27888 | 1998-07-10 | ||
| KR1019980027888A KR100285700B1 (ko) | 1998-07-10 | 1998-07-10 | 반도체장치의콘택형성방법및그구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040674A true JP2000040674A (ja) | 2000-02-08 |
| JP4117087B2 JP4117087B2 (ja) | 2008-07-09 |
Family
ID=19543760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19578999A Expired - Fee Related JP4117087B2 (ja) | 1998-07-10 | 1999-07-09 | 半導体装置のコンタクト形成方法及びその構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6251790B1 (ja) |
| JP (1) | JP4117087B2 (ja) |
| KR (1) | KR100285700B1 (ja) |
| TW (1) | TW408440B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471403B1 (ko) * | 2000-12-28 | 2005-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010092987A (ja) * | 2008-10-06 | 2010-04-22 | Toshiba Corp | 半導体装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388682B1 (ko) * | 2001-03-03 | 2003-06-25 | 삼성전자주식회사 | 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법 |
| KR100390914B1 (ko) * | 2001-06-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
| KR100390996B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| KR100816721B1 (ko) * | 2002-06-03 | 2008-03-27 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
| KR100478487B1 (ko) * | 2002-11-08 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100545865B1 (ko) * | 2003-06-25 | 2006-01-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101035593B1 (ko) * | 2003-10-13 | 2011-05-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 배선 형성방법 |
| KR100611776B1 (ko) * | 2004-10-06 | 2006-08-10 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US20070023864A1 (en) * | 2005-07-28 | 2007-02-01 | International Business Machines Corporation | Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control |
| KR100689712B1 (ko) * | 2006-03-23 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 및 그 구조 |
| KR100841051B1 (ko) * | 2006-04-10 | 2008-06-24 | 주식회사 하이닉스반도체 | 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법 |
| KR100857853B1 (ko) * | 2006-05-16 | 2008-09-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조방법 |
| KR100750943B1 (ko) * | 2006-07-03 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법 |
| US7888798B2 (en) * | 2007-05-16 | 2011-02-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including interlayer conductive contacts and methods of forming the same |
| JP2009176819A (ja) * | 2008-01-22 | 2009-08-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR20100001700A (ko) * | 2008-06-27 | 2010-01-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101205053B1 (ko) * | 2011-02-28 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
| US9627256B2 (en) * | 2013-02-27 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit interconnects and methods of making same |
| US9105636B2 (en) * | 2013-08-26 | 2015-08-11 | Micron Technology, Inc. | Semiconductor constructions and methods of forming electrically conductive contacts |
| US9153483B2 (en) * | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| US9761539B2 (en) | 2015-06-29 | 2017-09-12 | Globalfoundries Inc. | Wafer rigidity with reinforcement structure |
| CN108269804B (zh) * | 2016-12-30 | 2019-08-23 | 联华电子股份有限公司 | 半导体存储装置的制作方法 |
| US10515896B2 (en) * | 2017-08-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor device and methods of fabrication thereof |
| US11328749B2 (en) | 2019-12-18 | 2022-05-10 | Micron Technology, Inc. | Conductive interconnects and methods of forming conductive interconnects |
| US11545391B2 (en) * | 2020-02-11 | 2023-01-03 | Micron Technology, Inc. | Conductive interconnects and methods of forming conductive interconnects |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199626A (ja) * | 1990-11-29 | 1992-07-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5534462A (en) * | 1995-02-24 | 1996-07-09 | Motorola, Inc. | Method for forming a plug and semiconductor device having the same |
| US5914851A (en) * | 1995-12-22 | 1999-06-22 | International Business Machines Corporation | Isolated sidewall capacitor |
| JPH09283624A (ja) * | 1996-04-18 | 1997-10-31 | Sony Corp | 半導体装置の製造方法 |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
-
1998
- 1998-07-10 KR KR1019980027888A patent/KR100285700B1/ko not_active IP Right Cessation
-
1999
- 1999-05-04 TW TW088107219A patent/TW408440B/zh not_active IP Right Cessation
- 1999-07-09 JP JP19578999A patent/JP4117087B2/ja not_active Expired - Fee Related
- 1999-07-09 US US09/351,083 patent/US6251790B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471403B1 (ko) * | 2000-12-28 | 2005-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010092987A (ja) * | 2008-10-06 | 2010-04-22 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6251790B1 (en) | 2001-06-26 |
| TW408440B (en) | 2000-10-11 |
| KR100285700B1 (ko) | 2001-04-02 |
| KR20000008175A (ko) | 2000-02-07 |
| JP4117087B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000040674A (ja) | 半導体装置のコンタクト形成方法及びその構造 | |
| US6720269B2 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
| US6465310B2 (en) | Methods of forming self-aligned contact pads on electrically conductive lines | |
| JP4550185B2 (ja) | Ｄｒａｍ装置の製造方法 | |
| JPH09307080A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3955411B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
| US6323558B1 (en) | Method for fabricating a contact of a semiconductor device | |
| US6136695A (en) | Method for fabricating a self-aligned contact | |
| US20040126966A1 (en) | Method for forming semiconductor device | |
| US6869872B2 (en) | Method of manufacturing a semiconductor memory device having a metal contact structure | |
| US6333219B1 (en) | Method for forming a polysilicon node in a semiconductor device | |
| KR100487511B1 (ko) | 반도체 장치의 제조 방법 | |
| US6071785A (en) | Low resistance ground wiring in a semiconductor device | |
| US6262467B1 (en) | Etch barrier structure of a semiconductor device and method for fabricating the same | |
| KR100871369B1 (ko) | 반도체소자의 제조방법 | |
| KR100780659B1 (ko) | 스토리지노드 콘택 플러그 형성방법 | |
| JP2867555B2 (ja) | 半導体装置の製造方法 | |
| JPH11330401A (ja) | ダイナミックｒａｍセルキャパシタの製造方法 | |
| KR100301810B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20020075067A (ko) | 플래쉬 메모리 소자의 콘택 및 비트라인 형성방법 | |
| KR19990033111A (ko) | 커패시터의 전극제조방법 | |
| KR20020037499A (ko) | 반도체 소자의 제조방법 | |
| JPH02191331A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4117087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |