JP2000031037A - 反射防止キャップ及びスペ―サを具備する半導体装置、その製造方法並びにこれを用いたフォトレジストパタ―ンの製造方法 - Google Patents
反射防止キャップ及びスペ―サを具備する半導体装置、その製造方法並びにこれを用いたフォトレジストパタ―ンの製造方法Info
- Publication number
- JP2000031037A JP2000031037A JP11137258A JP13725899A JP2000031037A JP 2000031037 A JP2000031037 A JP 2000031037A JP 11137258 A JP11137258 A JP 11137258A JP 13725899 A JP13725899 A JP 13725899A JP 2000031037 A JP2000031037 A JP 2000031037A
- Authority
- JP
- Japan
- Prior art keywords
- reflection
- film
- forming
- pattern
- reflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 14
- 230000003667 anti-reflective effect Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- 230000008033 biological extinction Effects 0.000 claims description 6
- 238000002310 reflectometry Methods 0.000 claims description 6
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 反射防止キャップ及びスペーサを具備する半
導体装置、その製造方法並びにこれを用いたフォトレジ
ストパターンの製造方法を提供する。 【解決手段】 半導体基板と、前記半導体基板上に形成
された反射性パターンと、前記反射性パターンの上面に
形成された反射防止キャップと、前記反射性パターンの
側壁に形成された反射防止スペーサとを含む。これによ
り、写真蝕刻工程時反射性パターンから反射された反射
光によるフォトレジストパターンの変形が最小化され
る。
導体装置、その製造方法並びにこれを用いたフォトレジ
ストパターンの製造方法を提供する。 【解決手段】 半導体基板と、前記半導体基板上に形成
された反射性パターンと、前記反射性パターンの上面に
形成された反射防止キャップと、前記反射性パターンの
側壁に形成された反射防止スペーサとを含む。これによ
り、写真蝕刻工程時反射性パターンから反射された反射
光によるフォトレジストパターンの変形が最小化され
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に反射防止キャップ及びスペーサを
具備する半導体装置、その製造方法及びこれを用いたフ
ォトレジストパターンの製造方法に関する。
製造方法に係り、特に反射防止キャップ及びスペーサを
具備する半導体装置、その製造方法及びこれを用いたフ
ォトレジストパターンの製造方法に関する。
【０００２】
【従来の技術】段々高集積化されている半導体装置は多
結晶シリコン、アルミニウムまたは金属シリサイドのよ
うな高反射性物質を使用して形成する。ところが、高反
射性物質は写真蝕刻工程中の露光工程時、入射光を再び
フォトレジスト膜に反射することによってフォトレジス
トパターンの変形を誘発する。
結晶シリコン、アルミニウムまたは金属シリサイドのよ
うな高反射性物質を使用して形成する。ところが、高反
射性物質は写真蝕刻工程中の露光工程時、入射光を再び
フォトレジスト膜に反射することによってフォトレジス
トパターンの変形を誘発する。
【０００３】かかる問題はサブミクロン以下のデザイン
ルールに応じるパターンを形成するために２４８ｎｍ以
下の短波長の露光源を使用する露光工程でさらに深刻に
なる。特に、段差の大きなパターンが反射性物質として
形成される場合、反射性物質パターンの縁部から反射さ
れる反射光の密度がさらに増加してフォトレジストパタ
ーンの変形も増大される。
ルールに応じるパターンを形成するために２４８ｎｍ以
下の短波長の露光源を使用する露光工程でさらに深刻に
なる。特に、段差の大きなパターンが反射性物質として
形成される場合、反射性物質パターンの縁部から反射さ
れる反射光の密度がさらに増加してフォトレジストパタ
ーンの変形も増大される。
【０００４】かかる問題点を解決するためにフォトレジ
スト膜の下部または上部に反射防止膜を形成した後、写
真工程を実施する方法が提案された。ところが、このよ
うな方法では写真工程を実施する度に反射防止膜を形成
すべきであり、パタニングの完了後にはこれを適切な方
法で取除かなければならない。従って、半導体装置の製
造工程がさらに複雑になる問題点がある。
スト膜の下部または上部に反射防止膜を形成した後、写
真工程を実施する方法が提案された。ところが、このよ
うな方法では写真工程を実施する度に反射防止膜を形成
すべきであり、パタニングの完了後にはこれを適切な方
法で取除かなければならない。従って、半導体装置の製
造工程がさらに複雑になる問題点がある。
【０００５】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、反射性パターンから光が反射される
ことを効率よく防止しうる新たな構造の半導体装置を提
供することにある。
する技術的課題は、反射性パターンから光が反射される
ことを効率よく防止しうる新たな構造の半導体装置を提
供することにある。
【０００６】本発明が解決しようとする他の技術的課題
は、前記新たな構造の半導体装置の製造に適する製造方
法を提供することにある。
は、前記新たな構造の半導体装置の製造に適する製造方
法を提供することにある。
【０００７】本発明が解決しようとするさらに他の技術
的課題は、前記半導体装置を使用して反射性パターンか
ら光が反射されることを効率よく防止して単純化された
工程による微細なフォトレジストパターンの製造方法を
提供することにある。
的課題は、前記半導体装置を使用して反射性パターンか
ら光が反射されることを効率よく防止して単純化された
工程による微細なフォトレジストパターンの製造方法を
提供することにある。
【０００８】
【課題を解決するための手段】前記技術的課題を達成す
るための本発明に係る半導体装置は、半導体基板上に形
成された反射性パターンの上面及び側壁に反射防止キャ
ップ及び反射防止スペーサを具備する。
るための本発明に係る半導体装置は、半導体基板上に形
成された反射性パターンの上面及び側壁に反射防止キャ
ップ及び反射防止スペーサを具備する。
【０００９】前記反射防止キャップは前記反射防止キャ
ップの上部から入射された入射光の中、前記反射性パタ
ーンの表面から反射される反射光と前記反射防止キャッ
プの表面から反射される反射光とを相殺干渉させ反射率
を２０％以下に減少させる干渉型反射防止膜として機能
することが望ましく、３６５ｎｍ以下の波長を有する入
射光下で屈折率が１．０以上の物質よりなる。
ップの上部から入射された入射光の中、前記反射性パタ
ーンの表面から反射される反射光と前記反射防止キャッ
プの表面から反射される反射光とを相殺干渉させ反射率
を２０％以下に減少させる干渉型反射防止膜として機能
することが望ましく、３６５ｎｍ以下の波長を有する入
射光下で屈折率が１．０以上の物質よりなる。
【００１０】前記反射防止スペーサは前記反射防止キャ
ップの上部から入射された入射光の中、前記反射性パタ
ーンの表面及び前記基板の表面から反射される反射光を
吸収して反射率を２０％以下に減少させる吸収型反射防
止膜として機能することが望ましく、３６５ｎｍ以下の
波長を有する入射光下で屈折率が１．０以上であり、消
光係数が０．０５以上の物質よりなる。
ップの上部から入射された入射光の中、前記反射性パタ
ーンの表面及び前記基板の表面から反射される反射光を
吸収して反射率を２０％以下に減少させる吸収型反射防
止膜として機能することが望ましく、３６５ｎｍ以下の
波長を有する入射光下で屈折率が１．０以上であり、消
光係数が０．０５以上の物質よりなる。
【００１１】前記他の技術的課題を達成するための本発
明に係る半導体装置の製造方法は、まず、半導体基板を
提供した後、前記半導体基板上に反射性パターンと反射
防止キャップよりなる積層構造物を形成する。次いで、
前記積層構造物の側壁に反射防止スペーサを形成する。
明に係る半導体装置の製造方法は、まず、半導体基板を
提供した後、前記半導体基板上に反射性パターンと反射
防止キャップよりなる積層構造物を形成する。次いで、
前記積層構造物の側壁に反射防止スペーサを形成する。
【００１２】前記積層構造物を形成する段階は次のよう
に進行される。まず、前記半導体基板上に反射性物質層
を形成した後、前記反射性物質層上に反射防止膜を形成
する。次いで、前記反射膜上にフォトレジスト膜を形成
した後、前記フォトレジスト膜を露光及び現像してフォ
トレジストパターンを形成する。最後に、前記フォトレ
ジストパターンを蝕刻マスクとして使用して前記反射防
止膜及び前記反射性物質層を蝕刻して前記反射防止キャ
ップ及び反射性パターンよりなる積層構造物を完成す
る。
に進行される。まず、前記半導体基板上に反射性物質層
を形成した後、前記反射性物質層上に反射防止膜を形成
する。次いで、前記反射膜上にフォトレジスト膜を形成
した後、前記フォトレジスト膜を露光及び現像してフォ
トレジストパターンを形成する。最後に、前記フォトレ
ジストパターンを蝕刻マスクとして使用して前記反射防
止膜及び前記反射性物質層を蝕刻して前記反射防止キャ
ップ及び反射性パターンよりなる積層構造物を完成す
る。
【００１３】前記反射防止スペーサは前記積層構造物が
形成された結果物の全面に反射防止膜を形成した後、前
記反射防止膜を異方性蝕刻して形成する。
形成された結果物の全面に反射防止膜を形成した後、前
記反射防止膜を異方性蝕刻して形成する。
【００１４】前記さらに他の技術的課題を達成するため
の本発明に係るフォトレジストパターンの製造方法は、
まず、半導体基板を提供した後、前記半導体基板上に反
射性パターン及び反射防止キャップよりなる積層構造物
を形成し、前記積層構造物の側壁に反射防止スペーサを
形成する。次いで、前記反射防止スペーサが形成された
半導体基板の全面に第１層間絶縁膜を形成する。引続
き、前記第１層間絶縁膜上にフォトレジスト膜を形成し
た後、前記フォトレジスト膜を露光及び現像して前記反
射性パターンが下部に充填されている前記第１層間絶縁
膜領域を露出させるフォトレジストパターンを形成す
る。
の本発明に係るフォトレジストパターンの製造方法は、
まず、半導体基板を提供した後、前記半導体基板上に反
射性パターン及び反射防止キャップよりなる積層構造物
を形成し、前記積層構造物の側壁に反射防止スペーサを
形成する。次いで、前記反射防止スペーサが形成された
半導体基板の全面に第１層間絶縁膜を形成する。引続
き、前記第１層間絶縁膜上にフォトレジスト膜を形成し
た後、前記フォトレジスト膜を露光及び現像して前記反
射性パターンが下部に充填されている前記第１層間絶縁
膜領域を露出させるフォトレジストパターンを形成す
る。
【００１５】そして、前記フォトレジストパターンを蝕
刻マスクとして前記第１層間絶縁膜を蝕刻して前記積層
構造物の一部、前記反射防止膜スペーサ及び前記半導体
基板の一部を露出させるコンタクトホールを形成した
後、前記フォトレジストパターンを取除く。
刻マスクとして前記第１層間絶縁膜を蝕刻して前記積層
構造物の一部、前記反射防止膜スペーサ及び前記半導体
基板の一部を露出させるコンタクトホールを形成した
後、前記フォトレジストパターンを取除く。
【００１６】また、前記コンタクトホールを形成する段
階の後、前記コンタクトホールを充填する導電膜パター
ンを形成し、前記導電膜パターンが形成された結果物の
全面に第２層間絶縁膜を形成する。次いで、前記第２層
間絶縁膜上にフォトレジスト膜を形成した後、前記フォ
トレジスト膜を露光及び現像して下部に前記導電膜パタ
ーン、前記積層構造物及び反射防止膜スペーサが埋立さ
れている前記第２層間絶縁膜領域を露出させるフォトレ
ジストパターンを形成する。
階の後、前記コンタクトホールを充填する導電膜パター
ンを形成し、前記導電膜パターンが形成された結果物の
全面に第２層間絶縁膜を形成する。次いで、前記第２層
間絶縁膜上にフォトレジスト膜を形成した後、前記フォ
トレジスト膜を露光及び現像して下部に前記導電膜パタ
ーン、前記積層構造物及び反射防止膜スペーサが埋立さ
れている前記第２層間絶縁膜領域を露出させるフォトレ
ジストパターンを形成する。
【００１７】望ましくは、前記第２層間絶縁膜の形成段
階後に、前記第２層間絶縁膜上に反射防止膜を形成する
段階をさらに含むこともできる。
階後に、前記第２層間絶縁膜上に反射防止膜を形成する
段階をさらに含むこともできる。
【００１８】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施形態を説明する。しかし、本発明は下
記実施形態に限定されることではなく、相異なる多様な
形に具現できる。ただ本実施形態は本発明の開示を完全
にし、当業者に発明の範囲を完全に知らせるために提供
されるものである。添付された図面において多数の膜及
び領域等の厚さは明瞭性のために強調された。また、何
れの膜が他の膜または基板上に存在すると指称する際、
他の膜または基板上にあり得、或いは層間膜が存在する
こともある。図面において同一な部材番号は同一な部材
を示す。
明の望ましい実施形態を説明する。しかし、本発明は下
記実施形態に限定されることではなく、相異なる多様な
形に具現できる。ただ本実施形態は本発明の開示を完全
にし、当業者に発明の範囲を完全に知らせるために提供
されるものである。添付された図面において多数の膜及
び領域等の厚さは明瞭性のために強調された。また、何
れの膜が他の膜または基板上に存在すると指称する際、
他の膜または基板上にあり得、或いは層間膜が存在する
こともある。図面において同一な部材番号は同一な部材
を示す。
【００１９】＜反射防止キャップ及びスペーサを具備す
る半導体装置＞図１を参照すれば、半導体基板１００上
に酸化膜パターン１０２Ｐ、導電膜パターン１０４Ｐ及
び金属シリサイド膜パターン１０６Ｐが順次に積層され
ている。導電膜パターン１０４Ｐと金属シリサイド膜パ
ターン１０６Ｐは反射性パターンである。導電膜パター
ン１０４Ｐはポリシリコン膜またはタングステン膜など
で形成され、金属シリサイド膜パターン１０６Ｐはタン
グステンシリサイド膜、チタンシリサイド膜、またはコ
バルトシリサイド膜のような物質で形成される。
る半導体装置＞図１を参照すれば、半導体基板１００上
に酸化膜パターン１０２Ｐ、導電膜パターン１０４Ｐ及
び金属シリサイド膜パターン１０６Ｐが順次に積層され
ている。導電膜パターン１０４Ｐと金属シリサイド膜パ
ターン１０６Ｐは反射性パターンである。導電膜パター
ン１０４Ｐはポリシリコン膜またはタングステン膜など
で形成され、金属シリサイド膜パターン１０６Ｐはタン
グステンシリサイド膜、チタンシリサイド膜、またはコ
バルトシリサイド膜のような物質で形成される。
【００２０】図１では反射性パターンとして導電膜パタ
ーン１０４Ｐ及び金属シリサイド膜パターン１０６Ｐが
積層されたゲート電極構造が示されているが、本発明の
反射性パターンは単一層からなってもよく、アルミニウ
ム膜、アルミニウム合金膜またはタングステン膜パター
ンのような反射率の大きな物質よりなるパターンなら何
れも良い。
ーン１０４Ｐ及び金属シリサイド膜パターン１０６Ｐが
積層されたゲート電極構造が示されているが、本発明の
反射性パターンは単一層からなってもよく、アルミニウ
ム膜、アルミニウム合金膜またはタングステン膜パター
ンのような反射率の大きな物質よりなるパターンなら何
れも良い。
【００２１】前記反射性パターン１０４Ｐ、１０６Ｐの
上面には反射防止キャップ１１０Ｐが形成されており、
反射性パターン１０４Ｐ、１０６Ｐの側壁には反射防止
スペーサ１３０Ｓが形成されている。
上面には反射防止キャップ１１０Ｐが形成されており、
反射性パターン１０４Ｐ、１０６Ｐの側壁には反射防止
スペーサ１３０Ｓが形成されている。
【００２２】反射防止キャップ１１０Ｐは反射性パター
ン１０４Ｐ、１０６Ｐを限定するフォトレジストパター
ンを形成するための写真蝕刻工程時に反射防止膜として
使われ、前記反射性パターンと同時にパタニングされて
形成されたものが望ましい。
ン１０４Ｐ、１０６Ｐを限定するフォトレジストパター
ンを形成するための写真蝕刻工程時に反射防止膜として
使われ、前記反射性パターンと同時にパタニングされて
形成されたものが望ましい。
【００２３】特に、反射防止キャップ１１０Ｐは、後続
の写真蝕刻工程において反射防止キャップの上部から入
射された入射光の中、前記反射性パターン１０４Ｐ、１
０６Ｐの表面から反射される反射光と前記反射防止キャ
ップ１１０Ｐの表面から反射される反射光とを相殺干渉
させ反射率を２０％以下に減少させる干渉型反射防止膜
として機能することが望ましい。
の写真蝕刻工程において反射防止キャップの上部から入
射された入射光の中、前記反射性パターン１０４Ｐ、１
０６Ｐの表面から反射される反射光と前記反射防止キャ
ップ１１０Ｐの表面から反射される反射光とを相殺干渉
させ反射率を２０％以下に減少させる干渉型反射防止膜
として機能することが望ましい。
【００２４】反射率は下記式を使用して計算できる。
【００２５】
【数１】
【００２６】ここで、Ｒは反射率、Ｎ1は反射防止キャ
ップの屈折率、Ｎ0は基板の屈折率、Ｎ2は反射性パター
ンの屈折率、λは露光源の波長、ｔ1は反射防止キャッ
プの厚さである。
ップの屈折率、Ｎ0は基板の屈折率、Ｎ2は反射性パター
ンの屈折率、λは露光源の波長、ｔ1は反射防止キャッ
プの厚さである。
【００２７】従って、反射防止キャップ１１０Ｐの屈折
率及び反射性パターン上部層１０６Ｐの屈折率を知って
おり、許容可能な反射率の範囲を定めれば、反射防止キ
ャップ１１０Ｐの適正な厚さが求められる。
率及び反射性パターン上部層１０６Ｐの屈折率を知って
おり、許容可能な反射率の範囲を定めれば、反射防止キ
ャップ１１０Ｐの適正な厚さが求められる。
【００２８】また、反射防止キャップ１１０Ｐは３６５
ｎｍ以下の波長を有する入射光下で屈折率Ｎ1を１．０
以上の物質で形成して反射率を最小化することが望まし
い。従って、前記条件、例えば前記屈折率を満たせる物
質なら有機物質または無機物質の中何れも反射防止キャ
ップ１１０Ｐを形成しうる。望ましくは、反射防止膜と
して多用される無機性反射防止物質、例えばＳｉＯxＮy
またはＧｅＯxＮyなどが使用されうる。
ｎｍ以下の波長を有する入射光下で屈折率Ｎ1を１．０
以上の物質で形成して反射率を最小化することが望まし
い。従って、前記条件、例えば前記屈折率を満たせる物
質なら有機物質または無機物質の中何れも反射防止キャ
ップ１１０Ｐを形成しうる。望ましくは、反射防止膜と
して多用される無機性反射防止物質、例えばＳｉＯxＮy
またはＧｅＯxＮyなどが使用されうる。
【００２９】反射防止スペーサ１３０Ｓは反射性パター
ン１０４Ｐ、１０６Ｐの側壁に厚く形成しうる。従っ
て、吸収型反射防止膜として機能しうる。特に、反射防
止キャップ１１０Ｐの上部から入射された入射光の中、
前記反射性パターン１０４Ｐ、１０６Ｐの表面及び前記
基板１００の表面から反射される反射光を吸収して反射
率を２０％以下に減少させることが望ましい。
ン１０４Ｐ、１０６Ｐの側壁に厚く形成しうる。従っ
て、吸収型反射防止膜として機能しうる。特に、反射防
止キャップ１１０Ｐの上部から入射された入射光の中、
前記反射性パターン１０４Ｐ、１０６Ｐの表面及び前記
基板１００の表面から反射される反射光を吸収して反射
率を２０％以下に減少させることが望ましい。
【００３０】従って、反射防止スペーサは３６５ｎｍ以
下の波長を有する入射光下で屈折率が１．０以上であ
り、消光係数が０．０５以上の物質で形成して反射率を
最小化することが望ましい。よって、前記条件を満たせ
る物質なら有機物質または無機物質の何れでも良い。望
ましくは、反射防止キャップ１１０Ｐを構成する物質と
同一な物質で形成することが工程を容易に進行しうる。
従って、ＳｉＯxＮyまたはＧｅＯxＮy等から構成される
ことが望ましい。
下の波長を有する入射光下で屈折率が１．０以上であ
り、消光係数が０．０５以上の物質で形成して反射率を
最小化することが望ましい。よって、前記条件を満たせ
る物質なら有機物質または無機物質の何れでも良い。望
ましくは、反射防止キャップ１１０Ｐを構成する物質と
同一な物質で形成することが工程を容易に進行しうる。
従って、ＳｉＯxＮyまたはＧｅＯxＮy等から構成される
ことが望ましい。
【００３１】本発明に係る半導体装置は反射性パターン
１０４Ｐ、１０６Ｐの上面及び側壁に反射防止キャップ
１１０Ｐ及び反射防止スペーサ１３０Ｓを具備してお
り、半導体装置を完成するための後続の写真蝕刻工程時
に反射性パターンから反射された反射光によりフォトレ
ジストパターンが変形される問題点を前以て防止しう
る。従って、半導体装置を完成するに必要な数回の写真
蝕刻工程を進行する度に反射防止膜の形成及び除去が必
要ないので、半導体装置を単純化された工程で容易に完
成しうる長所がある。
１０４Ｐ、１０６Ｐの上面及び側壁に反射防止キャップ
１１０Ｐ及び反射防止スペーサ１３０Ｓを具備してお
り、半導体装置を完成するための後続の写真蝕刻工程時
に反射性パターンから反射された反射光によりフォトレ
ジストパターンが変形される問題点を前以て防止しう
る。従って、半導体装置を完成するに必要な数回の写真
蝕刻工程を進行する度に反射防止膜の形成及び除去が必
要ないので、半導体装置を単純化された工程で容易に完
成しうる長所がある。
【００３２】＜反射防止キャップ及びスペーサを具備す
る半導体装置の製造方法＞図２を参照すれば、半導体基
板１００上に酸化膜１０２、導電膜１０４、金属シリサ
イド膜１０６を順次に積層する。次いで、金属シリサイ
ド膜１０６上に第１反射防止膜１１０を形成する。引続
き、第１反射防止膜１００上にフォトレジスト膜１２０
を通常のスピンコーティング方法で塗布する。
る半導体装置の製造方法＞図２を参照すれば、半導体基
板１００上に酸化膜１０２、導電膜１０４、金属シリサ
イド膜１０６を順次に積層する。次いで、金属シリサイ
ド膜１０６上に第１反射防止膜１１０を形成する。引続
き、第１反射防止膜１００上にフォトレジスト膜１２０
を通常のスピンコーティング方法で塗布する。
【００３３】この際、酸化膜１０２の形成は選択的であ
る。そして、反射性物質膜は導電膜１０４と金属シリサ
イド膜１０６の二層で形成してもよく、一層の導電膜ま
たは一層の金属シリサイド膜のみで形成しても良い。
る。そして、反射性物質膜は導電膜１０４と金属シリサ
イド膜１０６の二層で形成してもよく、一層の導電膜ま
たは一層の金属シリサイド膜のみで形成しても良い。
【００３４】次いで、所定のパターン２０２が形成され
ているマスク２００に３６５ｎｍ以下の波長を有する入
射光２１０を照射して前記フォトレジスト膜の所定領域
１２５を露光する。
ているマスク２００に３６５ｎｍ以下の波長を有する入
射光２１０を照射して前記フォトレジスト膜の所定領域
１２５を露光する。
【００３５】この際、第１反射防止膜１１０は入射光２
１０が下部の金属シリサイド膜１０６または導電膜１０
４から反射されてスタンディングウエーブのように所望
しない効果を引起こすことを防止する。従って、第１反
射防止膜１１０は下部の金属シリサイド膜１０６または
導電膜１０４から反射される反射光と第１反射防止膜１
１０の表面から反射される反射光とを相殺干渉させて反
射率を２０％以下にするには、３６５ｎｍ以下の波長を
有する入射光２１０下において、屈折率Ｎ1の１．０以
上の物質で形成することが望ましい。
１０が下部の金属シリサイド膜１０６または導電膜１０
４から反射されてスタンディングウエーブのように所望
しない効果を引起こすことを防止する。従って、第１反
射防止膜１１０は下部の金属シリサイド膜１０６または
導電膜１０４から反射される反射光と第１反射防止膜１
１０の表面から反射される反射光とを相殺干渉させて反
射率を２０％以下にするには、３６５ｎｍ以下の波長を
有する入射光２１０下において、屈折率Ｎ1の１．０以
上の物質で形成することが望ましい。
【００３６】図３を参照すれば、露光されたフォトレジ
スト膜領域１２５を適切な現像液で現像して反射性パタ
ーンを限定するフォトレジストパターン１２０Ｐを形成
する。
スト膜領域１２５を適切な現像液で現像して反射性パタ
ーンを限定するフォトレジストパターン１２０Ｐを形成
する。
【００３７】次いで、図４に示されたように、フォトレ
ジストパターン１２０Ｐを蝕刻マスクとして使用して第
１反射防止膜１１０、金属シリサイド膜１０６、導電膜
１０４及び酸化膜１０２を順次に蝕刻して反射防止キャ
ップ１１０Ｐ、金属シリサイド膜パターン１０６Ｐと導
電膜パターン１０４Ｐからなる反射性パターン、及び酸
化膜パターン１０２Ｐを形成する。引続き、フォトレジ
ストパターン１２０Ｐを除去する。
ジストパターン１２０Ｐを蝕刻マスクとして使用して第
１反射防止膜１１０、金属シリサイド膜１０６、導電膜
１０４及び酸化膜１０２を順次に蝕刻して反射防止キャ
ップ１１０Ｐ、金属シリサイド膜パターン１０６Ｐと導
電膜パターン１０４Ｐからなる反射性パターン、及び酸
化膜パターン１０２Ｐを形成する。引続き、フォトレジ
ストパターン１２０Ｐを除去する。
【００３８】この際、フォトレジストパターン１２０Ｐ
を除去した後、従来とは異なって、反射防止キャップ１
１０Ｐを除去せずに残すが、これは反射防止キャップ１
１０Ｐを後続工程においても反射防止膜として使用する
ためである。
を除去した後、従来とは異なって、反射防止キャップ１
１０Ｐを除去せずに残すが、これは反射防止キャップ１
１０Ｐを後続工程においても反射防止膜として使用する
ためである。
【００３９】図５を参照すれば、反射防止キャップ１１
０Ｐ、金属シリサイド膜パターン１０６Ｐと導電膜パタ
ーン１０４Ｐからなる反射性パターン及び酸化膜パター
ン１０２Ｐが形成されている半導体基板の全面に第２反
射防止膜１３０を形成する。
０Ｐ、金属シリサイド膜パターン１０６Ｐと導電膜パタ
ーン１０４Ｐからなる反射性パターン及び酸化膜パター
ン１０２Ｐが形成されている半導体基板の全面に第２反
射防止膜１３０を形成する。
【００４０】第２反射防止膜１３０は３６５ｎｍ以下の
波長を有する入射光下で屈折率が１．０以上であり、消
光係数が０．０５以上の物質で形成する。
波長を有する入射光下で屈折率が１．０以上であり、消
光係数が０．０５以上の物質で形成する。
【００４１】最後に、図６に示されたように、基板１０
０の全面に形成されている第２反射防止膜１３０を異方
性蝕刻して反射性パターン１０６Ｐ、１０４Ｐの側壁に
反射防止スペーサ１３０Ｓを形成する。
０の全面に形成されている第２反射防止膜１３０を異方
性蝕刻して反射性パターン１０６Ｐ、１０４Ｐの側壁に
反射防止スペーサ１３０Ｓを形成する。
【００４２】反射防止スペーサ１３０Ｓは前記反射性パ
ターン１０４Ｐ、１０６Ｐの表面及び前記基板１００の
表面から反射される反射光を吸収して反射率を２０％以
下に減少させうる厚さに反射性パターン１０４Ｐ、１０
６Ｐの側壁に形成することが望ましい。
ターン１０４Ｐ、１０６Ｐの表面及び前記基板１００の
表面から反射される反射光を吸収して反射率を２０％以
下に減少させうる厚さに反射性パターン１０４Ｐ、１０
６Ｐの側壁に形成することが望ましい。
【００４３】＜フォトレジストパターンの製造方法＞図
１に示されている本発明に係る半導体装置を使用してフ
ォトレジストパターンを形成する方法を説明する。
１に示されている本発明に係る半導体装置を使用してフ
ォトレジストパターンを形成する方法を説明する。
【００４４】第１実施形態 まず、図７に示されたように、反射性パターン１０４
Ｐ、１０６Ｐの上面には反射防止キャップ１１０Ｐが、
側壁には反射防止スペーサ１３０Ｓが形成されている半
導体基板１００の全面に第１層間絶縁膜６００を形成す
る。引続き、第１層間絶縁膜６００上にフォトレジスト
膜６１０を形成する。
Ｐ、１０６Ｐの上面には反射防止キャップ１１０Ｐが、
側壁には反射防止スペーサ１３０Ｓが形成されている半
導体基板１００の全面に第１層間絶縁膜６００を形成す
る。引続き、第１層間絶縁膜６００上にフォトレジスト
膜６１０を形成する。
【００４５】次いで、所定のパターン７０２が形成され
ているマスク７００に３６５ｎｍ以下の波長の入射光７
１０を照射してフォトレジスト膜６１０の所定領域６１
５を露光する。
ているマスク７００に３６５ｎｍ以下の波長の入射光７
１０を照射してフォトレジスト膜６１０の所定領域６１
５を露光する。
【００４６】反射性パターン１０４Ｐ、１０６Ｐの上面
及び側壁に反射防止キャップ１１０Ｐ及び反射防止スペ
ーサ１３０Ｓが形成されているため、露光時反射性パタ
ーン１０４Ｐ、１０６Ｐの縁部Ａから入射光７１０がフ
ォトレジストパターンへ再反射される反射率が最小化さ
れる。従って、第１層間絶縁膜６００とフォトレジスト
膜６１０との間に反射防止膜をさらに形成する工程が不
要である。
及び側壁に反射防止キャップ１１０Ｐ及び反射防止スペ
ーサ１３０Ｓが形成されているため、露光時反射性パタ
ーン１０４Ｐ、１０６Ｐの縁部Ａから入射光７１０がフ
ォトレジストパターンへ再反射される反射率が最小化さ
れる。従って、第１層間絶縁膜６００とフォトレジスト
膜６１０との間に反射防止膜をさらに形成する工程が不
要である。
【００４７】次いで、図８に示されたように、露光され
たフォトレジスト領域６１５を現像して第１層間絶縁膜
６００の一部領域を露出させるフォトレジストパターン
６１０Ｐを形成する。フォトレジストパターン６１０Ｐ
により露出された第１層間絶縁膜６００の直下部には反
射性パターン１０４Ｐ、１０６Ｐが充填されている。
たフォトレジスト領域６１５を現像して第１層間絶縁膜
６００の一部領域を露出させるフォトレジストパターン
６１０Ｐを形成する。フォトレジストパターン６１０Ｐ
により露出された第１層間絶縁膜６００の直下部には反
射性パターン１０４Ｐ、１０６Ｐが充填されている。
【００４８】図９を参照すれば、フォトレジストパター
ン６１０Ｐを蝕刻マスクとして使用し第１層間絶縁膜６
００を蝕刻して反射防止キャップ１１０Ｐの一部領域、
反射防止スペーサ１３０Ｓ及び基板１００の一部領域を
露出させるコンタクトホール９００を形成する。
ン６１０Ｐを蝕刻マスクとして使用し第１層間絶縁膜６
００を蝕刻して反射防止キャップ１１０Ｐの一部領域、
反射防止スペーサ１３０Ｓ及び基板１００の一部領域を
露出させるコンタクトホール９００を形成する。
【００４９】最後に、図１０に示されたように、コンタ
クトホール９００を導電膜で埋立した後、エッチバック
または化学機械的ポリシング方法等で平坦化して半導体
基板１００に接続されるパッド１０００を形成する。
クトホール９００を導電膜で埋立した後、エッチバック
または化学機械的ポリシング方法等で平坦化して半導体
基板１００に接続されるパッド１０００を形成する。
【００５０】本実施形態で形成したフォトレジストパタ
ーン６１０Ｐは半導体基板１００に接続されるパッド１
０００の形成されるコンタクトホールを限定したが、必
ずしもコンタクトホールのみを限定することではない。
即ち、露光工程時反射性パターンの上面及び側壁領域か
ら反射される光がフォトレジストパターンの線幅の変化
を引起こす等フォトレジストパターンの均一性に影響が
与えられる全てのフォトレジストパターンの製造工程に
適用しうることは勿論である。
ーン６１０Ｐは半導体基板１００に接続されるパッド１
０００の形成されるコンタクトホールを限定したが、必
ずしもコンタクトホールのみを限定することではない。
即ち、露光工程時反射性パターンの上面及び側壁領域か
ら反射される光がフォトレジストパターンの線幅の変化
を引起こす等フォトレジストパターンの均一性に影響が
与えられる全てのフォトレジストパターンの製造工程に
適用しうることは勿論である。
【００５１】本発明の第１実施形態によれば、反射性パ
ターン１０４Ｐ、１０６Ｐの上面及び側壁に形成されて
いる反射防止キャップ１１０Ｐと反射防止スペーサ１３
０Ｓは露光工程時入射光が反射性パターン１０４Ｐ、１
０６Ｐから反射される反射率を減少させる。従って、フ
ォトレジストパターンの均一度を向上させうる。また、
従来には新たなフォトレジスト膜を形成する度に反射防
止膜を形成し、写真蝕刻工程の完了後、再び反射防止膜
を除去すべきであったが、本発明では新たな反射防止膜
の形成が不要なので、工程が単純化される長所がある。
ターン１０４Ｐ、１０６Ｐの上面及び側壁に形成されて
いる反射防止キャップ１１０Ｐと反射防止スペーサ１３
０Ｓは露光工程時入射光が反射性パターン１０４Ｐ、１
０６Ｐから反射される反射率を減少させる。従って、フ
ォトレジストパターンの均一度を向上させうる。また、
従来には新たなフォトレジスト膜を形成する度に反射防
止膜を形成し、写真蝕刻工程の完了後、再び反射防止膜
を除去すべきであったが、本発明では新たな反射防止膜
の形成が不要なので、工程が単純化される長所がある。
【００５２】第２実施形態 図１１を参照すれば、パッド１０００が形成されている
第１層間絶縁膜６００上部に第２層間絶縁膜１１００と
フォトレジスト膜１１１０とを順次に形成する。
第１層間絶縁膜６００上部に第２層間絶縁膜１１００と
フォトレジスト膜１１１０とを順次に形成する。
【００５３】次いで、所定のパターン１２０２が形成さ
れているマスク１２００に３６５ｎｍ以下の入射光１２
１０を照射してフォトレジスト膜１１１０の所定領域１
１１５を露光する。
れているマスク１２００に３６５ｎｍ以下の入射光１２
１０を照射してフォトレジスト膜１１１０の所定領域１
１１５を露光する。
【００５４】第１実施形態と同様に、露光時反射防止キ
ャップ１１０Ｐ及び反射防止スペーサ１３０Ｓにより反
射性パターン１０４Ｐ、１０６Ｐの上面と側壁、特に縁
部から反射される光量を最小化しうる。
ャップ１１０Ｐ及び反射防止スペーサ１３０Ｓにより反
射性パターン１０４Ｐ、１０６Ｐの上面と側壁、特に縁
部から反射される光量を最小化しうる。
【００５５】次いで、図１２に示されたように、フォト
レジスト膜の露光された領域１１１５を現像してフォト
レジストパターン１１１０Ｐを形成する。
レジスト膜の露光された領域１１１５を現像してフォト
レジストパターン１１１０Ｐを形成する。
【００５６】最後に、図１３に示されたように、第２層
間絶縁膜１１００を蝕刻して第２層間絶縁膜パターン１
１００Ｐを形成した後、フォトレジストパターン１１１
０Ｐを取除く。
間絶縁膜１１００を蝕刻して第２層間絶縁膜パターン１
１００Ｐを形成した後、フォトレジストパターン１１１
０Ｐを取除く。
【００５７】第２層間絶縁膜パターン１１００Ｐはパッ
ド１０００がビットライン接続用パッドの場合にはビッ
トライン形成用陰極パターンを限定し、かつパッド１０
００と接続されるビアホールも限定しうる。
ド１０００がビットライン接続用パッドの場合にはビッ
トライン形成用陰極パターンを限定し、かつパッド１０
００と接続されるビアホールも限定しうる。
【００５８】第３実施形態 図１４を参照すれば、第３実施形態はフォトレジスト膜
１１１０を形成する前に第３反射防止膜１４００をさら
に形成するという点において第２実施形態と差があり、
残り工程は第２実施形態と同一である。
１１１０を形成する前に第３反射防止膜１４００をさら
に形成するという点において第２実施形態と差があり、
残り工程は第２実施形態と同一である。
【００５９】第３反射防止膜１４００は反射性パターン
１０４Ｐ、１０６Ｐから反射された反射光以外に、パッ
ド１０００及び反射防止スペーサ１３０Ｓの間の基板１
００から反射された反射光がフォトレジストパターンの
均一度に影響を及ぼす場合、反射防止キャップ１１０Ｐ
及び反射防止スペーサ１３０Ｓと共に反射防止機能を強
化するために形成するものである。
１０４Ｐ、１０６Ｐから反射された反射光以外に、パッ
ド１０００及び反射防止スペーサ１３０Ｓの間の基板１
００から反射された反射光がフォトレジストパターンの
均一度に影響を及ぼす場合、反射防止キャップ１１０Ｐ
及び反射防止スペーサ１３０Ｓと共に反射防止機能を強
化するために形成するものである。
【００６０】フォトレジストパターン形成工程の完了
後、除去する場合の工程容易性等を考慮して第３反射防
止膜１４００の厚さはできるだけ薄く形成すべきなの
で、第３反射防止膜１４００は干渉型反射防止膜として
機能することになる。
後、除去する場合の工程容易性等を考慮して第３反射防
止膜１４００の厚さはできるだけ薄く形成すべきなの
で、第３反射防止膜１４００は干渉型反射防止膜として
機能することになる。
【００６１】従って、この場合、第３反射防止膜１４０
０の厚さは反射性パッド１０００及び反射防止スペーサ
１３０Ｓの間の基板１００からの反射率を所望の範囲に
減らすのに必要な厚さで形成する。
０の厚さは反射性パッド１０００及び反射防止スペーサ
１３０Ｓの間の基板１００からの反射率を所望の範囲に
減らすのに必要な厚さで形成する。
【００６２】第４実施形態 図１５を参照すれば、第４実施形態は第３反射防止膜が
吸収型反射防止膜１５００及び干渉型反射防止膜１５１
０の二重膜からなって反射防止機能をさらに強化すると
いう点において第３実施形態と差があり、残り工程は第
３実施形態と同一である。
吸収型反射防止膜１５００及び干渉型反射防止膜１５１
０の二重膜からなって反射防止機能をさらに強化すると
いう点において第３実施形態と差があり、残り工程は第
３実施形態と同一である。
【００６３】
【発明の効果】本発明に係る半導体装置は反射性パター
ンの上面と側壁に反射防止キャップと反射防止スペーサ
とを備えている。従って、半導体装置を完成するための
後続の写真蝕刻工程時に反射性パターンから光が反射さ
れる反射率を最小化し、よって反射された反射光により
フォトレジストパターンが変形される問題点を防止しう
る。そして、半導体装置の完成のために必要な数回の写
真蝕刻工程を進行する時度に、反射防止膜を形成及び除
去する工程が不要なので、半導体装置を容易に完成しう
る。
ンの上面と側壁に反射防止キャップと反射防止スペーサ
とを備えている。従って、半導体装置を完成するための
後続の写真蝕刻工程時に反射性パターンから光が反射さ
れる反射率を最小化し、よって反射された反射光により
フォトレジストパターンが変形される問題点を防止しう
る。そして、半導体装置の完成のために必要な数回の写
真蝕刻工程を進行する時度に、反射防止膜を形成及び除
去する工程が不要なので、半導体装置を容易に完成しう
る。
【図１】 本発明の一実施形態により反射性パターンの
上面及び側面に反射防止キャップ及びスペーサを具備す
る半導体装置の断面図である。
上面及び側面に反射防止キャップ及びスペーサを具備す
る半導体装置の断面図である。
【図２】 図１に示された半導体装置を製造するための
工程中間段階の構造物等の断面図である。
工程中間段階の構造物等の断面図である。
【図３】 図１に示された半導体装置を製造するための
工程中間段階の構造物等の断面図である。
工程中間段階の構造物等の断面図である。
【図４】 図１に示された半導体装置を製造するための
工程中間段階の構造物等の断面図である。
工程中間段階の構造物等の断面図である。
【図５】 図１に示された半導体装置を製造するための
工程中間段階の構造物等の断面図である。
工程中間段階の構造物等の断面図である。
【図６】 図１に示された半導体装置を製造するための
工程中間段階の構造物等の断面図である。
工程中間段階の構造物等の断面図である。
【図７】 本発明の第１実施形態に係るフォトレジスト
パターンの製造方法を説明するための工程中間段階の構
造物等の断面図である。
パターンの製造方法を説明するための工程中間段階の構
造物等の断面図である。
【図８】 本発明の第１実施形態に係るフォトレジスト
パターンの製造方法を説明するための工程中間段階の構
造物等の断面図である。
パターンの製造方法を説明するための工程中間段階の構
造物等の断面図である。
【図９】 本発明の第１実施形態に係るフォトレジスト
パターンの製造方法を説明するための工程中間段階の構
造物等の断面図である。
パターンの製造方法を説明するための工程中間段階の構
造物等の断面図である。
【図１０】 本発明の第１実施形態に係るフォトレジス
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
【図１１】 本発明の第２実施形態に係るフォトレジス
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
【図１２】 本発明の第２実施形態に係るフォトレジス
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
【図１３】 本発明の第２実施形態に係るフォトレジス
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
トパターンの製造方法を説明するための工程中間段階の
構造物等の断面図である。
【図１４】 本発明の第３実施形態に係るフォトレジス
トパターンの製造方法を説明するための工程中間段階の
構造物の断面図である。
トパターンの製造方法を説明するための工程中間段階の
構造物の断面図である。
【図１５】 本発明の第４実施形態に係るフォトレジス
トパターンの製造方法を説明するための工程中間段階の
構造物の断面図である。
トパターンの製造方法を説明するための工程中間段階の
構造物の断面図である。
１００…半導体基板、 １０２Ｐ…酸化膜パターン、 １０４Ｐ…導電膜パターン、 １０６Ｐ…金属シリサイド膜パターン、 １１０Ｐ…反射防止キャップ、 １３０Ｓ…反射防止スペーサ、 ６００…第１層間絶縁膜、 ６１０，１１１０…フォトレジスト膜、 ６１５，１１１５…フォトレジスト膜の所定領域、 ７００，２００，１２００…マスク、 ７０２，２０２，１２０２…パターン、 ７１０，２１０，１２１０…入射光、 １２５…露光されたフォトレジスト膜、 １２０Ｐ，６１０Ｐ，１１１０Ｐ…フォトレジストパタ
ーン、 ９００…コンタクトホール、 １０００…パッド、 １１００…第２層間絶縁膜、 １１００Ｐ…第２層間絶縁膜パターン、 １４００…第３反射防止膜、 １５００…吸収型反射防止膜、 １５１０…干渉型反射防止膜。
ーン、 ９００…コンタクトホール、 １０００…パッド、 １１００…第２層間絶縁膜、 １１００Ｐ…第２層間絶縁膜パターン、 １４００…第３反射防止膜、 １５００…吸収型反射防止膜、 １５１０…干渉型反射防止膜。
Claims (20)
- 【請求項１】 半導体基板と、 前記半導体基板上に形成された反射性パターンと、 前記反射性パターンの上面に形成された反射防止キャッ
プと、 前記反射性パターンの側壁に形成された反射防止スペー
サとを含むことを特徴とする半導体装置。 - 【請求項２】 前記反射防止キャップは前記反射防止キ
ャップの上部から入射された入射光のうち、前記反射性
パターンの表面から反射される反射光と前記反射防止キ
ャップの表面から反射される反射光とを相殺干渉させ、
反射率を２０％以下に減少させる干渉型反射防止膜とし
て機能することを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記反射防止キャップは３６５ｎｍ以下
の波長を有する入射光の下で屈折率が１．０以上の物質
よりなることを特徴とする請求項２に記載の半導体装
置。 - 【請求項４】 前記反射防止スペーサは前記反射防止キ
ャップの上部から入射された入射光のうち、前記反射性
パターンの表面及び前記基板の表面から反射される反射
光を吸収して反射率を２０％以下に減少させる吸収型反
射防止膜として機能することを特徴とする請求項１に記
載の半導体装置。 - 【請求項５】 前記反射防止スペーサは３６５ｎｍ以下
の波長を有する入射光の下で屈折率が１．０以上であ
り、消光係数が０．０５以上の物質よりなることを特徴
とする請求項４に記載の半導体装置。 - 【請求項６】 前記反射防止キャップは前記反射性パタ
ーンを形成するための写真蝕刻工程時反射防止膜として
使われ、前記反射性パターンと同時にパタニングされる
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項７】 半導体基板を提供する段階と、 前記半導体基板上に反射性パターンと反射防止キャップ
とから構成された積層構造物を形成する段階と、 前記積層構造物の側壁に反射防止スペーサを形成する段
階とを含むことを特徴とする半導体装置の製造方法。 - 【請求項８】 前記積層構造物を形成する段階は、 前記半導体基板上に反射性物質層を形成する段階と、 前記反射性物質層上に反射防止膜を形成する段階と、 前記反射防止膜上にフォトレジスト膜を形成する段階
と、 前記フォトレジスト膜を露光及び現像してフォトレジス
トパターンを形成する段階と、 前記フォトレジストパターンを蝕刻マスクとして使用し
て前記反射防止膜及び前記反射性物質層を蝕刻して前記
反射防止キャップ及び反射性パターンからなる積層構造
物を完成する段階とを含むことを特徴とする請求項７に
記載の半導体装置の製造方法。 - 【請求項９】 前記反射防止キャップは３６５ｎｍ以下
の波長を有する入射光の下で屈折率が１．０以上の物質
よりなることを特徴とする請求項７に記載の半導体装置
の製造方法。 - 【請求項１０】 前記反射防止スペーサを形成する段階
は、 前記積層構造物の形成された結果物の全面に反射防止膜
を形成する段階と、 前記反射防止膜を異方性蝕刻して前記積層構造物の側壁
に反射防止スペーサを形成する段階とを含むことを特徴
とする請求項７に記載の半導体装置の製造方法。 - 【請求項１１】 前記反射防止スペーサは３６５ｎｍ以
下の波長を有する入射光の下で屈折率が１．０以上であ
り、消光係数が０．０５以上の物質よりなることを特徴
とする請求項７に記載の半導体装置の製造方法。 - 【請求項１２】 半導体基板を提供する段階と、 前記半導体基板上に反射性パターンと反射防止キャップ
とから構成された積層構造物を形成する段階と、 前記積層構造物の側壁に反射防止スペーサを形成する段
階と、 前記反射防止スペーサが形成された半導体基板の全面に
第１層間絶縁膜を形成する段階と、 前記第１層間絶縁膜上にフォトレジスト膜を形成する段
階と、 前記フォトレジスト膜を露光及び現像して前記反射性パ
ターンが下部に充填されている前記第１層間絶縁膜の領
域を露出させるフォトレジストパターンを形成する段階
とを含むことを特徴とするフォトレジストパターンの製
造方法。 - 【請求項１３】 前記フォトレジストパターンを形成す
る段階後に、 前記フォトレジストパターンを蝕刻マスクとして前記第
１層間絶縁膜を蝕刻して前記積層構造物の一部と前記反
射防止膜スペーサ及び前記半導体基板の一部を露出させ
るコンタクトホールを形成する段階と、 前記フォトレジストパターンを除去する段階とをさらに
含むことを特徴とする請求項１２に記載のフォトレジス
トパターンの製造方法。 - 【請求項１４】 前記積層構造物を形成する段階は、 前記半導体基板上に反射性物質層を形成する段階と、 前記反射性物質層上に反射防止膜を形成する段階と、 前記反射防止膜上にフォトレジスト膜を形成する段階
と、 前記フォトレジスト膜を露光及び現像してフォトレジス
トパターンを形成する段階と、 前記フォトレジストパターンを蝕刻マスクとして使用し
て前記反射防止膜及び前記反射性物質層を蝕刻して前記
反射防止キャップ及び反射性パターンよりなる積層構造
物を完成する段階とを含むことを特徴とする請求項１２
に記載のフォトレジストパターンの製造方法。 - 【請求項１５】 前記反射防止キャップは３６５ｎｍ以
下の波長を有する入射光の下で屈折率が１．０以上の物
質よりなることを特徴とする請求項１２に記載のフォト
レジストパターンの製造方法。 - 【請求項１６】 前記反射防止スペーサを形成する段階
は、 前記積層構造物の形成された結果物の全面に反射防止膜
を形成する段階と、 前記反射防止膜を異方性蝕刻して前記積層構造物の側壁
に反射防止スペーサを形成する段階とを含むことを特徴
とする請求項１２に記載のフォトレジストパターンの製
造方法。 - 【請求項１７】 前記反射防止スペーサは３６５ｎｍ以
下の波長を有する入射光の下で屈折率が１．０以上であ
り、消光係数が０．０５以上の物質よりなることを特徴
とする請求項１２に記載のフォトレジストパターンの製
造方法。 - 【請求項１８】 前記コンタクトホールを形成する段階
後に、 前記コンタクトホールを埋立する導電膜パターンを形成
する段階と、 前記導電膜パターンの形成された結果物の全面に第２層
間絶縁膜を形成する段階と、 前記第２層間絶縁膜上にフォトレジスト膜を形成する段
階と、 前記フォトレジスト膜を露光及び現像して下部に前記導
電膜パターン、前記積層構造物及び反射防止膜スペーサ
が埋立されている前記第２層間絶縁膜領域を露出させる
フォトレジストパターンを形成する段階とを含むことを
特徴とする請求項１３に記載のフォトレジストパターン
の製造方法。 - 【請求項１９】 前記第２層間絶縁膜を形成する段階後
に、前記第２層間絶縁膜上に反射防止膜を形成する段階
をさらに含むことを特徴とする請求項１８に記載のフォ
トレジストパターンの製造方法。 - 【請求項２０】 前記反射防止膜を形成する段階は、 前記第２層間絶縁膜上に吸収型反射防止膜を形成する段
階と、 前記吸収型反射膜上に干渉型反射防止膜を形成する段階
とを含むことを特徴とする請求項１９に記載のフォトレ
ジストパターンの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024994A KR100269330B1 (ko) | 1998-06-29 | 1998-06-29 | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 |
| KR98P24994 | 1998-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031037A true JP2000031037A (ja) | 2000-01-28 |
Family
ID=19541506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11137258A Pending JP2000031037A (ja) | 1998-06-29 | 1999-05-18 | 反射防止キャップ及びスペ―サを具備する半導体装置、その製造方法並びにこれを用いたフォトレジストパタ―ンの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6492701B1 (ja) |
| JP (1) | JP2000031037A (ja) |
| KR (1) | KR100269330B1 (ja) |
| TW (1) | TW408365B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7585763B2 (en) | 2005-11-07 | 2009-09-08 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices using anti-reflective coating as implant blocking layer |
| US7629661B2 (en) * | 2006-02-10 | 2009-12-08 | Noble Peak Vision Corp. | Semiconductor devices with photoresponsive components and metal silicide light blocking structures |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132120A (ja) * | 1983-01-18 | 1984-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5262633A (en) * | 1992-08-21 | 1993-11-16 | Santa Barbara Research Center | Wideband anti-reflection coating for indium antimonide photodetector device and method of forming the same |
| JP3065829B2 (ja) * | 1992-12-25 | 2000-07-17 | 新日本製鐵株式会社 | 半導体装置 |
| JPH06302539A (ja) * | 1993-04-15 | 1994-10-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP3342164B2 (ja) * | 1993-04-16 | 2002-11-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0799368A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 光半導体装置 |
| JPH07106308A (ja) * | 1993-10-08 | 1995-04-21 | Sony Corp | ドライエッチング方法 |
| KR100366910B1 (ko) * | 1994-04-05 | 2003-03-04 | 소니 가부시끼 가이샤 | 반도체장치의제조방법 |
| US5441914A (en) * | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
| KR960005761A (ko) * | 1994-07-27 | 1996-02-23 | 이데이 노부유끼 | 반도체장치 |
| JP3334370B2 (ja) * | 1994-10-13 | 2002-10-15 | ヤマハ株式会社 | 半導体デバイス |
| JPH08148559A (ja) * | 1994-11-15 | 1996-06-07 | Fujitsu Ltd | 絶縁膜を有する半導体装置の製造方法 |
| US5918147A (en) * | 1995-03-29 | 1999-06-29 | Motorola, Inc. | Process for forming a semiconductor device with an antireflective layer |
| US5672243A (en) * | 1995-11-28 | 1997-09-30 | Mosel Vitelic, Inc. | Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide |
| US6040613A (en) * | 1996-01-19 | 2000-03-21 | Micron Technology, Inc. | Antireflective coating and wiring line stack |
| JP3220645B2 (ja) * | 1996-09-06 | 2001-10-22 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100224701B1 (ko) * | 1996-07-16 | 1999-10-15 | 윤종용 | 불휘발성 메모리장치 및 그 제조방법 |
| US5841179A (en) * | 1996-08-28 | 1998-11-24 | Advanced Micro Devices, Inc. | Conductive layer with anti-reflective surface portion |
| US6133618A (en) * | 1997-08-14 | 2000-10-17 | Lucent Technologies Inc. | Semiconductor device having an anti-reflective layer and a method of manufacture thereof |
| US5925932A (en) * | 1997-12-18 | 1999-07-20 | Advanced Micro Devices, Inc. | Borderless vias |
| US6004722A (en) * | 1998-04-06 | 1999-12-21 | Chartered Semiconductor Manufacturing Ltd. | Hydrolytically stable organic polymer material for organic polymer anti-reflective (ARC) layer |
| US6071653A (en) * | 1998-11-04 | 2000-06-06 | United Microelectronics Corp. | Method for fabricating a photomask |
-
1998
- 1998-06-29 KR KR1019980024994A patent/KR100269330B1/ko not_active IP Right Cessation
-
1999
- 1999-03-09 TW TW088103557A patent/TW408365B/zh active
- 1999-05-18 JP JP11137258A patent/JP2000031037A/ja active Pending
- 1999-06-01 US US09/324,072 patent/US6492701B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100269330B1 (ko) | 2000-12-01 |
| KR20000003724A (ko) | 2000-01-25 |
| US6492701B1 (en) | 2002-12-10 |
| TW408365B (en) | 2000-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989788A (en) | Method for forming resist patterns having two photoresist layers and an intermediate layer | |
| US20050186490A1 (en) | Wordline structures including stabilized 193nm resist | |
| JPH08213303A (ja) | 反射型ｘ線マスク及びその製造法 | |
| JPH0774170A (ja) | 配線パターンの製造方法 | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| JP4532768B2 (ja) | デュアルダマシン配線の形成方法 | |
| US6187687B1 (en) | Minimization of line width variation in photolithography | |
| KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| JPH08293462A (ja) | 半導体装置の製造方法 | |
| JP2636763B2 (ja) | 半導体装置の製造方法 | |
| JP2000031037A (ja) | 反射防止キャップ及びスペ―サを具備する半導体装置、その製造方法並びにこれを用いたフォトレジストパタ―ンの製造方法 | |
| JP3047832B2 (ja) | 半導体装置の製造方法 | |
| JP3620978B2 (ja) | 半導体素子の製造方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| KR100283370B1 (ko) | 반도체소자의제조방법 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| JP2000040739A (ja) | 半導体装置の製造方法 | |
| KR100415099B1 (ko) | 반도체 소자의 반사 방지막 형성방법_ | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| KR100380277B1 (ko) | 미세패턴 형성방법 | |
| JPH0547936A (ja) | 半導体装置の製造方法 | |
| KR100567054B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| JPH07273010A (ja) | 半導体装置の製造方法 | |
| JPS647492B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |