HUT57917A - Microprocessor system containing circuit resetting microprocessor - Google Patents
Microprocessor system containing circuit resetting microprocessor Download PDFInfo
- Publication number
- HUT57917A HUT57917A HU903890A HU389090A HUT57917A HU T57917 A HUT57917 A HU T57917A HU 903890 A HU903890 A HU 903890A HU 389090 A HU389090 A HU 389090A HU T57917 A HUT57917 A HU T57917A
- Authority
- HU
- Hungary
- Prior art keywords
- microprocessor
- clock
- reset
- signal
- phase
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Retry When Errors Occur (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Az olyan mikroprocesszorok, mint az Intel 386 (TM) és az i486 (TM) egy alaphelyzetbe állító bemenettel rendelkeznek, hogy
a mikroprocesszort ismert vagy meghatározott kiindulási állapotba lehessen hozni, amikor rákapcsoljuk a tápfeszültséget. (A 386 és az i486 az Intel cég védjegye). Az 1. ábrán egy Intel 386 mikroprocesszort és a hozzátartozó alaphelyzetbe állító áramköri kapcsolást alkalmazó 10 számítógépet láthatjuk. Az alaphelyzetbe állító áramköri kapcsolás tárgyalása előtt segítségünkre lehet a 10 számítógép általános formában történő leírása.
A 10 számítógép olyan kettős buszú számítógép, amely a fent említett 100 mikroprocesszort tartalmazza. A 100 mikroprocesszor tartalmazza az 1. ábrán RESET-tel jelölt alaphelyzetbe állító bemenetet. A 100 mikroprocesszor a 105 CPU (központi egység belső buszát a 115 rendszer belső buszhoz csatlakoztató 110 pufferhez a 105 CPU belső buszon át csatlakozik. A 115 rendszer belső busz a 120 latch/puffer/dekóderen át csatlakozik a 125 planáris 1/0 (bemeneti/kimeneti) buszhoz, amelyhez periféria eszközök, mint például a 130 eszköz csatlakoznak.
A 115 rendszer belső busz még a 135 memóriavezérlő és memóriához is csatlakozik. A 115 rendszer belső busz a 140 pufferen és a 145 mikrocsatorna buszon (TM) át a 150 mikrocsatorna (TM) dugaszaljakhoz ill. nyílásokhoz is csatlakozik, amelyekbe különféle adapter kártyákat lehet dugaszolni. (A mikrocsatorna Micro Channel az International Business Machines Corporation védjegye). A 155 közvetlen memória hozzáférés (DMA) vezérlő a 115 rendszer belső buszhoz csatlakozik, hogy a 135 memóriához a hozzáférést megkönnyítse a 100 mikroprocesszor beavatkozása nélkül.
A 10 számítógép tartalmazza továbbá a 160 busz vezérlő és időzítő áramkört is, amely a 115 busz vezérlésének és időzítésének engedélyezéséhez a 115 rendszer belső buszhoz csatlakozik. A
165 központi döntési pont a 160 busz vezérlő és időzítő áramkörhöz és a 150 mikrocsatorna dugaszaljakhoz is csatlakozik. A 165 központi döntési pont meghatározza, hogy a 145 mikrocsatorna buszt melyik funkcionális egység érheti el, legyen az például a 100 mikroprocesszor, a 145 mikrocsatorna dugaszaljba dugaszolt busz-vezérlő vagy a 155 DMA vezérlő.
A 170 gyorsító memória (cache memory) az ábra szerint csatlakozik a 105 CPU belső buszhoz és a 100 mikroprocesszorhoz. A 170 gyorsító memória működésének vezérléséhez a 175 cache vezérlő (Intel 82385) az ábra szerint a 105 CPU belső buszhoz és a 115 rendszer belső buszhoz csatlakozik. Amikor a 10 számítógépet kettős buszos számítógépnek nevezzük, akkor a 105 CPU belső buszra és a 115 rendszer belső buszra, mint két buszra hivatkozunk. A 105 és a 115 busz mindegyike rendelkezik cim adat és vezérlő busszal is. A lebegőpontos műveletek feldolgozásának megkönnyítésére a 105 CPU belső buszhoz a 180 matematikai együttműködő processzor csatlakozik.
Amint azt már a fentiekben megemlítettük, a 100 mikroprocesszor egy RESET-tel jelölt alaphelyzetbe állító bemenettel rendelkez
A 100 mikroprocesszor tatalmaz még egy CLK2-vel jelölt óra bemenetet is amelynél az alkalmazott óra frekvencia kétszerese (2x) a mikroprocesszor belső órafrekvenciájának. A 100 mikroprocesszor belső órafrekvenciáját lx-esnek definiáljuk.
A 100A kettővel osztó és fáziskorrektor áramkört a 100 mikroprocesszor úgy foglalja magában, hogy a mikroprocesszor CLK2 bemenetére adott CLK2 vagy 2x-es órajelet (pl. 50 MHz-nél) a 100 mikroprocesszor belső felhasználásához lx-esre osztjuk le (vagy pl. 25 MHz-re). A 185 CLK2 generáló áramkört vagy óraoszcillátort a CLK2 jel létrehozására alkalmazzuk. A 185 CLK2 generáló áramkör ·· egy, a 190 alaphelyzetbe állító logikához (RÉSÉT LOGIC) csatlakoztatott CLK2 kimenetet, a 195 2-vel osztó áramkört, a 160 busz vezérlő és időzítő áramkört a 175 gyorsító vezérlőt, a 100 mikroprocesszort és az ehhez szükséges órainformációt biztosító 180 együttműködő processzort foglalja magában.
A 190 alaphelyzetbe állító logika rendelkezik egy; a mikroprocesszor RÉSÉT bemenetéhez, a 180 matematikai együttműködő processzorhoz, a 175 gyorsító vezérlőhöz és a 160 busz vezérlő és időzítő áramkörhöz csatlakoztatott RÉSÉT kimenettel, hogy rendszer alaphelyzetbe állítás igény esetén az ilyen eszközöknek megfelelő alaphelyzetbe állító impulzust biztosítson. Az 1. ábrából látható, hogy a 195 osztó áramkör a CLK2 órajelet kettővel osztja, és így CLK külső órajelet hoz létre, amelyet a 190 alaphelyzetbe állító logikára (RÉSÉT LOGIC) és a 160 busz vezérlő és időzítő áramkörre adunk. Megjegyezzük, hogy a 195 osztó áramkör CLK kimenetén generált külső CLK órajel alapjában véve ugyanazt a frekvenciát mutatja, mint ami a 100 mikroprocesszor lx-es belső órafrekvenciája. Ezért a CLK jelre lx-es külső órajelként is hivatkozunk.
Most a 386-os mikroprocesszor működését a szinkron működések szempontjából tekintjük át. Amint azt már a fentiekben említettük, a 386-os mikroprocesszor egy kétszeres külső óráról vagy 2x-es külső órabemenetről működik. így egy 20 MHz-es 386-os mikroprocesszor 40 MHz-es külső órajelet igényel a CLK2 bemenetén, míg egy 25 MHz-es 386-os mikroprocesszor a CLK2 bemenetén 50 MHz-es külső órajelet igényel.
A 386-os mikroprocesszor - a CLK2 bemeneti jel felezésével belül előállítja a saját egyszeres (lx) órajelét. Ezt az lx-es belső órajelet a 386-os mikroprocesszoron belül arra használjuk,
hogy meghatározzuk az időzítését azoknak a különböző belső logikai műveleteknek, amelyek mikroprocesszor kimenetekként megjelenő műveleteket foglalnak magukban. Ezt az lx-es órajelet a 386-os mikroprocesszoron belül még arra is felhasználjuk, hogy a külső bemenetek megfelelő mintavételi idejét meghatározzuk. Ezen lx-es belső órajel és a CLK2 órajel közötti időbeli összefüggést a 2. ábra mutatja, amelyben az lx-es belső órajel annak alsó részében, míg a CLK2 órajel annak felső részében látható. Az ezen lx-es órára vonatkozó időzítési össszefüggéseket az Intel a 80386 Hardver Kézikönyvben dokumentálta. Az lx-es belső órajelet a CLK2 jel megfelelő fázisának meghatározásához használjuk, mivel a 386-os mikroprocesszor busz ciklusának befejezéséhez több CLK2 fázis szükséges.
A 386-os mikroproceszoron alapuló tipikus számítógép rendszer - a 386-os mikroprocesszoron kívül - létrehozza saját lx-es külső órajelét, mivel a 386-os mikroprocesszortól nem jön lx-es külső óra-kimenet. Amint az az 1. ábrán látható, ez az lx-es, külső órajel a 10 számítógépben a 195 osztó áramkör CLK kimenetén CLK jelként jön létre. Ezt az lx-es külső órajelet vagy CLK jelet a külső logika a 386-os mikroprocesszor figyelésére vagy mintavételezésére és a szükséges 386-os mikroprocesszor bemenetek vezérlésére használja.
A két, külön generált lx-es órajel, azaz a belső lx-es óra és a külső lx-es óra (a 195 osztónál a CLK) nemkívánatos módon, fázisában eltérhet egymástól, hacsak a 100 mikroprocesszor tápfeszültségének bekapcsolásakor valamilyen módon el nem érjük a belső lx-es óra és a külső lx-es óra szinkronizálását. Ezt a szükséges szinkronizálási tevékenységet tipikusan egy RÉSÉT jel kiadásával érhetjük el, amelyet a 100 mikroprocesszor RÉSÉT
-6bemenete biztosít. A külső logika, azaz a 190 alaphelyzetbe állító logika a RÉSÉT jel, a kívül generált lx-es órához képesti, aktív élét triggereli. Azaz a RÉSÉT jel aktív éle és a kívül generált lx-es órajel között ismert és állandó összefüggés van. A RÉSÉT jelet a 386-os mikroprocesszor a CLK2 órajel minden felfutó élénél mintavételezi. A kapott RÉSÉT minta információt a 100A 2vel osztó és fáziskarakter áramkör a belső lx-es óra fázisának változtatására használja fel, ha a belső lx-es órát a külső lx-es órával szinkronba kell hozni.
A 10 számítógép egy típusának magasabb teljesítőképességét érheti el a számítógép felhasználó egy (nem ábrázolt) fianyák segítségével, amely a 100 mikroprocesszort, a 180 együttműködő processzort, a 175 gyorsító vezérlőt a 170 gyorsítót és a hozzátartozó alaphelyzetbe állító áramköri kapcsolást tartalmazza. Ezt a fianyákot másképpen processzor komplexumnak is nevezik. A fianyák egy, az 1. ábrán látható 10 számítógép fennmaradó alkatrészeit és eszközeit tatalmazó, planár vagy hordozó nyákba dugaszolható. Ilymódon egy, a 10 számítógéppel eredetileg biztosított mikroprocesszor konfigurációtól eltérő konfigurációt tatalmazó fianyákot lehet a planár nyákba dugaszolni acélból, hogy a számítógép teljesítőképességét megnöveljük. Egy ilyen fianyák elrendezést alkalmazó számítógépre példa az IBM Personal System/2 70 A21 számítógép modellje (A Personal System/2 az International Business Machines Corporation bejegyzett védjegye).
A mikroprocesszor technológia a fent leírt 386-oson alapuló számítógépek szintjén már túljutott. Jobban mondva az Intel Corporation napjainkban bevezette az i486 mikroprocesszort, amely azáltal, hogy a mikroprocesszort, az együttműködő processzort, a gyorsító (cache) memóriát és a gyorsító vezérlőt egy chipen
-1— tartalmazza, jelentős processzor teljesítőképesség javulást nyújt.
Sajnos számos nehézség merül fel, amikor egy olyan meglévő számítógépet, mint a 10 számítógép, megpróbálunk egy i486 mikroprocesszorral felszerelni, újra meg kell említenünk, hogy a 10 l számítógépnek külső 2x-es órajele van (CLK2) és a 10 számítógép 386-os mikroprocesszora rendelkezik egy CLK2 kivezetéssel, amelyre ezt a 2x-es órajelet ráadjuk. Továbbá a 386-os mikroproceszszorban van egy belső 2-vel osztó áramkör is, amely egy belső lx-es órajelet hoz létre. Ezzel szemben az 1486 mikroprocesszor nem ugyanazt a mikroprocesszor RÉSÉT kivezezetésén át történő, belső órafázis létrehozást alkalmazza, mint ahogyan azt a 386-os mikroporcesszor teszi, hanem az i486-os mikroprocesszor egyszerűen egy szimpla lx-es órakivezetést használ. Ez azt jelenti, hogy egy 25 MHz-es i486 egy 25 MHz-es órabemenetről működik. A 386-os mikroporcesszorhoz képest egy újabb ellentmondás, hogy az 1486os mikroprocesszor a 2x-es belső órajel létrehozására belső frekvenciakétszerezőt alkalmaz.
Ezen felépítés következményeként az 1486 mikroprocesszor feltételezi, hogy az i486 egyszeres (lx-es) CLK bemenetén biztosan a megfelelő CLK fázis van jelen. így az i486 mikroprocesszor az órafázis korrekcióhoz saját RÉSÉT bemenetét nem mintavételezi. Ez a 386-os és az í486-os mikroprocesszor közötti RESET/CLK fázisdifferencia lx-es óra szinkronizálási nehézségeket okoz egy olyan alkalmazásnál, ahol úgy próbáljuk meg a processzor teljesítményét növelni, hogy a 386-os mikroprocesszor egy i486-osra akarjuk cserélni és a 10 számítógép vagy egy másik számítógép további áramköreiben csak minimális változtatást kívánunk végehajtani.
· · · ♦ * ♦ · * • · · · · * • ·* * ♦ · · ·
-8A jelen találmány egyik célja egy továbbfejlesztett, mikroprocesszor alapú számítógép alaphelyzetbe állító áramköri kapcsolás kidolgozása.
Jelen találmány további célja egy olyan alaphelyzetbe állító áramköri kapcsolás kialakítása, amely egy 1486 mikroprocesszor számára lehetővé teszi, hogy az egy eredetileg'386-os mikroprocesszort alkalmazó számítógépben működjön.
Jelen találmány célja továbbá, hogy olyan alaphelyzetbe állító áramköri kapcsolást adjon meg, amely egy 386-os mikroprocesszoros számítógép áramköri kapcsolásában minimális változtatást igényel, amikor az ilyen számítógép teljesítményét növelik, vay egy 1486 mikroprocesszorra tervezik át.
Jelen találmánynak megfelelően egy olyan mikroprocesszort tartalmazó számítógép-rendszert adunk meg, amelynél a mikroprocesszor egy alaphelyzetben állító bemenettel továbbá egy olyan őrabemenettel rendelkezik, amelyre az órajelet adjuk. A számítógép-rendszer magában foglal egy mikroprocesszort alaphelyzetbe állító áramkört, amely képes egy a mikroprocesszort alaphelyzetbe állító jel generálására. A mikroprocesszort alaphelyzetbe állító áramkörben található egy fázishiba detektor, amely az órajel és az alaphelyzetbe állító jel közötti fázishibát hivatott detektálni. Az alaphelyzetbe állító áramkörben található még egy, a fázishiba detekáló eszközökhöz csatlakozó fázishiba korrektor is, amely az órajel fázisát állítja be - ha fázishibát észlelünk - úgy, hogy az ilyen fázishibát lényegesen csökkentjük. Az alaphelyzetbe állító áramkörben van még egy alaphelyzetbe állító jelet regeneráló eszköz is, amely a mikroprocesszor rését bemenetére új alaphelyzetbe állító jelet ad, amikor az órajel fázisa állítódik.
-9A találmány további jellemzőit a mellékelt igénypontok tartalmazzák, bár magát a találmányt mind szerkezetében, mind a működési módjában, a legjobban a következő leírás és a csatolt rajzok alapján lehet megérteni.
A rajzok rövid leírása:
l
1. ábra egy hagyományos kettős buszos számítógép magasszintű blokkvázlata,
2. ábra egy a belső lx-es órajel és a külső 2x-es órajel (CLK2) közötti összefüggést mutató idődiagram,
3. ábra a jelen találmány számítógép-rendszerének magasszintű blokkvázlata,
4. ábra a 3. ábrán látható számítógép-rendszer alaphelyzetbe állító áramkör kapcsolásának részletesebb blokkvázlata.
5. ábra a 4. ábra alaphelyzetbe állító áramköri kapcsolásának működését mutató idődiagram arra az esetre, amikor nincs fázishiba,
6. ábra a 4. ábra alaphelyzetbe állító áramköri kapcsolásának működését mutató idődiagram arra az esetre amikor fázishiba van,
7. ábra olyan idődiagram, amely a 4. ábrán látható alaphelyzet- be állító áramköri kapcsolás működésének bemutatására összenyomott időtengelyt használ.
A 3. ábrán egy magasszintű blokkvázlatot láthatunk, amely a jelen találmány számítógép-rendszerét a 200-as számítógéprendszerként ábrzolja. A 200-as számítógéprendszernek közös elemei vannak az 1. ábrán látható 10-es számítógép-rendszerrel, kivéve a 3. ábrán bemutatott és most tárgyalt módosításokat. Az azonos elemeket az 1. ábrán és a 3. ábrán is azonos számokkal jelöltük.
-10A találmány előnyös megvalósításában a 200 számítógéprendszer egy i486-os 205 mikroprocesszort foglal magában, amely egy lx-es CPUCLK órabemenettel és egy MPRESET alaphelyzetbe állító bemenettel rendelkezik, a 3. ábrán látható módon. A 205 mikroprocesszor belső órafrekvenciáját lx-esnek definiáljuk és a CPUCLK bemenetre adott órajel frekvenciája is lx-es.
A 205 mikroprocesszor az ábra szerint csatlakozik a 105 CPU belső buszhoz. A 185 CLK2 órajel generáló áramkör CLK2 kimenete a 210 kettővel osztó fáziskorrektor áramkörön át csatlakozik a 205 mikroprocesszor CPUCLK órabemenetére. A 185 generáló áramkör CLK2 kimenete a 212 késleltető áramkörön át a 215 fázisellenőrző áramkör bemenetének időalap bemenetére vagy órabemenetére (DCLK2, CLK2C) is csatlakozik. Ilymódon a 215 fázisellenőrzőnek időalapként a CLK2 órajel késleltetett változatát adjuk, azaz a DCLK2 jelet, amelyet a 212 késleltető áramkör DCLK2 kimenetén állítunk elő. A 212 késleltető áramkör DCLK2 kimenete a 190 alaphelyzetbe állító logikai áramkör időalap bemenetére is csatlakozik úgy, hogy a 215 fázisellenőrzőre és a 190'alaphelyzetbe állító logikára ugyanaz a késleltetett óraínformáció vgy DCLK2 időalap jel kerül.
A 215 fázisellenőrző áramkörben található a 215A, 215B fázisbemenet és PHERR fázishiba kimenet, ahol a PHERR fázishiba jel generálódik, amely a 215A és 215B fázisbemenetre adott (a későbbiekben leírt) jelek közötti fázishibát jelzi. A 210 kettővel osztó fáziskorrektor áramkör CPUCLK kimenete a 217 késleltető áramkörön át a 215 fázisellenőrző 215A fázisbemenetére csatlakozik úgy, hogy a 215A fázisbemenetre a 217 késleltető áramkör kimenetén létrejött CPUCLK jel késleltetett változatát (DCLK) adjuk.
A 190 alaphelyzetbe állító logikai áramkör RÉSÉT kimenete a
215 fázisellenőrző fennmaradó, 215B fázisbemenetére csatlakozik, hogy oda alaphelyzetbe állító impulzus fázis információt adjon. A DCLK és RÉSÉT jelet ilymódon ráadva a 215A és 215B fázisbemenetre a 215 fázisellenőrző számára lehetővé válik, hogy a késleltetett CPUCLK jel (DCLK) fázisát a RÉSÉT jel implicit fázisával összhasonlítsa. Ha a 215 fázisellenőrző a DCLK jel és a RÉSÉT jel között fázishibát észlel, akkor a 215 fázisellenőrző a PHERR kimenetén egy PHERR fázishiba jelet generál. Ez a fázishiba azt jelzi, hogy a (DCLK-ként megjelenő) CPUCLK jel és a 195 osztó által kiadott CLK jel között nemkívánatos fázisösszefüggés áll fenn. A 215 fázisellenőrző PHERR kimenete a 210 kettővel osztó fáziskorrektor áramkör PHERR bemenetére csatlakozik, hogy oda a PHERR jelet adjon. A PHERR jelet a későbbiekben tárgyalt,
220 alaphelyzetbe állító regenerálást előállító áramkör PHERR bemenetére is ráadjuk.
Jóllehet a 215 fázisellenőrző a (DCLK-ként megjelenő) CPUCLK jel fázisát a RÉSÉT jelhez képest ellenőrzi, hatékonyan ellenőrzi a CPUCLK jel (belső mikroprocesszor óra) fázisát a 195 osztó kimenetén létrejött külső CLK órajel fázisához képest is. Ez azért van így, mert a 190 alaphelyzetbe állító logika követi a 386-os mikroprocesszorral kompatibilis korábbi időzítési megállapodást.
Ha a 215 fázisellenőrző úgy határoz, hogy a késleltetett jel között fázishiba van, mint pl. a 205 mikroprocesszor tápfeszültségének bekapcsolásakor, akkor egy PHERR jel jön létre, amely meghajtja a 210 kettővel osztó fáziskorrekciós áramkört, hogy az a késleltetett CPUCLK jelet (DCLK-t) fázisba hozza a RÉSÉT jellel. Ilymódon a CPUCLK jel fázisa beállítódik és korrigálódik. Mindazonáltal, amikor ilyen fázisállítás lép fel, az
-12Í486 mikroprocesszor t^a órastabilitási specifikációját, a későbbiekben részletesebben leírt módon, megszegjük. Amikor ilyen specifikáció áthágás történik, akkor a 220 alaphelyzetbe állítás regeneráló áramkör regenerál vagy egy új alaphelyzetbe állító impulzust (NEWRESET) hoz létre, amely a 205 mikroprocesszor alaphelyzetbe állítására, annak MPRESET bemenetére kerül. Amint az a 3. ábrán látható, a 190 alaphelyzetbe állító logika RÉSÉT kimenete a 220 RÉSÉT regeneráló áramkör RÉSÉT bemenetére csatlakozik, hogy arra a RÉSÉT jelet biztosítsa. A 220 alaphelyzetbe állítás regeneráló áramkör magában foglalja az RCLK kimenetét, amely a 225 időzítő elem egyik bemenetéhez csatlakozik, mely 225 időzítő elem rendelkezik egy RCNT6 kimenettel, amely vissza van csatolva a 220 alaphelyzetbe állítás regeneráló áramkörhöz, amint a későbbiekben megmagyarázzuk. A 215 fázisellenőrző PHERR kimenete a 220 alaphelyzetbe állítás regeneráló áramkör PHERR bemenetére csatlakozik, hogy jelezze a 220 alaphelyzetbe állítás regeneráló áramkörnek, hogy az alaphelyzetbe állítás regenerációja mikor szükséges. Ilymődon a 220 alaphelyzetbe állítás regeneráló áramkör tudomást szerez arról, hogy a NEWRESET impulzust mikor kell létrehozni. Megjegyezzük, hogy ezen NEWRESET impulzusnak a 205 mikroprocesszor RÉSÉT bemenetére adása, szükségszerűen a 205 mikroprocesszor egy ismert állapotba történő visszaállását eredményezi.
A 4. ábra a 200 mikroprocesszor alapú számítógép rendszer alaphelyzetbe állító áramköri kapcsolási részének részletesebb, alacsonyabb szintű blokkvázlatát mutatja. Összehasonítva a 4. és 3. ábra rajzait, észre lehet venni, hogy néhány jelet, bemenetet és kimenetet átneveztünk vagy alternatív névvel láttuk el őket, amint az a részletes leírásból vagy a 4. ábrán látható jelölé-13 ··♦· «« · «*«-· ·· • · ·· · · • ·♦· · « ·«* ·«·· ·«·*· sekből kiderül. Ezt azért tettük, hogy az alaphelyzetbe állító rész, a későbbiekben részletesebben megmagyarázott, programozható logikai elrendezés vagy PÁL formában történő megvalósítását megkönnyítsük. (A PÁL a Monolithic Memories, Inc. bejegyezett védjegye). A 4. ábra különböző blokkjain belül létrehozott és használt jeleket zárójelben adtuk meg.
A 4. ábra alaphelyzetbe állító áramköri részében alkalmazott jelek azonosak a 3. ábra alaphelyzetbe állító áramköri ész jeleivel, kivéve a következőkben tárgyalt különbségeket. A 185 CLK2 órajel generátor kimenetén létrehozott CLK2 jelre CLK2ALSO-ként is hivatkoztunk.A 212 késleltető elem kimenetén produkált DCLK2 jele CLK2A, CLK2B és CLK2C-vel is jelöltük. A 210 kettővel osztó fáziskorrekciós áramkör kimenetén létrehozott CPUCLK jelre CLK és CLKX-kén is hivatkozott CPUCLK jelre CLK és CLKX-kén is hivatkoztunk. A 190 alaphelyzetbe állító logika által generált RÉSÉT jelet a 4. ábra alaphelyzetbe állító áramköri kapcsolásában részletesebben ábrázoljuk, mivel az magában foglal egy, a 220 alaphelyzetbe állítás regenerálás logikára adott CPURESET jelet és egy, a 220 alaphelyzetbe állítás regenerálás logikára és a 215 fázisellenőrzőre adott CACHERESET jelet is.
A PHERR fázishiba jel késleltetett DPHERR változatát a 4. ábrán látható 210 kettővel osztó fáziskorrektor áramkörön belül állítjuk elő és az ábrán zárójelben tüntettük fel. A CRESETSYNC jelet a 215 fázisellenőrzőn belül generáljuk és a 225 időzítő elemre adjuk. A CRESETSYNC a 190 alaphelyzetbe állító logika által létrehozott CHAHERESET jel késleltetett és invertált változata .
A találmány egyik megvalósításában a 225 időzítő elem egy, a Texas Instruments, Inc. által gyártott 74LS590 számláló. Ezt az
-14időzítő elemet a NEWRESET impulzus szükséges szélességének meghatározására használjuk, amely impulzusszélesség kb. 1 msec.
A 220 alaphelyzetbe állítás regenerálás áramkörre, a 4. ábrán látható módon, egy BHOLD bemenő jelet adunk. A BHOLD-ot hozzáférhető időzítőjelként alkalmazzuk, amely kb. 15,6 msecónként egyszer pulzál, és amelyet a 225 Időzítő elem számlálója órajelének generálására használunk. Az RCLK-t a BHOLD-ból származtatjuk és a 225 időzítő elemre adjuk a későbbiekben leírt módon.
A 210 kettővel osztó fáziskorrektor áramkört, a 217 késleltető áramkör és a 212 késleltető áramkör egy első PÁL eszközben alkalmas módon hozták létre, amint azt a következő PÁL· bemenetek, kimenetek és logikai egyenletek specifikálják. Az ezután következő logikai egyenletekben a következő szimbólumok az alábbi jelentéssel bírnak:
| SZIMBÓLUM | DEFINÍCIÓ |
| • | Negáció bejegyzett kifejezés, egyenlő kombinatórikus kifejezés, egyenlő |
| & | logikai ÉS |
| + | logikai VAGY |
Az első PÁL eszköz a definíció szerint a következő bemeneti pontokkal rendelkezik:
| BEMENETI PONT | MEGJEGYEZÉS |
| CLK2 | 50 MHz TTL oszcillátor |
| CLKALSO | 50 MHz TTL· oszcillátor |
PHERR fázishiba • · • ··· ·-·· ·· • · • ··· • · · 4
| Az első PÁL eszköz a definíció szerint a következő kimeneti pontokkal rendelkezik. | ||
| KIMENETI PONT | MEGJEGYZÉS | |
| CLK2A | 50 MHz-es | puffereit CLK2 |
| DCLK | késleltetett 25 MHz-es órajel | |
| CLK | 25 MHz-es | órajel az i486 hoz és a PAL- |
| DPHERR | fázishiba | impulzus |
| CLKX | 25 MHz-es | óra az i486-hoz és a PAL-hoz |
| CLK2C | 50 MHz-es | puffereit CLK2 |
| CLK2B | 50 MHz-es | puffereit CLK2 |
hoz
Az első PÁL eszközön belüli logikai megvalósítást a következő logikai egyenletek írják le:
CLK2A = CLK2ALSO
CLK2B = CLK2ALSO
CLK2C = CLK2ALSO
JCLK := (CLK & PHERR) # (CLK & !PHERR & JDPHERR)
JCLKX := (CLK & PHERR) # (CLK & !PHERR & JDPHERR)
JDPHERR := (!PHERR & CLK) # (JDPHERR & JCLK)
DCLK = CLK
A 215 fázisellenőrzőt és a 220 alaphelyzetbe állítás regenerálás logikát egy második PÁL eszközben alkalmas módon hozzuk létre, amint azt a következő PÁL bemenetek, kimenetek és logikai egyenletek specifikálják. Ennek megfelelően a második PÁL eszköz a definíció szerint a következő bemeneti pontokkal rendekezik:
| BEMENETÉI PONT | MEGJEGYZÉS |
| CLK2C | 50 MHz-es TTL CLK2 |
| DCLK | 25 MHz-es késleltető CPU órajel |
| CACHERESET | gyorsító alaphelyzetbe állító impulzus |
| CPURESET | központi egység alaphelyzetbe állító impulzus |
| HOLD | központi egység tartás kérés |
| RCNT6 | alaphelyzetbe állítás számláló 6-os bit |
| A második PÁL | eszköz a definíció szerint a következő kimene- |
ti pontokkal rendelkezik:
| KIMENETI PONT | MEGJEGYZÉS |
| NEWRESET | új, fázisszinkronozásos CPURESET |
| RCLK | alaphelyzetbe állítás számláló óra |
| PHERR | fázishiba impulzus |
| CRESETSYNC | késleltetett és invertált CACHERESET |
| RCNTSYNC | az RCNT6 bemenet mintavett változata |
A második PÁL eszközön belüli logikai megvalósítást a következő logikai egyenletek írják le:
’CRESETSYNC
CHACHERESET
| NEWRESET | := CPURESET # !PHERR & !CACHERESET # NEWRESET & !RCNTSYNC & CRESETSYNC & !PHERR |
| !PHERR | := DCLK & !CRESETSYNC & !CACHERESET # !PHERR & !RCNTSYNC & !CACHERESET # !PHERR & ÍDCLK |
| ÍRCLK | := ÍDCLK & !PHERR & CRESETSYNC & HOLD # RCLK & ÍDCLK & CACHERESET # JRCLK & DCLK |
| RCNTSYNC | := RCNT6 & !DCLK # RCNTSYNC & DCLK |
Αζ 5. ábra egy időzítési diagram, amely a 4. ábra alaphelyzetbe állító áramköri kapcsolásának működését az ilyen alaphelyzetbe állító áramköri kapcsolás CLK2/CLKALSO, CACHERESET, RCNT6, CLK2C, CRESETSYNC, PHERR, DPHERR, CLK/CLKX/, CPUCLK, DCLK, NEWRESET, RCLK, CLK2A, BHOLD és CPURESET jeleinek közös időtengelyen történő ábrázolásával illusztrálja. Az 5. ábra azt az esetet mutatja be, amikor nincs fázishiba, amit a PHERR jel állandó magas szintjéből lehet látni.
A 6. ábra egy időzítési diagram, amely a 4. ábra alaphelyzetbe állító áramköri kapcsolásának működését az ilyen alaphelyzetbe állító áramköri kapcsolás CLK2/CLKALSO, CACHERESET, RCNT6, CLK2C, CRESETSYNC, PHERR, DPHERR, CLK/CLKX/, CPUCLK, DCLK, NEWRESET, RCLK, CLK2A, BHOLD és CPURESET jeleinek közös időtengelyen történő ábrázolásával illusztálja. A 6. ábra azt az estet mutatja be, amikor fázishiba fordul elő, amit a PHERR jel 300 lefutó élénél észleltünk. A alaphelyzetbe állító áramkör ezt a fázishibát a
305-nél látható, meghosszabbított CLK impulzussal korrigálja.
A 7. ábra egy idődiagram, amely a 4. ábra alaphelyzetbe állító áramköri kapcsolásának működését az ilyen alaphelyzetbe állító áramköri kapcsolás CLK2/CLKALS0, CACHERESET, RCNT6, CLK2C, CRESETSYNC, PHERR, DPHERR, CLK/CLKX/, CPUCLK, DCLK, NEWRESET, RCLK, CLK2A, BHOLD és CPURESET jeleinek közös időtengelyen történő ábrázolásával illusztrálja úgy, hogy az időtengely összenyomásával 5. és 6. ábra időtartamánál hosszabb időt mutat be. A 7. ábra időzítési diagramja megmutatja, hogy a 225 időzítő elemen belüli számlálót hogyan időzíti le, az RCLK és BHOLD jel. Az RCNT6 az ebből a számlálóból visszatérő jelet biztosítja. Ahogyan azt a 7. ábrán a bemutatás kedvéért ábrázoltuk, a BHOLD az eredetileg megadott 15,6 mikroszekundumos sebességnél kevesebbel impulzál és az RCLK-t a találmány egyik tényleges gyakorlati megvalósításánál történő 27 helyett itt csak kettőig számoljuk.
A következőkben a 3. és 4. ábra 200 számítógép-rendszere alaphelyzetbe állító áramköri kapcsolásának működését foglaljuk össze. Amikor a 200 számítógépre először adjuk rá a tápfeszültséget, vagy a 190 alaphelyzetbe állító logikát másképpen utasítjuk egy alaphelyzetbe állító impulzus kiadására, a 190 alaphelyzetbe állító logika egy kezdeti RESET-tel jelölt alaphelyzetbe állító impulzust generál. Ezt az impulzust a kezdeti alaphelyzetbe állítás regeneráló áramkörre adjuk, amely ezt a kezdeti RÉSÉT impulzust a 205 mikroprocesszornak adja át a NEWRESET vonalon keresztül, amelyet később a NEWRESET impulzus 205 mikroproceszszorhoz történő továbbításra használunk fel. így a kezdeti RÉSÉT impulzus a 205 mikroprocesszort egy belső mikroprocesszor alaphelyzetbe állítás végrehajtására készteti. Ezt a kezdeti RÉSÉT impulzust a 215 fázisellenőrzőre is ráadjuk, amely ezt a RÉSÉT impulzust a későbbiekben, a 215 fázisellenőrző tárgyalásánál leírt módon használja.
Az alaphelyzetbe állító áramköri kapcsolásban kialakított logika a kétszeres órafrekvenciát mutató CLK2 generátor CLK2 órajelére a 210 osztó/fázis korrektornál egy kettővel történő osztást hajt végre, hogy a 205 mikroprocesszorra, annak CPUCLK bemenetére, a megfelelő lx-es órafrekvenciát mutató órajelet adja. Ezután a 215 fázisellenőrző meghatározza, hogy van-e fázishiba a CPUCLK jel és a 190 alaphelyzetbe állító logika által létrehozott RÉSÉT jel között. (A RÉSÉT jel az lx-es külső CLK órajel fázisának előjelét hordozza). Ilyen fázishiba jellemzően a mikroprocesszor táplálásának bekapcsolásakor fordul elő. Ha ilyen fázishibát detektálunk, akkor a CPUCLK jel fázisát a 210 osztó/fázis korrektor javítja ki. Mindazonáltal, amikor a CPUCLK jel fázisa ilymódon korrigálódik és eltolódik, az i486 órastabilításra vonatkozó Intel időzítési specifikációt megsértjük (a t._ specifikáció szerint a szomszédos CPUCLK óraimpulzusok között a maximális változás 0,1 % lehet).
Ha korrigáló CPUCLK eltolásra van szükség, akkor a 220 alaphelyzetbe állítás regenerálás áramkör egy új, alaphelyzetbe állító NEWRESET impulzust hoz létre, amelyet a 205 mikroproceszszor MPRESET bemenetére adunk, hogy a 205 mikroprocesszort egy ismert alapállapotba állítsuk. Más szóval, ha egy detektált fázishiba következtében CPUCLK fázistolás szükséges, a 205 mikroprocesszor MPRESET bemenetét aktív állapotába visszük, és a teljes alaphelyzetbe állítás időtatamra ott tartjuk (kb. 1 msec), így a 205 mikroprocesszor bármely, a CPUCLK fázishibája által okozott belső hibáját megszüntetjük.
-20Most a 3. és 4. ábrán látható alaphelyzetbe állító áramkör további működési részleteit a 4. ábra alaphelyzetbe állító áramkörében alkalmazott különféle jelek vagy kifejezések áttekintésével együtt tárgyaljuk. A 4. ábrán látható CPUCLKA, CPUCLKB, és CPCLKC kimenetek órajelei a 185 CLK2 generátor CLK2 órajelének késleltetett változatai. A kifejezéseket a 210 osztó/fázis korrektortól származó késleltetések kompenzálására használjuk. Az ezen kifejezések létrehozására használt 212 késleltető elem biztosítja, hogy a rendszer áramköreinek további részében az időzítések minimális csúszást szenvedjenek.
A 4. ábrán a CLK és CLKX a 205 mikroprocesszorhoz használt kettővel osztott vagy lx-es CPUCLK jel duplikált változata. A DCKL a CPUCLK késleltetett változata és amint azt már leírtuk, ez a DCKL jel a 215 fázisellenőrző egyik bemenete. A DPHERR logikai kifejezés, amelyet a CPUCLK, CLK és CLKX pontos fázisának beállításakor a 210 osztó/fáziskorrektoron belül használunk. Megjegyezzük, hogy a PHERR kimenet aktívvá válik (alacsony szint), ha a CPUCLK jel (amit a DCLK jelenít meg) és a 215 fázisellenőrzésre adott RÉSÉT jel (CACHERESET) között fázishibát lehet észlelni. Amint azt a fentiekben már tárgyaltuk, a PHERR fázishiba jelet a 220 alaphelyzetbe állítás regenerálás áramkörben alkalmazzuk, hogy a 205 mikroprocesszor MPRESET bemenetére a NEWRESET jelet aktívan (magas szinttel) adjuk rá, miáltal a 205 mikroprocesszor egy ismert állapotba áll vissza.
Amint az a 3. ábrán látható, a központi döntési pont magában foglalja a BHOLD busz tartás kérés kimenetet. Ha a fent említett fázishibát észleljük, a BHOLD jel időzítésétől függően, az RCLK kimenet alcsony szintre ugrik, a BHOLD jel állapotát (invertált) követve. A 220 alaphelyzetbe állítás regenerálás logikára adott, a 4. ábrán látható BHOLD jelet időzítő jelként alkalmazzuk. A találmány jelen speciális megvalósításánál, ahol a CPUCLK frekvencia 25 MHz, a BHOLD jel kb. 15,6 mikroszekundumonként egyet impulzál. Ezen BHOLD impulzusok a 220 alaphelyzetbe állítás regenerálás logika RCLK kimenetét Impulzáltatják. Viszont ez a művelet a 225 időzítő elemeken lévő 74LS590 számlálót kb. 15,6 n mikroszekundumonként eggyel növeli. Ez a számláló 2 -ig számlál, kb. 1 msecos összeget eredményezve, mielőtt az RCNT6-hoz csatlakoztatott 2 számláló bit aktívba nem vált. Amikor ez az RCNT6 időzítő bit aktívba vált, ezt a NEWRESET jel inaktiválására alkalmazzuk, amely jel létrehozását már korábban megtárgyaltuk. Ilymódon vezéreljük és állítjuk be a NEWRESET impulzus hosszát. Miután a NEWRESET inakivvá válik, a 205 mikroprocesszor és a 200 számítógép fennmaradó része is szinkronba kerül, így a 200 számítógép rendszer működése megkezdődhet.
A CRESETSYNC és RCNTSYNC kifejezéseket a 3. és 4. ábrán látható alaphelyzetbe állító áramkör PÁL logikai megvalósításán belül használjuk fel. Ezenfelül a CRESETSYNC jelet a 74LS590 számláló nullázásához külső jelként is használjuk.
Mivel a fentiekben már leírtuk egy számítógép rendszer alaphelyzetbe állító áramköri apparátusát, belátható, hogy egy mikroprocesszor alaphelyzetbe állító eljárást Is megadtunk. Egy mikroprocesszort tartalmazó számítógép-rendszerben olyan módszert alkalmazunk, amilyen a mikroprocesszor, amely az alaphelyzetbe állító bemenetet valamint azt az órabemenetet szolgáltatja, amelyre az órajelet ráadjuk. Az a számítógéprendszer, amelyben a módszert alkalmazzuk, képes egy mikroprocesszort alaphelyzetbe állító jel létrehozására. Pontosabban, egy ilyen renszerben lévő mikroprocesszor alaphelyzetbe állítási módját adjuk meg, amely • · ·· ♦ « • ··· · · ··« · · ·» · · · módszer magában foglalja a a fenti órajel és az alaphelyzetbe állító jel között fázishiba detektálási lépését is.
A módszer ezenkívül magában foglalja az órajel fázisának beállítási lépését is amennyiben fázishibát észlelünk, hogy a fázhishibát lényegesen csökkentsük. A módszer magában foglalja, még azt a lépést is, amikor az új alaphelyzetbe állító jelet a mikroprocesszor alaphelyzetbe állító bemenetére adjuk, ha az órajel fázisát állítjuk.
Az előzőekben egy mikroprocesszor alapú számítógép rendszer alaphelyetbe állító bemenetének alaphelyzetbe állítási apparátusát és módszerét írtuk le. A leírt eljárás és áramköri elrendezés egy olyan alaphelyzetbe állító áramköri kapcsolást ad meg, amely a találmány egy megvalósításában egy i486-os mikorprocesszor számára lehetővé teszi, hogy egy olyan számítógépben működjön, amely eredetileg 386-os mikroprocesszort alkalmazott. Az áramköri elrendezés és az eljárás olyan alaphelyzetbe állító áramköri kapcsolást biztosít, amely a 386-os számítógép áramköreiben csak minimális változtatást igényel, amikor a számítógépet i486-os mikroprocesszorosra fejlesztjük fel. A találmány szerinti eljárás és áramköri elrendezés egy megvalósításában könnyedén megoldja azokat az időzítési problémékat, amelyek egy olyan számítógép-rendszerben lépnek fel, amelyben a processzor teljesítményének növelése érdekében a 386-os mikroprocesszort i486os mikroprocesszorra próbáljuk cserélni.
Bár a találmánynak csak bizonyos előnyben részesített jellemzőit mutattuk be, ábrákon, a szakemberek számára számos módosítási és változtatási lehetőség nyílik. Ezért érthető, hogy a jelen igénypontok minden olyan módosításra és változtatásra kiterjednek, amelyek a találmányi gondolatból adódnak.
Claims (4)
1. Egy számítógép-rendszerben lévő mikroprocesszor, a fenti mikroprocesszor rendelkezik egy alaphelyzetbe állító bemenettel, továbbá egy órabemenettel, amelyre egy órajelet adunk, a fenti rendszer képes egy a mikroprocesszor alaphelyzetbe állító jelet generálni, egy mikroprocesszor alaphelyzetbe állító áramkör, amely rendelkezik:
fázishiba észlelő eszközökkel a fenti órajel és a fenti alaphelyzetbe állító jel közötti fázishiba detektálására;
fázishiba korrigáló eszközökkel - amelyek a fenti fázishiba észlelő eszközökhöz csatlakoznak - a fenti órajel fázisának átállítására - amennyiben fázishibát észlelünk - úgy hogy a fenti fázishibát jelentősen csökkentsük, és alaphelyzetbe állító jel regeneráló eszközökkel, amelyek a fenti mikroprocesszor alaphelyzetbe állító bemenetére egy új alaphelyzetbe állító jelet adnak azokban az esetekben, amikor a fenti órajelet állítjuk.
2. Az 1. igénypont szerinti számítógép rendszer, amelyben a fenti órajel lx-es órajel és amelyben a fenti rendszer képes 2xes órajel generálásra is, a fenti mikroprocesszor alaphelyzetbe állító áramkör tartalmaz még:
osztó eszközöket a fenti, 2x-es órajel a fenti mikroprocesszorhoz képesti külső, 2-vel történő osztásához, hogy a fenti lx-es órajelet létrehozzuk;
eszközöket a fenti lx-es órajel fenti mikroprocesszor órabemenetére történő eljuttatásához.
• · ' ·· · · • ··· · · ···
3. Az 1. vagy 2. igénypont szerinti számítógép rendszer, a fenti mikroprocesszor alaphelyzetbe állító áramkör tartalmaz még:
alaphelyzetbe állító jelet létrehozó eszközöket egy kezdeti alaphelyzetbe állító jel generálására.
4. Egy számítógép-rendszerben lévő mikroprocesszor, a fenti mikroprocesszor rendelkezik egy alaphelyzetbe állító bemenettel, továbbá egy órabemenettel, amelyre egy órajelet adunk, a fenti rendszer képes egy, a mikroprocesszort alaphelyzetbe állító jelet generálni, egy, a fenti mikroprocesszort alaphelyzetbe állító eljárás, amely a következő lépésekből áll:
a fenti órajel és a fenti alaphelyzetbe állító jel közötti fázishiba észlelése;
a fenti órajel fázisának beállítása - ha fázishibát észleltünk - úgy, hogy a fenti fázishibát lényegesen csökkentsük, és a fenti mikroprocesszor fenti alaphelyzetbe állító bemenetére egy új alaphelyzetbe állító jel kiadása, amikor a fenti órajel fázisát állítjuk.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/367,653 US5109506A (en) | 1989-06-19 | 1989-06-19 | Microcomputer system including a microprocessor reset circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| HU903890D0 HU903890D0 (en) | 1990-11-28 |
| HUT57917A true HUT57917A (en) | 1991-12-30 |
Family
ID=23448058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU903890A HUT57917A (en) | 1989-06-19 | 1990-06-18 | Microprocessor system containing circuit resetting microprocessor |
Country Status (21)
| Country | Link |
|---|---|
| US (1) | US5109506A (hu) |
| EP (1) | EP0404415B1 (hu) |
| JP (1) | JPH0329014A (hu) |
| KR (1) | KR930005797B1 (hu) |
| CN (1) | CN1019149B (hu) |
| AR (1) | AR243691A1 (hu) |
| AT (1) | ATE142034T1 (hu) |
| AU (1) | AU618192B2 (hu) |
| BR (1) | BR9002875A (hu) |
| CA (1) | CA2016401C (hu) |
| CS (1) | CS304190A2 (hu) |
| DE (2) | DE4018505A1 (hu) |
| HK (1) | HK203596A (hu) |
| HU (1) | HUT57917A (hu) |
| MX (1) | MX171592B (hu) |
| NZ (1) | NZ233751A (hu) |
| PE (1) | PE7091A1 (hu) |
| PL (1) | PL164463B1 (hu) |
| PT (1) | PT94400A (hu) |
| RU (1) | RU2020572C1 (hu) |
| SG (1) | SG64850A1 (hu) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0510241A3 (en) * | 1991-04-22 | 1993-01-13 | Acer Incorporated | Upgradeable/downgradeable computer |
| US5761479A (en) * | 1991-04-22 | 1998-06-02 | Acer Incorporated | Upgradeable/downgradeable central processing unit chip computer systems |
| US5455935A (en) * | 1991-05-31 | 1995-10-03 | Tandem Computers Incorporated | Clock synchronization system |
| EP0529142A1 (en) * | 1991-08-30 | 1993-03-03 | Acer Incorporated | Upgradeable/downgradeable computers |
| US5473766A (en) * | 1991-09-11 | 1995-12-05 | Compaq Computer Corp. | Signal routing circuit for interchangeable microprocessor socket |
| US5535414A (en) * | 1992-11-13 | 1996-07-09 | International Business Machines Corporation | Secondary data transfer mechanism between coprocessor and memory in multi-processor computer system |
| AU677722B2 (en) * | 1993-12-10 | 1997-05-01 | Alcatel Australia Limited | Watchdog timer circuit |
| US5600802A (en) * | 1994-03-14 | 1997-02-04 | Apple Computer, Inc. | Methods and apparatus for translating incompatible bus transactions |
| JPH07321946A (ja) * | 1994-05-24 | 1995-12-08 | Fujitsu Ltd | 変復調装置の無停止運用制御装置 |
| US5557623A (en) * | 1994-08-12 | 1996-09-17 | Honeywell Inc. | Accurate digital fault tolerant clock |
| DE69430372D1 (de) * | 1994-10-27 | 2002-05-16 | St Microelectronics Srl | Schaltung zum Nachweis eines Fehlerzustandes eines Taktsignals für elektronische Mikroprozessorschaltungen |
| US5758170A (en) * | 1995-03-20 | 1998-05-26 | Dell Usa, L.P. | System for preventing corruption during CPU reset |
| KR0177093B1 (ko) * | 1995-05-31 | 1999-05-15 | 윤종용 | Cpu 리셋회로 |
| CN1075643C (zh) * | 1995-09-20 | 2001-11-28 | 盛群半导体股份有限公司 | 复位信号产生装置 |
| CN1077988C (zh) * | 1995-12-15 | 2002-01-16 | 盛群半导体股份有限公司 | 系统重置状态的设定装置 |
| US5784625A (en) * | 1996-03-19 | 1998-07-21 | Vlsi Technology, Inc. | Method and apparatus for effecting a soft reset in a processor device without requiring a dedicated external pin |
| US5758134A (en) * | 1996-09-04 | 1998-05-26 | Radisys Corporation | Microprocessor embedded control system having an automatic clock slowdown circuit |
| US6035346A (en) * | 1997-11-03 | 2000-03-07 | Compaq Computer Corporation | Method and apparatus to reprogram flash ROM without proxy code |
| US6088800A (en) * | 1998-02-27 | 2000-07-11 | Mosaid Technologies, Incorporated | Encryption processor with shared memory interconnect |
| US6438686B1 (en) * | 1999-04-20 | 2002-08-20 | Intel Corporation | Method and apparatus for eliminating contention with dual bus masters |
| US6911820B2 (en) * | 2002-09-20 | 2005-06-28 | Matsushita Electric Industrial Co., Ltd. | Phase detection device, dial type detection device, and phase detection method |
| KR20120085810A (ko) * | 2009-10-15 | 2012-08-01 | 가부시키가이샤 엘이테크 | 마이크로 컴퓨터 및 그 동작 방법 |
| CN102467417B (zh) | 2010-11-19 | 2014-04-23 | 英业达股份有限公司 | 计算机系统 |
| TWI421701B (zh) * | 2010-12-06 | 2014-01-01 | Inventec Corp | 計算機系統 |
| GB201207838D0 (en) | 2012-05-03 | 2012-06-20 | Psp Technology Ltd | Pneumatic mattress |
| FR3113746B1 (fr) * | 2020-08-27 | 2022-07-29 | St Microelectronics Rousset | Circuit intégré, procédé de réinitialisation et produit programme d’ordinateur |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2946081C3 (de) * | 1979-11-15 | 1995-09-21 | Wabco Vermoegensverwaltung | Schaltungsanordnung zur Überwachung der Funktion eines Mikroprozessors |
| DE3119117C2 (de) * | 1981-05-14 | 1993-10-21 | Bosch Gmbh Robert | Vorrichtung zum Rücksetzen von Recheneinrichtungen |
| US4410991A (en) * | 1981-06-03 | 1983-10-18 | Gte Laboratories Incorporated | Supervisory control apparatus |
| JPS58219633A (ja) * | 1982-06-14 | 1983-12-21 | Alps Electric Co Ltd | マイコン化エンコ−ダを有するキ−ボ−ド |
| US4538273A (en) * | 1982-11-12 | 1985-08-27 | Honeywell Inc. | Dual input watchdog timer |
| US4803682A (en) * | 1985-03-04 | 1989-02-07 | Sanyo Electric Co., Ltd. | Resetting system |
| US4701856A (en) * | 1985-03-12 | 1987-10-20 | Pitney Bowes Inc. | Reset delay circuit for an electronic postage meter |
| DE3515611A1 (de) * | 1985-04-30 | 1986-10-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum einstellen vorgegebener startverhaeltnisse in einem mikrorechner |
| JPS63221437A (ja) * | 1987-03-11 | 1988-09-14 | Alps Electric Co Ltd | Ｃｐｕの暴走検出方式 |
| JPH0797721B2 (ja) * | 1987-10-08 | 1995-10-18 | 原田工業株式会社 | 自動車用アンテナ制御装置 |
| JPH01159716A (ja) * | 1987-12-16 | 1989-06-22 | Alpine Electron Inc | マイコンのリセット回路 |
-
1989
- 1989-06-19 US US07/367,653 patent/US5109506A/en not_active Expired - Fee Related
-
1990
- 1990-05-09 CA CA002016401A patent/CA2016401C/en not_active Expired - Fee Related
- 1990-05-18 AU AU55708/90A patent/AU618192B2/en not_active Ceased
- 1990-05-21 NZ NZ233751A patent/NZ233751A/en unknown
- 1990-05-29 KR KR1019900007751A patent/KR930005797B1/ko not_active IP Right Cessation
- 1990-05-30 CN CN90103967A patent/CN1019149B/zh not_active Expired
- 1990-06-09 DE DE4018505A patent/DE4018505A1/de active Granted
- 1990-06-11 EP EP90306344A patent/EP0404415B1/en not_active Expired - Lifetime
- 1990-06-11 AR AR90317072A patent/AR243691A1/es active
- 1990-06-11 SG SG1995002311A patent/SG64850A1/en unknown
- 1990-06-11 AT AT90306344T patent/ATE142034T1/de not_active IP Right Cessation
- 1990-06-11 DE DE69028253T patent/DE69028253T2/de not_active Expired - Fee Related
- 1990-06-13 JP JP2152890A patent/JPH0329014A/ja active Granted
- 1990-06-18 RU SU904830179A patent/RU2020572C1/ru active
- 1990-06-18 PT PT94400A patent/PT94400A/pt not_active Application Discontinuation
- 1990-06-18 MX MX021196A patent/MX171592B/es unknown
- 1990-06-18 BR BR909002875A patent/BR9002875A/pt not_active Application Discontinuation
- 1990-06-18 PE PE1990170881A patent/PE7091A1/es unknown
- 1990-06-18 HU HU903890A patent/HUT57917A/hu unknown
- 1990-06-19 PL PL90285686A patent/PL164463B1/pl unknown
- 1990-06-19 CS CS903041A patent/CS304190A2/cs unknown
-
1996
- 1996-11-07 HK HK203596A patent/HK203596A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0404415A2 (en) | 1990-12-27 |
| PT94400A (pt) | 1992-02-28 |
| CA2016401A1 (en) | 1990-12-19 |
| PL285686A1 (en) | 1991-03-11 |
| PL164463B1 (pl) | 1994-08-31 |
| ATE142034T1 (de) | 1996-09-15 |
| AU618192B2 (en) | 1991-12-12 |
| AR243691A1 (es) | 1993-08-31 |
| NZ233751A (en) | 1992-08-26 |
| CN1019149B (zh) | 1992-11-18 |
| JPH0545972B2 (hu) | 1993-07-12 |
| EP0404415A3 (en) | 1992-05-06 |
| AU5570890A (en) | 1990-12-20 |
| HK203596A (en) | 1996-11-15 |
| CS304190A2 (en) | 1991-11-12 |
| BR9002875A (pt) | 1991-08-20 |
| PE7091A1 (es) | 1991-03-05 |
| DE4018505A1 (de) | 1990-12-20 |
| CN1048270A (zh) | 1991-01-02 |
| KR910001514A (ko) | 1991-01-31 |
| JPH0329014A (ja) | 1991-02-07 |
| CA2016401C (en) | 1994-01-11 |
| EP0404415B1 (en) | 1996-08-28 |
| HU903890D0 (en) | 1990-11-28 |
| MX171592B (es) | 1993-11-08 |
| KR930005797B1 (ko) | 1993-06-25 |
| DE69028253T2 (de) | 1997-03-13 |
| SG64850A1 (en) | 1999-05-25 |
| US5109506A (en) | 1992-04-28 |
| DE4018505C2 (hu) | 1991-08-29 |
| DE69028253D1 (de) | 1996-10-02 |
| RU2020572C1 (ru) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HUT57917A (en) | Microprocessor system containing circuit resetting microprocessor | |
| US7240231B2 (en) | System and method for synchronizing multiple instrumentation devices | |
| US5274678A (en) | Clock switching apparatus and method for computer systems | |
| US20090312874A1 (en) | Apparatus and Method for Providing Cooling to Multiple Components | |
| US6640310B2 (en) | Clock system for multiple component system | |
| KR100195855B1 (ko) | 소수배 시스템에 있어서 클록 동기 체계 | |
| JP3457459B2 (ja) | 外部クロック周波数で送られるデータを内部クロック周波数と同期させる方法及び倍数クロック変換器 | |
| US7366937B2 (en) | Fast synchronization of a number of digital clocks | |
| JP2793299B2 (ja) | オン・チツプ・フエーズ発生器 | |
| US6557133B1 (en) | Scaling logic for event based test system | |
| JPH10200398A (ja) | フェーズロックループ用遅延補償／再同期回路 | |
| US6956918B2 (en) | Method for bi-directional data synchronization between different clock frequencies | |
| CN1954492B (zh) | 在存在抖动时钟源时使时钟发生器同步的方法和装置 | |
| JP2008005503A (ja) | 電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理） | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| US5649177A (en) | Control logic for very fast clock speeds | |
| JP2784388B2 (ja) | デジタル・システム | |
| EP0703521A1 (en) | Control logic for very fast clock speeds | |
| JP2736702B2 (ja) | 非同期検出回路 | |
| JPH0319001Y2 (hu) | ||
| Woody et al. | Controller-area-network bus control and monitor system for a radio astronomy interferometer | |
| JP2003168966A (ja) | 半導体集積回路およびその設計方法 | |
| KR20030083921A (ko) | 시스템 온 칩의 피크(ｐｅａｋ) 전력 소모를 줄이기 위한클럭 신호 발생 방법 및 장치 | |
| JPH11353175A (ja) | 情報処理装置 | |
| JPS63292242A (ja) | マイクロコンピユ−タシステム |