CS304190A2 - Method of microprocessor zeroing and microcomputer system with microprocessor zeroing circuit - Google Patents

Description

řV SCM-faX 1

Vynález se týká způsobu nulování mikroprocesoru a mikropo-čítačového systému s mikroprocesorovým nulovacím obvodem.

Mikroprocesory obchodních značek Intel 386 a Intel 486obsahují nulovací vstup, který umožňuje nastavit mikroprocesordo známého nebo definovaného stavu, je-li mikroprocesor k napá-jení, 386 a 486 jsou obchodní značky Intel Corporation. Počítač,který používá mikroprocesor Intel 386 a přidružené napájecí nu-lovací obvody, je zobrazen na obr.l jako počítač 10. Před prove-dením rozboru těchto napájecích nulovacích obvodů je užitečnév obecných znacích popsat počítač 10.

Počítač 10 je počítačem s dvojitou sběrnicí a obsahujezmíněný mikroprocesor,· zde označený jako mikroprocesor 100. Mi-kroprocesor 100 má nulovací vstup, na obr.l označený RESET.Mikroprocesor 100 je připojen přes místní sběrnici 105 základníprocesorové jednotky CPU (dále jen CPU), k vyrovnávací pamětiL10, která spojuje místní sběrnici 105 CPU se systémovou místnísběrnicí 115. Systémová místní sběrnice 115 je připojena přeszáchytný/oddělovací dekodér 120 k plošné vstupní/výstupní sběr-nici 125, ke které jsou připojena periferní zařízení, jako za-řízení 130. Systémová místní sběrnice 115 je dále připojenak řídícímu obvodu paměti a paměti 135. Systémová místní sběrni-ce 115 je rovněž připojena přes vyrovnávací paměF 140 a mikro-programovou sběrnici 145, obchodní značky Micro Channel, k mi-kroprogramovým zdířkám nebo štěrbinovým přípojkám 150, do kte- rých lze zasunout různé přizpůsobovací desky. Micro Channel jeobchodní značka firmy International Business Machines Corpo- ration. Pro usnadnění přímého přístupu do paměti 135 bez zásahumikroprocesoru 100 je k systémové místní sběrnici 115 připojenřídící blok 155 přímého přístupu do paměti. Počítač 100 dáleobsahuje sběrnici řídicí a časovači obvod 160, který je prořízení a časování sběrnice 115 připojen k systémové místní sběr-nici 115. Ústřední rozhodovací uzel 165 je připojen jednakk sběrnici řídícímu a časovacímu obvodu 160 a jednak k mikropro-gramovým zdířkám 150. Ústřední rozhodovací uzel 165 rozhoduje,který funkční celek obdrží přístup na mikroprogramovou sběrnici145, zda-li např. mikroprocesor 100, ovladač sběrnice zasunutýdo mikroprogramové zdířky 145 nebo řídící obvod 155 přímého pří-stupu do paměti.

Rychlá vyrovnávací paměí 170 je podle obrázku připojenakek místní sběrnici 105 CPU a k mikroprocesoru 100. Za účelemřízení činnosti rychlé vyrovnávací paměti 170 je k místní sběr-nici 105 CPU a k systémové místní sběrnici 115 připojen podleobrázku řídící obvod 175 rychlé vyrovnávací paměti. Je-li počí-tač 10 označen jako počítač s dvojitou sběrnicí, týká se tomístní sběrnice 105 CPU a systémové místní sběrnice 115. Každásběrnice 105 a 115 obsahuje příslušnou adresovou, datovou ařídicí sběrnici. K místní sběrnici 105 CPU je připojen matema-tický koprocesor 180, který usnadňuje provádění operací s pohy-blivou řádovou čárkou.

Jak bylo na začátku uvedeno, mikroprocesor 100 má nulovacívstup, označený RESET. Mikroprocesor 100 má dále hodinový vstup, označený CLK2, na který je připojen hodinový kmitočet, dvojná- sobný - dále jen 2x - vzhledem k vnitřnímu hodinovému kmitočtumikroprocesoru. Vnitřní hodinový kmitočet mikroprocesoru 100 jedefinovaný jako jednonásobný, dále jen lx. Mikroprocesor 100obsahuje obvod 100A dělení dvěma a fázové korekce, takže signálCLK2 neboli 2x hodinový signál, např. 50 MHz, připojený na vstupCLK2 mikroprocesoru, je pro vnitřní potřebu mikroprocesoru 100dělený dvěma na lx signál, např. 25 MHz. Generátor signálu CLK2neboli hodinový oscilátor 185 vyrábí signál CLK2. GenerátorCLK2 je opatřen výstupem CLK2, který je připojen jednak k nulo-vací logice 190, jednak k děliči 195 dvěma, jednak k sběrniciřídícímu a časovacímu obvodu 160, jednak k řídícímu obvodu 175rychlé vyrovnávací paměti, jednak k mikroprocesoru 100 a jednakke koprocesoru 180, kterým poskytuje hodinovou informaci.

Nulovací logika 180 je opatřena výstupem RESET, který jepřipojen jednak k vstupu RESET mikroprocesoru, jednak k matema-tickému koprocesoru 180, jednak k řídicímu obvodu 175 rychlé vy-rovnávací paměti a jednak ke sběrnici řídícímu a časovacímuobvodu 160, kterým poskytuje vhodný nulovací impuls, požaduje-lisystém nulování. Z obr.l je vidět, že dělící obvod 195 dělí ho-dinový signál CLK2 dvěma na externí hodinový signál CLK, kterýje připojen k nulovací logice 190 a ke sběrnici řídícímu a ča-sovacímu obvodu 160. Z toho vyplývá, že externí hodinový signálCLK, generovaný na výstupu CLK dělícího obvodu 195, má v podsta-tě shodný kmitočet s interním hodinovým kmitočtem mikroproce-soru 100. Z tohoto důvodu se signál CLK označuje eventuálnějako externí lx hodinový signál. 4

Nyní’je uveden přehled činnosti mikroprocesoru 386 s ohle-dem na činnost hodin. Jak bylo výše uvedeno, mikroprocesor 386pracuje s dvojnásobnými externími hodinami neboli se vstupem2x externích hodin. Tedy 20 MHz mikroprocesor 386 vyžadujeexterní hodinový signál 40 MHz na svém vstupu CLK2 a 25 MHzmikroprocesor 386 vyžaduje na svém vstupu CLK2 externí hodino-vý signál 50 MHz.

Mikroprocesor 386 generuje uvnitř svůj vlastni lx hodinovýsignál dělením signálu ze vstupu CLK2 dvěma. Tento interní hodi-nový signál mikroprocesor 386,používá uvnitř k časování různýchinterních logických operací, mezi něž patří operace, které seobjevují na výstupech mikroprocesoru. Tento lx hodinový signálmikroprocesor 386 používá uvnitř rovněž k určení vhodného vzor-kovacího okamžiku pro externí vstupy. Časový vztah mezi inter-ním lx hodinovým signálem a hodinovým signálem CLK2 ukazujeobr.2, ve kterém je interní lx hodinový signál zobrazen dolea hodinový signál CLK2 je zobrazen nahoře. Časové vztahy vzhle-dem k tomuto lx hodinovému signálu dokládá Intel v příručce80 386 Hardware Manual. Interní lx hodinový signál se používák určení vhodné fáze signálu CLK2, od které jsou požadovány ná-sobky fáze signálu CLK2 pro dokončení cyklu sběrnice mikropro-cesoru 386.

Typický počítačový systém na bázi mikroprocesoru 386 bude generovat externě k mikroprocesoru 386 jeho vlastní externí lx hodinový signál, nebude-li mikroprocesor 386 opatřen výstu- pem externích lx hodin. Jak je patrno z obr.l, tento externí 5 lx hodinový signál se v počítači 10 generuje na výstupu CLK dě-lícího obvodu 195 jako signál CLK. Tento externí lx hodinovýsignál neboli signál CLK používá externí logika ke sledovánínebo vzorkování mikroprocesoru 386 a k řízení potřebných vstupůmikroprocesoru 386.

Dva odděleně generované lx hodinové signály, jmenovitěinterní lx hodinový signál a externí lx hodinový signál nebolisignál CLK z dělícího obvodu 195, se mohou nežádoucím způsobemfázově lišit, ledaže by existovaly určité prostředky k dosaženisynchronizace interního lx hodinového signálu a externího lx ho-dinového signálu během připojení napájení mikroprocesoru 100.Tuto požadovanou synchronizační činnost zajišťuje signál RESET,který je připojen na vstup RESET mikroprocesoru 100. Externílogika, jmenovitě nulovaci logika 190, spouští aktivní hranusignálu RESET, která se vztahuje na externě generované lx hodi-ny. Je totiž známý pevně daný vztah mezi aktivní hranou signáluRESET a externě generovaným lx hodinovým signálem. Signál RESETje mikroprocesorem 386 vzorkován při každé náběžné hraně signá-lu CLK2. Získanou informaci vzorku signálu RESET použijí inter-ní obvody 100A dělení dvěma a fázové korekce ke změně fázováníinterních lx hodin, je-li nastolen požadavek sesynchronizovatinterní lx hodiny s externími lx hodinami.

Aby se uživateli počítače s procesorem zdokonalila práces jedním typem počítače JO, je opatřen nezobrazenou dceřinnoudeskou, která obsahuje mikroprocesor 100, koprocesor 180, řídí- cí obvod 175 rychlé vyrovnávací paměti, rychlou vyrovnávací pa- 6 mě£ 170 a přidružené nulovací obvody. Tato dceřinná deska sepřípadně posuzuje jako procesorový komplex. Dceřinná deska jezasunuta do planární desky nebo matčinné desky, která obsahujezbývající komponenty a zařízení počítače 10, jak ukazuje obr.l.Tímto způsobem může být dceřinná deska, která obsahuje odlišnéprocesorové konfigurace než ty původní s počítačem 10, zasunutado planární desky, čímž lze zlepšit výkon počítače. Příklademjednoho počítače, který využívá takové uspořádání dceřinné des-ky, je počítač IBM Personál System/2 Model 70A21. Personál Sys-tem/2 je registrovaná značka firmy International Business Machi-nes Corporation.

Mikroprocesorová technologie již překročila úroveň výšepopsaných počítačů na bázi mikroprocesoru 386. Konkrétně IntelCorporation zavedl v poslední době mikroprocesor 486, kterýse vyznačuje významnými užitnými vlastnostmi uspořádáním mikro-procesoru, koprocesoru, rychlé vyrovnávací paměti a řídícíhoobvodu rychlé vyrovnávací paměti na jednom čipu.

Bohužel nastává mnoho obtíží při pokusu vybavit mikropro-cesorem 486 existující počítač jako je počítač 10. Je třebapřipomenout, že počítač 10 obsahuje externí 2x hodiny neboliCLK2 a mikroprocesor 386 počítače 10 má svorku CLK2, ke kteréje připojen 2x hodinový signál. Mikroprocesor 386 dále obsahujeinterní dělící obvod dvěma, který vyrábí interní lx hodinovýsignál. Narozdíl od mikroprocesoru 386 mikroprocesor 486 nepo-užívá totéž interní hodinové sfázování přes svorku RESET mikro- procesoru, nýbrž používá jednoduchou svorku lx hodin. To známe- ná, že 25 MHz mikroprocesor 486 s 25 MHz hodinovým vstupem. Dá-le :narozdíl od mikroprocesoru 386 mikroprocesor 486 používáinterní zdvojovači obvod, který generuje interní 2x hodinovýsignál. Příslušné k tomuto uspořádání mikroprocesor 486 předpoklá-dá, že řádné sfázování CLK je obsaženo v jednonásobné vstupnísvorce CLK lx hodinového signálu mikroprocesoru 486. Mikroproce-sor 486 tedy nevzorkuje svůj vstup RESET, aby dosáhl sfázováníhodin. Tento rozdíl ve fázování RESET/CLK mezi mikroprocesorem386 a mikroprocesorem 486 způsobuje potíže v synchronizaci lxhodin při výměně mikroprocesoru 386 za mikroprocesor 486, je-li požádována minimální změna ve zbývajících obvodech počítače10 nebo jiného počítače.

Uvedené nevýhody odstraňuje způsob nulování mikroproceso-ru opatřeného nulovacím vstupem a dále opatřeného hodinovýmvstupem, ke kterému je připojen hodinový signál, přičemž systémje schopný generovat mikroprocesorový nulovací signál, podlevynálezu. Podstata vynálezu spočívá v tom, že se detekuje fázo-vá chyba mezi hodinovým signálem a nulovacím signálem, dálese nastavuje fáze hodinového signálu, jestliže se detekuje fázo-vá chyba, aby se podstatně minimalizovala fázová chyba a dálese přivádí nový nulovací signál na nulovací vstup mikroproceso-ru pokaždé, když se seřizuje fáze hodinového signálu. K provádění uvedeného způsobu nulování mikroprocesoru jevytvořen mikropočítačový systém s mikroprocesorovým nulovacímobvodem, který obsahuje mikroprocesor opatřený nulovacím vstupem 8 a dále opatřený hodinovým vstupem, ke kterému je připoej hodino-vý signál, přičemž systém schopný generovat mikroprocesorovýnulovací signál, obsahuje mikroprocesorový nulovací obvod, pod-le vynálezu. Podstata vynálezu spočívá v tom, že mikroproceso-rový nulovací obvod obsahuje jednak prostředky detekce fázovéchyby pro detekování fázové chyby mezi hodinovým signálem anulovacím signálem, jednak prostředky korekce fázové chyby,připojené k prostředkům detekce fázové chyby, pro nastavenífáze hodinového signálu, jestliže je detekována fázová chyba,aby se podstatně minimalizovala fázová chyba, a jednak obsahujeprostředky obnovování nulovacího signálu pro přivedení novéhonulovacího signálu na nulovací vstup mikroprocesoru pokaždé,když se seřizuje fáze hodinového signálu. S výhodou mikroprocesorový nulovací systém dále obsahujejednak k mikroprocesoru externí dělící prostředky pro dělenídvojnásobného hodinového signálu dvěma, vyrábějící jednonásobnýhodinový signál, a jednak prostředky pro přivedení jednonásobné-ho hodinového signálu na hodinový vstup mikroprocesoru. Dále se výhodou mikroprocesorový nulovací obvod obsahujeprostředky generování nulovacího signálu pro generování počáteč-ního nulovacího signálu. Předmět podle předloženého vynálezu poskytuje nulovacíobvody pro dokonalejší počítače na bázi mikroprocesoru. Dále předmět předloženého vynálezu poskytuje nulovací obvo-dy, které umožňují mikroprocesoru 486 pracovat v počítači, pů-vodně používajícím mikroprocesor 386. 9 Dále předmět vynálezu poskytuje nulovací obvody, které vy-žadují minimální změnu v obvodech počítače s mikroprocesorem386, je-li takový počítač aktualizován nebo znovu navržen s mi-kroprocesorem 486.

Samotný vynález, jak zařízení tak způsob jeho činnosti,lze snadněji pochopit pomocí následujícího popisu a připojenýchvýkresů.

Na obr.l je obecné blokové schéma standardního počítačes dvojitou sběrnicí.

Obr.2 je časový diagram, který ukazuje vztah mezi internímlx hodinovým signálem a externím 2x hodinovým signálem neboliCLK2.

Na obr.3 je znázorněno obecné blokové schéma počítačovéhosystému podle předloženého vynálezu.

Na obr.4 je podrobnější blokové schéma části nulovacíchobvodů počítačového systému podle obr.3.

Obr.5 je časový diagram činnosti nulovacích obvodů z obr.4,nenastane-li fázová chyba.

Obr.7 je časový diagram s kompresí časové osy, který zná-zorňuje činnost nulovacích obvodů z obr.4.

Na obr.3 je obecné blokové schéma, které představuje počí-tačový systém podle předloženého vynálezu jako počítačový sys-tém 200. Počítačový systém 200 má shodné prvky s počítačovýmsystémem 10 z obr.l s výjimkou v obr.3 zobrazených změn, kterébudou nyní podrobeny rozboru. Analogické prvky z obr.3 a obr.ljsou označeny stejnými čísly. 10

Počítačový systém 200 ve výhodné» provedení obsahuje mikro-procesor i 466, označený jako mikroprocesor 2Q£, který má 1X ho-dinový vstup, označený CPUCLK, a nulovací vstup, označený MPRESÉT,jak je znázorněno na obr, 3· Interní hodinový kmitočet mikropro-cesoru 205 je jednonásobný 1X a kmitočet hodinového signálu,připojeného na vstup CPUCLK, je rovněž jednonásobný#

Mikroprocesor 20£ je, jak je zobrazeno, připojen k místnísběrnici 1.0^ CPU· Výstup CLK2 generátoru 18£ hodinového signáluCLK2 je připojen přes obvod 210 děleni dvěma s fázovou korekcí ·k hodinovému vstupu CPUCLK mikroprocesoru 205» Výstup CLK2 gene-rátoru J.8£ CLK2 jw rovněž připojen přes zpžáovací obvod 21.2 kvstupu časové báze neboli hodinovému vstupu, tj# PCLK2, CLK2C,obvodu 2j_5 fázového hlídače# Tímto způsobem je časově zpožděnáverze hodinového signálu CLK2, nazvaná DCLK2, vyrobená na vý-stupu DCLK2 časově zpožŽovacího obvodu 2J.2, připojena jako časo-vá základna pro fázový hlídač 21Výstup LCLK2 časově zpžiova-cího obvodu 2^2 je rovněž připojen k vstupu časové zákla&ny nu-lovacího logického obvodu J.90, takže k fázovému hlídači 2J.5 anulovací logice j.22 se přivádí tatáž zpožděná hodinová informaceneboli signál DCLK2 časové báze.

Obvod 21_^> fázového hlídače mé fázové vstupy 21.5A a 215B avýstup fázové,, chyby, označený PHERR, na kterém se generuje sig-nál PHESR fázové chyby, který představuje fázovou chybu mezidále popsanými signály, připojenými k fázovým vstupům 21.J5A a 21.5B.Vystup CPUCLK obvodu 21.0 dělení dvěma s fázovou korekcí je při-pojen přes časově zpožďovací obvod 21J k fázovému vstupu 21J?A 11 fázového hlídače 215, takže k fázovánu vstupu 21 5A je připoje-na zpožděná verze DCLK signálu CPIX3LK, vyrobená na výstupu DCLKzpožďovacího obvodu 217» ...... > . Výstup RBSET nulovácího logického obvodu 190 je připojenke zbývajícímu fázovému vstupu 215B fázového hlídače, přes kte-rý je poskytnuta nulcvacím impulsem informace o fázi. Připojenísignálů DCLK a RESET na fázové vstupy 215A a 215B tímto způso-bem umožňuje, aby fázový hlídač 215 porovnával fázi zpožděnéhosignálu DCLK s implicitní fází signálu RESET. Jestliže fázovýhlídač 215 detekuje fázovou,chybu mezi signálem.DCLK a signálemRESET, pak fázový hlídač 215 geheruje na výstupu PHERR fázovýchybový signál PHERR. Tato fázová chyba indikuje, že existujenežádoucí vztah fází mezi signálem CPUCLK, reprezentovaným sig-nálem DCLK, a signálem CLK, poskytnutým děličem 195. VýstupPHERR fázového hlídače 215 je připojen k vstupu PHERR obvodu210 dělení dvěma s fázovou korekcí, který přivádí signál PHERR»Signál PHERR je rovněž připojen na vstup PHERR generátoru 220obnovení nulování, který·bude popsán později. Ačkoli fázový hlídač 215 hlídá fázi signálu CPUCLK, před-stavovaného signálem DCLK, vzhledem k signálu RESET, následněhlídá fázi signálu CPIX3LK, interních mikroprocesorových hodin,vzhledem k fázi externího hodinového signálu CLK, generovanéhona výstupu dělícího obvodu 195» To je tím, že závěrná hranasignálu RESET, generovaného nulcvací logikou 190» obsahuje ta-ktovou informaci o externím hodinovém signálu CLK, odtud nulo-vací logika 190 sleduje dřívější časovači konvenci, slučitelnou 12 s mikroprocesorem 386·

Jestliže fázový hlídač 215 stanoví, že existuje fázová chy-ba mezi zpožděným signálem DCLK a nulovacín signálem, jako např.během připojení napájení k mikroprocesoru 205, pak se generujesignál PHERR, který budí obvod 210 dělení dvěma s fázovou korek-cí, aby sfázoval zpožděný signál DCLK s nulovacín signálem. Tím-to způsobem se nastaví a koriguje fáze signálu CPUCLK. Nicméně,když se uskuteční takové fázové nastavení, je porušen technickýpředpis t^a pro stabilitu hodin mikroprocesoru Í486, jak budepozději podrobněji popsáno. Když nastane takové porušení tech-nického předpisu, obnovovací obvod 220 nulování regeneruje nebovyrobí nový nulovací signálový impuls NEWRESET, který je připo-jen na vstup MPRESET nikropj. ocesoru 205, aby vynuloval Mikropro-cesor 205» Jak je patrné z obr. 3, výstup PESET nulovací logiky190 je připojen k vstupu RESET obnovovacího obvodu 220 nulování,aby přivedl signál PESET. Obnovovací obvod 220 nulování má. vý-stup RCLK, který je připojen ke vstupu časovacího členu 225>. který má výstup RCNT6 připojený zpětně k obnovovacímu obvodu 220nulování, jak bude později vysvětleno. Výstup PHERR fázovéhohlídače 215 je připojen k vstupu PHERR obnovovacího obvodu 220nulování, aby informoval obnovovací obvod 220 nulování, když sepožaduje obnovení nulovacího signálu. Tímto způsobem je obnovo-vací obvod 220 nulování informován, kdy je potřeba generovat im-puls NEWRESET. Je třeba poznamenat, že přivedení tohoto impulsuNEWRESET na vstup RESET mikroprocesoru 205 vyvolá v mikroproce-soru 205 žádoucím způsoben návrat do známého stavu. - 13 -

Obr. 4 je podrobnější blokové schéma, znázorňující část nulovacích obvodů počítačového systému 200 na bázi mikroprocesoru,,Pro porovnání s obr. 3 je třeba poznamenat., že byly převzaty ty-též signály, vstupy a výstupy nabo jsou označeny alternativníminázvy, jak bude dále vysvětleno nebo jak vyplývá z obr.4» Jakbude vysvětleno později, usnadnilo to vytvoření Části nulovacíchobvodů pomocí programovatelného logického pole neboli ,ve forměPAL. PAL je registrovaná značka monolitických pamětí, lne. V zá-vorkách jsou označeny signály, které se vytváří a používají in-terně uvnitř jednotlivých bloků podle obr, 4·

Signály, používané v části nulovacích obvodů podle obr. 4,jsou stejné jako signály v části nulovacích obvodů podle obr0(3,kromě dále popsaných rozdílů. Signál CLK2, generovaný na výstupuCLK2 generátoru 185 hodinového signýlu, se rovněž vztahuje nasignál CLK2ALSO. Signál JCLK2, vyráběný na výstupu zpožiovacíhoobvodu 212, je alternativně označen CLK2A, CLK2B a CLK2C. SignálCPUCLK, vyráběný na výstupu obvodu 210 dělení dvěma s fázovoukorekcí se rovněž vztahuje na CLK a GLKX. Signál PESET, genero-vaný nulovací logikou 190, je na ofer. 4 podrobněji rozveden nasignál CPUPESST, který je připojen k obnovovací logice 220 nu-lování, a dále na signál CACHEPESET, který je připojen k obnovo-vací logice 220 nulování a k fázovému hlídači 215.

Zpožděná verze DPHZRP signálu PHEP3 fázové chyby je gene- rována uvnitř obvodu 210 dělení dv^ua s fázovou korekci, jak je ukázáno v obr. 4 a naznačeno v závorkách. Signál CPESETSYNC je generovaný uvnitř fázového hlídače 215 a je připojen k časovači- nu členu 225« Signál CRESETSYNC je zpožděná a invertovanáverze signálu CACHESESET, generovaného logikou 190» V konkrétním provedení vynálezu je časovacía členem 225čítač 741S550 fy Texas 'Instrumenta Tne. Tento časovači členje použit k určení požadované impulsní šířky impulsuNEiVRESET, která je rovna přibližně 1 milisekundě.

Vstupní signál BHOLD je připojen k obnovovacímu obvodu220 nulování, jak je patrné z obro 4« Signál BHÓLD se'použí-vá jako přístupný časovači signál, jehož impuls se opakujekaždou přibližně 15,6 mikrosekundu a který slouží ke gene-rování hodinového impulsu pro čítač časovacího členu 225«Signál BCLK je odvozen ze signálu BHOLD a je připojen k ča-sovacímu členu 225. jak bude popsáno později.

Obvod 210 dělení dvěma s fázovou korekcí, zpožďovacíobvoa 217 a zpožďovací obvod 212 jsou s výhodou vytvořenyv první součástce PAL, specifikované následujícími vstupy,výstupy a logickými rovnicemi PAL. V následujících logickýchrovnicích mají následující symboly tento význam:

SYMBOL VÝZNAM / Negace := Laný výraz je roven = Kombinační výraz je roven

A Logický součin, AND

+ Logický součet, OR - 15 -

První součástka PAL se vyznačuje následujícími vstupní-κι svorkami: VSTUPNÍ SVORKA KOMENTÁŘ CLK2 50 MHz TTL oscilátor CLKALSO . 50 MHz TTL oscilátor PHERR fázová chylí a

První součástka PAL se vyznačuje následujícími výstupními svorkami:

KB

VÝSTUPNÍ SVORKACLK2A

Í5CLK

OLK

DPHERR

CLKX

CLK2C

CLK2S KOMENTÁŘ 50 MHz hodiny CLK2 s vyrovnávacípamětí zpožděné 25 MHz hodiny 25 MHz hodiny pro mikroprocesor

Í480 a součástky PAL impuls fázové chyby 25 MHz hodiny pro mikroprocesor

i486 a součástky PAL 50 MHz hodiny CLK2 s vyrovnávací pamětí 50 MHz hodiny CLK2 s vyrovnávací pamětí 16 - Následující logické rovnice popisují provedení logikyuvnitř první součástky PAL: CLK2A = CLK2ALS0 · CLK2B = CLK2ALS0 CLK2C = CLK2ALS0JCLK := (CLK A PHERR) t (CLK A JPHERR A. JDPHERR) JCLKX j—· (CLK A PHERR) Φ (CLK A !PHERR A JDPHERR) JDPHERR := (JPHERR A CLK) (JDPHERR A JCLK)

DCLK = CLK Fázový hlídač 216 a obnovovací logika 220 nulováni jsous výhodou vytvořeny ve druhé součástce PAL, která je specifi-kována následujícími vstupy, výstupy a logickými rovnicemi PAL.

Druhá součástka PAL se podleníeíí svorkami :

VSTUPNÍ SVORKACLK2C

DCLK

GACHERESET toho vyznačuje následujícími vstup KOMENTÁŘ 50 MHz TTL hodiny CLK225 MHz zpožděné hodiny CPUnulovací impuls rychlé vyrovná-vací pamřti

nulovací impuls CPU

CPURESET - 17 -

VSTUPNÍ SVORKAHOLD RCNT6 KOMENTÁŘ žádost o pozastavení činnosti ')

CPU nulcvací bit 6 čítače

Druhá součástka PAL se vyznačuje následujícími výstupnímisvorkami:

VÝSTUPNÍ SVORKANEWRESET

RCLK

PHERR

CRESETSYNC

RCNTSYNC Následující logické rouvnitř druhé součástky PAL: KOMENTÁŘ nový signál CPURESET, který za” hrnuje fázování nulovací čítačové hodiny impuls fázové chyby zpožděný a invertovaný signál

CACHERESET vzorkovaná verze vstupu RCNT6 e popisují provedení logiky

JCRESETSYNC := CACHERESET

NEWRESET := CPURESET

4 JPHERR A íCACHERESET# NEWRESET A !RCNTSYNC A CRESETSYNCA JPHERR 18 -

ÍPHERR := DCLK A JCRESETSYNC A ÍCACHERESETJPHERR A ! RCNTSYNC A ÍCACHERESET

4 ÍPHERR A ÍDCLK

ÍRCLK. := ÍDCLK A ÍPHERR A CRESETSYNC A HOLD4 RCLK A ÍDCLK A CACHERESET# ÍRCLK A DCLK

RCNTSYNC := RCNT6 A ÍDCLK

& RCNTSYNC A DCLK

Na obr. 5 je časový diagram, který znázorňuje činnostnulovacích obvodů podle obr. 4 pomocí průběhů signálů CLK2/CLK2ALSO, CACHERESET, RCNT5, CLK2C, CRESETSYNC, PHERR, DPHERR,CLK/CLKX/, CPUCLK, DCLK, NEWRESET, RCLK, CLK2A, BHOLD aCPURESET těchto nulovacích obvodů, umístěných na společnéčasové ose. Obr. 5 ilustruje případ, kdy nenastává fázováchyba, jak vyplývá z trvale vysokého signálu PHERR.

Na obr. ó je časový diagram, který znázorňuje činnostnulovacích obvodů podle obr. 4 "pomocí průběhů signálů CLK2/CLK2ALS0, CACHERESET, RCNT6, CLK2C, CRESETSYNC, PHERR, DPHERR,CLK/CLKX/, CPUCIK, DCLK, NEWRESET, RCLK, CLK2A, BHOLD aCPURESET těchto nulovacích obvodů, umístěných na společnéčasové ose. Obr, ó ilustruje případ, kdy nastává fázová chy-ba, jak je vidět ze závěrné hrany 300 signálu PHERR. Nulovscíobvody korigují tuto fázovou chybu, jak je patrné z prodlou-ženého impulsu 305 CLK.

Na obr. 7 je časový diagram, který znázorňuje činnost 19 - nulovacích obvodů podle obr.,4 pomocí průběhů signálů CLK2/CLK2ALSO, CACHERESET, RCNT6, CLK2C, CRESETSYNC, PHERR, DPHERR,CLK/CLKX/, CPUCLK, DCLK, NEWRESET, RCLK, CLK2A, BHOLD aCPURESET těchto nulovacích obvodů, umístěných na společnéčasové ose s větším časovým rozsahem než v časovém diagramupodle obr, 9 a obr. 6 pomocí komprese časové osy. Časový di-agram podle obr, 7 ilustruje, jak signály RCLK a BHOLD ovlá-dají časovou prodlevu čítače uvnitř časovacího elementu 229» / RCNTo je zpětným signálem z tohoto čítače. Jak ukazuje obr. 7,pro pohodlnější znázornění vytváří BHOLD impulsy s nižší ry-cKLostí než dříve stanovenými 19,6 mikrosekundami a RCLK senačítává pouze dvakrát místo 2 krát, jak je tomu ve skuteč-ném provedení vynálezu. V následujícím je uveden souhrn činností části nulova-cích obvodů počítačového systému 200 podle obr. 3 a 4» Je-lina počátku připojen počítač 200 k napájení nebo obdržela-lijinak nulovací logika 190 příkaz generovat nulovací impuls,generuje nulovací logika 190 počáteční nulovací impuls RESETse přivádí do obnovovacího obvodu 220 nulování, který mikro-procesoru 209 zprostředkuje tento počáteční impuls RESET přesvýstup NEWRESET, který se později použije-k vyslání impulsuNEWRESET do mikroprocesoru 209. Takto počáteční impuls RESETzpůsobí, že mikroprocesor 209 provede vnitřní nulovací opera-ce v mikroprocesoru. Tento počáteční impuls RESET je rovněžpřiveden do fázového hlídače 219, který používá impuls RESETzpůsobem, popsaným v dále uvedeném rozboru fázového hlídače Λ·;?-

20 215.

Logika nulovacích obvodů vykoná v děliči/fázové® ko-rektoru 210 operaci dělení dvěma na hodinové® signálu CLK2generátoru CLK2, který ks 2Z hodinový kmitočet, aby byl navstup CPUCLK mikroprocesoru 205 přiveden vhodný hodinovýsignál s IX hodinovým kmitočtem. Fázový hlídač 215 pakzjištuje, zda nastala fázová chyba mezi signálem CPUCLK asignále® PESET, generovaným nulcvací logikou 190» SignálPESET nese informaci o fázi externího 1X hodinového signáluCLK. Taková fázová chyba je typická pro připojení napájeník mikroprocesoru» Jestliže je detekována tato fázová chyba,pak je fáze signálu CPUCLK opravena děličet/fázovým korek-torem 210. Nicméně, když je takto opravena a posunuta fázesignálu CPUCLK, poruší se časovači technický předpis Intelupro stabilitu hodin mikroprocesoru i 486$ Technický předpispro t. je 1% maximální zrnina mezi sousedními hodinovými i®- I 9 , -y. pulsy CPUCLK.

Jestliže se požaduje opravný fázový posuv CPUCLK, pakobnovovací obvod 220 nulování generuje nový nulovací impulsNEWRESET, který je přiveden na vstup MPRESET mikroprocesoru205 a kterýsi se mikroprocesor 205 nastaví do známého stavu.Jinými slevy, jestliže je příslušně detekované fázové chyběpožadován fázový posuv CPUCLK, vstup MPRESET mikroprocesoru205 je znovu aktivován a podržen v aktivní® stavu po celýnulcvací interval, přibližně 1 milisekundu, čímž je vymazánakaždá chyba mikroprocesoru 205< vyvolaná fázovou chybou sig-nálu CPUCLK. 21

Další podrobnosti o činností nulovscího obvodu podleobr. 3 a obr* 4 jsou nyní popsány společně se souhrne» růz-ných signálů nebo složek signálů, používaných v nulovacíchobvodech podle obr. 4. Výstupní složky signálu CPUCLKA, CPUCLKB,CPUCLKC, znázorněné na obr, 4, jsou zpožděné verze hodinovéhosignálu CLK2 generátoru 185 CLK2. Tyto složky signálu jsoupoužity ke kompenzaci časových zpoždění, způsobených děličem/fázovým korektore» 210. Časově zpožžovací Člen 212, který ge-neruje tyto složky signálu, zajištuje ve zbývající.části sys-témových obvodů minimální úhlové natočení časovačích požadavků, CLK a CLKX v obr. 4 jsou duplicitní verze signálu CPUCLK,který je d-^len dvěma, neboli je jednonásobný 1X, a je přivedenk hodinám mikroprocesoru 205, DCLK je časově zpožděná verzeCPUCLK a, jak již bylo uvedeno, je jedním vstupem fázovéhohlídače 215» DPHERR.je logická složka signálu, která je použi-ta uvnitř děliče/fázového korektoru 210 k nastavení vlastní.fáze signálu CPUCLK, CLK a CLKX, Je třeba poznamenat, že vý-stup PHERR bude aktivní, tj. s nízkpu úrovní, jestliže je de-tekována fázová chyba mezi signálem CPUCLK, představovanýmsignálem DCLK, a signálem PESET, představovaný» signále»CACHERESET, které jsou připojeny k fázovéEU hlídači 215. Jakbylo výše uvedeno, signál PHERR fázové chyby se používá v ob-novovacím obvodu 220 nulování k aktivaci signálu NEWRESET, tj.s vysokou úrovní, který budí vstup MPRESET mikroprocesoru205, čímž se mikroprocesor 205 překlopí do známého stavu.

Jak je patrné z obr. 3, ústřední rozhodovací uzel má vý- 22 - stup BHOLD žádosti o pozastavení sběrnice. Když je detekovánazmíněná fázová chyba, v závislosti na časování signálu BHOLDse vytvoří na výstupu RCLK nízkoúrovňový impuls, který sledu-je invertovaný signál BHOLD. Signál BHOLD, podle obr. 4 při-pojený k obnovovací logice 220 nulování, je využit jako časo-vači· signál. V;konkrétním provedení vynálezu, kdy;signálCPUCLK má kmitočet 25 MHz, signál BHOLD vytváří impuls kaž-dou přibližně 15,6 mikrosekundu. Tyto impulsy BHOLD vytvářejíimpulsy na výstupu RCLK obnovovací logiky 220 nulování. Tatočinnost opakovaně zvětšuje obsah čítače 74LS590 v časovači® členu 225. každou přibližně 15,6 mikrosekundu. Tento čítač7 načítá do 2 , což poskytuje celkově přibližně 1 milisekundu, 7 a před stavem čítače 2 se aktivuje čítačový bit, připojenýk výstupu RCNTó. Když se aktivuje časovači bit RCNT6, je tohovyužito ke zrušení aktivace signálu NEWRESET, jehož generová-ní bylo již popsáno. Tímto způsobem se řídí a nastavuje dobatrvání impulsu NEWEESET, Poté, co se zruší aktivace signáluKEWRESET, jak mikroprocesor 205» tak zbytek počítačového sys-tému 200 může začít pracovat.

Složky signálu CRESETSYKC a RCNTSYNC se používají inter-ně uvnitř logiky PAL nulovacího obvodu podle obr. 3 a 4. Dálese CRESETSYKC využívá externě k vymazání čítače 74LS590 najeho počáteční nulový číselný stav.

Zatímco áosud bylo popsáno uspořádání nulovacího obvodu počítačového systému, bude užitečné robněž popsat způsob nu- lování mikroprocesoru. Tento způsob se používá v počítačovém - 23 - systému na bázi Mikroprocesoru, který má nulovací bstup a dá-le má hodinový vstup, ke kterému je připojen hodinový signál.Počítačový systém, ve kterém se způsob uplatní, je schopengenerovat mikroprocesorový nulovací signál. Konkrétně je předveden způsob nulování mikroprocesoru, který obsahuje krok de-tekce fázové chyby mezi daným hodinovým signálem a nulovacímsignálem. Způsob dále obsahuje krok nastavení fáze hodinovéhosignálu, je-li detekována fázová chyba, aby se podstatně mi-nimalizovala fázová c^yba. Způsob rovněž obsahuje krok přive-dení nového nulovacího signálu na nulovací vstup mikroprocesoru v případě, že se nastavuje fáze hodinového signálu. V předešlém byle popsáno zařízení a způsob nulování nanulovacím vstupu počítačového systému na bázi mikroprocesoru.Uveřejněné zařízení a způsob poskytují nulovací obvody, kterév provedení vynálezu umožňují mikroprocesoru i 486 pracovatv počítači, který původně využíval mikroprocesor 385. Zaříze-ní a způsob poskytují takové nulovací obvody, které vyžadujíminimální změnu obvodů počítače s mikroprocesorem 386, je-litakový počítač zdokonalen mikroprocesorem i486« V provedenívynálezu zařízení a způsob žádoucím způsobem překonávají ob-tíže při nulování, které vyvstávají v počítačovém systému,při pokusu jej zdokonalit výměnou mikroprocesoru 386 za mikroprocesor i4S6.

Zatímco byle jako ilustrace popsáno pouze určité výhodnéprovedení vynálezu, existuje řada jeho v oboru kvalifikova-ných modifikací a obměn. To je třeba chápat tak, že předloze- - 24 - né národy chrám všechny takové ssodifikace a ofeiišny, kteréjsou vytvořeny v toutéž éuchu jako vynález.

Claims (2)

1. PATENTOVÉ NÁROKY TV zow-wK - 25 - 1» Způsob nulování mikroprocesoru, opatřeného,nulova-cím vstupem a dále opatřeného, hodinovým vstupe», ke kterémuje připojen hodinový signál, přičemž systém je schopný ge-nerovat mikroprocesorový nulovací signál, v y z n a č u -jící se tím, že se detekuje fázová chyba mezi hodi-novým signálem a nulovacím signálem, dále se nastavuje fázehodinového signálu, jestliže se detekuje fázová chyba, abyse x podstatrí? minimalizovala fázová chyba, a dále se přivá-dí nový nulovací signál na nulovací vstup (MPRESST) mikro-procesoru (205) pokaždé, když se seřizuje fáze hodinovéhosignálu.
2. 2. mikropočítačový systém s mikroprocesorovým nulovacímobvodem k provádční způsobu podle bodu 1, obsahující mikro-procesor, opatřený nulovacím vstupem a dále opatřený hodino-vým vstupem, ke kterému je připojen hodinový signál, přičemžsystém, schopný generovat mikroprocesorový nulovací signál,obsahuje mikroprocesorový nulovací obvod, vyznačujíc í se tím, Že mikroprocesorový nulovací obvod obsahujejednak prostředky (215) detekce fázové chyby pro detekovánífázové chyby mezi hodinovým signálem a nulovacím signálem,jednak prostředky (210) korekce fázové chyby, připojené k

   - 2ο - hodinového signálu, jestliže je detekována fázová chyba, abyse podstatně miniralizcvala fázová chyba, a jednak obsahujeprostředky (220) obnovování nulovacího signálu pro přivede-ní nového nulovacího signálu na nulovací vstup (IvlPPESET) mi-kroprocesoru (205) pokaždé, když se seřizuje fáze hodinové-ho signálu# 3./Počítačový systém podle bodu .2, v němž hodinový sig-nál je jednonásobným hodinovým signálem, přičemž systém jeschopen generovat dvojnásobný hodinový signál, vyzna-čující se tím, že mikroprocesorový nulovací obvodě&amp;le obsahuje jednak dělící prostředky (195, 210) pro dělenídvojnásobného hodinového, k mikroprocesoru externího signá-lu k výrobě jednonásobného hodinového signálu a jednak pro-středky pro přivedení jednonásobného hodinového signálu nahodinový vstup mikroprocesoru (205)#

   dále obsahuje prostředky (190)'generování nulovacího signá-lu pro generování počátečního nulovacího signálu#