CN1075643C - 复位信号产生装置 - Google Patents

复位信号产生装置 Download PDF

Info

Publication number
CN1075643C
CN1075643C CN95116839A CN95116839A CN1075643C CN 1075643 C CN1075643 C CN 1075643C CN 95116839 A CN95116839 A CN 95116839A CN 95116839 A CN95116839 A CN 95116839A CN 1075643 C CN1075643 C CN 1075643C
Authority
CN
China
Prior art keywords
signal
generating device
signal generating
reseting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN95116839A
Other languages
English (en)
Other versions
CN1136674A (zh
Inventor
余国成
林锦懿
孙葆祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Holtek Semiconductor Inc
Original Assignee
Holtek Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Holtek Semiconductor Inc filed Critical Holtek Semiconductor Inc
Priority to CN95116839A priority Critical patent/CN1075643C/zh
Publication of CN1136674A publication Critical patent/CN1136674A/zh
Application granted granted Critical
Publication of CN1075643C publication Critical patent/CN1075643C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明为一种可用于微处理机的复位信号产生装置。包括一时钟信号产生装置，产生一固定时钟信号输出；一周期信号产生装置，产生一周期信号，并于周期结束后发出该复位信号；一清除信号产生装置，根据外部的一输入信号，经内部一具有记忆储存及逻辑运算功能的逻辑电路处理后，以产生一正确清除信号，并提供给该周期信号产生装置使用。本发明可使微处理在发生异常时适时得到该复位信号，以使该微处理机能复位回初始状态而恢复正常功能。

Description

复位信号产生装置
本发明为一种信号产生装置，尤指一种可用于微处理机的复位信号(reset signal)产生装置。
请参看图1，其中的习知复位信号产生装置1由一振荡器11及一计数器12所组成，其中该振荡器11于A点产生一时钟输出，以使计数器12根据该时钟信号以进行计数动作，直至经一时间长度(TWDT)，即计数器12发生溢位或达到使用者预设的计数值时方停止计数，并于B点发出复位信号以复位微处理机2。但若计数器12产生计数动作过程中，C处有一清除信号(clear signal)在无任何电路处理下即直接输入，则将立刻强迫该计数器12停止动作且重新开始计数。
为说明习知装置中的信号间时序关系，请参看图2，其中若计数器于TWDT(t0-t1)时间内皆未有清除信号输入，则在t1结束时即产生一复位信号。但假设若于t3时微处理机发生异常或当机，由于计数器不断被清除(在t2、t5、t7、t10处)且重新计时(在t4、t6、t8、t11处)，因此计数器即无法适时地于t9处产生一复位信号以复位微处理机。
在习知装置中，当微处理机处于正常状态时，会不断地产生清除信号，同时未经任何电路处理即直接输入计数器，清除计数器的计数值，防止该计数器产生的复位信号影响到微处理机的正常运作。但一旦微处理机发生异常或当机时，则应停止清除计数器动作且待经一时间长度(TWDT)，即计数器发生溢位中达到使用者预设的计数值时，计数器立刻发出复位信号以复位微处理机。
但实际上，一旦微处理机发生异常或当机时，经常不会停止清除计数器计数值的动作，且不断地发出错误的清除信号，此时习知装置即因无任何电路可抑制该误动作，而导致计数器无法适时产生一复位信号以复位微处理机，造成使用上的重大困扰。
本发明的主要目的即在于设计一清除信号产生装置，其中该清除信号产生装置内部的逻辑电路具有记忆储存及逻辑运算功能，以便在微处理机发生异常或当机时，能经该逻辑电路处理而适时得一复位信号，以使微处理机复位回初始状态而恢复正常功能。
本发明关于一种复位信号产生装置，可用于微处理机，以产生一复位信号，以使该微处理机回复初始状态；其特征在于，它包括：一记忆延迟装置和一个逻辑运算输出电路，所述逻辑运算输出电路电连接于所述记忆延迟装置和所述周期信号产生装置，所述清除信号产生装置用于在微机正常工作时产生并输出一清除信号到所述周期信号产生装置以抑制复位信号的产生。
该时钟信号产生装置包括一振荡器，其中该振荡器的输出端提供一振荡信号作为该周期信号产生装置的时钟信号输入。
该周期信号产生装置包括一计数器(counter)，它利用该固定时钟信号使该计数器产生计数动作，并在经一时间长度(TWDT)而仍未有该清除信号输入时，产生该复位信号输出。其中该时间长度为一计数器溢位值或使用者预计的计数值。
该清除信号产生装置包括一记忆延迟装置，其中该记忆延迟装置是由门闩(latch)电路及延迟(delay)电路所组成。
该门闩电路是由包括两个或非门(NOR gate)所组成的逻辑电路，以将该输入信号予以记忆储存。
该延迟电路电连接于门闩电路，它为一D触发器(Dflip-flop)，以延迟该门闩电路的输出信号。
该清除信号产生装置还包括一逻辑运算输出电路，电连接于该记忆延迟装置及该周期信号产生装置，它为一“异门”(XOR gate)，以将该记忆延迟电路的输出信号经一“异”或逻辑(exclusive OR logic)运算，其结果作为清除信号输出。
本申请由下列附图及详细说明，可得到深入了解。
图1为习知复位信号产生装置的示意图。
图2为习知复位信号产生装置的一信号时序示意图。
图3为本发明的一较佳实施例电路图。
图4为本发明的一信号时序示例图。
请参阅图3，它为本发明的一较佳实施例电路图。它包括复位信号产生装置3及微处理机4。其中该复位信号产生装置3包括：一时钟信号产生装置31，一周期信号产生装置(即一计数器)32，一清除信号产生装置33。该清除信号产生装置33包括一记忆延迟装置331及一逻辑运算输出电路(即一“异”门)332。该记忆延迟装置331包括一门闩电路3311及一延迟电路(即-D触发器)3312，其中该门闩电路是由或非门33111及或非门3112两逻辑闸所组成。至于振荡器31及计数器32的动作，已于前述习知装置中得知，在此不予赘述。
以下即对本发明的详细工作原理做一描述：
本发明的主要特征在于较习知装置多一清除信号产生装置33，同时该装置中门闩电路3311的两输入端S、R电连接于微处理机4的两输出端。当微处理机4处于正常工作状态下，应于门闩电路3311的两输入端S及R处各交互执行一次输入高电位脉波信号动作，其中微处理机4于两输入端中的一端第一次输入信号时，经门闩电路3311的运作，其结果(即I处信号)将保持于I1及I2处，而当微处理机4第二次输入信号时，因该输入信号将由门闩电路3311的另一输入端输入，故此时将于I处产生一电位转态(即由高电位转为低电位或低电位转为高电位)，而此结果亦将较快到达无D触发器3312延迟的I1处，同时因I2处此刻仍保持为前次输入动作后的结果(即I处电位转态前的状态)，故此一互斥信号将导致“异”门332于C处产生一清除信号输出，以清除计数器的计数值，抑制复位信号的产生。
另一方面，若微处理机4于发生异常或当机时，因其将无法于门闩电路3311的两输入端各交互执行一次输入高电位脉波信号动作，这样，即可保证C处无错误的清除信号产生，只须待计数器32的计数达到溢位值或使用者预设的计数值时，即可发出复位信号，以复位微处理机4回复初始状态，恢复其正常功能。
请参看图4，它为一时序示意图，可进一步说明本发明中各信号间的运作关系。同时请配合参看图3，可得一深入了解：
图中若微处理机4于t0处发生异常，同时R处从t1开始即不断有错误的清除信号输入时，本发明的电路可保证不会影响计数器32的计数动作，且当TWDT结束后，将如期于t2处产生一复位信号，以复位微处理机4；但设若微处理机4是处于正常工作状态下，则当门闩电路3311的两输入端(于t3、t4处)各交互输入一高电位脉波信号时，则I2处信号将于t5处产生一清除信号输出，以清除计数器32；同理t7、t8、t9处的信号动作亦相同于前述的t3、t4、t5处。至于计数器32因受到清除信号的影响，亦将于t8、t11处重新计数。
另外，由于D触发器3312的运作受制于W处的信号，故当W处有高电位脉波信号输入时，方能将I处的信号传送至I2处，形成一延迟效果(于t6、t10处可得知)。
以上所列举的实施例，仅为本发明的一较佳作法，其中该实施例的各部分电路可由其它具有等价的元件或电路代替，例如：计数器32可为上数式计数器或下数式计数器或由计时器(timer)取代，“异”门332可由“与”门(AND gate)、“或”门(OR gate)及“非”门(NOTgate)或一些“与非”门(NAND gate)所组成的电路取代，D触发器3312亦可由其它类型的触发器及一些逻辑闸所构成。只要符合上述揭示的本发明精神的其它精神方法，可在考虑成本或其它因素下，作一灵活组合而达到同样目的。

Claims (13)

1．一种复位信号产生装置，可用于微处理机，以产生一复位信号，以使该微处理机回复初始状态；其特征在于，它包括：
一时钟信号产生装置，以产生一固定时钟信号输出；
一周期信号产生装置，电连接于该时钟信号产生装置，以根据该固定时钟信号，产生一周期信号，并于周期结束后发出该复位信号；
一清除信号产生装置，包括一记忆延迟装置和一个逻辑运算输出电路，所述逻辑运算输出电路电连接于所述记忆延迟装置和所述周期信号产生装置，所述清除信号产生装置用于在微机正常工作时产生并输出一清除信号到所述周期信号产生装置以抑制复位信号的产生。
2．如权利要求1所述的复位信号产生装置，其特征在于，该时钟信号产生装置包括一振荡器。
3．如权利要求2所述的复位信号产生装置，其特征在于，该振荡器包括一输出端，电连接于该周期信号产生装置，以提供一振荡信号作为该周期信号产生装置的时钟信号输入。
4．如权利要求1所述的复位信号产生装置，其特征在于，该周期信号产生装置包括一计数器，它利用该固定时钟信号，使该计数器产生计数动作，并于经一时间长度而仍未有该清除信号输入时，产生该复位信号输出。
5．如权利要求4所述的复位信号产生装置，其特征在于，该时间长度为一计数器溢位值。
6．如权利要求4所述的复位信号产生装置，其特征在于，该时间长度为一使用者预设的计数值。
7．如权利要求1所述的复位信号产生装置，其特征在于，该记忆延迟装置包括一门闩电路，以将该输入信号予以记忆储存。
8．如权利要求7所述的复位信号产生装置，其特征在于，该门闩电路包括由两个或非门所组成的逻辑电路。
9．如权利要求7所述的复位信号产生装置，其特征在于，该记忆延迟装置还包括一延迟电路，电连接于该门闩电路，以延迟该门闩电路的输出信号。
10．如权利要求9所述的复位信号产生装置，其特征在于，该延迟电路为一触发器。
11．如权利要求10所述的复位信号产生装置，其特征在于，该延迟电路为一D触发器。
12．如权利要求1所述的复位信号产生装置，其特征在于，所述逻辑运算输出电路电连接于该记忆延迟装置及该周期信号产生装置，以将该门闩电路的输出信号经一逻辑运算，其结果作为该清除信号输出。
13．如权利要求12所述的复位信号产生装置，其特征在于，该逻辑运算输出电路为一“异”门。
CN95116839A 1995-09-20 1995-09-20 复位信号产生装置 Expired - Lifetime CN1075643C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN95116839A CN1075643C (zh) 1995-09-20 1995-09-20 复位信号产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN95116839A CN1075643C (zh) 1995-09-20 1995-09-20 复位信号产生装置

Publications (2)

Publication Number Publication Date
CN1136674A CN1136674A (zh) 1996-11-27
CN1075643C true CN1075643C (zh) 2001-11-28

Family

ID=5081053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95116839A Expired - Lifetime CN1075643C (zh) 1995-09-20 1995-09-20 复位信号产生装置

Country Status (1)

Country Link
CN (1) CN1075643C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465906C (zh) * 2006-07-06 2009-03-04 中兴通讯股份有限公司 一种实时检测定位硬件复位原因的装置及其方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639370B1 (ko) * 2004-10-07 2006-10-26 엘지전자 주식회사 이동통신 단말기의 리셋원인 알림장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1048270A (zh) * 1989-06-19 1991-01-02 国际商业机器公司 含有微处理器重置电路的微机系统
CN1050458C (zh) * 1990-10-12 2000-03-15 雷伊化学有限公司 过电流保护装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1048270A (zh) * 1989-06-19 1991-01-02 国际商业机器公司 含有微处理器重置电路的微机系统
CN1050458C (zh) * 1990-10-12 2000-03-15 雷伊化学有限公司 过电流保护装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465906C (zh) * 2006-07-06 2009-03-04 中兴通讯股份有限公司 一种实时检测定位硬件复位原因的装置及其方法

Also Published As

Publication number Publication date
CN1136674A (zh) 1996-11-27

Similar Documents

Publication Publication Date Title
US6275526B1 (en) Serial data communication between integrated circuits
US5179670A (en) Slot determination mechanism using pulse counting
CN100359481C (zh) 多任务系统的异常监控装置及其方法
US5555213A (en) Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds
US3842399A (en) Repetitive byte recognition circuit
GB2305036A (en) Reliable watchdog timer for microprocessor
HU176778B (en) Computer system consisting of a first and a second computers and a connector unit between computers
CN1075643C (zh) 复位信号产生装置
KR900000668Y1 (ko) 디지탈필터회로
WO1987001220A1 (en) Apparatus and method for detecting time-related faults
JPS60143051A (ja) チャタリング抑圧回路
CN2599652Y (zh) 一种看门狗清狗电路
US3609669A (en) Variable information input ststem
CN108736887A (zh) 一种共用振荡器频率输出电路及系统
US3638192A (en) Asynchronous pulse information clock phase imparted shift register decoder
WO1991011726A1 (en) Binary counter with resolution doubling
KR0121334Y1 (ko) 리세트신호 발생장치
US3215938A (en) Counter pulse monitoring and correction circuit
US3045063A (en) Telegraph systems
US3622807A (en) Pulse generating system for synchronizing terminal data frequency with communication line transmission speed
JPS61260316A (ja) モノリシツク集積デジタル回路
RU1811004C (ru) Реверсивный двоичный счетчик
SU1700758A2 (ru) Устройство дл защиты от импульсных помех
JPS6132426Y2 (zh)
WO1985004297A1 (en) Counting apparatus having independent subcounters

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Applicant after: Shengqun Semiconductor Co., Ltd.

Applicant before: Hetai Semiconductor Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HETAI SEMICONDUCTOR CO., LTD. TO: SHENGQUN SEMICONDUCTOR CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20011128

EXPY Termination of patent right or utility model