FR2821209A1 - Dispositif a semiconducteur a effet de champ et procede de fabrication - Google Patents
Dispositif a semiconducteur a effet de champ et procede de fabrication Download PDFInfo
- Publication number
- FR2821209A1 FR2821209A1 FR0113363A FR0113363A FR2821209A1 FR 2821209 A1 FR2821209 A1 FR 2821209A1 FR 0113363 A FR0113363 A FR 0113363A FR 0113363 A FR0113363 A FR 0113363A FR 2821209 A1 FR2821209 A1 FR 2821209A1
- Authority
- FR
- France
- Prior art keywords
- layer
- gate
- diode
- polycrystalline silicon
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229940091658 arsenic Drugs 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Un dispositif à semiconducteur à effet de champ (2) est muni d'un circuit de résistance de grille (5) pour restreindre des courants de charge et de décharge entre une grille isolée (G) et un émetteur (E). Ce circuit est intercalé entre une plage de connexion d'électrode de grille (2a) et une électrode de grille (2b), de façon à être formé d'un seul tenant avec la partie d'électrode de grille isolée. Ce circuit comprend une première résistance de grille (6) et un premier circuit série connecté en parallèle sur la première résistance de grille et incluant une seconde résistance de grille (8) et une première diode (7) dont l'anode (A) est connectée à l'électrode de grille (2b).
Description
retrait sélectif de l'étape p.
DISPOSITIF A SEMICONDUCTEUR A EFFET DE CHAMP
ET PROCEDE DE FABRICATION
La présente invention concerne de façon générale un dispositif à semiconducteur à effet de champ comportant un circuit de résistance de grille pour restreindre le courant de grille d'une grille isolée, et son pro cédé de fabrication, et elle concerne plus particulièrement le circuit de
résistance de grille et son procédé de fabrication.
A titre d'exemple, un module de puissance dans lequel sont in corporés un circuit principal incluant un dispositif à semiconducteur à ef fet de champ tel qu'un transistor bipolaire à grille isolée (ou IGBT pour "insulated-gate bipolar transistor") et un circuit de commande incluant un circuit intégré de commande pour commander le fonctionnement du circuit principal, est appliqué à un onduleur pour commander un moteur, etc. Dans ce qui suit, on décrit en se référant aux figures 7 à g des modules de puissance classiques comprenant chacun un IGBT. Dans le module de puissance classique de la figure 7, un motif de circuit principal (non re présenté) et un motif de circuit de commande (non représenté) sont for més sur une face principale d'un substrat isolé 1. Un IGBT 2 remplissant la fonction d'un dispositif à semiconducteur à effet de champ est placé sur le motif de circuit principal et il a une capacité Ceg (non représentée) entre une grille isolée G et un émetteur E. D'autre part, une diode volant 3 est placée en parallèle avec l'IGBT 2 et dans une direction opposée à celle de l'IGBT 2. En outre, un circuit intégré de commande 4 pour com
mander l'IGBT est placé sur le motif de circuit de commande.
D'autre part, un circuit de résistance de grille 5 est intercalé entre une borne de sortie 4a du circuit intégré de commande 4 et une borne de grille isolée (plage de connexion de grille) 2A de l'IGBT 2. Le circuit de résistance de grille 5 restreint des courants de charge et de dé charge circulant respectivement dans un sens et dans l'autre entre la grille isolée G et l'émetteur E de l'IGBT 2, qui sont respectivement pro duits par l'établissement et la disparition d'une tension de commande Vd émise par la borne de sortie 4a du circuit intégré de commande 4. Le cir cuit de résistance de grille 5 est constitué par une résistance de grille 6, et le substrat isolé 1 a une zone de motif (non représentée) dans laquelle
le circuit de résistance de grille 5 est établi.
D'autre part, une borne de circuit principal (non représentée), jointe au motif de circuit principal, une borne de circuit de commande (non représentée) jointe au motif de circuit de commande, etc., sont placées
sur le substrat isolé 1.
La borne de circuit principal et la borne de circuit de commande sont respectivement connectées par des conducteurs en aluminium à l'IGBT 2 et au circuit intégré de commande 4. En outre, un botier de mo dule de puissance (non représenté) est constitué par une plaque infé rieure formoe par une plaque de base en métal (non représentée) con sistant en aluminium, pour placer le substrat isolé 1 sur elle et par un ca dre extérieur (non représenté) qui est fixé à la plaque de base en métal
de façon à entourer l'IGBT 2 et le circuit intégré de commande 4.
On décrira ensuite le fonctionnement de l'IGBT 2. Lorsque la tension de commande Vd est établie dans un état dans lequel une tension de source d'alimentation est appliquée entre l'émetteur E et un collecteur C de l'IGBT 2 par l'intermédiaire d'une charge (non représentée), la ten sion de commande Vd est émise par la borne de commande 4a du circuit intégré de commande 4 vers la grille isolée G de l'IGBT 2 par l'intermé diaire du circuit de résistance de grille 5, ce qui fait qu'un courant électri que IG pour effectuer une charge entre la grille isolée G et l'émetteur E de l'IGBT 2 circule entre la grille isolée G et l'émetteur E par l'intermé diaire de la résistance de grille 6, et par conséquent une tension de grille VGE s'élève progressivement. Lorsque la tension de grille VGE a dépassé sa tension de seuil Vth, une tension collecteur-émetteur VCE est établie, et par consequent un courant d'émetteur EE (courant de collecteur Ic) cir
cu le.
Comme on le verra sur les figures 8A et 8B montrant des formes d'onde de blocage de l'IGBT 2 respectivement dans le cas d'une charge résistive et d'une charge inductive, lorsque la tension de commande Vd est interrompue, une charge électrique stockée entre la grille isolée G et l'émetteur E est déchargée par l'intermédiaire de la résistance de grille 6,
et par conséquent la tension de grille VGE diminue progressivement.
Lorsque la tension de grille VGE a atteint la tension de seuil Vth ou moins, la tension collecteur-émetteur VCE est supprimée, et par conséquent le
courant d'émetteur IE est interrompu.
D'autre part, des vitesses de montée et de descente de la ten sion de grille VGE de l'IGBT 2 au moment de l'établissement et de la cou pure de la tension de commande Vd, c'est-à-dire des valeurs de (dvidt) sont déterminées par une valeur de résistance de la résistance de grille 6 formant le circuit de résistance de grille 5. Lorsque la valeur de (dv/dt) est grande au moment de l'établissement de la tension de commande Vd, la vitesse de variation (dildt) du courant d'émetteur IE augmente néces sairement, et par conséquent des bruits présentent un problème. Cepen dant, même si la valeur de (dvidt) est légèrement élevée au moment de la coupure de la tension de commande Vd, des bruits présentent rarement un problème. Par conséquent, dans le but de restreindre la valeur de (dvidt) au moment de l'établissement de la tension de commande Vd, à titre de mesure dirigée contre les bruits, la résistance de grille 6 est fixée
à une valeur relativement grande.
D'autre part, si la valeur de la résistance de grille 6 est fixée à la valeur relativement grande, une longue durée est necessaire pour la charge et la décharge entre la grille isolée G et l'émetteur E, et par con séquent le temps de blocage devient long. Ainsi, une durée pendant laquelle le courant d'émetteur IE élevé circuie pendant qu'une différence de potentiel entre le collecteur C et l'émetteur E est grande, devient lon gue. Comme il ressort de la comparaison entre la figure 8A montrant la forme d'onde de blocage de l'IGBT 2 dans le cas de la charge résistive, et la figure 8B montrant la forme d'onde de blocage de l'IGBT 2 dans le cas de la charge inductive, les pertes thermiques augmentent en particulier dans le cas de la charge inductive de la figure 8B, ce qui occasionne un
risque de destruction thermique de l'IGBT 2.
Par consequent, dans le but de réduire les pertes thermiques de I'IGBT 2, il est souhaitable qu'au moment de l'établissement de la tension de commande Vd, la vitesse de variation (di/dt) du courant d'émetteur IE soit réduite en restreignant la valeur de (dv/dt) et, au moment de la cou pure de la tension de commande Vd, la charge éiectrique stockée entre la grille isolée G et l'émetteur E soit rapidement déchargée, de façon que le courant d'émetteur IE soit interrompu en une courte durée. Dans ce but, on connat un module de puissance représenté sur la figure 9, dans le quel, dans le circuit de résistance de grille 5, une diode Zener 7 est intro duite en parallèle avec la résistance de grille 6 ayant une valeur de ré sistance élevée, de façon qu'une anode A de la diode Zener 7 soit dirigée
vers la borne de grille isolée 2A.
Dans le module de puissance connu représenté sur la figure 9, I'action de charge entre la grille isolée G et l'émetteur E au moment de l'établissement de la tension de commande Vd est effectuée par la résis tance de grille 6 ayant la valeur de résistance élevée, et par conséquent la valeur de (dvidt) peut étre restreinte à une valeur faible. D'autre part, au moment de la coupure de la tension de commande Vd, la charge élec trique stockée entre la grille isolée G et l'émetteur E est rapidement dé chargée par l'intermédiaire de la diode Zener 7, et par conséquent le cou rant d'émetteur IE peut être interrompu en une courte durée. Cependant, bien que l'influence exercée par la valeur de (dv/dt) au moment de la cou pure de la tension de commande Vd soit faible en comparaison avec celle exercée au moment de l'établissement de la tension de commande Vd, des bruits occasionnés par la valeur élevée de (dv/dt) deviennent non né
gligeables si la décharge est effectuée de façon excessivement rapide.
Dans le module de puissance classique de la figure 7, la tension de commande Vd est émise par le circuit intégré de commande 4 vers la borne de grille isolée 2A par l'intermédiaire de la résistance de grille 6, et la charge et la décharge entre la grille isolée G et l'émetteur E sont ef fectuées à travers la résistance de grille 6. Par conséquent, si la valeur de la résistance de grille 6 est fixée à la valeur relativement grande de façon à limiter à une valeur appropriée le courant de charge entre la grille isolée G et l'émetteur E, de façon à restreindre la génération d'une pointe de tension élevée due à la vitesse de variation élevée (dildt) du courant d'émetteur IE! une durée relativement longue est exigée au moment de la coupure de la tension de commande Vd, pour décharger la charge électri que stockée entre la grille isolée G et l'émetteur E, ce qui fait qu'une lon gue durée est necessaire pour interrompre le courant d'émetteur IE, et par
conséquent une forte perte thermique se manifeste désavantageusement.
Dans le but d'éliminer l'inconvénient ci-dessus du module de puissance classique de la figure 7, la diode Zener 7 est introduite en pa rallèle avec la résistance de grille 6 dans le module de puissance connu de la figure 9, de façon que la charge électrique stockée entre la grille isolée G et l'émetteur E soit rapidement déchargée par l'intermédiaire de
la diode Zener 7 au moment de la coupure de la tension de commande Vd.
Cependant, à ce moment, il apparat des problèmes consistant en ce qu'une pointe de tension élevée due à la vitesse de variation (di/dt) éle vée du courant d'émetteur IE est générée, etc. D'autre part, du fait que le circuit de résistance de grille 5 (fi gure 7) formé par la résistance de grille 6, ou le circuit de résistance de grille (figure 9) formé par la résistance de grille 6 et la diode Zener 7 connectee en parallèle sur la résistance de grille 6, est incorporé sur le substrat isolé 1 conjointement à l'IGBT 2, la diode volant 3 et le circuit intégré de commande 4, de façon à occuper une zone d'interconnexion du substrat isolé 1, la taille du substrat isolé 1 devient grande, ce qui intro duit des inconvénients consistant en ce que le coût de fabrication du mo dule de puissance augmente et l'inductance des motifs de circuit aug mente. Un but essentiel de la présente invention est donc, en vue d'éliminer les inconvénients mentionnés ci-dessus des dispositifs à semi conducteur à effet de champ de l'art antérieur, de procurer un dispositif à semiconducteur à effet de champ dans lequel la génération d'une pointe de tension élevée au moment de son passage à l'état conducteur sit restreinte, et une perte relative à la charge soit faible au moment de son blocage. Un autre but important de la présente invention est de procurer un dispositif à semiconducteur à effet de champ dans lequel, par l'élimi nation de la nécessité d'un espace utilisé exclusivement pour établir une résistance de grille sur un substrat isolé, le substrat isolé prend une taille
réduite, ce qui réduit l'inductance de motifs de circuit du substrat isolé.
Pour atteindre ces buts de la présente invention, le perfection nement comprend, dans un dispositif à semiconducteur à effet de champ dans lequel une commutation est effectuée par une tension de grille ap pliquée à partir de l'extérieur par l'intermédiaire d'un circuit de résistance de grille, pour restreindre des courants de charge et de décharge circu lant entre une grille isolée et un émetteur: une partie d'électrode de grille isolee qui est formée par une plage de connexion d'électrode de grille et une électrode de grille isolée de la plage de connexion d'électrode de grille; le circuit de résistance de grille étant intercalé entre la plage de connexion d'électrode de grille et l'électrode de grille, de façon à être formé d'un seul tenant avec la partie d'électrode de grille isolée; et le cir cuit de résistance de grille comprenant une première résistance de grille et un premier circuit série connecté en parallèle sur la première résis tance de grille et incluant une seconde résistance de grille et une pre mière diode, de façon qu'une anode de la première diode soit connectée à
I'électrode de grille.
D' a ut res ca ractéristiq ues et ava ntages de l' i nve ntion se ront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de
la description se réfère aux dessins annexés, dans lesquels:
La figure 1 est un schéma de circuit d'un module de puissance employant un dispositif à semiconducteur à effet de champ (IGBT) con forme à un premier mode de réalisation de la présente invention: La figure 2 est un diagramme temporel expliquant le fonction nement du dispositif à semiconducteur à effet de champ (IGBT) de la fi gure 1; - La figure 3 est une vue en plan de dessus montrant une configu ration du dispositif à semiconducteur à effet de champ de la figure 1; Les figures 4A et 4B sont des coupes faites respectivement se lon les lignes IVA-IVA et IVB-IVB sur la figure 3; Les figures 5A à 5P sont des coupes schématiques expliquant respectivement des première à seizième étapes d'un processus de fabri cation dispositif à semiconducteur à effet de champ; La figure 6 est un schéma de circuit d'un module de puissance employant un dispositif à semiconducteur à effet de champ (IGBT) con forme à un second mode de réalisation de la présente invention, La figure 7 est un schéma de circuit d'un module de puissance em ployant un dispositif à semiconducteur à effet de champ (I G BT) de l'art antérieur; Les figures 8A et 8B sont des diagrammes temporels expliquant le fonctionnement du dispositif à semiconducteur à effet de champ (iGBT) de l'art antérieur de la figure 7, dans le cas respectivement d'une charge résistive et d'une charge inductive; et La figure 9 est un schéma de circuit d'un module de puissance employant un autre dispositif à semiconducteur à effet de champ (IGBT)
de l'art antérieur.
Avant de poursuivre la description de la présente invention, il
faut noter que des éléments semblables sont désignés par des références numériques semblables dans l'ensemble des différentes représentations
des dessins annexés.
Dans les dessins, des éléments désignés par ies mêmes réfé rences numériques que dans l'art antérieur des figures 7 à 9 correspon
dent à ceux de l'art antérieur.
Premier mode de réalisation On décrira un dispositif à semiconducteur de puissance con forme à un premier mode de réalisation de la présente invention en se référant aux figures allant de la figure 1 aux figures 5A à 5P. La figure 1 montre un module de puissance employant un transistor bipolaire à grille isolée (IGBT) 2 fonctionnant comme un dispositif à semiconducteur à effet de champ conforme au premier mode de réalisation de la présente inven
tion. Dans le module de puissance de la figure 1, un motif de circuit prin-
cipal (non représenté) et un motif de circuit de commande (non repré-
senté) sont formés sur une face principale d'un substrat isolé 1. L'IGBT 2
est placé sur le motif de circuit principal et il a une capacité Cge (non re-
présentée) entre une grille isolée G et un émetteur E. D'autre part, une diode volant 3 est placée en parallèle avec l'IGBT 2 et dans une direction opposée à celle de l'IGBT 2. En outre, un circuit intégré de commande 4
pour commander l'IGBT 2 est placé sur le motif de circuit de commande.
D'autre part, dans l'IGBT 2, un circuit de résistance de grille 5 est intercalé entre une plage de connexion d'électrode de grille 2a et une électrode de grille 2b isolée de la plage de connexion d'électrode de grille 2a. Le circuit de résistance de grille 5 restreint des courants de charge et de décharge circulant respectivement dans les deux sens entre la grille isolée G et l'émetteur E de l'IGBT 2, qui sont respectivement produits par l'établissement et la coupure d'une tension de commande Vd émise par une borne de sortie 4a du circuit intégré de commande 4. Le circuit de résistance de grille 5 est constitué par une première résistance de grille 6 et par un circuit série connecté en parallèle sur la première résistance de grille 6 et incluant une diode Zener 7 et une seconde résistance de grille 8. Une anode A et une cathode K de la diode Zener 7 sont respectivement connectées à l'électrode de grille 2b et à la seconde résistance de grille 8. D'autre part, une borne de circuit principal (non représentée) jointe au motif de circuit principal, et une borne de circuit de commande (non représentee) jointe au motif de circuit de commande, etc., sont éta blies sur le substrat isolé 1. La borne de circuit principal et la borne de circuit de commande sont respectivement connectées à l'IGBT 2 et à l'IC de commande 4 par des conducteurs en aluminium. En outre, un botier de module de puissance (non représenté) est constitué par une plaque inférieure formée par une plaque de base en métal (non représentée) consistant en aluminium, pour placer sur elle le substrat isolé 1, et par un cadre extérieur (non représenté) qui est fixe à la plaque de base en métal
de façon à entourer l'IGBT 2 et le circuit intégré de commande 4.
On décrira ensuite le fonctionnement de l'IGBT 2 en se référant à la figure 2. Lorsque la tension de commande Vd (tension d'état con ducteur) émise par la borne de sortie 4a du circuit intégré de commande 4 est appliquée à la plage de connexion d'électrode de grille 2a de l'IGBT 2, dans un état dans lequel une tension de source d'alimentation est appli quée entre l'émetteur E et un collecteur C de l'IGBT 2 par l'intermédiaire d'une charge (non représentée), le courant de charge effectue une charge entre la grille isolée G et l'émetteur E, par l'intermédiaire de la première résistance de grille 6 du circuit de résistance de grille 5 intercalée entre
la plage de connexion d'électrode de grille 2a et l'électrode de grille 2b.
Ainsi, même si la tension de commande Vd est appliquée à la plage de connexion d'électrode de grille 2a, la diode Zener 7 empêche la mise sous tension de la seconde résistance de grille 8, et par conséquent le courant de charge circulant entre la grille isolée G et l'émetteur E est restreint par la première résistance de grille 6. De ce fait, une tension de grille VGE de
l'IGBT 2 s'élève progressivement à une vitesse prédéterminée (dv/dt).
Lorsque la tension de grille VGE a dépassé sa tension de seuil Vth, une tension collecteur-émetteur VCE est établie et le courant d'émetteur IE
(courant de collecteur Ic) circule.
D'autre part, lorsque la tension de commence Vd est coupée, une charge électrique stockée entre la grille isolée G et l'émetteur E est déchargée par l'intermédiaire de la première résistance de grille 6 et du circuit série incluant la diode Zener 7 et la seconde résistance de grille 8,
et par conséquent la tension de grille VGE diminue progressivement.
Lorsque la tension de grille VGE a atteint la tension de seuil Vth, ou moins, la tension collecteur-émetteur VCE est coupée, et par conséquent
le courant d'émetteur IE est interrompu.
Ainsi, les vitesses de montée et de descente de la tension de grille VGE au moment de l'établissement et de la coupure de la tension de commande Vd sont respectivement déterminées par une valeur de la pre mière résistance de grille 6 et par une résistance combinée des première et seconde résistances de grille 6 et 8 connectées l'une à l'autre en pa
rallèle. Par conséquent, si des valeurs de résistance des première et se-
conde résistances de grille 6 et 8 sont fixées à des valeurs appropriées, la vitesse de montée (dv/dt) de la tension de grille VGE au moment de l'établissement de la tension de commande Vd est restreinte, ce qui fait que la vitesse de variation (di/dt) du courant d'émetteur IE peut être dimi nuée, et par conséquent il est possible d'éviter la génération de bruits sous l'effet de l'augmentation de la vitesse de variation (di/dt) du courant d'émetteur IE D'autre part, au moment de la coupure de la tension d'émetteur IE' si une charge électrique stockée entre la grille isolée G et l'émetteur E est déchargée rapidement en augmentant de façon appro priée la vitesse de descente (dv/dt) de la tension de grille VGE, le courant
d'émetteur IE est interrompu rapidement, ce qui fait que les pertes ther-
miques de l'IGBT 2 sont réduites, et par conséquent la destruction ther-
mique de l'IGBT 2 est évitée.
D'autre part, au moment de la coupure de la tension de com mande Vd, si la tension de grille VGE est abaissée à une valeur ne dépas sant pas une tension directe VF obtenue au moment du début de la con duction de la diode Zener 7, le courant de décharge circule seulement à travers la première résistance de grille 6, sans circuler à travers la se conde résistance de grille 8, et la valeur de (dv/dt) a une polarité opposée mais une valeur absolue identique à celle obtenue au moment de l'éta blissement de la tension de commande Vd. Par conséquent, si la tension directe VF de la diode Zener 7 est fixée de façon à ne pas être inférieure à la tension de seuil Vth de la tension de grille VGE, comme représenté sur la figure 2, la tension de grille VGE est rapidement diminuée dans une première moitié de décharge, et elle est diminuée lentement dans une dernière moitié de décharge, ce qui fait que non seulement les pertes thermiques de l'IGBT 2 sont diminuées, mais la génération de bruits peut
également être restreinte.
Pour fixer la tension directe VF de la diode Zener 7 de façon qu'elle ne soit pas inférieure à la tension de seuil Vth de la tension de grille VGE, la diode Zener 7 est formée par une multiplicité d'éléments de diode Zener, par exemple au nombre de trois, connectés les uns aux au tres en série comme représenté sur la figure 1, mais elle peut également
être formée par un seul élément de diode Zener ayant une aire exigée.
On décrira ensuite en se référant aux figures 3 et 4 une struc ture de l'IGBT 2. La figure 3 est une vue en plan de dessus de l'IGBT 2, tandis que les figures 4A et 4B sont des coupes faites respectivement selon les lignes IVA-IVA et IVB-IVB de la figure 3. Sur les figures 3 et 4, I'électrode de grille 2b est formée de façon à entourer la plage de con nexion d'électrode de grille 2a avec interposition d'un sillon d'isolation 2c, tandis qu'une électrode d'émetteur 2d est divisée en moitiés par l'élec trode de grille 2b et est entourée par l'électrode de grille 2b avec interpo sition d'un sillon d'isolation 2e. D'autre part, la première résistance de grille 6 et le circuit série incluant la diode Zener 7 et la seconde résis tance de grille 8, qui forment le circuit de résistance de grille 5, sont in tercalés en parallèle entre la plage de connexion d'électrode de grille 2a et l'électrode grille 2b, et sont formés d'un seul tenant avec une partie d'électrode de grille isolée constituée par la plage de connexion d'élec
trode de grille 2a et l'électrode de grille 2b.
Dans ce qui suit, on décrira en se référant respectivement aux 1 1 figures 5A à 5P des première à seizième étapes d'un processus de fabri cation de l'IGBT 2 formé de manière intégrée avec le circuit de résistance de grille 5. Initialement, comme représenté sur la figure 5A, on prépare une tranche de silicium 9 dans laquelle une couche de collecteur P+ 9a, une couche tampon N+ 9b et une couche N- 9c sont formées préalable ment, et on forme une première pellicule d'oxyde 9d sur la couche N- 9c de la tranche de silicium 9 (première étape). Ensuite, comme représenté sur la figure 5B, on forme une couche de matière de réserve 10 sur une partie de la pellicule d'oxyde 9d, par photolithographie, et on enlève par
attaque la partie restante de la pellicule d'oxyde 9d (seconde étape).
Ensuite, comme représenté sur la figure 5C, on forme une se conde pellicule d'oxyde 9e sur une partie de la couche N- 9c qui est mise à nu en enlevant la première pellicule d'oxyde 9d se trouvant sur elle, et on introduit du bore (B) dans la couche N- 9c, à travers la seconde pelli cule d'oxyde 9e, par implantation ionique (troisième étape). Ensuite, comme représenté sur la figure 5D, on fait diffuser par diffusion thermi que le bore introduit dans la couche N- 9c, de façon à former avec celuici
une couche diffusée de type P 9f (quatrième étape).
Ensuite, comme représenté sur la figure 5E, on forme par pho tolithographie une couche de matière de réserve 10A dans une zone autre qu'une partie pour la formation d'une cellule, et on enlève par attaque la première pellicule d'oxyde 9d dans la partie pour la formation de la cellule (cinquième étape). Ensuite, comme représenté sur la figure 5F, on forme une pellicuie d'oxyde de grille 9g sur une partie de la couche N- 9c qui est mise à nu en enlevant de celle-ci la première pellicule d'oxyde 9d, et on forme une couche de siliclum polycristallin 9h sur la pellicule d'oxyde de
grille 9g (sixième étape).
Ensuite, comme représenté sur la figure 5G, on forme une cou che de matière de réserve 10b sur la couche de silicium polycristallin 9h, par photolithographie, et on introduit du bore (B) par implantation ionique dans la couche N- 9c, par l'intermédiaire de la pellicule d'oxyde de grille 9g à nu, en enlevant par attaque une zone prédéterminee de la couche de silicium polycristallin 9h (septième étape). Ensuite, comme représenté sur la figure 5H, on fait diffuser par diffusion thermique le bore introduit dans la couche N- 9c, de façon à former avec celui-ci une couche de base P 9j
(huitième étape).
Ensuite, comme représenté sur la figure 51, on forme une cou che de matière de réserve 1 Oc sur une partie autre qu'une partie de la couche de silicium polycristallin 9h et une partie autre qu'une partie de la pellicule d'oxyde de grille 9g, par photolithographie, et on introduit du bore (B) dans la partie à nu de la couche de silicium polycristallin 9h et, à travers la partie à nu de la pellicule d'oxyde de grille 99, dans la couche de base P 9i, par implantation ionique (neuvième étape). Ensuite, comme représenté sur la figure 5J, on fait diffuser par diffusion thermique le bore introduit dans la partie de la couche de silicium polycristallin 9h et dans la couche de base P 9i, de façon à former avec lui une couche de siliclum polycristallin de type P 9j dans la partie de la couche de silicium poly cristallin 9h, et une couche P+ 9k dans la couche de base P 9i (dixième étape). Ensuite, comme représenté sur la figure 5K, on forme une cou che de matière de réserve 1 OD sur une partie autre qu'une partie de la couche de silicium polycristallin 9h, une partie autre qu'une partie de la couche de silicium polycristallin de type P 9j et une partie autre qu'une partie de la couche P+ 9k, par photolithographie, et on introduit de l'arse nic (As), après l'enlèvementde la pellicule d'oxyde de grille 9g sur la cou che P+ 9k, par implantation ionique, dans des zones de la couche de sili cium polycristallin de type P 9j et de la couche P+ 9j laissées à nu par la couche de matière de réserve 10 (onzième étape). Ensuite, comme repré senté sur la figure 5L, on fait diffuser par diffusion thermique l'arsenic introduit dans la couche de siliclum polycristallin de type P 9j et la cou che P+ 9k, de façon à former avec lui la couche de siliclum polycristallin de type N 9! et une grille en silicium polycristallin de type N 9p dans la partie de la couche de silicium polycristallin de type P 9j, et une couche d'émetteur N 9m dans la partie de la couche P+ 9k, et on forme une cou che diélectrique inter-couche 9n pour recouvrir une surface complète
(douzième étape).
Ensuite, comme représenté sur la figure 5M, on forme une cou che de matière de réserve 1 OE sur une partie autre qu'une partie de la couche diélectrique inter-couche 9n, par photolithographie, et on enlève par attaque la partie à nu de la couche diélectrique inter-couche 9n (trei zième étape). Ensuite, comme représenté sur la figure 5N, on forme une couche d'électrode en aluminium 9o sur une surface à nu d'une structure
de la figure 5M (quatorzième étape).
Ensuite, comme représenté sur la figure 50, on forme une cou che de matière de réserve 1 OF sur une partie autre qu'une partie de la couche d'électrode en aluminium 9o, par photolithographie, et on enlève par attaque la partie à nu de la couche d'électrode en aluminium 90, de façon que non seulement la plage de connexion d'électrode de grille 2a, l'électrode de grille 2b et l'électrode d'émetteur 2d soient formées, mais également que la seconde résistance de grille (partie de résistance) 8 et la diode Zener (partie de diode) 7 connectée à la seconde résistance de grille, en série, et comprenant plusieurs, par exemple trois, éléments de diode Zener, soient formées entre la plage de connexion d'électrode de grille 2a et i'électrode de grille 2b (quinzième étape). Enfin, comme re présenté sur la figure 5P, on forme une électrode de collecteur 2g sur une face arrière de la tranche de siliclum 9 (seizième étape). Il en résulte que
l'lGBT 2 auquel le circuit de résistance de grille 5 est intégré, est terminé.
Ainsi, par les étapes décrites ci-dessus du processus de fabri cation qui est représenté sur les figures 5A à 5P, l'lGBT 2 auquel le cir cuit de résistance de grille 5 est intégré a été entièrement formé. D'autre part, la référence 2f sur la figure 5P désigne chacune des électrodes (bornes) de sortie parmi les éléments de diode Zener de la diode Zener 7, et entre la seconde résistance de grille 8 et les éléments de diode Zener
de la diode Zener 7, mais ceci est abrégé sur la figure 3.
D'autre part, dans le cas o l'lGBT 2 dans lequel le circuit de résistance de grille 5 est formé de manière intégrce dans la partie de grille isolee, comme représenté sur la figure 3, est monté sur le substrat isolé 1 comme représenté sur la figure 1, la nécessité d'un espace pour une zone de motif de circuit pour établir la résistance de grille isolée 5 est éliminée, contrairement à des structures classiques des figures 7 et 9, ce qui fait que le substrat isolé 1 a de plus petites dimensions et l'inter connexion est simplifice. Il en résulte que le module de puissance sur le quel le substrat isolé 1 est monté a de faibles dimensions. De plus, du fait que le processus de fabrication de l'lGBT 2 est simplifié, l'lGBT 2 ayant
une fiabilité élevée peut être fabriqué avec un faible coût.
Dans la fabrication de l'IGBT 2, la couche de silicium polycris-
tallin de type N 9{ remplissant la fonction d'une partie de résistance, et la
couche de silicium polycristallin de type P 9j et la couche de silicium po-
lycristallin de type N 9t disposées en alternance et remplissant la fonction de la partie de diode, sont formées de manière intégrée avec la grille en silicium polycristallin de type N 9p remplissant la fonction de la partie de grille isolée, le nombre d'étapes de fabrication de la tranche de silicium 9 est rébuit, et de ce fait la tranche de siliclum 9 ayant une fiabilité élevée
peut étre fabriquée avec un faible coût.
Second mode de réalisation La figure 6 montre un module de puissance employant un IGBT 2 fonctionnant comme un dispositif à semiconducteur à effet de champ conforme à un second mode de réalisation de la présente invention. Sur la figure 6, le circuit de résistance de grille 5 est constitué par la première résistance de grille 6, un premier circuit série connecté en parallèle sur la première résistance de grille 6 et incluant une première diode Zener 7 et la seconde résistance de grille 8, et un second circuit série connecté à la première résistance de grille 6 et incluant une seconde diode Zener 11 et une troisième résistance 12. La première diode Zener 7 est connectée de
façon qu'une anode de la première diode Zener 7 soit dirigée vers l'élec-
trode de grille 2b, tandis que la seconde diode Zener 11 est connectée de façon qu'une cathode K de la seconde diode Zener 11 soit dirigée vers l'électrode de grille 2b. Du fait que d'autres configurations du second mode de réalisation sont similaires à celles du premier mode de réalisa
tion représenté sur la figure 1, la description est abrégée pour la brièveté.
Lorsque la tension de commande Vd est établie, une action de charge
entre la grille isolée G et l'émetteur E de l'IGBT 2 est effectuée initiale-
ment par un circuit parallèle incluant le premier circuit de résistance de grille 6 et la troisième résistance de grille 12, et ensuite elle est effectuée seulement par la première résistance de grille 6 lorsque la tension de grille VGE a atteint une valeur prédéterminée. Par conséquent, dans une première moitié de la charge, au cours de laquelle la quantité de bruits générés est faible méme si la valeur de (dvidt) es grande, le temps de déblocage est raccourci, et par conséquent les pertes thermiques dues au courant d'émetteur IE peuvent être restreintes. D'autre part, dans une 1 5 dernière moitié de la charge, la valeur de (dv/dt) est diminuée, ce qui fait que des bruits peuvent être restreints et, par conséquent, on peut obtenir
l'IGBT 2 ayant un faible bruit et un rendement élevé.
D'autre part, lorsque la tension de commande Vd est coupée, une charge électrique stockée entre la grille isolée G et l'émetteur E de l'IGBT 2 est déchargée par un circuit parallèle incluant la première résis tance de grille 6 et la seconde résistance de grille 8, de la même manière
que dans le premier mode de réalisation.
Par ailleurs, du fait que la diode Zener 7 est intercalée en série avec la seconde résistance de grille 8 dans le premier mode de réalisa tion, et les première et seconde diodes Zener 7 et 11 sont respectivement intercalée en série avec les seconde et troisième résistances de grille 8 et 12 dans le second mode de réalisation, on peut obtenir un effet consistant en ce que la partie de grille isolée de l'IGBT 2 est protégée contre une pointe de tension généree dans la partie de grille isolée. Cependant, dans les premier et second modes de réalisation, si un mécanisme est incorpo ré pour protéger la partie de grille isolée de l'IGBT 2 contre une pointe de tension générée dans la partie de grille isolée, on peut obtenir les mêmes effets que dans les premier et second modes de réalisation, même si on
- utilise une diode ordinaire à la place de la diode Zener.
La présente invention permet d'obtenir les effets suivants.
Dans le premier mode de réalisation, du fait que le circuit de résistance de grille est intercalé entre la plage de connexion d'électrode de grille et l'électrode de grille, de façon à être formé d'un seul tenant avec la partie d'électrode de grille isolée, et le circuit de résistance de grille comprend la première résistance de grille et le premier circuit série connecté en parallèle avec la première résistance de grille et incluant la seconde résistance de grille et la première diode, de façon que l'anode de la première diode soit connectée à l'électrode de grille, le substrat a de petites dimensions et le coût de fabrication du dispositif à semiconducteur à effet de champ est diminué. D'autre part, du fait que la vitesse de montée de la tension de grille au moment de l'établissement de ia tension
de commande est déterminée par la première résistance de grille, la vi-
tesse de montée de la tension de grille est restreinte, et par consequent les bruits sont réduits. D'autre part, du fait que la vitesse de descente de la tension de grille au moment de la coupure de la tension de commande
est déterminée par une résistance combinée des première et seconde ré-
sistances de grille connectées l'une à l'autre en parallèle, ia vitesse de descente de la tension de grille est correctement augmentée, ce qui fait que les pertes thermiques du dispositif à semiconducteur à effet de champ sont diminuces, et par conséquent la destruction thermique du dispositif à semiconducteur à effet de champ est évitée. En outre, du fait que la vitesse de descente de la tension de grille peut être augmentée dans une première moitié de décharge et réduite dans une dernière moitié de décharge, au moment de la coupure de la tension de commande, des
bruits et la dissipation de puissance au moment de la coupure de la ten-
sion de commande peuvent être restreints, et la fiabilité du dispositif à
semiconducteur à effet de champ peut être améliorée.
D'autre part, dans le second mode de réalisation, du fait que le circuit de résistance de grille comprend en outre le second circuit série connecté en parallèle sur la première résistance de grille, et incluant la
troisième résistance de grille et la seconde diode, de façon que la ca-
thode de la seconde diode soit connectee à l'électrode de grille, la vitesse de montée de la tension de grille peut être augmentée dans une première
moitié de charge, et réduite dans une dernière moitié de charge, égale-
ment au moment de l'établissement de la tension de commande, en plus des effets du premier mode de réalisation, des bruits et la dissipation de
puissance au moment de l'établissement de la tension de commande peu-
vent être restreints, et la fiabilité du dispositif à semiconducteur à effet de
champ peut être améliorée.
Dans les premier et second modes de réalisation, du fait qu'une diode remplit la fonction de la première diode ou de chacune des première et seconde diodes, et la tension directe générée dans la diode par les courants de charge et de décharge est fixée de façon à ne pas être infé rieure à la tension de seuil du dispositif à semiconducteur à effet de
champ, les vitesses de montée et de descente de la tension de grille peu-
vent être fixées à une valeur élevée dans une première moitié de charge et de décharge, et à une valeur faible dans une dernière moitié de charge et de décharge, au moment de l'établissement et de la coupure de la ten sion de commande, ce qui fait que des bruits et la dissipation de puis sance au moment de l'établissement et de la coupure de la tension de commande peuvent être restreints, et la fiabilité du dispositif à semicon
ducteur à effet de champ peut être améliorée.
D'autre part, dans les premier et second modes de réalisation, du fait que la diode comprend une multiplicité d'éléments de diode con nectés en série les uns aux autres, de façon à fixer la tension directe de la diode, des bruits et la dissipation de puissance au moment de l'établis sement et de la coupure de tension de commande peuvent être restreints, et la fiabilité du dispositif à semiconducteur à effet de champ peut être améliorée. Si une aire de la diode est fixée de façon à fixer la tension di recte de la diode, des bruits et la dissipation de puissance au moment de l'établissement et de la coupure de la tension de commande peuvent être restreints, et la fiabilité du dispositif à semiconducteur à effet de champ
peut être amélioree.
Dans les premier et second modes de réalisation, du fait qu'une diode remplissant la fonction de la première diode ou de chacune des première et seconde diodes est une diode Zener, I'électrode de grille peut être protégée contre une pointe de tension qui est produite au moment de la commutation. En outre, du fait que la diode Zener peut être intégrée aisément dans le dispositif à semiconducteur à effet de champ, il est pos sible d'obtenir le dispositif à semiconducteur à effet de champ peu coG teux et d'une fiabilité élevee, ayant une excellente résistance à une pointe
de tension.
D'autre part, dans le procédé de fabrication du dispositif à se miconducteur à effet de champ, le dispositif à semiconducteur à effet de
champ à fiabilité élevee peut être fabriqué aisément avec un faible co t.
Claims (7)
1. Dispositif à semiconducteur à effet de champ (2) dans lequel la commutation est effectuse par une tension de grille appliquée à partir de l'extérieur par l'intermédiaire d'un circuit de résistance de grille (5) pour restreindre des courants de charge et de décharge circulant entre une grille isolée (G) et un émetteur (E), caractérisé en ce qu'il comprend: une partie d'électrode de grille isolée qui est formée par une plage de connexion d'électrode de grille (2a) et une électrode de grille (2b) isolée de la plage de connexion d'électrode de grille; un circuit de résistance de grille (5) étant intercalé entre la plage de connexion d'électrode de grille (2a) et l'électrode de grille (2b) de façon à être formé d'un seul tenant avec la partie d'électrode de grille isolée; et le circuit de résistance de grille (5) comprenant une première résistance de grille (6) et un premier circuit série connecté en parallèle sur la première résistance de grille (6) et incluant une seconde résistance de grille (8) et une première diode (7), de façon qu'une anode (A) de la première diode (7) soit connectée à
l'électrode de grille (2b).
2. Dispositif à semiconducteur à effet de champ selon la reven dication 1, caractérisé en ce que le circuit de résistance de grille (5) comprend en outre un second circuit série connecté en parallèle sur la première résistance de grille (6) et incluant une troisième résistance de grille (12) et une seconde diode (11), de façon qu'une cathode (K) de la
seconde diode (11) soit connectée à l'électrode de grille (2b).
3. Dispositif à semiconducteur à effet de champ selon la reven dication 1 ou 2, caractérisé en ce qu'une diode remplit la fonction de la première diode (7) ou de chacune des première et seconde diodes (7, 11), et une tension directe (VF) générée dans la diode (7, 11) par les courants de charge et de décharge est fixée de façon à ne pas être inférieure à une tension de seuil (Vth) du dispositif à semiconducteur à effet de champ.
4. Dispositif à semiconducteur à effet de champ selon la reven dication 3, caractérisé en ce que la diode (7, 11) comprend une multipli cité d'éléments de diode connectés en série les uns aux autres, de façon
à effectuer la fixation de la tension directe (VF) de la diode (7, 11).
5. Dispositif à semiconducteur à effet de champ selon la reven dication 3, caractérisé en ce qu'une aire de la diode (7, 11) est fixée de
façon à effectuer la fixation de la tension directe de la diode (7, 11).
6. Dispositif à semiconducteur à effet de champ selon la reven dication 1 ou 2, caractérisé en ce qu'une diode remplissant la fonction de la première diode (7) ou de chacune des première et seconde diodes (7,
11) est une diode Zener.
7. Procédé de fabrication d'un dispositif à semiconducteur à ef fet de champ, caractérisé en ce qu'il comprend les étapes suivantes: une première étape dans laquelle on forme une couche diffusée de type P (9f) et une pellicule d'oxyde de grille (9g) sur une couche N- (9c) d'une tran che de siliclum (9), on forme une couche de siliclum polycristallin (9h) sur la pellicule d'oxyde de grille (99) et on forme une couche de base P (9i) en enlevant une zone prédéterminse de la couche de siliclum polycristallin (9h); une seconde étape dans laquelle on met à nu une partie de la cou che de silicium polycristallin (9h) et une partie de la pellicule d'oxyde de grille (99), et on les soumet à l'introduction de bore et à une diffusion thermique, de façon que non seulement une couche de silicium polycris tallin de type P (9j) soit formée dans la partie à nu de la couche de sili clum polycristallin (9h), mais également qu'une couche P+ (9k) soit for mée sur la couche de base P (9i); une troisième étape dans laquelle on met à nu la couche de siliclum polycristallin de type P (9j) et la couche P+ (9k), sauf dans une partie de la couche de silicium polycristallin de type P (9j) et une partie de la couche P+ (9k), et on les soumet à l'introduction d'arsenic et à une diffusion thermique, de façon que non seulement une couche d'émetteur N (9m) soit formée dans la couche P+ à nu (9k), mais également une couche de silicium polycristallin de type N (9p) et une cou che de silicium polycristallin de type N (9) soient formées dans la couche de silicium polycristallin de type P (9j) à nu, une partie de résistance (8) soit formée dans la couche de siliclum polycristallin de type N (9), et une partie de diode (7) comprenant une multiplicité d'éléments de diode con nectés en série les uns aux autres, soit formée dans une zone dans laquelle la couche de siliclum polycristallin de type N (96) et une partie non exposée de la couche de silicium polycristallin de type P (9j) sont disposées en alternance; une quatrième étape dans laquelle on forme une couche diélectrique inter-couche (9n) pour recouvrir la grille en silicium polycristallin de type N (9p), la couche de silicium polycristallin de type N (9) et la couche de silicium polycristallin de type P (9j); et une cinquième étape dans laquelle on enlève une partie de la couche diélectrique inter couche (9n), on forme une couche d'électrode en aluminium (9o) sur la partie enlevée et la partie restante de la couche diélectrique inter-couche (9n), et on enlève une partie de la couche d'électrode en aluminium (9o) de façon à former une électrode d'émetteur (2d), une électrode de grille (2b) et une plage de connexion d'électrode de grille (2a), de façon qu'un circuit de résistance de grille (5) formé par la partie de résistance (8) et la partie de diode (7) soit intercalé entre l'électrode de grille (2b) et la
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040389A JP4846106B2 (ja) | 2001-02-16 | 2001-02-16 | 電界効果型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2821209A1 true FR2821209A1 (fr) | 2002-08-23 |
| FR2821209B1 FR2821209B1 (fr) | 2005-02-18 |
Family
ID=18903008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0113363A Expired - Fee Related FR2821209B1 (fr) | 2001-02-16 | 2001-10-17 | Dispositif a semiconducteur a effet de champ et procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6541826B2 (fr) |
| JP (1) | JP4846106B2 (fr) |
| DE (1) | DE10151700B4 (fr) |
| FR (1) | FR2821209B1 (fr) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353975A (ja) * | 2004-06-14 | 2005-12-22 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5138274B2 (ja) | 2007-05-25 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
| JP5271515B2 (ja) * | 2007-07-13 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN101373964B (zh) * | 2007-08-21 | 2011-05-25 | 艾默生网络能源系统北美公司 | 一种桥式电路的驱动电路 |
| CN101267100B (zh) * | 2008-01-15 | 2012-12-26 | 深圳创维－Rgb电子有限公司 | 正负双电源供电电路的异常保护装置 |
| JP2009201096A (ja) * | 2008-01-22 | 2009-09-03 | Nec Electronics Corp | スイッチ回路 |
| JP5324157B2 (ja) * | 2008-08-04 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5430897B2 (ja) * | 2008-09-04 | 2014-03-05 | 株式会社デンソー | スイッチング素子駆動装置 |
| JP5331497B2 (ja) * | 2008-11-27 | 2013-10-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2010153636A (ja) * | 2008-12-25 | 2010-07-08 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| US8314462B2 (en) * | 2009-07-28 | 2012-11-20 | Cree, Inc. | Semiconductor devices including electrodes with integrated resistances |
| JP5136544B2 (ja) | 2009-12-16 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
| DE102011055122A1 (de) | 2010-12-16 | 2012-06-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Widerstandsschaltung, Schaltungsanordnung und Treiber |
| US8614480B2 (en) * | 2011-07-05 | 2013-12-24 | Texas Instruments Incorporated | Power MOSFET with integrated gate resistor and diode-connected MOSFET |
| KR20130011812A (ko) * | 2011-07-22 | 2013-01-30 | 엘에스산전 주식회사 | Ｉｇｂｔ 구동 방법 |
| CN103051159A (zh) * | 2013-01-08 | 2013-04-17 | 株洲南车时代电气股份有限公司 | 电力电子装置及其混合功率模块、混合功率模块的形成方法 |
| CN103337970A (zh) * | 2013-06-26 | 2013-10-02 | 永济新时速电机电器有限责任公司 | 适用于大功率电力机车的新型igbt配置线路板装置 |
| JP6541862B2 (ja) * | 2013-08-28 | 2019-07-10 | ローム株式会社 | 半導体装置 |
| CN105518865A (zh) * | 2013-08-28 | 2016-04-20 | 三菱电机株式会社 | 半导体装置 |
| WO2015128975A1 (fr) * | 2014-02-26 | 2015-09-03 | 株式会社日立製作所 | Module de courant et dispositif de conversion de courant |
| JP2014150275A (ja) * | 2014-04-04 | 2014-08-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP6772328B2 (ja) * | 2014-05-12 | 2020-10-21 | ローム株式会社 | 半導体装置 |
| US9887188B2 (en) * | 2015-01-20 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electro-static discharge structure, circuit including the same and method of using the same |
| JP6257554B2 (ja) * | 2015-05-08 | 2018-01-10 | 三菱電機株式会社 | 半導体装置 |
| US11257811B2 (en) | 2017-07-14 | 2022-02-22 | Cambridge Enterprise Limited | Power semiconductor device with an auxiliary gate structure |
| GB2564482B (en) | 2017-07-14 | 2021-02-10 | Cambridge Entpr Ltd | A power semiconductor device with a double gate structure |
| US11336279B2 (en) | 2017-07-14 | 2022-05-17 | Cambridge Enterprise Limited | Power semiconductor device with a series connection of two devices |
| JP7099546B2 (ja) * | 2018-12-19 | 2022-07-12 | 富士電機株式会社 | 半導体装置 |
| US11955478B2 (en) * | 2019-05-07 | 2024-04-09 | Cambridge Gan Devices Limited | Power semiconductor device with an auxiliary gate structure |
| JP7272127B2 (ja) * | 2019-06-13 | 2023-05-12 | 富士電機株式会社 | 抵抗素子 |
| US11579645B2 (en) * | 2019-06-21 | 2023-02-14 | Wolfspeed, Inc. | Device design for short-circuitry protection circuitry within transistors |
| JP7438021B2 (ja) * | 2020-05-19 | 2024-02-26 | 三菱電機株式会社 | 半導体装置 |
| JP7471974B2 (ja) * | 2020-09-18 | 2024-04-22 | 株式会社東芝 | 半導体装置 |
| US11810912B2 (en) * | 2021-07-22 | 2023-11-07 | Wolfspeed, Inc. | Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior |
| US11923832B1 (en) * | 2022-09-19 | 2024-03-05 | Infineon Technologies Austria Ag | Gate driver circuit with a limiting function to maintain control voltage under a rated limit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212022A (ja) * | 1988-02-18 | 1989-08-25 | Fuji Electric Co Ltd | Ｉｇｂｔの過電流保護回路 |
| US5424892A (en) * | 1992-11-06 | 1995-06-13 | Robert Bosch Gmbh | Circuit for protecting a MOSFET power transistor |
| EP0680089A1 (fr) * | 1994-04-28 | 1995-11-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Dispositif semi-conducteur de puissance comprenant une structure de circuit intégré de protection contre des surtensions, et procédé de fabrication associé |
| EP0762652A1 (fr) * | 1995-08-25 | 1997-03-12 | Mitsubishi Denki Kabushiki Kaisha | Circuit de commande pour des transistors à grille isolée |
| EP0814564A1 (fr) * | 1996-06-20 | 1997-12-29 | ANSALDO INDUSTRIA S.p.A. | Circuit de commutation électronique avec réduction des transitoires de commutation |
| DE19927727A1 (de) * | 1998-06-19 | 1999-12-23 | Denso Corp | Spannungsstoßverhinderungsschaltung für Transistoren mit isoliertem Gate |
| WO2000033380A1 (fr) * | 1998-12-03 | 2000-06-08 | Infineon Technologies Ag | Element a semiconducteur pouvant etre commande, comprenant une resistance de grille en serie |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482708A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Mos-fet driving circuit |
| JPH03238868A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 縦型電界効果トランジスタ |
| US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
| JPH04347927A (ja) | 1991-05-24 | 1992-12-03 | Nec Corp | ドライブ回路 |
| JP2841936B2 (ja) * | 1991-07-12 | 1998-12-24 | 松下電工株式会社 | 絶縁ゲート型電界効果半導体装置 |
| JPH05227000A (ja) * | 1991-12-03 | 1993-09-03 | Nec Corp | ソリッドステートリレー |
| JP2910458B2 (ja) * | 1992-11-11 | 1999-06-23 | 日本電気株式会社 | 電界効果トランジスタ |
| DE19811297B4 (de) * | 1997-03-17 | 2009-03-19 | Fuji Electric Co., Ltd., Kawasaki | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung |
| DE19740540C1 (de) * | 1997-09-15 | 1999-03-18 | Siemens Ag | Schaltungsanordnung zur Begrenzung von Überspannungen bei Leistungshalbleitern |
| US6172383B1 (en) * | 1997-12-31 | 2001-01-09 | Siliconix Incorporated | Power MOSFET having voltage-clamped gate |
| JP2982785B2 (ja) * | 1998-04-03 | 1999-11-29 | 富士電機株式会社 | デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ |
| US6327126B1 (en) * | 2000-01-28 | 2001-12-04 | Motorola, Inc. | Electrostatic discharge circuit |
-
2001
- 2001-02-16 JP JP2001040389A patent/JP4846106B2/ja not_active Expired - Lifetime
- 2001-08-23 US US09/934,652 patent/US6541826B2/en not_active Expired - Lifetime
- 2001-10-17 FR FR0113363A patent/FR2821209B1/fr not_active Expired - Fee Related
- 2001-10-19 DE DE10151700A patent/DE10151700B4/de not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212022A (ja) * | 1988-02-18 | 1989-08-25 | Fuji Electric Co Ltd | Ｉｇｂｔの過電流保護回路 |
| US5424892A (en) * | 1992-11-06 | 1995-06-13 | Robert Bosch Gmbh | Circuit for protecting a MOSFET power transistor |
| EP0680089A1 (fr) * | 1994-04-28 | 1995-11-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Dispositif semi-conducteur de puissance comprenant une structure de circuit intégré de protection contre des surtensions, et procédé de fabrication associé |
| EP0762652A1 (fr) * | 1995-08-25 | 1997-03-12 | Mitsubishi Denki Kabushiki Kaisha | Circuit de commande pour des transistors à grille isolée |
| EP0814564A1 (fr) * | 1996-06-20 | 1997-12-29 | ANSALDO INDUSTRIA S.p.A. | Circuit de commutation électronique avec réduction des transitoires de commutation |
| DE19927727A1 (de) * | 1998-06-19 | 1999-12-23 | Denso Corp | Spannungsstoßverhinderungsschaltung für Transistoren mit isoliertem Gate |
| WO2000033380A1 (fr) * | 1998-12-03 | 2000-06-08 | Infineon Technologies Ag | Element a semiconducteur pouvant etre commande, comprenant une resistance de grille en serie |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 522 (E - 849) 21 November 1989 (1989-11-21) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10151700A1 (de) | 2002-09-05 |
| US6541826B2 (en) | 2003-04-01 |
| JP2002246599A (ja) | 2002-08-30 |
| JP4846106B2 (ja) | 2011-12-28 |
| DE10151700B4 (de) | 2004-02-12 |
| FR2821209B1 (fr) | 2005-02-18 |
| US20020113274A1 (en) | 2002-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2821209A1 (fr) | Dispositif a semiconducteur a effet de champ et procede de fabrication | |
| US11784263B2 (en) | Method for improving ohmic-contact behaviour between a contact grid and a emitter layer of a silicon solar cell | |
| US7427792B2 (en) | Power transistor including a leadframe and a semiconductor chip arranged on the leadframe | |
| US7768101B2 (en) | Semiconductor device having an insulated gate bipolar transistor and a free wheel diode | |
| FR2625043A1 (fr) | Dispositif semi-conducteur | |
| FR2813440A1 (fr) | Dispositif a semiconducteur pour la commande d'energie electrique | |
| JP2008103590A (ja) | 半導体装置およびその製造方法 | |
| FR2844919A1 (fr) | Equipement a semi-conducteur | |
| FR3066354A1 (fr) | Module de puissance pour dispositif de conversion de puissance, dispositif de conversion de puissance et appareil de machine electrique tournante a unite de commande integree | |
| JP2008305948A (ja) | 半導体装置およびその製造方法 | |
| JP5489922B2 (ja) | 改良型太陽光発電回路 | |
| FR2572600A1 (fr) | Stabilisateur electronique de tension, utilisable en particulier dans l'automobile, avec protection contre les surtensions transitoires de polarite opposee a celle du generateur | |
| JP2003204070A (ja) | 光起電力発生装置 | |
| JP6946783B2 (ja) | 半導体装置および半導体モジュール | |
| FR2598043A1 (fr) | Composant semiconducteur de protection contre les surtensions et surintensites | |
| WO2021049090A1 (fr) | Dispositif à semi-conducteurs et dispositif de conversion de puissance | |
| EP3242322B1 (fr) | Dispositif electronique de puissance a structure d'interconnexion electrique plane | |
| JP6558969B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| JP3026395B2 (ja) | 受光素子 | |
| FR2566963A1 (fr) | Triac de protection sans gachette, realise a partir d'un substrat a haute resistivite | |
| FR2640429A1 (fr) | Dispositif mos perfectionne | |
| JP2009059890A (ja) | 半導体装置 | |
| EP0743683B1 (fr) | Elément de protection de circuit intégré de type MOS | |
| EP0220974B1 (fr) | Composant semiconducteur de puissance et logique de commande associée |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140630 |