FR2756419A1 - Dispositif a semiconducteurs ayant une electrode de type plat et procede de fabrication - Google Patents
Dispositif a semiconducteurs ayant une electrode de type plat et procede de fabrication Download PDFInfo
- Publication number
- FR2756419A1 FR2756419A1 FR9709636A FR9709636A FR2756419A1 FR 2756419 A1 FR2756419 A1 FR 2756419A1 FR 9709636 A FR9709636 A FR 9709636A FR 9709636 A FR9709636 A FR 9709636A FR 2756419 A1 FR2756419 A1 FR 2756419A1
- Authority
- FR
- France
- Prior art keywords
- layer
- oxide
- film
- insulating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 131
- 230000003647 oxidation Effects 0.000 claims abstract description 66
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 66
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- 239000000047 product Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 35
- 239000007772 electrode material Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 11
- 239000006227 byproduct Substances 0.000 claims description 4
- 230000001737 promoting effect Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 150000004767 nitrides Chemical class 0.000 description 72
- 230000002829 reductive effect Effects 0.000 description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 49
- 238000000926 separation method Methods 0.000 description 25
- 230000007547 defect Effects 0.000 description 17
- 238000000151 deposition Methods 0.000 description 17
- 239000007800 oxidant agent Substances 0.000 description 16
- 230000001590 oxidative effect Effects 0.000 description 16
- 239000013078 crystal Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 239000012212 insulator Substances 0.000 description 9
- 230000008595 infiltration Effects 0.000 description 8
- 238000001764 infiltration Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 4
- 208000001840 Dandruff Diseases 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 oxy- Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 241000251468 Actinopterygii Species 0.000 description 1
- 101100385222 Caenorhabditis elegans che-12 gene Proteins 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- 101100128278 Mus musculus Lins1 gene Proteins 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
Un dispositif à semi-conducteurs comporte des première et seconde électrodes (6 et 35) disposées face à une couche de semi-conducteur (3) avec interposition respectivement d'une première et d'une seconde pellicules isolantes d'oxyde (14 et 11) et qui sont isolées l'une de l'autre par une couche isolante d'oxyde (4). Des pellicules de protection supérieure et inférieure (36 et 34), qui résistent à l'oxydation, sont formées de façon à recouvrir respectivement les surfaces principales supérieure et inférieure de la seconde électrode. Ces pellicules de protection empêchent une déformation de la seconde électrode sous l'effet de l'oxydation, entraînant une diminution de la distance entre les deux électrodes.
Description
DISPOSITIF A SEMICONDUCTEURS AYANT UNE ELECTRODE
DE TYPE PLAT ET PROCEDE DE FABRICATION
La présente invention concerne un dispositif à semiconducteurs qui convient pour une structure de séparation par effet de champ et qui a une structure dans laquelle des électrodes disposées face à une couche de semiconducteur sont mutuellement isolées par une couche isolante, et
elle concerne également un procédé de fabrication de ce dispositif. L'in-
vention concerne plus particulièrement un perfectionnement visant à em-
pêcher ou à atténuer une dégradation des caractéristiques et de la fiabi-
lité du dispositif, résultant de la couche isolante.
La figure 49 est une vue en perspective et en coupe montrant la structure en coupe d'un dispositif à semiconducteur classique comportant une structure de séparation par effet de champ, qui constitue le contexte de la présente invention. Ce dispositif à semiconducteurs a une structure dans laquelle un semiconducteur dans lequel on doit former des éléments
consistant en transistors ou autres, est formé sous la forme d'une pelli-
cule sur un substrat isolant, c'est-à-dire qu'il s'agit d'un dispositif à semi-
conducteurs du type semiconducteur sur isolant, ou SOI.
Comme représenté sur la figure 49, une pellicule d'oxyde enter-
rée 2 est formée sur un substrat de support 1, et une couche de semi-
conducteur est formée sur cette pellicule d'oxyde enterrée 2, sous la
forme d'une couche SOI 3 dans ce dispositif à semiconducteurs 151.
Cette couche SOI 3 comprend un certain nombre de zones (zones NMOS)
d'éléments consistant en transistors NMOS, et un certain nombre de zo-
nes (zones PMOS) d'éléments consistant en transistors PMOS. Pour sé-
parer électriquement les unes des autres l'ensemble de zones d'élé-
ments, des électrodes de séparation par effet de champ (ou électrodes FS pour "field shielding") 5, de type plat, sont formées de façon à être
disposées face à des zones de séparation qui sont établies entre les zo-
nes d'éléments respectives dans la couche SOl 3.
Chaque zone d'élément de la couche SOl 3 est connectée à des électrodes de drain et de source, c'est-à-dire des électrodes principales, à travers un trou de contact 7 qui est formé dans une couche isolante (non représentée), et elle est connectée à une électrode de contact de corps à travers un autre trou de contact 9. Une électrode de grille 6 est disposée face à chaque zone d'élément, tandis qu'un fil de connexion de grille est connecté à cette électrode de grille 6 à travers encore un autre
trou de contact 8.
Chaque électrode FS 5 est recouverte par une couche isolante FS (couche isolante de séparation par effet de champ) 4 qui consiste en un oxyde. La couche isolante FS 4 isole électriquement l'une de l'autre
l'électrode FS 5 et l'électrode de grille 6.
Dans ce dispositif 151, une tension de polarisation inverse est appliquée à chaque électrode FS 5 pour placer à l'état non conducteur la
couche SOI 3 de la zone de séparation, pour réaliser ainsi une sépara-
tion électrique entre les zones d'éléments. Il existe d'autres structures
bien connues pour réaliser une telle séparation entre des zones d'élé-
ments, comme une structure LOCOS (oxydation locale de silicium) dans laquelle la séparation est réalisée par oxydation sélective de la couche SOl 3, ou une structure de séparation par mésa dans laquelle on attaque sélectivement la couche SOl 3 pour séparer ainsi mutuellement les zones d'éléments.
Cependant, dans la structure LOCOS ou la structure de sépara-
tion par mésa, des contraintes se concentrent dans une partie locale de la couche SOI 3, à cause de l'oxydation locale ou de l'attaque locale de la couche SOI 3. Ceci conduit à un problème de fiabilité du dispositif,
comme la génération d'un courant de fuite. Au contraire, dans le disposi-
tif 151, une oxydation ou une attaque locale n'est pas nécessaire, du fait de l'utilisation de la structure de séparation par effet de champ, grâce à
quoi on peut éviter la concentration de contraintes et on peut avantageu-
sement obtenir une fiabilité relativement élevée tout en réduisant un cou-
rant de fuite.
Cependant, dans la structure de séparation par effet de champ classique, divers problèmes de fiabilité résultant de la structure et de son procédé de fabrication ne sont toujours pas résolus. La figure 50 est une vue de face, en coupe, montrant d'une manière agrandie une partie d'un
cadre rectangulaire A qui apparaît sur la figure 49, pour illustrer claire-
ment ces problèmes. Des cadres circulaires B, C et D représentés sur la
figure 50 illustrent des parties qui sont liées à ces problèmes.
Comme représenté sur la figure 50, la couche isolante FS 4
comporte une couche isolante supérieure 12 recouvrant une partie supé-
rieure de l'électrode FS 5, et une paroi latérale (élément de paroi laté-
raie) 13 recouvrant chaque partie de bord 16 de l'électrode FS 5. D'autre part, une couche isolante inférieure 11 est interposée entre une surface principale de la couche SOI 3 et l'électrode FS 5, de type lame plate,qui est située face à elle, pour les isoler électriquement l'une par rapport à l'autre. Des pellicules isolantes de grille 14 sont en outre formées sur la surface principale de la couche SOI 3. Les pellicules isolantes de grille 14 sont constituées par un oxyde, de façon similaire à la couche isolante FS 4. L'électrode de grille 6 est formée de façon à s'étendre le long de surfaces d'une pellicule isolante de grille 14, de la paroi latérale 13 et
de la couche isolante supérieure 12. Ainsi, I'électrode de grille 6 main-
tient la pellicule isolante de grille 14 face à la surface principale de la
couche SOI 3, tout en maintenant l'isolation électrique. La couche iso-
lante supérieure 12 et la paroi latérale 13 maintiennent l'isolation électri-
que entre l'électrode FS 4 et l'électrode de grille 6.
Les figures 51 à 55 sont des schémas d'étapes de fabrication,
montrant des étapes de fabrication faisant apparaître un premier pro-
blème qui est illustré par le cadre circulaire B sur la figure 50. Dans un procédé de fabrication classique du dispositif 151, on prépare tout
d'abord, comme représenté sur la figure 51, une structure composite ob-
tenue en formant successivement la pellicule d'oxyde enterrée 2 et la
couche SOI 3 sur une surface principale du substrat de support 1. En-
suite, on forme une pellicule d'oxyde 21, une couche de silicium poly-
cristallin 22 dopée avec une impureté et une couche d'oxyde 23, dans cet
ordre, sur une surface de la couche SOI 3 de cette structure composite.
On forme ensuite sur la couche d'oxyde 23 une couche de matière de ré-
serve 24 portant un motif.
Ensuite, on effectue une attaque par voie sèche à travers la couche de matière de réserve 24, remplissant la fonction d'un écran
(masque), pour ainsi enlever sélectivement la couche d'oxyde 23 et for-
mer la couche isolante supérieure 12, comme représenté sur la figure 52. Si on effectue une attaque par voie humide à la place de l'attaque par
voie sèche, les surfaces de parois latérales de la couche isolante supé-
rieure 12 sont en retrait vers l'intérieur de la couche de matière de ré-
serve 24, sous la forme de surfaces courbes concaves, comme indiqué par la référence 26 sur la figure 52. Ceci donne des résultats qui ne sont pas préférables en ce qui concerne les performances de l'isolation et de
la séparation entre l'électrode FS 5 et l'électrode de grille 6. Par consé-
quent, on sélectionne l'attaque par voie sèche pour le procédé de forma-
tion de la couche isolante supérieure 12.
Dans cette étape, des pellicules de dépôt 25 se forment sous la forme de sous-produits sur des surfaces de parties latérales de la couche
isolante supérieure 12. Les pellicules de dépôt 25 sont formées par l'ad-
sorption d'un agent d'attaque, tel par exemple que CF4, qui est employé pour l'attaque par voie sèche. Une surface principale de la couche d'oxyde 23 est continuellement attaquée par du CF4 accéléré, ou autre,
dans le processus d'attaque par voie sèche, grâce à quoi aucun sous-
produit de ce type ne reste sur la surface de la couche de silicium poly-
cristallin 22. Cependant, sur des parois latérales de la couche isolante supérieure 12, qui sont très peu attaquées, I'agent d'attaque reste sous
la forme des pellicules de dépôt 25.
Ensuite, on effectue une opération supplémentaire d'attaque par voie sèche à travers la couche de matière de réserve 24 remplissant la fonction d'un masque, pour enlever sélectivement la couche de silicium polycristallin 22 et la pellicule d'oxyde 21, comme représenté sur la figure 53. A ce moment, on effectue l'opération d'attaque tout en maintenant en place les pellicules de dépôt 25 conjointement à la matière de réserve 24. Par conséquent, l'électrode FS 5 est formée à partir de la couche de silicium polycristallin 22, tandis que la couche isolante inférieure 11 est
formée à partir de la pellicule d'oxyde 21.
Ensuite, on enlève la couche de matière de réserve 24 et les pellicules de dépôt 25, comme représenté sur la figure 54. Ensuite, on
prépare les parois latérales 13 à partir du même matériau que les cou-
ches isolantes inférieure et supérieure 11 et 12, pour recouvrir les surfa-
ces de parois latérales de la couche isolante supérieure 12 et des parties de bord 16 de l'électrode FS 5, comme représenté sur la figure 55. En-
suite, on forme les pellicules isolantes de grille 14 sur la surface princi-
pale de la couche SOI 3, et on forme l'électrode de grille 6 sur une pelli-
cule isolante de grille 14 et sur la couche isolante FS 4, comme repré-
senté sur la figure 50.
Le dispositif 151 est fabriqué par les étapes mentionnées ci-
dessus, et par conséquent les parties de bord 16 de l'électrode FS 5 font
saillie vers l'extérieur au-delà des surfaces de parois latérales de la cou-
che isolante supérieure 12, comme représenté sur la figure 55. En d'au-
tres termes, les parties supérieures 15 des parois latérales 13 sont en retrait vers l'intérieur par rapport aux parties de bord 16 de l'électrode FS 5. Par conséquent, comme représenté dans un cadre circulaire F sur la
figure 55, l'épaisseur de chaque paroi latérale 13 recouvrant chaque par-
tie de bord 16 ne peut pas être suffisamment garantie.
Ceci signifie que la distance entre la partie de bord 16 et l'électrode de grille 6 n'est pas suffisamment garantie, comme représenté dans le cadre circulaire B sur la figure 50. Par conséquent, la capacité
électrostatique entre l'électrode FS 5 et l'électrode de grille 6 est inutile-
ment augmentée, ce qui constitue un obstacle à un fonctionnement ra-
pide du dispositif. Ceci occasionne également un problème qui consiste en ce qu'un court-circuit peut aisément se produire entre l'électrode FS 5
et l'électrode de grille 6.
Lorsqu'on effectue un traitement employant HF (acide fluorhy-
drique) avant la formation des pellicules isolantes de grille 14, dans le but de nettoyer la surface de la couche SOI 3 et d'enlever une pellicule
d'oxyde naturel, I'épaisseur de chaque paroi latérale 13 est encore ré-
duite par ce traitement avec HF. Par conséquent, la marge concernant la
distance entre l'électrode FS 5 et l'électrode de grille 6 est encore ré-
duite davantage de façon désavantageuse.
On va maintenant décrire un second problème qui est illustré par le cadre circulaire C sur la figure 50. Comme représenté sur la figure ou 55, des parties de la surface principale de la couche SOI 3 à proximité des parois latérales 3 sont décapées sélectivement par l'étape d'attaque pour la formation des parois latérales 13, ce qui a pour effet de
former des régions en creux 17 dans ces parties. Ce phénomène est oc-
casionné par la concentration du plasma, utilisé pour l'attaque, au voisinage de parties d'extrémité de la couche isolante FS 4, comprenant les
parois latérales 13.
Chaque région en creux 17 est définie de façon si locale et
hétérogène qu'il est difficile de fixer à un niveau déterminé, avec une ex-
cellente précision, une tension de seuil qui est spécifique de l'électrode de grille 6 formée sur une zone comprenant une région en creux 17. En outre, les épaisseurs locales de la couche SOI 3 sont réduites au-delà d'une certaine limite du fait des régions en creux 17, et par conséquent
la résistance du corps de la couche SOI 3 est augmentée dans des par-
ties correspondant à des résistances R qui sont représentées sur la fi-
gure 55. On ne peut donc pas atteindre suffisamment un effet de fixation
du potentiel de corps par les électrodes de contact de corps.
En outre, la surface de chaque paroi latérale 13 est en retrait vers l'intérieur du fait du traitement avec HF qui est effectué avant la formation des pellicules isolantes de grille 14, ce qui fait qu'une marche abrupte représentée dans le cadre circulaire C sur la figure 50 est définie sur la surface de la couche SOI 3. Il en résulte qu'un transistor MOS
ayant une faible tension de seuil est désavantageusement formé de fa-
çon parasite au voisinage de cette marche. De plus, l'électrode de grille 6 qui est formée sur la surface de la couche SOI 3 présente une fiabilité déficiente, du fait que la couche SOI 3 est exposée à l'attaque par voie sèche. On va maintenant décrire un troisième problème qui est illustré dans le cadre circulaire D sur la figure 50. Les figures 56 à 58 sont des schémas d'étapes de fabrication montrant des étapes de fabrication qui
occasionnent ce problème. Comme représenté sur la figure 56, un oxy-
dant s'infiltre dans des zones représentées avec des pointillés sur la fi-
gure 56, c'est-à-dire la couche isolante supérieure 12, les parois latéra-
les 13 et des parties de la couche isolante inférieure 11 à proximité des
parties de bord 16 de l'électrode FS 5, à la suite de l'oxydation pour for-
mer les pellicules isolantes de grille 14 sur les surfaces principales de la
couche SOl 3.
La profondeur d'infiltration E de l'oxydant dans la couche iso-
lante inférieure 11, mesurée à partir de chaque partie de bord 16 est d'environ 0,5 p.m dans l'oxydation par voie humide à 800 C, qui est une condition d'oxydation caractéristique. Par conséquent, des parties qui sont exposées à l'oxydant sont oxydées dans les surfaces de l'électrode
FS 5 et de la couche SOl 3.
La figure 57 est une coupe agrandie montrant une région autour d'une partie de bord 16. Comme indiqué par des symboles F et G sur la
figure 57, l'oxydation progresse également dans la surface principale su-
périeure de la couche SOI 3 et dans la surface principale inférieure de l'électrode FS 5 qui sont disposées face à face de part et d'autre de la couche isolante inférieure 11, sur la plage allant de la partie de bord 16 pratiquement jusqu'à la profondeur d'infiltration E, à cause de l'infiltration
de l'oxydant dans la couche isolante inférieure 11. En particulier, la sur-
face principale inférieure de l'électrode FS 5 est fortement oxydée, comme indiqué par le symbole G, du fait que l'électrode FS 5 consiste en
silicium polycristallin contenant une impureté avec une concentration éle-
vée.
Par conséquent, l'électrode FS 5 est si fortement courbée en
arc au voisinage de la partie de bord 16 qu'elle dirige vers le haut la par-
tie de bord 16, comme représenté de façon exagérée sur la figure 57. Il en résulte que la distance entre l'électrode FS 5 et l'électrode de grille 6 est désavantageusement rétrécie. Ceci aggrave encore davantage le premier problème. En effet, la capacité électrostatique entre l'électrode FS 5 et l'électrode de grille 6 est tellement augmentée que la vitesse de
fonctionnement du dispositif 151 est réduite, et la possibilité de sépara-
tion entre ces électrodes est réduite. En outre, un court-circuit se produit
aisément entre ces électrodes.
De plus, la partie supérieure 15 de chaque paroi latérale 13 fait saillie vers le haut, comme représenté dans le cadre circulaire H, sous l'effet de la courbure de l'électrode FS 5, et par conséquent la marche de
la paroi latérale 13 est agrandie. Ceci renforce le plasma qui est réflé-
chi vers chaque surface de paroi latérale de l'électrode de grille 6, comme indiqué par le symbole a dans l'étape de formation de l'électrode de grille 6 par attaque sélective par voie sèche, comme représenté sur la
figure 58. Par conséquent, I'électrode de grille 6 est désavantageuse-
ment partiellement rétrécie. Lorsque l'électrode de grille 6 est partielle-
ment rétrécie, la résistance au percement est affaiblie. Comme décrit cidessus, dans le dispositif classique 151, des problèmes concernant les caractéristiques du dispositif, comme la vitesse de fonctionnement, la fiabilité de l'électrode de grille 6 et autres, sont restés non résolus, du fait de la structure de la couche isolante FS 4 destinée à isoler électriquement l'une de l'autre l'électrode FS 5 et
l'électrode de grille 6, et du procédé de fabrication.
Conformément à un premier aspect de la présente invention, un
dispositif à semiconducteurs comprend des première et seconde électro-
des qui sont disposées face à une surface principale d'une couche de semiconducteur, avec interposition respectivement d'une première et d'une seconde pellicules isolantes d'oxyde, et les première et seconde électrodes sont électriquement isolées l'une de l'autre par interposition
d'une couche isolante d'oxyde qui est formée de façon à recouvrir la se-
conde électrode, tandis que la seconde électrode comprend un conduc-
teur de type lame plate ayant une surface principale inférieure qui est disposée face à la surface principale de la couche de semiconducteur, et une surface principale supérieure qui lui est opposée, et des pellicules de protection supérieure et inférieure, qui sont des pellicules résistant à l'oxydation, formées de façon à recouvrir respectivement les surfaces
principales supérieure et inférieure du conducteur.
Selon un second aspect de la présente invention, la seconde électrode comprend une pellicule protectrice latérale qui est une pellicule résistant à l'oxydation qui est formée de façon à recouvrir une surface de
paroi latérale du conducteur.
Selon un troisième aspect de la présente invention, la pellicule de protection latérale est étendue vers la surface principale de la couche
de semiconducteur.
Selon un quatrième aspect de la présente invention, un dispo-
sitif à semiconducteurs comprend des première et seconde électrodes qui
sont disposées face à une surface principale d'une couche de semicon-
ducteur, avec interposition respectivement d'une première et d'une se-
conde pellicules isolantes d'oxyde, et les première et seconde électrodes
sont électriquement isolées l'une de l'autre par l'interposition d'une cou-
che isolante d'oxyde qui est formée de façon à recouvrir la seconde électrode, tandis que la seconde électrode comprend un conducteur de type lame plate ayant une surface principale inférieure qui est disposée face à la surface principale supérieure de la couche de semiconducteur et une surface principale supérieure qui lui est opposée, et des pellicules de protection supérieure et latérale qui sont des pellicules résistant à
I'oxydation, formées de façon à recouvrir respectivement la surface prin-
cipale supérieure et une surface de paroi latérale du conducteur, et la pellicule de protection latérale est étendue vers la surface principale de
la couche de semiconducteur.
Selon un cinquième aspect de la présente invention, la pellicule
de protection latérale est étendue vers le haut au-delà de la surface prin-
cipale supérieure dans la couche isolante d'oxyde.
Selon un sixième aspect de la présente invention, la surface principale de la couche de semiconducteur est formée sous la forme
d'une surface en retrait qui est en retrait par rapport aux parties restan-
tes, par oxydation sacrificielle dans une région qui est munie de la pre-
mière pellicule isolante d'oxyde.
Selon un septième aspect de la présente invention, un dispositif à semiconducteurs comprend des première et seconde électrodes qui
sont disposées face à une surface principale d'une couche de semicon-
ducteur, avec interposition respectivement d'une première et d'une se-
conde pellicules isolantes d'oxyde, et les première et seconde électrodes sont électriquement isolées l'une de l'autre par interposition d'une couche
isolante d'oxyde qui est formée de façon à recouvrir la seconde élec-
trode, tandis qu'une surface d'une partie de paroi latérale de la couche isolante d'oxyde a une forme de surface courbe concave dans une partie
qui est raccordée à la surface principale de la couche de semiconduc-
teur, de façon à être raccordée progressivement à la surface principale.
Selon un huitième aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteurs comprenant des première et seconde électrodes qui sont disposées face à une surface principale d'une couche de semiconducteur, avec interposition respectivement d'une première et d'une seconde pellicules isolantes d'oxyde, de façon que les première et seconde électrodes soient électriquement isolées l'une de l'autre par interposition d'une couche isolante d'oxyde qui est formée de façon à recouvrir la seconde électrode, comprend les étapes suivantes: on prépare la couche de semiconducteur, on forme une pellicule d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur la surface principale de la couche de semiconducteur, on forme une couche d'un matériau d'électrode sur la pellicule de l'oxyde, on forme une couche d'un oxyde sur la couche du matériau d'électrode, on forme sur la couche de l'oxyde une couche de matière de réserve dans laquelle on a défini un motif, on enlève sélectivement la couche de l'oxyde en accomplissant une opération d'attaque par voie sèche à travers la couche de matière de
réserve remplissant la fonction d'un masque, on prépare ainsi une cou-
che isolante supérieure formant une partie de la couche isolante d'oxyde,
à partir de la couche de l'oxyde, on accomplit une autre opération d'atta-
que par voie sèche après la formation de la couche isolante supérieure, pour enlever ainsi la couche de matière de réserve, on accomplit une
opération d'attaque par voie humide après la formation de la couche iso-
lante supérieure, pour enlever un dépôt qui adhère à une surface de pa-
roi latérale de la couche isolante supérieure, et qui est un sous- produit de l'opération d'attaque par voie sèche, on forme la seconde électrode en enlevant sélectivement la couche du matériau d'électrode après avoir
enlevé la couche de matière de réserve et le dépôt, et on forme une par-
tie de paroi latérale formant une autre partie de la couche isolante d'oxyde, de façon à recouvrir la surface de paroi latérale de la couche isolante supérieure et celle de la seconde électrode, tandis que l'étape
de formation de la seconde électrode comprend une étape d'accomplis-
sement d'une opération d'attaque à travers la couche isolante supérieure, remplissant la fonction d'un masque, pour enlever ainsi sélectivement la
couche du matériau d'électrique.
Conformément à un neuvième aspect de la présente invention, l'étape de formation de la seconde électrode comprend en outre une étape qui consiste à établir en retrait une surface de paroi latérale d'une partie restante de la couche du matériau d'électrode, en accomplissant
une opération d'attaque isotrope après avoir enlevé sélectivement la cou-
che du matériau d'électrode, par l'opération d'attaque.
Conformément à un dixième aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteurs comprenant des première et seconde électrodes qui sont disposées face à une surface
principale d'une couche de semiconducteur, avec interposition respecti-
vement d'une première et d'une seconde pellicules isolantes d'oxyde, de
façon que les première et seconde électrodes soient électriquement iso-
lées l'une de l'autre par interposition d'un oxyde qui est formé de façon à
recouvrir la seconde électrode, comprend les étapes suivantes: on pré-
pare la couche de semiconducteur, on forme une pellicule d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur la surface principale de la couche de semiconducteur, on forme une couche d'un matériau d'électrode sur la pellicule de l'oxyde, et on forme une couche d'un oxyde sur la couche du matériau d'électrode, tandis que l'étape de formation de la couche du matériau d'électrode comprend des étapes de formation d'une pellicule résistant à l'oxydation sur la pellicule de l'oxyde, à titre de
pellicule de protection inférieure, de formation d'une couche d'un maté-
riau conducteur sur la pellicule de protection inférieure, et de formation
d'une pellicule résistant à l'oxydation sur la couche du matériau conduc-
teur, à titre de pellicule de protection supérieure, et le procédé de fabri-
cation comprend en outre des étapes de formation d'un produit multicou-
che présentant un motif, par l'enlèvement sélectif d'au moins une partie, en commençant par la couche du matériau conducteur et en terminant à la couche de l'oxyde, parmi les couches allant de la pellicule de l'oxyde jusqu'à la couche de l'oxyde qui sont formées successivement sur la surface principale de la couche de semiconducteur, et de formation d'une partie de paroi latérale de la couche isolante d'oxyde pour recouvrir une
surface de paroi latérale du produit multicouche.
Conformément à un onzième aspect de la présente invention, le procédé comprend en outre des étapes de formation d'une autre pellicule résistant à l'oxydation, avant la formation de la partie de paroi latérale, sur une surface supérieure et sur la surface de paroi latérale du produit
multicouche, et sur une surface à nu qui n'est pas recouverte par le pro-
duit multicouche, et d'enlèvement sélectif de la pellicule résistant à l'oxy-
dation, par l'accomplissement d'une opération d'attaque pour laisser ainsi une partie de l'autre pellicule résistant à l'oxydation, au moins sur une surface de paroi latérale de la couche du matériau conducteur, dans la
surface de paroi latérale du produit multicouche.
Conformément à un douzième aspect de la présente invention,
l'étape de formation du produit multicouche est adaptée pour enlever sé-
lectivement la partie commençant à la pellicule de l'oxyde et se terminant
à la couche de l'oxyde, et l'étape d'enlèvement sélectif de l'autre pelli- cule résistant à l'oxydation est adaptée pour laisser l'autre pellicule
ré-
sistant à l'oxydation également au moins dans une région qui est située sous la couche du matériau conducteur, dans la surface de paroi latérale
du produit multicouche.
Conformément à un treizième aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteurs comprenant
des première et seconde électrodes qui sont disposées face à une sur-
face principale d'une couche de semiconducteur, avec interposition res-
pectivement d'une première et d'une seconde pellicules isolantes, de fa-
çon que les première et seconde électrodes soient électriquement isolées l'une de l'autre par interposition d'une couche isolante d'oxyde qui est formée de façon à recouvrir la seconde électrode, comprend les étapes
suivantes: on prépare la couche de semiconducteur, on forme une pelli-
cule d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur la surface principale de la couche de semiconducteur, on forme une couche d'un matériau d'électrode sur la pellicule de l'oxyde, et on forme une couche d'un oxyde sur la couche du matériau d'électrode, tandis que l'étape de formation de la couche du matériau d'électrode comprend des
étapes de formation d'une couche d'un matériau conducteur sur la pelli-
cule de l'oxyde, et de formation d'une pellicule résistant à l'oxydation sur
la couche du matériau conducteur, à titre de pellicule de protection supé-
rieure, et le procédé de fabrication comprend en outre des étapes de formation d'un produit multicouche présentant un motif, par l'enlèvement sélectif d'une partie commençant à la pellicule de l'oxyde et se terminant à la couche de l'oxyde qui sont formées successivement sur la surface
principale de la couche de semiconducteur, la formation d'une autre pel-
licule résistant à l'oxydation sur une surface supérieure et une surface de paroi latérale du produit multicouche et sur une surface à nu qui n'est pas recouverte par le produit multicouche, I'enlèvement sélectif de l'autre pellicule résistant à l'oxydation, par l'accomplissement d'une opération d'attaque pour laisser ainsi une partie de l'autre pellicule résistant à I'oxydation, au moins sur une partie de la surface de paroi latérale du produit multicouche qui comprend une surface de paroi latérale de la couche du matériau conducteur et la région se trouvant au-dessous de
celle-ci, et la formation d'une partie de paroi latérale de la couche iso-
lante d'oxyde de façon à recouvrir la surface de paroi latérale du produit
multicouche, comprenant l'autre pellicule résistant à l'oxydation.
Conformément à un quatorzième aspect de la présente inven-
* tion, l'étape d'enlèvement sélectif de l'autre pellicule résistant à l'oxyda-
tion est adaptée de façon à laisser l'autre pellicule résistant à l'oxydation
également dans la plage s'élevant depuis la pellicule de protection supé-
rieure jusqu'à une certaine hauteur dans la couche isolante d'oxyde, sur
la surface de paroi latérale du produit multicouche.
Conformément à un quinzième aspect de la présente invention, l'étape de formation de la partie de paroi latérale est accomplie avant l'étape d'enlèvement sélectif de l'autre pellicule résistant à l'oxydation, I'étape de formation de la partie de paroi latérale comprend des étapes
qui consistent à déposer une couche pour recouvrir l'autre pellicule ré-
sistant à l'oxydation, et à enlever sélectivement l'oxyde en accomplissant une opération d'attaque anisotrope par vois sèche, pour former ainsi la partie de paroi latérale à partir de l'oxyde, et une opération d'attaque par
voie humide est accomplie pour l'opération d'attaque dans l'étape d'enlè-
vement sélectif de l'autre pellicule résistant à l'oxydation, pour enlever ainsi une partie de l'autre pellicule résistant à l'oxydation qui est exposée
à l'extérieur de la partie de paroi latérale.
Conformément à un seizième aspect de la présente invention, au moins la pellicule de l'oxyde n'est pas enlevée sélectivement dans l'étape de formation du produit multicouche, et l'étape de formation de la partie de paroi latérale comprend des étapes qui consistent à déposer un oxyde sur une surface supérieure et sur la surface de paroi latérale du produit multicouche, et sur une surface à nu qui n'est pas recouverte par
le produit multicouche, et à enlever sélectivement l'oxyde déposé en exé-
cutant une opération d'attaque anisotrope par voie sèche, pour former
ainsi la partie de paroi latérale à partir de l'oxyde, tout en enlevant éga-
lement en même temps la pellicule de l'oxyde dans une partie qui n'est
recouverte ni par le produit multicouche ni par la partie de paroi latérale.
Conformément à un dix-septième aspect de la présente inven-
tion, le procédé comprend en outre des étapes de formation d'une pelli-
cule d'oxyde sacrificielle sur une région de la surface principale de la
couche de semiconducteur sur laquelle doit être formée la première pelli-
cule isolante d'oxyde, d'enlèvement de la pellicule d'oxyde sacrificielle par l'accomplissement d'une opération d'attaque par voie humide, de formation de la première pellicule isolante d'oxyde sur la région qui est
définie par l'enlèvement de la pellicule d'oxyde sacrificielle, et de forma-
tion de la première électrode sur la première pellicule isolante d'oxyde.
Conformément à un dix-huitième aspect de la présente inven-
tion, un procédé de fabrication d'un dispositif à semiconducteurs com-
prenant des première et seconde électrodes qui sont disposées face à
une surface principale d'une couche de semiconducteur, avec interposi-
tion respectivement d'une première et d'une seconde pellicules isolantes
d'oxyde, de façon que les première et seconde électrodes soient électri-
quement isolées l'une de l'autre par l'interposition d'une couche isolante
d'oxyde qui est formée de façon à recouvrir la seconde électrode, com-
prend les étapes suivantes: on prépare la couche de semiconducteur, on forme une pellicule d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur la surface principale de la couche de semiconducteur, on forme une couche d'un matériau d'électrode sur la pellicule de l'oxyde, on forme une couche d'un oxyde sur la couche du matériau d'électrode, on
forme un produit multicouche présentant un motif, par l'enlèvement sé-
lectif d'une partie commençant à la couche du matériau d'électrode et se terminant à la couche de l'oxyde, parmi les couches allant de la pellicule de l'oxyde jusqu'à la couche de l'oxyde, qui sont formées successivement sur la surface principale de la couche de semiconducteur, et on forme
une partie de paroi latérale de la couche isolante d'oxyde, de façon à re-
couvrir une surface de paroi latérale du produit multicouche, tandis que l'étape de formation de la partie de paroi latérale comprend les étapes qui consistent à déposer un oxyde sur une surface supérieure et sur la surface de paroi latérale du produit multicouche et sur une surface à nu
qui n'est pas recouverte par le produit multicouche, à accomplir une opé-
ration d'attaque anisotrope par voie sèche et à passer ensuite à une opé-
ration d'attaque par voie humide à un stade final, avant la mise à nu de la surface principale de la couche de semiconducteur, pour enlever ainsi sélectivement l'oxyde déposé pour former la partie de paroi latérale à partir de l'oxyde, tout en enlevant également la pellicule de l'oxyde dans une partie qui n'est recouverte ni par le produit multicouche, ni par la
partie de paroi latérale.
Conformément à un dix-neuvième aspect de la présente inven-
tion, un procédé de fabrication d'un dispositif à semiconducteurs com-
prenant des première et seconde électrodes qui sont disposées face à
une surface principale d'une couche de semiconducteur, avec interposi-
tion respectivement d'une première et d'une seconde pellicules isolantes
d'oxyde, de façon que les première et seconde électrodes soient électri-
quement isolées l'une de l'autre par l'interposition d'une pellicule isolante
d'oxyde qui est formée de façon à recouvrir la seconde électrode, com-
prend les étapes suivantes: on prépare la couche de semiconducteur, on forme une pellicule d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur la surface principale de la couche de semiconducteur, on forme une couche d'un matériau d'électrode sur la pellicule de l'oxyde, on forme une couche d'un oxyde sur la couche du matériau d'électrode, on
forme un produit multicouche présentant un motif, en enlevant sélective-
ment une partie commençant à la couche du matériau d'électrode et se terminant à la couche de l'oxyde, parmi les couches allant de la pellicule de l'oxyde jusqu'à la couche de l'oxyde, qui sont formées successivement sur la surface principale de la couche de semiconducteur, et on forme
une partie de paroi latérale de la couche isolante d'oxyde, de façon à re-
couvrir une surface de paroi latérale du produit multicouche, tandis que l'étape de formation de la partie de paroi latérale comprend des étapes de dépôt d'un oxyde sur une surface supérieure et sur la surface de paroi
latérale du produit multicouche, et sur une surface à nu qui n'est pas re-
couverte par le produit multicouche, et d'enlèvement sélectif de l'oxyde déposé, par l'accomplissement d'une opération d'attaque anisotrope par voie sèche, pour former ainsi la partie de paroi latérale à partir de
l'oxyde, tout en enlevant également la pellicule de l'oxyde dans une par-
tie qui n'est recouverte ni par le produit multicouche ni par la partie de
paroi latérale.
Dans le dispositif conforme au premier aspect de la présente invention, les surfaces principales supérieure et inférieure du conducteur de la seconde électrode sont recouvertes par les pellicules de protection résistant à l'oxydation, grâce à quoi le conducteur ne peut pas être oxydé par l'action d'un oxydant à la suite de l'oxydation pour former la première pellicule d'oxyde, et il ne peut pas déformer la seconde électrode. Par
conséquent, la distance entre les première et seconde électrodes est ga-
rantie et la capacité électrostatique entre elles est réduite à une valeur
faible, grâce à quoi la vitesse de fonctionnement du dispositif, la sépara-
tion entre les première et seconde électrodes et la fiabilité du dispositif
sont améliorées.
Dans le dispositif conforme au second aspect de la présente invention, le conducteur, qui est également recouvert par les pellicules
de protection sur sa surface de paroi latérale, est très peu soumis à l'ac-
tion de l'oxydant. Par conséquent, la vitesse de fonctionnement, la sépa-
ration et la fiabilité sont encore améliorées davantage.
Dans le dispositif conforme au troisième aspect de la présente invention, la pellicule de protection latérale est étendue vers la surface principale de la couche de semiconducteur, grâce à quoi l'infiltration de
l'oxydant dans la seconde couche isolante d'oxyde est réduite. Une dé-
formation de la seconde électrode est donc réduite encore davantage.
Dans le dispositif conforme au quatrième aspect de la présente invention, la surface principale supérieure et la surface de paroi latérale
du conducteur sont recouvertes par les pellicules de protection, et la pel-
licule de protection latérale est étendue vers la surface principale de la couche de semiconducteur, grâce à quoi l'infiltration de l'oxydant dans le conducteur et dans la seconde couche isolante d'oxyde est réduite. Par
conséquent, la déformation de la seconde électrode à la suite de l'oxy-
dation du conducteur est réduite. Il en résulte que la distance entre les première et seconde électrodes est garantie et la capacité électrostatique entre elles est réduite à une valeur faible, grâce à quoi la vitesse de fonctionnement du dispositif, la séparation entre les première et seconde
électrodes et la fiabilité du dispositif sont améliorées.
Dans le dispositif conforme au cinquième aspect de la présente invention, la pellicule de protection latérale est étendue vers une partie située au-dessus de la surface principale supérieure du conducteur dans la couche isolante d'oxyde, grâce à quoi la pellicule de protection latérale
peut être formée aisément, et le coût de fabrication est diminué.
Dans le dispositif conforme au sixième aspect de la présente
invention, la surface principale de la couche de semiconducteur est for-
mée sous la forme d'une surface en retrait qui est en retrait par rapport aux parties restantes, par une oxydation sacrificielle dans la zone qui est
munie de la première pellicule isolante d'oxyde, grâce à quoi les caracté-
ristiques et la fiabilité de la première pellicule isolante d'oxyde sont amé-
liorées. Dans le dispositif conforme au septième aspect de la présente invention, la surface de la partie de paroi latérale de la couche isolante d'oxyde est raccordée de façon progressive à la surface principale de la couche de semiconducteur, grâce à quoi un phénomène consistant en ce qu'un champ électrique généré par la première électrode se concentre dans la partie de connexion, est atténué. Un courant de fuite du dispositif
est donc réduit.
Dans le procédé de fabrication conforme au huitième aspect de la présente invention, le matériau d'électrode est enlevé sélectivement
par l'exécution d'une opération d'attaque à travers la couche isolante su-
périeure, remplissant la fonction d'un masque, après l'enlèvement de la couche de matière de réserve et le dépôt, grâce à quoi on peut éviter que la surface de paroi latérale de la seconde électrode ne fasse saillie vers
l'extérieur au-delà de celle de la couche isolante supérieure. Par consé-
quent, la distance entre les première et seconde électrodes est garantie et la capacité électrostatique entre elles est réduite à une valeur faible,
grâce à quoi la vitesse 'de fonctionnement du dispositif, la séparation en-
tre les première et seconde électrodes et la fiabilité du dispositif sont améliorées. Dans le procédé de fabrication conforme au neuvième aspect de la présente invention, on accomplit l'étape qui consiste à établir en
retrait la surface de paroi latérale du matériau d'électrode pour la forma-
tion de la seconde électrode, grâce à quoi la distance entre les première
et seconde électrodes est encore plus largement garantie.
Dans le procédé de fabrication conforme au dixième aspect de la présente invention, la seconde électrode est formée de façon que les surfaces principales supérieure et inférieure du conducteur soient recou- vertes par les pellicules de protection résistant à l'oxydation, grâce à quoi le conducteur ne peut pas être oxydé par l'action de l'oxydant à la suite de l'oxydation pour la formation de la première pellicule isolante
d'oxyde, et il ne peut pas déformer la seconde électrode. Par consé-
quent, la distance entre les première et seconde électrodes est garantie et la capacité électrostatique entre elles est réduite à une valeur faible,
grâce à quoi la vitesse de fonctionnement du dispositif fabriqué, la sépa-
ration entre les première et seconde électrodes et la fiabilité du dispositif
sont améliorées.
Dans le procédé de fabrication conforme au onzième aspect de la présente invention, le conducteur, qui est également recouvert par la pellicule de protection sur sa surface de paroi latérale, est encore plus difficilement exposé à l'action de l'oxydant. Par conséquent, la vitesse de fonctionnement du dispositif fabriqué, la séparation et la fiabilité sont
encore améliorées davantage.
Dans le procédé de fabrication conforme au douzième aspect de la présente invention, la pellicule résistant à l'oxydation reste au moins dans une zone comprenant la couche du matériau conducteur et au-dessous de la surface de paroi latérale du produit multicouche, grâce
à quoi l'oxydant ne peut pas s'infiltrer dans la zone qui est située immé-
diatement au-dessous de la seconde électrode et qui remplit la fonction d'une seconde pellicule isolante d'oxyde dans la pellicule de l'oxyde à la suite de l'oxydation pour la formation de la première pellicule isolante
d'oxyde. La déformation de la seconde électrode est donc encore da-
vantage réduite.
Dans le procédé de fabrication conforme au treizième aspect de la présente invention, la seconde électrode est formée de façon que la
surface principale supérieure et la surface de paroi latérale du conduc-
teur soient recouvertes par les pellicules de protection résistant à l'oxy-
dation, tandis que la pellicule de protection latérale est formée de façon à s'étendre vers la surface principale de la couche de semiconducteur,
grâce à quoi l'oxydant ne peut pas s'infiltrer dans le conducteur et la se-
conde pellicule isolante d'oxyde. Par conséquent, la déformation de la seconde électrode à la suite de l'oxydation du conducteur est réduite. Il en résulte que la distance entre les première et seconde électrodes est garantie et la capacité électrostatique entre elles est réduite à une valeur
faible, grâce à quoi la vitesse de fonctionnement du dispositif, la sépara-
tion entre les première et seconde électrodes et la fiabilité du dispositif
sont améliorées.
Dans le procédé de fabrication conforme au quatorzième aspect de la présente invention, la pellicule résistant à l'oxydation est enlevée sélectivement de façon qu'elle reste également dans la plage s'élevant depuis la pellicule de protection supérieure jusqu'à une certaine hauteur dans la couche de l'oxyde dans la surface de paroi latérale du produit
multicouche. Par conséquent, il est possible de laisser aisément la pelli-
cule résistant à l'oxydation de façon qu'elle recouvre la surface de paroi
latérale de la couche du matériau d'électrode. Ainsi, cette étape d'enlè-
vement sélectif est aisée et le coût de fabrication est réduit.
Dans le procédé de fabrication conforme au quinzième aspect de la présente invention, la couche de semiconducteur n'est pas exposée
à l'attaque autre que l'attaque par voie humide, sauf dans le cas de l'en-
lèvement de la pellicule de l'oxyde, grâce à quoi la quantité de défauts cristallins qui sont introduits dans la première pellicule isolante d'oxyde
est réduite à une valeur faible. Il en résulte que la dégradation des ca-
ractéristiques et de la fiabilité de la première pellicule isolante d'oxyde
est réduite.
Dans le procédé de fabrication conforme au seizième aspect de
la présente invention, la formation de la partie de paroi latérale et l'enlè-
vement de la pellicule de l'oxyde sont accomplis simultanément par atta-
que anisotrope par voie sèche, grâce à quoi la couche de semiconducteur est exposée une seule fois à l'attaque par voie sèche. Il en résulte que la quantité de défauts cristallins qui est introduite dans la première pellicule
isolante d'oxyde est réduite à une valeur faible. Par conséquent, la dé-
gradation des caractéristiques et de la fiabilité de la première pellicule
isolante d'oxyde est réduite.
Dans le procédé de fabrication conforme au dix-septième as-
pect de la présente invention, la formation de la pellicule d'oxyde sacrifi-
cielle et son enlèvement sont effectués dans la région qui est munie de la première pellicule isolante d'oxyde, grâce à quoi la quantité de défauts cristallins qui est introduite dans la première pellicule isolante d'oxyde
est réduite à une valeur encore plus faible.
Dans le procédé de fabrication conforme au dix-huitième aspect de la présente invention, l'attaque par voie humide est accomplie au stade final de l'étape d'accomplissement de la formation de la partie de paroi latérale et d'enlèvement de la pellicule de l'oxyde, grâce à quoi la
couche de semiconducteur n'est pas exposée à l'attaque autre que l'atta-
que par voie humide. De ce fait, la quantité de défauts cristallins qui est introduite dans la première pellicule isolante d'oxyde est réduite à une valeur faible, ce qui fait que la dégradation des caractéristiques et de la fiabilité de la première pellicule isolante d'oxyde est réduite. En outre, la surface de paroi latérale de la pellicule de l'oxyde est raccordée de façon progressive à la surface principale de la couche de semiconducteur, du
fait de l'attaque par voie humide, ce qui a pour effet d'atténuer un phé-
nomène qui consiste en ce qu'un champ électrique qui est généré par la première électrode se concentre dans la partie de connexion. Un courant
de fuite du dispositif est donc réduit.
Dans le procédé de fabrication conforme au dix-neuvième as-
pect de la présente invention, la formation de la partie de paroi latérale et l'enlèvement de la pellicule de l'oxyde sont effectués simultanément
par attaque anisotrope par voie sèche, grâce à quoi la couche de semi-
conducteur est exposée une seule fois à l'attaque par voie sèche. Par conséquent, la quantité de défauts cristallins qui est introduite dans la première pellicule isolante d'oxyde est réduite à une valeur faible. Il en résulte que la dégradation des caractéristiques et de la fiabilité de la
première pellicule isolante d'oxyde est réduite.
Ainsi, un but de la présente invention est d'obtenir un dispositif à semiconducteurs comprenant un ensemble d'électrodes qui sont isolées les unes des autres par une couche isolante et qui sont disposées face à
une couche de semiconducteur, permettant d'éviter ou d'atténuer une dé-
gradation des caractéristiques et de la fiabilité du dispositif résultant de la couche isolante. Un autre but de la présente invention est de procurer un procédé de fabrication qui convienne pour la fabrication du dispositif à semiconducteurs. D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels: La figure 1 est une coupe montrant un dispositif conforme à un mode de réalisation n 3 de la présente invention;
La figure 2 illustre une étape de fabrication d'un dispositif con-
forme à un mode de réalisation n 1 de la présente invention;
La figure 3 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 4 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 5 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 6 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 7 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 8 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 9 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention;
La figure 10 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 1 de la présente invention; La figure 11 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 2 de la présente invention;
La figure 12 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 2 de la présente invention;
La figure 13 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 3 de la présente invention;
La figure 14 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 3 de la présente invention;
La figure 15 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 3 de la présente invention;
La figure 16 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 3 de la présente invention; La figure 17 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 4 de la présente invention;
La figure 18 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 4 de la présente invention;
La figure 19 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 4 de la présente invention;
La figure 20 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 4 de la présente invention; La figure 21 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 5 de la présente invention;
La figure 22 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 5 de la présente invention;
La figure 23 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 5 de la présente invention; La figure 24 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 6 de la présente invention;
La figure 25 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 6 de la présente invention;
La figure 26 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 6 de la présente invention;
La figure 27 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 6 de la présente invention;
La figure 28 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 6 de la présente invention; La figure 29 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 7 de la présente invention; La figure 30 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 8 de la présente invention;
La figure 31 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 8 de la présente invention;
La figure 32 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 8 de la présente invention; La figure 33 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 9 de la présente invention;
La figure 34 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 9 de la présente invention; La figure 35 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 10 de la présente invention;
La figure 36 illustre une étape de fabrication du dispositif con- forme au mode de réalisation n 10 de la présente invention;
La figure 37 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention;
La figure 38 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention;
La figure 39 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention;
La figure 40 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention;
La figure 41 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention;
La figure 42 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention;
La figure 43 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 10 de la présente invention; La figure 44 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 11 de la présente invention; La figure 45 illustre une étape de fabrication d'un dispositif conforme à un mode de réalisation n 12 de la présente invention;
La figure 46 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 12 de la présente invention;
La figure 47 illustre une étape de fabrication du dispositif con-
forme au mode de réalisation n 12 de la présente invention; La figure 48 illustre une étape de fabrication d'un dispositif conforme à une version modifiée; La figure 49 est une vue en perspective et en coupe montrant un dispositif classique; La figure 50 est une coupe du dispositif classique;
La figure 51 illustre une étape de fabrication du dispositif clas-
sique;
La figure 52 illustre une étape de fabrication du dispositif clas-
sique;
La figure 53 illustre une étape de fabrication du dispositif clas-
slque;
La figure 54 illustre une étape de fabrication du dispositif clas-
sique;
La figure 55 illustre une étape de fabrication du dispositif clas-
sique;
La figure 56 illustre une étape de fabrication du dispositif clas-
sique;
La figure 57 illustre une étape de fabrication du dispositif clas-
sique; et
La figure 58 illustre une étape de fabrication du dispositif clas-
sique. Mode de réalisation n 1 Les figures 2 à 10 sont des illustrations d'étapes de fabrication montrant un procédé de fabrication conforme à un mode de réalisation n I de la présente invention. Dans les figures suivantes, les éléments identiques à ceux du dispositif classique et aux étapes de fabrication qui sont représentées sur les figures 49 à 58 sont désignés par les mêmes
références numériques, pour éviter une description redondante. Ce mode
* de réalisation diffère de façon caractéristique du procédé de fabrication classique par le point qui consiste en ce qu'une couche de matière de réserve 24 et des pellicules de dépôt 25 sont éliminées préalablement,
après la formation d'une couche isolante supérieure 12, avant l'accom-
plissement d'une opération d'attaque sur une couche de silicium poly-
cristallin 22 et une pellicule d'oxyde 21.
Dans ce procédé de fabrication, on accomplit tout d'abord l'étape de la figure 51. Ainsi, on forme successivement sur une couche SOI 3 la pellicule d'oxyde 21, la couche de silicium polycristallin 22, une couche d'oxyde 23 et une couche de matière de réserve 24 présentant un motif. La couche de matière de réserve 24 présentant un motif peut être formée en employant une technique bien connue qui consiste à appliquer un matériau pour la couche de matière de réserve 24 sur la totalité de la
surface de la couche d'oxyde 23 et à imprimer ensuite un motif détermi-
né. La pellicule d'oxyde 21, la couche de silicium polycristallin 22 et
la couche d'oxyde 23 sont formées de façon à avoir des épaisseurs res-
pectives qui sont par exemple d'environ 20 nm, 50 nm et 150 nm. On peut
former la couche de silicium polycristallin 22 en introduisant simultané-
ment une impureté de dopage dans le processus de formation de la cou-
che de silicium polycristallin 22, ou en introduisant une impureté de do-
page par implantation ionique après la formation de la couche de silicium
polycristallin 22.
Ensuite, on utilise la couche de matière de réserve 24 à titre de
masque pour accomplir une opération d'attaque par voie sèche, pour for-
mer ainsi la couche isolante supérieure 12 à partir de la couche d'oxyde 23, comme représenté sur la figure 52. On peut par exemple employer pour cette opération d'attaque par sèche une attaque ordinaire effectuée en ajoutant CO au gaz CF4. Il résulte de l'opération d'attaque par voie sèche que les pellicules de dépôt 25 se forment à titre de sous-produits et recouvrent des surfaces de parois latérales de la couche isolante 12 à
l'étape de la figure 52, comme décrit ci-dessus.
Ensuite, on enlève la couche de matière de réserve 24, comme
représenté sur la figure 2, contrairement au procédé classique. On en-
lève la couche de matière de réserve 24 par une opération d'attaque par voie sèche, connue de façon générale, qui convient pour l'enlèvement d'une matière de réserve. Dans ce traitement, les pellicules de dépôt 25 sont au moins insuffisamment enlevées et restent. Par conséquent, après l'achèvement de l'enlèvement de la couche de matière de réserve 24, on
accomplit une opération d'attaque par voie humide, employant par exem-
pie H2SO4, pour enlever ainsi les pellicules de dépôt 25, comme repré-
senté sur la figure 3.
Ensuite, on effectue une opération d'attaque anisotrope par voie sèche à travers la couche isolante supérieure 12 remplissant la
fonction d'un masque, pour enlever ainsi sélectivement la couche de sili-
cium polycristallin 22, comme représenté sur la figure 4. On peut par
exemple employer pour cette opération d'attaque par voie sèche une at-
taque ordinaire employant le gaz C12 et HBr. Cette étape a pour effet de former une électrode FS 5 à partir de la couche de silicium polycristallin 22. On effectue ensuite une opération d'attaque par vois sèche à travers la couche isolante supérieure 12 (et l'électrode FS 5) à titre de masque, pour enlever ainsi sélectivement la pellicule d'oxyde 21, comme
représenté sur la figure 5. On peut par exemple employer pour cette opé-
ration d'attaque une attaque connue de façon générale qui est effectuée en ajoutant CO au gaz CF4. Si le pourcentage de CO est élevé, le rapport
de sélectivité entre l'attaque de la pellicule d'oxyde 21 et celle de la cou-
che SOI 3 est augmentée. Par conséquent, le pourcentage de CO est de préférence fixé à une valeur élevée, pour ne pas consommer inutilement
la couche SOI 3 qui est formée avec une faible épaisseur sur une pelli-
cule d'oxyde enterrée 2.
Il résulte de l'étape représentée sur la figure 5 qu'une couche isolante inférieure 11 est formée à partir de la pellicule d'oxyde 21. La
couche de matière de réserve 24 et les pellicules de dépôt 25 sont enle-
vées préalablement à la formation de l'électrode FS 5 et de la couche isolante inférieure 11, grâce à quoi l'électrode FS 5 est formée avec une forme qui ne présente presque pas de saillie vers l'extérieur au- delà des surfaces de parois latérales de la couche isolante supérieure 12, comme représenté sur la figure 5. L'opération d'attaque qui est effectuée sur la pellicule d'oxyde 21 agit également sur la couche isolante supérieure 12, de façon à réduire légèrement son épaisseur. Par conséquent, pour tenir compte de cette réduction d'épaisseur, I'épaisseur de la couche isolante supérieure 12, c'est-à-dire l'épaisseur de la couche d'oxyde 23, est de
préférence fixée à une valeur assez grande.
Ensuite, on dépose sur la totalité de la surface du dispositif,
comme représenté sur la figure 6, une pellicule d'oxyde 26 qui est cons-
tituée par le même matériau que la couche isolante supérieure 12 ou la
couche isolante inférieure 11. Son épaisseur est fixée par exemple à en-
viron 150 nm.
Ensuite, on effectue une opération d'attaque réduisant l'épais-
seur de la pellicule d'oxyde 26, par attaque anisotrope, pour former ainsi des parois latérales 13 qui recouvrent la couche isolante supérieure 12, l'électrode FS 5 et des surfaces de parois latérales de la couche isolante inférieure 11. L'opération d'attaque, connue de façon générale, qui est effectuée en ajoutant CO au gaz CF4, peut également être employée pour cette étape. A ce moment, le pourcentage de CO est de préférence fixé à une valeur élevée, pour ne pas consommer inutilement la couche
SOI 3.
Ensuite, on oxyde une surface de la couche SOI 3, pour former
des pellicules isolantes de grille 14, comme représenté sur la figure 8.
On utilise par exemple pour cette oxydation une oxydation par voie hu-
mide ordinaire, qui est effectuée à 800 C.
Ensuite, on dépose sur la totalité de la surface supérieure du dispositif une couche de silicium polycristallin 27 qui est dopée avec une impureté, comme représenté sur la figure 9. A cette étape également, le dopage avec une impureté peut être effectué soit simultanément au dépôt de la couche de silicium polycristallin 27, soit après le dépôt, de façon
similaire à l'étape de formation de la couche de silicium polycristallin 22.
On forme ensuite sur la couche de silicium polycristallin 27 une couche de matière de réserve 28 présentant un motif. La couche de matière de
réserve 28 peut être formée par une étape similaire à celle que l'on uti-
lise pour former la couche de matière de réserve 24.
Ensuite, on effectue une opération d'attaque par voie sèche, en employant à titre de masque la couche de matière de réserve 28, pour enlever ainsi sélectivement la couche de silicium polycristallin 27. Par conséquent, une électrode de grille 6 est formée de façon à s'étendre sur une pellicule isolante de grille 14 et sur une couche isolante FS 4,
comme représenté sur la figure 10.
Dans le procédé de fabrication conforme à ce mode de réalisa-
tion, l'électrode FS 5 ne dépasse presque pas au-delà des surfaces de paroi latérale de la couche isolante supérieure 12, comme représenté sur la figure 10, grâce à quoi la distance entre l'électrode FS 5 et l'électrode de grille 6 qui est formée sur une paroi latérale 13 est garantie de façon largement suffisante. Par conséquent, la capacité électrostatique entre l'électrode FS 5 et l'électrode de grille 6 est réduite à une valeur faible,
grâce à quoi il n'y a pas d'obstacle à un fonctionnement rapide du dispo-
sitif, tandis que la séparation entre ces électrodes est excellente. En ou-
tre, un défaut en court-circuit se produit difficilement entre ces électro-
des, grâce à quoi le rendement de fabrication du dispositif est amélioré.
Ainsi, des problèmes concernant les caractéristiques et la fiabilité du dispositif qui résultent de la structure de la couche isolante FS 4 sont
résolus ou atténués.
Mode de réalisation n 2 Les figures 11 et 12 sont des schémas d'étapes de fabrication montrant un procédé de fabrication conforme à un mode de réalisation n 2 de la présente invention. Conformément à ce procédé, on accomplit les étapes jusqu'à la figure 3 dans le mode de réalisation n 1, et ensuite on applique une attaque isotrope à une couche de silicium polycristallin 22, jusqu'à ce que des parties de bord d'une électrode FS 5 soient disposées en retrait vers l'intérieur au-delà des surfaces de parois latérales d'une couche isolante supérieure 12, comme représenté sur la figure 11. En se référant à la figure 11, on note qu'un agent d'attaque agit sur l'électrode FS 5 dans la direction des flèches b. Au lieu de passer directement de l'étape de la figure 3 à celle de la figure 11, on peut accomplir l'étape d'attaque anisotrope de la figure 4 à la suite de l'étape de la figure 3, de
façon à accomplir ensuite l'étape de la figure 11.
A titre d'exemple, on utilise de préférence une opération d'atta-
que employant F2, ou celle employant CF4 et 02, pour l'attaque isotrope qui est représentée sur la figure 11. Dans le premier cas, la réaction du silicium polycristallin progresse rapidement, tandis que des résidus n'adhèrent presque pas aux parois latérales. D'autre part, dans le second cas, des résidus qui réagissent avec l'oxygène sont éliminés sous la
forme de CO2, ce qui fait qu'ils ne restent presque pas.
Ensuite, on accomplit des étapes similaires à celles des figures et 6, pour former ainsi des parois latérales 13, comme représenté sur la figure 12. Des sillons qui sont définis entre la couche isolante supérieure 12 et une couche isolante inférieure 11, à travers les parties de bord en retrait de l'électrode FS 5, peuvent être remplis avec une pellicule d'oxyde 26 (les parois latérales 13) avec une excellente couverture, en accomplissant par exemple par dépôt chimique en phase vapeur (ou CVD) I'étape de dépôt de la pellicule d'oxyde 26 qui est représentée sur
la figure 6. Ensuite, on accomplit des étapes similaires à celles des figu-
res 8 à 10, pour former ainsi une électrode de grille 6 de façon qu'elle s'étende sur une pellicule isolante de grille 14 et une couche isolante FS 4. Dans le procédé de fabrication conforme à ce mode de réalisa- tion, l'électrode FS 5 est disposée en retrait vers l'intérieur au-delà des
surfaces latérales de la couche isolante supérieure 12, comme repré-
senté sur la figure 12, grâce à quoi la distance entre l'électrode FS 5 et
l'électrode de grille 6 qui est formée sur une paroi latérale 13 est garan-
tie encore plus largement. Par conséquent, la capacité électrostatique entre l'électrode FS 5 et l'électrode de grille 6 est réduite à une valeur
encore plus faible. Il en résulte que la vitesse de fonctionnement du dis-
positif, la séparation, la fiabilité et le rendement de fabrication sont en-
core améliorés davantage.
Mode de réalisation n 3 Les figures 13 à 16 et la figure 1 sont des schémas d'étapes de fabrication montrant un procédé de fabrication conforme à un mode de réalisation n 3. Le procédé de ce mode de réalisation diffère de façon caractéristique de celui du mode de réalisation n 1 par le fait que des
pellicules de nitrure sont formées sur des surfaces supérieure et infé-
rieure d'une électrode FS 5.
Conformément à ce procédé de fabrication, on prépare tout d'abord une structure composite comprenant un substrat de support 1, une pellicule d'oxyde enterrée 2 et une couche SOI 3, de façon similaire à celle de la figure 51, et on forme ensuite successivement sur la couche SOI 3, dans l'ordre indiqué, une pellicule d'oxyde 21, une pellicule de nitrure (pellicule de SiN) 31, une couche de silicium polycristallin 32, une autre pellicule de nitrure (pellicule de SiN) 33 et une couche d'oxyde 23, comme représenté sur la figure 13. A titre d'exemple, les pellicules de nitrure 31 et 33 sont déposées par CVD avec des épaisseurs d'environ nm. Ensuite, on accomplit des étapes similaires à celles des figures 2 à 5, pour obtenir ainsi une structure dans laquelle l'électrode FS 5 est intercalée entre une couche isolante inférieure 11 et une couche isolante supérieure 12, comme représenté sur la figure 14. En outre, on forme
respectivement des pellicules de nitrure 36 et 34 sur des surfaces princi-
pales supérieure et inférieure d'une couche de silicium polycristallin 36, du type lame plate, qui constitue une partie principale de l'électrode FS 5. La couche de silicium polycristallin 32 et les pellicules de nitrure 31 et 33 peuvent être enlevées simultanément par attaque dans l'étape qui cor-
respond à la figure 4, parmi ces étapes.
A titre d'exemple, une attaque employant un gaz tel que Cl2, CF4 ou HBr est effective pour ce traitement. Dans ce procédé, le rapport de sélectivité entre le silicium polycristallin et SiN n'est pas élevé. Par conséquent, ce procédé convient pour attaquer simultanément la couche
de silicium polycristallin 32 et les pellicules de nitrure 31 et 33.
Ensuite, on accomplit des étapes similaires à celles des figures 6 et 7, pour former ainsi des parois latérales 13, comme représenté sur la figure 15. On accomplit ensuite une étape similaire à celle de la figure 8, pour former ainsi des pellicules isolantes de grille 14 sur une surface de la couche SOI 3, comme représenté sur la figure 16. A ce moment, les deux surfaces principales de la couche de silicium polycristallin 35 sont recouvertes par les pellicules de nitrure 34 et 36, grâce à quoi la couche de silicium polycristallin 35 ne peut pas être oxydée par un oxydant, sauf
sur ses surfaces d'extrémités latérales.
Par conséquent, des parties de bord 16 de l'électrode FS 5 ne
sont pratiquement pas courbées, contrairement à celles qui sont repré-
sentées sur la figure 57. Bien que la surface supérieure de la couche SOI 3 soit influencée par l'oxydant, comme représenté par le symbole F sur la
figure 57, le degré d'oxydation dans la couche SOI 3 est largement infé-
rieur en comparaison avec le cas de l'électrode FS 5 ne comportant pas les pellicules de nitrure 34 et 36, comme décrit ci-dessus, grâce à quoi
l'influence est faible.
On accomplit ensuite des étapes similaires à celles des figures
9 et 10, grâce à quoi une électrode de grille 6 est formée sur une pelli-
cule isolante de grille 14 et sur la couche isolante FS 4, comme repré-
senté sur la figure 1.
Conformément au procédé de ce mode de réalisation, comme
décrit ci-dessus, la courbure de l'électrode FS 5 est réduite d'une ma-
nière telle que la distance entre l'électrode FS 5 et l'électrode de grille 6
qui est formée sur une paroi latérale 13 est largement garantie. Par con-
séquent, la capacité électrostatique entre l'électrode FS 5 et l'électrode de grille 6 est réduite à une valeur faible, grâce à quoi la vitesse de fonctionnement du dispositif, la séparation, la fiabilité et le rendement de fabrication sont améliorés. Il est possible d'obtenir une structure dans laquelle les parties
de bord de l'électrode FS 5 qui est formée par la couche de silicium poly-
cristallin 35 intercalée entre les pellicules de nitrure 34 et 36 sont dispo-
sées en retrait par rapport aux surfaces de parois latérales des couches
isolantes supérieure et inférieure 12 et 11, comme représenté sur la fi-
gure 12, en remplaçant l'étape de la figure 4 par celle de la figure 11.
Dans ce cas, la distance entre l'électrode FS 5 et l'électrode de grille 6
est encore plus largement garantie.
Mode de réalisation n 4 Dans le procédé du mode de réalisation n 3, la courbure de l'électrode FS 5 est évitée grâce aux pellicules de nitrure 34 et 36. Par
conséquent, la surface de la couche SOl 3 peut être oxydée de façon sa-
crificielle. Les figures 17 à 20 sont des schémas d'étapes de fabrication
montrant un exemple d'un tel procédé de fabrication.
La couche SOl 3 est exposée à l'agent d'attaque pour l'attaque
par voie sèche à la fois dans l'étape de la figure 14 pour enlever la pelli-
cule d'oxyde 21 par attaque, et dans celle de la figure 15 pour former les
parois latérales 13 en attaquant la pellicule d'oxyde 26. Lorsque des pel-
licules isolantes de grille 14 sont ensuite formées sur la surface de la couche SOI 3, comme représenté sur la figure 16, des défauts cristallins qui sont occasionnés dans la couche SOI 3 dans le processus d'attaque par voie sèche, sont également incorporés dans les pellicules isolantes de grille 14, ce qui a pour effet de dégrader leurs caractéristiques et leur fiabilité.
Pour éviter cette dégradation, des pellicules d'oxyde sacrifi-
cielles 37 sont formées sur la surface de la couche SOI 3, comme repré-
senté sur la figure 17, après l'étape de la figure 15. Les pellicules d'oxyde sacrificielles 37 sont formées en effectuant par exemple une oxydation par voie humide à 800 C sur la surface de la couche SOl 3, de
façon similaire à l'étape de formation des pellicules isolantes de grille 14.
On enlève ensuite les pellicules d'oxyde sacrificielles 37 par
attaque par voie humide, comme représenté sur la figure 18. Par consé-
quent, des surfaces 39 en retrait sont formées sur la surface principale
de la couche SOI 3. Il en résulte que des défauts cristallins qui sont in-
troduits dans la couche SOI 3 par l'attaque par voie sèche sont éliminés
en même temps que les pellicules d'oxyde sacrificielles 37. On forme en-
suite à nouveau des pellicules isolantes de grille 14 sur la surface de la couche SOI 3, comme représenté sur la figure 19. Les défauts cristallins
sont déjà éliminés en même temps que les pellicules d'oxyde sacrificiel-
les 37, grâce à quoi l'introduction de défauts cristallins dans les pellicu-
les isolantes de grille 14 est empêchée, et la dégradation des caractéris-
tiques et de la fiabilité des pellicules isolantes de grille 14 est réduite.
En outre, du fait de l'enlèvement des pellicules d'oxyde sacrifi-
cielles 37, l'épaisseur de la couche SOI 3 est uniformément réduite sur les surfaces en retrait 39. Par conséquent, les parties en creux 17 qui
sont représentées sur la figure 50 disparaissent, et le problème qui ré-
sulte des parties en creux 17 est résolu. De plus, un effet de polarisation de substrat qui est occasionné par un contact de corps peut être réduit, grâce à quoi une tension de seuil de l'électrode de grille 6 est réduite, ce
qui fait que le dispositif peut être attaqué avec une tension faible.
L'épaisseur de la couche SOI 3 est réduite par oxydation, grâce à quoi l'uniformité d'épaisseur est si bonne que la tension de seuil peut être
fixée à un niveau déterminé, avec une excellente précision, contraire-
ment à l'art antérieur dans lequel les parties de creux 17 sont présentes
(figure 50).
En outre, une oxydation est effectuée deux fois pour former respectivement les pellicules d'oxyde sacrificielles 37 et les pellicules isolantes de grille 14, grâce à quoi des surfaces de parois latérales de parties de bord de la couche de silicium polycristallin 35 sont oxydées et sont amenées quelque peu en retrait vers l'intérieur, comme représenté
dans des cadres circulaires J sur la figure 20. Par conséquent, la dis-
tance entre l'électrode FS 5 et l'électrode de grille 6 est encore augmen-
tée davantage. Il en résulte que la capacité électrostatique entre l'élec-
trode FS 5 et l'électrode de grille 6 est réduite à une valeur encore plus
faible, tandis qu'un défaut en court-circuit peut difficilement se produire.
Mode de réalisation n 5
Comme représenté dans le mode de réalisation n 4, il est pos-
sible d'améliorer la fiabilité des pellicules isolantes de grille 14 en for-
mant les pellicules d'oxyde sacrificielles 37 et en les enlevant. Cepen-
dant, il est encore plus préférable de pouvoir réduire le nombre de fois que l'on accomplit une opération d'attaque par voie sèche, du fait que la quantité de défauts cristallins qui sont introduits dans la couche SOI 3 peut être réduite en premier lieu. Les figures 21 à 23 sont des schémas
d'étapes de fabrication montrant un exemple d'un tel procédé de fabrica-
tion.
Dans ce procédé de fabrication, on forme successivement sur une couche SOI 3 des couches allant d'une pellicule d'oxyde 21 jusqu'à
une couche d'oxyde 23, comme représenté sur la figure 13, et on accom-
plit ensuite des étapes similaires à celles des figures 2 à 4, pour enlever ainsi sélectivement la couche d'oxyde 23, une pellicule de nitrure 33 et
une couche de silicium polycristallin 32, par attaque, pour former respec-
tivement une couche isolante supérieure 12, une pellicule de nitrure 36 et une couche de silicium polycristallin 35 pour celle-ci, comme représenté
sur la figure 21. Une pellicule de nitrure 31 est laissée non attaquée.
Dans le cas de l'attaque de la couche de silicium polycristallin 32, seule la pellicule de nitrure 31 peut être laissée, en employant un
procédé d'attaque ayant un rapport de sélectivité entre le silicium poly-
cristallin et SiN. On peut augmenter le rapport de sélectivité en em-
ployant un gaz tel que Cl2, CF4 ou HBr et en accomplissant l'opération
d'attaque à une température basse d'environ 0 C.
Ensuite, on dépose sur la totalité de la surface supérieure du dispositif une pellicule d'oxyde 26 pour former des parois latérales, comme représenté sur la figure 22. On effectue ensuite une opération
d'attaque anisotrope ayant un faible rapport de sélectivité entre la pelli-
cule d'oxyde 26 et SiN, pour former ainsi des parois latérales 13, une
pellicule de nitrure 41 et une couche isolante inférieure 11, respective-
ment à partir de la pellicule d'oxyde 26, de la pellicule de nitrure 31 et de la pellicule d'oxyde 21, comme représenté sur la figure 23. La pellicule de nitrure 41 recouvre la surface principale inférieure de la couche de silicium polycristallin 35, de façon similaire à la pellicule de nitrure 34
(figure 15) et elle s'étend vers des surfaces des parois latérales 13.
A titre d'exemple, on peut employer pour l'opération d'attaque
anisotrope qui est utilisée pour l'étape de la figure 23 un procédé d'atta-
que employant CF4 et CO. Dans ce cas, il est possible de réduire le rap-
port de sélectivité entre la pellicule d'oxyde 26 et SiN en réduisant le pourcentage de CO. On accomplit ensuite des étapes similaires à celles des figures 8 à 10, pour former ainsi des pellicules isolantes de grille 14
et une électrode de grille 6.
Dans ce procédé de fabrication, comme décrit ci-dessus, une couche de SOI 3 est exposée à un agent d'attaque seulement au cours
de l'étape de la figure 23 pour former les parois latérales 13. Par consé-
quent, la quantité de défauts cristallins qui sont introduits dans les pelli-
cules isolantes de grille 14 peut être réduite en comparaison avec le pro-
cédé du mode de réalisation n 3. Il en résulte qu'une dégradation des caractéristiques et de la fiabilité des pellicules isolantes de grille 14 est réduite.
Le procédé de ce mode de réalisation peut en outre être combi-
né avec le procédé du mode de réalisation n 4, qui forme les pellicules d'oxyde sacrificielles 37. Pour cette combinaison, on peut accomplir les
étapes des figures 17 à 19 après l'étape de la figure 23, de façon à ac-
complir par la suite les étapes des figures 9 et 10. La quantité de défauts cristallins qui sont introduits dans les pellicules isolantes de grille 14 est
réduite à une valeur encore plus faible, du fait de la formation des pelli-
cules d'oxyde sacrificielles 37, grâce à quoi les caractéristiques et la fia- bilité des pellicules isolantes de grille 14 sont encore améliorées davan-
tage. Mode de réalisation n 6 Dans le mode de réalisation n 4 de la présente invention, les surfaces de parois latérales des parties de bord de la couche de silicium polycristallin 35 formant l'électrode FS 5 sont oxydées, de façon à être avantageusement amenées en retrait vers l'intérieur. Le volume de ces
surfaces de parois latérales augmente légèrement du fait de l'oxydation.
Les largeurs des surfaces de parois latérales, c'est-à-dire l'épaisseur de
la couche de silicium polycristallin 35, sont en général suffisamment fai-
bles, et par conséquent l'augmentation de volume est négligeable. Ce-
pendant, si l'épaisseur de la couche de silicium polycristallin 35 est fixée
à une valeur si élevée que l'augmentation de volume des surfaces de pa-
rois latérales n'est pas négligeable, on peut recouvrir avec des pellicules de nitrure 42 non seulement des surfaces principales, mais également des surfaces de parois latérales d'une couche de silicium polycristallin
, comme représenté sur la figure 24.
La figure 24 est une coupe montrant un dispositif dans un état qui suit immédiatement une étape de formation de parois latérales 13. La couche de silicium polycristallin 35 est recouverte non seulement par des pellicules de nitrure 34 et 36, mais également par les pellicules de nitrure 42, grâce à quoi on peut empêcher que l'oxydation ne progresse par ses surfaces d'extrémités latérales. Par conséquent, même si la couche de silicium polycristallin 35 est formée avec une épaisseur élevée, on peut éviter que la distance entre l'électrode FS 5 et une électrode de grille 6 ne soit réduite par l'augmentation de volume des surfaces d'extrémités
latérales à la suite de l'oxydation. Il en résulte que la capacité électro-
statique entre l'électrode FS 5 et l'électrode de grille 6 est réduite à une
valeur faible, tandis qu'un défaut en court-circuit se produit difficilement.
Les figures 25 à 28 sont des schémas d'étapes de fabrication
montrant un exemple de procédé de fabrication du dispositif ayant l'élec-
trode FS 5 dans la structure qui est représentée sur la figure 24. Dans ce procédé de fabrication, on accomplit les étapes allant jusqu'à celles de la
figure 21 du mode de réalisation n 5. Par conséquent, une couche iso-
lante supérieure 12, la pellicule de nitrure 36 et la couche de silicium polycristallin 35 sont formées, tandis que la pellicule de nitrure 31 est
laissée dans un état non attaqué.
Ensuite, on enlève sélectivement la pellicule de nitrure 41, par attaque par voie sèche, pour former ainsi la pellicule de nitrure 34, comme représenté sur la figure 25. Pour enlever la pellicule de nitrure 31 en laissant seulement une pellicule d'oxyde 21, on peut accomplir une
opération d'attaque par voie sèche pour SiN ayant un rapport de sélecti-
vité élevé entre ce matériau et la pellicule d'oxyde (SiO2).
Ensuite, on dépose une pellicule de nitrure 44 sur la totalité de
la surface supérieure du dispositif, comme représenté sur la figure 26.
On accomplit ensuite une opération d'attaque anisotrope, pour enlever ainsi sélectivement la pellicule de nitrure 44, comme représenté sur la figure 27. Dans cette étape, on effectue l'opération d'attaque de façon que la pellicule de nitrure 44 reste sur des surfaces de parois latérales de la couche de silicium potycristallin 35, sous la forme de pellicules de nitrure 45. Pour enlever seulement la pellicule de nitrure 44, en laissant
la pellicule d'oxyde 21, on peut employer une opération d'attaque utili-
sant Cl2 ou HBr.
Pour déposer une pellicule d'oxyde 26 pour des parois latérales
13 au cours d'une étape ultérieure, on doit attaquer les pellicules de ni-
trure 45 de façon à les surgraver légèrement. Du fait de cette surgravure, des extrémités supérieures des pellicules de nitrure 45 sont amenées dans une position située légèrement en retrait vers le bas par rapport à la surface supérieure de la couche isolante supérieure 12. Lorsque les extrémités supérieures des pellicules de nitrure 45 sont amenées dans une position située davantage en retrait en effectuant la surgravure de
façon encore plus excessive, les pellicules de nitrure 45 restent seule-
ment sur les surfaces de parois latérales de la couche de silicium poly-
cristallin 35, sous la forme des pellicules de nitrure 42, comme repré-
senté sur la figure 28.
Ensuite, on accomplit des étapes similaires à celles des figures 22 et 23, pour achever ainsi la structure qui est représentée sur la figure 24. On accomplit ensuite des étapes similaires à celles des figures 8 à , pour former ainsi des pellicules isolantes de grille 14 et une électrode de grille 6. Au lieu de passer de l'étape de la figure 21 à l'étape de la figure 26 par l'intermédiaire de l'étape de la figure 25, on peut accomplir
directement l'étape de la figure 26 après l'étape de la figure 21.
Dans les étapes mentionnées ci-dessus, une couche SOI 3 est exposée à l'attaque par voie sèche une seule fois, de façon similaire au
mode de réalisation n 5. Par conséquent, la quantité de défauts cristal-
lins qui sont introduits dans les pellicules isolantes de grille 14 est ré-
duite à une valeur faible, grâce à quoi la dégradation des caractéristi-
ques et de la fiabilité des pellicules isolantes de grille 14 est avantageu-
sement évitée.
En outre, on peut ajouter une étape de formation de pellicules
d'oxyde sacrificielles. Dans ce cas, on peut accomplir les étapes des fi-
gures 17 à 19 après l'étape de la figure 24, de façon à accomplir ensuite les étapes des figures 9 et 10. Du fait de la formation de pellicules
d'oxyde sacrificielles 37, la quantité de défauts cristallins qui sont intro-
duits dans les pellicules isolantes de grille 14 est encore réduite davan-
tage, grâce à quoi les caractéristiques et la fiabilité des pellicules iso-
lantes de grille 14 sont encore améliorées.
Mode de réalisation n 7 Le procédé conforme au mode de réalisation n 6 comprend l'étape qui consiste à faire reculer la pellicule de nitrure 45 jusqu'à des positions situées sur les extrémités supérieures des surfaces de parois
latérales de l'électrode FS 5, en maîtrisant le degré de surgravure. D'au-
* tre part, il est également possible de former des parois latérales 13 tout
en laissant des pellicules de nitrure 45 sur des surfaces de parois laté-
rales d'une couche isolante supérieure 12, comme représenté sur la fi-
gure 29, en accomplissant une surgravure dans l'état qui est représenté
sur la figure 27.
Pour former la structure qui est représentée sur la figure 29, on
accomplit tout d'abord des étapes identiques à celles du mode de réali-
sation n 6, pour obtenir la structure qui est représentée sur la figure 27.
On accomplit ensuite des étapes similaires à celles des figures 22 et 23, sans accomplir l'étape de la figure 28, pour achever ainsi la structure qui
est représentée sur la figure 29. On accomplit ensuite des étapes similai-
res à celles des figures 8 à 10, pour former ainsi des pellicules isolantes
de grille 14 et une électrode de grille 6.
Ce procédé de fabrication peut être mis en oeuvre aisément, en comparaison avec le procédé du mode de réalisation n 6, du fait que la
surgravure ne peut pas être maîtrisée de façon précise. En d'autres ter-
mes, des surfaces de parois latérales d'une pellicule de nitrure 36 for-
mant une électrode FS 5 peuvent être recouvertes de façon fiable par les
pellicules de nitrure 45, sans maîtriser de façon précise le degré de sur-
gravure. Par conséquent, les caractéristiques du dispositif sont stabili-
sées tandis que le rendement de fabrication est amélioré.
Mode de réalisation n 8
Comme représenté sur la figure 30, on peut former des pellicu-
les de nitrure 46 de façon à recouvrir des surfaces de parois latérales
d'une couche de silicium polycristallin 35, tout en étendant leurs extré-
mités inférieures vers une surface principale d'une couche SOI 3. On va
maintenant décrire un exemple d'un tel procédé de fabrication.
Pour former la structure qui est représentée sur la figure 30, on accomplit tout d'abord des étapes identiques à celles du mode de réali-
sation n 3, pour obtenir la structure qui est représentée sur la figure 14.
Ensuite, on dépose une pellicule de nitrure 45 de façon à recouvrir la
totalité de la surface du dispositif, comme représenté sur la figure 31.
Ensuite, on effectue une surgravure de la pellicule de nitrure 47, de fa-
çon similaire à l'étape de la figure 27, pour obtenir ainsi une structure qui est représentée sur la figure 32. Ainsi, les pellicules de nitrure 46 sont formées à partir de la pellicule de nitrure 47. Les pellicules de nitrure 46
recouvrent les surfaces de parois latérales de la couche de silicium poly-
cristallin 35, ainsi que celles d'une couche isolante inférieure 11 et d'une couche isolante supérieure 12, tandis que leurs extrémités supérieures sont quelque peu en retrait vers le bas à partir de la surface supérieure
de la couche isolante supérieure 12, et leurs extrémités inférieures attei-
gnent la surface de la couche SOI 3.
On accomplit ensuite des étapes similaires à celles des figures 6 et 7, pour achever ainsi la structure qui est représentée sur la figure 30. On accomplit ensuite des étapes similaires à celles des figures 8 à , pour former ainsi des pellicules isolantes de grille 14 et une électrode
de grille 6.
Bien que dans le procédé de ce mode de réalisation, la couche
SOI 3 soit exposée un plus grand nombre de fois à l'attaque par voie sè-
che, en comparaison avec le procédé du mode de réalisation n 6, deux surfaces principales et des surfaces de parois latérales de la couche de silicium polycristallin 35 sont encore recouvertes par des pellicules de
nitrure. On peut donc obtenir un effet correspondant à ceci, de façon si-
milaire au mode de réalisation n 6.
En outre, les pellicules de nitrure 46 recouvrent également les parois latérales de la couche isolante inférieure 11, ce qui atténue en soi l'infiltration d'un oxydant dans la couche isolante inférieure 11, à la suite de l'oxydation. Par conséquent, l'oxydation de la couche SOI 3, indiquée par le symbole F sur la figure 57, est également réduite. De ce fait, une légère déformation d'une électrode FS 5 résultant de l'oxydation de la couche SOI 3 est également avantageusement réduite. Ainsi, la capacité électrostatique entre l'électrode FS 5 et l'électrode de grille 6 est réduite
encore davantage en comparaison avec le procédé du mode de réalisa-
tion n 6, tandis que l'apparition d'un défaut en court-circuit peut être évitée. On peut en outre ajouter une étape de formation de pellicules
d'oxyde sacrificielles. Dans ce cas, on peut accomplir les étapes des fi-
gures 17 à 19 après l'étape de la figure 30, de façon à accomplir ensuite les étapes des figures 9 et 10. La quantité de défauts cristallins qui sont
introduits dans les pellicules isolantes de grille 14 est réduite encore da-
vantage du fait de la formation des pellicules d'oxydation sacrificielles 37, grâce à quoi les caractéristiques et la fiabilité des pellicules isolantes
de grille 14 sont encore améliorées davantage.
Mode de réalisation n 9 Comme on l'a déjà décrit, les pellicules de nitrure 46 atteignent la couche SOI 3, ce qui a pour effet de réduire l'infiltration de l'oxydant dans la couche isolante inférieure 11 à la suite de l'oxydation, dans le
procédé de fabrication conforme au mode de réalisation n 8. Par consé-
quent, I'oxydation de la surface principale inférieure de la couche de sili-
cium polycristallin 35, indiquée par le symbole G sur la figure 57, se pro-
duit difficilement, même si la pellicule de nitrure 34 qui recouvre la sur-
face inférieure de la couche de silicium polycristallin 35 est enlevée, comme représenté sur la figure 33. On va maintenant décrire un exemple
d'un tel procédé de fabrication.
La structure qui est représentée sur la figure 33 est obtenue en
remplaçant l'étape de la figure 13 par celle de la figure 34, et en accom-
plissant les étapes jusqu'à la figure 30 dans le mode de réalisation n 8.
Dans une étape qui est représentée sur la figure 34, on forme successi-
vement une pellicule d'oxyde 21, une couche de silicium polycristallin 32, une pellicule de nitrure 33 et une couche d'oxyde 23, dans cet ordre, sur
une couche SOI 3. Ainsi, l'étape de la figure 34 diffère de façon caracté-
ristique de celle de la figure 13 par le fait qu'une pellicule de nitrure 31 n'est pas formée. Après l'étape de la figure 34, on accomplit des étapes similaires à celles des figures 8 à 10, pour former ainsi des pellicules
isolantes de grille 14 et une électrode de grille 6.
Une pellicule de nitrure 34 n'est pas formée dans le procédé de
fabrication de ce mode de réalisation, grâce à quoi la fabrication est sim-
plifiée en comparaison avec le mode de réalisation n 8, et le coût de fa-
brication peut être réduit. Mode de réalisation n 10 La figure 35 est une coupe montrant un dispositif dans un état qui suit immédiatement une étape de formation de parois latérales 13, dans un procédé de fabrication conforme à un mode de réalisation n 10 de la présente invention. Bien que des pellicules de nitrure 47 soient formées de façon à recouvrir les surfaces de parois latérales de couches isolantes supérieure et inférieure 12 et 11, de façon similaire au mode de réalisation n 8, ce mode de réalisation diffère de façon caractéristique
de la structure qui est représentée sur la figure 4 par le fait que des pel-
licules de nitrure 48 sont formées sur une couche SOl 3 dans des parties
situées immédiatement au-dessous des parois latérales 13.
Pour former la structure qui est représentée sur la figure 35, on
accomplit tout d'abord des étapes identiques à celles du mode de réali-
sation n 8, pour obtenir la structure qui est représentée sur la figure 31.
Ensuite, on dépose une pellicule d'oxyde 26 pour les parois latérales 13, de façon à recouvrir la totalité de la surface supérieure du dispositif, sans attaquer les pellicules de nitrure 47, comme représenté sur la figure 36. On effectue ensuite une opération d'attaque anisotrope pour former
les parois latérales 13 à partir de la pellicule d'oxyde 26, comme repré-
senté sur la figure 37. A ce moment, les pellicules de nitrure 47 ne sont
pas enlevées, mais restent en place.
Pour enlever sélectivement la pellicule d'oxyde 26 tout en lais-
sant les pellicules de nitrure 47, on peut par exemple accomplir une opé-
ration d'attaque par voie sèche employant CF4 et CO. On peut augmenter le rapport de sélectivité entre la pellicule d'oxyde 26 et les pellicules de
nitrure 47 en augmentant le pourcentage de CO.
Ensuite, on effectue une opération d'attaque par voie humide
pour enlever des parties des pellicules de nitrure 47 qui sont à nu à l'ex-
térieur des parois latérales 13, pour obtenir ainsi la structure qui est re-
présentée sur la figure 35. On peut employer par exemple pour cette opé-
ration d'attaque par voie humide de l'acide phosphorique à une tempéra-
ture de 100 à 200 C. On accomplit ensuite des étapes similaires à celles des figures 8 à 10, pour former ainsi des pellicules isolantes de grille 14
et une électrode de grille 6.
Dans le procédé de ce mode de réalisation, deux surfaces prin-
cipales et des surfaces de parois latérales d'une couche de silicium poly-
cristallin 35 sont recouvertes par des pellicules de nitrure, de façon si-
milaire au mode de réalisation n 6. En outre, la couche SOI 3 est expo-
sée une seule fois à une opération d'attaque par voie sèche, également de façon similaire au mode de réalisation n 6. On peut donc obtenir un
effet similaire à celui du mode de réalisation n 6.
On peut en outre ajouter une étape de formation de pellicules d'oxyde sacrificielles. Dans ce cas, on peut former des pellicules d'oxyde sacrificielles 37 sur la couche SOI 3, comme représenté sur la figure 38,
après l'étape de la figure 14, avant d'accomplir l'étape de la figure 31.
On peut accomplir une étape similaire à celle de la figure 17 pour former
les pellicules d'oxyde sacrificielles 37.
Ensuite, on forme une pellicule de nitrure 50 sur la totalité de la
surface supérieure du dispositif, et on dépose en outre sur elle une pelli-
cule d'oxyde 26, comme représenté sur la figure 39. On accomplit ensuite une opération d'attaque de façon similaire à l'étape de la figure 37, pour
former ainsi les parois latérales 13, tout en laissant des pellicules de ni-
trure 50, comme représenté sur la figure 40.
Ensuite, on effectue une opération d'attaque par voie humide de façon similaire à l'étape de la figure 35, pour enlever ainsi des parties
à nu des pellicules de nitrure 50, comme représenté sur la figure 41. Ain-
si, les pellicules de nitrure 47 et 48 sont formées à partir des pellicules
de nitrure 50. On accomplit ensuite une étape similaire à celle de la fi-
gure 18, pour enlever ainsi les pellicules d'oxyde sacrificielles 37. Par
conséquent, de nouvelles surfaces (surfaces en retrait) 51 qui sont quel-
que peu en retrait par rapport à la surface principale supérieure d'origine de la couche SOI 3, en direction de parties profondes, sont mises à nu,
comme représenté sur la figure 42.
On accomplit ensuite une étape similaire à celle de la figure 19, pour former ainsi des pellicules isolantes de grille 52, comme représenté sur la figure 43. Ensuite, on accomplit les étapes des figures 9 et 10, pour former une électrode de grille 6. La quantité de défauts cristallins qui sont introduits dans les pellicules isolantes de grille 14 est réduite
encore davantage du fait de la formation des pellicules d'oxyde sacrifi-
cielles 37, grâce à quoi les caractéristiques et la fiabilité des pellicules
isolantes de grille 14 sont encore améliorées davantage.
Mode de réalisation n 11 Les pellicules de nitrure 47 atteignent également la couche SOI 3 dans la structure du mode de réalisation n 10 qui est représenté sur la figure 35, ce qui a pour effet d'atténuer l'infiltration d'un oxydant dans la couche isolante inférieure 11 à la suite de l'oxydation. Par conséquent,
même si une pellicule de nitrure 34 recouvrant une surface principale in-
férieure d'une couche de silicium polycristallin 35 est enlevée, comme
représenté sur la figure 44, une oxydation de la surface principale infé-
rieure de la couche de silicium polycristallin 35, indiquée par le symbole
G sur la figure 57, se produit difficilement.
La structure qui est représentée sur la figure 44 est obtenue en
remplaçant l'étape de la figure 13 par celle de la figure 34 et en accom-
plissant les étapes jusqu'à la figure 35 dans le mode de réalisation n 10.
Des étapes similaires à celles des figures 8 à 10 sont accomplies après l'étape de la figure 44, pour former ainsi des pellicules isolantes de grille
14 et une électrode de grille 6.
Aucune pellicule de nitrure 34 n'est formée dans le procédé de
fabrication de ce mode de réalisation, grâce à quoi la fabrication est sim-
plifiée en comparaison avec le mode de réalisation n 8, et le coût de fa-
brication peut être réduit.
Mode de réalisation n 12
Bien que la couche SOI 3 soit exposée une seule fois à l'atta-
que par voie sèche dans chacun des modes de réalisation n 5, 6 et 10, il est encore plus préférable que la couche SOI 3 ne soit jamais exposée à l'attaque par voie sèche. On va maintenant décrire un exemple d'un tel
procédé de fabrication.
Dans ce procédé de fabrication, on dépose une pellicule d'oxyde 26 sur environ 200 nm, par exemple, après avoir accompli l'étape de la figure 4, pour obtenir ainsi une structure qui est représentée sur la figure 45. Ensuite, on effectue une opération d'attaque par voie sèche pour former des parois latérales 13 à partir de la pellicule d'oxyde 26,
comme représenté sur la figure 46. A ce moment, on accomplit une atta-
que partielle, pour laisser sur la couche SOI 3 une pellicule d'oxyde 21 ayant une épaisseur d'environ 10 à 20 nm, comme représenté sur la fi-
gure 46.
Pour une telle attaque partielle, on emploie par exemple un procédé tel que celui utilisant CF4 et CO, qui est identique à l'attaque par voie sèche pour enlever une pellicule d'oxyde (SiO2). On arrête l'attaque avant que la surface de la couche SOI 3 ne soit mise à nu. On accomplit
ensuite une opération d'attaque par voie humide, pour enlever des par-
ties à nu de la pellicule d'oxyde 21. On obtient de ce fait une structure qui est représentée sur la figure 47. On accomplit ensuite les étapes des figures 8 à 10, pour former ainsi des pellicules isolantes de grille 14 et
une électrode de grille 6.
Comme décrit ci-dessus, la couche SOI 3 n'est jamais exposée
à l'attaque par voie sèche dans ce procédé de fabrication. Par consé-
quent, la quantité de défauts cristallins qui sont introduits dans les pelli-
cules isolantes de grille 14 est réduite encore davantage, grâce à quoi les caractéristiques et la fiabilité des caractéristiques isolantes de grille 14 sont améliorées encore davantage, ce qui fait qu'un courant de fuite source-drain est considérablement réduit. En outre, des parties en creux 17 ne sont pas formées, contrairement à l'art antérieur qui est représenté sur la figure 50, grâce à quoi aucun problème ne résulte de telles parties
en creux 17.
En outre, on utilise une attaque par voie humide dans la phase
finale de l'étape d'attaque de la pellicule d'oxyde 26 pour former les pa-
rois latérales 13, grâce à quoi des parties inférieures des surfaces des
parois latérales 13 qui sont en contact avec la couche SOI 3 sont ren-
dues concaves, pour se raccorder de manière progressive à la surface de la couche SOI 3, comme représenté par des cadres circulaires L sur la
figure 47. Il est donc possible d'atténuer avantageusement un phéno-
mène qui consiste en ce qu'un champ électrique généré par l'électrode de grille 16 qui est formée sur la partie inférieure, avec interposition d'une pellicule isolante de grille 14, se concentre sur la partie inférieure. Ceci
contribue également à la réduction du courant de fuite source-drain.
Ce mode de réalisation utilise une attaque partielle et une atta-
que par voie humide, et par conséquent une couche isolante inférieure 11
et les parois latérales 13 ont de préférence des qualités de pellicule mu-
tuellement égalisées. Au moins les vitesses d'attaque sont de préférence mutuellement égalisées. Dans ce but, on peut former la couche isolante inférieure 11 et les parois latérales 13 en employant par exemple les
mêmes procédés de CVD et les mêmes températures de CVD.
En outre, on peut par exemple remplacer les étapes allant jus-
qu'à la figure 4 par celles allant jusqu'à la figure 28 dans le mode de réalisation n 6, de façon qu'une électrode FS 5 soit enfermée dans des
pellicules de nitrure 34, 36 et 42, de façon similaire au mode de réalisa-
tion n 6. Ainsi, il est possible de combiner mutuellement de façon appro-
priée les modes de réalisation envisagés ci-dessus.
Modifications (1) Dans chacun des modes de réalisation envisagés cidessus, on peut remplacer les pellicules de nitrure (pellicules de SiN), telles que les pellicules de nitrure 34, 36, 42, 45 et 46, par des pellicules résistant
à l'oxydation de façon générale. Par exemple, on peut remplacer les pel-
licules de nitrure par des pellicules de SION. Des pellicules de SiON at-
ténuent avantageusement des contraintes dans les pellicules, en particu-
lier.
(2) Dans chacun des modes de réalisation envisagés précé-
demment, l'électrode FS 5 et l'électrode de grille 6 sont en silicium poly-
cristallin. Cependant, les matériaux pour ces électrodes ne sont pas res-
treints de façon générale au silicium polycristallin. Par exemple, la cou-
che de silicium polycristallin 35 qui forme l'électrode FS 5 peut être rem-
placée par une couche de silicium polycristallin/siliciure 60 ayant une structure multicouche qui comprend une couche de siliciure de tungstène (WSi) 61 et une couche de silicium polycristallin 62, comme représenté par exemple en coupe sur la figure 48. Pour obtenir une telle structure, on peut par exemple déposer une couche de silicium polycristallin/ siliciure à la place de la couche de silicium polycristallin 32 à l'étape de
la figure 13.
(3) On a décrit chacun des modes de réalisation ci-dessus en
se référant à un dispositif à semiconducteurs ayant une structure SOI.
Cependant, la structure qui est formée sur la couche SOI 3 caractérisant chaque mode de réalisation, peut être formée de façon similaire même si
la couche SOI 3 est remplacée par un substrat semiconducteur massif.
En d'autres termes, les caractéristiques de chaque mode de réalisation
sont également applicables à un dispositif à semiconducteurs massif.
(4) On a décrit chacun des modes de réalisation ci-dessus en se référant à une structure dans laquelle l'électrode FS 5 et l'électrode de grille 6 disposées face à la couche SOI 3 sont mutuellement isolées par la couche isolante FS 4. Cependant, les caractéristiques de chaque mode de réalisation sont applicables à une structure dans laquelle deux électrodes disposées face à une couche de semiconducteur (pouvant être un substrat en semiconducteur massif) avec interposition d'une pellicule isolante d'oxyde, sont isolées électriquement l'une de l'autre par une
couche isolante d'oxyde, de façon générale.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (5)
1. Dispositif à semiconducteurs comprenant des première et
seconde électrodes (6 et 5) qui sont disposées face à une surface princi-
pale d'une couche de semiconducteur (3) avec interposition respective-
ment d'une première et d'une seconde pellicules isolantes d'oxyde (14 et 11), ces première et seconde électrodes étant électriquement isolées l'une de l'autre par interposition d'une couche isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, caractérisé en ce que la seconde électrode comprend un conducteur de type lame plate (35) ayant une surface principale inférieure qui est disposée face à la surface
principale de la couche de semiconducteur, et une surface principale su-
périeure qui lui est opposée, et en ce que des pellicules de protection supérieure et inférieure (36 et 34), qui sont des pellicules résistant à
l'oxydation, sont formées de façon à recouvrir respectivement les surfa-
ces principales supérieure et inférieure de ce conducteur.
2. Dispositif à semiconducteurs selon la revendication 1, ca-
ractérisé en ce que la seconde électrode comprend en outre une pellicule de protection latérale (42, 45, 46, 47), qui est une pellicule résistant à l'oxydation, formée de façon à recouvrir une surface de paroi latérale du
conducteur.
3. Dispositif à semiconducteurs comprenant des première et
seconde électrodes (6 et 5) qui sont disposées face à une surface princi-
pale d'une couche de semiconducteur (3) avec interposition respective-
ment d'une première et d'une seconde pellicules isolantes d'oxyde (14 et 11), ces première et seconde électrodes étant électriquement isolées l'une de l'autre par interposition d'une couche isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, caractérisé en ce que la seconde électrode comprend un conducteur de type lame plate (35) ayant une surface principale inférieure qui est disposée face à la surface
principale de la couche de semiconducteur, et une surface principale su-
périeure qui lui est opposée, et en ce que des pellicules de protection supérieure et latérale (36 et 46, 47), qui sont des pellicules résistant à l'oxydation, sont formées de façon à recouvrir respectivement la surface principale supérieure et une surface de paroi latérale du conducteur, la pellicule de protection latérale étant étendue vers la surface principale
de la couche de semiconducteur.
4. Dispositif à semiconducteurs selon l'une quelconque des re-
vendications 1 à 3, caractérisé en ce que la surface principale de la cou-
che de semiconducteur est établie sous la forme d'une surface en retrait (39, 51) qui est amenée en retrait par rapport aux parties restantes par oxydation sacrificielle dans une région qui comporte la première pellicule
isolante d'oxyde.
Procédé de fabrication d'un dispositif à semiconducteurs
comprenant des première et seconde électrodes (6 et 5) qui sont dispo-
sées face à une surface principale d'une couche de semiconducteur (3)
avec interposition respectivement d'une première et d'une seconde pelli-
cules isolantes d'oxyde (14 et 11), les première et seconde électrodes
étant électriquement isolées l'une de l'autre par interposition d'une cou-
che isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, ce procédé étant caractérisé en ce qu'il comprend les étapes
suivantes: on prépare une couche de semiconducteur; on forme une pel-
licule (21) d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur la surface principale de la couche de semiconducteur; on forme une couche (22) d'un matériau d'électrode sur la pellicule de l'oxyde; on forme une couche (23) d'un oxyde sur la couche du matériau d'électrode; on forme une couche de matière de réserve (24) présentant un motif sur la couche de l'oxyde; on enlève sélectivement la couche de l'oxyde en accomplissant une opération d'attaque par voie sèche à travers la couche de matière de réserve remplissant la fonction d'un masque, pour préparer ainsi une couche isolante supérieure (12) qui fait partie de la couche isolante d'oxyde, à partir de la couche de l'oxyde; on accomplit une autre
opération d'attaque par voie sèche après la formation de la couche iso-
lante supérieure, pour enlever ainsi la couche de matière de réserve; on accomplit une opération d'attaque par voie humide après la formation de la couche isolante supérieure, pour enlever un dépôt (25) qui adhère à une surface de paroi latérale de la couche isolante supérieure et qui constitue un sous-produit de l'opération d'attaque par voie sèche; on
forme la seconde électrode en enlevant sélectivement la couche du maté-
riau d'électrode, après avoir enlevé la couche de matière de réserve et le
dépôt; et on forme une partie de paroi latérale (13) qui constitue une au-
tre partie de la couche isolante d'oxyde, de façon à recouvrir la surface de paroi latérale de la couche isolante supérieure et celle de la seconde électrode; l'étape de formation de la seconde électrode comprenant une
étape qui consiste à accomplir une opération d'attaque à travers la cou-
che isolante supérieure, remplissant la fonction d'un masque, pour enle-
ver ainsi sélectivement la couche du matériau d'électrode.
6. Procédé de fabrication d'un dispositif à semiconducteurs
comprenant des première et seconde électrodes (6 et 5) qui sont dispo-
sées face à une surface principale d'une couche de semiconducteur (3)
avec interposition respectivement d'une première et d'une seconde pelli-
cules isolantes d'oxyde (14 et 11), les première et seconde électrodes
étant électriquement isolées l'une de l'autre par interposition d'une cou-
che isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, ce procédé étant caractérisé en ce qu'il comprend les étapes
suivantes: on prépare la couche de semiconducteur; on forme une pelli-
cule (21) d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur
la surface principale de la couche de semiconducteur; on forme une cou-
che (22) d'un matériau d'électrode sur la pellicule de l'oxyde; et on forme une couche (23) d'un oxyde sur la couche du matériau d'électrode, l'étape de formation de la couche de matériau d'électrode comprenant les étapes suivantes: on forme une pellicule résistant à l'oxydation, sur la pellicule de l'oxyde, à titre de pellicule de protection inférieure (31); on
forme une couche (32) d'un matériau conducteur sur la pellicule de pro-
tection inférieure, et on forme une pellicule résistant à l'oxydation, sur la
couche de matériau conducteur, à titre de pellicule de protection supé-
rieure (33), ce procédé de fabrication comprenant en outre les étapes
suivantes: on forme un produit multicouche présentant un motif, en enle-
vant sélectivement au moins une partie qui commence à la couche de matériau conducteur et se termine à la couche d'oxyde, parmi les cou- ches allant de la pellicule de l'oxyde jusqu'à la couche de l'oxyde qui sont formées successivement sur la surface principale de la couche de
semiconducteur; et on forme une partie de paroi latérale (13) de la cou-
che isolante d'oxyde de façon à recouvrir une surface de paroi latérale
du produit multicouche.
7 Procédé de fabrication d'un dispositif à semiconducteurs
comprenant des première et seconde électrodes (6 et 5) qui sont dispo-
sées face à une surface principale d'une couche de semiconducteur (3)
avec interposition respectivement d'une première et d'une seconde pelli-
cules isolantes d'oxyde (14 et 11), les première et seconde électrodes
étant électriquement isolées l'une de l'autre par interposition d'une cou-
che isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, ce procédé étant caractérisé en ce qu'il comprend les étapes
suivantes: on prépare la couche de semiconducteur; on forme une pelli-
cule (21) d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur
la surface principale de la couche de semiconducteur; on forme une cou-
che (22) d'un matériau d'électrode sur la pellicule de l'oxyde; et on forme une couche (23) d'un oxyde sur la couche du matériau d'électrode, l'étape de formation de la couche du matériau d'électrode comprenant les étapes suivantes: on forme une couche (32) d'un matériau conducteur
sur la pellicule de l'oxyde, et on forme une pellicule résistant à l'oxyda-
tion sur la couche de matériau conducteur, à titre de pellicule de protec-
tion supérieure; et en ce qu'il comprend en outre les étapes suivantes:
on forme un produit multicouche présentant un motif en enlevant sélecti-
vement une partie commençant à la pellicule de l'oxyde et se terminant à la couche de l'oxyde, qui sont formées successivement sur la surface principale de la couche de semiconducteur; on forme une autre pellicule résistant à l'oxydation (47) sur une surface supérieure et une surface de paroi latérale du produit multicouche, et sur une surface à nu qui n'est pas recouverte par le produit multicouche; on enlève sélectivement cette autre pellicule résistant à l'oxydation, en accomplissant une opération d'attaque pour laisser ainsi une partie de cette autre pellicule résistant à l'oxydation, au moins sur une partie de la surface de paroi latérale du
produit multicouche, comprenant une surface de paroi latérale de la cou-
che de matériau conducteur et la région se trouvant au-dessous de celleci; et on forme une partie de paroi latérale (13) de la couche isolante
d'oxyde, de façon à recouvrir la surface de paroi latérale du produit mul-
ticouche, comprenant l'autre pellicule résistant à l'oxydation.
a Procédé de fabrication d'un dispositif à semiconducteurs
comprenant des première et seconde électrodes (6 et 5) qui sont dispo-
sees face à une surface principale d'une couche de semiconducteur (3)
avec interposition respectivement d'une première et d'une seconde pelli-
cules isolantes d'oxyde (14 et 11), les première et seconde électrodes
étant électriquement isolées l'une de l'autre par interposition d'une cou-
che isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, ce procédé étant caractérisé en ce qu'il comprend les étapes
suivantes: on prépare la couche de semiconducteur; on forme une pelli-
cule (21) d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur
la surface principale de la couche de semiconducteur; on forme une cou-
che (22) d'un matériau d'électrode sur la pellicule de l'oxyde; on forme une couche (23) d'un oxyde sur la couche du matériau d'électrode; on
forme un produit multicouche présentant un motif, en enlevant sélective-
ment une partie commençant à la couche de matériau d'électrode et se terminant à la couche de l'oxyde, parmi les couches allant de la pellicule de l'oxyde jusqu'à la couche de l'oxyde qui sont formées successivement sur la surface principale de la couche de semiconducteur; et on forme une partie de paroi latérale (13) de la couche isolante d'oxyde de façon à recouvrir une surface de paroi latérale du produit multicouche; et en ce
que l'étape de formation de la partie de paroi latérale comprend les éta-
pes suivantes: on dépose un oxyde (26) sur une surface supérieure et sur la surface de paroi latérale du produit multicouche et sur une surface à nu qui n'est pas recouverte par le produit multicouche; et on accomplit tout d'abord une opération d'attaque anisotrope par voie sèche et on passe ensuite à une opération d'attaque par voie humide à un stade final,
avant la mise à nu de la surface principale de la couche de semiconduc-
teur, pour enlever ainsi sélectivement l'oxyde déposé, de façon à former la partie de paroi latérale à partir de l'oxyde, tout en enlevant également
la pellicule de l'oxyde dans une partie qui n'est recouverte ni par le pro-
duit multicouche ni par la partie de paroi latérale.
9 Procédé de fabrication d'un dispositif à semiconducteurs
comprenant des première et seconde électrodes (6 et 5) qui sont dispo-
sées face à une surface principale d'une couche de semiconducteur (3)
avec interposition respectivement d'une première et d'une seconde pelli-
cules isolantes d'oxyde (14 et 11), les première et seconde électrodes
étant électriquement isolées l'une de l'autre par interposition d'une cou-
che isolante d'oxyde (4) qui est formée de façon à recouvrir la seconde électrode, ce procédé étant caractérisé en ce qu'il comprend les étapes
suivantes: on prépare la couche de semiconducteur; on forme une pelli-
cule (21) d'un oxyde pour définir la seconde pellicule isolante d'oxyde sur
la surface principale de la couche de semiconducteur; on forme une cou-
che (22) d'un matériau d'électrode sur la pellicule de l'oxyde; on forme une couche (23) d'un oxyde sur la couche du matériau d'électrode; on
forme un produit multicouche présentant un motif, en enlevant sélective-
ment une partie commençant à la couche du matériau d'électrode et se terminant à la couche de l'oxyde, parmi les couches allant de la pellicule de l'oxyde à la couche de l'oxyde qui sont formées successivement sur la
surface principale de la couche de semiconducteur; et on forme une par-
tie de paroi latérale (13) de la couche isolante d'oxyde, de façon à re-
couvrir une surface de paroi latérale du produit multicouche; et en ce que I'étape de formation de la partie de paroi latérale comprend les étapes suivantes: on dépose un oxyde (26) sur une surface supérieure et sur la surface de paroi latérale du produit multicouche, et sur une surface à nu
qui n'est pas recouverte par le produit multicouche; et on enlève sélecti-
vement l'oxyde déposé en accomplissant une opération d'attaque aniso-
trope par voie sèche, pour former ainsi la partie de paroi latérale à partir de l'oxyde, tout en enlevant également la pellicule de l'oxyde dans une partie qui n'est recouverte ni par le produit multicouche ni par la partie de
paroi latérale.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8316348A JPH10163311A (ja) | 1996-11-27 | 1996-11-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2756419A1 true FR2756419A1 (fr) | 1998-05-29 |
| FR2756419B1 FR2756419B1 (fr) | 2000-08-04 |
Family
ID=18076116
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9709636A Expired - Fee Related FR2756419B1 (fr) | 1996-11-27 | 1997-07-29 | Dispositif a semiconducteurs ayant une electrode de type plat et procede de fabrication |
| FR9800311A Expired - Fee Related FR2757314B1 (fr) | 1996-11-27 | 1998-01-14 | Dispositif a semiconducteurs ayant une electrode de type plat et procede de fabrication |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9800311A Expired - Fee Related FR2757314B1 (fr) | 1996-11-27 | 1998-01-14 | Dispositif a semiconducteurs ayant une electrode de type plat et procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6124619A (fr) |
| JP (1) | JPH10163311A (fr) |
| KR (1) | KR100250353B1 (fr) |
| DE (1) | DE19729420A1 (fr) |
| FR (2) | FR2756419B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540477B1 (ko) * | 1998-06-30 | 2006-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US8740174B2 (en) * | 2006-12-12 | 2014-06-03 | Hydril Usa Manufacturing Llc | Dual-direction ram-type blowout preventer seal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561546A (en) * | 1979-06-15 | 1981-01-09 | Mitsubishi Electric Corp | Manufacture of integrated circuit device |
| JPH0851145A (ja) * | 1994-06-03 | 1996-02-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7907434A (nl) * | 1979-10-08 | 1981-04-10 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
| US5225704A (en) * | 1988-07-08 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Field shield isolation structure for semiconductor memory device and method for manufacturing the same |
| JP2507557B2 (ja) * | 1988-09-29 | 1996-06-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH02172253A (ja) * | 1988-12-24 | 1990-07-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH04105328A (ja) * | 1990-08-24 | 1992-04-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP3009239B2 (ja) * | 1991-04-02 | 2000-02-14 | 本田技研工業株式会社 | 半導体センサ |
| JPH06283599A (ja) * | 1993-03-29 | 1994-10-07 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH06302779A (ja) * | 1993-04-09 | 1994-10-28 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP3778581B2 (ja) * | 1993-07-05 | 2006-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US6780718B2 (en) * | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
| JPH07273185A (ja) * | 1994-03-28 | 1995-10-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH07283300A (ja) * | 1994-04-01 | 1995-10-27 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US5641989A (en) * | 1994-06-03 | 1997-06-24 | Nippon Steel Corporation | Semiconductor device having field-shield isolation structures and a method of making the same |
| KR0141195B1 (ko) * | 1994-06-08 | 1998-07-15 | 김광호 | 저저항 게이트전극을 갖는 반도체소자의 제조방법 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| JPH0831928A (ja) * | 1994-07-12 | 1996-02-02 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH08148586A (ja) * | 1994-11-21 | 1996-06-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08162523A (ja) * | 1994-12-06 | 1996-06-21 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| DE69531282T2 (de) * | 1994-12-20 | 2004-05-27 | STMicroelectronics, Inc., Carrollton | Isolierung durch aktive Transistoren mit geerdeten Torelektroden |
| US5762813A (en) * | 1995-03-14 | 1998-06-09 | Nippon Steel Corporation | Method for fabricating semiconductor device |
| US5747845A (en) * | 1995-08-22 | 1998-05-05 | Nippon Steel Corporation | Semiconductor memory device with memory cells each having transistor and capacitor and method of making the same |
| JP3526997B2 (ja) * | 1995-12-27 | 2004-05-17 | ユー・エム・シー・ジャパン株式会社 | マスクｒｏｍ |
| US5814553A (en) * | 1996-05-09 | 1998-09-29 | United Microelectronics Corp. | Method of fabricating self-align contact window with silicon nitride side wall |
-
1996
- 1996-11-27 JP JP8316348A patent/JPH10163311A/ja active Pending
-
1997
- 1997-04-08 KR KR1019970012890A patent/KR100250353B1/ko not_active IP Right Cessation
- 1997-06-17 US US08/877,202 patent/US6124619A/en not_active Expired - Lifetime
- 1997-07-09 DE DE19729420A patent/DE19729420A1/de not_active Ceased
- 1997-07-29 FR FR9709636A patent/FR2756419B1/fr not_active Expired - Fee Related
-
1998
- 1998-01-14 FR FR9800311A patent/FR2757314B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561546A (en) * | 1979-06-15 | 1981-01-09 | Mitsubishi Electric Corp | Manufacture of integrated circuit device |
| JPH0851145A (ja) * | 1994-06-03 | 1996-02-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
Non-Patent Citations (3)
| Title |
|---|
| ABBAS: "FET Integrated Circuit Having Two Polysilicon Layers. March 1973.", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 15, no. 10, New York, US, pages 3022 - 3023, XP002112306 * |
| PATENT ABSTRACTS OF JAPAN vol. 005, no. 044 (E - 050) 24 March 1981 (1981-03-24) * |
| PATENT ABSTRACTS OF JAPAN vol. 096, no. 006 28 June 1996 (1996-06-28) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US6124619A (en) | 2000-09-26 |
| DE19729420A1 (de) | 1998-05-28 |
| FR2757314A1 (fr) | 1998-06-19 |
| FR2757314B1 (fr) | 2003-01-17 |
| KR19980041704A (ko) | 1998-08-17 |
| FR2756419B1 (fr) | 2000-08-04 |
| JPH10163311A (ja) | 1998-06-19 |
| KR100250353B1 (ko) | 2000-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0143700B1 (fr) | Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR2838238A1 (fr) | Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant | |
| EP1721337B1 (fr) | Circuit integre avec diode de lecture de tres petites dimensions | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2767606A1 (fr) | Dispositif a semiconducteurs comportant une structure d'isolation par tranchees et procede de fabrication | |
| FR2821483A1 (fr) | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant | |
| FR2656737A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| EP0635880B1 (fr) | Procédé de fabrication d'un transistor en technologie silicium sur isolant | |
| EP2706565A1 (fr) | Dispositif microélectronique à tranchées d'isolation débordant sous une zone activé | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| EP1132955A1 (fr) | Procédé de fabrication d'un transistor bipolaire double-polysilicium autoaligné. | |
| FR2756419A1 (fr) | Dispositif a semiconducteurs ayant une electrode de type plat et procede de fabrication | |
| WO2001026160A1 (fr) | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| EP0675544B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant | |
| FR2765396A1 (fr) | Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication | |
| FR2734403A1 (fr) | Isolement plan dans des circuits integres | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| FR2890234A1 (fr) | Procede de protection de la grille d'un transistor et circuit integre correspondant | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| WO1997019467A1 (fr) | Procede d'isolement lateral par tranchees utilisant une bicouche de protection en polysilicium sur nitrure de silicium pour l'aplanissement par polissage mecano-chimique de la couche d'isolant | |
| FR2776126A1 (fr) | Procede de formation d'une isolation par tranchee depourvue de partie vide | |
| EP0522938A1 (fr) | Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060331 |