FR2738425A1 - Methode et appareil pour controler une plage d'accord d'un oscillateur commande en tension dans un synthetiseur de frequences - Google Patents
Methode et appareil pour controler une plage d'accord d'un oscillateur commande en tension dans un synthetiseur de frequences Download PDFInfo
- Publication number
- FR2738425A1 FR2738425A1 FR9609146A FR9609146A FR2738425A1 FR 2738425 A1 FR2738425 A1 FR 2738425A1 FR 9609146 A FR9609146 A FR 9609146A FR 9609146 A FR9609146 A FR 9609146A FR 2738425 A1 FR2738425 A1 FR 2738425A1
- Authority
- FR
- France
- Prior art keywords
- frequency
- voltage controlled
- controlled oscillator
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 8
- 238000001994 activation Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- 230000009849 deactivation Effects 0.000 claims description 5
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 238000012804 iterative process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 101150018075 sel-2 gene Proteins 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Un synthétiseur de fréquences (100, 500) fournit plusieurs plages de fréquence d'oscillateurs commandés en tension (VCO) sélectionnables. Un circuit de commande d'oscillateur commandé en tension (114) commande les plages de fréquence d'oscillateurs commandés en tension (VCO) sélectionnables en fonction des conditions d'asservissement des oscillateurs commandés en tension sélectionnés faisant partie du groupement d'oscillateurs commandés en tension (112) ou d'un unique circuit d'oscillateur commandé en tension variable (502), afin de fournir une plage d'accord étendue au synthétiseur de fréquences (100, 500).
Description
Titre
METHODE ET APPAREIL POUR CONTROLER UNE PLAGE D'ACCORD
D'UN OSCILLATEUR COMMANDE EN TENSION DANS UN SYNTHETISEUR
DE FREQUENCES
Domaine technique
Cette invention concerne, en général, des synthétiseurs de fréquences et, plus spécifiquement, des circuits d'oscillateurs commandés en tension utilisés dans les synthétiseurs de fréquences.
METHODE ET APPAREIL POUR CONTROLER UNE PLAGE D'ACCORD
D'UN OSCILLATEUR COMMANDE EN TENSION DANS UN SYNTHETISEUR
DE FREQUENCES
Domaine technique
Cette invention concerne, en général, des synthétiseurs de fréquences et, plus spécifiquement, des circuits d'oscillateurs commandés en tension utilisés dans les synthétiseurs de fréquences.
Arrière-plan
Les tendances de la technologie récente dans le domaine de la radio se sont concentrées sur la production de produits hautement intégrés, qui fonctionnent à basses tensions. Les avantages associés à ces tendances comprennent de plus petits conditionnements et une consommation réduite de courant absorbé. Cependant, l'utilisation des techniques de circuits intégrés à haute densité et faible tension pose aux ingénieurs électriciens des problèmes, parmi lesquels les faibles seuils de claquage et la plage d'alimentation disponible limitée pour la conception du circuit. Les circuits de synthétiseurs actuels à fréquences radio (HF), nécessitant une large plage d'accord, sont obtenus de manière classique en utilisant un à deux circuits d'oscillateur commandé en tension sélectionnés manuellement, chacun employant une tension d'accord très élevée, en général autour de 12-15 volts.Une détermination soigneuse des caractéristiques et/ou des opérations d'ajustage de ces oscillateurs commandés en tension sont nécessaires, afin de couvrir une plage de fréquence fixe. Les opérations d'adapta ion et les déterminations des caractéristiques requises, généralement exécutées, sont coûteuses et ne sont pas immédiatement applicables dans un environnement monolithique.
Les tendances de la technologie récente dans le domaine de la radio se sont concentrées sur la production de produits hautement intégrés, qui fonctionnent à basses tensions. Les avantages associés à ces tendances comprennent de plus petits conditionnements et une consommation réduite de courant absorbé. Cependant, l'utilisation des techniques de circuits intégrés à haute densité et faible tension pose aux ingénieurs électriciens des problèmes, parmi lesquels les faibles seuils de claquage et la plage d'alimentation disponible limitée pour la conception du circuit. Les circuits de synthétiseurs actuels à fréquences radio (HF), nécessitant une large plage d'accord, sont obtenus de manière classique en utilisant un à deux circuits d'oscillateur commandé en tension sélectionnés manuellement, chacun employant une tension d'accord très élevée, en général autour de 12-15 volts.Une détermination soigneuse des caractéristiques et/ou des opérations d'ajustage de ces oscillateurs commandés en tension sont nécessaires, afin de couvrir une plage de fréquence fixe. Les opérations d'adapta ion et les déterminations des caractéristiques requises, généralement exécutées, sont coûteuses et ne sont pas immédiatement applicables dans un environnement monolithique.
Le fait d'obtenir une grande largeu- de bande de boucle d'accord dans le synthétiseur entièrement intégré présente l'avantage de permettre le contrôle d'un oscillateur commandé en tension intégré sur une large plage d'accord. Avec l'introduction de tensions d'alimentation de fonctionnement et de tensions de claquage plus faibles dans la technique des circuits intégrés, il devient nécessaire d'améliorer le circuit d'oscillateur commandé en tension, pour l'adapter à ce nouvel environnement.
Brève description des dessins
La figure 1 représente un schéma fonctionnel électrique d'un synthétiseur de fréquences selon le premier mode de réalisation de la présente invention.
La figure 1 représente un schéma fonctionnel électrique d'un synthétiseur de fréquences selon le premier mode de réalisation de la présente invention.
La figure 2 représente un schéma du circuit électronique d'un circuit de commande d'un oscillateur commandé en tension (VCO) selon le mode de réalisation préféré de la présente invention.
La figure 3 représente un schéma du circuit électronique d'un circuit de détection d'asservissement selon le mode de réalisation préféré de la présente invention.
La figure 4 représente un diagramme séquentiel d'un processus itératif pour le contrôle d'une plage d'accord d'un oscillateur commandé en tension (VCO) selon la présente invention.
La figure 5 représente un schéma fonctionnel électrique d'un autre mode de réalisation d'un synthétiseur de fréquences selon la présente invention.
La figure 6 représente un schéma du circuit électronique de l'oscillateur commandé en tension de la figure 5 selon l'autre mode de réalisation de la présente invention.
La figure 7 représente un moyen de communication utilisant la présente invention.
Description détaillée du mode de réalisation préféré
La figure 1 des dessins joints représente un schéma fonctionnel électrique d'un synthétiseur de fréquences 100 selon le premier mode de réalisation de la présente invention. Un signal de fréquence de référence, fref, généré par un oscillateur de référence 102 est reçu par un comparateur de phase 104. Le comparateur de phase 104 compare le signal de fréquence de référence, fref, avec une fréquence de sortie divisée, fv, reçue d'un diviseur de boucle 106. Le comparateur de phase 104 génère un signal d'erreur 108, qui est transmis au filtre de boucle 110. Le filtre de boucle 110 génère une signal de tension de commande, Vctri, en réponse au signal d'erreur 108.
La figure 1 des dessins joints représente un schéma fonctionnel électrique d'un synthétiseur de fréquences 100 selon le premier mode de réalisation de la présente invention. Un signal de fréquence de référence, fref, généré par un oscillateur de référence 102 est reçu par un comparateur de phase 104. Le comparateur de phase 104 compare le signal de fréquence de référence, fref, avec une fréquence de sortie divisée, fv, reçue d'un diviseur de boucle 106. Le comparateur de phase 104 génère un signal d'erreur 108, qui est transmis au filtre de boucle 110. Le filtre de boucle 110 génère une signal de tension de commande, Vctri, en réponse au signal d'erreur 108.
Selon la présente invention, le signal de tension de commande, Vctri, est utilisé comme une entrée vers une pluralité de circuits d'oscillateurs commandés en tension (VCO) 112 (VCO1 - VCOn). Selon la présente invention, un circuit de commande d'oscillateur commandé en tension 114 active en alternance chaque circuit de la pluralité de circuits d'oscillateurs commandés en tension 112 par les accès sélectifs (sell - sels), afin de générer, en alternance, des fréquences de sortie, grâce auxquelles le synthétiseur 100 peut essayer d'asservir une fréquence.
Ainsi, le circuit de commande d'oscillateur commandé en tension 114 fournit une sélection automatique d'une fréquence d'oscillateur commandé en tension à partir d'une pluralité de plages de fréquence d'oscillateurs commandés en tension sélectionnables. La pluralité de circuits d'oscillateurs commandés en tension 112 sera également nommée groupement d'oscillateurs commandés en tension 112. Les oscillateurs commandés en tension faisant partie du groupement d'oscillateurs commandés en tension 112 ont, de préférence, des plages de fréquence qui se chevauchent, afin de créer une plage d'accord à large bande pour un synthétiseur 100.
Le circuit de commande d'oscillateur commandé en tension 114 commence une itération en alternance d'activations et de désactivations des oscillateurs commandés en tension individuels au sein du groupement d'oscillateurs commandés en tension 112 en réponse à un signal de déclenchement 115, produit par une source de déclenchement (non représentée), comme par exemple un régisseur. La fréquence de sortie générée par un oscillateur commandé en tension actuellement activé passe par un tampon 116 sous forme de fréquence de sortie, fout, , puis revient vers le diviseur de boucle 106. Le diviseur de boucle 106 reçoit des entrées provenant d'un régisseur (non représenté), qui programme le diviseur de boucle, afin qu'il divise la fréquence de sortie, foutu par une valeur prédéterminée (/n).La fréquence de sortie divisée, fvt est ensuite renvoyée au comparateur de phase 104. En activant individuellement les oscillateurs commandés en tension un par un, comme décrit par l'invention, la plage d'accord, à la disposition du synthétiseur 100, s'étend sur les plages de fréquence se chevauchant de la pluralité d'oscillateurs commandés en tension 112.
Le synthétiseur 100 comprend également un moyen de détection des conditions d'asservissement du synthétiseur, de préférence par l'intermédiaire d'un circuit de détection d'asservissement 118, qui utilise le signal de tension de commande, Vctrî, pour déterminer si le synthétiseur 100 a asservi une fréquence par l'intermédiaire d'un circuit d'oscillateur commandé en tension actuellement activé. Le circuit de détection d'asservissement 118 génère un signal d'asservissement 120, indiquant une condition asservie ou non asservie, et transmet le signal d'asservissement au circuit de commande d'oscillateur commandé en tension 114.Le circuit de commande d'oscillateur commandé en tension 114 continue d'activer et de désactiver alternativement chaque circuit de la pluralité de circuits d'oscillateurs commandés en tension 112, jusqu'à ce que le signal d'asservissement 120 indique que le synthétiseur a asservi une fréquence à l'aide de l'un des oscillateurs commandés en tension. Lorsque le synthétiseur 100 a asservi une fréquence, l'oscillateur commandé en tension actuellement sélectionné, le diviseur de boucle 106, le comparateur de phase 104 et le filtre de boucle 110 constituent, généralement, une boucle à phase asservie (PLL). La boucle à phase asservie maintient le signal de sortie de fréquence divisé, fvt en phase avec le signal de fréquence, fref, en produisant le signal d'erreur 108 à la sortie du comparateur de phase, qui manipule l'oscillateur commandé en tension actuellement sélectionné, afin de corriger les différences entre f et fref -
Selon la présente invention, le circuit de commande d'oscillateur commandé en tension 114 peut aussi suivre le numéro de l'oscillateur commandé en tension actuellement activé par rapport à l'ensemble des oscillateurs commandés en tension du groupement d'oscillateurs commandés en tension 112.Lorsque chacun des oscillateurs commandés en tension du groupement d'oscillateurs commandés en tension 112 a été alternativement activé, sans qu'un asservissement ne soit réussi, un indicateur hors plage, range,, active une condition hors plage, qui met fin au processus alternatif d'activation et de désactivation. L'indicateur hors plage est aussi, de préférence, couplé en retour à un régisseur (non représenté), afin d'informer ce dernier que l'asservissement a échoué pour tous les circuits d'oscillateurs commandés en tension sélectionnés, appartenant au groupement d'oscillateurs commandés en tension 112.De ce fait, le circuit de commande d'oscillateur commandé en tension 114, tel qu'il est décrit par l'invention, peut continuer à essayer d'asservir le synthétiseur 100 à une fréquence, jusqu'à obtention d'une condition d'asservissement ou jusqu'à ce qu'une condition hors plage soit indiquée. Lorsque les oscillateurs commandés en tension du groupement d'oscillateurs commandés en tension 112 fournissent des plages d'accord différentes, mais se chevauchant, le synthétiseur 100 peut fournir une plage d'accord à large bande d'oscillateur commandé en tension. Le processus itératif peut être redémarré par l'intermédiaire d'un nouveau signal de déclenchement 115, qui réinitialise le circuit de commande d'oscillateur commandé en tension 114.
Selon la présente invention, le circuit de commande d'oscillateur commandé en tension 114 peut aussi suivre le numéro de l'oscillateur commandé en tension actuellement activé par rapport à l'ensemble des oscillateurs commandés en tension du groupement d'oscillateurs commandés en tension 112.Lorsque chacun des oscillateurs commandés en tension du groupement d'oscillateurs commandés en tension 112 a été alternativement activé, sans qu'un asservissement ne soit réussi, un indicateur hors plage, range,, active une condition hors plage, qui met fin au processus alternatif d'activation et de désactivation. L'indicateur hors plage est aussi, de préférence, couplé en retour à un régisseur (non représenté), afin d'informer ce dernier que l'asservissement a échoué pour tous les circuits d'oscillateurs commandés en tension sélectionnés, appartenant au groupement d'oscillateurs commandés en tension 112.De ce fait, le circuit de commande d'oscillateur commandé en tension 114, tel qu'il est décrit par l'invention, peut continuer à essayer d'asservir le synthétiseur 100 à une fréquence, jusqu'à obtention d'une condition d'asservissement ou jusqu'à ce qu'une condition hors plage soit indiquée. Lorsque les oscillateurs commandés en tension du groupement d'oscillateurs commandés en tension 112 fournissent des plages d'accord différentes, mais se chevauchant, le synthétiseur 100 peut fournir une plage d'accord à large bande d'oscillateur commandé en tension. Le processus itératif peut être redémarré par l'intermédiaire d'un nouveau signal de déclenchement 115, qui réinitialise le circuit de commande d'oscillateur commandé en tension 114.
Le synthétiseur de fréquences 100 est, de préférence, fabriqué en utilisant la technique des CMOS bipolaires (BICMOS) comme partie d'un circuit intégré unique. D'autres techniques de circuits intégrés, comme la technique à l'arséniure de gallium (GaAs) ou bipolaire, permettent également d'obtenir une large plage d'accord en fournissant plusieurs circuits intégrés sélectionnables d'oscillateurs commandés en tension.
Grâce à l'utilisation du groupement de circuits d'oscillateurs commandés en tension, décrit par l'invention, il n'est plus nécessaire d'avoir un unique oscillateur commandé en tension avec une large plage de tension d'accord, pratique commune pour les synthétiseurs avec large plage de fréquence de la présente technique.
De ce fait, la conception du circuit intégré rend le synthétiseur 100 intéressant pour les applications à basse tension, en particulier celles utilisant des tensions de fonctionnement inférieures à 3 volts. Du fait de l'utilisation du circuit de commande d'oscillateur commandé en tension 114, décrit par l'invention, pour sélectionner et désélectionner automatiquement les plages de fréquence des oscillateurs commandés en tension dans le synthétiseur 100, l'ajustage et la caractérisation des oscillateurs commandés en tension ne sont plus aussi importants. Le circuit de commande d'oscillateur commandé en tension 114 et le circuit de détection d'asservissement 118 peuvent être réalisés de plusieurs manières dans les modes de réalisation préférés, qui seront décrits.Bien que le premier mode de réalisation décrive une série d'oscillateurs commandés en tension, ayant des plages d'accord se chevauchant partiellement, les spécialistes de la technique comprennent qu'il peut exister des applications dans lesquelles il est souhaitable d'avoir des espacements entre certaines plages d'accord.
La figure 2 représente un mode de réalisation préféré du circuit de commande d'oscillateur commandé en tension, selon la présente invention. Les noms des signaux identiques ont été conservés, dans la mesure du possible, sur les figures 1 et 2. Le circuit de commande d'oscillateur commandé en tension 200 comprend, de préférence, un compteur 202, un décodeur binaire 204, une minuterie 206, une première, une seconde et une troisième bascules 208, 210, 212, représentées comme bascules D, une porte OU 214 et un inverseur 216. Pendant le fonctionnement, le numéro de l'oscillateur commandé en tension sélectionné (actif) est mémorisé dans le contenu du compteur 202 et envoyé sous forme de sortie binaire au décodeur binaire 204. Le décodeur binaire 204 reçoit l'entrée binaire et transmet une sortie sur un seul binaire aux broches sell - sels.Le processus de sélection est lancé par un circuit de déclenchement de signal d'entrée 115, généré, de préférence, par un régisseur (non représenté), qui réinitialise tous les compteurs et bascules de la conception. Au démarrage, la valeur mémorisée dans le compteur 202 est 0, ce qui entraîne un réglage logique haut pour la sortie sel1. Au démarrage, la minuterie 206 commence à compter les cycles synchronisés du signal de fréquence de référence, fref.
La combinaison de la durée du cycle synchronisé et de la période du signal de fréquence de référence est utilisée pour créer un retard supérieur au temps de stabilisation du synthétiseur. Lorsque la minuterie 206 achève son cycle, une sortie de dépassement de capacité est réglée sur logique haut, synchronisant une première bascule 208.
Après synchronisation, la première bascule 208 mémorise le signal indiquant l'asservissement, loch,, provenant du détecteur d'asservissement de la figure 1, qui est tout d'abord inversé par l'inverseur 216. Si la boucle à phase asservie est asservie à la fréquence de l'oscillateur commandé en tension actuellement sélectionné (loch, réglé sur le niveau logique bas), le signal de sortie d'asservissement de la première bascule est réglé sur un niveau logique haut et l'entrée d'horloge, clk, de la minuterie 206 est désactivée par la porte logique 214 et, en outre, la valeur au niveau des sorties sélectionnées, sell - sels, est mémorisée et conservée.Si la boucle à phase asservie ne permet pas un asservissement avec la fréquence de l'oscillateur commandé en tension actuellement sélectionné (loch, réglé sur le niveau logique haut), la sortie de dépassement de capacité de la minuterie 206 active les première et seconde bascules 210 et 212, créant un retard. Ces bascules, à leur tour, agissent sur le compteur 202, qui incrémente son compte de sortie binaire. Le compte incrémenté du compteur 202 permet au décodeur binaire 204 de passer à la sortie sélectionnée suivante, dans ce cas sel2. Ce processus se répète jusqu'à ce qu'une condition d'asservissement soit obtenue ou jusqu'à ce que la capacité du compteur 202 soit dépassée.Une condition de dépassement de capacité pour le compteur 202 se produit lorsque la sortie de dépassement de capacité , range,, est un niveau logique haut, qui met fin au processus de recherche par la porte logique 214. Le signal range est également, de préférence, renvoyé à un régisseur (non représenté), pour indiquer que l'on est en présence d'une condition hors plage.
La figure 3 représente un schéma du circuit électrique du mode de réalisation préféré d'un circuit de détection d'asservissement selon la présente invention. Les noms des signaux identiques ont été conservés, dans la mesure du possible, sur les figures 1 et 3. Le circuit de détection d'asservissement 300 comprend, de préférence, un premier et un second comparateurs 302, 304, un premier diviseur de tension 306 couplé à l'entrée non inverseuse du premier comparateur 302 et un second diviseur de tension 308 couplé à l'entrée inverseuse du second comparateur 304.Une porte logique, la porte ET inversé 310, est, de préférence, couplée aux sorties des premier et second comparateurs 302, 304, pour fournir le signal de détection d'asservissement loch,. Le circuit de détection d'asservissement analogique 300 échantillonne la tension de commande, Vctri, générée à la sortie du filtre de boucle 110 de la figure 1 et la compare aux limites de seuil préréglées des premier et second comparateurs 302 et 304. La boucle à phase asservie de la figure 1 fait que la tension de commande, Vctrî, approche de la tension d'alimentation ou de la masse, lorsque la boucle à phase asservie n'est pas asservie. Cette caractéristique limite les variations des caractéristiques dynamiques de la boucle en fonction de la fréquence et de la température.Un premier diviseur de tension 306 détermine la limite supérieure du premier comparateur 302, alors qu'un second diviseur de tension 308 détermine la limite inférieure du second comparateur 304. Le comparateur 302 génère un signal de niveau logique haut (alimentation) lorsque la tension de commande, Vctri, est inférieure à la limite supérieure.
Lorsque la tension de commande est plus élevée que la limite supérieure, le premier comparateur 302 génère un niveau logique bas (masse). Un second comparateur 304 génère un niveau logique haut lorsque la tension de commande, Vctri, est plus élevée que la limite inférieure et un signal de niveau logique bas dans tous les autres cas. La porte ET inversé 310 génère un niveau logique bas uniquement lorsque les deux entrées sont hautes, lorsque la tension de commande, VCtrlt se situe entre les limites supérieure et inférieure. Cela indique que le synthétiseur 100 est asservi à une fréquence. Lorsque la sortie de la porte ET inversé 310 est un niveau logique haut, le synthétiseur 100 n'est pas asservi.
Bien que le détecteur d'asservissement 300 ait été décrit par une approche analogique, une réalisation numérique peut également être obtenue en échantillonnant les flancs du signal d'erreur 108 à la sortie du comparateur de phase 104. Cette technique d'échantillonnage numérique est décrite dans le brevet américain nO 4 764 737 de Raatz, intitulé "Frequency
Synthesizer Having Phase Detector with Optimal Steering and Level-Type Lock Indication" et est jointe pour référence. Dans cette réalisation, les plages de fréquence des oscillateurs commandés en tension augmentent, de préférence, de manière monotone, et en échantillonnant les flancs du signal d'erreur 108, des conditions hors asservissement positives ou négatives peuvent être déterminées.Cela permet au circuit de commande 114 d'exécuter une recherche non séquentielle dans le groupement d'oscillateurs commandés en tension 112, en sautant plusieurs circuits d'oscillateurs commandés en tension à la fois, lorsqu'une condition de non-asservissement se produit. Ainsi, il est inutile que chaque circuit d'oscillateur commandé en tension soit activé pour déterminer des conditions hors plage. De nombreux autres procédés de détection d'asservissement, proposés par la technique, peuvent aussi être employés pour déterminer des conditions d'asservissement ou de non-asservissement du synthétiseur de fréquences.
Synthesizer Having Phase Detector with Optimal Steering and Level-Type Lock Indication" et est jointe pour référence. Dans cette réalisation, les plages de fréquence des oscillateurs commandés en tension augmentent, de préférence, de manière monotone, et en échantillonnant les flancs du signal d'erreur 108, des conditions hors asservissement positives ou négatives peuvent être déterminées.Cela permet au circuit de commande 114 d'exécuter une recherche non séquentielle dans le groupement d'oscillateurs commandés en tension 112, en sautant plusieurs circuits d'oscillateurs commandés en tension à la fois, lorsqu'une condition de non-asservissement se produit. Ainsi, il est inutile que chaque circuit d'oscillateur commandé en tension soit activé pour déterminer des conditions hors plage. De nombreux autres procédés de détection d'asservissement, proposés par la technique, peuvent aussi être employés pour déterminer des conditions d'asservissement ou de non-asservissement du synthétiseur de fréquences.
Il peut aussi être souhaitable qu'un régisseur (non représenté) stocke des informations, comme par exemple l'oscillateur commandé en tension actuellement asservi à une fréquence. Ainsi, lorsque le circuit de commande 114 est de nouveau déclenché, il peut répondre en lançant une recherche non séquentielle à partir du dernier oscillateur commandé en tension activé et asservi à une fréquence. En relançant la recherche à partir du dernier oscillateur commandé en tension activé, on peut réduire potentiellement les temps d'asservissement.
La figure 4 représente un diagramme séquentiel d'un processus itératif 400 pour le contrôle d'une plage d'accord d'un oscillateur commandé en tension dans un synthétiseur de fréquences selon la présente invention.
L'étape 402 correspond au démarrage du processus itératif 400, en réinitialisant tous les circuits de commande des oscillateurs commandés en tension, l'étape 404 règle un compteur sur une valeur prédéterminée, dans ce cas sur une valeur nulle (i = 0) et l'étape 406 incrémente le compteur d'une valeur déterminée, dans ce cas d'un incrément de 1. L'étape 408 active l'oscillateur commandé en tension VCOi, puis retarde l'horloge d'une durée prédéterminée, par exemple de 100 microsecondes, à l'étape 410. L'étape 412 détermine si une condition d'asservissement est détectée et, dans ce cas, met fin au processus itératif à l'étape 414. Si aucune condition d'asservissement n'est détectée à l'étape 412, une condition hors plage est alors vérifiée à l'étape 416.
Cette étape 416 détermine si une condition hors plage est présente, en comparant le compteur à un seuil prédéterminé. Si une condition hors plage est détectée, l'oscillateur commandé en tension actuellement activé est désactivé à l'étape 418 et le processus itératif est arrêté à l'étape 420. Si aucune condition hors plage n'est déterminée à l'étape 416, l'oscillateur commandé en tension actuellement activé est désactivé à l'étape 422 et le processus itératif revient à l'étape 406, où le compteur est incrémenté, afin d'activer un nouvel oscillateur commandé en tension à l'étape 408. Lorsque les plages d'accord d'un oscillateur et de l'oscillateur suivant se chevauchent partiellement, le résultat du processus itératif est une plage d'accord à large bande d'oscillateur commandé en tension, dans laquelle le synthétiseur de fréquences peut être asservi.
Comme il a été précédemment décrit, il peut aussi être souhaitable d'exécuter une séquence dans les oscillateurs commandés en tension de manière non séquentielle, en sautant même plusieurs oscillateurs commandés en tension à la fois. Le processus itératif 400 peut être adapté pour répondre à des conditions de nonasservissement positives et négatives, afin de permettre la recherche non séquentielle dans les oscillateurs commandés en tension. Ainsi, le processus itératif peut être adapté pour répondre aux exigences d'une application spécifique.
Bien que le mode de réalisation préféré de l'invention ait été illustré et décrit, il est évident que l'invention n'est pas limitée à celui-ci. Bien que le mode de réalisation préféré du circuit du synthétiseur 100 montre des circuits d'oscillateurs commandés en tension séparés, couplés en parallèle à partir du circuit de commande d'oscillateur commandé en tension 114, une autre approche pourrait inclure un oscillateur commandé en tension unique avec des interrupteurs à plusieurs broches ou des plages d'accord par diode varicap, pour fournir une pluralité de fréquences d'accord d'oscillateur commandé en tension sélectionnable. Cet autre mode de réalisation du synthétiseur de fréquences est représenté sur la figure 5 des dessins joints. Dans la mesure du possible, les mêmes références ont été utilisées sur les figures 1 et 5. Selon cet autre mode de réalisation, le synthétiseur de fréquences 500 comprend un circuit de commande d'oscillateur commandé en tension 114 et un circuit de détection d'asservissement 118 pour contrôler une boucle à phase asservie, constituée d'un comparateur de phase 104, d'un filtre de boucle 110, d'un diviseur de boucle 106 et un oscillateur commandé en tension variable (VCO) 502, ayant de préférence une sélection de bande à n binaires. L'oscillateur commandé en tension variable 502 est représenté plus en détail sur le schéma du circuit électronique de la figure 6. Là encore, selon la présente invention, le circuit de commande d'oscillateur commandé en tension 114 assure la sélection automatique d'une fréquence d'oscillateur commandé en tension, parmi une pluralité de plages de fréquence d'oscillateurs commandés en tension sélectionnables au sein du synthétiseur 500.En déterminant des conditions non asservies et en utilisant ces conditions pour contrôler une pluralité de plages de fréquence d'oscillateurs commandés en tension sélectionnables, le synthétiseur 500 dispose d'une large plage d'accord globale.
En référence à la figure 6, un oscillateur commandé en tension variable 502 comprend, en général, des condensateurs 612, une diode varicap 608, un résonateur 610, un transistor 614 et un récepteur de courant 616. Un circuit de polarisation supplémentaire a été omis pour simplifier la description. Selon cet autre mode de réalisation de l'invention, un oscillateur commandé en tension variable 502 comprend, en outre, des interrupteurs 604, de préférence des transistors à effet de champ (FET), qui sont activés par les lignes de sélection sell - seln à partir du circuit de commande d'oscillateur commandé en tension 114. Les transistors
FET engagent de manière sélective des condensateurs (C par C x 2n) 606, soit individuellement, soit en combinaisons, afin de fournir au synthétiseur 500 diverses plages d'accord sélectionnables.Le circuit de commande d'oscillateur commandé en tension 114 de la figure 1 peut être réalisé de façon à fournir les sorties à n binaires pour sélectionner les accès (sell - sels), en opposition à la sortie à un seul binaire décrite dans le mode de réalisation de la figure 2. Ainsi, l'unique oscillateur commandé en tension variable 502 assure un accord précis sur une large plage de fréquences d'accord sélectionnables, auxquelles le synthétiseur 500 peut être asservi.
FET engagent de manière sélective des condensateurs (C par C x 2n) 606, soit individuellement, soit en combinaisons, afin de fournir au synthétiseur 500 diverses plages d'accord sélectionnables.Le circuit de commande d'oscillateur commandé en tension 114 de la figure 1 peut être réalisé de façon à fournir les sorties à n binaires pour sélectionner les accès (sell - sels), en opposition à la sortie à un seul binaire décrite dans le mode de réalisation de la figure 2. Ainsi, l'unique oscillateur commandé en tension variable 502 assure un accord précis sur une large plage de fréquences d'accord sélectionnables, auxquelles le synthétiseur 500 peut être asservi.
Sur la figure 7, un moyen de communication, comme un émetteur-récepteur radio 700 est représenté. L'émetteurrécepteur radio 700 comprend un émetteur classique, un récepteur et des circuits de contrôle pour la transmission et la réception des informations. De préférence, l'émetteur-récepteur radio 700 comprend un synthétiseur de fréquences, ayant une plage d'accord d'oscillateur commandé en tension sélectionnable, comme décrit par l'invention. Ainsi, l'émetteur-récepteur radio 700 offre une large plage de fréquence d'accord, grâce à laquelle on obtient des liaisons de télécommunications.
D'autres moyens de communication, comme les téléviseurs et les téléphones cellulaires, peuvent également bénéficier des améliorations apportées par le synthétiseur de fréquences ayant des plages d'accord sélectionnables décrites par la présente invention.
En conséquence, des synthétiseurs de fréquences à large bande peuvent désormais être obtenus en réalisant et en contrôlant plusieurs oscillateurs commandés en tension ou un unique oscillateur commandé en tension variable, comme décrit par la présente invention. En utilisant un groupement d'oscillateurs commandés en tension ou un unique oscillateur commandé en tension variable et en déterminant les conditions de nonasservissement, la détermination des caractéristiques et les opérations d'ajustage de chaque oscillateur commandé en tension ne sont plus aussi indispensables. Grâce au processus itératif de contrôle d'une plage d'accord d'oscillateur commandé en tension, tel qu'il est décrit par la présente invention, un unique synthétiseur intégré peut couvrir une plus large gamme d'applications de télécommunications et, donc, est beaucoup plus porteur sur la marché que les synthétiseurs utilisés jusqu'à présent.
Les spécialistes de la technique verront que de nombreux autres modifications, changements, variations, substitutions ou équivalents peuvent être réalisés, tout en restant dans l'esprit et l'étendue de la présente invention, telle qu'elle est définie dans les revendications jointes.
Claims (10)
1. Circuit d'accord d'oscillateur commandé en tension (VCO) pour un synthétiseur de fréquences, comprenant un circuit de commande d'oscillateur commandé en tension fournissant des signaux de sélection ; et une pluralité de circuits d'oscillateurs commandés en tension répondant aux signaux de sélection pour générer alternativement des fréquences de sortie, jusqu'à ce qu'un circuit de la pluralité de circuits d'oscillateurs commandés en tension asservisse une fréquence.
2. Circuit d'accord d'oscillateur commandé en tension (VCO), selon la description de la revendication 1, dans lequel la pluralité de circuits d'oscillateurs commandés en tension fournit une pluralité de plages d'accord se chevauchant, en réponse aux signaux de sélection.
3. Boucle à phase asservie (PLL) pour un synthétiseur de fréquences, comprenant un oscillateur de référence fournissant un premier signal d'entrée de fréquence ; un comparateur de phase pour comparer la phase du premier signal d'entrée de fréquence à celle d'un second signal d'entrée de fréquence et pour générer un signal d'erreur; un filtre de boucle couplé audit comparateur de phase, ledit filtre de boucle fournissant une tension de commande en réponse au signal d'erreur une pluralité de circuits d'oscillateurs commandés en tension (VCO) recevant la tension de commande un circuit de commande d'oscillateur commandé en tension pour activer et désactiver individuellement chaque circuit de la pluralité de circuits d'oscillateurs commandés en tension, chaque circuit de ladite pluralité de circuits d'oscillateurs commandés en tension générant individuellement une fréquence de sortie en réponse à l'activation un circuit de détection d'asservissement pour déterminer, par rapport à la tension de commande, si le synthétiseur de fréquences a asservi une fréquence par l'intermédiaire de l'un des circuits de la pluralité de circuits d'oscillateurs commandés en tension, ledit circuit de commande d'oscillateur commandé en tension cessant d'activer et de désactiver individuellement chaque circuit de la pluralité de circuits d'oscillateurs commandés en tension, lorsque le synthétiseur de fréquences a asservi une fréquence ; et un diviseur de boucle pour diviser chaque fréquence de sortie générée par une valeur prédéterminée et pour retourner une fréquence divisée au comparateur de phase, comme second signal d'entrée de fréquence.
4. Boucle à phase asservie (PLL) pour un synthétiseur de fréquences, telle qu'elle est décrite dans la revendication 3, dans laquelle le circuit de commande d'oscillateur commandé en tension comprend un moyen de retardement pour déterminer le temps de stabilisation de chaque circuit d'oscillateur commandé en tension individuellement activé.
5. Circuit d'accord d'oscillateur commandé en tension (VCO) pour un synthétiseur de fréquences, comprenant une pluralité d'oscillateurs commandés en tension, chacun fournissant des plages de fréquence différentes ou se chevauchant partiellement, chaque circuit de ladite pluralité d'oscillateurs commandés en tension générant une fréquence de sortie en réponse à son activation ; et un circuit de commande d'oscillateur commandé en tension activant et désactivant en alternance chaque circuit de ladite pluralité d'oscillateurs commandés en tension, pour fournir une plage d'accord dans laquelle le synthétiseur de fréquences peut asservir une fréquence.
6. Circuit d'accord d'oscillateur commandé en tension (VCO) pour un synthétiseur de fréquences, tel qu'il est décrit dans la revendication 5, dans lequel le synthétiseur de fréquences asservi une fréquence par l'intermédiaire de l'un des oscillateurs commandés en tension, alternativement activé, et le circuit de commande de l'oscillateur commandé en tension cesse d'activer et de désactiver alternativement la pluralité d'oscillateurs commandés en tension lorsque le synthétiseur de fréquences a asservi une fréquence.
7. Circuit d'accord d'oscillateur commandé en tension pour un synthétiseur de fréquences, tel qu'il est décrit dans la revendication 5, comprenant en outre un circuit de détection d'asservissement pour déterminer si le synthétiseur de fréquences a asservi une fréquence à l'aide d'un circuit de la pluralité d'oscillateurs commandés en tension, ledit circuit de détection d'asservissement générant un signal d'asservissement indiquant une condition d'asservissement ou de nonasservissement du synthétiseur de fréquences, ledit circuit de commande d'oscillateur commandé en tension activant et désactivant en alternance chacun des circuits de la pluralité d'oscillateurs commandés en tension lorsqu'une condition de non-asservissement est indiquée, et ledit circuit de commande d'oscillateur commandé en tension mettant fin à l'activation et la désactivation alternatives de la pluralité d'oscillateurs commandés en tension lorsqu'une condition d'asservissement est indiquée.
8. Procédé pour syntoniser un synthétiseur de fréquences pour asservir une fréquence, comprenant les étapes suivantes produire une tension de commande acheminer la tension de commande à la pluralité d'oscillateurs commandés en tension (VCO) ayant des plages de fréquence différentes, mais qui se chevauchent; activation et désactivation en alternance de chaque circuit de la pluralité de circuits d'oscillateurs commandés en tension produire, en alternance, une fréquence de sortie à partir de chaque circuit d'oscillateur commandé en tension alternativement désactivé, en réponse à la tension de commande déterminer si le synthétiseur de fréquences a asservi une fréquence par l'intermédiaire de chaque fréquence de sortie produite en alternance ; et cesser l'activation et la désactivation alternées de la pluralité de circuits d'oscillateurs commandés en tension, lorsque le synthétiseur de fréquences a asservi une fréquence.
9. Procédé pour syntoniser un synthétiseur de fréquences pour asservir une fréquence, selon la description de la revendication 8, dans lequel l'étape de détermination comprend l'étape d'accroissement de la durée entre deux activations de chacun des circuits de la pluralité de circuits d'oscillateurs commandés en tension.
10. Procédé pour syntoniser un synthétiseur de fréquences pour asservir une fréquence, selon la description de la revendication 8, dans lequel l'étape de détermination comprend en outre les étapes suivantes incrémentation d'un compteur lorsque le synthétiseur de fréquence ne parvient pas à asservir une fréquence avec la fréquence de sortie produite en alternance ; et la fin de l'activation et de la désactivation en alternance de la pluralité de circuits d'oscillateurs commandés en tension, lorsque le compteur atteint une limite prédéterminée de dépassement de capacité.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/523,452 US5686864A (en) | 1995-09-05 | 1995-09-05 | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2738425A1 true FR2738425A1 (fr) | 1997-03-07 |
| FR2738425B1 FR2738425B1 (fr) | 1999-02-26 |
Family
ID=24085071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9609146A Expired - Fee Related FR2738425B1 (fr) | 1995-09-05 | 1996-07-22 | Methode et appareil pour controler une plage d'accord d'un oscillateur commande en tension dans un synthetiseur de frequences |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5686864A (fr) |
| JP (1) | JPH11514511A (fr) |
| KR (1) | KR19990044392A (fr) |
| CN (1) | CN1195432A (fr) |
| BR (1) | BR9610115A (fr) |
| DE (1) | DE19681546T1 (fr) |
| FR (1) | FR2738425B1 (fr) |
| WO (1) | WO1997009786A1 (fr) |
Families Citing this family (137)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0153379B1 (ko) * | 1995-09-26 | 1998-11-16 | 김광호 | 디지탈 무선통신시스템의 업/다운컨버터용 전압제어발진기 |
| US6696879B1 (en) | 1996-05-13 | 2004-02-24 | Micron Technology, Inc. | Radio frequency data communications device |
| US6836468B1 (en) | 1996-05-13 | 2004-12-28 | Micron Technology, Inc. | Radio frequency data communications device |
| US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6774685B2 (en) | 1996-05-13 | 2004-08-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6249155B1 (en) * | 1997-01-21 | 2001-06-19 | The Connor Winfield Corporation | Frequency correction circuit for a periodic source such as a crystal oscillator |
| US6002280A (en) * | 1997-04-24 | 1999-12-14 | Mitsubishi Semiconductor America, Inc. | Adaptable output phase delay compensation circuit and method thereof |
| JPH10303747A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 複数周波数帯域ｐｌｌ周波数シンセサイザ |
| US5982812A (en) * | 1997-05-14 | 1999-11-09 | Intermec Ip Corp. | Method and apparatus for monitoring frequency synthesizer locking time |
| JPH1131966A (ja) * | 1997-06-03 | 1999-02-02 | Motorola Inc | 電圧制御発振器に関する装置および同調方法 |
| US6072371A (en) * | 1997-06-16 | 2000-06-06 | Trw Inc. | Quenchable VCO for switched band synthesizer applications |
| US6038276A (en) * | 1997-08-26 | 2000-03-14 | Dinh; Truong T. | Digital phase lock loop for non-continuous reference signal |
| US5909149A (en) * | 1997-08-29 | 1999-06-01 | Lucent Technologies, Inc. | Multiband phase locked loop using a switched voltage controlled oscillator |
| US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| FR2770702A1 (fr) * | 1997-11-04 | 1999-04-30 | Motorola Semiconducteurs | Oscillateur commande par tension du type multibande et procede associe de selection entre bandes de frequence |
| US5903195A (en) * | 1998-01-30 | 1999-05-11 | International Business Machines Corporation | Automatically ranging phase locked loop circuit for microprocessor clock generation |
| JP2944607B2 (ja) * | 1998-02-12 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | ディジタルｐｌｌ回路とクロックの生成方法 |
| DE19811104A1 (de) * | 1998-03-13 | 1999-09-16 | Thomson Brandt Gmbh | Verfahren zum automatischen Umschalten der Bandbereiche bei einem Tuner |
| EP0944171A1 (fr) * | 1998-03-17 | 1999-09-22 | Koninklijke Philips Electronics N.V. | Appareil électronique comportant un synthétiseur de fréquence et procédé pour régler un synthétiseur de fréquence |
| DE19823103C2 (de) * | 1998-05-22 | 2002-09-26 | Ericsson Telefon Ab L M | Mehrfachband-Frequenzgenerierung mit einer PLL-Schaltung |
| JP3250796B2 (ja) * | 1998-05-26 | 2002-01-28 | 松下電器産業株式会社 | 受信機 |
| US7035607B2 (en) | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
| US6147567A (en) * | 1998-05-29 | 2000-11-14 | Silicon Laboratories Inc. | Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications |
| US7221921B2 (en) | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
| US20030003887A1 (en) * | 1998-05-29 | 2003-01-02 | Lysander Lim | Radio-frequency communication apparatus and associated methods |
| US6233441B1 (en) | 1998-05-29 | 2001-05-15 | Silicon Laboratories, Inc. | Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6167245A (en) * | 1998-05-29 | 2000-12-26 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
| US6304146B1 (en) * | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
| US6150891A (en) | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
| US6311050B1 (en) | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
| US6327463B1 (en) | 1998-05-29 | 2001-12-04 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6137372A (en) | 1998-05-29 | 2000-10-24 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
| US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
| US7242912B2 (en) | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
| US7092675B2 (en) | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
| US6308055B1 (en) * | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
| US6226506B1 (en) | 1998-05-29 | 2001-05-01 | Silicon Laboratories, Inc. | Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications |
| US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
| US6023198A (en) * | 1998-06-08 | 2000-02-08 | Motorola, Inc. | Self-tuning and temperature compensated voltage controlled oscillator |
| US6011432A (en) * | 1998-07-23 | 2000-01-04 | Lucent Technologies Inc. | Continuous tuning of switched capacitor circuits using DC-isolated tuning elements |
| EP0977301B2 (fr) † | 1998-07-28 | 2019-01-02 | IPCom GmbH & Co. KG | Téléphone mobile |
| US6091304A (en) * | 1998-09-22 | 2000-07-18 | Lg Information & Communications, Ltd. | Frequency band select phase lock loop device |
| JP4083894B2 (ja) * | 1998-10-23 | 2008-04-30 | 株式会社ルネサステクノロジ | 位相同期ループ回路および電圧制御型発振器 |
| EP0999641B1 (fr) * | 1998-11-06 | 2004-02-18 | Robert Bosch Gmbh | Boucle commutable pour conversion vers le haut pour un étage d' émetteur d' un téléphone mobile |
| US6445039B1 (en) | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
| US6885275B1 (en) | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
| US6426680B1 (en) * | 1999-05-26 | 2002-07-30 | Broadcom Corporation | System and method for narrow band PLL tuning |
| US6985035B1 (en) | 1998-11-12 | 2006-01-10 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US6696898B1 (en) | 1998-11-12 | 2004-02-24 | Broadcom Corporation | Differential crystal oscillator |
| US7276970B2 (en) | 1998-11-12 | 2007-10-02 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US6285865B1 (en) | 1998-11-12 | 2001-09-04 | Broadcom Corporation | System and method for on-chip filter tuning |
| US6525609B1 (en) | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
| US7687858B2 (en) | 1999-01-15 | 2010-03-30 | Broadcom Corporation | System and method for ESD protection |
| US8405152B2 (en) | 1999-01-15 | 2013-03-26 | Broadcom Corporation | System and method for ESD protection |
| WO2000042659A2 (fr) | 1999-01-15 | 2000-07-20 | Broadcom Corporation | Systeme et procede de protection contre les decharges electrostatiques |
| US6785525B2 (en) * | 1999-05-21 | 2004-08-31 | Telefonaktiebolaget L M Ericsson (Publ) | Multiband frequency generation using a single PLL-circuit |
| US7696823B2 (en) | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| GB9916907D0 (en) * | 1999-07-19 | 1999-09-22 | Cambridge Silicon Radio Ltd | Variable oscillator |
| CA2380923C (fr) * | 1999-08-02 | 2008-04-01 | Qualcomm Incorporated | Procede et appareil pour oscillateur a bande multiple commande en tension avec immunite au bruit |
| US6509825B1 (en) * | 1999-09-24 | 2003-01-21 | Microchip Technology Incorporated | Integrated circuit device having a self-biased, single pin radio frequency signal input |
| US6188287B1 (en) | 1999-09-27 | 2001-02-13 | Motorola, Inc. | Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit |
| EP1104104A3 (fr) * | 1999-11-23 | 2003-05-14 | Koninklijke Philips Electronics N.V. | Procédé d'asservissement pour boucle à verrouillage de phase |
| US6194975B1 (en) | 1999-12-13 | 2001-02-27 | Motorola, Inc. | Dual band VCO with improved phase noise |
| GB2357645B (en) * | 1999-12-22 | 2003-11-19 | Nokia Mobile Phones Ltd | Voltage controlled oscillator assembly |
| US6731712B1 (en) * | 2000-02-04 | 2004-05-04 | Conexant Systems, Inc. | Fully integrated broadband tuner |
| EP1146640A1 (fr) * | 2000-04-10 | 2001-10-17 | Infineon Technologies AG | Circuit résonnant intégré à condensateurs accordables |
| US6323735B1 (en) | 2000-05-25 | 2001-11-27 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors |
| JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
| US7616705B1 (en) * | 2000-07-27 | 2009-11-10 | Sirf Technology Holdings, Inc. | Monolithic GPS RF front end integrated circuit |
| EP1189347A1 (fr) * | 2000-09-15 | 2002-03-20 | Texas Instruments France | Oscillateur commandé par une tension ajusté électroniquement |
| ATE309641T1 (de) * | 2000-09-15 | 2005-11-15 | Cit Alcatel | Spannungsgesteuerter oszillator mit automatischer mittenfrequenzeinstellung |
| EP1213840A1 (fr) * | 2000-12-07 | 2002-06-12 | Nokia Corporation | Emetteur-récepteur comprenant un circuit de boucle à verrouillage de phase |
| FI113112B (fi) * | 2000-12-22 | 2004-02-27 | Nokia Corp | Menetelmä oskillaattorin säätämiseksi |
| US6437652B1 (en) | 2000-12-29 | 2002-08-20 | Broadcom Corporation | Apparatus and method for reducing phase noise in oscillator circuits |
| JP3414382B2 (ja) * | 2001-01-09 | 2003-06-09 | 日本電気株式会社 | Ｐｌｌ回路及びその制御方法 |
| US6496075B2 (en) * | 2001-03-14 | 2002-12-17 | Ericsson Inc. | Automatic tuning of VCO |
| US7103127B2 (en) * | 2001-03-30 | 2006-09-05 | Skyworks Solutions, Inc. | System for controlling the frequency of an oscillator |
| US6621362B2 (en) | 2001-05-18 | 2003-09-16 | Broadcom Corporation | Varactor based differential VCO band switching |
| JP3795364B2 (ja) * | 2001-09-27 | 2006-07-12 | シャープ株式会社 | 集積回路および受信装置 |
| JP3832643B2 (ja) * | 2002-01-10 | 2006-10-11 | シャープ株式会社 | 高周波受信装置 |
| US6670833B2 (en) * | 2002-01-23 | 2003-12-30 | Intel Corporation | Multiple VCO phase lock loop architecture |
| US6661267B2 (en) | 2002-05-06 | 2003-12-09 | International Business Machines Corporation | Coarse calibration circuit using variable step sizes to reduce jitter and a dynamic course calibration (DCC) circuit for a 2 GHz VCO |
| JP2003347844A (ja) * | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | 電圧制御発振器、ｐｌｌ回路及び半導体装置 |
| US6952141B1 (en) | 2002-07-15 | 2005-10-04 | Rf Magic, Inc. | VCO control circuit and method of operation |
| AU2003244959A1 (en) * | 2002-07-31 | 2004-02-25 | International Business Machines Corporation | Phase-locked-loop circuit and method |
| JP2004120515A (ja) * | 2002-09-27 | 2004-04-15 | Oki Electric Ind Co Ltd | フェーズロックループ回路 |
| US6778024B2 (en) * | 2002-11-14 | 2004-08-17 | Gennum Corporation | Dynamically trimmed voltage controlled oscillator |
| KR100519482B1 (ko) * | 2002-11-30 | 2005-10-07 | 인티그런트 테크놀로지즈(주) | 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기 |
| US6788155B2 (en) * | 2002-12-31 | 2004-09-07 | Intel Corporation | Low gain phase-locked loop circuit |
| US6774732B1 (en) | 2003-02-14 | 2004-08-10 | Motorola, Inc. | System and method for coarse tuning a phase locked loop (PLL) synthesizer using 2-PI slip detection |
| WO2004075412A2 (fr) * | 2003-02-14 | 2004-09-02 | Mcdonald James J Iii | Circuit de linearisation de gain d'un oscillateur commande en tension sur une large gamme de frequences |
| US8934597B2 (en) * | 2003-03-12 | 2015-01-13 | Infineon Technologies Ag | Multiple delay locked loop integration system and method |
| EP1460762B1 (fr) * | 2003-03-18 | 2008-11-05 | Texas Instruments Incorporated | Méthode d'ajustage rapide et précis pour oscillateur commandé en tension |
| US7109763B1 (en) * | 2003-03-26 | 2006-09-19 | Cypress Semiconductor, Corp. | Phase locked loop operable over a wide frequency range |
| US7180334B2 (en) * | 2003-04-03 | 2007-02-20 | Altera Corporation | Apparatus and method for decreasing the lock time of a lock loop circuit |
| US20040246039A1 (en) * | 2003-06-03 | 2004-12-09 | Chi-Ming Hsiao | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit |
| US7015742B2 (en) * | 2003-06-20 | 2006-03-21 | Media Tek Inc. | Switched capacitor circuit capable of eliminating clock feedthrough by complementary control signals for digital tuning VCO |
| US7205848B2 (en) * | 2003-09-10 | 2007-04-17 | Gennum Corporation | System and method for reducing the lock time of a phase locked loop circuit |
| TWI289977B (en) * | 2003-09-17 | 2007-11-11 | Genesys Logic Inc | Frequency lock method for ultra-wide band, and the associated devices thereof |
| CA2460285C (fr) * | 2003-10-17 | 2008-12-16 | Vcom Inc. | Methode et appareil de synthese fractionnaire de signaux rf |
| US6954091B2 (en) * | 2003-11-25 | 2005-10-11 | Lsi Logic Corporation | Programmable phase-locked loop |
| JP3917592B2 (ja) * | 2004-01-26 | 2007-05-23 | 松下電器産業株式会社 | 周波数シンセサイザ |
| EP1564890A1 (fr) * | 2004-02-13 | 2005-08-17 | Ecole Polytechnique Federale De Lausanne | Procédé et appareil d'autocalibration analogique pour une boucle à phase asservie à faible bruit, rapide et avec une gamme de verrouillage étendue |
| US7227386B2 (en) * | 2004-03-03 | 2007-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase locked loop lock-detection circuit |
| US7747237B2 (en) * | 2004-04-09 | 2010-06-29 | Skyworks Solutions, Inc. | High agility frequency synthesizer phase-locked loop |
| US7102454B2 (en) * | 2004-08-04 | 2006-09-05 | Via Technologies, Inc. | Highly-linear signal-modulated voltage controlled oscillator |
| US7126393B2 (en) * | 2004-08-20 | 2006-10-24 | Micron Technology, Inc. | Delay circuit with reset-based forward path static delay |
| US7439592B2 (en) | 2004-12-13 | 2008-10-21 | Broadcom Corporation | ESD protection for high voltage applications |
| DE102004059987B4 (de) * | 2004-12-13 | 2010-09-30 | Infineon Technologies Ag | Spannungsgesteuerte Oszillatorschaltung mit analoger und digitaler Ansteuerung und phasenverriegelte Regelschleife mit einer solchen Oszillatorschaltung |
| US7505238B2 (en) | 2005-01-07 | 2009-03-17 | Agnes Neves Woo | ESD configuration for low parasitic capacitance I/O |
| US7746181B1 (en) | 2005-01-28 | 2010-06-29 | Cypress Semiconductor Corporation | Circuit and method for extending the usable frequency range of a phase locked loop (PLL) |
| US7102446B1 (en) * | 2005-02-11 | 2006-09-05 | Silicon Image, Inc. | Phase lock loop with coarse control loop having frequency lock detector and device including same |
| US7936229B2 (en) * | 2005-08-11 | 2011-05-03 | Texas Instruments Incorporated | Local oscillator incorporating phase command exception handling utilizing a quadrature switch |
| US7423492B2 (en) * | 2005-10-20 | 2008-09-09 | Honeywell International Inc. | Circuit to reset a phase locked loop after a loss of lock |
| US7239188B1 (en) * | 2005-11-01 | 2007-07-03 | Integrated Device Technology, Inc. | Locked-loop integrated circuits having speed tracking circuits therein |
| US7812679B2 (en) * | 2005-11-29 | 2010-10-12 | Motorola, Inc. | Multi-band frequency generation method and apparatus |
| KR100849222B1 (ko) * | 2006-04-10 | 2008-07-31 | 삼성전자주식회사 | 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치 |
| US7746179B1 (en) | 2006-09-13 | 2010-06-29 | Rf Micro Devices, Inc. | Method and apparatus for selecting a frequency generating element |
| US7538624B2 (en) * | 2006-12-27 | 2009-05-26 | Fujitsu Media Devices Limited | Oscillator having multiple oscillation units |
| US7692497B2 (en) * | 2007-02-12 | 2010-04-06 | Analogix Semiconductor, Inc. | PLLS covering wide operating frequency ranges |
| US7940140B2 (en) * | 2008-06-03 | 2011-05-10 | Lsi Corporation | Self-calibrated wide range LC tank voltage-controlled oscillator (VCO) system with expanded frequency tuning range and method for providing same |
| JP5198316B2 (ja) * | 2009-02-19 | 2013-05-15 | 富士通セミコンダクター株式会社 | Ｐｌｌ回路及び発振装置 |
| JP2010206453A (ja) * | 2009-03-03 | 2010-09-16 | Renesas Electronics Corp | Ｐｌｌ回路、送受信器及び携帯情報端末 |
| US8183948B2 (en) * | 2009-09-13 | 2012-05-22 | International Business Machines Corporation | Ultra-compact PLL with wide tuning range and low noise |
| KR101264729B1 (ko) * | 2009-12-31 | 2013-05-15 | 엘지디스플레이 주식회사 | 위상 동기 루프의 지터 검출 방법 및 장치 |
| US8319564B2 (en) | 2010-03-26 | 2012-11-27 | Altera Corporation | Integrated circuits with configurable inductors |
| US8698565B2 (en) * | 2010-06-02 | 2014-04-15 | Skyworks Solutions, Inc. | Dynamic voltage-controlled oscillator calibration and selection |
| US8237510B2 (en) * | 2010-08-18 | 2012-08-07 | International Business Machines Corporation | Implementing phase locked loop (PLL) with enhanced locking capability with a wide range dynamic reference clock |
| US8570107B2 (en) * | 2011-04-01 | 2013-10-29 | Mediatek Singapore Pte. Ltd. | Clock generating apparatus and frequency calibrating method of the clock generating apparatus |
| US8456244B2 (en) | 2011-05-03 | 2013-06-04 | Skyworks Solutions, Inc. | Apparatus and methods for adjusting voltage controlled oscillator gain |
| CN102857221B (zh) * | 2011-06-30 | 2017-07-21 | 中兴通讯股份有限公司 | 锁相环、宽带发射机及宽带发射机的载波泄露校准方法 |
| US8508308B2 (en) * | 2011-09-01 | 2013-08-13 | Lsi Corporation | Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage |
| CN102522985B (zh) * | 2011-12-31 | 2014-02-19 | 杭州士兰微电子股份有限公司 | 锁相环及其压控振荡器 |
| US9455666B2 (en) * | 2015-02-13 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple frequency LC voltage controlled oscillator scheme |
| CN104702279A (zh) * | 2015-03-17 | 2015-06-10 | 东南大学 | 一种锁相环频率合成器 |
| EP3096460B1 (fr) * | 2015-05-20 | 2019-11-06 | Nxp B.V. | Boucle à verrouillage de phase avec détecteur de verrouillage |
| CN109547019B (zh) * | 2018-11-15 | 2021-01-19 | 西安交通大学 | 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2104742A (en) * | 1981-09-01 | 1983-03-09 | Tektronix Inc | Phase lock circuit |
| DE3313868A1 (de) * | 1982-04-22 | 1983-11-10 | International Standard Electric Corp., 10022 New York, N.Y. | Spannungsgesteuerter oszillator |
| JPS59218045A (ja) * | 1983-05-25 | 1984-12-08 | Yaesu Musen Co Ltd | Ｐｌｌ回路 |
| US4590602A (en) * | 1983-08-18 | 1986-05-20 | General Signal | Wide range clock recovery circuit |
| WO1989006456A1 (fr) * | 1988-01-07 | 1989-07-13 | Motorola, Inc. | Synthetiseur de frequences de basse tension et faible puissance |
| US5389898A (en) * | 1992-06-22 | 1995-02-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop having plural selectable voltage controlled oscillators |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4270213A (en) * | 1979-06-11 | 1981-05-26 | Motorola, Inc. | Sequential channel selector system |
| US4574243A (en) * | 1984-01-03 | 1986-03-04 | Motorola, Inc. | Multiple frequency digital phase locked loop |
| US4714899A (en) * | 1986-09-30 | 1987-12-22 | Motorola, Inc. | Frequency synthesizer |
| US4764737A (en) * | 1987-11-20 | 1988-08-16 | Motorola, Inc. | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication |
-
1995
- 1995-09-05 US US08/523,452 patent/US5686864A/en not_active Expired - Lifetime
-
1996
- 1996-07-22 FR FR9609146A patent/FR2738425B1/fr not_active Expired - Fee Related
- 1996-08-21 KR KR1019980701636A patent/KR19990044392A/ko not_active Application Discontinuation
- 1996-08-21 BR BR9610115A patent/BR9610115A/pt not_active Application Discontinuation
- 1996-08-21 CN CN96196769A patent/CN1195432A/zh active Pending
- 1996-08-21 JP JP9511250A patent/JPH11514511A/ja active Pending
- 1996-08-21 WO PCT/US1996/013731 patent/WO1997009786A1/fr not_active Application Discontinuation
- 1996-08-21 DE DE19681546T patent/DE19681546T1/de not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2104742A (en) * | 1981-09-01 | 1983-03-09 | Tektronix Inc | Phase lock circuit |
| DE3313868A1 (de) * | 1982-04-22 | 1983-11-10 | International Standard Electric Corp., 10022 New York, N.Y. | Spannungsgesteuerter oszillator |
| JPS59218045A (ja) * | 1983-05-25 | 1984-12-08 | Yaesu Musen Co Ltd | Ｐｌｌ回路 |
| US4590602A (en) * | 1983-08-18 | 1986-05-20 | General Signal | Wide range clock recovery circuit |
| WO1989006456A1 (fr) * | 1988-01-07 | 1989-07-13 | Motorola, Inc. | Synthetiseur de frequences de basse tension et faible puissance |
| US5389898A (en) * | 1992-06-22 | 1995-02-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop having plural selectable voltage controlled oscillators |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 009, no. 089 (E - 309) 18 April 1985 (1985-04-18) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2738425B1 (fr) | 1999-02-26 |
| JPH11514511A (ja) | 1999-12-07 |
| DE19681546T1 (de) | 1998-08-20 |
| KR19990044392A (ko) | 1999-06-25 |
| US5686864A (en) | 1997-11-11 |
| CN1195432A (zh) | 1998-10-07 |
| WO1997009786A1 (fr) | 1997-03-13 |
| BR9610115A (pt) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2738425A1 (fr) | Methode et appareil pour controler une plage d'accord d'un oscillateur commande en tension dans un synthetiseur de frequences | |
| CH675512A5 (fr) | ||
| EP3573241B1 (fr) | Oscillateur de référence à rapport cyclique variable, synthétiseur de fréquence et récepteur de signaux avec l'oscillateur de référence | |
| FR2554994A1 (fr) | Dispositif de generation d'une frequence fractionnaire d'une frequence de reference | |
| FR2696299A1 (fr) | Circuit de synthétiseur de fréquence à boucle à verrouillage de phase. | |
| FR2898743A1 (fr) | Compteur avec circuit de correction | |
| EP0746114A1 (fr) | Dispositif d'émission radio à modulation de fréquence | |
| CN112242842A (zh) | 包括子采样电路的锁相环（pll）电路和时钟发生器 | |
| US5986514A (en) | Self-biased voltage controlled oscillator (VCO) method and apparatus | |
| FR2798019A1 (fr) | Synthetiseur de frequences a boucle de phase | |
| FR2840469A1 (fr) | Boucle a verrouillage de phase | |
| FR2530898A1 (fr) | Dispositif d'accord a boucle a verrouillage de phase | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| FR2471703A1 (fr) | Circuit a boucle verrouillee en phase | |
| US20130015896A1 (en) | Phase-locked loop apparatus and tuning voltage providing circuit thereof | |
| FR2775398A1 (fr) | Appareil de division de frequence a deux modules et a compteur unique | |
| EP1710916B1 (fr) | Boucle à asservissement de phase | |
| EP0526359B1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| EP1133060B1 (fr) | Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale | |
| FR2552955A1 (fr) | Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase | |
| EP1411638B1 (fr) | Procédé et dispositif de génération d'un signal ayant une fréquence égale au produit d'une fréquence de référence par un nombre réel | |
| EP1211811A1 (fr) | Dispositif de comparaison de fréquences à faible inertie temporelle | |
| FR2964809A1 (fr) | Dispositif et procede de generation d'un signal de frequence parametrable | |
| FR2788639A1 (fr) | Perfectionnements relatifs a la correction d'alignement de demodulateur dans des syntoniseurs | |
| EP0991194B1 (fr) | Procédé et dispositif de génération d'un signal d'horloge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |