FR2552955A1 - Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase - Google Patents
Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase Download PDFInfo
- Publication number
- FR2552955A1 FR2552955A1 FR8413586A FR8413586A FR2552955A1 FR 2552955 A1 FR2552955 A1 FR 2552955A1 FR 8413586 A FR8413586 A FR 8413586A FR 8413586 A FR8413586 A FR 8413586A FR 2552955 A1 FR2552955 A1 FR 2552955A1
- Authority
- FR
- France
- Prior art keywords
- signal
- oscillator
- frequency
- phase
- zero crossing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Abstract
L'INVENTION CONCERNE UN PROCEDE ET UN CIRCUIT POUR COMMANDER LA FREQUENCE D'UN OSCILLATEUR 10 PAR RAPPORT A UNE FREQUENCE DE REFERENCE EN VUE D'ASSURER RAPIDEMENT LE VERROUILLAGE DE PHASE AVEC LE SIGNAL DE REFERENCE. SELON L'INVENTION, ON DETECTE, AU MOYEN D'UN DETECTEUR 26, LE PASSAGE PAR ZERO D'UN SIGNAL DE SORTIE DE L'OSCILLATEUR 10, ON MET EN ROUTE LE SIGNAL DE REFERENCE 22 DANS UN DELAI PREDETERMINE, ON COMPARE AU MOYEN D'UN DETECTEUR DE PHASE 12 LA PHASE DES DEUXSIGNAUX, ET ON REGLE LA FREQUENCE DE L'OSCILLATEUR EN SE BASANT SUR LA DIFFERENCE DE PHASE. L'INVENTION EST APPLICABLE NOTAMMENT AUX COMMANDES AVEC BOUCLE D'ASSERVISSEMENT DE PHASE.
Description
4 2552955
"Procédé de commande de la fréquence d'un oscillateur et circuit
de commande à boucle d'asservissement de phase".
L'invention a pour objet la commande de la fréquence d'un oscillateur à onde sinusoïdale par rapport à la fréquence d'un signal de référence, et plus précisément un procédé de commande, ainsi qu'un circuit de commande à boucle d'asservissement de phase. Dans une source de signal à onde sinusoïdale de fréquence variable, il est souhaitable de produire un signal 10 de sortie à onde sinusoïdale présentant une distorsion minimale pour établir et maintenir de façon précise la fréquence du signal et pour assurer la stabilité de la fréquence aussi rapidement que possible après le réglage de cette fréquence Des oscillateurs de configurations diverses, notamment, en régime varia15 ble, des oscillateurs à résistances et condensateurs, peuvent
être utilisés pour produire un signal de sortie à onde sinusoidale de haute qualité, c'est-à-dire à faible distorsion Cependant, la fréquence de tels oscillateurs n'est pas particulièrement stable car elle est affectée par les variations des carac20 téristiques des composants dues aux variations de température.
Un moyen pour établir et maintenir de façon précise la fréquence d'un tel oscillateur consiste à prévoir un circuit de commande à boucle d'asservissement de phase qui règle la fréquence de l'oscillateur par rapport à la fréquence d'un signal de référence 25 dont l'onde a une forme rectangulaire au lieu d'avoir une forme sinusoidale, mais dont la fréquence présente un haut degré de stabilité Les circuits de commande de fréquence d'oscillateurs de ce type sont bien connus, la fréquence de l'oscillateur étant commandée par tension en fonction de l'intégrale de la
différence de phase entre le signal de sortie de l'oscillateur et le signal de fréquence de référence.
Un problème que l'on rencontre avec les oscillateurs commandés par boucle d'asservissement de phase est qu'aux basses fréquences, par exemple à 10 herts, le temps né35 cessaire pour que la boucle d'asservissement de phase bloque le 2. signal de l'oscillateur en phase avec le signal de référence peut être important Le temps nécessaire pour obtenir le blocage augmente lorsque l'étendue de la plage de syntonisation du circuit de commande de l'oscillateur diminue Une étendue de syntonisation li5 mitée est cependant souhaitable parce que le bruit de modulation de fréquence introduit dans le signal de sortie de l'oscillateur, en raison du bruit dans la boucle d'asservissement de phase, augmente lorsque l'étendue de syntonisation du circuit de commande augmente Il est donc utile de créer un procédé de commande de la fréquence d'un oscillateur et un circuit de mise en oeuvre qui assurent rapidement le blocage de phase entre le signal de sortie
de l'oscillateur et un signal de fréquence de référence.
La présente invention a pour but de résoudre le problème mentionné précédemment et concerne à cet effet, un 15 procédé du type ci-dessus caractérisé en ce que l'on détecte le passage par zéro d'un signal de sortie de l'oscillateur, on met en route le signal de fréquence de référence avec une phase initiale égale à zéro dans un délai prédéterminé après le passage par zéro, on compare la phase du signal de sortie de l'oscillateur 20 à la phase du signal de référence et, on règle la fréquence de l'oscillateur en se basant sur la différence entre la phase du signal de sortie de l'oscillateur et la phase du signal de référence pour réduire le plus possible toute différence de phase entre le signal
de sortie de l'oscillateur et le signal de référence.
Conformément à l'invention, l'origine de la phase du signal de fréquence de référence correspond donc, avec une tolérance prédéterminée, à la phase du signal de référence bloqué à l'instant o le signal de référence commence C'est ce qui est effectué en détectant un passage par zéro du signal de l'os30 cillateur et en faisant commencer le signal de référence avec une
phase initiale sensiblement égale à zéro coïncidant avec le passage par zéro du signal de l'oscillateur.
L'invention concerne également un circuit pour la mise en oeuvre du procédé, caractérisé en ce qu'ilcomporte 35 des moyens de réglage agissant en fonction du signal de sortie de
*.3 2552955
l'oscillateur et du signal de référence pour envoyer à l'oscillateur un signal de commande de fréquence basé sur la phase du signal de sortie par rapport à la phase du signal de référence, et des moyens de détermination d'origine agissant en fonction du signal de sortie de l'oscillateur et d'un signal de détermination d'origine, pour mettre en route le signal de référence
avec une phase initiale égale à zéro dans un délai prédéterminé après un passage par zéro du signal de sortie de l'oscillateur.
Le circuit à boucle d'asservissement de phase 10 comporte un détecteur de différence de phase fonctionnant en réponse à une représentation par uneonde rectangulaire du signal de sortie de l'oscillateur, et à un signal de fréquence de référence à onde carrée, qui produit un signal d'erreur à onde rectangulaire représentatif de la différence de phase Le signal 15 d'erreur est transmis par l'intermédiaire d'un filtre de boucle pour produire un signal de commande destiné au réglage de la fréquence de l'oscillateur, le filtre de boucle convertissant le signal de sortie à onde rectangulaire du détecteur de phase
en un signal à tension continue, c'est-à-dire en un signal cor20 respondant à l'intégrale du signal de différence de phase.
L'invention crée un détecteur de passage par zéro répondant à la représentation par uneonde carrée du signal de l'oscillateur, un circuit inhibiteur du signal de commande et un circuit pour faire débuter la fréquence de réfé25 rance avec une phase initiale égale à zéro dans une période de
temps prédéterminée après le passage par zéro du signal de l'oscillateur.
Il y a au moins trois circonstances dans lesquelles il est nécessaire d'accorder la phase du signal de 30 référence à celle de l'oscillateur: 1 ) quand une nouvelle fréquence de l'oscillateur est choisie (cas usuel); 2 ) quand il y a une perturbation dans le signal de référence; 3 ') Lors d'une condition de démarrage ou de 4.
remise en route.
Lorsque l'une de ces circonstances survient, le signal de commande et le signal de référence sont arrêtés jusqu'à ce que soit détecté un passage par zéro du signal de l'oscillateur. 5 Lors de la détection du passage par zéro, le signal de commande est rétabli et le signal de référence est mis en route avec une phase sensiblement égale à zéro, avec une tolérence prédéterminée, en coincidence avec le passage par zéro Dans ces conditions, il
suffit que la boucle d'asservissement de phase règle la fréquence 10 de l'oscillateur pour qu'elle corresponde à la fréquence de référence.
Le signal de fréquence de référence est un signal à onde carrée créé et commandé par un circuit numérique La source de signal pour la fréquence de référence est un générateur d'im15 pulsions périodiques de stabilité élevée Ce générateur produit des impulsions à une fréquence fixe beaucoup plus élevée que la fréquence de référence La fréquence de référence est obtenue en réduisant la fréquence de la source par division, la fréquence de
référence étant établie de façon réglable par la valeur de divi20 sion.
Le signal de fréquence de source est toujours disponible En revanche, la fréquence de référence est mise en route en permettant au circuit diviseur de commencer à compter, de sorte que la fréquence de référence ne commence pas avec une 25 phase exactement égale à zéro par rapport au passage par zéro du signal de l'oscillateur Du point de vue pratique, l'erreur de phase est insignifiante en raison de la fréquence relativement
plus élevée du signal de la source.
En conséquence, l'invention consiste à créer un 30 procédé et un circuit permettant de stabiliser rapidement la fréqeunce d'un oscillateur sinusoidal à faible distorsion.
La présente invention crée ce procédé et ce circuit effectuant la stabilisation et la commande de la fréquence en utilisant une boucle d'asservissement de phase, dans laquelle 35 l'origine de la fréquence de référence est déterminée en la
2552955
faisant démarrer à la phase zéro dans un délai prédéterminé à la
suite d'un passage par zéro de la fréquence de l'oscillateur.
D'autres caractéristiques et avantages de l'invention ressortiront de la description ci-après et des dessins an5 nexés dans lesquels:
la Fig 1 est un schéma synoptique représentant un circuit de commande d'oscillateur conforme à la présente invention; les Fig 2 A à 2 F représentent des exemples de for10 mes d'ondes en divers emplacements du schéma de la Fig 1;
la Fig 3 est un schéma simplifié d'un exemple de réalisation préférentiel du circuit suivant la présente invention.
Conformément à la Fig 1, la fréquence d'un oscil15 lateur 10 à onde sinusoidale est commandée par une boucle d'asservissement de phase comportant un détecteur de phase 12 et un filtre de boucle 14 L'oscillateur peut utiliser l'un quelconque des
divers montages oscillateurs bien connus commandés par tension.
Cet oscillateur produit à sa sortie 16 un signal à onde sinusol20 dale présentant une distorsion minimale, la fréquence de ce signal pouvant être commandée par une entrée de tension variable Un tel montage correspond à un oscillateur bien connu à résistances et capacités à régime variable L'oscillateur 10 comporte également un circuit de type bien connu dans la technique pour produire un 25 signal de sortie 17 à onde rectangulaire dont la fréquence et la
phase correspondent à celles du signal de sortie sinusoïdal 16.
Le détecteur de phase 12 compare la phase du signal de sortie 17 à onde rectangulaire de l'oscillateur, arrivant par une première entrée 20, à un signal de référence à onde carrée 30 arrivant par une seconde entrée 22 Le détecteur de phase 12 produit ainsi à sa sortie 24 un signal d'erreur ayant une forme d'onde rectangulaire Le filtre de boucle 14 convertit le signal d'erreur à forme d'onde rectangulaire en un signal de commande à
courant continu destiné à être appliqué à l'entrée 18 de l'oscil35 lateur.
6. Bien qu'un oscillateur normal 10 du type décrit ne présente par luimême qu'une stabilité de fréquence peu satisfaisante pour un grand nombre d'applications, il produit effectivement un signal sinusoïdal à faible distorsion En même 5 temps, bien que le signal de fréquence de référence présente une forme d'onde carrée, un tel signal peut être produit avec une excellente stabilité de fréquence avec des techniques numériques
bien connues.
Le circuit de détermination d'origine suivant la 10 présente invention ajoute à la boucle d'asservissement de phase, un détecteur de passage par zéro 26, des moyens pour arrêter la production d'un signal d'erreur à la sortie 24 et, par suite, pour arrêter la production d'un signal de commande, et un circuit diviseur 28 pour produire, à partir d'une source de signal à im15 pulsions de fréquence déterminée, un signal de référence ayant une fréquence choisie Le détecteur de passage par zéro 26 reçoit
à une entrée 30, le signal à onde rectangulaire 17 de l'oscillateur, et à une entrée 32, un signal de détermination d'origine.
Lors de la réception du signal de détermination d'origine, le 20 détecteur 26 fournit à sa sortie 34 un signal d'inhibition qui arrive au détecteur de phase par une entrée 36 et au circuit diviseur 28 par une entrée 38 Le signal d'inhibition agit sur le détecteur de phase pour arrêter la production d'un signal d'erreur de phase et agit sur le circuit diviseur 28 pour qu'il arrête la 25 division,pour obtenir le signal de fréquence de référence, du signal de source de référence arrivant par l'entrée 40 Le signal
d'inhibition assure également la remise à zéro.
Après qu'un signal de détermination d'origine ait été produit, le détecteur de passage par zéro 26 attend le pre30 mier passage par zéro, en direction des valeurs positives, du signal de l'oscillateur Lorsque ce passage par zéro se produit, le détecteur 26 autorise le circuit diviseur 28 à commencer à compter à nouveau, et le détecteur de phase 12 à produire un signal d'erreur de phase Le circuit diviseur 28 commence à compter avec 35 une phase initiale égale à zéro, la première impulsion ayant lieu 7. dans une période prédéterminée très courte après qu'il ait été autorisé à compter, Il en est ainsi parce que, indépendamment de la valeur par laquelle le signal de la source de signal de référence est divisé, la fréquence de la source de signal de 5 référence est choisie suffisamment élevée pour que le délai entre la fin du signal d'inhibition et la première impulsion
comptée par le circuit diviseur soit compris dans une temps admissible après le passage par zéro du signal de l'oscillateur.
La fréquence de référence effectuée est déterminée par la fré10 quence de la source de signal de référence et un signal de sélection de fréquence envoyé à l'entrée 42 du circuit diviseur.
On va maintenant se référer aux figures 2 A à 2 F En premier lieu, la Fig 2 A représente la forme de l'onde du signal de détermination d'origine Le signal de sortie 16 de l'oscilla15 teur est représenté sur la Fig 2 B et la forme d'onde rectangulaire qui lui correspond est représentée sur la Fig 2 C La
Fig 2 D représente le signal d'inhibition qui est produit lorsqu'apparaît un signal de détermination d'origine et qui est annulé dès qu'a lieu le premier passage par zéro en direction des 20 valeurs positives après le signal de détermination d'origine.
Le Fig 2 E représente le signal de fréquence de référence qui débute au bout d'une très courte prériode, admissible, après le passage par zéro et qui dure jusqu'au signal de détermination d'origine suivant La Fig 2 F représente le signal de commande 25 à l'Entrée 18 de l'oscillateur, ce signal étant obtenu à partir du détecteur de phase 12 et du filtre à boucle (intégrateur) 14, lorsque l'oscillateur règle sa fréquence, pour supprimer la différence de phase entre le signal de référence et le signal de l'oscillateur. Dans le schéma de l'exemple de réalisation préférentiel de l'invention, représenté sur la Fig 3, le détecteur de passage par zéro comporte une bascule D 44 recevant à son entrée de commande le signal de détermination d'origine 32 et à son entrée d'horloge le signal de sortie à onde rectangulaire 17 de l'os35 cillateur Un circuit diviseur à décades à programme 46 reçoit 8. à son entrée de réarmement le signal de sortie Q de la bascule 44 et à son entrée d'horloge le signal 40 de la source de signal de référence Le détecteur de phase comporte des bascules D 48 et 50 La bascule 48 reçoit à son entrée d'horloge le signal de sor5 tie inversé du circuit diviseur et la bascule 50 reçoit à son entrée d'horloge le signal de sortie à onde rectangulaire 17 de
1 'oscillateur.
Lors de la réception d'un signal de détermination d'origine, la bascule 44 est actionnée, ce qui produit un signal d'in10 hibition provoquant le réarmement du circuit diviseur 46 Cela provoque également le réarmement du détecteur de phase, comme cela sera expliqué plus loin En conséquence, la production d'un signal de commande est arrêtée et le circuit diviseur est préparé pour qu'il fasse démarrer le signal de référence avec une 15 phase initiale égale à zéro Lors du passage par zéro suivant, en direction des valeurs positives, du signal à onde rectangulaire de l'oscillateur, la bascule 44 bascule, ce qui provoque l'extinction du signal d'inhibition Il est à noter que le circuit pourrait être modifié pour détecter le premier passage par zéro en direction des valeurs négatives, ou le premier passage par zéro dans une direction quelconque, sans s'écarter du cadre de
1 'invention.
Lorsque l'entrée d' horloge de la bascule 48 ou de la bascule 50 reçoit un flanc d'impulsion croissant, un signal de valeur élevée ou signal haut est 25 envoyé dans les sorties Q de la bascule considérée Lorsque les deux sorties Q fournissent des signaux de valeur élevée, le signal de sortie d'une porte NON-ET 52 prend une faible valeur (signal bas) Il en résulte que le signal de sortie d'une porte NON-ET 54 prend une valeur élevée ce qui provoque le réarmmn Lt des deux bascules Si le signal de référence présente d'abord un flanc 30 ascendant, la sortie Q de la bascule 48 et la sortie Q de la bascule 50 fournissent toutes les deux un signal de valeur élevée Il en résulte que le signal de sortie du détecteur de phase prend une valeur élevée Si le signal de l'oscillateur présente d'abord un flanc ascendant, le signal de sortie Q de la bascule 48 et le signal de la sortie Q de la bascule 50 fournissent toutes les 35 deux un signal de faible valeur Il en résulte que le signal de sortie du détecteur de phase prend une faible valeur Si les deux flancs ascendants sont en phase, le signal de sortie du détecteur de phase ne prend ni une valeur élevée, ni une valeur faible,
mais reste dans son état normal, sans être affecté.
Le signal de différence de phase produit par le détecteur de phase est filtré par l'amplificateur opérationnel 56 conjointement avec un ensemble à résistance et condensateur sélectionné par un commutateur à programme 60, tel qu'un multiplexeur analogique 60 à huit canaux dont la sélection est commandée par un signal d'entrée de sélection 42 à fréquence binaire Il en résulte la production d'un signal représentatif 10 de l'intégrale du signal de différence de phase, c'est-à-dire représentatif de la différence de fréquence initiale entre le signal de l'oscillateur et le signal de référence L'entrée de sélection de fréquence sert également à sélectionner la quantité par laquelle le circuit diviseur divise le signal de la source de signal de référence, cette quantité étant égale, par exemple, à 10, 100, 1 000 ou 10 000, pour produire la fréquence
de référence.
Le signal de sortie Q de la bascule 44 commande la porte NON-ET 54 du détecteur de phase Quand le signal Q prend une 20 faible valeur par suite de la réception d'un signal de détermination d'origine, le signal de sortie de cette porte NON-ET prend une valeur élevée et provoque ainsi le réarmement des bascules 48 et 50 Cela arrête le fonctionnement du détecteur
de phase et, par suite, empêche la production d'un signal de 25 commande.
L'invention n'est pas limitée dans ses applications à la commande de la fréquence d'oscillateurs d'un modèle particulier quelconque.
2552955
Claims (11)
1 ) Procédé de commande de la fréquence d'un oscillateur par rapport à la fréquence d'un signal de référence, caractérisé en ce que l'on détecte ( 26) le passage par zéro d'un si5 gnal de sortie de l'oscillateur ( 10).
On met en route le signal de fréquence de référence ( 22) avec une phase initiale égale à zéro dans un délai prédéterminé après le passage par zéro, on compare ( 12) la phase du signal de sortie de l'oscillateur à la phase du signal de réfé10 rence, et on règle ( 18) la fréquence de l'oscillateur en se basant sur la différence entre la phase du signal de sortie de l'oscillateur et la phase du signal de référence pour réduire le plus possible toute différence de phase entre îe signal de
sortie de l'oscillateur et le signal de référence.
2 ) Procédé selon la revendication 1, caractérisé en ce qu'on laisse l'oscillateur fonctionner sans ajustement de sa fréquence par rapport à un signal de fréquence de référence jusqu'à ce que se produise un passage par zéro du signal de
sortie de l'oscillateur.
3 ) Procédé selon la revendication 1, caractérisé en ce qu'on produit le signal de référence à partir d'impulsions ayant une fréquence plus élevée que le signal de référence en réduisant par division cette fréquence plus élevée pour obtenir la
fréquence de référence, la division étant mise en route en 25 coincidence avec le passage par zéro.
4 ) Circuit à boucle d'asservissement de phase pour la mise en oeuvre du procédé selon l'une quelconque des revendicatios 1 à 3, l'oscillateur ( 10) comportant une sortie et une entrée de commande de fréquence caractérisé en ce qu'il comporte: 30 des moyens de réglage ( 12,14) agissant en fonction du signal de sortie ( 17) de l'oscillateur ( 10) et du signal de référence ( 22) pour envoyer à l'oscillateur un signal de commande de fréquence ( 18) basé sur la phase du signal de sortie par rapport à la phase du signal de référence,et des moyens de détermina35 tion d'origine ( 26) agissant en fonction du signal de sortie
11 2552955
de l'oscillateur et d'un signal de détermination d'origine, pour mettre en route le signal de référence avec une phase initiale égale à zéro dans un délai prédéterminé après un passage par
zéro du signal de sortie de l'oscillateur.
5 ) Circuit selon la revendication 4, caractérisé en ce que les moyens de détermination d'origine comportent un détecteur de passage par zéro ( 26) pour détecter le passage par zéro du signal de sortie de l'oscillateur et des moyens de référence agissant en fonction du détecteur de passage par zéro 10 pour produire un signal de référence commençant avec une phase
initiale égale à zéro dans un délai prédéterminé après le passage par zéro.
6 ) Circuit selon la revendication 5, caractérisé en ce que le détecteur de passage par zéro ( 26) comporte des moyens 15 pour produire un signal d'inhibition en réponse à un signal de détermination d'origine, lesmoyens de référence comportant des moyens qui agissent en fonction du signal d'inhibition pour arrêter la production du signal de référence jusqu'à ce qu'un passage par zéro soit détecté, les moyens de réglage ( 12,14) comportant des moyens qui agissent en fonction du signal d'inhibition pour arrêter la production du signal de commande jusqu'à
ce qu'un passage par zéro soit détecté.
7 ) Circuit selon la revendication 5, caractérisé en ce que la fréquence de référence est obtenue à partir du signal 25 d'une source d'impulsions ayant une fréquence supérieure à la fréquence de référence,les moyens de référence comportant un circuit diviseur ( 28) pour diviser le signal de la source et produire des impulsions à la fréquence de référence en réponse
à un signal de mise en route provenant du détecteur de passage 30 par zéro ( 26).
8 ) Circuit selon la revendication 7, caractérisé en ce que le circuit diviseur ( 28) comporte une entrée de données de fréquence ( 42) destinée à recevoir un signal représentatif de la quantité par laquelle le signal de la source d'impulsion 35 ( 40) doit être divisé, le circuit diviseur divisant le signal 12.
de la source par cette quantité.
9 ) Circuit selon la revendication 4, caractérisé en ce que les moyens de réglage comportent un détecteur de phase ( 12) pour produire un signal d'erreur représentatif de la dif5 férence de phase entre lesignal de sortie de l'oscillateur et le signal de référence, et un filtre de boucle ( 14) pour produire, à partir du signal d'erreur, le signal de commande de
la fréquence de l'oscillateur.
) Circuit selon la revendication 9, caractérisé en ce 10 que les moyens de détermination d'origine ( 26) comportent des moyens pour produire un signal d'inhibition, le détecteur de phase ( 12) comportant des moyens agissant en réponse au signal d'inhibition pour arrêter la production d'un signal d'erreur
par le détecteur de phase ( 12).
11 ) Circuit selon la revendication 9, caractérisé en ce que la sortie de l'oscillateur délivre un signal de forme rectangulaire, le détecteur dephase ( 12) comportant des moyens agissant, en réponse au signal rectangulaire de l'oscillateur et à la fréquence de référence, pour comparer la phase du signal de sortie de l'oscillateur aux impulsions de fréquence de référence et pour produire, en tant que signal d'erreur, des impulsions ayant une durée proportionnelle à la différence de phase, ainsi qu'un filtre ( 14) pour convertir les impulsions de durée variable en un signal de commande dont l'amplitude représente
la différence de fréquence initiale entre le signal de l'oscillateur et le signal de référence.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/537,467 US4560950A (en) | 1983-09-29 | 1983-09-29 | Method and circuit for phase lock loop initialization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2552955A1 true FR2552955A1 (fr) | 1985-04-05 |
Family
ID=24142762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8413586A Withdrawn FR2552955A1 (fr) | 1983-09-29 | 1984-09-03 | Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4560950A (fr) |
| JP (1) | JPS6093825A (fr) |
| FR (1) | FR2552955A1 (fr) |
| GB (1) | GB2147470B (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1282464C (fr) * | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Oscillateur a phase asservie |
| CA1316980C (fr) * | 1988-12-27 | 1993-04-27 | Daniel C. Hughey | Bloc d'alimentation |
| US5304951A (en) * | 1992-01-31 | 1994-04-19 | Hughes Aircraft Company | Divider synchronization circuit for phase-locked loop frequency synthesizer |
| GB2267609B (en) * | 1992-05-30 | 1996-05-08 | Motorola Israel Ltd | A phase lock loop |
| US5452325A (en) * | 1993-07-12 | 1995-09-19 | Quantum Corp. | Averaging zero phase start for phase locked loops |
| US6038276A (en) * | 1997-08-26 | 2000-03-14 | Dinh; Truong T. | Digital phase lock loop for non-continuous reference signal |
| US7265634B2 (en) * | 2005-06-17 | 2007-09-04 | Kabushiki Kaisha Toshiba | System and method for phase-locked loop initialization |
| US8179174B2 (en) | 2010-06-15 | 2012-05-15 | Mstar Semiconductor, Inc. | Fast phase locking system for automatically calibrated fractional-N PLL |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| FR2371090A1 (fr) * | 1976-11-15 | 1978-06-09 | Rca Corp | Systeme de synchronisation d'un maitre oscillateur |
| EP0012899A1 (fr) * | 1978-12-27 | 1980-07-09 | Licentia Patent-Verwaltungs-GmbH | Circuit de réglage de phase numérique avec un circuit auxiliaire |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342620B2 (fr) * | 1974-09-20 | 1978-11-13 | ||
| JPS5389651A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Starttstop circuit of vfo |
| FR2448257A1 (fr) * | 1979-02-05 | 1980-08-29 | Trt Telecom Radio Electr | Dispositif de resynchronisation rapide d'une horloge |
| JPS6010456B2 (ja) * | 1979-06-26 | 1985-03-18 | 富士通株式会社 | 位相同期回路 |
| JPS56105524A (en) * | 1980-01-28 | 1981-08-22 | Canon Inc | Phase synchronizing device |
-
1983
- 1983-09-29 US US06/537,467 patent/US4560950A/en not_active Expired - Fee Related
-
1984
- 1984-07-27 GB GB08419293A patent/GB2147470B/en not_active Expired
- 1984-09-03 FR FR8413586A patent/FR2552955A1/fr not_active Withdrawn
- 1984-09-21 JP JP59199322A patent/JPS6093825A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| FR2371090A1 (fr) * | 1976-11-15 | 1978-06-09 | Rca Corp | Systeme de synchronisation d'un maitre oscillateur |
| EP0012899A1 (fr) * | 1978-12-27 | 1980-07-09 | Licentia Patent-Verwaltungs-GmbH | Circuit de réglage de phase numérique avec un circuit auxiliaire |
Also Published As
| Publication number | Publication date |
|---|---|
| US4560950A (en) | 1985-12-24 |
| GB2147470A (en) | 1985-05-09 |
| GB8419293D0 (en) | 1984-08-30 |
| JPS6093825A (ja) | 1985-05-25 |
| GB2147470B (en) | 1987-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0441684B1 (fr) | Circuit verrouillé en phase et multiplieur de fréquence en résultant | |
| FR2511170A1 (fr) | Systeme de poursuite de seuil automatique | |
| FR2473816A1 (fr) | Systeme a blocage de boucle | |
| FR2626690A1 (fr) | Circuit de maintien d'un signal d'horloge | |
| FR2787651A1 (fr) | Detecteur numerique de frequence de phase | |
| FR2471087A1 (fr) | Generateur de signal commande en frequence | |
| EP0115234B1 (fr) | Procédé et circuit d'asservissement en fréquence et en phase d'un oscillateur local en télévision | |
| EP0564377B1 (fr) | Boucle à verrouillage de fréquence | |
| FR2552955A1 (fr) | Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase | |
| EP1290783B1 (fr) | Synthetiseur a modulation numerique | |
| FR2615677A1 (fr) | Circuit de boucle de verrouillage de phase numerique | |
| FR2530898A1 (fr) | Dispositif d'accord a boucle a verrouillage de phase | |
| EP0205150A1 (fr) | Procédé et dispositif de reduction de gigue d'un train numérique synchrone en vue de la récupération de son rythme | |
| CA2054350C (fr) | Methode de saisie rapide dans une boucle a phase asservie | |
| EP0329576A1 (fr) | Circuit de reconnaissance de synchronisation ligne | |
| FR2471703A1 (fr) | Circuit a boucle verrouillee en phase | |
| EP1101316B1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| FR2565437A1 (fr) | Etage de synthese de frequence de frequence ajoutant des grands pas de frequence a une frequence initiale. | |
| FR2613560A1 (fr) | Egaliseur automatique pour transmission numerique | |
| US6249160B1 (en) | Clock reproduction and identification apparatus | |
| EP0055670A2 (fr) | Circuit de réglage du rapport cyclique d'un signal périodique impulsionnel et dispositif multiplicateur de fréquence par 2n, incluant ce circuit de réglage | |
| EP0319415B1 (fr) | Dispositif d'asservissement rapide et à faible bruit de la fréquence et de la phase d'un signal à un signal imposé | |
| FR2587498A1 (fr) | Detecteur de phase et, ou bien, frequence numerique sur un large intervalle | |
| FR2673789A1 (fr) | Demodulateur a boucle de phase. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |