ES3049546T3 - Accessing memory units in a memory bank - Google Patents

Abstract

Un primer transistor de selección de banco es común a una primera pluralidad de unidades de memoria en un primer banco de memoria. Un segundo transistor de selección de banco es común a una segunda pluralidad de unidades de memoria en un segundo banco de memoria. Los transistores de selección de banco, primero y segundo, facilitan el acceso a una unidad de memoria de la respectiva pluralidad de unidades de memoria mediante una señal de selección de banco. (Traducción automática con Google Translate, sin valor legal)

Description

[0001] DESCRIPCIÓN

[0003] Acceso a unidades de memoria en un banco de memoria

[0005] Antecedentes

[0007] Las unidades de memoria se utilizan ampliamente para almacenar información. Por ejemplo, en un cabezal de impresión, la información relativa a los atributos de un cartucho de impresión normalmente se almacena en unidades de memoria. La información puede almacenarse en las unidades de memoria en forma binaria, es decir, como “ o” y “ 1” . Algunos ejemplos de tipos de unidades de memoria son la memoria de solo lectura con máscara (MROM), la memoria borrable programable de solo lectura (EPROM) y las unidades de memoria de solo lectura programable borrable eléctricamente (EEPROM). En algunos casos, varias unidades de memoria están dispuestas juntas en forma de un único banco de memoria. Un banco de memoria puede incluir una pluralidad de unidades de memoria en forma de matriz, es decir, en filas y columnas.

[0009] El documento WO 2015/116129 A1 describe una serie de bancos de memoria y un registro de selección de filas (RS), un registro de selección de columnas (CS) y un registro de selección de banco (BS). Cada registro es común a todos los bancos.

[0011] El documento US 2010/0271 867 A1 describe un transistor de selección de filas global GXT que está conectado a los transistores de selección de filas locales LXT de un banco de memoria respectivo.

[0013] El documento US 2015/287460 A1 describe un dispositivo de memoria que incluye una pluralidad de bloques de memoria, en donde cada bloque de memoria comprende una matriz de celdas de memoria. Se selecciona una celda de memoria para su escritura o lectura por: una señal de dirección de fila global recibida por un decodificador de primera fila para activar una primera línea de palabras global, una señal de dirección de fila recibida por un decodificador de segunda fila para activar una línea de palabras local correspondiente a la celda de memoria, en donde la línea de palabras local está conectada a la primera línea de palabras global; una primera señal de dirección de columna global recibida por un decodificador de primera columna para activar una primera línea de bits global, una señal de dirección de columna recibida por un descodificador de segunda columna para activar una línea de bits local correspondiente a la celda de memoria, en donde la línea de bits local está conectada a la primera línea de bits global; y seleccionando la celda de memoria por medio del elemento de selección correspondiente según una condición de sesgo entre la línea de palabras local correspondiente y la línea de bits local correspondiente. Cada uno del decodificador de primera fila y el decodificador de primera columna comprende un transistor. Por lo tanto, en la celda de memoria del documento US 2015/287460 A1, no interviene un solo transistor, sino al menos dos transistores en la selección de uno particular de los bloques de memoria del dispositivo de memoria.

[0015] Un ejemplo de disposición de memoria EEPROM flash utilizando transistores de puerta flotante se describe en Courbon Franck y col., “ Direct charge measurement in Floating Gate transistors of Flash EEPROM using Scanning Electron Microscopy” , 1 de noviembre de 2016 (2016-11-01), páginas 1-9.

[0017] El documento US 2014/0374812 A1 describe un dispositivo relacionado con puertas flotantes activas.

[0019] El documento US 5870 347 A describe una arquitectura de memoria en donde los conmutadores de banco están conectados a celdas de memoria en una columna de un bloque correspondiente de celdas de memoria. Los documentos US 6088277 A y US2001/043502 A1 describen arquitecturas de memorias que comprenden bancos.

[0020] Resumen de la invención

[0022] La invención proporciona una disposición de memoria para una matriz de eyección de fluido según la reivindicación 1, una matriz de eyección de fluido según la reivindicación 10 y un cartucho de fluido según la reivindicación 12. Las realizaciones preferidas se definen en las reivindicaciones dependientes.

[0024] Breve descripción de los dibujos

[0026] La siguiente descripción detallada hace referencia a las figuras, en donde:

[0028] La Figura 1 ilustra una matriz de eyección de fluido, según una ejecución ilustrativa de la presente invención.

[0030] La Figura 2(a) ilustra un cartucho de fluido que incluye una matriz de eyección de fluido, según una ejecución ilustrativa de la presente invención.

[0032] La Figura 2(b) ilustra un cartucho de impresión que incluye un cabezal de impresión, según una ejecución ilustrativa de la presente invención.

[0033] La Figura 3 ilustra la conexión de un transistor de selección de banco a una matriz de unidades de memoria de solo lectura (EM) programares eléctricamente en un banco de memoria, según una ejecución ilustrativa de la presente invención.

[0035] La Figura 4 ilustra el diseño de un banco de EM, según una ejecución ilustrativa de la presente invención.

[0037] La Figura 5 ilustra un banco de EM que tiene una pluralidad de matrices de unidades de memoria de EM, según una ejecución ilustrativa de la presente invención.

[0039] La Figura 6 ilustra un registro de selección de columnas, un registro de selección de filas y un registro de selección de banco para la generación de la señal de selección de columnas, la señal de selección de filas y la señal de selección de banco, respectivamente, según una ejecución ilustrativa de la presente invención.

[0041] La Figura 7 ilustra la primera etapa de un registro de desplazamiento de selección de banco que genera una señal de selección de banco para un banco de EM, según una ejecución ilustrativa de la presente invención.

[0043] Descripción detallada

[0045] Los bancos de memoria se pueden usar en una matriz de expulsión de fluidos, tal como un cabezal de impresión, para almacenar diversa información relacionada con la matriz de expulsión de fluidos, tal como información de identificación, números de serie, información de seguridad, información de mejora de funciones y similares. Dado que un banco de memoria incluye una pluralidad de unidades de memoria, para leer o escribir datos en una unidad de memoria en el banco de memoria, la unidad de memoria debe seleccionarse antes de la operación de lectura o escritura. Como las unidades de memoria están dispuestas en filas y columnas, se puede seleccionar una unidad de memoria seleccionando la fila y la columna en las que está dispuesta la unidad de memoria. La fila y la columna correspondientes a la unidad de memoria pueden seleccionarse proporcionando un conjunto de señales de selección, tales como una señal de selección de filas, que se aplica a la fila correspondiente a la unidad de memoria, y una señal de selección de columnas, que se aplica a la columna correspondiente a la unidad de memoria.

[0047] En los casos en los que se va a almacenar una gran cantidad de datos, se pueden usar varios bancos de memoria. En tal caso, para acceder a una unidad de memoria para lectura o escritura, además de seleccionar la fila y la columna correspondientes a la unidad de memoria, también debe seleccionarse el banco de memoria correspondiente a la unidad de memoria. En consecuencia, también se proporciona una señal de selección de banco al banco de memoria correspondiente a la unidad de memoria a seleccionar.

[0049] Las diversas señales de selección pueden generarse mediante uno o más registros. Por lo tanto, la selección de una unidad de memoria puede hacerse mediante uno o más registros, que generan la señal de selección de filas para seleccionar una fila de una unidad de memoria, la señal de selección de columnas para seleccionar una columna de la unidad de memoria y una señal de selección de banco para seleccionar el banco en el que está presente la unidad de memoria.

[0051] La presente invención se refiere a aspectos del acceso a las unidades de memoria en un banco de memoria. Las ejecuciones de la presente invención proporcionan un diseño eficiente que minimiza la cantidad de espacio consumido, por ejemplo, en una matriz de eyección de fluido, para ejecutar los diversos registros de selección.

[0053] Según una ejecución ilustrativa del presente objeto, se proporciona un transistor de selección de banco común a una pluralidad de unidades de memoria presentes en un banco de memoria. La pluralidad de unidades de memoria en el banco de memoria está dispuesta en forma de una matriz que tiene una pluralidad de filas y columnas. El transistor de selección de banco facilita el acceso a una unidad de memoria de la pluralidad de unidades de memoria del banco de memoria basándose en una señal de selección de banco, que puede ser proporcionada por un registro de selección.

[0054] Según una ejecución ilustrativa de la presente invención, se proporciona una pluralidad de bancos de memoria en un dispositivo, tal como una matriz de eyección de fluido. Cada banco de memoria está provisto de una pluralidad de unidades de memoria y de un transistor de selección de banco común a la pluralidad de unidades de memoria. El transistor de selección de banco de un banco de memoria recibe la señal de selección de banco para facilitar el acceso a una unidad de memoria del banco de memoria. El transistor de selección de banco puede conectarse a cada unidad de memoria a través de un transistor de selección de filas y a un transistor de selección de columnas conectados a la unidad de memoria, y puede facilitar el acceso a una unidad de memoria de la pluralidad de unidades de memoria al recibir la señal de selección de banco.

[0056] Dado que el transistor de selección de banco es común a una pluralidad de unidades de memoria en el banco de memoria, el acceso a la pluralidad de unidades de memoria se puede controlar utilizando una única señal de selección de banco, que se proporciona al transistor de selección de banco. Además, al suministrar un transistor de selección de banco único comúnmente a una pluralidad de unidades de memoria en el banco de memoria, en vez de suministrar un transistor de selección de banco por unidad de memoria, la presente invención reduce considerablemente el número de transistores a suministrar en un banco de memoria para facilitar el acceso a las unidades de memoria. Esto reduce el tamaño del dispositivo que emplea los bancos de memoria. Por lo tanto, los aspectos de la presente invención pueden utilizarse en dispositivos con espacio limitado, tales como cabezales de impresión, para almacenar una gran cantidad de datos en un espacio limitado. La reducción en la cantidad de transistores proporcionados también permite tener más unidades de memoria y bancos de memoria en el dispositivo, aumentando de este modo la cantidad de funciones realizadas por el dispositivo.

[0058] La siguiente descripción se refiere a los dibujos adjuntos. Siempre que sea posible, se utilizan los mismos números de referencia en los dibujos y en la siguiente descripción para referirse a piezas iguales o similares. Si bien se describen varios ejemplos en la descripción, son posibles modificaciones, adaptaciones y otras implementaciones. En consecuencia, la siguiente descripción detallada no limita los ejemplos descritos. En vez de ello, el ámbito adecuado de los ejemplos descritos puede definirse mediante las reivindicaciones adjuntas.

[0060] Se describen ejecuciones ilustrativas de la presente invención con respecto a bancos de memoria utilizados en matrices de eyección de fluido, tales como cabezales de impresión. Aunque no se describen, se entenderá que las ejecuciones de la presente invención pueden utilizarse con otros tipos de matrices de eyección de fluido donde deba accederse a una unidad de memoria en uno de varios bancos de memoria.

[0062] La Figura 1 ilustra una matriz 100 de eyección de fluido, según una ejecución ilustrativa de la presente invención. El ejemplo de la matriz 100 de eyección de fluido incluye, aunque no de forma limitativa, un cabezal de impresión, tal como un cabezal de impresión por chorro de tinta térmica (TIJ) y un cabezal de impresión por chorro de tinta piezoeléctrico. La matriz 100 de eyección de fluido eyecta gotas de fluido, tal como tinta y tóner líquido, a través de una pluralidad de orificios o boquillas 104 hacia un medio de impresión (no mostrado en la Figura 1), para imprimir en el medio de impresión. El medio de impresión puede ser cualquier tipo de material adecuado de tipo lámina, tal como papel, cartulina, tela y similares. De forma típica, las boquillas 104 están dispuestas en una o más columnas o disposiciones, de modo que la eyección de fluido secuenciada adecuadamente desde las boquillas causa la impresión de caracteres, símbolos y/u otros gráficos o imágenes en el medio de impresión.

[0064] El banco 102 de memoria también incluye una pluralidad de unidades 106 de memoria-1, 106-2, ..., 106-n (denominadas colectivamente como unidades 106 de memoria). Las unidades 106 de memoria están dispuestas en el banco 102 de memoria en forma de una matriz que tiene una pluralidad de filas y columnas.

[0066] Cada una de las unidades 106 de memoria es capaz de almacenar datos. Los datos que pueden almacenarse en una unidad de memoria pueden ser, por ejemplo, un bit de datos, es decir, la lógica '0' o la lógica '1'. Además, los datos almacenados en la unidad de memoria se pueden recuperar. En otras palabras, se puede escribir o leer en cada unidad de memoria. Se puede acceder a una unidad de memoria para escribir datos o leer datos. Para facilitar el acceso a una unidad de memoria de las unidades 106 de memoria, la matriz 100 de eyección de fluido incluye un transistor 108 de selección de banco. Aunque se muestra que el transistor 108 de selección de banco está dispuesto fuera del banco 102 de memoria, en una ejecución, el transistor 108 de selección de banco está dispuesto dentro del banco 102 de memoria.

[0068] El transistor 108 de selección de banco es común a las unidades 106 de memoria. El transistor 108 de selección de banco puede hacerse común a las unidades 106 de memoria conectando el transistor 108 de selección de banco con cada unidad de memoria de las unidades 106 de memoria. Aquí, el transistor 108 de selección de banco se muestra conectado a las unidades 106 de memoria mediante flechas para indicar que el transistor 108 de selección de banco se puede conectar a las unidades 106 de memoria directa o indirectamente. La conexión del transistor 108 de selección de banco con las unidades 106 de memoria se explica con referencia a la Figura 3. El transistor 108 de selección de banco recibe una señal 110 de selección de banco. Basándose en la señal 110 de selección de banco, el transistor 108 de selección de banco facilita el acceso a las unidades de memoria en el banco 102 de memoria.

[0070] En una ejecución, las unidades 106 de memoria son unidades de memoria EM de memoria de sólo lectura programables eléctricamente. El término “ unidad de memoria EM” , tal como se utiliza en la presente especificación, debe entenderse en sentido amplio como cualquier memoria de sólo lectura programable que retiene sus datos cuando se apaga su fuente de alimentación. En un ejemplo, la EM es una memoria de sólo lectura programable y borrable (EPROM). En otro ejemplo, la EM es una memoria de sólo lectura programable y borrable eléctricamente (EEPROM).

[0071] Aunque la Figura 1 ilustra un único banco 102 de memoria en la matriz 100 de eyección de fluido, la matriz 100 de eyección de fluido puede incluir una pluralidad de bancos de memoria. Por lo tanto, cada banco de memoria puede tener un transistor de selección de banco correspondiente, que es común a una pluralidad de unidades de memoria en ese banco de memoria.

[0073] El transistor 108 de selección de banco recibe la señal 110 de selección de banco desde un registro de selección de banco (no mostrado en la Figura 1), que genera la señal 110 de selección de banco basándose en el banco de memoria desde el que va a accederse a una unidad de memoria. Cada unidad de memoria también puede tener un transistor de selección de filas y un transistor de selección de columnas (ambos no mostrados en la Figura 1) asociados a la misma. Puede accederse a una unidad de memoria cuando el transistor de selección de filas y el transistor de selección de columnas conectados a ella reciben una señal de selección de filas y una señal de selección de columnas, respectivamente, y el transistor 108 de selección de banco recibe la señal 110 de selección de banco. Proporcionando un transistor 108 de selección de banco común para la pluralidad de unidades 106 de memoria, en vez de proporcionar un transistor de selección de banco independiente correspondiente a cada unidad de memoria, se consigue un ahorro de espacio considerable en la matriz 100 de eyección de fluido.

[0075] Las ejecuciones descritas anteriormente se explicarán con mayor detalle con referencia a los párrafos siguientes.

[0076] La Figura 2(a) ilustra un cartucho 200 de fluido, según una ejecución ilustrativa de la presente invención. El cartucho 200 de fluido es de forma más general un dispositivo de dispensación precisa de chorro de fluido o una estructura expulsora de fluido que dispensa de forma precisa fluido, tal como tinta y tóner líquido. En un ejemplo, el cartucho 200 de fluido puede ser un cartucho de impresión, tal como un cartucho de tinta de un solo color para una impresora de chorro de fluido.

[0078] Si bien la presente descripción describe en general un cartucho de impresión por chorro de tinta que expulsa tinta sobre el medio, los ejemplos de la presente especificación pueden no estar limitados únicamente a los cartuchos de impresión por chorro de tinta. En general, los ejemplos de la presente especificación se refieren a cualquier tipo de dispositivo de eyección o dispensación precisa de chorro de fluido que dispensa un fluido. El término fluido debe interpretarse de forma amplia como cualquier sustancia que se deforma bajo una fuerza aplicada. Los ejemplos de fluidos incluyen, por lo tanto, líquidos y gases. Un dispositivo de dispensación precisa de chorro de fluido es un dispositivo en el que la impresión o dispensado del fluido en cuestión se logra imprimiendo o dispensando de forma precisa en lugares especificados de forma precisa, haciendo o no una imagen particular en lo que se está imprimiendo o dispensando. Por lo tanto, para los propósitos de explicación, se describirá un cartucho de impresión o un cartucho de tinta. Sin embargo, se entenderá que puede utilizarse cualquier tipo de cartucho de fluido con los principios descritos en la presente memoria.

[0080] En una ejecución, el cartucho 200 de fluido incluye un depósito 202 de fluido para almacenar un fluido, tal como tinta y tóner líquido, y una matriz 204 de eyección de fluido, tal como la matriz 100 de eyección de fluido, que está acoplada al depósito 202 de fluido. Cuando el cartucho 200 de fluido es un cartucho de impresión, el fluido almacenado en el depósito 202 de fluido puede denominarse material de impresión, y el depósito 202 de fluido puede denominarse depósito de material de impresión. El fluido almacenado en el depósito 202 de fluido puede fluir a la matriz 204 de eyección de fluido, que eyecta gotas del fluido a través de una pluralidad de boquillas 206 hacia un medio de impresión.

[0081] En un ejemplo, la matriz 204 de eyección de fluido incluye una pluralidad de bancos EM 208-1, ..., 208-n, denominados colectivamente bancos EM 208. Un banco EM se refiere a cualquier combinación de cualquier cantidad de matrices de unidades de memoria EM. Los bancos EM 208 pueden utilizarse para almacenar una variedad de información sobre un dispositivo en el que se utilizan. Por ejemplo, si la matriz 204 de eyección de fluido es un cabezal de impresión, la información almacenada puede ser información de identificación, tal como identificación del cabezal de impresión, tipo de cartucho de tinta y tipo de tinta contenida en el cartucho de tinta, números de serie, información de seguridad, información de mejora de funciones y similares. Basándose en la información almacenada en los bancos de EM 208, un controlador de impresora [no mostrado en la Figura 2(a)] en la impresora [no mostrada en la Figura 2(a)] que incluye la matriz 204 de eyección de fluido puede tomar una o más acciones, tal como alterar rutinas de impresión para mantener la calidad de la imagen.

[0083] Cada banco de EM incluye una matriz de una pluralidad de unidades de memoria de EM. Una matriz de unidades de memoria se refiere a una disposición de unidades de memoria en una pluralidad de filas y columnas. Por ejemplo, el banco EM 208-1 incluye unidades de memoria EM 210-1,210-2,..., 210-n en forma de una matriz. De forma similar, el banco de EM 208-n incluye las unidades de memoria de EM 212-1, 212-2,..., 212-n en forma de matriz.

[0085] En un ejemplo, un banco de EM incluye 64 unidades de memoria. En un ejemplo, una matriz de unidades de memoria incluye unidades de memoria dispuestas en ocho filas y ocho columnas, es decir, la matriz de unidades de memoria es una disposición de unidades de memoria de 8 X 8. En otro ejemplo, la matriz de unidades de memoria es una disposición de 8 x 4 de unidades de memoria, es decir, que tiene unidades de memoria dispuestas en ocho filas y cuatro columnas. En otros ejemplos, pueden utilizarse otras disposiciones, tales como 4 X 8, 2 X 16 y similares.

[0086] Además de la matriz de la pluralidad de unidades de memoria EM, cada banco EM también incluye un transistor de selección de banco. Por ejemplo, el banco EM 208-1 incluye un transistor 214 de selección de banco y el banco EM 208-n incluye un transistor 216 de selección de banco. El transistor de selección de banco en un banco EM es común a la pluralidad de unidades de memoria EM. Para hacer que el transistor de selección de banco sea común a la pluralidad de unidades de memoria EM, el transistor de selección de banco puede conectarse a cada unidad de memoria de la pluralidad de unidades de memoria EM. Por ejemplo, haciendo referencia a la Figura 2(a), el transistor 214 de selección de banco se puede conectar a cada unidad de memoria EM, es decir, a la unidad de memoria EM 210-1, a la unidad de memoria EM 210-2, ..., a la unidad de memoria EM 210-n, de las unidades de memoria EM 210. La conexión del transistor de selección de banco con la pluralidad de unidades de memoria EM se explica con referencia a la Figura 3.

[0087] Cada transistor de selección de banco incluye un terminal de puerta. El terminal de puerta puede utilizarse para recibir una señal de selección de banco, que es una señal utilizada para seleccionar un banco EM particular. Cuando el transistor de selección de banco recibe la señal de selección de banco en su terminal de puerta, se enciende el transistor de selección de banco. Dado que el transistor de selección de banco es común a la matriz de la pluralidad de unidades de memoria EM, la activación del transistor de selección de banco facilita el acceso a una unidad de memoria EM en la matriz para leer o escribir.

[0089] Por lo tanto, haciendo referencia de nuevo a la Figura 2(a), cuando el transistor 214 de selección de banco recibe una señal 218 de selección de banco en su terminal de puerta, se facilita el acceso a las unidades de memoria EM 210-1, 210-2, ..., 210-n. De modo similar, cuando el transistor 216 de selección de banco recibe la señal 218 de selección de banco en su terminal de puerta, se facilita el acceso a las unidades de memoria EM 212-1, 212-2, ..., 212-n. Los transistores de selección de banco en los diferentes bancos de EM pueden recibir la señal 218 de selección de banco en diferentes momentos, de modo que, en cualquier momento, se facilita el acceso a las unidades de memoria EM en un solo banco de EM. La generación de la señal de selección de banco se explica con referencia a la Figura 5. En una ejecución, el transistor 214 de selección de banco está conectado a cada unidad de memoria EM a través de un transistor de selección de filas y un transistor de selección de columnas conectado a la unidad de memoria EM.

[0090] La Figura 2(b) ilustra un cartucho 250 de impresión, según una ejecución ilustrativa de la presente invención. El cartucho 250 de impresión puede ser similar al cartucho 200 de fluido. Un componente del cartucho 250 de impresión que corresponde a un componente del cartucho 200 de fluido se indica con un número de referencia que es 50 mayor que el componente correspondiente del cartucho 200 de fluido. Por ejemplo, las boquillas 256 en el cartucho 250 de impresión corresponden a las boquillas 206 en el cartucho 200 de fluido. Al igual que el cartucho 200 de fluido, el cartucho 250 de impresión también puede incluir bancos EM. Sin embargo, se muestra un único banco EM 258-1 para mayor claridad. De forma similar, el banco EM 258-1 incluye unidades de memoria EM en una pluralidad de filas y columnas, aunque se muestra una sola columna de unidades de memoria EM.

[0092] La unidad EM 260-1 está conectada al transistor 264 de selección de banco a través de un transistor 270 de selección de columnas y un transistor 272 de selección de filas. De modo similar, la unidad EM 260-m está conectada al transistor 264 de selección de banco a través de un transistor 274 de selección de columnas y un transistor 276 de selección de filas. La conexión del transistor de selección de banco a una matriz de una pluralidad de unidades de memoria EM en un banco de memoria, a través de transistores de selección de filas y de selección de columnas, se explica con referencia a la Figura 3. Una matriz de una pluralidad de unidades de memoria EM puede denominarse indistintamente matriz de unidades de memoria EM.

[0094] La Figura 3 ilustra la conexión de un transistor 302 de selección de banco a una matriz 304 de unidades de memoria EM en un banco 300 de memoria, según una ejecución ilustrativa de la presente invención. La matriz 304 de unidades de memoria EM incluye una pluralidad de unidades de memoria EM 306-1, 306-2, ..., 306-m, 306-n, denominadas colectivamente unidades de memoria EM 306. Aunque se muestra que la matriz 304 de unidades de memoria EM incluye unidades de memoria EM en 2 filas y 2 columnas, debe entenderse que una matriz puede incluir cualquier número de filas y columnas de unidades de memoria EM. En un ejemplo, la matriz 304 es una matriz de 8 x 8 unidades de memoria EM.

[0096] La unidad de memoria EM 306-1 incluye un transistor de puerta flotante 308. Un terminal de drenaje del transistor 308 de puerta flotante está conectado a un terminal de una resistencia 314. El otro terminal de la resistencia 314 está conectado a una línea 316 de identificación (ID), a través de la cual puede accederse al transistor 308 de puerta flotante para lectura o escritura. Un terminal fuente del transistor 308 de puerta flotante está conectado a un terminal de drenaje de un transistor 310 de selección de columnas. Un terminal fuente del transistor 310 de selección de columnas está conectado a un terminal de drenaje de un transistor 312 de selección de filas. De este modo, el transistor 308 de puerta flotante, el transistor 310 de selección de columnas y el transistor 312 de selección de filas están conectados entre sí. Tal conexión del transistor 308 de puerta flotante, el transistor 310 de selección de columnas y el transistor 312 de selección de filas puede denominarse conexión en serie. Además, un terminal fuente del transistor 312 de selección de filas está conectado a un terminal de drenaje del transistor 302 de selección de banco. De este modo, el transistor 302 de selección de banco está conectado a la unidad de memoria EM 306-1. Tal conexión del transistor 302 de selección de banco con la unidad de memoria EM 306-1 (a través del transistor 310 de selección de columnas y del transistor 312 de selección de filas) puede denominarse conexión en serie. Un terminal fuente del transistor 302 de selección de banco puede estar conectado a una tensión de referencia, por ejemplo, la tierra 318.

[0097] El transistor 308 de puerta flotante, el transistor 310 de selección de columnas y el transistor 312 de selección de filas pueden ser, por ejemplo, transistores de efecto de campo (MOSFET) semiconductores de óxido metálico. En un ejemplo, el transistor 308 de puerta flotante, el transistor 310 de selección de columnas y el transistor 312 de selección de filas son dispositivos de tipo N (NMOS). En otros ejemplos, el transistor 308 de puerta flotante, el transistor 310 de selección de columnas y el transistor 312 de selección de filas son dispositivos PMOS o dispositivos CMOS. En una ejecución, el transistor 302 de selección de banco es un MOSFET y puede ser un dispositivo NMOS.

[0099] En una implementación, cada unidad de memoria EM incluye un transistor de selección de columna correspondiente. En otras palabras, un transistor de puerta flotante en una unidad de memoria EM está conectado a un transistor de selección de columnas dedicado a la unidad de memoria EM. Por ejemplo, el transistor 310 de selección de columnas está dedicado a la unidad de memoria EM 306-1 y no está conectado a ningún transistor de puerta flotante que no sea el transistor 308 de puerta flotante. Sin embargo, un transistor de selección de filas es común a todas las unidades de memoria EM de una fila determinada de la matriz de unidades de memoria EM. En otras palabras, un transistor de selección de filas corresponde a una fila de una matriz de unidades de memoria EM. Haciendo referencia a la Figura 3, el transistor 312 de selección de filas corresponde a la primera fila de unidades de memoria EM en la matriz 304. Por lo tanto, el transistor 312 de selección de filas está conectado a cada transistor de selección de columnas en la primera fila de la matriz 304. Aunque se muestra que el transistor de selección de filas corresponde a una fila completa de unidades de memoria EM, mientras que el transistor de selección de columnas corresponde a una unidad de memoria EM, en una ejecución, el transistor de selección de columnas puede corresponder a una columna completa de unidades de memoria EM, mientras que el transistor de selección de filas corresponde a una unidad de memoria EM. En otra ejecución, cada unidad de memoria EM puede tener un transistor de selección de filas y un transistor de selección de columnas correspondientes a la misma.

[0101] Las otras unidades 306-2, ..., 306-m, 306-n de memoria EM pueden ser idénticas a la unidad 306-1 de memoria EM e incluir componentes y conexiones similares a los de la unidad 306-1 de memoria EM. Por lo tanto, el terminal fuente del transistor de puerta flotante de cada unidad de memoria EM está conectado al terminal de drenaje del transistor de selección de columnas correspondiente a esa unidad de memoria EM, y el terminal fuente del transistor de selección de columnas está conectado al terminal de drenaje del transistor de selección de filas correspondiente a la fila que tiene esa unidad de memoria EM. Además, el terminal fuente del transistor de selección de filas correspondiente a cada fila de la matriz 304 está conectado al terminal de drenaje del transistor 302 de selección de banco. De este modo, el transistor 302 de selección de banco se conecta con cada unidad de memoria EM en la matriz 304 de unidades de memoria EM. En otras palabras, una conexión de este tipo permite hacer que el transistor 302 de selección de banco sea común a la pluralidad de unidades 306-1, 306-2, ..., 306-n de memoria EM de la matriz 304.

[0102] Aunque se ilustra la provisión de un transistor de selección de banco común a una matriz de unidades de memoria EM con la ayuda de una conexión en serie del transistor de selección de banco con los demás transistores de la matriz, se entenderá que puede utilizarse cualquier otro método para hacer que el transistor de selección de banco sea común a la matriz.

[0104] El transistor 308 de puerta flotante incluye dos terminales de puerta que están separados entre sí por una capa de óxido, que actúa como un dieléctrico. Una de las puertas se llama puerta flotante y la otra se llama puerta de control. El enlace de la puerta flotante a la línea 316 de identificación es a través de la puerta de control. Cuando los terminales de puerta de todos los transistores de puerta flotante 308, el transistor 310 de selección de columnas y el transistor 312 de selección de filas están abiertos, es decir, no reciben una señal de tensión, la unidad de memoria EM 306-1 no almacena ningún dato, lo que le da un valor lógico 'o' (estado de baja resistencia). En tal caso, la puerta flotante no tiene carga, lo que hace que la tensión umbral de la unidad de memoria EM 306-1 sea baja. En otras palabras, en este caso, la unidad de memoria EM 306-1 almacena un valor lógico 'o'.

[0106] Para cambiar el valor almacenado en la unidad de memoria EM 306-1 a un 'I' lógico (estado de alta resistencia), el transistor 310 de selección de columnas y el transistor 312 de selección de filas deben encenderse aplicando una señal de tensión en sus respectivos terminales de puerta. Posteriormente, se aplicará una tensión de programación a la puerta de control y al terminal de drenaje del transistor 308 de puerta flotante. La tensión de programación puede aplicarse a través de la línea ID 316. La tensión de programación atrae electrones excitados a la puerta flotante, aumentando de este modo la tensión umbral. Los electrones excitados se empujan y atrapan en el otro lado de la fina capa de óxido, lo que le da una carga negativa. Estos electrones cargados negativamente actúan como una barrera entre la puerta de control y la puerta flotante, cambiando de este modo el valor almacenado al estado de alta resistencia, es decir, el '1' lógico. La aplicación de la tensión de programación para cambiar el valor almacenado se denomina escritura de datos.

[0108] Para leer el valor almacenado en la unidad de memoria EM 306-1, primero deben encenderse el transistor 310 de selección de columnas y el transistor 312 de selección de filas. A partir de entonces, puede detectarse la tensión umbral de la unidad de memoria EM 306-1. Si la tensión umbral es baja, por ejemplo, por debajo de un nivel umbral, se dice que la unidad de memoria EM 306-1 tiene un valor lógico '0'. Si la tensión umbral es alta (es decir, por encima del nivel umbral), se dice que la unidad de memoria EM 306-1 tiene un valor lógico '1'. La tensión umbral puede detectarse utilizando la línea ID 316. Como la línea ID 316 está conectada a todas las unidades de memoria e M de la matriz 304, todas las unidades de memoria EM pueden escribirse y leerse a través de la línea ID 316.

[0110] Como se ha mencionado anteriormente, la activación del transistor 310 de selección de columnas y del transistor 312 de selección de filas puede conseguirse suministrando señales de tensión en sus respectivos terminales de puerta. La señal de tensión aplicada en el terminal de puerta del transistor 310 de selección de columnas se denomina señal 320 de selección de columnas y la señal de tensión aplicada en el terminal de puerta del transistor 312 de selección de filas se denomina señal 322 de selección de filas. En una ejecución, los terminales de puerta de todos los transistores de selección de columnas en una sola columna de la matriz 304 están conectados entre sí, de modo que la señal 320 de selección de columnas para esa columna puede activar todos los transistores de selección de columnas de esa columna. Por ejemplo, el terminal de puerta del transistor 310 de selección de columnas y el terminal de puerta del transistor 314 de selección de columnas, correspondientes a la unidad de memoria EM 306-m, están conectados entre sí, ya que ambas unidades de memoria EM 306-1 y 306-m están en la primera columna de la matriz 304.

[0111] Como se ha explicado anteriormente, el transistor 302 de selección de banco está conectado a todos los transistores de selección de filas de la matriz 304. Por lo tanto, para escribir datos o leer datos desde una unidad de memoria EM en la matriz 304, el transistor 302 de selección de banco debe encenderse proporcionando la señal 324 de selección de banco al transistor 302 de selección de banco. Además, para impedir que los datos se escriban o lean desde cualquier unidad de memoria EM de la matriz 304, la señal 324 de selección de banco puede no proporcionarse al transistor 302 de selección de banco. En resumen, el acceso a una unidad de memoria EM en la matriz 304 puede controlarse proporcionando y no proporcionando la señal 324 de selección de banco al transistor 302 de selección de banco.

[0113] La provisión del transistor 302 de selección de banco como uno común a todas las unidades de memoria EM de la matriz 304, en lugar de la conexión de un transistor de selección de banco individual en cada unidad de memoria EM, permite reducir el tamaño de la matriz 304 y, en consecuencia, del banco EM 300. En un ejemplo, el aprovisionamiento de un transistor de selección de banco común para una pluralidad de unidades de memoria<E m>permite disponer 320 unidades de memoria EM en un espacio que podría haber alojado 256 unidades de memoria EM si cada unidad de memoria EM tuviera un transistor de selección de banco dedicado. Por lo tanto, la presente invención permite alojar un mayor número de unidades de memoria EM en un espacio limitado. Por lo tanto, el cabezal de impresión que utiliza las técnicas de la presente invención puede alojar un gran número de unidades de memoria EM, incluso si tiene una disponibilidad de espacio limitada.

[0115] La Figura 4 ilustra el diseño de un banco de EM 400, según un ejecución ilustrativa de la presente invención. Como se ha explicado anteriormente, el banco EM 400 puede incluir una matriz de unidades de memoria EM 402-1, 402-2, ..., 402-n.

[0117] La unidad de memoria EM 402-1 incluye un transistor 404 de puerta flotante para almacenar un bit de datos. El transistor 404 de puerta flotante está rodeado por un transistor 406 de selección de columnas. Además, un transistor 408 de selección de filas está dispuesto alrededor del transistor 406 de selección de columnas. Como se ha explicado anteriormente, en esta ejecución, dado que el transistor 408 de selección de filas corresponde a toda la fila que tiene la unidad de memoria EM 402-1, el transistor 408 de selección de filas rodea todos los transistores de selección de columnas de la fila que tiene la unidad de memoria EM 402-1. Además, como se ha explicado anteriormente, los terminales de puerta de todos los transistores de selección de columnas en una columna de la matriz de unidades de memoria EM están conectados entre sí. Dicha conexión se ilustra mediante un puente 410, que conecta el terminal de puerta del transistor 406 de selección de columnas con un transistor 412 de selección de columnas en la misma columna y en la fila siguiente.

[0119] Un transistor 414 de selección de banco está dispuesto alrededor de la matriz de las unidades de memoria EM 402­ 1, 402-2, ..., 402-n. Esta colocación del transistor 412 de selección de banco facilita su conexión habitual a todos los transistores de selección de filas de la matriz. Además, dicho posicionamiento permite el aprovisionamiento de un transistor de gran tamaño como el transistor 412 de selección de banco. El gran tamaño del transistor 412 de selección de banco asegura que tenga una resistencia pequeña. Además, el gran tamaño también permite que el transistor 412 de selección de banco tenga una alta capacitancia marginal. La alta capacitancia marginal mejora la eficiencia de carga del transistor 412 de selección de banco, lo que, a su vez, aumenta la tensión en el terminal de puerta (Vg) del transistor 412 de selección de banco. Un Vg más alto reduce la resistencia del transistor 412 de selección de banco. Por lo tanto, la resistencia adicional introducida en cada unidad de memoria EM debido a la conexión del transistor 412 de selección de banco es mínima. En otras palabras, la resistencia general de encendido en serie (Ron) de una unidad de memoria EM es pequeña. El pequeño valor de Ron aumenta la eficiencia de programación de la unidad de memoria EM. En otras palabras, dado que Ron es pequeña, una parte significativa de la tensión de programación aplicada a la unidad de memoria EM se usa para programar el transistor de puerta flotante en la unidad de memoria EM.

[0121] En una ejecución, las unidades de memoria EM a la misma altura y separadas a lo anchura (por ejemplo, 402-1 y 402­ 2) forman una fila de unidades de memoria EM y las unidades de memoria EM que están dispersas verticalmente, es decir, una debajo de otra (por ejemplo, 402-1 y 402-i) forman una columna de unidades de memoria EM. Tal disposición de las unidades de memoria EM puede denominarse orientación de columna vertical, ya que las columnas tienen una orientación vertical. Sin embargo, en otra ejecución, las unidades de memoria EM a la misma altura forman una columna de la matriz y las unidades de memoria EM, una debajo de la otra, forman una fila de la matriz. En otras palabras, un transistor de selección de filas correspondiente a una fila se puede disponer alrededor de todas las unidades de memoria EM una debajo de la otra, y los terminales de puerta de todos los transistores de selección de columnas a la misma altura pueden conectarse entre sí. Tal disposición de las unidades de memoria EM puede denominarse orientación de columna horizontal.

[0123] Aunque la Figura 4 ilustra una única matriz de unidades de memoria EM en el banco 400 de memoria, sin embargo, un banco de memoria puede incluir una pluralidad de matrices de unidades de memoria EM. Un banco de memoria puede incluir una pluralidad de matrices de unidades de memoria EM si una matriz, por ejemplo, una matriz de cabezal de impresión en la que va a alojarse el banco de memoria, no tiene dimensiones suficientes para alojar todas las unidades de memoria EM del banco de memoria como una sola matriz. Por ejemplo, si el banco EM 400, que tiene unidades de memoria EM en la orientación vertical de las columnas, va a incluir 64 unidades de memoria EM, estas pueden organizarse como una única matriz de 8 x 8 unidades de memoria EM si la matriz del cabezal de impresión tiene la longitud suficiente para alojar ocho filas de unidades de memoria EM y el anchura suficiente para alojar ocho columnas de unidades de memoria EM. Sin embargo, si la matriz del cabezal de impresión no tiene la anchura suficiente para alojar ocho columnas de unidades de memoria EM, pero tiene la longitud suficiente para incluir dieciséis filas de unidades de memoria EM, las 64 unidades de memoria EM del banco de memoria pueden disponerse como dos matrices de 8 x 4 de unidades de memoria EM una debajo de otra. Del mismo modo, si un banco EM tiene una orientación de columna horizontal y va a incluir 64 unidades de memoria EM, y si la matriz del cabezal de impresión no tiene la anchura suficiente para alojar ocho filas de unidades de memoria<e M ,>pero tiene la longitud suficiente para incluir dieciséis columnas de unidades de memoria EM, las 64 unidades de memoria EM del banco de memoria pueden disponerse como dos matrices de 4 x 8 unidades de memoria EM una debajo de otra. Estas disposiciones de bancos EM que tienen una pluralidad de matrices con un número diferente de filas y columnas para tener en cuenta una anchura limitada de la matriz se conocen como diseño EM estilizado, ya que estas disposiciones permiten aprovisionar un banco EM “ más estilizado” . Por otro lado, la disposición de los bancos EM que tienen una única matriz que tiene el mismo número de filas y columnas, tal como una matriz de 8 x 8, puede denominarse diseño EM amplio. La longitud y la anchura disponibles en la matriz de eyección de fluido para alojar las unidades de memoria EM se conocen como espacio de silicio (Si) disponible de un dispositivo. En un ejemplo, un banco EM que tiene unidades de memoria EM orientadas horizontalmente dispuestas como dos matrices de 8 X 4 una debajo de la otra tiene una longitud de 1023 pm y una anchura de 225 pm. En otro ejemplo, un banco EM del diseño EM ancho que tiene una matriz de 8 X 8 dispuesta tiene una longitud de 486 pm y una anchura de 425 pm. La disposición de una pluralidad de matrices de unidades de memoria EM en un banco EM se explica con referencia a la Figura 5.

[0125] La Figura 5 ilustra un banco EM 500 que tiene una pluralidad de matrices de unidades de memoria EM 502, 504, según una ejecución ilustrativa de la presente invención. La matriz de unidades EM 502 de memoria y la matriz de unidades EM 504 de memoria pueden denominarse primera matriz de unidades de memoria EM y segunda matriz de unidades de memoria EM, respectivamente. Las unidades de memoria EM en la primera matriz de unidades de memoria EM 502 pueden denominarse primera pluralidad de unidades de memoria EM. De modo similar, las unidades de memoria EM en la segunda matriz de unidades de memoria EM 504 pueden denominarse segunda pluralidad de unidades de memoria EM. Aunque se muestra que la primera matriz 502 y la segunda matriz 504 incluyen unidades de memoria EM en dos filas y una columna, sin embargo, la matriz 502 y la segunda matriz 504 pueden incluir cualquier número de filas y columnas de unidades de memoria EM. Por ejemplo, la primera matriz 502 y la segunda matriz 504 pueden incluir cada una ocho filas y cuatro columnas (8 x 4) de unidades de memoria EM en orientación de columna vertical. En otro ejemplo, la primera matriz 502 y la segunda matriz 504 pueden incluir cada una cuatro filas y ocho columnas (4 x 8) de unidades de memoria EM en orientación de columna horizontal. En una ejecución, la primera matriz 502 y la segunda matriz 504 incluyen el mismo número de filas de unidades de memoria EM y también el mismo número de columnas de unidades de memoria EM.

[0127] Aunque se muestra que la primera matriz 502 y la segunda matriz 504 de unidades de memoria EM están dispuestas una al lado de la otra en el banco 500 de memoria, sin embargo, en una ejecución, la segunda matriz 504 puede disponerse debajo de la primera matriz 502. Por ejemplo, la primera matriz 502 y la segunda matriz 504 pueden ser matrices de 8 X 4 de orientación de columna vertical o matrices de 4 X 8 de orientación de columna horizontal dispuestas una debajo de la otra. Como se ha mencionado anteriormente, tal disposición de la primera matriz 502 y la segunda matriz 504 de las unidades de memoria EM permite alojar el banco 500 de memoria en una matriz de eyección de fluido, tal como un cabezal de impresión, que tiene una anchura menor.

[0129] En una ejecución, cada matriz del banco EM 500 incluye un transistor de selección de banco dedicado. En otras palabras, un transistor de selección de banco independiente está conectado a la pluralidad de transistores de selección de filas presentes solo en una única matriz. Volviendo a la Figura 5, un transistor 506 de selección de banco, también denominado transistor de selección de primer banco, se conecta comúnmente a los transistores de selección de filas solo en la primera matriz 504, mientras que un segundo transistor 508 de selección de banco está conectado a los transistores de selección de filas solo en la segunda matriz 504. Se entenderá que, si el banco EM 500 incluye matrices adicionales de unidades de memoria EM, el banco 500 de memoria puede incluir un transistor de selección de banco independiente para cada matriz adicional de unidades de memoria EM. Por ejemplo, si el banco EM 500 incluye cuatro matrices 8 X 2 de unidades de memoria EM, el banco EM 500 puede incluir cuatro transistores de selección de banco, cada uno conectado a los transistores de selección de filas en una matriz.

[0131] Como se ilustra en la Figura 5, los terminales de puerta del primer transistor 506 de selección de banco y del segundo transistor 508 de selección de banco están conectados entre sí, de modo que pueden recibir la señal 510 de selección de banco simultáneamente. Por lo tanto, la activación tanto del primer transistor 506 de selección de banco como del segundo transistor 508 de selección de banco se controla conjuntamente en función de la señal 510 de selección de banco. El suministro de un transistor de selección de banco independiente para cada matriz de unidades de memoria EM y la conexión de sus terminales de puerta entre sí permite utilizar las técnicas de la presente invención también en un diseño EM estilizado. Por lo tanto, las técnicas de la presente invención pueden utilizarse en cabezales de impresión que tengan matrices de eyección de fluido de menor anchura. Además, dado que los transistores de selección de banco de la pluralidad de matrices están conectados entre sí, el tamaño efectivo del transistor de selección de banco aumenta. Esto aumenta aún más la capacitancia marginal, aumentando de este modo Vg y reduciendo la resistencia. En un ejemplo, cuando la matriz de unidades de memoria EM es una matriz de 8 x 8, el transistor 410 de selección de banco tiene una relación anchura-longitud (W/L) de 1446 pm/4 pm. En un ejemplo, cuando la matriz de unidades de memoria EM es una matriz de 8 x 4, el transistor 410 de selección de banco tiene una relación anchura-longitud (W/L) de 1338 pm/4 pm.

[0133] Cuando el primer transistor 506 de selección de banco y el segundo transistor 508 de selección de banco reciben la señal 510 de selección de banco, los datos pueden leerse o escribirse en una unidad de memoria EM de la primera matriz 502 o la segunda matriz 504, siempre que el transistor de selección de filas correspondiente a la fila de esa unidad de memoria EM y el transistor de selección de columnas correspondiente a esa unidad de memoria EM se enciendan proporcionando una señal de selección de filas y una señal de selección de columnas a sus respectivos terminales de puerta. Por ejemplo, para escribir datos en la unidad de memoria EM 512-1 o leer datos de la misma, la señal 514 de selección de columnas se debe aplicar al terminal de puerta del transistor 516 de selección de columnas y la señal 518 de selección de filas se debe aplicar al terminal de puerta del transistor 520 de selección de filas. La señal 514 de selección de columnas, la señal 518 de selección de filas y la señal 510 de selección de banco pueden generarse mediante registros. En una ejecución, la señal 514 de selección de columnas es generada por un registro de selección de columnas, la señal 518 de selección de filas es generada por un registro de selección de filas y la señal 510 de selección de banco es generada por un registro de selección de banco.

[0135] La Figura 6 ilustra un registro 602 de selección de columnas, un registro 604 de selección de filas y un registro 606 de selección de banco para la generación de la señal de selección de columnas, la señal de selección de filas y la señal de selección de banco, respectivamente, según una ejecución ilustrativa de la presente invención. Cada uno de los registros 602 de selección de columnas, el registro 604 de selección de columnas y el registro 606 de selección de banco puede ser un registro de desplazamiento, por ejemplo, un registro de desplazamiento de entrada en serie y salida en paralelo. Si el registro 602 de selección de columnas, el registro 604 de selección de filas y el registro 606 de selección de banco son registros de desplazamiento, pueden denominarse indistintamente registro 602 de desplazamiento de selección de columnas, registro 604 de desplazamiento de selección de filas y registro 606 de desplazamiento de selección de banco, respectivamente. Además, el registro 602 de desplazamiento de selección de columnas, el registro 604 de desplazamiento de selección de filas y el registro 606 de desplazamiento de selección de banco pueden denominarse colectivamente como registros de desplazamiento de selección. Los registros de desplazamiento de selección están conectados a varios bancos de memoria del dispositivo, por ejemplo, un dispositivo de memoria del cabezal de impresión, que aloja los bancos de memoria. Por ejemplo, los registros de desplazamiento de selección están conectados a los bancos de memoria 608-1,608-2, ..., 608-n.

[0137] En una ejecución, cada uno de los registros de desplazamiento de selección incluye una cascada de circuitos biestables con dos estados estables que comparten un reloj de tiempo común. Cada circuito biestable puede conectarse a la entrada de datos del siguiente biestable en la cascada, lo que da como resultado un circuito que desplaza una matriz de bits almacenado al desplazar los datos recibidos en su entrada y al último bit de la matriz en cada transición de una entrada de reloj. Cada circuito biestable de un registro de desplazamiento de selección puede denominarse etapa. Los registros de desplazamiento de selección pueden incluir cualquier número de etapas. En un ejemplo, cada uno de los registros de desplazamiento de selección incluye ocho etapas.

[0139] Como se ha mencionado anteriormente, el registro 602 de desplazamiento de selección de columnas genera una señal de selección de columnas, que puede usarse para seleccionar todas las unidades de memoria EM en una sola columna de una matriz de unidades de memoria<e M .>Para ello, como se ha explicado anteriormente, los terminales de puerta de los transistores de selección de columnas de todas las unidades de memoria EM en una sola columna están conectados entre sí. Por lo tanto, cuando la señal de selección de columnas se proporciona a una columna dada de una matriz de unidades de memoria EM, se activan los transistores de selección de columnas en todas las unidades de memoria EM de la columna.

[0141] El registro 602 de desplazamiento de selección de columnas puede proporcionar señales de selección de columnas a distintas columnas de unidades de memoria EM en diferentes puntos de tiempo, de modo que en cualquier punto se seleccione una única columna de unidades de memoria EM. Dado que el registro 602 de desplazamiento de selección de columnas está conectado a diversos bancos EM 608-1, 608-2, ..., 608-n (colectivamente denominados bancos EM 608), la señal de selección de columna para una columna dada se proporciona a la columna correspondiente en todos los bancos EM 608. Por ejemplo, se proporciona una señal de selección de columnas para seleccionar unidades de memoria EM en la primera columna de la matriz de unidades de memoria EM a la primera columna de cada uno de los diversos bancos EM 608.

[0143] En una ejecución, la señal de selección de columnas para cada columna de una matriz de unidades de memoria EM se genera por una etapa diferente del registro 602 de desplazamiento de selección de columnas. Por lo tanto, el número de etapas en el registro 602 de desplazamiento de selección de columnas puede ser el mismo que el número de columnas en las matrices de las unidades de memoria EM. Además, si cada banco EM tiene más de una matriz de unidades de memoria EM que tienen más columnas que filas, por ejemplo, dos matrices de 4 * 8 de unidades de memoria EM, la señal de selección de columnas para una columna dada se proporciona a la columna correspondiente en todas las matrices. De modo similar, si cada banco EM tiene más de una matriz que tiene más filas que columnas, el número de etapas en el registro 602 de desplazamiento de selección de columnas puede ser una suma del número de columnas en cada una de las matrices. Por ejemplo, si el banco EM tiene dos matrices de 8 * 4 de unidades de memoria EM, el registro 602 de desplazamiento de selección de columnas incluye ocho (4+4) etapas, de modo que las ocho columnas pueden proporcionarse con diferentes señales de selección de columnas.

[0145] El registro 604 de desplazamiento de selección de filas genera una señal de selección de filas, que puede usarse para seleccionar todas las unidades de memoria EM en una sola fila de una matriz de unidades de memoria EM. Para ello, la señal de selección de filas se puede proporcionar en el terminal de puerta del transistor de selección de filas correspondiente a una fila de unidades de memoria EM. El registro 604 de desplazamiento de selección de filas puede proporcionar una señal de selección de filas a diferentes filas de unidades de memoria EM en diferentes puntos de tiempo, de modo que en cualquier momento, se selecciona una sola fila de unidades de memoria EM. Dado que el registro 604 de desplazamiento de selección de filas está conectado a diversos bancos EM 608, se proporciona la señal de selección de filas para una fila dada a la fila correspondiente en todos los bancos EM 608. Por ejemplo, se proporciona una señal de selección de filas para seleccionar unidades de memoria EM en la segunda fila de la matriz de unidades de memoria EM a la segunda fila de cada uno de los diversos bancos EM 608.

[0147] En una ejecución, la señal de selección de filas para cada fila de una matriz de unidades de memoria EM se genera por una etapa diferente del registro 604 de desplazamiento de selección de filas. Por lo tanto, el número de etapas en el registro 604 de desplazamiento de selección de filas puede ser el mismo que el número de filas en las matrices de las unidades de memoria EM. Además, si cada banco E<m>tiene más de una matriz de unidades de memoria EM que tiene más filas que columnas, por ejemplo, dos matrices de 8 * 4 de unidades de memoria EM, puede proporcionarse la señal de selección de filas para una fila dada a la fila correspondiente en todas las matrices. De modo similar, si cada banco EM tiene más de una matriz de unidades de memoria EM que tienen más columnas que filas, el número de etapas en el registro 604 de desplazamiento de selección de filas puede ser una suma del número de filas en cada matriz. Por ejemplo, si el banco EM tiene dos matrices de 4 * 8 de unidades de memoria EM, el registro 604 de desplazamiento de selección de filas incluye ocho (4+4) etapas, de modo que las ocho filas pueden proporcionarse con diferentes señales de selección de filas.

[0149] En un ejemplo, cada banco EM incluye un banco EM que tiene unidades de memoria EM en ocho filas y ocho columnas. En otro ejemplo, cada banco EM incluye dos matrices, cada una que tiene unidades de memoria EM en ocho filas y cuatro columnas. En un ejemplo adicional, cada banco EM incluye dos matrices, cada una que tiene unidades de memoria EM en cuatro filas y ocho columnas. Según los tres ejemplos, tanto el registro 602 de desplazamiento de selección de columnas como el registro 604 de desplazamiento de selección de filas incluyen ocho etapas cada uno.

[0151] El registro 606 de desplazamiento de selección de banco puede generar señales de selección de banco en distintos momentos para distintos bancos EM. La señal de selección de banco puede proporcionarse a un transistor de selección de banco en un banco EM. Por ejemplo, la señal de selección de banco para el banco EM 608-1 se proporciona al transistor 610 de selección de banco. Si cada banco tiene más de un transistor de selección de banco, la señal de selección de banco se puede proporcionar a todos los transistores de selección de banco de ese banco conectando sus terminales de puerta respectivos entre sí. En una ejecución, el registro 306 de desplazamiento de selección de banco incluye tantas etapas como el número de bancos EM al que está conectado. En otras palabras, el registro 606 de desplazamiento de selección de banco incluye 'n' etapas, para proporcionar señales de selección de banco a los n bancos emergentes diferentes.

[0153] Como se ha explicado anteriormente, para acceder a una unidad de memoria EM de un banco EM para lectura o escritura, el transistor de selección de filas correspondiente a la fila de la unidad de memoria EM y el transistor de selección de columnas correspondiente a la unidad de memoria EM deben encenderse suministrando la señal de selección de filas y la señal de selección de columnas a sus respectivos terminales de puerta y el transistor de selección de banco de ese banco EM debe encenderse proporcionando la señal de selección de banco en su terminal de puerta. Para ello, el registro 602 de desplazamiento de selección de columnas, el registro 604 de desplazamiento de selección de filas y el registro 606 de desplazamiento de selección de banco pueden generar una señal de selección de columnas, una señal de selección de filas y una señal de selección de banco correspondientes a la unidad de memoria EM. Considérese un escenario ilustrativo en el que vaya a accederse a la unidad de memoria EM de la segunda fila y de la tercera columna del segundo banco EM, es decir, 608-2, para escribir datos en la misma. En este escenario, la segunda etapa del registro de cambios de selección de filas 604 proporciona la señal de selección de filas para la segunda fila, la tercera etapa del registro 602 de desplazamiento de selección de columnas proporciona la señal de selección de columnas para la tercera columna, y la segunda etapa del registro 606 de desplazamiento de selección de banco genera la señal de selección de banco para el segundo banco EM 608-2. De este modo, utilizando la combinación de los registros de desplazamiento seleccionados, puede accederse a cualquier unidad de memoria EM de cualquier fila, columna y banco Em .

[0155] Como se ha mencionado anteriormente, la señal de selección de banco a diferentes bancos emergentes puede ser proporcionada por diferentes etapas del registro 606 de desplazamiento de selección de banco.

[0156] La Figura 7 ilustra la primera etapa 700 del registro 606 de desplazamiento de selección de banco que proporciona la señal de selección de banco al banco EM 608-1, según un ejecución ilustrativa de la presente invención. Se entenderá que el registro de desplazamiento de selección de bancos incluye otras etapas para proporcionar señales de selección de bancos a otros bancos emergentes.

[0158] Como se ilustra en la Figura 7, la primera etapa 700 del registro 606 de desplazamiento de selección de banco incluye una pluralidad de transistores 702-712. Los transistores pueden ser, por ejemplo, transistores de efecto de campo (FET) de canal N. Como se ilustra, los terminales de puerta y drenaje del transistor 702 reciben una señal de reloj S1. El terminal fuente del transistor 702 está acoplado a un nodo Yo. Los terminales de compuerta y drenaje del transistor 704 reciben una señal de reloj S3. El terminal fuente del transistor 704 está acoplado a un nodo Y, que, a su vez, está conectado al terminal de puerta del transistor 710 de selección de banco. Los terminales de drenaje de los transistores 706 y 708 están acoplados a los nodos Y0 e Y, respectivamente. El terminal de puerta del transistor 706 recibe una señal de reloj S2 y el terminal de puerta del transistor 708 recibe una señal de reloj S4. Los terminales fuente de los transistores 706 y 708 están acoplados a los terminales de drenaje de los transistores 710 y 712, respectivamente. Los terminales fuente de los transistores 710 y 712 están acoplados a una tensión de referencia, tal como conexión a tierra. El terminal de puerta del transistor 710 puede estar acoplado a la salida de un circuito decodificador (no mostrado en la Figura 7). Los transistores correspondientes al transistor 710 en las etapas posteriores del registro 506 de desplazamiento de selección de banco pueden estar acoplados a la salida de sus respectivas etapas anteriores. Por ejemplo, el transistor correspondiente al transistor 710 en la segunda etapa puede estar acoplado al nodo Y.

[0159] Cada una de las señales de reloj S1 a S4 es una secuencia periódica de pulsos con un desfase secuencial, de modo que el pulso en S2 se produce después del pulso en S1, el pulso en S3 se produce después del pulso en S2, y así sucesivamente.

[0161] En funcionamiento, durante el S1, el transistor 702 carga (por ejemplo, la lógica 1) el nodo Yo. Al mismo tiempo, el circuito descodificador proporciona un pulso y enciende el transistor 710. Durante S2, el circuito descodificador continúa proporcionando el pulso. Por lo tanto, el nodo Yo se descargará y pasará a ser el lógico o, ya que los transistores 706 y 710 están encendidos. Durante S3, el circuito descodificador deja de proporcionar el pulso y el nodo Y se cargará como el transistor 704. Durante S4, aunque el transistor 708 esté encendido, dado que Yo es un lógico 0, el transistor 712 está apagado y, por lo tanto, Y permanece cargado. Dado que el nodo Y está conectado al terminal de puerta del transistor de selección de banco 710, la señal de selección de banco se proporciona al transistor de selección de banco 710 cuando el nodo Y está cargado. Se entenderá que cuando se repite el ciclo anterior, el nodo Y permanece cargado, proporcionando así de forma continua la señal de selección de banco al transistor de selección de banco 710. Para detener el envío de la señal de selección de banco al transistor de selección de banco 710, por ejemplo, para seleccionar otro banco EM, el circuito descodificador puede cambiar la secuencia en la que proporciona los pulsos de modo que el nodo Y se descargue.

Claims (12)

1. REIVINDICACIONES

i. Una disposición de memoria para una matriz de eyección de fluido, comprendiendo la matriz de eyección de fluido:

una pluralidad de boquillas (104, 206, 256) para eyectar gotas de fluido, comprendiendo la disposición de memoria:

un banco (500) de memoria que tiene una primera pluralidad de unidades (512-1, ..., 512-M) de memoria dispuestas en forma de una primera matriz (502), teniendo la primera matriz (502) una pluralidad de filas y una pluralidad de columnas; y

un primer transistor (506) de selección de banco común a la primera pluralidad de unidades (512-1, ..., 512-M) de memoria, en donde el primer transistor (506) de selección de banco está configurado para facilitar el acceso a una unidad de memoria de la primera pluralidad de unidades (512-1, ..., 512-M) de memoria basadas en una señal (510) de selección de banco único proporcionada al primer transistor (506) de selección de banco;

en donde el banco (500) de memoria comprende una segunda pluralidad de unidades (512-2, ..., 512-N) de memoria dispuestas en forma de una segunda matriz (504), en donde el sistema comprende un segundo transistor (508) de selección de banco común a la segunda pluralidad de unidades (512-2, ..., 512-N) de memoria, y en donde el segundo transistor (508) de selección de banco está configurado para recibir la señal (510) de selección de banco único para facilitar el acceso a una unidad de memoria de la segunda pluralidad de unidades(512-2, ..., 512-N) de memoria basada en la señal (510) de selección de banco único proporcionada al segundo transistor (508) de elección de banco,

caracterizada por que el primer transistor (506) de selección de banco está conectado a cada unidad de memoria de la primera pluralidad de unidades (512-1, ..., 512-M) de memoria a través de un transistor (312; 408; 520) de selección de fila y un transistor de selección de columna (310; 406; 516); y

el segundo transistor (508) de selección de banco está conectado a cada unidad de memoria de la segunda pluralidad de unidades (512-2, ..., 512-N) de memoria a través de un transistor (312; 408; 520) de selección de fila correspondiente y un transistor (310; 406; 516).

2. La disposición de memoria de la reivindicación 1, en donde los terminales de puerta del primer transistor (506) de selección de banco y del segundo transistor (508) de selección de banco están conectados entre sí, de modo que pueden recibir la señal (510) de selección de banco simultáneamente.

3. La disposición de memoria de la reivindicación 1 o 2, en donde cada unidad de memoria de la primera pluralidad de unidades (512-1, ..., 512-M) de memoria y/o de la segunda pluralidad de unidades (512-2, ..., 512-N) de memoria incluye un transistor (310; 516), de selección de columna correspondiente en donde un transistor (312; 520) de selección de fila es común a todas las unidades de memoria de una fila de la primera o segunda matriz (502, 504) correspondiente.

4. La disposición de memoria de cualquiera de las reivindicaciones 1 a 3, en donde el primer transistor (506) de selección de banco está conectado solo a los transistores de selección de fila de la primera matriz (502), y en donde el segundo transistor de selección de banco (508) está conectado solo a los transistores de selección de fila de la segunda matriz (504).

5. La disposición de memoria de cualquiera de las reivindicaciones anteriores, en donde cada unidad (512-1, ..., 512-M) de memoria de la primera pluralidad de unidades de memoria es una unidad de memoria de solo lectura programable eléctricamente.

6. La disposición de memoria de cualquiera de las reivindicaciones anteriores, en donde una unidad (512-1, ..., 512-M) de memoria dada de la primera pluralidad de unidades de memoria es accesible cuando una fila que tiene dicha unidad de memoria dada recibe una señal (322, 518) de selección de fila y una señal (320, 514) de selección de columna es recibida por una columna que tiene dicha unidad de memoria dada, y el correspondiente del primer o segundo transistor (506, 508) de selección de banco recibe la señal (510) de selección de banco.

7. La disposición de memoria según una de las reivindicaciones 1 a 3, que comprende una línea (316) de identificación conectada a cada unidad de memoria de la primera y la segunda pluralidad de unidades (512.1, ..., 512-M, 512-2, ..., 512-N) de memoria para acceder a la unidad de memoria correspondiente para al menos una sesión de lectura y escritura.

8. La disposición de memoria de una de las reivindicaciones anteriores, que comprende un registro (606) de selección de banco configurado para generar la señal (510) de selección de banco único.

9. La disposición de memoria de una de las reivindicaciones anteriores, que comprende un registro (604) de selección de filas configurado para proporcionar señales de selección de filas a los transistores de selección de filas de la pluralidad de bancos (608) de memoria y un registro (602) de selección de columnas configurado para proporcionar señales de selección de columnas a los transistores de selección de columnas de la pluralidad de bancos de memoria.

10. Una matriz (100; 204) de expulsión de fluido que comprende:

la disposición de memoria de una de las reivindicaciones anteriores; y

y una pluralidad de boquillas (104; 206) para eyectar gotas de fluido.

11. La matriz de eyección de fluido de la reivindicación 10, en donde la matriz de eyección de fluido es un cabezal (254) de impresión.

12. Un cartucho (200; 250) de expulsión de fluido que comprende:

un depósito (202) de fluido para almacenar fluido; y

la matriz de eyección (100; 204; 254) de fluido según la reivindicación 10 u 11, acoplado al depósito (202) de fluido.