BR112019015681A2

BR112019015681A2 - acesso a unidades de memória em um banco de memória

Info

Publication number: BR112019015681A2
Application number: BR112019015681A
Authority: BR
Inventors: Bing NG Boon; Noorashekin Binte Jamil
Original assignee: Hewlett Packard Development Co
Priority date: 2017-01-31
Filing date: 2017-01-31
Publication date: 2020-04-07
Also published as: EP3554844A1; US20190366727A1; EP3554844A4; CN112976813B; JP6832441B2; CN110267817A; CN112976813A; WO2018143940A1; US11370223B2; BR112019015681B1; RU2019124016A3; RU2019124016A; RU2748727C2; KR20190102045A; JP2020506479A; US10889122B2; EP4147874A1; EP3554844B1; CN110267817B; CL2019002147A1

Abstract

o presente assunto se refere ao acesso a unidades de memória em um banco de memória. em uma implementação de exemplo, um transistor de seleção de banco é comum para uma pluralidade de unidades de memória em um banco de memória. o transistor de seleção de banco facilita o acesso a uma unidade de memória da pluralidade de unidades de memória com base em um sinal de seleção de banco.

Description

ACESSO A UNIDADES DE MEMÓRIA EM UM BANCO DE MEMÓRIA ANTECEDENTES [0001] As unidades de memória são amplamente usadas para o armazenamento de informação. Por exemplo, em um cabeçote de impressão, informações relativas a atributos de um cartucho de impressão usualmente são armazenadas em unidades de memória. A informação pode ser armazenada nas unidades de memória em forma binária, isto é, como '0's e 'l's. Alguns tipos de exemplo de unidades de memória são unidades de memória de memória apenas de leitura de máscara (MROM), memória apenas de leitura programável apagável (EPROM), e memória apenas de leitura programável eletricamente apagável (EEPROM). Em alguns casos, várias unidades de memória são dispostas em conjunto na forma de um único banco de memória. Um banco de memória pode incluir uma pluralidade de unidades de memória na forma de uma matriz, isto é, em linhas e colunas.

BREVE DESCRIÇÃO DOS DESENHOS [0002] A descrição detalhada a seguir faz referência às figuras, em que:

[0003] A figura 1 é uma matriz de ejeção de fluido, de acordo com uma implementação de exemplo do presente assunto.

[0004] A figura 2(a) ilustra um cartucho de fluido que inclui uma matriz de ejeção de fluido, de acordo com uma implementação de exemplo do presente assunto.

[0005] A figura 2(b) ilustra um cartucho de impressão incluindo um cabeçote de impressão, de acordo com uma implementação de exemplo do presente assunto.

[0006] A figura 3 ilustra uma conexão de um

Petição 870190072964, de 30/07/2019, pág. 8/58

2/37 transistor de seleção de banco com uma matriz de unidades de memória de memória apenas de leitura eletricamente programável (EM) em um banco de memória, de acordo com uma implementação de exemplo do presente assunto.

[0007] A figura 4 ilustra o layout de um banco de EM, de acordo com uma implementação de exemplo do presente assunto.

[0008] A figura 5 ilustra um banco de EM tendo uma pluralidade de matrizes de unidades de memória de EM, de acordo com uma implementação de exemplo do presente assunto.

[0009] A figura 6 ilustra um registrador de seleção de coluna, um registrador de seleção de linha e um registrador de seleção de banco para geração de um sinal de seleção de coluna, um sinal de seleção de linha e um sinal de seleção de banco, respectivamente, de acordo com uma implementação de exemplo do presente assunto.

[0010] A figura 7 ilustra um primeiro estágio de um registrador de deslocamento de seleção de banco gerando um sinal de seleção de banco para um banco de EM, de acordo com uma implementação de exemplo do presente assunto.

DESCRIÇÃO DETALHADA [0011] Os bancos de memória podem ser usados em uma matriz de ejeção de fluido, tal como um cabeçote de impressão, para o armazenamento de várias informações relacionadas à matriz de ejeção de fluido, tais como informação de identificação, números de série, informação de segurança, informação de melhoramento de recurso, e similares. Uma vez que um banco de memória inclui uma pluralidade de unidades de memória de EM, de modo a se lerem ou escreverem dados em uma unidade de memória no banco de

Petição 870190072964, de 30/07/2019, pág. 9/58

3/37 memória, a unidade de memória é para ser selecionada antes da operação de leitura ou escrita. Como as unidades de memória são dispostas em linhas e colunas, uma unidade de memória pode ser selecionada pela seleção da linha e da coluna nas quais a unidade de memória é disposta. A linha e a coluna correspondentes à unidade de memória podem ser selecionadas pela provisão de um conjunto de sinais de seleção de, tal como um sinal de seleção de linha, o qual é aplicado à linha correspondente à unidade de memória, e um sinal de seleção de coluna, o qual é aplicado à coluna correspondente à unidade de memória.

[0012] Em casos em que uma grande quantidade de dados é para ser armazenada, vários bancos de memória podem ser usados. Em um caso como esse, de modo a se acessar uma unidade de memória para leitura ou escrita, além da seleção de linha e coluna correspondentes à unidade de memória, o banco de memória correspondente à unidade de memória também é para ser selecionado. Assim sendo, um sinal de seleção de banco também é provido ao banco de memória correspondente à unidade de memória a ser selecionada.

[0013] Os vários sinais de seleção de podem ser gerados por um ou mais registradores. Assim, a seleção de uma unidade de memória pode ser executada por um ou mais registradores, os quais geram o sinal de seleção de linha para a seleção de uma linha de uma unidade de memória, o sinal de seleção de coluna para a seleção de uma coluna da unidade de memória, e um sinal de seleção de banco para a

seleção do	banco	no qual a	unidade	de	memória	está presente.
[0014]	0	presente	assunto	se	refere	a	aspectos de
acesso a	unidades de memória em	um	banco	de	memória. As

Petição 870190072964, de 30/07/2019, pág. 10/58

4/37 implementações do presente assunto proveem um layout eficiente que minimiza a quantidade de espaço consumido, por exemplo, em uma matriz de ejeção de fluido para implementação dos vários registradores de seleção de.

[0015] De acordo com uma implementação de exemplo do presente assunto, um transistor de seleção de banco é provido comum a uma pluralidade de unidades de memória presentes em um banco de memória. A pluralidade de unidades de memória no banco de memória é disposta na forma de uma matriz que tem uma pluralidade de linhas e colunas. O transistor de seleção de banco facilita o acesso a uma unidade de memória da pluralidade de unidades de memória no banco de memória com base em um sinal de seleção de banco, o qual pode ser provido para um registrador de seleção de.

[0016] De acordo com uma implementação de exemplo do presente assunto, uma pluralidade de bancos de memória é provida em um dispositivo, tal como uma matriz de ejeção de fluido. Cada banco de memória é provido com uma pluralidade de unidades de memória e um transistor de seleção de banco comum à pluralidade de unidades de memória. O transistor de seleção de banco em um banco de memória recebe o sinal de seleção de banco para facilitar o acesso a uma unidade de memória no banco de memória. O transistor de seleção de banco pode ser conectado a cada unidade de memória através de um transistor de seleção de linha e de um transistor de seleção de coluna conectados à unidade de memória, e pode facilitar o acesso a uma unidade de memória da pluralidade de unidades de memória ao receber o sinal de seleção de banco.

[0017] Uma vez que o transistor de seleção de banco é comum a uma pluralidade de unidades de memória no banco de

Petição 870190072964, de 30/07/2019, pág. 11/58

5/37 memória, o acesso da pluralidade de unidades de memória pode ser controlado usando-se um sinal de seleção de banco, o qual é provido para o transistor de seleção de banco. Ainda, pelo aprovisionamento de um transistor de seleção de banco comumente a uma pluralidade de unidades de memória no banco de memória, ao invés do aprovisionamento de um transistor de seleção de banco por unidade de memória, o presente assunto reduz consideravelmente o número de transistores a serem aprovisionados em um banco de memória para se facilitar acesso às unidades de memória. Isto reduz o tamanho do dispositivo empregando os bancos de memória. Portanto, os aspectos do presente assunto podem ser usados em dispositivos com restrição de espaço, tais como cabeçotes de impressão, para o armazenamento de uma grande quantidade de dados em uma quantidade de espaço limitada. A redução no número de transistores aprovisionados também permite ter mais unidades de memória e bancos de memória no dispositivo, desse modo se aumentando o número de funções executadas pelo dispositivo.

[0018] A descrição a seguir se refere aos desenhos associados. Sempre que possivel, os mesmos números de referência são usados nos desenhos e na descrição a seguir para referência às mesmas partes ou similares. Embora vários exemplos sejam descritos na descrição, modificações, adaptações e outras implementações são possiveis. Assim sendo, a descrição detalhada a seguir não limita os exemplos expostos. Ao invés disso, o escopo apropriado dos exemplos expostos pode ser definido pelas reivindicações em apenso.

[0019] As implementações de exemplo do presente assunto são descritas com respeito a bancos de memória usados em matrizes de ejeção de fluido, tais como cabeçotes de

Petição 870190072964, de 30/07/2019, pág. 12/58

6/37 impressão. Embora não descrito, será entendido que as implementações do presente assunto podem ser usadas com outros tipos de matrizes de ejeção de fluido em que uma unidade de memória em um de vários bancos de memória é para ser acessada.

[0020] A figura 1 ilustra uma matriz de ejeção de fluido 100, de acordo com uma implementação de exemplo do presente assunto. O exemplo da matriz de ejeção de fluido 100 inclui, mas não está limitado a um cabeçote de impressão, tal como um cabeçote de impressão de jato de tinta térmico (TIJ) e um cabeçote de impressão de jato de tinta piezoelétrico. A matriz de ejeção de fluido 100 ejeta gotas de fluido, tais como tinta e toner liquido, através de uma pluralidade de orificios ou bocais 104 em direção a um meio de impressão (não mostrado na figura 1), de modo a se imprimir no meio de impressão. O meio de impressão pode ser qualquer tipo de material de folha adequado, tais como papel, papelão, tecido e similares. Tipicamente, os bocais 104 são dispostos em uma ou mais colunas ou arranjos, de modo que uma ejeção de fluido apropriadamente sequenciada dos bocais faça com que caracteres, simbolos e/ou outros itens gráficos ou imagens a serem impressos no meio de impressão.

[0021] O banco de memória 102 também inclui uma pluralidade de unidades de memória 106-1, 106-2, ..., 106n, coletivamente referidas como unidades de memória 106. As unidades de memória 106 são dispostas no banco de memória 102 na forma de uma matriz tendo uma pluralidade de linhas e colunas .

[0022] Cada uma das unidades de memória 106 é capaz de armazenar dados. Os dados que podem ser armazenados em

Petição 870190072964, de 30/07/2019, pág. 13/58

7/37 uma unidade de memória podem ser, por exemplo, um bit de dados, isto é, um '0' lógico ou um '1' lógico. Ainda, os dados armazenados na unidade de memória podem ser recuperados. Em outras palavras, cada unidade de memória pode ser escrita ou ser lida. Uma unidade de memória pode ser acessada para escrita de dados ou leitura de dados. De modo a facilitar o acesso a uma unidade de memória das unidades de memória 106, a matriz de ejeção de fluido 100 inclui um transistor de seleção de banco 108. Embora o transistor de seleção de banco 108 seja mostrado como sendo disposto fora do banco de memória 102, em uma implementação, o transistor de seleção de banco 108 é disposto no banco de memória 102.

[0023] O transistor de seleção de banco 108 é comum às unidades de memória 106. O transistor de seleção de banco 108 pode ser feito comum para as unidades de memória 10 6 pela conexão do transistor de seleção de banco 108 com cada unidade de memória das unidades de memória 106. Aqui, o transistor de seleção de banco 108 é mostrado conectado às unidades de memória 106 através de setas para se indicar que o transistor de seleção de banco 108 pode ser conectado às unidades de memória 106 direta ou indiretamente. A conexão do transistor de seleção de banco 108 com as unidades de memória 106 é explicada com referência à figura 3. O transistor de seleção de banco 108 recebe um sinal de seleção de banco 110. Com base no sinal de seleção de banco 110, o transistor de seleção de banco 108 facilita acessar unidades de memória no banco de memória 102.

[0024] Em uma implementação, as unidades de memória 106 são unidades de memória de memória apenas de leitura

Petição 870190072964, de 30/07/2019, pág. 14/58

8/37 eletricamente programável (EM). 0 termo unidade de memória de EM, conforme usado no presente relatório descritivo, é para ser amplamente entendido como qualquer memória apenas de leitura programável que retém seus dados quando seu suprimento de potência for comutado para desligado. Em um exemplo, a EM é uma memória apenas de leitura eletricamente apagável (EPROM) . Em um outro exemplo, a EM é uma memória apenas de leitura programável eletricamente apagável (EEPROM).

[0025] Embora a figura 1 ilustre um único banco de memória 102 na matriz de ejeção de fluido 100, a matriz de ejeção de fluido 100 pode incluir uma pluralidade de bancos de memória. Assim sendo, cada banco de memória pode ter um transistor de seleção de banco, o qual é comum a uma pluralidade de unidades de memória naquele banco de memória.

[0026] O transistor de seleção de banco 108 recebe o sinal de seleção de banco 110 a partir de um registrador de seleção de banco (não mostrado na figura 1), o que gera o sinal de seleção de banco 110 com base no banco de memória a partir do qual uma unidade de memória é para ser acessada. Cada unidade de memória também pode ter um registrador de seleção de linha e um registrador de seleção de coluna (ambos não mostrados na figura 1) associados a ela. Uma unidade de memória pode ser acessada quando o registrador de seleção de linha e a registrador de seleção de coluna conectados a ela recebem um sinal de seleção de linha e um sinal de seleção de coluna, respectivamente, e o transistor de seleção de banco 108 recebe o sinal de seleção de banco 110. Pela provisão de um transistor de seleção de banco comum 108 para a pluralidade de unidades de memória 106, ao invés de se

Petição 870190072964, de 30/07/2019, pág. 15/58

9/37 prover um transistor de seleção de banco em separado correspondente a cada unidade de memória, uma economia de espaço considerável é obtida na matriz de ejeção de fluido 100 .

[0027] As implementações descritas acima serão explicadas em maiores detalhes com referência aos parágrafos subsequentes.

[0028] A figura 2(a) ilustra um cartucho de fluido 200, de acordo com uma implementação de exemplo do presente assunto. O cartucho de fluido 200 é mais geralmente um dispositivo de distribuição de precisão de jato de fluido ou uma estrutura ejetora de fluido que distribui precisamente fluido, tal como tinta e toner liquido. Em um exemplo, o cartucho de fluido 200 pode ser um cartucho de impressão, tal como um cartucho de tinta de cor única para uma impressora de jato de tinta.

[0029] Embora a presente descrição se refira geralmente a um cartucho de impressão com jato de tinta que ejeta tinta sobre a midia, os exemplos do presente relatório descritivo podem não ser limitados a cartuchos de impressão com jato de tinta apenas. Em geral, os exemplos do presente relatório descritivo se referem a qualquer tipo de dispositivos de distribuição com precisão ou ejeção de jato de fluido que distribuem um fluido. O termo fluido tem por significado ser amplamente interpretado como qualquer substância que se deforme sob uma força aplicada. Os exemplos de fluidos, portanto, incluem liquidos e gases. Um dispositivo de distribuição de precisão de jato de fluido é um dispositivo no qual uma impressão ou distribuição do fluido em questão é obtida pela impressão ou distribuição

Petição 870190072964, de 30/07/2019, pág. 16/58

10/37 precisa em localizações especificadas de forma acurada, com ou sem a feitura de uma imagem em particular sobre o que está sendo impresso ou distribuído. Contudo, será entendido que qualquer tipo de cartucho de fluido pode ser usado com princípios descritos aqui.

[0030] Em uma implementação, o cartucho de fluido 200 inclui um reservatório de fluido 202 para armazenamento de fluido, tal como tinta e toner líquido, e uma matriz de ejeção de fluido 204, tal como a matriz de ejeção de fluido 100, que é acoplada ao reservatório de fluido 202. Quando o cartucho de fluido 200 é um cartucho de impressão, o fluido armazenado no reservatório de fluido 202 pode ser referido como um material de impressão, e o reservatório de fluido 202 pode ser referido como um reservatório de material de impressão. O fluido armazenado no reservatório de fluido 202 pode fluir para a matriz de ejeção de fluido 204, o qual ejeta gotas do fluido através de uma pluralidade de bocais 206 em direção a um meio de impressão.

[0031] Em um exemplo, a matriz de ejeção de fluido 204 inclui uma pluralidade de bancos de EM 208-1, ..., 208n, coletivamente referidos como bancos de EM 208. Um banco de EM se refere a qualquer combinação de qualquer número de matrizes de unidades de memória de EM. Os bancos de EM 208 podem ser usados para o armazenamento de várias informações sobre um dispositivo no qual eles são usados. Por exemplo, se a matriz de ejeção de fluido 204 for um cabeçote de impressão, a informação armazenada poderá ser uma informação de identificação, tal como uma identificação do cabeçote de impressão, tipos de cartucho de tinta, e tipo de tinta contido no cartucho de tinta, números de série, informação

Petição 870190072964, de 30/07/2019, pág. 17/58

11/37 de segurança, informação de melhoramento de recurso, e similares. Com base na informação armazenada nos bancos de EM 208, um controlador de impressora (não mostrado na figura 2(a)) na impressora (não mostrada na figura 2(a)) que inclui uma matriz de ejeção de fluido 204 pode executar uma ou mais ações, tal como alterar rotinas de impressora para manutenção da qualidade de imagem.

[0032] Cada banco de EM inclui uma matriz da pluralidade de unidades de memória de EM. Uma matriz de unidades de memória se refere a um arranjo de unidades de memória em uma pluralidade de linhas e colunas. Por exemplo, o banco de EM 208-1 inclui as unidades de memória de EM 2101, 210-2, ..., 210-n na forma de uma matriz. De modo similar, o banco de EM 208-n inclui as unidades de memória de EM 2121, 212-2, ..., 212-n na forma de uma matriz.

[0033] Em um exemplo, o banco de EM inclui 64 unidades de memória. Em um exemplo, uma matriz de unidades de memória inclui unidades de memória dispostas em oito linhas e oito colunas, isto é, a matriz de unidades de memória é um arranjo 8x8 de unidades de memória. Em um outro exemplo, a matriz de unidades de memória é um arranjo 8x4 de unidades de memória, tendo unidades de memória dispostas em oito linhas e quatro colunas. Em ainda outros exemplos, outros arranjos, tais como 4x8, 2 x 16 e similares podem ser usados.

[0034] Além da matriz da pluralidade de unidades de memória de EM, cada banco de EM também inclui um transistor de seleção de banco. Por exemplo, o banco de EM 208-1 incluiu um transistor de seleção de banco 214, e o banco de EM 208n inclui um transistor de seleção de banco 216. O transistor

Petição 870190072964, de 30/07/2019, pág. 18/58

12/37 de seleção de banco em um banco de EM é comum à pluralidade de unidades de memória de EM, o transistor de seleção de banco pode ser conectado a cada unidade de memória da pluralidade de unidades de memória de EM. Por exemplo, com referência à figura 2 (a), o transistor de seleção de banco 214 pode ser conectado a cada unidade de memória de EM, isto é, à unidade de memória de EM 210-1, à unidade de memória de EM 210-2, ..., à unidade de memória de EM 210-n das unidades de memória de EM 210. A conexão do transistor de seleção de banco com a pluralidade de unidades de memória de EM é explicada com referência à figura 3.

[0035] Cada transistor de seleção de banco inclui um terminal de porta. O terminal de porta pode ser usado para o recebimento de um sinal de seleção de banco, o qual é um sinal usado para selecionar um banco de EM em particular. Quando o transistor de seleção de banco recebe o sinal de seleção de banco em seu terminal de porta, o transistor de seleção de banco se ativa. Uma vez que o transistor de seleção de banco é comum à matriz da pluralidade de unidades de memória de EM, a ativação do transistor de seleção de banco facilita o acesso a uma unidade de memória de EM na matriz para leitura ou escrita.

[0036] Portanto, com referência de volta à figura 2(a), quando o transistor de seleção de banco 214 recebe um sinal de seleção de banco 218 em seu terminal de porta, o acesso às unidades de memória de EM 210-1, 210-2, ..., 210n é facilitado. De modo similar, quando o transistor de seleção de banco 216 recebe o sinal de seleção de banco 218 em seu terminal de porta, o acesso às unidades de memória de EM 212-1, 212-2, ..., 212-n é facilitado. Os transistores de

Petição 870190072964, de 30/07/2019, pág. 19/58

13/37 seleção de banco nos diferentes bancos de EM podem receber o sinal de seleção de banco 218 em diferentes pontos no tempo, de modo que, em qualquer ponto no tempo, um acesso às unidades de memória de EM em um único banco de EM sozinho seja facilitado. A geração do sinal de seleção de banco é explicada com referência à figura 5. Em uma implementação, o transistor de seleção de banco 214 é conectado a cada unidade de memória de EM através de um transistor de seleção de linha e de um transistor de seleção de coluna conectados à unidade de memória de EM.

[0037] A figura 2(b) ilustra um cartucho de impressão 250 de acordo com uma implementação de exemplo do presente assunto. O cartucho de impressão 250 pode ser similar ao cartucho de fluido 200. Um componente do cartucho de impressão 250 que corresponde ao cartucho de fluido 200 é denotado por um número de referência a que é somado 50 com respeito ao componente correspondente do cartucho de fluido 200. Por exemplo, os bocais 256 no cartucho de impressão 250 correspondem aos bocais 206 no cartucho de fluido 200. De modo similar o cartucho de fluido 200, o cartucho de impressão 250 também pode incluir n bancos de EM. Contudo, um único banco de EM 258-1 é mostrado, por clareza. De modo similar, o banco de EM 258-1 inclui unidades de memória de EM em uma pluralidade de linhas e colunas, embora uma única coluna de unidades de memória de EM seja mostrada.

[0038] A unidade de EM 260-1 é conectada ao transistor de seleção de banco 264 através de um transistor de seleção de coluna 270 e um transistor de seleção de linha 272. De modo similar, a unidade de EM 260-m é conectada ao transistor de seleção de banco 264 através de um transistor

Petição 870190072964, de 30/07/2019, pág. 20/58

14/37 de seleção de coluna 274 e um transistor de seleção de linha 27 6. A conexão do transistor de seleção de banco com uma matriz de uma pluralidade de unidades de memória de EM em um banco de memória, através de transistores de seleção de linha e coluna, é explicada com referência à figura 3. Uma matriz de uma pluralidade de unidades de memória de EM pode ser referida de forma intercambiável referida como uma matriz de unidades de memória de EM.

[0039] A figura 3 ilustra uma conexão de um transistor de seleção de banco 302 a uma matriz 304 de unidades de memória de EM em um banco de memória 300, de acordo com uma implementação de exemplo do presente assunto. A matriz 304 de unidades de memória de EM inclui uma pluralidade de unidades de memória de EM 306-1, 306-2, ..., 306-m, 306-n, coletivamente referidas como as unidades de memória de EM 306. Embora a matriz 304 de unidades de memória de EM seja mostrada incluindo unidades de memória de EM em 2 linhas e 2 colunas, é para ser entendido que uma matriz pode incluir qualquer número de linhas e colunas de unidades de memória de EM. Em um exemplo, a matriz 304 é uma matriz 8x8 de unidades de memória de EM.

[0040] A unidades de memória de EM 306-1 é um transistor de porta flutuante 308. Um terminal de dreno do transistor de porta flutuante 308 é conectado a um terminal de um resistor 314. O outro terminal do resistor 314 é conectado a uma linha de identificação (ID) 316, através da qual o transistor de porta flutuante 308 pode ser acessado para leitura ou escrita. Um terminal de fonte do transistor de porta flutuante 308 é conectado a um terminal de dreno de um transistor de seleção de coluna 310. Um terminal de fonte

Petição 870190072964, de 30/07/2019, pág. 21/58

15/37 do transistor de seleção de coluna 310 é conectado a um terminal de dreno de um transistor de seleção de linha 312. Desta maneira, o transistor de porta flutuante 308, ο transistor de seleção de coluna 310 e o transistor de seleção de linha 312 são conectados juntos. Uma conexão como essa do transistor de porta flutuante 308, do transistor de seleção de coluna 310 e do transistor de seleção de linha 312 pode ser referida como uma conexão em série. Ainda, um terminal de fonte do transistor de seleção de linha 312 é conectado a um terminal de dreno do transistor de seleção de banco 302. Desta maneira, o transistor de seleção de banco 302 é conectado à unidade de memória de EM 306-1. Uma conexão como essa do transistor de seleção de banco 302 com a unidade de memória de EM 306-1 (através do transistor de seleção de coluna 310 e do transistor de seleção de linha 312) pode ser referida como uma conexão em série. Um terminal de fonte do transistor de seleção de banco 302 pode ser conectado a uma voltagem de referência, por exemplo, o aterramento 318.

[0041] O transistor de porta flutuante 308, o transistor de seleção de coluna 310 e o transistor de seleção de linha 312 podem ser, por exemplo, transistores de efeito de campo de semicondutor de óxido de metal (MOSFETs). Em um exemplo, o transistor de porta flutuante 308, o transistor de seleção de coluna 310 e o transistor de seleção de linha 312 são dispositivos de tipo N (NMOS). Em outros exemplos, o transistor de porta flutuante 308, o transistor de seleção de coluna 310 e o transistor de seleção de linha 312 são dispositivos PMOS ou dispositivos CMOS. Em uma implementação, o transistor de seleção de banco 302 é um MOSFET, e pode ser um dispositivo NMOS.

Petição 870190072964, de 30/07/2019, pág. 22/58

16/37 [0042] Em uma implementação, cada unidade de memória de EM inclui um transistor de seleção de coluna correspondente. Em outras palavras, um transistor de porta flutuante em uma unidade de memória de EM é conectado a um transistor de seleção de coluna dedicado à unidade de memória de EM 306-1, e não é conectado a qualquer outro transistor de porta flutuante além do transistor de porta flutuante 308. Contudo, um transistor de seleção de linha é comum a todas as unidades de memória de EM em uma linha em particular da matriz das unidades de memória de EM. Em outras palavras, um transistor de seleção de linha corresponde a uma linha de uma matriz de unidades de memória de EM. Com referência à figura 3, o transistor de seleção de linha 312 corresponde à primeira linha de unidades de memória de EM na matriz 304. Portanto, o transistor de seleção de linha 312 é conectado a cada transistor de seleção de coluna na primeira linha da matriz 304. Embora o transistor de seleção de linha seja mostrado correspondendo a uma linha inteira de unidades de memória de EM, enquanto o transistor de seleção de coluna corresponde a uma unidade de memória de EM, em uma implementação, o transistor de seleção de coluna pode corresponder a uma coluna inteira de unidades de memória de EM, enquanto o transistor de seleção de linha corresponde a uma unidade de memória de EM. Em uma outra implementação, cada unidade de memória de EM pode ter um transistor de seleção de linha e um transistor de seleção de coluna correspondendo a ela.

[0043] As outras unidades de memória de EM 306-2, ..., 306-m, 306-n podem ser idênticas à unidade de memória de EM 306-1, e incluir componentes e conexões similares como

Petição 870190072964, de 30/07/2019, pág. 23/58

17/37 a unidade de memória de EM 306-1. Portanto, o terminal de fonte do transistor de porta flutuante de cada unidade de memória de EM é conectado ao terminal de dreno do transistor de seleção de coluna correspondente àquela unidade de memória de EM, e o terminal de fonte do transistor de seleção de coluna é conectado ao terminal de dreno do transistor de seleção de linha correspondente à linha tendo aquela unidade de memória de EM. Ainda, o terminal de fonte do transistor de seleção de linha correspondente a cada linha na matriz 304 é conectado ao terminal de dreno do transistor de seleção de banco 302. Desta forma, o transistor de seleção de banco 302 é conectado a cada unidade de memória de EM na matriz 304 de unidades de memória de EM. Em outras palavras, uma conexão como essa permite tornar o transistor de seleção de banco 302 comum para a pluralidade de unidades de memória de EM 306-1, 306-2, ..., 306-n na matriz 304.

[0044] Embora a provisão de uma matriz de unidades de memória de EM seja ilustrada com o auxilio de uma conexão em série do transistor de seleção de banco com todos os outros transistores na matriz, será entendido que qualquer outro método de tornar o transistor de seleção de banco comum para a matriz pode ser usado.

[0045] O transistor de porta flutuante 308 inclui dois terminais de porta que são separados um do outro por uma camada de óxido, a qual atua como um dielétrico. Uma das portas é denominada uma porta flutuante e a outra é denominada uma porta de controle. O enlace de porta flutuante com a linha de ID 316 é através da porta de controle. Quando a estrutura de porta de todos o transistor de porta flutuante 308, o transistor de seleção de coluna 310 e o transistor de

Petição 870190072964, de 30/07/2019, pág. 24/58

18/37 seleção de linha 312 estão abertos, isto é, não supridos com um sinal de voltagem, a unidade de memória de EM 306-1 não armazena dados, proporcionando a ele um valor de '0' lógico (estado de resistência baixa). Em um caso como esse, a porta flutuante não tem nenhuma carga, o que faz com que a voltagem de limite seja baixa. Em outras palavras, neste caso, a unidades de memória de EM 306-1 armazena um valor de '0' lógico.

[0046] Para mudar o valor armazenado na unidade de memória de EM 306-1 para um '1' lógico (estado de resistência alta), o transistor de seleção de coluna 310 e o transistor de seleção de linha 312 devem ser ativados pela aplicação de um sinal de voltagem em seus respectivos terminais de porta. Após isso, uma voltagem de programação é para ser aplicada à porta de controle e ao terminal de dreno do transistor de porta flutuante 308. A voltagem de programação pode ser aplicada à linha de ID 316. A voltagem de programação leva elétrons excitados para a porta flutuante, desse modo se aumentando a voltagem de limite. Os elétrons excitados são empurrados através dali e aprisionados no outro lado da camada de óxido fina, proporcionando a ela uma carga negativa. Estes elétrons carregados negativamente atuam como uma barreira entre a porta de controle e a porta flutuante, desse modo se mudando o valor armazenado para o estado de resistência alta, isto é, um '1' lógico. A aplicação da voltagem de programação para mudança do valor armazenado é referida como escrita de dados.

[0047] De modo a se ler o valor armazenado na unidade de memória de EM 306-1, em primeiro lugar, o transistor de seleção de coluna 310 e o transistor de seleção de linha 312

Petição 870190072964, de 30/07/2019, pág. 25/58

19/37 são para serem ativados. Após isso, a voltagem de limite da unidade de memória de EM 30 6-1 pode ser detectada. Se a voltagem de limite for baixa, por exemplo, abaixo de um nivel de limite, a unidade de memória de EM 306-1 é dita como tendo um valor de '0' lógico. Se a voltagem de limite for alta (isto é, acima do nivel de limite), a unidade de memória de EM 306-1 será dita ter um valor de '1' lógico. A voltagem de limite pode ser detectada usando-se a linha de ID 316. Uma vez que a linha de ID 316 é conectada a todas as unidades de memória de EM na matriz 304, todas as unidades de memória de EM podem ser escritas e lidas através da linha de ID 316.

[0048] Conforme mencionado anteriormente, a ativação do transistor de seleção de coluna 310 e do transistor de seleção de linha 312 pode ser obtida pelo suprimento de sinais de voltagem em seus respectivos terminais de porta. O sinal de voltagem aplicado no terminal de porta do transistor de seleção de coluna 310 é referido como um sinal de seleção de coluna 320 e o sinal de voltagem aplicado no terminal de porta do transistor de seleção de linha 312 é referido como um sinal de seleção de linha 322 . Em uma implementação, os terminais de porta de todos os transistores de seleção de coluna em uma única coluna da matriz 304 são conectados juntos, de modo que o sinal de seleção de coluna 320 para aquela coluna possa ativar todos os transistores de seleção de coluna naquela coluna. Por exemplo, o terminal de porta do transistor de seleção de coluna 310 e o terminal de porta do transistor de seleção de coluna 314, correspondendo à unidade de memória de EM 306-m, são conectados juntos, já que ambas as unidades de memória de EM 306-1 e 306-m estão na primeira coluna da matriz 304.

Petição 870190072964, de 30/07/2019, pág. 26/58

20/37 [0049] Conforme explicado anteriormente, o transistor de seleção de banco 302 é conectado a todos os transistores de seleção de linha na matriz 304. Portanto, de modo a se escreverem dados em e lerem dados a partir de uma unidade de memória de EM na matriz 304, o transistor de seleção de banco 302 é para ser ativado pela provisão do sinal de seleção de banco 324 para o transistor de seleção de banco 302. Ainda, de modo a se evitar que dados sejam escritos em ou lidos a partir de qualquer unidade de memória de EM na matriz 304, o sinal de seleção de banco 324 pode não ser provido para o transistor de seleção de banco 302. Em resumo, o acesso de uma unidade de memória de EM na matriz 304 pode ser controlado pela provisão ou pela não provisão do sinal de seleção de banco 324 para o transistor de seleção de banco 302 .

[0050] A provisão do transistor de seleção de banco 302 como um transistor comum para todas as unidades de memória de EM na matriz 304, ao invés da conexão de um transistor de seleção de banco individual em cada unidade de memória de EM, permite reduzir o tamanho da matriz 304 e, consequentemente, o banco de EM 300. Em um exemplo, o aprovisionamento de um transistor de seleção de banco comum para uma pluralidade de unidades de memória de EM permite dispor 320 unidades de memória de EM em um espaço que poderia ter acomodado 256 unidades de memória de EM, se cada unidade de memória de EM tivesse um transistor de seleção de banco dedicado. Assim, o presente assunto permite acomodar um número maior de unidades de memória de EM em um espaço limitado. Portanto, o cabeçote de impressão utilizando as técnicas do presente assunto pode acomodar um grande número

Petição 870190072964, de 30/07/2019, pág. 27/58

21/37 de unidades de memória de EM, mesmo se tivesse uma disponibilidade de espaço limitada.

[0051] A figura 4 ilustra o layout de um banco de EM 400, de acordo com uma implementação de exemplo do presente assunto. Conforme explicado anteriormente, o banco de EM 400 pode incluir uma matriz de unidades de memória de EM 402-1, 402-2, ..., 402-n.

[0052] A unidade de memória de EM 402-1 inclui um transistor de porta flutuante 404 para armazenamento de um bit de dados. O transistor de porta flutuante 404 é circundado por um transistor de seleção de coluna 406. Ainda, um transistor de seleção de linha 408 é disposto em torno do transistor de seleção de coluna 406. Conforme explicado anteriormente, nesta implementação, uma vez que o transistor de seleção de linha 408 corresponde à linha inteira tendo a unidade de memória de EM 402-1, o transistor de seleção de linha 408 circunda todos os transistores de seleção de coluna na linha tendo a unidade de memória de EM 402-1. Ainda, conforme explicado anteriormente, os terminais de porta de todos os transistores de seleção de coluna em uma coluna de matriz das unidades de memória de EM são conectados juntos. Uma conexão como essa é ilustrada por um jumper 410, o qual conecta o terminal de porta do transistor de seleção de coluna 406 a um transistor de seleção de coluna 412 na mesma coluna e na próxima linha.

[0053] Um transistor de seleção de banco 414 é disposto em torno da matriz das unidades de memória de EM 402-1, 404-2, ..., 402-n. Um posicionamento como esse do transistor de seleção de coluna 412 facilita a conexão dele comumente a todos os transistores de seleção de linha na

Petição 870190072964, de 30/07/2019, pág. 28/58

22/37 matriz. Ainda, um posicionamento como esse permite um aprovisionamento de um transistor de tamanho grande como o transistor de seleção de coluna 412. 0 tamanho grande do transistor de seleção de coluna 412 assegura que ele tenha uma resistência pequena. Ainda, o tamanho grande também permite que o transistor de seleção de coluna 412 tenha uma alta capacitância de franja. A alta capacitância de franja melhora a eficiência de carregamento do transistor de seleção de coluna 412, o que, por sua vez, aumenta a voltagem no terminal de porta (Vg) do transistor de seleção de coluna 412. Uma Vg mais alta reduz a resistência do transistor de seleção de coluna 412. Portanto, a resistência adicional introduzida em cada unidade de memória de EM, devido à conexão do transistor de seleção de coluna 412 é minima. Em outras palavras, a resistência de ativação (Ron) em série geral de uma unidade de memória de EM é pequena. Este valor pequeno de R_On aumenta a eficiência de programação da unidade de memória de EM. Em outras palavras, uma vez que R_On é pequena, uma porção significativa da voltagem de programação aplicada à unidade de memória de EM é usada para a programação do transistor de porta flutuante na unidade de memória de EM.

[0054] Em uma implementação, as unidades de memória de EM a uma mesma altura e separadas no sentido da largura (por exemplo, 402-1 e 402-2) formam uma linha de unidades de memória de EM e as unidades de memória de EM que são verticalmente dispersas, isto é, uma abaixo da outra (por exemplo, 402-1 e 402-i) formam uma coluna de unidades de memória de EM. Um arranjo como esse das unidades de memória de EM pode ser referido como uma orientação de coluna

Petição 870190072964, de 30/07/2019, pág. 29/58

23/37 vertical, já que as colunas são de orientação vertical. Contudo, em uma outra implementação, as unidades de memória de EM à mesma altura formam uma coluna da matriz e as unidades de memória de EM abaixo de uma outra forma uma linha da matriz. Em outras palavras, um transistor de seleção de linha correspondente a uma linha pode ser disposto em torno de todas as unidades de memória de EM uma abaixo da outra, e os terminais de porta de todos os transistores de seleção de coluna à mesma altura podem ser conectados juntos. Um arranjo como esse das unidades de memória de EM pode ser referido como uma orientação de coluna horizontal.

[0055] Embora a figura 4 ilustre uma única matriz de unidades de memória de EM no banco de memória 400, contudo, um banco de memória pode incluir uma pluralidade de matrizes de unidades de memória de EM. Um banco de memória pode incluir uma pluralidade de matrizes de unidades de memória de EM, se uma matriz, por exemplo, uma matriz de cabeçote de impressão, na qual o banco de memória é para ser acomodado, não tiver dimensões suficientes para a acomodação de todas as unidades de memória de EM do banco de memória como uma única matriz. Por exemplo, se o banco de EM 400, o qual tem unidades de memória de EM na orientação de coluna vertical, for para incluir 64 unidades de memória de EM, elas poderão ser dispostas como uma única matriz 8x8 de unidades de memória de EM, se a matriz de cabeçote de impressão tiver comprimento suficiente para acomodar oito linhas de unidades de memória de EM e largura suficiente para a acomodação de oito colunas de unidades de memória de EM. Contudo, se a matriz de cabeçote de impressão não tiver largura suficiente para acomodar oito colunas de unidades de memória de EM, mas

Petição 870190072964, de 30/07/2019, pág. 30/58

24/37 tiver comprimento suficiente para incluir dezesseis linhas de unidades de memória de EM, as 64 unidades de memória de EM no banco de memória poderão ser dispostas como duas matrizes 8x4 de unidades de memória de EM, uma abaixo da outra. De modo similar, se um banco de EM tiver uma orientação de coluna horizontal e for para incluir 64 unidades de memória de EM, e se a matriz de cabeçote de impressão não tiver largura suficiente para acomodar oito linhas de unidades de memória de EM, mas tiver comprimento suficiente para incluir dezesseis colunas de unidades de memória de EM, as 64 unidades de memória de EM no banco de memória poderão ser dispostas como duas matrizes 4x8 de unidades de memória de EM, uma abaixo da outra. Arranjos como esses dos bancos de EM tendo uma pluralidade de matrizes com diferentes números de linhas e colunas para considerar uma largura limitada da matriz são conhecidos como um layout de EM fino, já que estes arranjos permitem o aprovisionamento de um banco de EM 'mais fino' . Por outro lado, o arranjo dos bancos de EM tendo uma única matriz tendo o mesmo número de linhas e colunas, tal como uma matriz 8x8, pode ser referido como um layout de EM largo. 0 comprimento e a largura disponíveis na matriz de ejeção de fluido para acomodarem unidades de memória de EM são conhecidos como um estado real de silicio (Si) disponível de um dispositivo. Em um exemplo, um banco de EM tendo unidades de memória de EM orientadas horizontalmente dispostas como duas matrizes 8x4, uma abaixo da outra, tem um comprimento de 1023 pm e uma largura de 225 pm. Em um outro exemplo, um banco de EM do layout de EM largo tendo uma matriz 8x8 disposta tem um comprimento de 486 pm e uma largura 425 pm. O arranjo de uma pluralidade

Petição 870190072964, de 30/07/2019, pág. 31/58

25/37 de matrizes de unidades de memória de EM em um banco de EM é explicado com referência à figura 5.

[0056] A figura 5 ilustra um banco de EM 500 tendo uma pluralidade de matrizes 502, 504 de unidades de memória de EM, de acordo com uma implementação de exemplo do presente assunto. A matriz 502 de unidades de memória de EM e a matriz 504 de unidades de memória de EM podem ser referidas como uma primeira matriz de unidades de memória de EM e uma segunda matriz de unidades de memória de EM, respectivamente. As unidades de memória de EM na primeira matriz 502 de unidades de memória de EM podem ser referidas como uma primeira pluralidade de unidades de memória de EM. De modo similar, as unidades de memória de EM na segunda matriz 504 podem ser referidas como uma segunda pluralidade de unidades de memória de EM. Embora a primeira matriz 502 e a segunda matriz 504 sejam mostradas incluindo unidades de memória de EM em duas linhas e uma coluna, contudo, a matriz 502 e a segunda matriz 504 podem incluir qualquer número de linhas e colunas de unidades de memória de EM. Por exemplo, a primeira matriz 502 e a segunda matriz 504 podem incluir, cada uma, oito linhas e quatro colunas (8 x 4) de unidades de memória de EM em uma orientação de coluna vertical. Em um outro exemplo, a primeira matriz 502 e a segunda matriz 504 podem incluir, cada uma, quatro linhas e oito colunas (4 x 8) de unidades de memória de EM em uma orientação de coluna horizontal. Em uma implementação, a primeira matriz 502 e a segunda matriz 504 incluem o mesmo número de linhas de unidades de memória de EM e também o mesmo número de colunas de unidades de memória de EM.

[0057] Embora a primeira matriz 502 e a segunda

Petição 870190072964, de 30/07/2019, pág. 32/58

26/37 matriz 504 de unidades de memória de EM sejam mostradas dispostas lado a lado no banco de memória 500, contudo, em uma implementação, a segunda matriz 504 pode ser disposta abaixo da primeira matriz 502. Por exemplo, a primeira matriz 502 e a segunda matriz 504 podem ser matrizes 8x4 de orientação de coluna vertical ou matrizes 4x8 de orientação de coluna horizontal dispostas uma abaixo da outra. Conforme mencionado anteriormente, um arranjo como esse da primeira matriz 502 e da segunda matriz 504 das unidades de memória de EM permite a acomodação do banco de memória 500 em uma matriz de ejeção de fluido, tal como um cabeçote de impressão, tendo largura menor.

[0058] Em uma implementação, cada matriz no banco de EM 500 inclui um transistor de seleção de banco dedicado. Em outras palavras, um transistor de seleção de banco separado é conectado à pluralidade de transistores de seleção de linha presentes em uma única matriz apenas. Com referência de volta à figura 5, um transistor de seleção de banco 506, também referido como um primeiro transistor de seleção de banco, é conectado comumente aos transistores de seleção de linha na segunda matriz 504 apenas, enquanto um segundo transistor de seleção de banco 508 é conectado aos transistores de seleção de linha na segunda matriz 504 apenas. Será entendido que, se o banco de EM 500 incluir matrizes adicionais de unidades de memória de EM, o banco de memória 500 poderá incluir um transistor de seleção de banco em separado para cada matriz adicional de unidades de memória de EM. Por exemplo, se o banco de EM 500 incluir quatro matrizes 8x2 de unidades de memória de EM, o banco de EM 500 poderá incluir quatro transistores de seleção de banco, cada um conectado aos

Petição 870190072964, de 30/07/2019, pág. 33/58

27/37 transistores de seleção de linha em uma matriz.

[0059] Conforme ilustrado na figura 5, os terminais de porta do primeiro transistor de seleção de banco 506 e do segundo transistor de seleção de banco 508 são conectados juntos, de modo que eles possam receber o sinal de seleção de banco 510 simultaneamente. Portanto, a ativação de ambos o primeiro transistor de seleção de banco 506 e o segundo transistor de seleção de banco 508 é controlada em conjunto com base no sinal de seleção de banco 510. O aprovisionamento de um transistor de seleção de banco em separado para cada matriz de unidades de memória de EM e sua conexão de seus terminais de porta juntos permite a utilização das técnicas do presente assunto em um layout de EM fino da mesma forma. Portanto, as técnicas do presente assunto podem ser utilizadas em cabeçotes de impressão tendo matrizes de ejeção de fluido de largura menor. Ainda, uma vez que os transistores de seleção de banco da pluralidade de matrizes são conectados juntos, o tamanho efetivo do transistor de seleção de banco aumenta. Isto aumenta mais a capacitância de franja, desse modo se aumentando Vg e reduzindo a resistência. Em um exemplo, quando a matriz de unidades de memória de EM é uma matriz 8 x 8, o transistor de seleção de banco 410 tem uma relação de largura para comprimento (W/L) de 1446 pm/4 pm. Em um exemplo, quando a matriz de unidades de memória de EM é uma matriz 8 x 4, o transistor de seleção de banco 410 tem uma relação de largura para comprimento (W/L) de 1338 pm/4 pm.

[0060] Quando o primeiro transistor de seleção de banco 506 e o segundo transistor de seleção de banco 508 são supridos com o sinal de seleção de banco 510, os dados podem

Petição 870190072964, de 30/07/2019, pág. 34/58

28/37 ser lidos a partir de ou escritos em uma unidade de memória de EM na primeira matriz 502 ou na segunda matriz 504, desde que o transistor de seleção de linha correspondente à linha daquela unidade de memória de EM e o transistor de seleção de coluna correspondente àquela unidade de memória de EM sejam ativados pela provisão de um sinal de seleção de linha e um sinal de seleção de coluna para seus respectivos terminais de porta. Por exemplo, de modo a se escreverem dados na unidade de memória de EM 512-1 ou se lerem dados a partir dali, o sinal de seleção de coluna 514 é para ser aplicado ao terminal de porta do transistor de seleção de coluna 516 e o sinal de seleção de linha 518 é para ser aplicado ao terminal de porta do transistor de seleção de linha 520. O sinal de seleção de coluna 514, o sinal de seleção de linha 518 e o sinal de seleção de banco 510 podem ser gerados por registradores. Em uma implementação, o sinal de seleção de coluna 514 é gerado por um registrador de seleção de coluna, o sinal de seleção de linha 518 é gerado por um registrador de seleção de linha, e o sinal de seleção de banco 510 é gerado por um registrador de seleção de banco.

[0061] A figura 6 ilustra um registrador de seleção de coluna 602, um registrador de seleção de linha 604, e um registrador de seleção de banco 606 para geração de um sinal de seleção de coluna, um sinal de seleção de linha e um sinal de seleção de banco, respectivamente, de acordo com uma implementação de exemplo do presente assunto. Cada um dentre o registrador de seleção de coluna 602, o registrador de seleção de linha 604 e o registrador de seleção de banco 606 pode ser um registrador de deslocamento, por exemplo, um registrador de deslocamento de saída em paralelo e entrada

Petição 870190072964, de 30/07/2019, pág. 35/58

29/37 em série. Se o registrador de seleção de coluna 602, ο registrador de seleção de linha 604 e o registrador de seleção de banco 606 forem registradores de deslocamento, eles poderão ser referidos de forma intercambiável como o registrador de deslocamento de seleção de coluna 602, o registrador de deslocamento de seleção de linha 604 e o registrador de deslocamento de seleção de banco 606, respectivamente. Ainda, o registrador de deslocamentode seleção de coluna 602, o registrador de deslocamentode seleção de linha 604 e o registrador de deslocamentode seleção de banco 606 podem ser coletivamente referidos como registradores de deslocamento de seleção de. Os registradores de deslocamento de seleção de são conectados a vários bancos de memória no dispositivo, por exemplo, o dispositivo de memória de cabeçote de impressão, que acomoda os bancos de memória. Por exemplo, os registradores de

deslocamento	de seleção	de são conectados	aos	bancos	de
memória 608-1	, 608-2, ...	, 608-n.
[0062]	Em uma	implementação,	cada	um	dos
registradores	de deslocamento de seleção	de	inclui	uma

cascata de circuitos de flip-flop com dois estados estáveis compartilhando um relógio de tempo comum. Cada circuito de flip-flop pode ser conectado à entrada de dados do próximo flip-flop na cascata, resultando em um circuito que desloca um bit de arranjo armazenado pelo deslocamento nos dados recebidos como sua entrada e deslocando para fora o último bit no arranjo em cada transição de uma entrada de relógio. Cada circuito de flip-flop de um registrador de deslocamento de seleção de pode ser referido como um estágio. Os registradores de deslocamento de seleção de podem incluir

Petição 870190072964, de 30/07/2019, pág. 36/58

30/37 qualquer número de estágios. Em um exemplo, cada um dos registradores de deslocamento de seleção de inclui oito estágios.

[0063] Conforme mencionado anteriormente, o registrador de deslocamento de seleção de coluna 602 gera um sinal de seleção de coluna, o qual pode ser usado para a seleção de todas as unidades de memória de EM em uma única coluna de uma matriz de unidades de memória de EM. Para isto, conforme explicado anteriormente, os terminais de porta de transistores de seleção de coluna de todas as unidades de memória de EM em uma única coluna são conectados juntos. Portanto, quando o sinal de seleção de coluna é provido para uma dada coluna de uma matriz de unidades de memória de EM, os transistores de seleção de coluna em todas as unidades de memória de EM na coluna são ativados.

[0064] O registrador de deslocamento de seleção de coluna 602 pode prover sinais de seleção de coluna para diferentes colunas de unidades de memória de EM em pontos diferentes no tempo, de modo que em qualquer ponto uma coluna única de unidades de memória de EM seja selecionada. Uma vez que o registrador de deslocamento de seleção de coluna 602 seja conectado a vários bancos de EM 608-1, 608-2, ..., 608n (coletivamente referidos como bancos de EM 608), o sinal de seleção de coluna para uma dada coluna é provido para a coluna correspondente em todos os bancos de EM 608. Por exemplo, um sinal de seleção de coluna para seleção de unidades de memória de EM na primeira coluna de matriz de unidades de memória de EM é provido para a primeira coluna de cada um dos vários bancos de EM 608.

[0065] Em uma implementação, o sinal de seleção de

Petição 870190072964, de 30/07/2019, pág. 37/58

31/37 coluna para cada coluna de uma matriz de unidades de memória de EM é gerado por um estágio diferente do registrador de deslocamento de seleção de coluna 602. Portanto, o número de estágios no registrador de deslocamento de seleção de coluna 602 pode ser o mesmo que o número de colunas nas matrizes de unidades de memória de EM. Ainda, se cada banco de EM tiver mais de uma matriz de unidades de memória de EM tendo mais colunas do que linhas, por exemplo, duas matrizes 4x8 de unidades de memória de EM, o sinal de seleção de coluna para uma dada coluna será provido para a coluna correspondente em todas as matrizes. De modo similar, se cada banco de EM tiver mais de uma matriz tendo mais linhas do que colunas, o número de estágios no registrador de deslocamento de seleção de coluna 602 poderá ser uma soma do número de colunas em cada uma das matrizes. Por exemplo, se o banco de EM tiver duas matrizes 8x4 de unidades de memória de EM, o registrador de deslocamento de seleção de coluna 602 incluirá oito (4 + 4) estágios, de modo que todas as oito colunas possam ser providas com diferentes sinais de seleção de coluna.

[0066] O registrador de deslocamento de seleção de linha 604 gera um sinal de seleção de linha, o qual pode ser usado para a seleção de todas as unidades de memória de EM em uma única linha de uma matriz de unidades de memória de EM. Para isto, o sinal de seleção de linha pode ser provido no terminal de porta do transistor de seleção de linha correspondente a uma linha de unidades de memória de EM. O registrador de deslocamento de seleção de linha 604 pode prover um sinal de seleção de linha para diferentes linhas de unidades de memória de EM em pontos diferentes no tempo, de modo que em qualquer ponto no tempo uma única linha de

Petição 870190072964, de 30/07/2019, pág. 38/58

32/37 unidades de memória de EM seja selecionada. Uma vez que o registrador de deslocamento de seleção de linha 604 é conectado a vários bancos de EM 608, o sinal de seleção de linha para uma dada linha é provido para a linha correspondente em todos os bancos de EM 608. Por exemplo, um sinal de seleção de linha para seleção de unidades de memória de EM na segunda linha de matriz de unidades de memória de EM é provido para a segunda linha dos vários bancos de EM 608 .

[0067] Em uma implementação, o sinal de seleção de linha para cada linha de uma matriz de unidades de memória de EM é gerado por um estágio diferente do registrador de deslocamento de seleção de linha 604. Portanto, o número de estágios no registrador de deslocamento de seleção de linha 604 pode ser o mesmo que o número de linhas nas matrizes de unidades de memória de EM. Ainda, se cada banco de EM tiver mais de uma matriz de unidades de memória de EM tendo mais linhas do que colunas, por exemplo, duas matrizes 8x4 de unidades de memória de EM, o sinal de seleção de linha para uma dada linha poderá ser provido para a linha correspondente em todas as matrizes. De modo similar, se cada banco de EM tiver mais de uma matriz de unidades de memória de EM tendo mais colunas do que linhas, o número de estágios no registrador de deslocamento de seleção de linha 604 pode ser uma soma do número de linhas em cada uma das matrizes. Por exemplo, se o banco de EM tiver duas matrizes 4x8 de unidades de memória de EM, o registrador de deslocamento de seleção de linha 604 incluirá oito estágios (4 + 4), de modo que todas as oito linhas possam ser providas com diferentes sinais de seleção de linha.

Petição 870190072964, de 30/07/2019, pág. 39/58

33/37 [0068] Em um exemplo, cada banco de EM inclui um banco de EM tendo unidades de memória de EM em oito linhas e oito colunas. Em um outro exemplo, cada banco de EM inclui duas matrizes, cada uma tendo unidades de memória de EM em oito linhas e quatro colunas. Em um exemplo adicional, cada banco de EM inclui duas matrizes, cada uma tendo unidades de memória de EM em quatro linhas e oito colunas. De acordo com todos os três exemplos, ambos o registrador de deslocamento de seleção de coluna 602 e o registrador de deslocamento de seleção de linha 604 incluem oito estágios cada.

[0069] O registrador de deslocamento de seleção de banco 60 6 pode gerar sinais de seleção de banco em pontos diferentes no tempo para diferentes bancos de EM. O sinal de seleção de banco pode ser provido para um transistor de seleção de banco em um banco de EM. Por exemplo, o sinal de seleção de banco para o banco de EM 608-1 é provido para o transistor de seleção de banco 610. Se cada banco tiver mais de um transistor de seleção de banco, o sinal de seleção de banco poderá ser provido para todos os transistores de seleção de banco naquele banco pela conexão de seus respectivos terminais de porta em conjunto. Em uma implementação, o registrador de deslocamento de seleção de banco 606 inclui tantos estágios quanto for o número de bancos de EM a que ele estiver conectado. Em outras palavras, o registrador de deslocamento de seleção de banco 606 inclui 'n' estágios, para a provisão de sinais de seleção de banco para os n bancos de EM diferentes.

[0070] Conforme explicado anteriormente, de modo a se acessar uma unidade de memória de EM em um banco de EM para leitura ou escrita, o transistor de seleção de linha

Petição 870190072964, de 30/07/2019, pág. 40/58

34/37 correspondente à linha da unidade de memória de EM e o transistor de seleção de coluna correspondente à unidade de memória de EM são para serem ativados pelo suprimento do sinal de seleção de linha e do sinal de seleção de coluna para seus respectivos terminais de porta, e o transistor de seleção de banco naquele banco de EM é para ser ativado pela provisão do sinal de seleção de banco em seu terminal de porta. Para isto, o registrador de deslocamento de seleção de coluna 602, o registrador de deslocamento de seleção de linha 604 e o registrador de deslocamento de seleção de banco 606 podem gerar um sinal de seleção de coluna, um sinal de seleção de linha e um sinal de seleção de banco correspondendo à unidade de memória de EM. Considere um cenário de exemplo no qual a unidade de memória de EM na segunda linha e na terceira coluna no segundo banco de EM, isto é, 608-2 é para ser acessada para a escrita de dados nela. Neste cenário, o segundo estágio do registrador de deslocamento de seleção de linha 604 provê o sinal de seleção de linha para a segunda linha, o terceiro estágio do registrador de deslocamento de seleção de coluna 602 provê o sinal de seleção de coluna para a terceira coluna, e o segundo estágio do registrador de deslocamento de seleção de banco 60 6 gera o sinal de seleção de banco para o segundo banco de EM 608-2. Desta maneira, usando-se a combinação dos registradores de deslocamento de seleção de, qualquer unidade de memória de EM em qualquer linha, coluna e banco de EM pode ser acessada.

[0071] Conforme mencionado anteriormente, o sinal de seleção de banco para diferentes bancos de EM pode ser provido por diferentes estágios do registrador de

Petição 870190072964, de 30/07/2019, pág. 41/58

35/37 deslocamento de seleção de banco 606.

[0072] A figura 7 ilustra um primeiro estágio 700 do registrador de deslocamento de seleção de banco 606 provendo o sinal de seleção de banco para o banco de EM 608-1, de acordo com uma implementação de exemplo do presente assunto. Será entendido que o registrador de deslocamento de seleção de banco inclui outros estágios para a provisão de sinais de seleção de banco para outros bancos de EM.

[0073] Conforme ilustrado na figura 7, o primeiro estágio 700 do registrador de deslocamento de seleção de banco 606 inclui uma pluralidade de transistores 702 a 712. Os transistores podem ser, por exemplo, transistores de efeito de campo (FET) de N canais. Conforme ilustrado, os terminais de porta e de dreno de transistor 702 recebem um sinal de relógio SI. O terminal de fonte do transistor 702 é acoplado a um nó Y0. Os terminais de porta e de dreno do transistor 704 recebem um sinal de relógio S3. O terminal de fonte do transistor 704 é acoplado a um nó Y, o qual, por sua vez, é conectado ao terminal de porta do transistor de seleção de banco 710. Os terminais de dreno dos transistores 706 e 708 são acoplados aos nós Y0 e Y, respectivamente. O terminal de porta do transistor 706 recebe o sinal de relógio S2 e o terminal de porta do transistor 708 recebe um sinal de relógio S4. Os terminais de fonte dos transistores 706 e 708 são acoplados aos terminais de dreno de transistores 710 e 712, respectivamente. Os terminais de fonte dos transistores 710 e 712 são acoplados a uma voltagem de referência, tal como ao aterramento. O terminal de porta do transistor 710 pode ser acoplado à saida de um circuito de decodificador (não mostrado na figura 7) . Os transistores

Petição 870190072964, de 30/07/2019, pág. 42/58

36/37 correspondendo ao transistor 710 nos estágios subsequentes do registrador de deslocamento de seleção de banco 506 podem ser acoplados à saida de seus respectivos estágios prévios. Por exemplo, o transistor correspondente ao transistor 710 no segundo estágio pode ser acoplado ao nó Y.

[0074] Os sinais de relógio SI a S4 são, cada um, uma sequência periódica de pulos com um desvio de fase sequencial, de modo que o pulso em S2 ocorra após o pulso em Sl, o pulso em S3 ocorra após o pulso em S2, e assim por diante.

[0075] Em operação, durante Sl, o transistor 702 carrega (por exemplo, a lógica 1) o nó Y0. Ao mesmo tempo, o circuito de decodificador provê um pulso e ativa o transistor 710. Durante S2, o circuito de decodificador continua a prover o pulso. Portanto, o nó Y0 será descarregado e se tornará um 0 lógico, já que ambos os transistores 706 e 710 estão ativados. Durante S3, o circuito de decodif icador cessa de prover o pulso e o nó Y será carregado como o transistor 704. Durante S4, embora o transistor 708 esteja ativado, uma vez que Y0 é um 0 lógico, o transistor 712 está desativado, e, portanto, Y permanece carregado. Uma vez que o nó Y está conectado ao terminal de porta do transistor de seleção de banco 710, o sinal de seleção de banco é provido para o transistor de seleção de banco 710, quando o nó Y estiver carregado. Será entendido que, quando o ciclo acima se repete, o nó Y permanece carregado, desse modo se provendo continuamente o sinal de seleção de banco para o transistor de seleção de banco 710. De modo a parar o envio do sinal de seleção de banco para o transistor de seleção de banco 710, por exemplo, para

Petição 870190072964, de 30/07/2019, pág. 43/58

37/37 selecionar um outro banco de EM, o circuito de decodificador pode mudar a sequência na qual ele provê os pulsos, de modo que o nó Y fique descarregado.

[0076] Embora as implementações de aspectos de acesso a unidades de memória em um banco de memória tenham sido descritas em linguagem especifica para recursos estruturais e/ou métodos, é para ser entendido que o presente assunto não está necessariamente limitado aos recursos especificos ou aos métodos descritos. Ao invés disso, os recursos especificos e métodos são expostos e explicados como implementações de exemplo.

Claims

REIVINDICAÇÕES

1. Matriz de ejeção de fluido, caracterizada pelo fato de compreender:

uma pluralidade de bocais para ejeção de gotas de fluido;

um banco de memória que tem uma pluralidade de unidades de memória dispostas na forma de uma matriz, a matriz tendo uma pluralidade de linhas e uma pluralidade de colunas; e um transistor de seleção de banco comum à pluralidade de unidades de memória, em que o transistor de seleção de banco é para facilitar o acesso a uma unidade de memória da pluralidade de unidades de memória com base em um sinal de seleção de banco.
2. Matriz de ejeção de fluido, de acordo com a reivindicação 1, caracterizada pelo fato de cada unidade de memória da pluralidade de unidades de memória ser uma unidade de memória de memória apenas de leitura eletricamente programável (EM).
3. Matriz de ejeção de fluido, de acordo com a reivindicação 1, caracterizada pelo fato de o banco de memória compreender uma segunda pluralidade de unidades de memória dispostas na forma de uma segunda matriz, em que o sistema compreende um segundo transistor de seleção de banco comum à segunda pluralidade de unidades de memória, e em que o segundo transistor de seleção de banco é para receber o sinal de seleção de banco para facilitar o acesso a uma

unidade de memória da segunda pluralidade de unidades de memória no sinal de seleção de banco. 4 . Matriz de ejeção de fluido, de acordo com a

reivindicação 1, caracterizada pelo fato de a unidade de

Petição 870190072964, de 30/07/2019, pág. 45/58

2/5 memória da pluralidade de unidades de memória ser acessivel quando um sinal de seleção de linha for recebido por uma linha tendo uma unidade de memória e um sinal de seleção de coluna for recebido por uma coluna tendo uma unidade de memória, e o transistor de seleção de banco receber o sinal de seleção de banco.

5. Cartucho de fluido, caracterizado pelo fato de compreender:

um reservatório de fluido para armazenamento de fluido;

uma matriz de ejeção de fluido acoplada ao reservatório de fluido, a matriz de ejeção de fluido compreendendo:

uma pluralidade de bocais para ejeção de gotas de fluido;

uma pluralidade de bancos de memória apenas de leitura eletricamente programável (EM), em que cada banco de EM compreende:

uma pluralidade de unidades de memória de EM dispostas na forma de uma matriz, a matriz tendo uma pluralidade de linhas e de colunas; e um transistor de seleção de banco comum à pluralidade de unidades de EM, em que o transistor de seleção de banco é para receber um sinal de seleção de banco para facilitar o acesso à unidade de memória de EM no banco de EM.

6. Cartucho de fluido, de acordo com a reivindicação 5, caracterizado pelo fato de:

cada unidade de memória de EM compreender um transistor de porta flutuante capaz de ser acessado para ser lido a partir de e escrito em, cada banco de EM compreender:

Petição 870190072964, de 30/07/2019, pág. 46/58

3/5 uma pluralidade de transistores de seleção de coluna, em que cada transistor de seleção de coluna corresponde a uma unidade de memória de EM da pluralidade de unidades de memória de EM e é para receber um sinal de seleção de coluna;

uma pluralidade de transistores de seleção de linha, em que cada transistor de seleção de linha corresponde a uma linha da matriz e é para receber um sinal de seleção de linha, e o transistor de porta flutuante de cada unidade de memória de EM é conectado ao transistor de seleção de coluna correspondente à unidade de memória de EM e ao transistor de seleção de linha correspondente a uma linha tendo a unidade de memória de EM.

7. Cartucho de fluido, de acordo com a reivindicação 6, caracterizado pelo fato de o transistor de seleção de banco ser conectado a cada transistor de seleção de linha da pluralidade de transistores de seleção de linha.

8. Cartucho de fluido, de acordo com a reivindicação 5, caracterizado pelo fato de o transistor de seleção de banco ser disposto em torno da pluralidade de unidades de memória de EM.

9. Cartucho de fluido, de acordo com a reivindicação 5, caracterizado pelo fato de cada banco de EM compreender:

uma segunda pluralidade de unidades de memória de EM dispostas na forma de uma segunda matriz; e um segundo transistor de seleção de banco comum a cada unidade de memória de EM da segunda pluralidade de unidades de memória de EM, e em que o segundo transistor de seleção de banco é para

Petição 870190072964, de 30/07/2019, pág. 47/58
4/5 receber o sinal de seleção de banco em seu terminal de porta.

10. Cartucho de fluido, de acordo com a reivindicação 5, caracterizado pelo fato de compreender uma linha de identificação (ID) conectada a cada unidade de memória de EM da pluralidade de unidades de memória de EM para acessar a unidade de memória de EM para pelo menos um dentre leitura e escrita.

11. Cartucho de fluido, de acordo com a reivindicação
5, caracterizado pelo fato de compreender um registrador de seleção de banco para prover sinais de seleção de banco para transistores de seleção de banco da pluralidade de bancos de EM.

12. Cartucho de fluido, de acordo com a reivindicação
6, caracterizado pelo fato de compreender um registrador de seleção de linha para prover sinais de seleção de linha para transistores de seleção de linha da pluralidade de bancos de EM e um registrador de seleção de coluna para prover sinais de seleção de coluna para transistores de seleção de coluna da pluralidade de bancos de EM.

13. Cartucho de impressão, caracterizado pelo fato de compreender:

um reservatório de material de impressão para armazenamento de material de impressão;

um cabeçote de impressão acoplado ao reservatório de material de impressão, o cabeçote de impressão compreendendo:

uma pluralidade de bocais para ejeção do material de impressão;

uma pluralidade de bancos de memória apenas de leitura eletricamente programável (EM), em que cada banco de

Petição 870190072964, de 30/07/2019, pág. 48/58

5/5

EM da pluralidade de bancos de EM compreende:

uma primeira pluralidade de unidades de memória de EM dispostas na forma de linhas e colunas; e um primeiro transistor de seleção de banco conectado a cada unidade de memória de EM da primeira pluralidade de unidades de memória de EM através de um transistor de seleção de linha e um transistor de seleção de coluna conectados à unidade de memória de EM, em que o primeiro transistor de seleção de banco é para facilitar acesso à unidade de memória de EM mediante o recebimento de um sinal de seleção de banco.

14. Cartucho de impressão, de acordo com a reivindicação 13, caracterizado pelo fato de compreender uma linha de identificação (ID) conectada a cada unidade de memória de EM da primeira pluralidade de unidades de memória de EM para acesso à unidade de memória de EM.

15. Cartucho de impressão, de acordo com a reivindicação

13, caracterizado pelo fato de cada banco de EM compreender: uma segunda pluralidade de unidades de memória de EM dispostas na forma de linhas e colunas; e um segundo transistor de seleção de banco conectado a cada unidade de memória de EM da segunda pluralidade de unidades de memória de EM para se facilitar acesso a uma unidade de memória de EM da segunda pluralidade de unidades de memória de EM, quando o segundo transistor de seleção de banco receber o sinal de seleção de banco.