KR102262682B1 - 메모리 뱅크 내의 메모리 유닛에 대한 액세스 기법 - Google Patents

메모리 뱅크 내의 메모리 유닛에 대한 액세스 기법 Download PDF

Info

Publication number
KR102262682B1
KR102262682B1 KR1020197022424A KR20197022424A KR102262682B1 KR 102262682 B1 KR102262682 B1 KR 102262682B1 KR 1020197022424 A KR1020197022424 A KR 1020197022424A KR 20197022424 A KR20197022424 A KR 20197022424A KR 102262682 B1 KR102262682 B1 KR 102262682B1
Authority
KR
South Korea
Prior art keywords
bank
memory
memory unit
select transistor
memory units
Prior art date
Application number
KR1020197022424A
Other languages
English (en)
Other versions
KR20190102045A (ko
Inventor
분 빙 엔지
빈트 하밀 누라쉬킨
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20190102045A publication Critical patent/KR20190102045A/ko
Application granted granted Critical
Publication of KR102262682B1 publication Critical patent/KR102262682B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0452—Control methods or devices therefor, e.g. driver circuits, control circuits reducing demand in current or voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/17—Readable information on the head

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Memory System (AREA)
  • Ink Jet (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 메모리 뱅크 내의 메모리 유닛에 대한 액세스에 관한 것이다. 구현예에서, 뱅크 선택 트랜지스터는 메모리 뱅크 내의 복수의 메모리 유닛에 공통이다. 뱅크 선택 트랜지스터는 뱅크 선택 신호에 기초하여 복수의 메모리 유닛 중의 메모리 유닛에 대한 액세스를 용이하게 한다.

Description

메모리 뱅크 내의 메모리 유닛에 대한 액세스 기법
메모리 유닛은 정보를 저장하는 데 널리 사용된다. 예를 들어, 프린트 헤드에서, 프린트 카트리지의 속성에 관한 정보는 보통 메모리 유닛에 저장된다. 정보는 이진 형태로, 즉 '0' 및 '1'로서 메모리 유닛에 저장될 수 있다. 메모리 유닛의 일부 예시적인 유형은 마스크 판독 전용 메모리(Mask Read Only Memory(MROM)), 소거 및 프로그래밍 가능 판독 전용 메모리(Erasable Programmable Read Only Memory(EPROM)) 및 전기적 소거 및 프로그래밍 가능 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory(EEPROM)) 메모리 유닛이다. 일부 경우에, 여러 메모리 유닛이 단일 메모리 뱅크의 형태로 함께 배열된다. 메모리 뱅크는 행렬 형태의, 즉 행 및 열 내의 복수의 메모리 유닛을 포함할 수 있다.
다음의 상세한 설명은 도면을 참조한다. 도면에서:
도 1은 본 발명의 구현예에 따른 유체 배출 다이를 도시한다.
도 2a는 본 발명의 구현예에 따른 유체 배출 다이를 포함하는 유체 카트리지를 도시한다.
도 2b는 본 발명의 구현예에 따른 프린트 헤드를 포함하는 프린트 카트리지를 도시한다.
도 3은 본 발명의 구현예에 따른, 메모리 뱅크 내의 전기적 프로그래밍 가능 판독 전용 메모리(electrically programmable read only memory(EM)) 메모리 유닛의 행렬에 대한 뱅크 선택 트랜지스터의 접속을 도시한다.
도 4는 본 발명의 구현예에 따른 EM 뱅크의 레이아웃을 도시한다.
도 5는 본 발명의 구현예에 따른, EM 메모리 유닛의 복수의 행렬을 갖는 EM 뱅크를 도시한다.
도 6은 본 발명의 구현예에 따른, 열 선택 신호, 행 선택 신호 및 뱅크 선택 신호를 각각 생성하기 위한 열 선택 레지스터, 행 선택 레지스터 및 뱅크 선택 레지스터를 도시한다.
도 7은 본 발명의 구현예에 따른, EM 뱅크에 대한 뱅크 선택 신호를 생성하는 뱅크 선택 시프트 레지스터의 제1 스테이지를 도시한다.
메모리 뱅크는 식별 정보, 일련 번호, 보안 정보, 특징 향상 정보 등과 같은 유체 배출 다이와 관련된 다양한 정보를 저장하기 위해 프린트 헤드와 같은 유체 배출 다이에서 사용될 수 있다. 메모리 뱅크는 복수의 메모리 유닛을 포함하므로, 메모리 뱅크 내의 메모리 유닛에 대해 데이터를 판독 또는 기입하기 위해, 메모리 유닛은 판독 또는 기입 동작 전에 선택되어야 한다. 메모리 유닛이 행 및 열로 배열되므로, 메모리 유닛은 메모리 유닛이 배치된 행 및 열을 선택함으로써 선택될 수 있다. 메모리 유닛에 대응하는 행 및 열은 메모리 유닛에 대응하는 행에 인가되는 행 선택 신호 및 메모리 유닛에 대응하는 열에 인가되는 열 선택 신호와 같은 선택 신호의 세트를 제공함으로써 선택될 수 있다.
많은 양의 데이터가 저장되는 경우에, 여러 메모리 뱅크가 사용될 수 있다. 이러한 경우에, 판독 또는 기입을 위해 메모리 유닛에 액세스하기 위해, 메모리 유닛에 대응하는 행 및 열을 선택하는 것 외에, 메모리 유닛에 대응하는 메모리 뱅크도 선택되어야 한다. 따라서, 뱅크 선택 신호도 선택될 메모리 유닛에 대응하는 메모리 뱅크에 제공된다.
다양한 선택 신호는 하나 이상의 레지스터에 의해 생성될 수 있다. 따라서, 메모리 유닛의 선택은 메모리 유닛의 행을 선택하기 위한 행 선택 신호, 메모리 유닛의 열을 선택하기 위한 열 선택 신호 및 메모리 유닛이 존재하는 뱅크를 선택하기 위한 뱅크 선택 신호를 생성하는 하나 이상의 레지스터에 의해 수행될 수 있다.
본 발명은 메모리 뱅크 내의 메모리 유닛에 대한 액세스의 양태에 관한 것이다. 본 발명의 구현은 예를 들어 유체 배출 다이에서 다양한 선택 레지스터를 구현하기 위해 소비되는 공간의 양을 최소화하는 효율적인 레이아웃을 제공한다.
본 발명의 구현예에 따르면, 뱅크 선택 트랜지스터가 메모리 뱅크에 존재하는 복수의 메모리 유닛에 공통으로 제공된다. 메모리 뱅크 내의 복수의 메모리 유닛은 복수의 행 및 열을 갖는 행렬의 형태로 배열된다. 뱅크 선택 트랜지스터는 선택 레지스터에 의해 제공될 수 있는 뱅크 선택 신호에 기초하여 메모리 뱅크 내의 복수의 메모리 유닛 중의 메모리 유닛에 액세스하는 것을 용이하게 한다.
본 발명의 구현예에 따르면, 복수의 메모리 뱅크가 유체 배출 다이와 같은 디바이스에 제공된다. 각각의 메모리 뱅크는 복수의 메모리 유닛 및 복수의 메모리 유닛에 공통인 뱅크 선택 트랜지스터를 구비한다. 메모리 뱅크 내의 뱅크 선택 트랜지스터는 메모리 뱅크 내의 메모리 유닛에 대한 액세스를 용이하게 하기 위한 뱅크 선택 신호를 수신한다. 뱅크 선택 트랜지스터는 메모리 유닛에 접속된 행 선택 트랜지스터 및 열 선택 트랜지스터를 통해 각각의 메모리 유닛에 접속될 수 있고, 뱅크 선택 신호의 수신시에 복수의 메모리 유닛 중의 메모리 유닛에 대한 액세스를 용이하게 할 수 있다.
뱅크 선택 트랜지스터는 메모리 뱅크 내의 복수의 메모리 유닛에 공통이기 때문에, 복수의 메모리 유닛의 액세스는 뱅크 선택 트랜지스터에 제공되는 단일 뱅크 선택 신호를 사용하여 제어될 수 있다. 또한, 메모리 유닛마다 하나의 뱅크 선택 트랜지스터를 제공하는 대신에, 메모리 뱅크 내의 복수의 메모리 유닛에 공통으로 단일 뱅크 선택 트랜지스터를 제공함으로써, 본 발명은 메모리 유닛에 대한 액세스를 용이하게 하기 위해 메모리 뱅크 내에 제공될 트랜지스터의 수를 상당히 감소시킨다. 이것은 메모리 뱅크를 사용하는 디바이스의 크기를 줄인다. 따라서, 본 발명의 양태는 제한된 양의 공간에 많은 양의 데이터를 저장하기 위해 프린트 헤드와 같은 공간 제약 디바이스에서 사용될 수 있다. 제공되는 트랜지스터 수의 감소는 또한 디바이스 내에 더 많은 메모리 유닛 및 메모리 뱅크를 갖는 것을 가능하게 하며, 따라서 디바이스에 의해 수행되는 기능의 수를 증가시킨다.
이하의 설명은 첨부 도면을 참조한다. 가능한 어느 곳에서나, 동일한 참조 번호는 도면 및 이하의 설명에서 동일하거나 유사한 부분을 나타내기 위해 사용된다. 설명에서 여러 예가 설명되지만, 수정, 개조 및 기타 구현이 가능하다. 따라서, 이하의 상세한 설명은 개시된 예를 제한하지 않는다. 대신, 개시된 예의 적절한 범위는 첨부된 청구 범위에 의해 정의될 수 있다.
본 발명의 구현예는 프린트 헤드와 같은 유체 배출 다이에 사용되는 메모리 뱅크와 관련하여 설명된다. 설명되지는 않지만, 본 발명의 구현은 여러 메모리 뱅크 중 하나 내의 메모리 유닛이 액세스되는 다른 유형의 유체 배출 다이와 함께 사용될 수 있음을 이해할 것이다.
도 1은 본 발명의 구현예에 따른 유체 배출 다이(100)를 도시한다. 유체 배출 다이(100)의 예는 열 잉크젯(TIJ) 프린트 헤드 및 압전 잉크젯 프린트 헤드와 같은 프린트 헤드를 포함하지만, 이에 한정되는 것은 아니다. 유체 배출 다이(100)는 인쇄 매체 상에 인쇄하기 위해 인쇄 매체(도 1에 도시되지 않음)를 향해 복수의 오리피스(orifice) 또는 노즐(104)을 통해 잉크 및 액체 토너와 같은 유체의 방울을 배출한다. 인쇄 매체는 종이, 카드 스톡(card stock), 직물 등과 같은 임의의 유형의 적절한 시트 물질일 수 있다. 일반적으로, 노즐(104)은 하나 이상의 열 또는 어레이로 배열되며, 따라서 노즐로부터 유체를 적절히 순차적으로 분사함으로써 문자, 심볼 및/또는 다른 그래픽 또는 이미지가 인쇄 매체 상에 인쇄된다.
메모리 뱅크(102)는 또한 집합적으로 메모리 유닛(106)으로 지칭되는 복수의 메모리 유닛(106-1, 106-2, ..., 106-n)을 포함한다. 메모리 유닛(106)은 복수의 행과 열을 갖는 행렬의 형태로 메모리 뱅크(102) 내에 배열된다.
메모리 유닛(106) 각각은 데이터를 저장할 수 있다. 메모리 유닛에 저장될 수 있는 데이터는 예를 들어 데이터의 1 비트, 즉 논리 '0' 또는 논리 '1'일 수 있다. 또한, 메모리 유닛에 저장된 데이터는 검색될 수 있다. 즉, 각각의 메모리 유닛에 기입하거나 그로부터 판독될 수 있다. 메모리 유닛은 데이터 기입 또는 데이터 판독을 위해 액세스될 수 있다. 메모리 유닛(106) 중 메모리 유닛에 대한 액세스를 용이하게 하기 위해, 유체 배출 다이(100)는 뱅크 선택 트랜지스터(108)를 포함한다. 뱅크 선택 트랜지스터(108)가 메모리 뱅크(102)의 외부에 배치되는 것으로 도시되지만, 일 구현에서, 뱅크 선택 트랜지스터(108)는 메모리 뱅크(102) 내에 배치된다.
뱅크 선택 트랜지스터(108)는 메모리 유닛(106)에 공통이다. 뱅크 선택 트랜지스터(108)는 뱅크 선택 트랜지스터(108)를 메모리 유닛(106) 중의 각각의 메모리 유닛에 접속함으로써 메모리 유닛(106)에 공통이 될 수 있다. 여기서, 뱅크 선택 트랜지스터(108)는 뱅크 선택 트랜지스터(108)가 메모리 유닛(106)에 직접 또는 간접적으로 접속될 수 있음을 나타내기 위해 화살표를 통해 메모리 유닛(106)에 접속된 것으로 도시된다. 뱅크 선택 트랜지스터(108)와 메모리 유닛(106)의 접속은 도 3을 참조하여 설명된다. 뱅크 선택 트랜지스터(108)는 뱅크 선택 신호(110)를 수신한다. 뱅크 선택 트랜지스터(108)는 뱅크 선택 신호(110)에 기초하여 메모리 뱅크(102) 내의 메모리 유닛에 대한 액세스를 용이하게 한다.
일 구현에서, 메모리 유닛(106)은 전기적 프로그래밍 가능 판독 전용 메모리(EM) 메모리 유닛이다. 본 명세서에서 사용되는 바와 같은 "EM 메모리 유닛"이라는 용어는 자신의 전원이 스위치 오프될 때 자신의 데이터를 유지하는 임의의 프로그래밍 가능 판독 전용 메모리로서 넓게 이해되어야 한다. 일례에서, EM은 소거 및 프로그래밍 가능 판독 전용 메모리(EPROM)이다. 다른 예에서, EM은 전기적 소거 및 프로그래밍 가능 판독 전용 메모리(EEPR0M)이다.
도 1은 유체 배출 다이(100) 내의 단일 메모리 뱅크(102)를 도시하지만, 유체 배출 다이(100)는 복수의 메모리 뱅크를 포함할 수 있다. 따라서, 각각의 메모리 뱅크는 해당 메모리 뱅크 내의 복수의 메모리 유닛에 공통인 대응하는 뱅크 선택 트랜지스터를 가질 수 있다.
뱅크 선택 트랜지스터(108)는 메모리 유닛이 액세스될 메모리 뱅크에 기초하여 뱅크 선택 신호(110)를 생성하는 뱅크 선택 레지스터(도 1에 도시되지 않음)로부터 뱅크 선택 신호(110)를 수신한다. 각각의 메모리 유닛은 또한 그와 관련된 행 선택 트랜지스터 및 열 선택 트랜지스터(모두 도 1에 도시되지 않음)를 가질 수 있다. 메모리 셀은, 그에 접속된 행 선택 트랜지스터 및 열 선택 트랜지스터가 각각 행 선택 신호 및 열 선택 신호를 수신하고, 뱅크 선택 트랜지스터(108)가 뱅크 선택 신호(110)를 수신할 때 액세스될 수 있다. 각각의 메모리 유닛에 대응하는 개별적인 뱅크 선택 트랜지스터를 제공하는 대신에, 복수의 메모리 유닛(106)에 대해 공통인 뱅크 선택 트랜지스터(108)를 제공함으로써, 유체 배출 다이(100)에서 상당한 공간 절약이 달성된다.
위에서 설명된 구현은 후속 단락을 참조하여 더 상세히 설명될 것이다.
도 2a는 본 발명의 구현예에 따른 유체 카트리지(200)를 도시한다. 유체 카트리지(200)는 더 일반적으로 잉크 및 액체 토너와 같은 유체를 정밀하게 분배하는 유체-제트 정밀 분배 디바이스 또는 유체 배출기 구조물이다. 일례에서, 유체 카트리지(200)는 유체-제트 프린터용 단일 컬러 잉크 카트리지와 같은 프린트 카트리지일 수 있다.
본 설명은 일반적으로 잉크를 매체 상에 배출하는 잉크젯 프린트 카트리지를 설명하지만, 본 명세서의 예는 잉크젯 프린트 카트리지로만 제한되지 않을 수 있다. 일반적으로, 본 명세서의 예는 유체를 분배하는 임의 유형의 유체-제트 정밀 분배 또는 배출 디바이스와 관련된다. 유체라는 용어는 인가되는 힘에 따라 변형되는 임의의 물질로서 폭넓게 해석되는 것을 의도한다. 따라서, 유체의 예는 액체와 기체를 포함한다. 유체-제트 정밀 분배 디바이스는 인쇄되거나 분배되는 것에 특정 화상을 형성하거나 형성하지 않고 정확하게 지정된 위치에 정밀하게 인쇄 또는 분배함으로써 해당 유체의 인쇄 또는 분배를 달성하는 디바이스이다. 따라서, 설명의 목적을 위해, 프린트 카트리지 또는 잉크 카트리지가 설명될 것이다. 그러나, 임의의 유형의 유체 카트리지가 본 명세서에서 설명된 원리와 함께 사용될 수 있다는 것을 이해할 것이다.
일 구현에서, 유체 카트리지(200)는 잉크 및 액체 토너와 같은 유체를 저장하기 위한 유체 저장소(202) 및 유체 저장소에 결합된 유체 배출 다이(100)와 같은 유체 배출 다이(204)를 포함한다. 유체 카트리지(200)가 프린트 카트리지인 경우, 유체 저장소(202)에 저장된 유체는 프린트 물질로 지칭될 수 있고, 유체 저장소(202)는 프린트 물질 저장소로 지칭될 수 있다. 유체 저장소(202)에 저장된 유체는 유체 배출 다이(204)로 흐를 수 있으며, 이 유체 배출 다이는 유체의 방울을 복수의 노즐(206)을 통해 인쇄 매체를 향해 배출한다.
일례에서, 유체 배출 다이(204)는 집합적으로 EM 뱅크(208)로 지칭되는 복수의 EM 뱅크(208-1, ..., 208-n)를 포함한다. EM 뱅크는 EM 메모리 유닛의 임의 수의 행렬의 임의 조합을 지칭한다. EM 뱅크(208)는 이들이 사용되는 디바이스에 관한 다양한 정보를 저장하는 데 사용될 수 있다. 예를 들어, 유체 배출 다이(204)가 프린트 헤드인 경우, 저장된 정보는 식별 정보, 예를 들어 프린트 헤드의 식별, 잉크 카트리지의 유형 및 잉크 카트리지에 포함된 잉크의 종류, 일련 번호, 보안 정보, 특징 향상 정보 등일 수 있다. EM 뱅크(208)에 저장된 정보에 기초하여, 유체 배출 다이(204)를 포함하는 프린터(도 2a에 도시되지 않음)의 프린터 제어기(도 2a에 도시되지 않음)는 이미지 품질을 유지하기 위해 인쇄 루틴을 변경하는 것과 같은 하나 이상의 액션을 취할 수 있다.
각각의 EM 뱅크는 복수의 EM 메모리 유닛의 행렬을 포함한다. 메모리 유닛의 행렬은 복수의 행 및 열 내의 메모리 유닛의 배열을 지칭한다. 예를 들어, EM 뱅크(208-1)는 행렬 형태의 EM 메모리 유닛(210-1, 210-2, ..., 210-n)을 포함한다. 유사하게, EM 뱅크(208-n)는 행렬 형태의 EM 메모리 유닛(212-1, 212-2, ..., 212-n)을 포함한다.
일례에서, EM 뱅크는 64개의 메모리 유닛을 포함한다. 일례에서, 메모리 유닛의 행렬은 8 행 및 8 열로 배열된 메모리 유닛을 포함하는데, 즉 메모리 유닛의 행렬은 메모리 유닛의 8 X 8 배열이다. 다른 예에서, 메모리 유닛의 행렬은 메모리 유닛의 8 X 4 배열인데, 즉 8 행 및 4 열로 배열된 메모리 유닛을 갖는다. 또 다른 예에서, 4 X 8, 2 X 16 등과 같은 다른 배열이 사용될 수 있다.
복수의 EM 메모리 유닛의 행렬에 더하여, 각각의 EM 뱅크는 또한 뱅크 선택 트랜지스터를 포함한다. 예를 들어, EM 뱅크(208-1)는 뱅크 선택 트랜지스터(214)를 포함하고, EM 뱅크(208-n)는 뱅크 선택 트랜지스터(216)를 포함한다. EM 뱅크 내의 뱅크 선택 트랜지스터는 복수의 EM 메모리 유닛에 공통이다. 뱅크 선택 트랜지스터가 복수의 EM 메모리 유닛에 공통이 되게 하기 위해, 뱅크 선택 트랜지스터는 복수의 EM 메모리 유닛 중의 각각의 메모리 유닛에 접속될 수 있다. 예를 들어, 도 2a를 참조하면, 뱅크 선택 트랜지스터(214)는 EM 메모리 유닛 중의 각각의 EM 메모리 유닛, 즉 EM 메모리 유닛(210-1), EM 메모리 유닛(210-2), ..., EM 메모리 유닛(210-n)에 접속될 수 있다. 복수의 EM 메모리 유닛과의 뱅크 선택 트랜지스터의 접속은 도 3을 참조하여 설명된다.
각각의 뱅크 선택 트랜지스터는 게이트 단자를 포함한다. 게이트 단자는 특정 EM 뱅크를 선택하는 데 사용되는 신호인 뱅크 선택 신호를 수신하는 데 사용될 수 있다. 뱅크 선택 트랜지스터가 그의 게이트 단자에서 뱅크 선택 신호를 수신하면, 뱅크 선택 트랜지스터가 턴온된다. 뱅크 선택 트랜지스터는 복수의 EM 메모리 유닛의 행렬에 공통이기 때문에, 뱅크 선택 트랜지스터의 턴온은 판독 또는 기입을 위해 행렬 내의 EM 메모리 유닛에 액세스하는 것을 용이하게 한다.
따라서, 도 2a를 다시 참조하면, 뱅크 선택 트랜지스터(214)가 그의 게이트 단자에서 뱅크 선택 신호(218)를 수신할 때, EM 메모리 유닛(210-1, 210-2, ..., 210-n)에 대한 액세스가 용이해진다. 유사하게, 뱅크 선택 트랜지스터(216)가 그의 게이트 단자에서 뱅크 선택 신호(218)를 수신할 때, EM 메모리 유닛(212-1, 212-2, ..., 212-n)에 대한 액세스가 용이해진다. 상이한 EM 뱅크 내의 뱅크 선택 트랜지스터는 상이한 시점에 뱅크 선택 신호(218)를 수신할 수 있으므로, 임의의 시점에 단일 EM 뱅크 내의 EM 메모리 유닛에 대한 액세스만이 용이해진다. 뱅크 선택 신호의 생성은 도 5를 참조하여 설명된다. 일 구현에서, 뱅크 선택 트랜지스터(214)는 EM 메모리 유닛에 접속된 행 선택 트랜지스터 및 열 선택 트랜지스터를 통해 각각의 EM 메모리 유닛에 접속된다.
도 2b는 본 발명의 구현예에 따른 프린트 카트리지(250)를 도시한다. 프린트 카트리지(250)는 유체 카트리지(200)와 유사할 수 있다. 유체 카트리지(200)의 컴포넌트에 대응하는 프린트 카트리지(250)의 컴포넌트는 유체 카트리지(200)의 대응하는 컴포넌트보다 50 더 큰 참조 번호로 표시된다. 예를 들어, 프린트 카트리지(250) 내의 노즐(256)은 유체 카트리지(200) 내의 노즐(206)에 대응한다. 유체 카트리지(200)와 유사하게, 프린트 카트리지(250)는 n개의 EM 뱅크를 포함할 수도 있다. 그러나, 명료화를 위해 단일 EM 뱅크(258-1)가 도시된다. 유사하게, EM 뱅크(258-1)는 복수의 행 및 열 내의 EM 메모리 유닛을 포함하지만, EM 메모리 유닛의 단일 열이 도시된다.
EM 유닛(260-1)은 열 선택 트랜지스터(270) 및 행 선택 트랜지스터(272)를 통해 뱅크 선택 트랜지스터(264)에 접속된다. 유사하게, EM 유닛(260-m)은 열 선택 트랜지스터(274) 및 행 선택 트랜지스터(276)를 통해 뱅크 선택 트랜지스터(264)에 접속된다. 행 선택 및 열 선택 트랜지스터을 통한 메모리 뱅크 내의 복수의 EM 메모리 유닛의 행렬에 대한 뱅크 선택 트랜지스터의 접속은 도 3을 참조하여 설명된다. 복수의 EM 메모리 유닛의 행렬은 EM 메모리 유닛의 행렬로서 교환 가능하게 지칭될 수 있다.
도 3은 본 발명의 구현예에 따른, 메모리 뱅크(300) 내의 EM 메모리 유닛의 행렬(304)에 대한 뱅크 선택 트랜지스터(302)의 접속을 도시한다. EM 메모리 유닛의 행렬(304)은 집합적으로 EM 메모리 유닛(306)으로 지칭되는 복수의 EM 메모리 유닛(306-1, 306-2, ..., 306-m, 306-n)을 포함한다. EM 메모리 유닛의 행렬은 2 행 및 2 열의 EM 메모리 유닛을 포함하는 것으로 도시되지만, 행렬은 EM 메모리 유닛의 임의 수의 행 및 열을 포함할 수 있음을 이해해야 한다. 일례에서, 행렬(304)은 EM 메모리 유닛의 8 X 8 행렬이다.
EM 메모리 유닛(306-1)은 부동 게이트 트랜지스터(308)를 포함한다. 부동 게이트 트랜지스터(308)의 드레인 단자는 저항기(314)의 일 단자에 접속된다. 저항기(314)의 다른 단자는 식별(ID) 라인(316)에 접속되며, 이 라인을 통해 부동 게이트 트랜지스터(308)가 판독 또는 기입을 위해 액세스될 수 있다. 부동 게이트 트랜지스터(308)의 소스 단자는 열 선택 트랜지스터(310)의 드레인 단자에 접속된다. 열 선택 트랜지스터(310)의 소스 단자는 행 선택 트랜지스터(312)의 드레인 단자에 접속된다. 이러한 방식으로, 부동 게이트 트랜지스터(308), 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)가 함께 접속된다. 부동 게이트 트랜지스터(308), 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)의 이러한 접속은 직렬 접속으로 지칭될 수 있다. 또한, 행 선택 트랜지스터(312)의 소스 단자는 뱅크 선택 트랜지스터(302)의 드레인 단자에 접속된다. 이와 같이, 뱅크 선택 트랜지스터(302)는 EM 메모리 유닛(306-1)에 접속된다. (열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)를 통한) EM 메모리 유닛(306-1)과의 뱅크 선택 트랜지스터(302)의 이러한 접속은 직렬 접속으로 지칭될 수 있다. 뱅크 선택 트랜지스터(302)의 소스 단자는 기준 전압, 예컨대 접지(318)에 접속될 수 있다.
부동 게이트 트랜지스터(308), 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)는 예를 들어, 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET)일 수 있다. 일례에서, 부동 게이트 트랜지스터(308), 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)는 N형(NMOS) 디바이스이다. 다른 예에서, 부동 게이트 트랜지스터(308), 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)는 PM0S 디바이스 또는 CMOS 디바이스이다. 일 구현에서, 뱅크 선택 트랜지스터(302)는 MOSFET이고, NMOS 디바이스일 수 있다.
일 구현에서, 각각의 EM 메모리 유닛은 대응하는 열 선택 트랜지스터를 포함한다. 즉, EM 메모리 유닛 내의 부동 게이트 트랜지스터는 EM 메모리 유닛에 전용화된 열 선택 트랜지스터에 접속된다. 예를 들어, 열 선택 트랜지스터(310)는 EM 메모리 유닛(306-1)에 전용화되고, 부동 게이트 트랜지스터(308) 이외의 어떠한 부동 게이트 트랜지스터에도 접속되지 않는다. 그러나, 행 선택 트랜지스터는 EM 메모리 유닛의 행렬의 특정 행 내의 모든 EM 메모리 유닛에 공통이다. 즉, 행 선택 트랜지스터는 EM 메모리 유닛의 행렬의 행에 대응한다. 도 3을 참조하면, 행 선택 트랜지스터(312)는 행렬(304) 내의 EM 메모리 유닛의 제1 행에 대응한다. 따라서, 행 선택 트랜지스터(312)는 행렬(304)의 제1 행 내의 각각의 열 선택 트랜지스터에 접속된다. 행 선택 트랜지스터는 EM 메모리 유닛의 전체 행에 대응하는 것으로 도시되는 반면, 열 선택 트랜지스터는 하나의 EM 메모리 유닛에 대응하는 것으로 도시되지만, 일 구현에서, 열 선택 트랜지스터는 EM 메모리 유닛의 전체 열에 대응할 수 있는 반면, 행 선택 트랜지스터는 하나의 EM 메모리 유닛에 대응한다. 다른 구현에서, 각각의 EM 메모리 유닛은 그에 대응하는 행 선택 트랜지스터 및 열 선택 트랜지스터를 가질 수 있다.
다른 EM 메모리 유닛(306-2, ..., 306-m, 306-n)은 EM 메모리 유닛(306-1)과 동일할 수 있고, EM 메모리 유닛(306-1)과 유사한 컴포넌트 및 접속을 포함할 수 있다. 따라서, 각각의 EM 메모리 유닛의 부동 게이트 트랜지스터의 소스 단자는 해당 EM 메모리 유닛에 대응하는 열 선택 트랜지스터의 드레인 단자에 접속되고, 열 선택 트랜지스터의 소스 단자는 해당 EM 메모리 유닛을 갖는 행에 대응하는 행 선택 트랜지스터의 드레인 단자에 접속된다. 또한, 행렬(304) 내의 각각의 행에 대응하는 행 선택 트랜지스터의 소스 단자는 뱅크 선택 트랜지스터(302)의 드레인 단자에 접속된다. 이와 같이, 뱅크 선택 트랜지스터(302)는 EM 메모리 유닛의 행렬(304) 내의 각각의 EM 메모리 유닛에 접속된다. 즉, 이러한 접속은 뱅크 선택 트랜지스터(302)가 행렬(304) 내의 복수의 EM 메모리 유닛(306-1, 306-2, ..., 306-n)에 공통이 되는 것을 가능하게 한다.
EM 메모리 유닛의 행렬에 공통 뱅크 선택 트랜지스터를 제공하는 것이 뱅크 선택 트랜지스터와 행렬 내의 다른 트랜지스터의 직렬 접속의 도움으로 설명되지만, 뱅크 선택 트랜지스터가 행렬에 공통이 되게 하는 임의의 다른 방법이 사용될 수 있다는 것을 이해할 것이다.
부동 게이트 트랜지스터(308)는 유전체로서 작용하는 산화물 층에 의해 서로 분리된 2개의 게이트 단자를 포함한다. 게이트 중 하나는 부동 게이트라고 하고, 다른 하나는 제어 게이트라고 한다. ID 라인(316)에 대한 부동 게이트의 링크는 제어 게이트를 통한다. 부동 게이트 트랜지스터(308), 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312) 모두의 게이트 단자이 개방될 때, 즉 전압 신호가 공급되지 않을 때, EM 메모리 유닛(306-1)은 어떠한 데이터도 저장하지 않아서 논리 '0'의 값(저저항 상태)을 제공한다. 이 경우, 부동 게이트는 전하를 갖지 않으며, 이는 EM 메모리 유닛(306-1)의 임계 전압을 낮게 한다. 즉, 이 경우, EM 메모리 유닛(306-1)은 논리 '0'의 값을 저장한다.
EM 메모리 유닛(306-1)에 저장된 값을 논리 '1'(고저항 상태)로 변경하기 위해, 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)는 그들 각각의 게이트 단자에 전압 신호를 인가함으로써 턴온된다. 그 후, 프로그래밍 전압이 부동 게이트 트랜지스터(308)의 제어 게이트 및 드레인 단자에 인가된다. 프로그래밍 전압은 ID 라인(316)을 통해 인가될 수 있다. 프로그래밍 전압은 여기된 전자를 부동 게이트로 끌어들여, 임계 전압을 증가시킨다. 여기된 전자는 얇은 산화물 층의 다른 쪽을 통해 푸시되고 그곳에 포획되어 음전하를 제공한다. 이러한 음전하 전자는 제어 게이트와 부동 게이트 사이의 장벽으로서 작용하여, 저장된 값을 고저항 상태, 즉 논리 '1'로 변경한다. 저장된 값을 변경하기 위한 프로그래밍 전압의 인가는 데이터 기입이라고 한다.
EM 메모리 유닛(306-1)에 저장된 값을 판독하기 위해, 먼저, 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)가 턴온된다. 그 후, EM 메모리 유닛(306-1)의 임계 전압이 감지될 수 있다. 임계 전압이 낮으면, 예를 들어, 임계 레벨 아래이면, EM 메모리 유닛(306-1)은 논리 '0'의 값을 갖는다고 한다. 임계 전압이 높으면(즉, 임계 레벨을 초과하면), EM 메모리 유닛(306-1)은 논리 '1'의 값을 갖는다고 한다. 임계 전압은 ID 라인(316)을 사용하여 감지될 수 있다. ID 라인(316)이 행렬(304) 내의 모든 EM 메모리 유닛에 접속되기 때문에, 모든 EM 메모리 유닛은 ID 라인(316)을 통해 기입되고 판독될 수 있다.
전술한 바와 같이, 열 선택 트랜지스터(310) 및 행 선택 트랜지스터(312)의 턴온은 그들 각각의 게이트 단자에 전압 신호를 공급함으로써 달성될 수 있다. 열 선택 트랜지스터(310)의 게이트 단자에 인가되는 전압 신호는 열 선택 신호(320)로 지칭되고, 행 선택 트랜지스터(312)의 게이트 단자에 인가되는 전압 신호는 행 선택 신호(322)로 지칭된다. 일 구현에서, 행렬(304)의 단일 열 내의 모든 열 선택 트랜지스터의 게이트 단자는 함께 접속되며, 따라서 해당 열에 대한 열 선택 신호(320)는 해당 열 내의 모든 열 선택 트랜지스터를 턴온할 수 있다. 예를 들어, EM 메모리 유닛(306-m)에 대응하는 열 선택 트랜지스터(310)의 게이트 단자 및 열 선택 트랜지스터(314)의 게이트 단자는 함께 접속되는데, 이는 양 EM 메모리 유닛(306-1 및 306-m)이 행렬(304)의 제1 열에 있기 때문이다.
전술한 바와 같이, 뱅크 선택 트랜지스터(302)는 행렬(304) 내의 모든 행 선택 트랜지스터에 접속된다. 따라서, 행렬(304) 내의 EM 메모리 유닛에 데이터를 기입하거나 그로부터 판독하기 위해, 뱅크 선택 신호(324)를 뱅크 선택 트랜지스터(302)에 제공함으로써 뱅크 선택 트랜지스터(302)가 턴온된다. 또한, 데이터가 행렬(304) 내의 임의의 EM 메모리 유닛에 기입되거나 그로부터 판독되는 것을 방지하기 위해, 뱅크 선택 신호(324)는 뱅크 선택 트랜지스터(302)에 제공되지 않을 수 있다. 요컨대, 뱅크 선택 신호(324)를 뱅크 선택 트랜지스터(302)에 제공하고 제공하지 않음으로써, 행렬(304) 내의 EM 메모리 유닛의 액세스가 제어될 수 있다.
각각의 EM 메모리 유닛 내의 개별 뱅크 선택 트랜지스터의 접속 대신에, 행렬(304) 내의 모든 EM 메모리 유닛에 공통인 것으로서의 뱅크 선택 트랜지스터(302)의 제공은 행렬(304), 결과적으로 EM 뱅크(300)의 크기의 감소를 가능하게 한다. 일례에서, 복수의 EM 메모리 유닛에 대한 공통 뱅크 선택 트랜지스터의 제공은 각각의 EM 메모리 유닛이 전용 뱅크 선택 트랜지스터를 갖는 경우에 256개의 EM 메모리 유닛을 수용할 수 있는 공간에 320개의 EM 메모리 유닛을 배치하는 것을 가능하게 한다. 따라서, 본 발명은 제한된 공간에 더 많은 수의 EM 메모리 유닛을 수용할 수 있게 한다. 따라서, 본 발명의 기술을 이용하는 프린트 헤드는 제한된 공간 가용성을 갖는 경우에도 더 많은 수의 EM 메모리 유닛을 수용할 수 있다.
도 4는 본 발명의 구현예에 따른 EM 뱅크(400)의 레이아웃을 도시한다. 전술한 바와 같이, EM 뱅크(400)는 EM 메모리 유닛(402-1, 402-2, ..., 402-n)의 행렬을 포함할 수 있다.
EM 메모리 유닛(402-1)은 1 비트의 데이터를 저장하는 부동 게이트 트랜지스터(404)를 포함한다. 부동 게이트 트랜지스터(404)는 열 선택 트랜지스터(406)에 의해 둘러싸인다. 또한, 행 선택 트랜지스터(408)가 열 선택 트랜지스터(406) 주위에 배치된다. 앞서 설명한 바와 같이, 이 구현에서, 행 선택 트랜지스터(408)는 EM 메모리 유닛(402-1)을 갖는 전체 행에 대응하므로, 행 선택 트랜지스터(408)는 EM 메모리 유닛(402-1)을 갖는 행 내의 모든 열 선택 트랜지스터를 둘러싼다. 또한, 앞서 설명한 바와 같이, EM 메모리 유닛의 행렬의 하나의 열 내의 모든 열 선택 트랜지스터의 게이트 단자는 함께 접속된다. 이러한 접속은 열 선택 트랜지스터(406)의 게이트 단자를 동일한 열 및 다음 행 내의 열 선택 트랜지스터(412)와 접속하는 점퍼(410)에 의해 예시된다.
뱅크 선택 트랜지스터(414)가 EM 메모리 유닛(402-1, 402-2, ..., 402-n)의 행렬 주위에 배치된다. 이러한 뱅크 선택 트랜지스터(412)의 배치는 그를 행렬 내의 모든 행 선택 트랜지스터에 공통으로 접속하는 것을 용이하게 한다. 또한, 이러한 배치는 뱅크 선택 트랜지스터(412)로서 큰 크기의 트랜지스터를 제공할 수 있게 한다. 큰 크기의 뱅크 선택 트랜지스터(412)는 그가 작은 저항을 갖는 것을 보장한다. 또한, 큰 크기는 또한 뱅크 선택 트랜지스터(412)가 높은 주변 용량을 가질 수 있게 한다. 높은 주변 용량은 뱅크 선택 트랜지스터(412)의 충전 효율을 향상시키고, 이는 또한 뱅크 선택 트랜지스터(412)의 게이트 단자의 전압(Vg)을 증가시킨다. 더 높은 Vg는 뱅크 선택 트랜지스터(412)의 저항을 감소시킨다. 따라서, 뱅크 선택 트랜지스터(412)의 접속으로 인해 각각의 EM 메모리 유닛에 도입된 추가 저항이 최소화된다. 즉, EM 메모리 유닛의 전체 직렬 턴온 저항(Ron)은 작다. 작은 Ron 값은 EM 메모리 유닛의 프로그래밍 효율을 향상시킨다. 즉, Ron이 작기 때문에, EM 메모리 유닛에 인가된 프로그래밍 전압의 상당 부분이 EM 메모리 유닛 내의 부동 게이트 트랜지스터를 프로그래밍하는 데 사용된다.
일 구현예에서, 동일한 높이 및 분리 폭을 갖는 EM 메모리 유닛(예컨대, 402-1 및 402-2)은 EM 메모리 유닛의 행을 형성하고, 수직으로 분산된, 즉 하나가 다른 하나 아래에 있는 EM 메모리 유닛(예를 들어, 402-1 및 402-i)은 EM 메모리 유닛의 열을 형성한다. EM 메모리 유닛의 이러한 배열은 열이 수직 배향을 가지므로 수직 열 배향으로 지칭될 수 있다. 그러나, 다른 구현에서는, 동일한 높이의 EM 메모리 유닛이 행렬의 열을 형성하고, 하나가 다른 하나 아래에 있는 EM 메모리 유닛이 행렬의 행을 형성한다. 즉, 행에 대응하는 행 선택 트랜지스터는 하나가 다른 하나 아래에 있는 모든 EM 메모리 유닛 주위에 배치될 수 있고, 동일한 높이의 모든 열 선택 트랜지스터의 게이트 단자는 함께 접속될 수 있다. 이러한 EM 메모리 유닛의 배열은 수평 열 배향으로 지칭될 수 있다.
도 4는 메모리 뱅크(400) 내의 EM 메모리 유닛의 단일 행렬을 도시하지만, 메모리 뱅크는 EM 메모리 유닛의 복수의 행렬을 포함할 수 있다. 메모리 뱅크가 수용되는 다이, 예를 들어 프린트 헤드 다이가 메모리 뱅크의 모든 EM 메모리 유닛을 단일 행렬로서 수용하기에 충분한 치수를 갖지 못하는 경우, 메모리 뱅크는 EM 메모리 유닛의 복수의 행렬을 포함할 수 있다. 예를 들어, 수직 열 배향의 EM 메모리 유닛을 갖는 EM 뱅크(400)가 64개의 EM 메모리 유닛을 포함하는 경우, 그들은 프린트 헤드 다이가 EM 메모리 유닛의 8개 행을 수행하기에 충분한 길이 및 EM 메모리 유닛의 8개 열을 수용하기에 충분한 폭을 갖는 경우에 EM 메모리 유닛의 단일 8 X 8 행렬로서 배열될 수 있다. 그러나, 프린트 헤드 다이가 EM 메모리 유닛의 8개의 열을 수용하기에 충분한 폭을 갖지 않지만, EM 메모리 유닛의 16개의 행을 포함하기에 충분한 길이를 갖는다면, 메모리 뱅크 내의 64개의 EM 메모리 유닛은 하나가 다른 하나 아래에 있는 EM 메모리 유닛의 2개의 8 X 4 행렬로서 배열될 수 있다. 유사하게, EM 뱅크가 수평 열 배향을 갖고, 64개의 EM 메모리 유닛을 포함하는 경우, 그리고 프린트 헤드 다이가 EM 메모리 유닛의 8개의 행을 수용하기에 충분한 폭을 갖지 않지만, EM 메모리 유닛의 16개의 열을 포함하기에 충분한 길이를 갖는 경우, 메모리 뱅크 내의 64개의 EM 메모리 유닛은 하나가 다른 하나 아래에 있는 EM 메모리 유닛의 2개의 4 X 8 행렬로서 배열될 수 있다. 다이의 제한된 폭을 고려하기 위해 상이한 수의 행 및 열을 갖는 복수의 행렬을 갖는 EM 뱅크의 이러한 배열은 '더 가느다란' EM 뱅크의 제공을 가능하게 하므로 가느다란 EM 레이아웃으로 알려져 있다. 한편, 8 X 8 행렬과 같이 동일한 수의 행 및 열을 갖는 단일 행렬을 갖는 EM 뱅크의 배열은 넓은 EM 레이아웃으로 지칭될 수 있다. EM 메모리 유닛을 수용하기 위해 유체 배출 다이 상에서 이용 가능한 길이와 폭은 디바이스의 이용 가능한 실리콘(Si) 부동산으로 알려져 있다. 일례에서, 하나가 다른 하나 아래에 있는 2개의 8 X 4 행렬로 배열된 수평 배향의 EM 메모리 유닛을 갖는 EM 뱅크는 길이가 1023㎛의 길이 및 225㎛의 폭을 갖는다. 다른 예에서, 하나의 8 X 8 행렬로 배열된 넓은 EM 레이아웃의 EM 뱅크는 486㎛의 길이 및 425㎛의 폭을 갖는다. EM 뱅크 내의 EM 메모리 유닛의 복수의 행렬의 배열은 도 5를 참조하여 설명된다.
도 5는 본 발명의 구현예에 따른, EM 메모리 유닛의 복수의 행렬(502, 504)을 갖는 EM 뱅크(500)를 도시한다. EM 메모리 유닛의 행렬(502) 및 EM 메모리 유닛의 행렬(504)은 각각 EM 메모리 유닛의 제1 행렬 및 EM 메모리 유닛의 제2 행렬로 지칭될 수 있다. EM 메모리 유닛의 제1 행렬(502) 내의 EM 메모리 유닛은 제1 복수의 EM 메모리 유닛으로서 지칭될 수 있다. 유사하게, EM 메모리 유닛의 제2 행렬(504) 내의 EM 메모리 유닛은 제2 복수의 EM 메모리 유닛으로서 지칭될 수 있다. 제1 행렬(502) 및 제2 행렬(504)은 2개의 행 및 1개의 열 내에 EM 메모리 유닛을 포함하는 것으로 도시되지만, 행렬(502) 및 제2 행렬(504)은 EM 메모리 유닛의 임의의 수의 행 및 열을 포함할 수 있다. 예를 들어, 제1 행렬(502) 및 제2 행렬(504)은 각각 수직 열 배향의 EM 메모리 유닛의 8개의 행 및 4개의 열(8 X 4)을 포함할 수 있다. 다른 예에서, 제1 행렬(502) 및 제2 행렬(504)은 각각 수평 열 배향의 EM 메모리 유닛의 4개의 행 및 8개의 열(4 X 8)을 포함할 수 있다. 일 구현에서, 제1 행렬(502) 및 제2 행렬(504)은 EM 메모리 유닛의 동일한 수의 행 및 EM 메모리 유닛의 동일한 수의 열을 포함한다.
EM 메모리 유닛의 제1 행렬(502) 및 제2 행렬(504)이 메모리 뱅크(500) 내에 나란히 배열되는 것으로 도시되지만, 일 구현에서, 제2 행렬(504)은 제1 행렬(502) 아래에 배열될 수 있다. 예를 들어, 제1 행렬(502) 및 제2 행렬(504)은 하나가 다른 하나 아래에 배열된 수직 열 배향의 8 X 4 행렬 또는 수평 열 배향의 4 X 8 행렬일 수 있다. 앞서 설명한 바와 같이, EM 메모리 유닛의 제1 행렬(502) 및 제2 행렬(504)의 이러한 배열은 더 작은 폭을 갖는 프린트 헤드와 같은 유체 배출 다이 상에 메모리 뱅크(500)를 수용할 수 있게 한다.
일 구현에서, EM 뱅크(500) 내의 각각의 행렬은 전용 뱅크 선택 트랜지스터를 포함한다. 즉, 개별 뱅크 선택 트랜지스터가 단일 행렬에 존재하는 복수의 행 선택 트랜지스터에만 접속된다. 도 5를 다시 참조하면, 제1 뱅크 선택 트랜지스터로도 지칭되는 뱅크 선택 트랜지스터(506)는 제1 행렬(504) 내의 행 선택 트랜지스터에만 공통으로 접속되는 반면, 제2 뱅크 선택 트랜지스터(508)는 제2 행렬(504) 내의 행 선택 트랜지스터에만 접속된다. EM 뱅크(500)가 EM 메모리 유닛의 추가 행렬을 포함하면, 메모리 뱅크(500)는 EM 메모리 유닛의 각각의 추가 행렬에 대한 개별 뱅크 선택 트랜지스터를 포함할 수 있다는 것을 이해할 것이다. 예를 들어, EM 뱅크(500)가 EM 메모리 유닛의 4개의 8 X 2 행렬을 포함하는 경우, EM 뱅크(500)는 각자가 하나의 행렬 내의 행 선택 트랜지스터에 접속되는 4개의 뱅크 선택 트랜지스터를 포함할 수 있다.
도 5에 도시된 바와 같이, 제1 뱅크 선택 트랜지스터(506) 및 제2 뱅크 선택 트랜지스터(508)의 게이트 단자는 함께 접속되며, 따라서 그들은 뱅크 선택 신호(510)를 동시에 수신할 수 있다. 따라서, 제1 뱅크 선택 트랜지스터(506) 및 제2 뱅크 선택 트랜지스터(508) 양자의 턴온은 뱅크 선택 신호(510)에 기초하여 함께 제어된다. EM 메모리 유닛의 각각의 행렬에 대한 개별 뱅크 선택 트랜지스터를 제공하고 이들의 게이트 단자를 함께 접속하는 것은 또한 가느다란 EM 레이아웃에서 본 발명의 기술을 이용하는 것을 가능하게 한다. 따라서, 본 발명의 기술은 더 작은 폭의 유체 배출 다이를 갖는 프린트 헤드에 이용될 수 있다. 또한, 복수의 행렬의 뱅크 선택 트랜지스터는 함께 접속되기 때문에, 뱅크 선택 트랜지스터의 유효 크기가 커진다. 이것은 주변 용량을 더 증가시켜 Vg를 증가시키고 저항을 감소시킨다. 일례에서, EM 메모리 유닛의 행렬이 8 X 8 행렬인 경우, 뱅크 선택 트랜지스터(410)는 1446㎛/4㎛의 폭 대 길이(W/L) 비율을 갖는다. 일례에서, EM 메모리 유닛의 행렬이 8 X 4 행렬인 경우, 뱅크 선택 트랜지스터(410)는 1338㎛/4㎛의 폭 대 길이(W/L) 비율을 갖는다.
제1 뱅크 선택 트랜지스터(506) 및 제2 뱅크 선택 트랜지스터(508)에 뱅크 선택 신호(510)가 공급될 때, 해당 EM 메모리 유닛의 행에 대응하는 행 선택 트랜지스터 및 해당 EM 메모리 유닛에 대응하는 열 선택 트랜지스터가 행 선택 신호 및 열 선택 신호를 그들 각각의 게이트 단자에 제공함으로써 턴온되는 경우에, 데이터가 제1 행렬(502) 또는 제2 행렬(504) 내의 EM 메모리 유닛으로부터 판독되거나 그에 기입될 수 있다. 예를 들어, EM 메모리 유닛(512-1)에 데이터를 기입하거나 그로부터 데이터를 판독하기 위해, 열 선택 신호(514)가 열 선택 트랜지스터(516)의 게이트 단자에 인가되고, 행 선택 신호(518)가 행 선택 트랜지스터(520)의 게이트 단자에 인가된다. 열 선택 신호(514), 행 선택 신호(518) 및 뱅크 선택 신호(510)는 레지스터에 의해 생성될 수 있다. 일 구현에서, 열 선택 신호(514)는 열 선택 레지스터에 의해 생성되고, 행 선택 신호(518)는 행 선택 레지스터에 의해 생성되며, 뱅크 선택 신호(510)는 뱅크 선택 레지스터에 의해 생성된다.
도 6은 본 발명의 구현예에 따른, 열 선택 신호, 행 선택 신호 및 뱅크 선택 신호를 각각 생성하기 위한 열 선택 레지스터(602), 행 선택 레지스터(604) 및 뱅크 선택 레지스터(606)를 도시한다. 열 선택 레지스터(602), 행 선택 레지스터(604) 및 뱅크 선택 레지스터(606) 각각은 시프트 레지스터, 예를 들어, 직렬 입력 병렬 출력 시프트 레지스터일 수 있다. 열 선택 레지스터(602), 행 선택 레지스터(604) 및 뱅크 선택 레지스터(606)가 시프트 레지스터인 경우, 이들은 각각 열 선택 시프트 레지스터(602), 행 선택 시프트 레지스터(604) 및 뱅크 선택 시프트 레지스터(606)로서 교환 가능하게 지칭될 수 있다. 또한, 열 선택 시프트 레지스터(602), 행 선택 시프트 레지스터(604) 및 뱅크 선택 시프트 레지스터(606)는 집합적으로 선택 시프트 레지스터로 지칭될 수 있다. 선택 시프트 레지스터는 메모리 뱅크를 수용하는 디바이스, 예를 들어, 프린트 헤드 메모리 디바이스 내의 여러 메모리 뱅크에 접속된다. 예를 들어, 선택 시프트 레지스터는 메모리 뱅크(608-1, 608-2, ..., 608-n)에 접속된다.
일 구현에서, 선택 시프트 레지스터 각각은 공통 시간 클럭을 공유하는 2개의 안정 상태를 갖는 플립플롭 회로의 캐스케이드를 포함한다. 각각의 플립플롭 회로는 캐스케이드 내의 다음 플립플롭의 데이터 입력에 접속되어, 회로가 그의 입력에서 수신된 데이터를 시프트 인하고 클럭 입력의 각각의 전이에서 어레이 내의 마지막 비트를 시프트 아웃함으로써 저장된 비트 어레이를 시프트하게 할 수 있다. 선택 시프트 레지스터의 각각의 플립플롭 회로는 스테이지로서 지칭될 수 있다. 선택 시프트 레지스터는 임의의 수의 스테이지를 포함할 수 있다. 일례에서, 각각의 선택 시프트 레지스터는 8개의 스테이지를 포함한다.
전술한 바와 같이, 열 선택 시프트 레지스터(602)는 EM 메모리 유닛의 행렬의 단일 열 내의 모든 EM 메모리 유닛을 선택하는 데 사용될 수 있는 열 선택 신호를 생성한다. 이를 위해, 전술한 바와 같이, 단일 열 내의 모든 EM 메모리 유닛의 열 선택 트랜지스터의 게이트 단자는 함께 접속된다. 따라서, 열 선택 신호가 EM 메모리 유닛의 행렬의 주어진 열에 제공될 때, 열 내의 모든 EM 메모리 유닛 내의 열 선택 트랜지스터가 턴온된다.
열 선택 시프트 레지스터(602)는 상이한 시점에 EM 메모리 유닛의 상이한 열에 열 선택 신호를 제공할 수 있으므로, 임의의 시점에 EM 메모리 유닛의 단일 열이 선택된다. 열 선택 시프트 레지스터(602)는 여러 EM 뱅크(608-1, 608-2, ..., 608-n)(집합적으로 EM 뱅크(608)로 지칭됨)에 접속되기 때문에, 주어진 열에 대한 열 선택 신호는 모든 EM 뱅크(608) 내의 대응하는 열에 제공된다. 예를 들어, EM 메모리 유닛의 행렬의 제1 열에서 EM 메모리 유닛을 선택하기 위한 열 선택 신호는 여러 EM 뱅크(608) 각각의 제1 열에 제공된다.
일 구현에서, EM 메모리 유닛의 행렬의 각각의 열에 대한 열 선택 신호는 열 선택 시프트 레지스터(602)의 상이한 스테이지에 의해 생성된다. 따라서, 열 선택 시프트 레지스터(602) 내의 스테이지의 수는 EM 메모리 유닛의 행렬 내의 열의 수와 동일할 수 있다. 또한, 각각의 EM 뱅크가 행보다 많은 열을 갖는 EM 메모리 유닛의 2개 이상의 행렬, 예를 들어 EM 메모리 유닛의 2개의 4 X 8 행렬을 갖는 경우, 주어진 열에 대한 열 선택 신호는 모든 행렬 내의 대응하는 열에 제공된다. 유사하게, 각각의 EM 뱅크가 열보다 많은 행을 갖는 2개 이상의 행렬을 갖는 경우, 열 선택 시프트 레지스터(602) 내의 스테이지의 수는 각각의 행렬 내의 열의 수의 합일 수 있다. 예를 들어, EM 뱅크가 EM 메모리 유닛의 2개의 8 X 4 행렬을 갖는 경우, 열 선택 시프트 레지스터(602)는 8개의 (4+4) 스테이지를 포함하며, 따라서 8개의 열 모두가 상이한 열 선택 신호를 제공받을 수 있다.
행 선택 시프트 레지스터(604)는 EM 메모리 유닛의 행렬의 단일 행 내의 모든 EM 메모리 유닛을 선택하는 데 사용될 수 있는 행 선택 신호를 생성한다. 이를 위해, 행 선택 신호는 EM 메모리 유닛의 행에 대응하는 행 선택 트랜지스터의 게이트 단자에 제공될 수 있다. 행 선택 시프트 레지스터(604)는 상이한 시점에 EM 메모리 유닛의 상이한 행에 행 선택 신호를 제공할 수 있으며, 따라서 임의의 시점에 EM 메모리 유닛의 단일 행이 선택된다. 행 선택 시프트 레지스터(604)는 여러 EM 뱅크(608)에 접속되기 때문에, 주어진 행에 대한 행 선택 신호는 모든 EM 뱅크(608) 내의 대응하는 행에 제공된다. 예를 들어, EM 메모리 유닛의 행렬의 제2 행 내의 EM 메모리 유닛을 선택하기 위한 행 선택 신호는 여러 EM 뱅크(608) 각각의 제2 행에 제공된다.
일 구현에서, EM 메모리 유닛의 행렬의 각각의 행에 대한 행 선택 신호는 행 선택 시프트 레지스터(604)의 상이한 스테이지에 의해 생성된다. 따라서, 행 선택 시프트 레지스터(604) 내의 스테이지의 수는 EM 메모리 유닛의 행렬 내의 행의 수와 동일할 수 있다. 또한, 각각의 EM 뱅크가 열보다 많은 행을 갖는 EM 메모리 유닛의 2개 이상의 행렬, 예를 들어 EM 메모리 유닛의 2개의 8 X 4 행렬을 갖는 경우, 주어진 행에 대한 행 선택 신호는 모든 행렬 내의 대응하는 행에 제공될 수 있다. 유사하게, 각각의 EM 뱅크가 행보다 많은 열을 갖는 EM 메모리 유닛의 2개 이상의 행렬을 갖는 경우, 행 선택 시프트 레지스터(604) 내의 스테이지의 수는 각각의 행렬 내의 행의 수의 합일 수 있다. 예를 들어, EM 뱅크가 EM 메모리 유닛의 2개의 4 X 8 행렬을 갖는 경우, 행 선택 시프트 레지스터(604)는 8개의 (4+4) 스테이지를 포함하며, 따라서 8개의 행 모두가 상이한 행 선택 신호를 제공받을 수 있다.
일례에서, 각각의 EM 뱅크는 8개 행 및 8개 열 내의 EM 메모리 유닛을 갖는 하나의 EM 뱅크를 포함한다. 다른 예에서, 각각의 EM 뱅크는 각자가 8개의 행 및 4개의 열 내의 EM 메모리 유닛을 갖는 2개의 행렬을 포함한다. 추가 예에서, 각각의 EM 뱅크는 각자가 4개의 행 및 8개의 열 내의 EM 메모리 유닛을 갖는 2개의 행렬을 포함한다. 3개의 예 모두에 따르면, 열 선택 시프트 레지스터(602) 및 행 선택 시프트 레지스터(604) 양자는 각각 8개의 스테이지를 포함한다.
뱅크 선택 시프트 레지스터(606)는 상이한 EM 뱅크에 대해 상이한 시점에 뱅크 선택 신호를 생성할 수 있다. 뱅크 선택 신호는 EM 뱅크 내의 뱅크 선택 트랜지스터에 제공될 수 있다. 예를 들어, EM 뱅크(608-1)에 대한 뱅크 선택 신호는 뱅크 선택 트랜지스터(610)에 제공된다. 각각의 뱅크가 2개 이상의 뱅크 선택 트랜지스터를 갖는다면, 뱅크 선택 신호는 해당 뱅크 내의 모든 뱅크 선택 트랜지스터 각각의 게이트 단자를 함께 접속함으로써 그들에게 제공될 수 있다. 일 구현에서, 뱅크 선택 시프트 레지스터(606)는 그에 접속된 EM 뱅크의 수만큼 많은 스테이지를 포함한다. 즉, 뱅크 선택 시프트 레지스터(606)는 n개의 상이한 EM 뱅크에 뱅크 선택 신호를 제공하기 위해 'n'개의 스테이지를 포함한다.
전술한 바와 같이, 판독 또는 기입을 위해 EM 뱅크 내의 EM 메모리 유닛에 액세스하기 위해, EM 메모리 유닛의 행에 대응하는 행 선택 트랜지스터 및 EM 메모리 유닛에 대응하는 열 선택 트랜지스터는 행 선택 신호 및 열 선택 신호를 그들 각각의 게이트 단자에 제공함으로써 턴온되며, 해당 EM 뱅크 내의 뱅크 선택 트랜지스터는 뱅크 선택 신호를 그의 게이트 단자에 제공함으로써 턴온된다. 이를 위해, 열 선택 시프트 레지스터(602), 행 선택 시프트 레지스터(604) 및 뱅크 선택 시프트 레지스터(606)는 EM 메모리 유닛에 대응하는 열 선택 신호, 행 선택 신호 및 뱅크 선택 신호를 생성할 수 있다. 제2 EM 뱅크, 즉 608-2 내의 제2 행 및 제3 열 내의 EM 메모리 유닛이 그 안에 데이터를 기입하기 위해 액세스되는 예시적인 시나리오를 고려한다. 이 시나리오에서, 행 선택 시프트 레지스터(604)의 제2 스테이지는 제2 행에 대한 행 선택 신호를 제공하고, 열 선택 시프트 레지스터(602)의 제3 스테이지는 제3 열에 대한 열 선택 신호를 제공하고, 뱅크 선택 시프트 레지스터(606)의 제2 스테이지는 제2 EM 뱅크(608-2)에 대한 뱅크 선택 신호를 생성한다. 이러한 방식으로, 선택 시프트 레지스터의 조합을 사용하여, 임의의 행, 열 및 EM 뱅크 내의 임의의 EM 메모리 유닛이 액세스될 수 있다.
전술한 바와 같이, 상이한 EM 뱅크에 대한 뱅크 선택 신호는 뱅크 선택 시프트 레지스터(606)의 상이한 스테이지에 의해 제공될 수 있다.
도 7은 본 발명의 구현예에 따른, 뱅크 선택 신호를 EM 뱅크(608-1)에 제공하는 뱅크 선택 시프트 레지스터(606)의 제1 스테이지(700)를 도시한다. 뱅크 선택 시프트 레지스터는 다른 EM 뱅크에 뱅크 선택 신호를 제공하기 위한 다른 스테이지를 포함한다는 것을 이해할 것이다.
도 7에 도시된 바와 같이, 뱅크 선택 시프트 레지스터(606)의 제1 스테이지(700)는 복수의 트랜지스터(702-712)를 포함한다. 트랜지스터는 예를 들어 N-채널 전계 효과 트랜지스터(FET)일 수 있다. 도시된 바와 같이, 트랜지스터(702)의 게이트 및 드레인 단자는 클럭 신호(S1)를 수신한다. 트랜지스터(702)의 소스 단자는 노드(Y0)에 결합된다. 트랜지스터(704)의 게이트 및 드레인 단자는 클럭 신호(S3)를 수신한다. 트랜지스터(704)의 소스 단자는 노드(Y)에 결합되며, 이 노드는 또한 뱅크 선택 트랜지스터(710)의 게이트 단자에 접속된다. 트랜지스터(706, 708)의 드레인 단자는 각각 노드(Y0, Y)에 결합된다. 트랜지스터(706)의 게이트 단자는 클럭 신호(S2)를 수신하고, 트랜지스터(708)의 게이트 단자는 클럭 신호(S4)를 수신한다. 트랜지스터(706, 708)의 소스 단자는 각각 트랜지스터(710, 712)의 드레인 단자에 결합된다. 트랜지스터(710, 712)의 소스 단자는 접지와 같은 기준 전압에 결합된다. 트랜지스터(710)의 게이트 단자는 디코더 회로(도 7에 도시되지 않음)의 출력에 결합될 수 있다. 뱅크 선택 시프트 레지스터(506)의 후속 스테이지 내의 트랜지스터(710)에 대응하는 트랜지스터는 그들 각각의 이전 스테이지의 출력에 결합될 수 있다. 예를 들어, 제2 스테이지 내의 트랜지스터(710)에 대응하는 트랜지스터는 노드(Y)에 결합될 수 있다.
클럭 신호(S1 내지 S4)는 각각 순차적인 위상 오프셋을 갖는 펄스의 주기적인 시퀀스이며, 따라서 S1 상의 펄스 후에 S2 상의 펄스가 발생하고, S2 상의 펄스 후에 S3 상의 펄스가 발생하고, 기타 등등이다.
동작시에, S1 동안, 트랜지스터(702)는 노드(Y0)를 충전한다(예를 들어, 논리 1). 동시에, 디코더 회로는 펄스를 제공하고 트랜지스터(710)를 턴온한다. S2 동안, 디코더 회로는 펄스를 계속 제공한다. 따라서, 노드(Y0)는 방전되고 논리 0이 되는데, 이는 양 트랜지스터(706, 710)가 모두 온 상태이기 때문이다. S3 동안, 디코더 회로는 펄스를 제공하는 것을 중단하며, 노드(Y)는 트랜지스터(704)로서 충전될 것이다. S4 동안, 트랜지스터(708)가 턴온되더라도, Y0은 논리 0이기 때문에, 트랜지스터(712)는 오프되며, 따라서 Y는 충전된 상태로 유지된다. 노드(Y)가 뱅크 선택 트랜지스터(710)의 게이트 단자에 접속되기 때문에, 노드(Y)가 충전될 때 뱅크 선택 신호가 뱅크 선택 트랜지스터(710)에 제공된다. 상기 사이클이 반복될 때, 노드(Y)는 충전된 상태로 유지되며, 따라서 뱅크 선택 신호를 뱅크 선택 트랜지스터(710)에 계속 제공한다는 것을 이해할 것이다. 예를 들어 다른 EM 뱅크를 선택하기 위해 뱅크 선택 신호를 뱅크 선택 트랜지스터(710)에 전송하는 것을 중단하기 위해, 디코더 회로는 그가 펄스를 제공하는 시퀀스를 변경하여 노드(Y)가 방전되게 할 수 있다.
메모리 뱅크 내의 메모리 유닛을 액세스하는 양태의 구현이 구조적 특징 및/또는 방법에 고유한 언어로 설명되었지만, 본 발명은 설명된 특정 특징 또는 방법으로 제한될 필요는 없다는 것을 이해해야 한다. 오히려, 특정 특징 및 방법은 구현예로서 개시되고 설명된다.

Claims (15)

  1. 유체 배출 다이로서,
    유체의 방울을 배출하기 위한 복수의 노즐과,
    복수의 행 및 복수의 열을 갖는 행렬의 형태로 배열된 복수의 메모리 유닛을 갖는 메모리 뱅크와,
    상기 복수의 메모리 유닛에 공통인 뱅크 선택 트랜지스터를 포함하되,
    상기 뱅크 선택 트랜지스터는 뱅크 선택 신호에 기초하여 상기 복수의 메모리 유닛 중의 메모리 유닛에 액세스하는 것을 가능하게 하고,
    상기 메모리 뱅크 각각은,
    복수의 열 선택 트랜지스터 - 각각의 열 선택 트랜지스터는 상기 복수의 메모리 유닛 중의 메모리 유닛에 대응하고, 열 선택 신호를 수신함 - 와,
    복수의 행 선택 트랜지스터를 포함하고, 각각의 행 선택 트랜지스터는 상기 행렬의 행에 대응하고, 행 선택 신호를 수신하는
    유체 배출 다이.
  2. 제1항에 있어서,
    상기 복수의 메모리 유닛 중의 각각의 메모리 유닛은 전기적 프로그래밍 가능 판독 전용 메모리(EM) 메모리 유닛인
    유체 배출 다이.
  3. 제1항에 있어서,
    상기 메모리 뱅크는 제2 행렬의 형태로 배열된 제2 복수의 메모리 유닛을 포함하고, 상기 유체 배출 다이는 상기 제2 복수의 메모리 유닛에 공통인 제2 뱅크 선택 트랜지스터를 포함하며, 상기 제2 뱅크 선택 트랜지스터는 상기 뱅크 선택 신호를 수신하여 상기 뱅크 선택 신호에 기초하여 상기 제2 복수의 메모리 유닛 중의 메모리 유닛에 액세스하는 것을 가능하게 하는
    유체 배출 다이.
  4. 제1항에 있어서,
    행 선택 신호가 상기 메모리 유닛을 갖는 행에 의해 수신되고 열 선택 신호가 상기 메모리 유닛을 갖는 열에 의해 수신되며 상기 뱅크 선택 트랜지스터가 상기 뱅크 선택 신호를 수신할 때, 상기 복수의 메모리 유닛 중의 상기 메모리 유닛이 액세스 가능한
    유체 배출 다이.
  5. 유체 카트리지로서,
    유체를 저장하기 위한 유체 저장소와,
    상기 유체 저장소에 결합된 유체 배출 다이를 포함하되,
    상기 유체 배출 다이는,
    유체의 방울을 배출하기 위한 복수의 노즐과,
    복수의 전기적 프로그래밍 가능 판독 전용 메모리(EM) 뱅크를 포함하고,
    각각의 EM 뱅크는,
    복수의 행 및 열을 갖는 행렬의 형태로 배열된 복수의 EM 메모리 유닛과,
    상기 복수의 EM 유닛에 공통인 뱅크 선택 트랜지스터를 포함하며, 상기 뱅크 선택 트랜지스터는 상기 EM 뱅크 내의 EM 메모리 유닛에 대한 액세스를 가능하게 하기 위한 뱅크 선택 신호를 수신하고,
    각각의 EM 뱅크는,
    복수의 열 선택 트랜지스터 - 각각의 열 선택 트랜지스터는 상기 복수의 EM 메모리 유닛 중의 EM 메모리 유닛에 대응하고, 열 선택 신호를 수신함 - 와,
    복수의 행 선택 트랜지스터를 더 포함하고, 각각의 행 선택 트랜지스터는 상기 행렬의 행에 대응하고, 행 선택 신호를 수신하는
    유체 카트리지.
  6. 제5항에 있어서,
    각각의 EM 메모리 유닛은 판독 및 기입을 위해 액세스될 수 있는 부동 게이트 트랜지스터를 포함하고,
    각각의 EM 메모리 유닛의 상기 부동 게이트 트랜지스터는 상기 EM 메모리 유닛에 대응하는 상기 열 선택 트랜지스터 및 상기 EM 메모리 유닛을 갖는 행에 대응하는 상기 행 선택 트랜지스터에 접속되는
    유체 카트리지.
  7. 제5항에 있어서,
    상기 뱅크 선택 트랜지스터는 상기 복수의 행 선택 트랜지스터 중의 각각의 행 선택 트랜지스터에 접속되는
    유체 카트리지.
  8. 제5항에 있어서,
    상기 뱅크 선택 트랜지스터는 상기 복수의 EM 메모리 유닛 주위에 배치되는
    유체 카트리지.
  9. 제5항에 있어서,
    상기 각각의 EM 뱅크는,
    제2 행렬의 형태로 배열된 제2 복수의 EM 메모리 유닛과,
    상기 제2 복수의 EM 메모리 유닛 중의 각각의 EM 메모리 유닛에 공통인 제2 뱅크 선택 트랜지스터를 포함하며,
    상기 제2 뱅크 선택 트랜지스터는 자신의 게이트 단자에서 상기 뱅크 선택 신호를 수신하는
    유체 카트리지.
  10. 제5항에 있어서,
    판독 및 기입 중 적어도 하나를 위해 상기 EM 메모리 유닛에 액세스하기 위해 상기 복수의 EM 메모리 유닛 중의 각각의 EM 메모리 유닛에 접속된 식별(ID) 라인을 포함하는
    유체 카트리지.
  11. 제5항에 있어서,
    상기 복수의 EM 뱅크의 뱅크 선택 트랜지스터에 뱅크 선택 신호를 제공하기 위한 뱅크 선택 레지스터를 포함하는
    유체 카트리지.
  12. 제5항에 있어서,
    상기 복수의 EM 뱅크의 행 선택 트랜지스터에 행 선택 신호를 제공하기 위한 행 선택 레지스터 및 상기 복수의 EM 뱅크의 열 선택 트랜지스터에 열 선택 신호를 제공하기 위한 열 선택 레지스터를 포함하는
    유체 카트리지.
  13. 프린트 카트리지로서,
    프린트 물질을 저장하기 위한 프린트 물질 저장소와,
    상기 프린트 물질 저장소에 결합된 프린트 헤드를 포함하되,
    상기 프린트 헤드는,
    상기 프린트 물질을 배출하기 위한 복수의 노즐과,
    복수의 전기적 프로그래밍 가능 판독 전용 메모리(EM) 뱅크를 포함하고,
    상기 복수의 EM 뱅크 중의 각각의 EM 뱅크는,
    복수의 행 및 복수의 열을 갖는 행렬의 형태로 배열된 제1 복수의 EM 메모리 유닛과,
    상기 EM 메모리 유닛에 접속된 행 선택 트랜지스터 및 열 선택 트랜지스터를 통해 상기 제1 복수의 EM 메모리 유닛 중의 각각의 EM 메모리 유닛에 접속된 제1 뱅크 선택 트랜지스터를 포함하며, 상기 제1 뱅크 선택 트랜지스터는 뱅크 선택 신호의 수신시에 상기 EM 메모리 유닛에 대한 액세스를 가능하게 하고,
    각각의 EM 뱅크는,
    복수의 열 선택 트랜지스터 - 각각의 열 선택 트랜지스터는 상기 제1 복수의 EM 메모리 유닛 중의 EM 메모리 유닛에 대응하고, 열 선택 신호를 수신함 - 와,
    복수의 행 선택 트랜지스터를 더 포함하고, 각각의 행 선택 트랜지스터는 상기 행렬의 행에 대응하고, 행 선택 신호를 수신하는
    프린트 카트리지.
  14. 제13항에 있어서,
    상기 EM 메모리 유닛에 액세스하기 위해 상기 제1 복수의 EM 메모리 유닛 중의 각각의 EM 메모리 유닛에 접속된 식별(ID) 라인을 포함하는
    프린트 카트리지.
  15. 제13항에 있어서,
    각각의 EM 뱅크는,
    행 및 열의 형태로 배열된 제2 복수의 EM 메모리 유닛과,
    제2 뱅크 선택 트랜지스터 - 상기 제2 뱅크 선택 트랜지스터는, 상기 뱅크 선택 신호를 수신할 때 상기 제2 복수의 EM 메모리 유닛 중의 EM 메모리 유닛에 액세스하는 것을 가능하게 하기 위해 상기 제2 복수의 EM 메모리 유닛 중의 각각의 EM 메모리 유닛에 접속됨 - 를 포함하는
    프린트 카트리지.
KR1020197022424A 2017-01-31 2017-01-31 메모리 뱅크 내의 메모리 유닛에 대한 액세스 기법 KR102262682B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/015830 WO2018143940A1 (en) 2017-01-31 2017-01-31 Accessing memory units in a memory bank

Publications (2)

Publication Number Publication Date
KR20190102045A KR20190102045A (ko) 2019-09-02
KR102262682B1 true KR102262682B1 (ko) 2021-06-08

Family

ID=63040003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022424A KR102262682B1 (ko) 2017-01-31 2017-01-31 메모리 뱅크 내의 메모리 유닛에 대한 액세스 기법

Country Status (9)

Country Link
US (2) US10889122B2 (ko)
EP (2) EP3554844B1 (ko)
JP (1) JP6832441B2 (ko)
KR (1) KR102262682B1 (ko)
CN (2) CN110267817B (ko)
BR (1) BR112019015681B1 (ko)
CL (1) CL2019002147A1 (ko)
RU (1) RU2748727C2 (ko)
WO (1) WO2018143940A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832441B2 (ja) 2017-01-31 2021-02-24 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． メモリバンク内のメモリユニットに対するアクセス
US11500791B2 (en) * 2020-12-10 2022-11-15 Micron Technology, Inc. Status check using chip enable pin

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009114019A1 (en) * 2008-03-14 2009-09-17 Hewlett-Packard Development Company, L.P. Secure access to fluid cartridge memory
WO2015116129A1 (en) * 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Three-dimensional addressing for erasable programmable read only memory

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881181A (ja) * 1981-11-06 1983-05-16 Matsushita Electric Ind Co Ltd 感熱記録ヘツド
JP2504743B2 (ja) 1985-03-18 1996-06-05 日本電気株式会社 半導体記憶装置
JP2598081B2 (ja) 1988-05-16 1997-04-09 株式会社東芝 半導体メモリ
US5261050A (en) * 1990-07-27 1993-11-09 Eastman Kodak Company Apparatus for processing a digital image for window width, level and curve shape
KR930011662B1 (ko) * 1990-11-30 1993-12-16 현대전자산업 주식회사 카트리지를 이용한 lbp 시스팀
JP3375087B2 (ja) * 1991-10-21 2003-02-10 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
US5537576A (en) 1993-06-23 1996-07-16 Dsp Semiconductors Ltd. Expandable memory for a digital signal processor including mapped first and second memory banks forming a continuous and contiguous address space
US5483265A (en) 1994-01-03 1996-01-09 Xerox Corporation Minimization of missing droplets in a thermal ink jet printer by drop volume control
KR0145225B1 (ko) * 1995-04-27 1998-08-17 김광호 블럭 단위로 스트레스 가능한 회로
US6022094A (en) 1995-09-27 2000-02-08 Lexmark International, Inc. Memory expansion circuit for ink jet print head identification circuit
US5870347A (en) * 1997-03-11 1999-02-09 Micron Technology, Inc. Multi-bank memory input/output line selection
US6804250B2 (en) * 1998-02-24 2004-10-12 Canon Kabushiki Kaisha Data communication system and node, and method of using the system and the node
DE69938486T2 (de) * 1998-11-06 2009-04-09 Canon K.K. Bildverarbeitungsverfahren, -system und -gerät, und Speichermedium
KR100577022B1 (ko) 1998-11-09 2006-05-08 실버브룩 리서치 피티와이 리미티드 프린터 및 그 동작 방법
AUPP702498A0 (en) * 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART77)
JP2000164736A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
IT1310098B1 (it) * 1999-07-12 2002-02-11 Olivetti Lexikon Spa Testina di stampa integrata.
US6459647B1 (en) 2000-02-08 2002-10-01 Alliance Semiconductor Split-bank architecture for high performance SDRAMs
US6585352B1 (en) * 2000-08-16 2003-07-01 Hewlett-Packard Development Company, L.P. Compact high-performance, high-density ink jet printhead
JP2002100688A (ja) * 2000-09-22 2002-04-05 Oki Electric Ind Co Ltd 不揮発性半導体メモリの製造方法
US6543883B1 (en) * 2001-09-29 2003-04-08 Hewlett-Packard Company Fluid ejection device with drive circuitry proximate to heating element
US7311385B2 (en) * 2003-11-12 2007-12-25 Lexmark International, Inc. Micro-fluid ejecting device having embedded memory device
KR100541819B1 (ko) * 2003-12-30 2006-01-10 삼성전자주식회사 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
US7497536B2 (en) * 2004-04-19 2009-03-03 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7278703B2 (en) * 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Fluid ejection device with identification cells
US7401875B2 (en) 2004-07-09 2008-07-22 Texas Instruments Incorporated Inkjet printhead incorporating a memory array
WO2006057949A2 (en) 2004-11-23 2006-06-01 Efficient Memory Technology Method and apparatus of multiple abbreviations of interleaved addressing of paged memories and intelligent memory banks therefor
US8443162B2 (en) 2005-01-21 2013-05-14 Qualcomm Incorporated Methods and apparatus for dynamically managing banked memory
US8616666B2 (en) * 2007-12-10 2013-12-31 E I Du Pont De Nemours And Company Multicolor electronic devices and processes of forming the same by printing
US8120985B2 (en) 2008-03-12 2012-02-21 Qimonda Ag Multi-bank memory device method and apparatus
US8161356B2 (en) 2008-03-28 2012-04-17 Intel Corporation Systems, methods, and apparatuses to save memory self-refresh power
JP5261003B2 (ja) * 2008-03-31 2013-08-14 ローム株式会社 半導体記憶装置
US7815273B2 (en) * 2008-04-01 2010-10-19 Hewlett-Packard Development Company, L.P. Fluid ejection device
KR20100116493A (ko) * 2009-04-22 2010-11-01 삼성전자주식회사 비트 라인 저항을 보상하는 가변 저항 메모리 장치
US9348544B2 (en) * 2011-07-29 2016-05-24 Hewlett-Packard Development Company, L.P. Printer
CN103129185B (zh) 2011-12-05 2016-04-06 珠海天威技术开发有限公司 数据存储装置及其数据访问方法、成像设备
CN104067392B (zh) * 2012-04-30 2016-10-26 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
US9919517B2 (en) 2014-01-17 2018-03-20 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
TR201909759T4 (tr) 2014-02-28 2019-07-22 Rhodia Operations Modifiye silikaların hazırlanması prosesi, modifiye silika ve özellikle polimerlerin takviyeleri için kullanımları.
KR102225989B1 (ko) * 2014-03-04 2021-03-10 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
WO2015137960A1 (en) * 2014-03-14 2015-09-17 Hewlett-Packard Development Company, L.P. Eprom cell with modified floating gate
KR102159258B1 (ko) * 2014-04-04 2020-09-23 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
CN204130178U (zh) 2014-06-11 2015-01-28 珠海艾派克微电子有限公司 一种芯片和墨盒
WO2016014082A1 (en) * 2014-07-25 2016-01-28 Hewlett-Packard Development Company, L.P. Printhead with a number of memristor cells and a number of firing cells coupled to a shared fire line
US10014055B2 (en) 2014-07-30 2018-07-03 Hewlett-Packard Development Company, L.P. Split memory bank
JP6832441B2 (ja) 2017-01-31 2021-02-24 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． メモリバンク内のメモリユニットに対するアクセス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009114019A1 (en) * 2008-03-14 2009-09-17 Hewlett-Packard Development Company, L.P. Secure access to fluid cartridge memory
WO2015116129A1 (en) * 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Three-dimensional addressing for erasable programmable read only memory

Also Published As

Publication number Publication date
RU2019124016A3 (ko) 2021-03-02
JP2020506479A (ja) 2020-02-27
EP3554844A1 (en) 2019-10-23
US20210070057A1 (en) 2021-03-11
WO2018143940A1 (en) 2018-08-09
EP3554844A4 (en) 2020-07-15
BR112019015681A2 (pt) 2020-04-07
US10889122B2 (en) 2021-01-12
CL2019002147A1 (es) 2019-11-22
JP6832441B2 (ja) 2021-02-24
KR20190102045A (ko) 2019-09-02
CN110267817A (zh) 2019-09-20
CN110267817B (zh) 2021-01-29
BR112019015681B1 (pt) 2023-10-31
CN112976813B (zh) 2022-10-04
US20190366727A1 (en) 2019-12-05
US11370223B2 (en) 2022-06-28
CN112976813A (zh) 2021-06-18
EP4147874A1 (en) 2023-03-15
EP3554844B1 (en) 2023-03-22
RU2019124016A (ru) 2021-03-02
RU2748727C2 (ru) 2021-05-31

Similar Documents

Publication Publication Date Title
US10081178B2 (en) Addressing an EPROM
US11518177B2 (en) Disposing memory banks and select register
CN110234508B (zh) 用于喷嘴和存储器元件的选择器
US6540333B2 (en) Dynamic memory based firing cell for thermal ink jet printhead
US8172368B2 (en) Fluid ejection device with data signal latch circuitry
US20110234669A1 (en) Fluid ejection device
US11370223B2 (en) Accessing memory units in a memory bank
US9776397B2 (en) Addressing an EPROM on a printhead
WO2015167477A1 (en) Printhead for depositing fluid onto a surface
US10994531B2 (en) Drop weights corresponding to drop weight patterns
US7887150B2 (en) Controlling fire signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant