ES2774306T3 - Banco de memoria dividido - Google Patents

Banco de memoria dividido Download PDF

Info

Publication number
ES2774306T3
ES2774306T3 ES14898561T ES14898561T ES2774306T3 ES 2774306 T3 ES2774306 T3 ES 2774306T3 ES 14898561 T ES14898561 T ES 14898561T ES 14898561 T ES14898561 T ES 14898561T ES 2774306 T3 ES2774306 T3 ES 2774306T3
Authority
ES
Spain
Prior art keywords
memory
shift register
output lines
signal generator
memory arrays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14898561T
Other languages
English (en)
Inventor
Boon Bing Ng
Thida Ma Win
Ning Ge
Jose Jehrome Rando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Application granted granted Critical
Publication of ES2774306T3 publication Critical patent/ES2774306T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ink Jet (AREA)
  • Dram (AREA)

Abstract

Un cartucho de impresión integrado (300) que comprende un depósito de tinta (310), una matriz de chorro de fluido (320), un cable flexible (330), almohadillas conductoras (340) y un circuito integrado (350), el circuito integrado (350) que comprende: al menos un banco de memoria (200), cada banco de memoria del al menos un banco de memoria comprende dos matrices de memoria (210, 215); y un generador de señales de multiplexación basado en un registro de desplazamiento (205); en donde el generador de señal de multiplexación basado en el registro de desplazamiento (205) se interpone entre y separa espacialmente las dos matrices de memoria (210, 215); en donde cada una de las dos matrices de memoria (210, 215) comprende múltiples filas y una cantidad doble de columnas a filas; y en donde el generador de señales de multiplexación basado en el registro de desplazamiento (205) comprende un grupo de ocho líneas de salida de conexión eléctrica (245) de una selección de columna (230), en donde el grupo de ocho líneas de salida de conexión eléctrica (245) se ramifica en dos grupos de ocho líneas de conexión eléctrica que funcionan perpendicularmente al grupo de ocho líneas de salida de conexión eléctrica (245) y en donde este grupo de ocho líneas de salida de conexión eléctrica (245) se conecta a las entradas de selección de columna correspondientes en las dos matrices de memoria, y en donde la multiplexación basada en el registro de desplazamiento el generador de señal (205) comprende dos grupos separados de cuatro líneas de salida de conexión de selección de fila eléctrica que se conectan a las entradas de selección de fila correspondientes en las dos matrices de memoria (210, 215), en donde los dos grupos separados de cuatro líneas de salida de conexión de selección de fila eléctrica corren en direcciones opuestas y corren en paralelo a los dos grupos de ocho líneas de conexión eléctrica y al multímetro basado en registro de desplazamiento el generador de señales de multiplexación (205) y las matrices de memoria (210, 215), y en donde los dos grupos separados de cuatro líneas de salida de conexión de selección de fila eléctrica ocupan la misma cantidad de espacio y se encuentran a la misma distancia de las dos matrices de memoria (210, 215) y el generador de señales de multiplexación basado en el registro de desplazamiento (205), en donde hay una cantidad doble de las entradas de selección de columna a una cantidad de las entradas de selección de fila para cada matriz de memoria de las dos matrices de memoria.

Description

DESCRIPCIÓN
Banco de memoria dividido
Antecedentes
La memoria de solo lectura programable borrable (EPROM) se utiliza en varios entornos para mantener la memoria incluso cuando no se suministra energía a la memoria. En los cartuchos de cabezales de impresión integrados (IPH), se coloca una EPROM sobre o en una matriz de cabezales de impresión. A medida que aumentan los requisitos de almacenamiento, también aumenta el área ocupada por la EPROM o los bits de memoria.
El documento US 2013/0044543 A1 describe un sistema de memoria con un banco de memoria dividido en sectores, y un selector de conversión de datos en serie/paralelo ubicado entre dos mitades del banco de memoria (Figura 5). El documento US 2010/328405 A1 describe un cartucho de tinta integrado que comprende un módulo de memoria no volátil.
Breve descripción de los dibujos
Los dibujos adjuntos ilustran varios ejemplos de los principios descritos en la presente descripción y son parte de la descripción. Los ejemplos ilustrados se proporcionan únicamente a modo de ilustración y no limitan el alcance de las reivindicaciones.
La Figura 1 es un diagrama de un diseño de banco EPROM para almacenar y mantener datos en un cabezal de impresión integrado que muestra algunos aspectos de la invención reivindicada.
La Figura 2 es un diagrama de un diseño de banco EPROM para almacenar y mantener datos en un cabezal de impresión integrado de acuerdo con un ejemplo de los principios descritos en la presente descripción.
La Figura 3 es una vista en perspectiva de un cartucho de impresión integrado que incorpora un cabezal de impresión integrado y un banco de EPROM de la Figura 2 de acuerdo con un ejemplo de los principios descritos en la presente descripción.
A lo largo de los dibujos, números de referencia idénticos designan elementos similares, pero no necesariamente idénticos.
Descripción detallada
La invención está definida por la reivindicación independiente.
Como se mencionó anteriormente, a medida que aumenta la cantidad de bits de memoria utilizados para almacenar datos en un cabezal de impresión integrado (IPH), también lo hace la huella o el estado real de Si Se ha determinado que históricamente los bits de memoria utilizados para almacenar datos en un IPH se duplican cada año o dos. Una EPROM generalmente está compuesta por un banco de EPROM de 64 bits con, por ejemplo, el banco dividido entre 2 matrices EPROM 4X8. También se puede proporcionar un registro de desplazamiento para desplazar, en una posición, la matriz de bits almacenada en él. Las conexiones eléctricas entre las matrices EPROM individuales y el registro de desplazamiento se suman a la huella del banco EPROM en su conjunto.
La presente descripción describe un banco de memoria dividido que comprende varias matrices de memoria que forman un banco de memoria y un registro de desplazamiento en el que el registro de desplazamiento separa físicamente las matrices. En un ejemplo, la memoria puede ser una EPROM de manera que un banco de EPROM dividido comprenda dos matrices de EPROM físicamente separadas por un registro de desplazamiento.
La presente descripción describe además un circuito integrado que comprende varios registros de desplazamiento y una pluralidad de matrices de memoria que forman un banco de memoria en el que las matrices están separadas espacialmente por el registro de desplazamiento. En un ejemplo, la memoria puede ser EPROM de modo que el circuito integrado comprenda varios registros de desplazamiento y una pluralidad de matrices de EPROM que forman un banco de EPROM, en el que las matrices de EPROM están separadas espacialmente por el registro de desplazamiento.
Aún más, la presente descripción describe un cabezal de impresión integrado que comprende varios bancos de memoria, cada uno de los cuales comprende una pluralidad de matrices de memoria y varios registros de desplazamiento en los que cada registro de desplazamiento separa espacialmente un número de matrices. En un ejemplo, la memoria puede ser EPROM de manera que un cabezal de impresión integrado que comprende varios bancos de EPROM, cada uno de los cuales comprende una pluralidad de matrices de EPROM, y varios registros de desplazamiento, en los que cada registro de desplazamiento separa espacialmente varias matrices de EPROM.
Como se usa en la presente descripción y en las reivindicaciones adjuntas, el término "memoria de solo lectura programable borrable (EPROM)" debe entenderse ampliamente como cualquier memoria de solo lectura programable que puede retener sus datos cuando se apaga su fuente de alimentación. En un ejemplo, la EPROM puede ser una memoria de solo lectura programable borrable, una memoria de solo lectura programable borrable eléctricamente o cualquier otro tipo de memoria no volátil que sea programable eléctricamente.
Además, como se usa en la presente descripción y en las reivindicaciones adjuntas, el término "matriz" debe entenderse ampliamente como cualquier conjunto de elementos dispuestos en filas y columnas que pueden almacenar datos. En un ejemplo, la matriz de elementos en la matriz puede ser una disposición de 4 X 8 con 4 filas y 8 columnas. En otro ejemplo, la matriz es una matriz EPROM.
Además, como se usa en la presente descripción y en las reivindicaciones adjuntas, el término "banco de memoria" debe entenderse ampliamente como cualquier combinación de varias matrices de memoria. En un ejemplo, un banco de memoria comprende dos matrices de memoria 4 X 8. En otro ejemplo, las matrices de memoria que forman el banco de memoria son matrices EPROM.
Aún más, como se usa en la presente descripción y en las reivindicaciones adjuntas, el término "un número de" o lenguaje similar debe entenderse en términos generales como cualquier número positivo que comprende del 1 al infinito; cero no es un número, sino la ausencia de un número.
En la siguiente descripción, para fines de explicación, se exponen numerosos detalles específicos con el fin de proporcionar una comprensión profunda de los sistemas y métodos actuales. Sin embargo, será evidente para un experto en la técnica que el presente aparato, sistemas y métodos se pueden practicar sin estos detalles específicos. La referencia en la descripción a "un ejemplo" o lenguaje similar significa que una característica, estructura o característica particular descrita en relación con ese ejemplo se incluye como se describe, pero no se puede incluir en otros ejemplos.
Un dispositivo EPROM en un cabezal de impresión integrado (IPH) puede comprender los elementos que se muestran en la Figura 1. La Figura 1 es un diagrama de un diseño de banco EPROM (100) para almacenar y mantener datos en un cabezal de impresión integrado. El diseño de EPROM que se muestra en la Figura 1 comprende al menos dos matrices de EPROM (110, 115) y un generador de señales de multiplexación hecho de registros de desplazamiento (105). El diseño de EPROM (100) comprende además una serie de líneas (120) que conectan eléctricamente las matrices de EPROM (110, 115) y un registro de desplazamiento (105) entre sí. Aunque el diseño del banco de memoria que se muestra en la Figura1 se describe como un banco de memoria EPROM (100), el banco de memoria puede ser cualquier tipo de almacenamiento de memoria como se define en la presente descripción y no está necesariamente limitado a la tecnología EPROM. El banco de memoria EPROM es solo un ejemplo, por conveniencia, la presente descripción utilizará un banco de memoria EPROM como un simple ejemplo y no pretende limitar la descripción de ninguna manera.
Para escribir y leer desde una matriz de EPROM específica (110, 115), el registro de desplazamiento (105) selecciona una determinada selección de fila (110) y una determinada selección de columna (130) en una de las dos matrices de EPROM (110, 115). En el ejemplo que se muestra en la Figura 1, el registro de desplazamiento se conecta a cada una de las matrices EPROM (110, 115) utilizando dos conjuntos (135, 140) de 8 líneas entre el número de líneas (120); un primer conjunto (135) como salida de la selección de columna (130) en el registro de desplazamiento (105) y el otro conjunto (140) como salida de la selección de fila (140) en el registro de desplazamiento (105). Estas líneas se separan para conectarse a las entradas de las matrices EPROM individuales (110, 115). Se accede a las diferentes matrices EPROM (110, 115) de la Figura 1 mediante este método en cascada donde el registro de desplazamiento (105) envía todas las líneas eléctricas a las matrices EPROM (110, 115) con las líneas eléctricas en cascada alejándose del grupo de líneas cuando se van a conectar con una entrada de una de las matrices EPROM (110, 115). Este diseño tiene todas las líneas eléctricas que emanan del registro de desplazamiento (105), ocupando así la cantidad máxima de espacio junto al diseño del banco EPROM (100) como sea posible con las líneas eléctricas.
La Figura 2 es un diagrama de un diseño de banco EPROM (200) para almacenar y mantener datos en un cabezal de impresión integrado de acuerdo con un ejemplo de los principios descritos en la presente descripción. El diseño de EPROM (200) comprende un generador de señal de multiplexación basado en registro de desplazamiento (205) que separa físicamente dos matrices de EPROM (210, 215). En un ejemplo, el banco EPROM comprende dos matrices EPROM 4 X 8. En este ejemplo, el banco EPROM es un banco EPROM de 64 bits: dos matrices EPROM de 32 bits (210, 215). En un ejemplo, el diseño de EPROM (200) comprende como registro de desplazamiento único (205).
Aunque, la Figura 2 muestra un diseño de EPROM (200) con un banco de EPROM que comprende dos matrices de EPROM de 4 X 8 (210, 215) y un único registro de desplazamiento (205), pueden existir otras configuraciones. En un ejemplo, las matrices de EPROM (210, 215) pueden contener cantidades de bits más pequeñas o más grandes, de modo que el número de filas y columnas se reduce o aumenta más allá del ejemplo 4 X 8 proporcionado en la presente descripción. Registros de desplazamiento adicionales (205) y matrices EPROM también se pueden agregar al diseño EPROM (200). En un ejemplo, varios diseños de bancos EPROM (200) representados en la Figura 2 se pueden acoplar comunicativamente entre sí y colocarse en un cabezal de impresión integrado (IPH). El diseño (200) representado en la Figura 2, por lo tanto, es simplemente un ejemplo y pueden existir otros ejemplos sin ir más allá de los principios descritos en la presente descripción.
La colocación del registro de desplazamiento (205) entre una primera matriz EPROM (210) y una segunda matriz EPROM (215) proporciona una serie de ventajas. Dicha colocación del registro de desplazamiento (205) entre una primera matriz EPROM (210) y una segunda matriz EPROM (215) proporciona menos área desplazada en el chip SI. Específicamente, a diferencia de la Figura 1, las líneas eléctricas de conexión entre el registro de desplazamiento (205) y las matrices EPROM (210, 215) ascienden a una profundidad de 12 líneas desde las salidas y entradas de los dispositivos.
Específicamente, el registro de desplazamiento (205) tiene dos salidas separadas (235, 240) de la selección de fila (225) con ambas salidas (235, 240) que comprenden 4 líneas. Sin embargo, estos dos conjuntos de 4 líneas corren en direcciones opuestas y corren paralelas al registro de desplazamiento (205) y las matrices EPROM (210, 215) de modo que los dos conjuntos de cuatro líneas ocupan la misma cantidad de espacio y se encuentran a la misma distancia de esos dispositivos. Además, la salida de selección de columna (230) comprende ocho líneas (245) que se bifurcan en dos conjuntos de ocho líneas que corren paralelas a las líneas de salida (235, 240) y se conectan con las matrices EPROM (210, 215). Esto da como resultado una profundidad de línea total de 12 líneas desde el registro de desplazamiento (205) y las matrices EPROM (210, 215).
En comparación con la Figura 1, esta es una reducción del 25 % en las líneas de enrutamiento y, en consecuencia, una reducción del 14 % en el ancho del banco EPROM. Esto reduce la cantidad de espacio en el diseño del banco EPROM y permite diseños más pequeños de dispositivos que incorporan este banco EPROM, como un cabezal de impresión integrado. Esto puede permitir además dispositivos que incorporen un mayor número de bancos EPROM como se describe en la Figura 2. Por ejemplo, cuando una pluralidad de bancos de EPROM como se describe en la Figura 2 están conectados, la reducción de la huella de todo el grupo de bancos de EPROM permite agregar un número adicional de bancos de EPROM al grupo sin aumentar la huella original ocupada por otros diseños como el representado en la Figura 1. En consecuencia, se pueden colocar mayores cantidades de bits de memoria en un dispositivo, como un cabezal de impresión integrado, y se pueden almacenar grandes cantidades de datos en él. Los datos adicionales pueden proporcionar la capacidad de almacenar varios otros tipos de datos que pueden usarse para proporcionar características y beneficios adicionales para el cabezal de impresión y la impresora integrados.
La Figura 3 es una vista en perspectiva de un cartucho de impresión integrado (300) que incorpora un cabezal de impresión integrado y un banco de EPROM de la Figura 2 de acuerdo con un ejemplo de los principios descritos en la presente descripción. El cartucho de impresión integrado (300) es más generalmente un dispositivo dispensador de precisión de chorro de fluido o una estructura eyectora de fluido que dispensa fluido con precisión, como la tinta. En un ejemplo, el cartucho de impresión integrado (300) ilustrado en la Figura 3 puede ser un cartucho de tinta de un solo color para una impresora de chorro de fluido. Sin embargo, de acuerdo con los principios descritos aquí, el cartucho de impresión integrado (300) puede implementarse en cualquiera de una variedad de cartuchos de fluido o cabezales de impresión con una memoria integrada.
Si bien la presente descripción describe generalmente un cartucho de impresión de inyección de tinta que expulsa tinta sobre los medios, los ejemplos de la presente descripción pueden no limitarse solo a los cartuchos de impresión de inyección de tinta y dispositivos asociados. En general, los ejemplos de la presente descripción se refieren a cualquier tipo de dispensación de precisión de chorro de fluido o dispositivos de eyección que dispensan un fluido. En la presente descripción y en las reivindicaciones adjuntas, el término fluido debe interpretarse de manera amplia como cualquier sustancia que se deforma bajo una fuerza aplicada. Los ejemplos de fluidos, por lo tanto, comprenden líquidos y gases. Un dispositivo dispensador de precisión de chorro de fluido es un dispositivo en el que la impresión, o dispensación, del fluido en cuestión se logra imprimiendo o dispensando con precisión en ubicaciones especificadas con precisión, con o sin hacer una imagen particular en lo que se imprime o dispensa en. Por lo tanto, para fines de explicación, se describirá un cartucho de impresión o un cartucho de tinta. Sin embargo, se entenderá que se puede usar cualquier tipo de fluido o cartucho de líquido con los principios descritos en la presente descripción.
De acuerdo con un ejemplo, el cartucho de impresión integrado (300) se compone de un depósito de tinta (310), una matriz de chorro de fluido (320), un cable flexible (330), almohadillas conductoras (340) y un circuito integrado (350). El cable flexible (330) está adherido a dos lados del cartucho de impresión (300) y contiene trazas que conectan eléctricamente el circuito integrado (350) y la matriz de chorro de fluido (320) con las almohadillas conductoras (340).
El cartucho de impresión integrado (300) se instala en una base que es integral al carro de una impresora. Cuando el cartucho de impresión integrado (300) está instalado correctamente, las almohadillas conductoras (340) se presionan contra los contactos eléctricos correspondientes en la base, lo que permite que la impresora se comunique y controle las funciones eléctricas del cartucho de impresión integrado (300). Por ejemplo, las almohadillas conductoras (340) permiten que la impresora acceda y escriba en el circuito integrado (350).
El circuito integrado (350) comprende al menos un banco de EPROM (Figura 2, 200) como se describe en la Figura 2 que contiene una variedad de información que incluye el tipo de cartucho de tinta, el tipo de tinta contenida en el cartucho, una estimación de la cantidad de tinta que queda en el depósito de tinta (310), los datos de calibración, la información de error, la identificación del cabezal de impresión integrado, un número de serie analógico y características de seguridad como la verificación redundante cíclica (CRC), entre otros. La impresora puede tomar las medidas apropiadas en función de la información contenida en el circuito integrado de tinta (350), como notificar al usuario que el suministro de tinta es bajo o alterar las rutinas de impresión para mantener la calidad de la imagen. En el ejemplo ilustrado, el circuito integrado (350) se muestra como un elemento separado que es distinto del troquel de inyección de tinta (320). Sin embargo, de acuerdo con un ejemplo, la matriz de inyección de tinta (320) puede contener la memoria además de los elementos físicos utilizados para dispensar la tinta.
Para crear una imagen, la impresora mueve el carro que contiene el cartucho de tinta sobre una pieza de medio de impresión. En los momentos apropiados, la impresora envía señales eléctricas al cartucho de impresión integrado (300) a través de los contactos eléctricos en la base. Las señales eléctricas pasan a través de las almohadillas conductoras (340) y se enrutan a través del cable flexible (330) a la matriz de chorro de fluido (320). La matriz de chorro de fluido (320) luego expulsa una pequeña gota de tinta del depósito (310) sobre la superficie del medio de impresión. Estas gotas se combinan para formar una imagen en la superficie del medio de impresión.
La descripción y las figuras describen un banco de memoria dividido que comprende un registro de desplazamiento interpuesto entre varias matrices de memoria. La separación de, por ejemplo, dos matrices de memoria a las cuales el registro de desplazamiento está acoplado comunicativamente permite una huella más pequeña para el banco de memoria dividido como se describió anteriormente. Esto también puede reducir la cantidad de materiales utilizados para formar el banco de memoria dividida, así como también reducir el tamaño total de un dispositivo informático u otro elemento que incorpore el banco de memoria dividida descrito en la presente descripción.
La descripción anterior se ha presentado para ilustrar y describir ejemplos de los principios descritos. Esta descripción no pretende ser exhaustiva ni limitar estos principios a ninguna forma precisa descrita. Muchas modificaciones y variaciones son posibles a la luz de la enseñanza anterior.

Claims (1)

  1. REIVINDICACIONES
    Un cartucho de impresión integrado (300) que comprende un depósito de tinta (310), una matriz de chorro de fluido (320), un cable flexible (330), almohadillas conductoras (340) y un circuito integrado (350), el circuito integrado (350) que comprende:
    al menos un banco de memoria (200), cada banco de memoria del al menos un banco de memoria comprende dos matrices de memoria (210, 215); y
    un generador de señales de multiplexación basado en un registro de desplazamiento (205);
    en donde el generador de señal de multiplexación basado en el registro de desplazamiento (205) se interpone entre y separa espacialmente las dos matrices de memoria (210, 215);
    en donde cada una de las dos matrices de memoria (210, 215) comprende múltiples filas y una cantidad doble de columnas a filas; y
    en donde el generador de señales de multiplexación basado en el registro de desplazamiento (205) comprende un grupo de ocho líneas de salida de conexión eléctrica (245) de una selección de columna (230), en donde el grupo de ocho líneas de salida de conexión eléctrica (245) se ramifica en dos grupos de ocho líneas de conexión eléctrica que funcionan perpendicularmente al grupo de ocho líneas de salida de conexión eléctrica (245) y en donde este grupo de ocho líneas de salida de conexión eléctrica (245) se conecta a las entradas de selección de columna correspondientes en las dos matrices de memoria, y en donde la multiplexación basada en el registro de desplazamiento el generador de señal (205) comprende dos grupos separados de cuatro líneas de salida de conexión de selección de fila eléctrica que se conectan a las entradas de selección de fila correspondientes en las dos matrices de memoria (210, 215), en donde los dos grupos separados de cuatro líneas de salida de conexión de selección de fila eléctrica corren en direcciones opuestas y corren en paralelo a los dos grupos de ocho líneas de conexión eléctrica y al multímetro basado en registro de desplazamiento el generador de señales de multiplexación (205) y las matrices de memoria (210, 215), y en donde los dos grupos separados de cuatro líneas de salida de conexión de selección de fila eléctrica ocupan la misma cantidad de espacio y se encuentran a la misma distancia de las dos matrices de memoria (210, 215) y el generador de señales de multiplexación basado en el registro de desplazamiento (205), en donde hay una cantidad doble de las entradas de selección de columna a una cantidad de las entradas de selección de fila para cada matriz de memoria de las dos matrices de memoria.
    El cartucho de impresión integrado (300) de la reivindicación 1, en donde las dos matrices de memoria son matrices de EPROM.
ES14898561T 2014-07-30 2014-07-30 Banco de memoria dividido Active ES2774306T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/048873 WO2016018299A1 (en) 2014-07-30 2014-07-30 Split memory bank

Publications (1)

Publication Number Publication Date
ES2774306T3 true ES2774306T3 (es) 2020-07-20

Family

ID=55218018

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14898561T Active ES2774306T3 (es) 2014-07-30 2014-07-30 Banco de memoria dividido

Country Status (6)

Country Link
US (3) US10014055B2 (es)
EP (1) EP3175459B1 (es)
CN (1) CN106716542B (es)
ES (1) ES2774306T3 (es)
TW (1) TWI600021B (es)
WO (1) WO2016018299A1 (es)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016018299A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Split memory bank
EP4147874A1 (en) 2017-01-31 2023-03-15 Hewlett-Packard Development Company, L.P. Accessing memory units in a memory bank
EP3554843B1 (en) 2017-01-31 2022-01-19 Hewlett-Packard Development Company, L.P. Disposing memory banks and select register

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895360A (en) * 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US4800530A (en) 1986-08-19 1989-01-24 Kabushiki Kasiha Toshiba Semiconductor memory system with dynamic random access memory cells
EP0534803B1 (en) 1991-09-27 1997-02-05 Schlumberger Industries Limited Prepayment system
US5473758A (en) 1992-08-31 1995-12-05 Microchip Technology Incorporated System having input output pins shifting between programming mode and normal mode to program memory without dedicating input output pins for programming mode
JP2757303B2 (ja) * 1996-03-21 1998-05-25 株式会社日立製作所 半導体記憶装置及び半導体装置
US5920898A (en) 1996-08-16 1999-07-06 Unisys Corporation Memory control unit providing optimal timing of memory control sequences between different memory segments by optimally selecting among a plurality of memory requests
US6160734A (en) 1998-06-04 2000-12-12 Texas Instruments Incorporated Method for ensuring security of program data in one-time programmable memory
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
US6532556B1 (en) * 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6891774B1 (en) * 2003-09-03 2005-05-10 T-Ram, Inc. Delay line and output clock generator using same
US6992917B2 (en) * 2003-12-15 2006-01-31 International Business Machines Corporation Integrated circuit with reduced body effect sensitivity
US7099189B1 (en) * 2004-10-05 2006-08-29 Actel Corporation SRAM cell controlled by non-volatile memory cell
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
KR100897601B1 (ko) 2006-12-29 2009-05-14 삼성전자주식회사 시스템의 오작동 방지를 위한 비휘발성 메모리 모듈 및이를 구비한 시스템
US8120985B2 (en) * 2008-03-12 2012-02-21 Qimonda Ag Multi-bank memory device method and apparatus
WO2009114019A1 (en) * 2008-03-14 2009-09-17 Hewlett-Packard Development Company, L.P. Secure access to fluid cartridge memory
EP2529374A4 (en) * 2010-01-28 2014-04-02 Hewlett Packard Development Co MEMORY ACCESS METHODS AND APPARATUS
US8576641B1 (en) * 2010-02-26 2013-11-05 Xilinx, Inc. Method of and circuit for providing non-volatile memory in an integrated circuit
US9007110B1 (en) * 2013-07-08 2015-04-14 Xilinx, Inc. Register circuits and methods of storing data in a register circuit
WO2015108527A1 (en) * 2014-01-17 2015-07-23 Hewlett-Packard Development Company, L.P. Addressing an eprom on a printhead
WO2016018299A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Split memory bank

Also Published As

Publication number Publication date
US20190156892A1 (en) 2019-05-23
EP3175459A4 (en) 2017-11-01
US10236063B2 (en) 2019-03-19
EP3175459A1 (en) 2017-06-07
US20180268905A1 (en) 2018-09-20
EP3175459B1 (en) 2020-02-12
US10403362B2 (en) 2019-09-03
US20170213596A1 (en) 2017-07-27
TW201612912A (en) 2016-04-01
TWI600021B (zh) 2017-09-21
US10014055B2 (en) 2018-07-03
WO2016018299A1 (en) 2016-02-04
CN106716542B (zh) 2021-01-26
CN106716542A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
ES2961731T3 (es) Selectores para boquillas y elementos de memoria
ES2909632T3 (es) Disposición de bancos de memoria y registro de selección
US10081178B2 (en) Addressing an EPROM
ES2774306T3 (es) Banco de memoria dividido
ES2886018T3 (es) Circuitos integrados que incluyen células de memoria
TWI741431B (zh) 列印頭用晶粒
ES2892033T3 (es) Troquel de un cabezal de impresión
ES2886774T3 (es) Componente de impresión de comunicación
CN110267817B (zh) 用于促进访问存储体中的存储器单元的装置
US9987842B2 (en) Printhead with a number of memristors and inverters
ES2936882T3 (es) Componente de impresión de comunicación
CN110869214B (zh) 容错打印头
ES2955911T3 (es) Cartucho de chorro de tinta que comprende un cabezal de impresión que incluye un circuito integrado que comprende un dispositivo de expulsión de fluido, una primera memoria y una segunda memoria, y un método correspondiente
WO2023282892A1 (en) Integrated circuits including high-voltage high-power and high-voltage low-power supply nodes