CN106716542B - 分离存储器组 - Google Patents

分离存储器组 Download PDF

Info

Publication number
CN106716542B
CN106716542B CN201480080934.9A CN201480080934A CN106716542B CN 106716542 B CN106716542 B CN 106716542B CN 201480080934 A CN201480080934 A CN 201480080934A CN 106716542 B CN106716542 B CN 106716542B
Authority
CN
China
Prior art keywords
memory
matrices
electrical connection
shift register
eprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480080934.9A
Other languages
English (en)
Other versions
CN106716542A (zh
Inventor
B·B·吴
T·M·温
葛宁
J·J·兰多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN106716542A publication Critical patent/CN106716542A/zh
Application granted granted Critical
Publication of CN106716542B publication Critical patent/CN106716542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ink Jet (AREA)
  • Dram (AREA)

Abstract

分离存储器组可包括形成存储器组的多个存储器矩阵和移位寄存器，其中移位寄存器物理地分离矩阵。集成电路可包括多个移位寄存器和形成存储器组的多个存储器矩阵，其中矩阵在空间上由移位寄存器分离。集成打印头可包括多个存储器组和多个移位寄存器，每个存储器组均包括多个存储器矩阵，其中每个移位寄存器在空间上分离多个矩阵。

Description

分离存储器组
技术领域
本发明涉及一种分离存储器组。
背景技术
可擦除可编程只读存储器(EPROM)用于即使在功率未被提供到存储器时也在多种环境中维持存储器。在集成打印头(IPH)盒中，EPROM放置在打印头模具上或中。当存储要求增加时，由EPROM或存储器位占据的面积也增加。
发明内容
根据一实施例，一种分离存储器组包括：至少两个存储器矩阵，其形成存储器组；以及基于移位寄存器的复用信号产生器；其中，所述移位寄存器插在所述两个存储器矩阵之间，并将所述两个存储器矩阵在空间上分离；其中，每个所述存储器矩阵均包括多个行和数量是行的两倍的列；其中，所述移位寄存器包括来自列选择的单组电连接输出，并且其中，该单组电连接输出分支成垂直于所述单组电连接输出延伸并连接到在所述两个存储器矩阵上的对应列选择输入的两组电连接；并且其中，所述移位寄存器包括来自行选择的两组电连接输出，并且其中，所述两组电连接输出连接到在所述两个存储器矩阵上的对应行选择输入。
根据另一实施例，一种集成电路包括：至少一个存储器组，所述至少一个存储器组中的每个存储器组包括两个存储器矩阵和一个基于移位寄存器的复用信号产生器；其中，所述基于移位寄存器的复用信号产生器插在所述两个存储器矩阵之间，并将所述两个存储器矩阵在空间上分离；其中，所述两个存储器矩阵中的每一个均包括多个行和数量是行的两倍的列；并且其中，所述基于移位寄存器的复用信号产生器包括来自列选择的一组八条电连接输出线，其中，该组八条电连接输出线分支成垂直于该组八条电连接输出线延伸的两组八条电连接线，并且其中，该组八条电连接输出线连接到在所述两个存储器矩阵上的对应列选择输入；并且其中，所述基于移位寄存器的复用信号产生器包括连接到在所述两个存储器矩阵上的对应行选择输入的两组单独的四条行选择电连接输出线，其中，所述两组单独的四条行选择电连接输出线以相反的方向延伸，并且平行于所述两组八条电连接线以及沿着所述基于移位寄存器的复用信号产生器和所述存储器矩阵排布的方向延伸，并且其中，所述两组单独的四条行选择电连接输出线占据相同的空间量，并且与所述两个存储器矩阵和所述基于移位寄存器的复用信号产生器处于相同的距离，其中，对于所述两个存储器矩阵中的每个存储器矩阵，所述列选择输入的数量是所述行选择输入的数量的两倍。
附图说明
附图示出本文所述的原理的各种示例，且是说明书的一部分。所示示例仅为了例证而被给出，且并不限制权利要求的范围。
图1是用于存储和维持关于集成打印头的数据的EPROM组设计的图。
图2是根据本文所述的原理的一个示例的用于存储和维持关于集成打印头的数据的EPROM组设计的图。
图3是根据本文所述的原理的一个示例的合并集成打印头和图2的EPROM组的集成打印盒的透视图。
在全部附图中，相同的附图标记表示相似的但不一定相同的元件。
具体实施方式
如上面提到的，当用于存储关于集成打印头(IPH)的数据的存储器位的数量增加时，覆盖区或Si基板面也增加。已确定从历史角度看用于存储关于IPH的数据的存储器位大约每一年或两年加倍。EPROM通常由多达64位EPROM组构成，例如，该组在2个EPROM 4×8矩阵当中被划分。也可提供移位寄存器以将存储在它中的位阵列移动一个位置。在单独的EPROM矩阵和移位寄存器之间的电连接在整体上增加EPROM组的覆盖区。
本说明书描述了包括形成存储器组的多个存储器矩阵和移位寄存器的分离存储器组，其中移位寄存器物理地分离矩阵。在一个示例中，存储器可以是EPROM，使得分离EPROM组包括由移位寄存器物理分离的两个EPROM矩阵。
本说明书还描述了包括多个移位寄存器和形成存储器组的多个存储器矩阵的集成电路，其中矩阵在空间上由移位寄存器分离。在一个示例中，存储器可以是EPROM，使得集成电路包括多个移位寄存器和形成EPROM组的多个EPROM矩阵，其中EPROM矩阵在空间上由移位寄存器分离。
仍然进一步地，本说明书描述包括多个存储器组的集成打印头，每个存储器组包括多个存储器矩阵和多个移位寄存器，其中每个移位寄存器在空间上分离多个矩阵。在一个示例中，存储器可以是EPROM，使得集成打印头包括多个EPROM组和多个移位寄存器，每个EPROM组包括多个EPROM矩阵，其中每个移位寄存器在空间上分离多个EPROM矩阵。
如在本说明书中和在所附权利要求中使用的，术语“可擦除可编程只读存储器(EPROM)”应当被广泛理解为任何可编程只读存储器，其可在它的电源被切断时保留它的数据。在一个示例中，EPROM可以是可擦除可编程只读存储器、电可擦除可编程只读存储器或电气地可编程的任何其它类型的非易失性存储器。
此外，如在本说明书中和在所附权利要求中使用的，术语“矩阵”应当被广泛理解为布置在行和列中的可存储数据的元件的任何阵列。在一个示例中，在矩阵中的元件的阵列可以是具有4行和8列的4×8布置。在另一示例中，矩阵是EPROM矩阵。
此外，如在本说明书中和在所附权利要求中使用的，术语“存储器组”应当被广泛理解为多个存储器矩阵的任何组合。在一个示例中，存储器组包括两个4×8存储器矩阵。在另一示例中，构成存储器组的存储器矩阵是EPROM矩阵。
甚至仍然更进一步地，如在本本说明书中和在所附权利要求中使用的，术语“多个”或类似语言应当被广泛理解为包括1到无穷大的任何正数；零不是数量，而是没有数量。
在下面的描述中，为了解释的目的，阐述了很多特定的细节，以便提供对当前系统和方法的彻底理解。然而对本领域中的技术人员将明显的是，当前的装置、系统和方法可在没有这些特定细节的情况下被实施。在说明书中对“示例”或类似语言的提及意指结合那个示例所描述的特定特征、结构或特性如所述被包括，但在其它示例中可以不被包括。
在集成打印头(IPH)上的EPROM设备可包括图1所示的那些元件。图1是用于存储和维持关于集成打印头的数据的EPROM组设计(100)的图。图1所示的EPROM设计包括至少两个EPROM矩阵(110，115)和由移位寄存器(105)构成的复用信号产生器。EPROM设计(100)还包括将EPROM矩阵(110、115)和移位寄存器(105)电连接在一起的多个线(120)。虽然图1所示的存储器组设计被描述为EPROM存储器组(100)，存储器组可以是如在本描述中定义的且不一定限于EPROM技术的任何类型的存储器。EPROM存储器组仅仅是一个示例，为了方便，本描述将使用EPROM存储器组仅仅作为示例且并不意欲以任何方式限制本描述。
为了从特定的EPROM矩阵(110，115)写和读，移位寄存器(105)选择在这两个EPROM矩阵(110，115)之一上的某个行选择(110)和某个列选择(130)。在图1所示的示例中，移位寄存器使用来自多个线(120)中的8个线的两组(135，140)来连接到EPROM矩阵(110，115)中的每个；第一组(135)作为来自在移位寄存器(105)上的列选择(130)的输出，而另一组(140)作为来自在移位寄存器(105)上的行选择(140)的输出。这些线分离以连接到单独的EPROM矩阵(110，115)的输入。图1的不同EPROM矩阵(110，115)经由这个级联方法被访问，其中当电气线与EPROM矩阵(110，115)之一的输入连接时，移位寄存器(105)将所有电气线一直发送到EPROM矩阵(110，115)，电气线远离线组而级联。这个设计具有从移位寄存器(105)发出的所有电气线，从而占据几乎EPROM组设计(100)的最大数量的空间，如对电气线可能的。
图2是根据本文所述的原理的一个示例的用于存储和维持关于集成打印头的数据的EPROM组设计(200)的图。EPROM设计(200)包括物理地分离两个EPROM矩阵(210，215)的基于移位寄存器的复用信号产生器(205)。在一个示例中，EPROM组包括两个4×8矩阵。在这个示例中，EPROM组是64位EPROM组；两个32位EPROM矩阵(210，215)。在一个示例中，EPROM设计(200)包括单个移位寄存器(205)。
虽然图2示出具有包括两个4×8EPROM矩阵(210，215)和单个移位寄存器(205)的EPROM组的EPROM设计(200)，可存在其它配置。在一个示例中，EPROM矩阵(210，215)可包含更小或更大数量的位，使得行和列的数量减小或增加而超出本文提供的4×8示例。额外的移位寄存器(205)和EPROM矩阵也可被添加到EPROM设计(200)。在一个示例中，在图2中示出的多个EPROM组设计(200)可通信地耦合到彼此并放置在集成打印头(IPH)上。在图2中示出的设计(200)因此仅仅是示例，且可存在其它示例而不超出本文所述的原理。
在第一EPROM矩阵(210)和第二EPROM矩阵(215)之间的移位寄存器(205)的放置提供多个优点。在第一EPROM矩阵(210)和第二EPROM矩阵(215)之间的移位寄存器(205)的这样的放置提供在SI芯片上移位的更少面积。具体地，与图1不同，在移位寄存器(205)和EPROM矩阵(210，215)之间连接的电气线相当于来自设备的输出和输入的12线深度。具体地，移位寄存器(205)具有来自行选择(225)的两个单独的输出(235，240)，其中该行选择(225)具有包括4条线的两个输出(235，240)。然而，这两组4条线在相反的方向上延伸并平行于移位寄存器(205)和EPROM矩阵(210，215)延伸，使得这两组四条线占用相同数量的空间并位于离那些设备相同的距离处。此外，列选择输出(230)包括八条线(245)，其分叉为平行于输出线(235，240)延伸并与EPROM矩阵(210，215)连接的两组八条线。这导致来自移位寄存器(205)和EPROM矩阵(210，215)的12条线的总的线深度。
与图1比较，这在路由线中减小25％，并因此在RPROM组的宽度中减小14％。这减小了在EPROM组设计中的覆盖区数量并允许合并这个EPROM组的设备(例如集成打印头)的较小设计。这可进一步允许如图2所述的合并较大数量的EPROM组的设备。例如，在如图2所述的多个EPROM组被连接的情况下，整组EPROM组的覆盖区减小允许额外数量的EPROM组被添加到该组，而不增加由其它设计(例如在图1中所示出的)设计占据的原始覆盖区。因此，较大数量的存储器位可放置在诸如集成打印头的设备上，且较大数量的数据可存储在其上。额外的数据可为集成打印头和打印机提供存储可用于提供额外的特征和益处的各种其它类型的数据的能力。
图3是根据本文所述的原理的一个示例的合并集成打印头和图2的EPROM组的集成打印盒的透视图。集成打印盒(300)更普遍地是精确地分配流体(例如油墨)的流体喷射精确分配设备或流体喷射器结构。在一个示例中，图3所示的集成打印盒(300)可以是流体喷射打印机的单个彩色油墨盒。然而，根据本文所述的原理，集成打印盒(300)可被实现在具有板上存储器的各种流体盒或打印头中的任一个中。
虽然本描述总体描述了将油墨喷射到介质上的喷墨打印盒，本说明书的示例可以不限于仅仅喷墨打印盒和相关设备。通常，本说明书的示例涉及分配流体的任何类型的流体喷射精确分配或喷射设备。在本说明书中和在所附权利要求中，术语“流体”应当被广泛解释为在外加力下变形的任何物质。因此，流体的示例包括液体和气体。流体喷射精确分配设备是一种设备，其中所讨论的流体的打印或分配通过在准确地指定的位置中精确地打印或分配来实现，而在被打印或分配的位置上产生或不产生特定的图像。因此，为了解释的目的，将描述打印盒或油墨盒。然而将理解，任何类型的流体或液体盒可与本文所述的原理一起被使用。
根据一个示例，集成打印盒(300)包括油墨储器(310)、流体喷射模具(320)、柔性电缆(330)、导电焊盘(340)和集成电路(350)。柔性电缆(330)粘附到打印盒(300)的两侧并包含使集成电路(350)和流体喷射模具(320)与导电焊盘(340)电连接的迹线。
集成打印盒(300)安装到与打印机的托架成一整体的支架内。当集成打印盒(300)被正确安装时，导电焊盘(340)被压在支架中的相应电触头上，以允许打印机与集成打印盒(300)通信并控制集成打印盒(300)的电气功能。例如，导电焊盘(340)允许打印机访问并写到集成电路(350)。
集成电路(350)包括如图2所示的至少一个EPROM组(图2，200)，其包含各种信息，包括油墨盒的类型、包含在墨盒中的油墨种类、在油墨储器(310)中剩余的油墨量的估计、校准数据、错误信息、集成打印头的识别、模拟序号和诸如循环冗余校验(CRC)的安全特征，等等。打印机可基于包含在油墨集成电路(350)中的信息来采取适当的行动，例如通知用户油墨供应低或改变打印例程以维持图像质量。在所示示例中，集成电路(350)被示为不同于油墨喷射模具(320)的分离元件。然而根据一个示例，除了用于分配油墨的物理元件以外，油墨喷射模具(320)还可包含存储器。
为了创建图像，打印机在一片打印介质上移动包含油墨盒的托架。在适当的时间，打印机经由在支架中的电触头将电信号发送到集成打印盒(300)。电信号通过导电焊盘(340)并穿过柔性电缆(330)被路由到流体喷射模具(320)。流体喷射模具(320)接着将油墨的小滴从储器(310)喷射到打印介质的表面上。这些小滴组合以在打印介质表面上形成图像。
说明书和附图描述包括插在多个存储器矩阵之间的移位寄存器的分离存储器组。例如移位寄存器通信地耦合到的两个存储器矩阵的分离允许如上所述的分离存储器组的较小的覆盖区。这也可减小用于形成分离存储器组的材料的数量以及减小合并本文所述的分离存储器组的计算设备或其它元件的总尺寸。
进行前面的描述以说明并描述所述原理的示例。这个描述并不旨在是详尽的或将这些原理限制到所公开的任何精确形式。按照上面的教导，很多修改和变化是可能的。

Claims (7)

1.一种分离存储器组，包括：
至少两个存储器矩阵，其形成存储器组；以及
基于移位寄存器的复用信号产生器；
其中，所述移位寄存器插在所述两个存储器矩阵之间，并将所述两个存储器矩阵在空间上分离；
其中，每个所述存储器矩阵均包括多个行和数量是行的两倍的列；
其中，所述移位寄存器包括来自列选择的单组电连接输出，并且其中，该单组电连接输出分支成垂直于所述单组电连接输出延伸并连接到在所述两个存储器矩阵上的对应列选择输入的两组电连接；并且
其中，所述移位寄存器包括来自行选择的两组电连接输出，并且其中，所述两组电连接输出连接到在所述两个存储器矩阵上的对应行选择输入。
2.如权利要求1所述的分离存储器组，其中所述存储器是EPROM。
3.如权利要求1所述的分离存储器组，其中，来自所述列选择的所述单组电连接输出为8个电连接输出，并且其中，对应列选择输入的所述两组电连接中的每组电连接为8个电连接。
4.如权利要求1所述的分离存储器组，其中，所述两组电连接输出中的每组电连接输出为4个电连接输出。
5.一种集成电路(350)，包括：
至少一个存储器组(200)，所述至少一个存储器组中的每个存储器组包括两个存储器矩阵(210，215)和一个基于移位寄存器的复用信号产生器(205)；
其中，所述基于移位寄存器的复用信号产生器(205)插在所述两个存储器矩阵(210，215)之间，并将所述两个存储器矩阵(210，215)在空间上分离；
其中，所述两个存储器矩阵(210，215)中的每一个均包括多个行和数量是行的两倍的列；并且
其中，所述基于移位寄存器的复用信号产生器(205)包括来自列选择(230)的一组八条电连接输出线(245)，其中，该组八条电连接输出线(245)分支成垂直于该组八条电连接输出线(245)延伸的两组八条电连接线，并且其中，该组八条电连接输出线(245)连接到在所述两个存储器矩阵上的对应列选择输入；并且
其中，所述基于移位寄存器的复用信号产生器(205)包括连接到在所述两个存储器矩阵(210，215)上的对应行选择输入的两组单独的四条行选择电连接输出线，其中，所述两组单独的四条行选择电连接输出线以相反的方向延伸，并且平行于所述两组八条电连接线以及沿着所述基于移位寄存器的复用信号产生器(205)和所述存储器矩阵(210，215)排布的方向延伸，并且其中，所述两组单独的四条行选择电连接输出线占据相同的空间量，并且与所述两个存储器矩阵(210，215)和所述基于移位寄存器的复用信号产生器(205)处于相同的距离，
其中，对于所述两个存储器矩阵中的每个存储器矩阵，所述列选择输入的数量是所述行选择输入的数量的两倍。
6.如权利要求5所述的集成电路，其中，所述两个存储器矩阵是EPROM矩阵。
7.一种集成打印头，包括：
至少一个根据权利要求1-4中的任一项所述的分离存储器组，每个分离存储器组均包括至少两个存储器矩阵；以及
至少一个移位寄存器；
其中每个移位寄存器在空间上分离多个所述存储器矩阵。
CN201480080934.9A 2014-07-30 2014-07-30 分离存储器组 Active CN106716542B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/048873 WO2016018299A1 (en) 2014-07-30 2014-07-30 Split memory bank

Publications (2)

Publication Number Publication Date
CN106716542A CN106716542A (zh) 2017-05-24
CN106716542B true CN106716542B (zh) 2021-01-26

Family

ID=55218018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480080934.9A Active CN106716542B (zh) 2014-07-30 2014-07-30 分离存储器组

Country Status (6)

Country Link
US (3) US10014055B2 (zh)
EP (1) EP3175459B1 (zh)
CN (1) CN106716542B (zh)
ES (1) ES2774306T3 (zh)
TW (1) TWI600021B (zh)
WO (1) WO2016018299A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014055B2 (en) * 2014-07-30 2018-07-03 Hewlett-Packard Development Company, L.P. Split memory bank
WO2018143940A1 (en) 2017-01-31 2018-08-09 Hewlett-Packard Development Company, L.P. Accessing memory units in a memory bank
PL3554843T3 (pl) * 2017-01-31 2022-04-25 Hewlett-Packard Development Company, L.P. Rozmieszczenie banków pamięci i rejestru wyboru

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641877A (zh) * 2003-12-15 2005-07-20 国际商业机器公司 Ic、ic上的随机存取存储器和保持ic中性能的方法
CN102812518A (zh) * 2010-01-28 2012-12-05 惠普发展公司，有限责任合伙企业 存储器存取方法和装置
CN103219043A (zh) * 2006-11-27 2013-07-24 莫塞德技术公司 非易失性存储器串行核心体系结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895360A (en) * 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US4800530A (en) 1986-08-19 1989-01-24 Kabushiki Kasiha Toshiba Semiconductor memory system with dynamic random access memory cells
ATE148800T1 (de) 1991-09-27 1997-02-15 Schlumberger Ind Ltd Vorausbezahlungssystem
US5473758A (en) * 1992-08-31 1995-12-05 Microchip Technology Incorporated System having input output pins shifting between programming mode and normal mode to program memory without dedicating input output pins for programming mode
JP2757303B2 (ja) * 1996-03-21 1998-05-25 株式会社日立製作所 半導体記憶装置及び半導体装置
US5920898A (en) 1996-08-16 1999-07-06 Unisys Corporation Memory control unit providing optimal timing of memory control sequences between different memory segments by optimally selecting among a plurality of memory requests
US6160734A (en) 1998-06-04 2000-12-12 Texas Instruments Incorporated Method for ensuring security of program data in one-time programmable memory
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
US6532556B1 (en) * 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6891774B1 (en) * 2003-09-03 2005-05-10 T-Ram, Inc. Delay line and output clock generator using same
US7099189B1 (en) * 2004-10-05 2006-08-29 Actel Corporation SRAM cell controlled by non-volatile memory cell
KR100897601B1 (ko) 2006-12-29 2009-05-14 삼성전자주식회사 시스템의 오작동 방지를 위한 비휘발성 메모리 모듈 및이를 구비한 시스템
US8120985B2 (en) * 2008-03-12 2012-02-21 Qimonda Ag Multi-bank memory device method and apparatus
PL2263146T6 (pl) * 2008-03-14 2019-03-29 Hewlett-Packard Development Company, L.P. Bezpieczny dostęp do pamięci wkładu płynowego
US8576641B1 (en) * 2010-02-26 2013-11-05 Xilinx, Inc. Method of and circuit for providing non-volatile memory in an integrated circuit
US9007110B1 (en) * 2013-07-08 2015-04-14 Xilinx, Inc. Register circuits and methods of storing data in a register circuit
US9919517B2 (en) * 2014-01-17 2018-03-20 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
US10014055B2 (en) * 2014-07-30 2018-07-03 Hewlett-Packard Development Company, L.P. Split memory bank

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641877A (zh) * 2003-12-15 2005-07-20 国际商业机器公司 Ic、ic上的随机存取存储器和保持ic中性能的方法
CN103219043A (zh) * 2006-11-27 2013-07-24 莫塞德技术公司 非易失性存储器串行核心体系结构
CN102812518A (zh) * 2010-01-28 2012-12-05 惠普发展公司，有限责任合伙企业 存储器存取方法和装置

Also Published As

Publication number Publication date
ES2774306T3 (es) 2020-07-20
CN106716542A (zh) 2017-05-24
US20180268905A1 (en) 2018-09-20
TW201612912A (en) 2016-04-01
US20190156892A1 (en) 2019-05-23
TWI600021B (zh) 2017-09-21
US10014055B2 (en) 2018-07-03
US20170213596A1 (en) 2017-07-27
EP3175459B1 (en) 2020-02-12
EP3175459A1 (en) 2017-06-07
EP3175459A4 (en) 2017-11-01
WO2016018299A1 (en) 2016-02-04
US10403362B2 (en) 2019-09-03
US10236063B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
EP0707967B1 (en) Printer head
EP2691239B1 (en) Printhead assembly
US11135840B2 (en) Fluid ejection dies including strain gauge sensors
CN110234509B (zh) 设置存储器库和选择寄存器
US10403362B2 (en) Split memory bank
US9950520B2 (en) Printhead having a number of single-dimensional memristor banks
WO2016068927A1 (en) Printhead with a number of shared enclosed selectors
US9776400B2 (en) Printhead with a number of memristor cells and a parallel current distributor
RU2648347C2 (ru) Устройство для эжекции текучей среды с единственным соединителем для подачи электропитания
US9365034B2 (en) Print head bit information mapping
US9987842B2 (en) Printhead with a number of memristors and inverters
JP6398527B2 (ja) 液体吐出装置、液体吐出装置の制御方法およびプログラム
US20240286401A1 (en) Integrated circuits including first and second power supply nodes for writing and reading memory cells
US20240286402A1 (en) Integrated circuits including high-voltage high-power and high-voltage low-power supply nodes
US7465004B2 (en) Recording apparatus
JP2010162713A (ja) 制御装置、及び、流体噴射装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant