ES2711785T3 - Semiconductor de potencia no uniforme y método de fabricación - Google Patents

Semiconductor de potencia no uniforme y método de fabricación Download PDF

Info

Publication number
ES2711785T3
ES2711785T3 ES02733780T ES02733780T ES2711785T3 ES 2711785 T3 ES2711785 T3 ES 2711785T3 ES 02733780 T ES02733780 T ES 02733780T ES 02733780 T ES02733780 T ES 02733780T ES 2711785 T3 ES2711785 T3 ES 2711785T3
Authority
ES
Spain
Prior art keywords
cells
active area
active
design parameters
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES02733780T
Other languages
English (en)
Inventor
Vladimir Tsukanov
Nathan Zommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IXYS LLC
Original Assignee
IXYS LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IXYS LLC filed Critical IXYS LLC
Application granted granted Critical
Publication of ES2711785T3 publication Critical patent/ES2711785T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Un dispositivo semiconductor transistor bipolar de puerta aislada comprendiendo: una pastilla semiconductora con un área activa (102) comprendiendo un conjunto de celdas activas (104); una primera parte del área activa compuesta por celdas (K) conforme con los primeros parámetros de diseño de celda seleccionados, donde los primeros parámetros de diseño de celda seleccionados determinan las dimensiones físicas de cada celda (K) de la primera parte del área activa (102), y donde la primera parte constituye la parte central del área activa (102); una segunda parte del área activa compuesta por celdas (M) conforme con los segundos parámetros de diseño de celda seleccionados, donde los segundos parámetros de diseño de celda seleccionados determinan las dimensiones físicas de cada celda (M) en la segunda parte del área activa (102), donde los segundos parámetros de diseño de celda seleccionados difieren de los primeros parámetros de diseño de celda seleccionados, y donde las celdas (K) de la primera parte están rodeadas por las celdas (M) de la segunda parte; una tercera parte del área activa compuesta por celdas (A) conforme con los terceros parámetros de diseño de celda seleccionados, donde los terceros parámetros de diseño de celda seleccionados determinan las dimensiones físicas de cada celda (A) en la tercera parte del área activa (102), donde los terceros parámetros de diseño de celda seleccionados difieren de los primeros parámetros de diseño de celda seleccionados, donde las terceras celdas seleccionadas (A) tienen parámetros de diseño que varían de los segundos parámetros de diseño de celda seleccionados, y donde las celdas (M) de la segunda parte están rodeadas por las celdas (A) de la tercera parte; donde dichas celdas (K) de la primera parte, dichas celdas (M) de la segunda parte, y dichas celdas (A) de la tercera parte tienen cada una anchuras de canal distintas, donde la anchura de canal de dichas celdas (A) de la tercera parte es mayor que la anchura de canal de dichas celdas (M) de la segunda parte, donde la anchura de canal de dichas celdas (M) de la segunda parte es mayor que la anchura de canal de dichas celdas (K) de la primera parte, y donde algunas de las celdas (104) del área activa (102) están fabricadas con solo un pozo p y sin área fuente n+ .

Description

DESCRIPCION
Semiconductor de potencia no uniforme y metodo de fabricacion
Antecedentes de la invencion
La presente invencion se refiere a un dispositivo semiconductor transistor bipolar de puerta aislada y un metodo para su fabricacion.
Los dispositivos de potencia semiconductores (ej., transistores de efecto campo de metal-oxido semiconductor, MOSFETs) son disenados y fabricados con una estructura repetitiva. La estructura repetida comprende patrones de una o mas estructuras celulares repetitivas (transistor) y elementos auxiliares. La Fig. 6A muestra una pastilla semiconductora 601 de un dispositivo de potencia semiconductor convencional y las estructuras que lo constituyen. Un area activa principal 602 de la pastilla del dispositivo comprende una repeticion de un tipo de transistor, denominado en ocasiones una celda o una celda principal del dispositivo. Esto viene designado en la figura por la letra A (las “celdas A”).
El area activa es el area principal del dispositivo de potencia, y tfpicamente esta localizada en una region delimitada por un area de terminacion de borde. El area de terminacion de borde no contiene generalmente transistores activos, lo que comunmente se conoce como dispositivos activos. En la industria, los dispositivos pasivos, lo opuesto a dispositivos activos, incluyen resistencias, condensadores e inductores. El borde del dispositivo de potencia esta compuesto por anillos de proteccion, o placas de proteccion de campo, que proporcionan al dispositivo una elevada capacidad de ruptura. Como esta parte esta en la periferia y comprende muchas uniones flotantes o placas de campo, que son distintas del transistor principal del dispositivo de potencia, esta seccion no se denomina el area activa. El area delimitada por la seccion del borde, y que contiene las celdas activas principales del dispositivo, que definen y controlan su funcion operativa es el area activa. En un dispositivo de potencia como el descrito y reivindicado en esta especificacion, hay una combinacion paralela de una multitud de celdas del dispositivo activas, con la misma ffsica general de funcionamiento del dispositivo. La multitud de celdas del dispositivo activas estan operativas y activas en paralelo con la misma senal de control, constituyen el funcionamiento del dispositivo principal. Esta region es la region activa a los fines de esta solicitud.
Como se ha indicado mas arriba, una region de anillos de proteccion 604 constituye un area no activa que incluye los propios bordes de la pastilla del dispositivo, y en ocasiones se refiere como el area de terminacion de la pastilla. La region de anillos de proteccion no contiene celdas de transistor activas, como las contenidas en el area delimitada por la region de anillos de proteccion.
Una seccion periferica del area activa 602 del dispositivo de potencia semiconductor adyacente a la region de anillos de proteccion comprende otro tipo de estructura celular repetitiva identificado en la figura por la letra B (las “celdas B”). Esas celdas son denominadas comunmente estructuras de terminacion o estructuras finales. Sirven para sellar los bordes del area activa 602, para proporcionar un funcionamiento fiable del dispositivo evitando efectos de borde enganosos debido a los diferenciales de alta tension entre los lfmites del area activa y el borde del dispositivo. En la mayorfa de los casos, la seccion periferica no contiene celdas A.
El interior del area activa 602 incluye ademas una region 608 que rodea una almohadilla adhesiva de la puerta 611 y regiones 606 que rodean segmentos de dedo de la puerta 612L, 612R, 612C y 612T. Las celdas que pueblan las regiones 606 y 608 se identifican con la letra C (las “celdas C”). Las celdas C son celdas de borde como las celdas B en cuanto a su funcion en un dispositivo de potencia semiconductor. Como los lados izquierdo y/o derecho del chip semiconductor pueden ser distintos de los lados inferior y superior del chip, en un caso general, las celdas B y las celdas C pueden ser de estructura distinta. Ademas, es practica del diseno de pastilla estandar que las celdas B y C pueden variar en cuanto a dimensiones y estructura, para que encajen geometrica y ffsicamente en las areas designadas. A efectos de debate, para distinguir a las celdas A, que son los caballos de batalla del dispositivo de potencia, y las celdas B y C, las celdas A se denominan las celdas activas, mientras que las celdas B y C se denominan colectivamente celdas perifericas.
Las celdas B y C son las celdas interfaz o tampon del area activa frente a los efectos del area de terminacion de borde. El area de terminacion de borde tiene habitualmente un campo electrico superior en estado OFF. En consecuencia, al pasar el dispositivo del estado OFF al estado ON y viceversa, efectos de tension transitorios como dV/dt pueden generar agujeros y electrones extra en el material semiconductor cerca del borde del chip, que fluiran al area activa via las celdas perifericas B y C. Por tanto, estas celdas deben tener una buena trayectoria breve al potencial de “tierra” en un MOSFET de potencia tfpico de n canales, un IGBT, o un tiristor donde la superficie superior, fuente, emisor o catodo van conectados a tierra. En otras palabras, las celdas B y C no son celdas de dispositivo activas como las celdas activas mas internas, como son las A en la Fig. 6A. En un dispositivo tfpico, como un MOSFET o IGBT, estas celdas perifericas no tendran ninguna fuente n+ o areas emisoras, comprendiendo solo el correspondiente pozo p+/p- o region base con un area de contacto relativamente grande con la fuente superior o metal emisor, que generalmente va conectado al potencial mas bajo, tierra en la mayorfa de los casos. Estas celdas pueden contener secciones de borde de la puerta de polisilicio, para transistores de potencia tipo MOS, solo a efectos de conectividad. Asf, se dispone una lfnea metalica de puerta en torno a la periferia, en contacto con el area de puerta de polisilicio tambien en estas celdas perifericas. Esta linea metalica de puerta hace contacto con la polisilicio en estas celdas perifericas, en esta pieza que es separada del area de metal y de contacto conectada a la fuente, el emisor o area de potencial de tierra.
Con referencia a la Fig. 6B, se muestra otro ejemplo de diseno de una pastilla de dispositivo de potencia convencional 631. El area activa 602 que proporciona el funcionamiento del dispositivo de potencia comprende celdas activas A. El area activa esta rodeada de celdas B, conocidas como celdas de terminacion perifericas. Ademas, estos tipos de celdas se encuentran tfpicamente dispuestas en torno al area de bus de puerta, debido a efectos de tension transitoria similares en sus proximidades, de forma muy similar al area de terminacion de borde.
En algunos dispositivos, una parte del area activa 602 se extiende bajo las almohadillas adhesivas de fuente (o emisor) 614 de forma que el area bajo las almohadillas adhesivas contiene celdas A. Otras aplicaciones requieren que la parte del area activa bajo las almohadillas adhesivas de fuente (o emisor) contenga celdas modificadas. Ver, por ejemplo la patente USA N° 4.881.106. En algunos casos especiales, la aplicacion puede requerir una pastilla de dispositivo de potencia en la que la parte del area activa bajo las almohadillas adhesivas carece de celdas de ningun tipo.
Algunas aplicaciones de dispositivo de potencia incorporan celdas especializadas en el area activa 602 que no sirven como una celda activa. Por ejemplo, se pueden incorporar celdas sensoras de temperatura en el area activa para proporcionar un indicador de la temperatura del dispositivo. Otros sensores incluyen sensores de corriente. Ver tambien la patente USA N° 5.237.481 y la patente USA N° 5.063.307. No obstante, aparte de los dispositivos de potencia de aplicacion especial, el area activa 602 comprende tfpicamente un patron uniforme regular de celdas A. Una forma comun es el hexagono, aunque se conocen celdas en forma de cuadrado y de triangulo. Tambien se utilizan celdas con una geometrfa lineal (rayada).
Las limitaciones en el rendimiento de los dispositivos de potencia convencionales derivan del hecho de que varias de las caracterfsticas ffsicas de un dispositivo semejante durante su funcionamiento no se manifiestan uniformemente por todo el dispositivo. Por ejemplo, el aumento de la temperatura varfa dependiendo de la ubicacion en la pastilla; ej. el centro de la pastilla es tfpicamente la region mas caliente del dispositivo. La distribucion de la corriente electrica en el area activa 602 varfa debido en parte a la no uniforme distribucion de temperatura, lo que tiende a crear una situacion conocida como “acaparamiento de corriente”. Esto a su vez conduce a mas disparidad de temperatura en la pastilla, produciendo potencialmente fuga termica y acabando en el fallo del dispositivo.
Otras disparidades ffsicas incluyen tensiones transitorias que pueden variar en toda la pastilla, variaciones en la resistencia de las celdas individuales, la distribucion no uniforme de las capacitancias internas, las variaciones en la carga electrica en las uniones de las celdas, las variaciones en las corrientes de fuga de union en las unidades durante los modos de apagado y de bloqueo inverso, etc.
Los bordes del dispositivo, como la region de anillos de proteccion 604 y las regiones de terminacion 642R y 642L que se muestran en la Fig. 6B, estan habitualmente mas frfas en relacion con el interior, porque estas regiones no contienen celdas activas. En consecuencia, el rendimiento de las celdas activas A proximas a esas partes es superior al de las celdas A en el interior del area activa 602. Esto es aplicable tambien a las celdas A en las proximidades de otras estructuras presentes en un dispositivo de potencia que no contenga celdas activas, como lfneas de escritura o calles.
Los efectos de este rendimiento dinamico y estatico no uniforme termica y electricamente conducen a un incremento en la resistencia ON en los MOSFETs de potencia. Este es el resultado de que un area menor del dispositivo participe en la conduccion de corriente, en comparacion con la conduccion de corriente que podrfa realizarse si la temperatura del dispositivo estuviera distribuida de forma mas uniforme.
Ademas, la tendencia a la formacion de puntos calientes en el area activa conducira al fallo del dispositivo en el modo de conmutacion de alta potencia, donde haya alta tension (inferior a su tension de ruptura) y exista estado de corriente ON. Esto limita el area operativa segura (SOA) del dispositivo. La SOA es una figura de merito tfpica de la ficha tecnica de un dispositivo de potencia semiconductor. La SOA es sensible a la temperatura, y por tanto las distribuciones de temperatura no uniformes limitan la SOA, tanto en el estado ON como en las transiciones del estado ON al estado OFF. Una distribucion de temperatura no uniforme cambia tambien la resistividad y las capacitancias en las regiones mas calientes del dispositivo hasta el punto que la velocidad de conmutacion del dispositivo se ve afectada negativamente. Uno de los motivos de este efecto es un incremento en la resistencia de la region de bus de puerta en las partes mas calientes de una pastilla de MOSFET o IGBT de potencia (transistor bipolar de puerta aislada). El resultado es un funcionamiento general mas lento del dispositivo de potencia.
Los intentos de solucionar este problema incluyen la utilizacion de pastillas mas delgadas para mejorar el comportamiento termico. Una pastilla mas delgada favorece el enfriamiento. Otra tecnica consiste en aumentar el grosor de la metalizacion de la capa superior. Una metalizacion mas gruesa mejora la conduccion termica lateral en la superficie para igualar las diferencias en temperatura. En ocasiones se preve un recubrimiento en la superficie de la pastilla. El recubrimiento de la pastilla tiene mejores propiedades de conduccion termica que el ambiente y el material de encapsulamiento de polfmero convencional. Como tal, un recubrimiento de la pastilla absorbera y conducira el calor desde los puntos calientes de la pastilla subyacentes para reducir la temperatura de funcionamiento. Operativamente, el dispositivo de potencia puede ser polarizado con una tension mas baja para reducir la densidad de corriente general en la pastilla. La ganancia de transistor (lin/lou) de cada celda se puede reducir, o se puede reducir su transconductancia (lin/lou) y similares. Aunque esos enfoques tienden a reducir la temperature de funcionamiento y la consiguiente no uniformidad de rendimiento en la pasilla, lo hacen a expensas de la integridad estructural de la pastilla, de superiores costes de fabricacion del dispositivo, o de un funcionamiento excesivamente conservador del dispositivo en un rango de potencia inferior, de forma que no se alcanza plenamente la capacidad operativa del dispositivo. La patente USA N° 6.140.184 describe un metodo convencional de cambiar la disipacion de potencia en una matriz de transistores. JP9129878 A divulga un MOSFET de potencia con reducida resistencia ON. EP0778620-A divulga un IGBT provisto de una celda detectora de corriente.
Existe la necesidad de proporcionar un dispositivo de potencia semiconductor mejorado para superar las limitaciones operativas termicas y electricas antes descritas y presentes en los dispositivos convencionales.
Resumen de la invencion
Conforme con un aspecto de la presente invencion, se proporciona un dispositivo como se define en la reivindicacion 1 mas adelante.
Conforme con otro aspecto de la presente invencion, se proporciona un metodo como se define en la reivindicacion 4 mas adelante.
Conforme con la presente invencion, se proporciona un dispositivo semiconductor con un area activa que comprende celdas activas. Cada celda tiene un diseno celular asociado que varfa en funcion de donde esta localizada en el area activa. El parametro operativo de cada celda puede variar dependiendo de su ubicacion en el area activa del dispositivo de potencia.
Un dispositivo conforme con la presente invencion que muestra mayores uniformidades de temperatura de superficie durante su funcionamiento. El resultado es, entre otras cosas, mayor SOA, mayor velocidad, y mejores eficiencias de conmutacion. Aumenta la fiabilidad del dispositivo. Mejoran ademas ciertos parametros de la ficha tecnica, como la sensibilidad a la potencia y la sensibilidad termica.
Descripcion breve de las figuras
La informacion que ofrece la presente invencion puede ser facilmente comprendida considerando la siguiente descripcion detallada, conjuntamente con las figuras que se acompanan:
La Fig. 1 ilustra un ejemplo de un area activa de un dispositivo de potencia conforme con un ejemplo util para comprender la invencion;
La Fig. 2 muestra diversas estructuras celulares conforme con un ejemplo util para comprender la invencion;
La Fig. 3 muestra una estructura celular variable conforme con otro ejemplo util para comprender la invencion;
Las Figs. 4 y 5 muestran estructuras celulares con una geometrfa de rayas; y la Fig. 6 muestra dispositivos de potencia convencionales de la tecnica anterior.
Descripcion de las realizaciones especfficas
A los efectos de debate, para distinguir las celdas A, que son los caballos de batalla del dispositivo de potencia, y las celdas B y C, las celdas A se denominan celdas activas, mientras que las celdas B y C se denominan colectivamente celdas perifericas. De forma similar, el area activa 602 (tambien “area activa del dispositivo”), que se muestra en las Figs. 6A y 6B, por ejemplo, se distingue de las otras regiones (denominadas colectivamente regiones auxiliares) como la region de anillos de proteccion 604, que tfpicamente no contiene celdas, y las areas de terminacion 642L, 642R, que comprenden celdas de terminacion. El area activa es esa area del dispositivo responsable de la accion del transistor, mientras que las regiones auxiliares incluyen estructuras, como vfas de puerta, para distribuir la corriente de puerta sobre el area de polisilicio y la region de anillos de proteccion utilizada en torno al borde de la pastilla para evitar la ruptura de la tension periferica.
Respecto a la Fig. 1, el ejemplo util para comprender la invencion presenta un area activa de un dispositivo de potencia en el que las celdas activas que la constituyen tienen parametros de diseno que varfan dependiendo de donde esten ubicadas en el area activa. La Fig. 1 presenta un ejemplo ilustrativo de un area activa 102 de un dispositivo de potencia semiconductor, como las areas activas 602 en las Figs. 6A y 6B.
El area activa comprende celdas activas 104 identificadas por las letras A, M y K. La estructura de las celdas activas A es distinta de la de las celdas activas M y K. De forma similar, la estructura de las celdas activas M es diferente de la de las celdas activas A y K. Los parametros de diseno de cada celda activa, como las dimensiones ffsicas (ej., el area de pastilla de la celda), los materiales, los niveles de dopaje y similares, varfan en base a la ubicacion dentro del area activa en que esta situada la estructura.
Por ejemplo, el comportamiento termico puede dictar la estructura particular y la composicion general de las celdas activas 104 dentro del area activa 102 en base a su ubicacion dentro del area activa. En particular, la estructura celular varfa de forma que se reduzca el aumento de la temperatura durante el funcionamiento del dispositivo de potencia. Asf, como se puede ver en la Fig. 1, las celdas activas K tienen un diseno que es adecuado para su ubicacion en la parte mas interior del area activa. Las celdas activas M tienen un diseno distinto del de las celdas activas K, que es adecuado para su ubicacion en torno a la periferia de la parte mas interior. Las celdas activas A estan igualmente disenadas para su uso en la periferia exterior del area activa.
Como se ha dicho mas arriba, el diseno celular puede variar de diversas maneras. Por ejemplo, se pueden utilizar distintos tamanos de celdas. La estructura interna de cada celda puede ser adaptada dependiendo de su ubicacion dentro del area activa. Pueden variar los materiales y los niveles de dopaje. Son bien conocidas y comprendidas las caracterfsticas operativas ffsicas y electricas de los dispositivos transistores. En consecuencia, estos y otros modos de disenar las celdas en un dispositivo de potencia para tener caracterfsticas operativas especfficas recaen dentro del alcance del conocimiento de aquellos versados en las tecnicas de semiconductores pertinentes.
Las celdas tienen una estructura de forma “cerrada” o una estructura de forma “abierta”. Estas formas son bien conocidas en la tecnica. Basicamente, una estructura celular cerrada es aquella en la que la region de la puerta rodea totalmente su region del cuerpo. Las geometrfas celulares cerradas tfpicas incluyen celdas de forma cuadrada y celdas hexagonales. Las celdas abiertas tienen una geometrfa rayada. Tales celdas comprenden bandas alternadas de material de puerta (ej., silicio policristalino) y material de “cuerpo” (ej., una capa epitaxial dopada). El caso mas general requerirfa que cada celda activa tuviera un diseno unico que es una funcion de su ubicacion prevista en el area activa 102 del dispositivo de potencia, de forma que no haya en el area activa dos celdas activas iguales. Pero este enfoque llega pronto al lfmite de retorno decreciente, incurriendo en costes de produccion que superan con mucho los beneficios en el funcionamiento del dispositivo. Un enfoque mas practico consiste en identificar partes del area activa y seleccionar un diseno para las celdas de cada parte. Asf es necesario producir un numero menor de disenos celulares.
Aunque la Fig. 1 indica tres disenos celulares distintos, las celdas A, las celdas M y las celdas K, se entiende que pueden ser necesarios mas o menos disenos celulares, dependiendo del tamano del dispositivo de potencia, el rango operativo esperado del dispositivo de potencia, tal vez incluso consideraciones de coste y fabricacion, etc. La Fig. 1 muestra tambien una configuracion particular de las tres partes. La parte de celdas K es de forma rectangular y esta rodeada por una parte del area activa definida por una banda de celdas M. La parte de celdas M esta a su vez rodeada por las celdas A.
La Fig. 1 muestra simplemente un ejemplo ilustrativo de las innumerables combinaciones posibles a disposicion del disenador del dispositivo de potencia. Las celdas pueden ser dispuestas segun diversos patrones. Una primera parte puede estar rodeada por una segunda parte, como se muestra en la Fig. 1. Alternativamente, la primera parte puede estar dispuesta adyacente a una segunda parte. Cada celda puede tener diversas formas, ej. cuadrada, triangular, hexagonal, etc. La presente invencion no limita la disposicion de las celdas activas en el area activa a ninguna configuracion particular, o ningun numero particular de disenos celulares. La presente invencion ilustra que variando el diseno de las celdas activas en el area activa, como viene definido en las reivindicaciones adjuntas, es posible evitar los problemas resultantes de la distribucion no uniforme de las caracterfsticas ffsicas y electricas observadas durante el funcionamiento de pastillas de dispositivo de potencia semiconductoras convencionales. La configuracion particular dependera de los requisitos de rendimiento y tal vez de cuestiones relacionadas con el coste y la produccion.
La presente invencion resulta ventajosa porque se puede construir un dispositivo con una distribucion de temperatura de funcionamiento mas uniforme sobre la superficie de la pastilla. Las caracterfsticas operativas mejoradas incluyen mejor SOA, mayor velocidad de conmutacion, mayor eficiencia de conmutacion, menor resistencia, mayor fiabilidad del dispositivo y parametros de la ficha tecnica de sensibilidad de potencia y temperatura mejorados. El siguiente debate de las realizaciones de ejemplo ilustrativas se basara en estructuras de celda cerrada. Pero los expertos en el campo comprenderan que la invencion divulgada es facilmente aplicable a cualquier tipo de diseno celular, tanto si las celdas son estructuras celulares cerradas como estructuras celulares abiertas. Los siguientes ejemplos son solo ilustrativos, y muestran como los disenos celulares y la disposicion de las celdas pueden variar dependiendo de la ubicacion en el area activa del dispositivo de potencia.
Vease de nuevo la Fig. 1. Para alcanzar un rendimiento mas fiable del dispositivo y un rendimiento general mejor, un aspecto de la invencion preve que se varfe la densidad de corriente de las celdas activas 104 comprendiendo el area activa 102 de un dispositivo de potencia (que no se muestra). La metrica de densidad de corriente J se define como J = A/mm2, donde A es la conduccion de corriente en amperios, y mm2 es el area en milfmetros cuadrados a traves de la cual fluye la corriente. Conforme con un aspecto de la invencion, la densidad de corriente operativa de las celdas activas se reduce al desplazarse desde la periferia exterior del area activa hacia una parte central del area activa. Asf, las celdas activas situadas en la parte central, que tiende a ser la region mas caliente del area activa, producen menos densidad de corriente con la misma condicion de polarizacion que las celdas activas situadas mas lejos de la parte central.
Un metodo de reduccion de la densidad de corriente consiste en modificar la densidad celular por unidad de area en las partes del area activa 102 para las que se desea una menor densidad de corriente. Asf, por ejemplo, en la Fig. 1 la parte de celdas K constituye la parte central. Las celdas K pueden ser disenadas para tener unos tamanos celulares mayores que las celdas M o las celdas A. En un ejemplo concreto, las celdas K pueden ser 30p x 30p., las celdas M pueden ser 25p x 25p, y las celdas A pueden ser 20p x 20p. En consecuencia, la densidad celular de las celdas de la parte de celdas K es inferior a la de las celdas en las partes de celdas M, puesto que las celdas K son mayores y por tanto hay menos celdas K por unidad de area. De forma similar, la parte de celdas M tiene una menor densidad celular que la parte de celdas A. Esto tiene un efecto deseado, ya que la densidad de corriente en la parte de celdas K es menor que en la parte de celdas M. De forma similar, la densidad de corriente en la parte de celdas M es menor que la densidad de corriente en la parte de celdas A.
Otra forma de conseguir una diferencia en la densidad de corriente consiste en variar la densidad de corriente interna de cada propia celda 104, de forma que sea una funcion de donde este situada la celda en el area activa 102. Variar la densidad de corriente en un transistor se consigue facilmente mediante cualquiera de las numerosas tecnicas de procesado y parametros de diseno conocidos y bien comprendidos, o combinaciones de procesado y diseno. Por ejemplo, se puede considerar un diseno de celdas K con una ganancia de transconductancia que sea distinta de la ganancia de transconductancia de las celdas M y las celdas A. Otra tecnica consiste en utilizar resistencias de fuente (Rs) que varfen para las distintas celdas. Esas y otras tecnicas son conocidas.
La Fig. 2 muestra tres disenos celulares para las celdas activas 104 dispuestas en el area activa 102 de la Fig. 1. En el ejemplo de la Fig. 2, las celdas A, M y K son del mismo “tamano”; es dedr, cada celda consume basicamente la misma cantidad de area en la pastilla, dentro de tolerancias de proceso porque surgiran ligeras variaciones dimensionales entre celdas. Tener celdas del mismo tamano es conveniente en algunos casos, porque simplifica la geometrfa del diseno de la pastilla. No obstante, las celdas difieren en una o mas de sus caracterfsticas operativas produciendo diferencias en la construccion interna de cada celda. Por ejemplo, una caracterfstica operativa es la conductividad. En la Fig. 2 se vera que la conductividad en las celdas K es distinta de la de las celdas M y la de las celdas A. La conductividad de las celdas M difiere tambien de la de las celdas A.
La conductividad viene definida por la anchura de su canal. La anchura de un canal es a su vez definida por la periferia de la abertura en la capa de polisilicio de la puerta de polisilicio de la estructura MOSFET. Asf, en la Fig. 2 aunque las celdas A, M y K tienen todas la misma area global de pastilla, las aberturas 202, 204, 206 en la capa de polisilicio de cada uno de los tipos celulares son distintas. Por ejemplo, la anchura de canal W de la celda A es W = (2a 2b), la anchura de canal de la celda M es W = (2c 2d), y la anchura de canal de la celda K es W = (2e 2f).
Estas son las aberturas 202, 204, 206 a traves de las cuales se forma el pozo p, ej. por implantacion de un dopante tipo p y difusion. El material de polisilicio 201 que rodea las aberturas actua como mascaras para el paso del implante, con un paso posterior del implante de fuente, en este caso la fuente n+ para un MOSFET de n canales. La anchura del canal de la celda K es la mas pequena, porque tiene la menor area de abertura en el material de polisilicio 201. En consecuencia, las celdas K son las que conduciran menos corriente de las tres celdas. Una ventaja de este enfoque de la invencion es que el rendimiento de las celdas viene determinado por su geometrfa, y no por diferencias en los niveles de dopaje en cada celda. Se conocen otras tecnicas similares para variar la anchura del canal, como enmascarar el dopaje de la fuente n+ en areas seleccionadas, etc. Tales metodos son conocidos por aquellos versados en la tecnica relevante.
La Fig. 3 presenta un ejemplo ilustrativo de otro ejemplo util para la comprension de la invencion. Aquf, la tension umbral de las celdas A, las celdas M y las celdas K ha variado. Como en la Fig. 2, las celdas son del mismo tamano, pero la densidad de corriente puede ser controlada variando la tension umbral de las celdas. Asf la tension umbral VthA de las celdas A es menor que la VthK de las celdas M, que es menor que la VthK de las celdas K. Por tanto, para una tension de puerta aplicada determinada, la corriente producida por los tres grupos de celdas sera distinta. Las celdas A son las que conduciran mas corriente, porque sus tensiones umbral son las mas bajas, mientras que las celdas K son las que conduciran menos corriente. Esta es precisamente la disposicion de densidad de corriente deseada, porque la parte central tiende a ser la parte mas caliente del area activa.
Alcanzar un umbral de tension deseada es un proceso bien entendido, que se logra variando la composicion de material del transistor. Por ejemplo, se puede variar el nivel de dopaje del pozo p en un FET de n canales. Cada celda recibe un nivel de dopaje dependiendo de su ubicacion en el area activa (102, Fig. 1). Como puede verse en la Fig. 3, la abertura 12 de las celdas A es mas pequena que la abertura 14 de las celdas M, que a su vez es mas pequena que la abertura 16 de las celdas K. La abertura se refiere al patron de mascara que define a la ventana a traves de la cual se deposita p+. Variando el tamano de la ventana (es decir, su abertura), se puede variar la cantidad de p+ implantada en la celda, y su proximidad al area de canal MOS. Esto produce entonces una variacion en la tension umbral, Vt, de este particular transistor MOS o celda IGBT. Cuanto mayor es la ventana y cuanto mas proximo esta su borde al borde de la polisilicio, mayor es la Vt. El borde de polisilicio en las celdas de la Fig. 3 es lo que define la abertura, o la ventana b x a.
Variando el area de la abertura a traves de la cual se producira el dopaje p+ durante un paso de dopaje p+ estandar, se pueden fabricar celdas con umbrales de tensiones distintas. Esto tiene el beneficio anadido de evitar un paso de enmascaramiento extra en el proceso, utilizado en ocasiones en el procesado de MOS convencional, donde se desean ajustes de Vt. El ajuste se consigue mediante un paso de enmascaramiento extra denominado una “mascara de ajuste Vt”, que puede tambien ir seguido por un corto paso de difusion solo con ese proposito. En este paso, una vez hecha la deposicion de dopaje de pozo p ordinaria (o implante de iones), hay una mascara extra para definir las celdas que necesitan una Vt mayor, y consiguen dopaje p extra (digamos por implante de iones). Por tanto, la mascara extra tiene solamente ventanas designadas para el implante adicional en esas celdas.
Para incrementar aun mas los beneficiosos efectos termicos de la presente invencion, algunas de las celdas en el area activa se fabrican con solo el pozo p, sin ninguna fuente n+. Asf, el area activa contendra celdas activas con parametros de diseno dependiendo de la ubicacion dentro del area activa, asf como tambien celdas comprendiendo solo un pozo p.
Este enfoque puede ser adoptado para algunas de las areas mas calientes de la pastilla, donde el aumento de la temperatura durante el funcionamiento pueda crear un punto caliente. Este aspecto de la invencion es particularmente efectivo en el diseno del area activa de IGBTs.
Respecto a la Fig. 4, la presente invencion se adapta facilmente para celdas de geometna rayada. La Fig. 4 muestra una celda A disenada con una geometna rayada. La celda comprende bandas de puertas 421 (generalmente un material de polisilicio), dispuestas de forma alternada con bandas de “cuerpo” 422 (ej., pozo p y fuente). Convencionalmente, la estructura que comprende una banda de puerta 421 y una banda de cuerpo 422 constituye una celda. La estructura de dos bandas se repite por una parte de la pastilla para producir el area activa del dispositivo de potencia. Las bandas de puerta 421 tienen una anchura “g”, mientras que la banda de cuerpo 422 tiene una anchura “h”.
Las Figs. 4 y 5 ilustran otro ejemplo util para la comprension de la presente invencion. La estructura celular puede ser variada cambiando el tono de las bandas dependiendo de su ubicacion en el area activa. Por ejemplo, la Fig. 5 muestra una celda M con una banda de puerta 523 cuya anchura es “i”, y una banda de cuerpo 524 cuya anchura es “j ”, donde “i” y “j ” pueden ser distintas de las dimensiones “g” y “h” (Fig. 4), respectivamente. El resultado es que la densidad de corriente en las celdas A y M sera distinta, en virtud de las diferencias en las dimensiones de la banda. Alternativamente, las caractensticas internas de la celda, como umbral de tension, pueden ser variadas manteniendo sin cambios las dimensiones de la banda, para variar la densidad de corriente. Otra alternativa mas consiste en variar tanto las dimensiones de la banda y las caractensticas internas para alcanzar una densidad de corriente deseada.
Lo que antecede ha sido una presentacion de ejemplos ilustrativos de distintas realizaciones de la invencion. Una persona versada en la materia entendera facilmente que existen numerosas tecnicas de procesamiento de semiconductores para fabricar celdas activas que comprendan un dispositivo de potencia semiconductor segun la invencion. Los ejemplos no pretenden limitar el alcance de la invencion, sino mas bien mostrar como se puede poner en practica la invencion divulgada aqrn utilizando cualquiera de las multiples tecnicas de fabricacion de semiconductores, demasiado numerosas para cubrirlas, pero que por lo demas quedan dentro de la experiencia y el alcance de los conocimientos del usuario ordinario de las tecnicas pertinentes.
Ademas, aunque las celdas activas comentadas aqrn han sido descritas en el contexto de celdas (es decir, transistores) utilizadas en aplicaciones de dispositivos de potencia, las celdas activas pueden ser configuradas para su uso en otros dispositivos semiconductores que utilizan conjuntos de estructuras celulares repetidas. Cabe senalar que los dispositivos de memoria semiconductores pueden beneficiarse de la mejona en el comportamiento operativo ffsico y electrico obtenida por los ejemplos utiles para la comprension de la invencion.
En el contexto de un dispositivo de memoria semiconductor, el area activa comprendena un conjunto o conjuntos de celdas de memoria. El conjunto(s) esta rodeado de circuitos auxiliares, que pueden incluir amplificadores de deteccion en el caso de RAM estatica, logica de decodificacion de direcciones, logica de actualizacion en el caso de DRAMs, etc. Queda dentro del conocimiento de los versados en la tecnica aplicar al diseno de dispositivos de memoria la informacion proporcionada por los ejemplos utiles para la comprension de la presente invencion.
En consecuencia, la invencion no se limita a los ejemplos ilustrativos precedentes de las diversas realizaciones descritas. Se pueden introducir diversas modificaciones sin apartarse de los conceptos tecnicos de la invencion.

Claims (1)

  1. REIVINDICACIONES
    1. Un dispositivo semiconductor transistor bipolar de puerta aislada comprendiendo:
    una pastilla semiconductor con un area activa (102) comprendiendo un conjunto de celdas activas (104);
    una primera parte del area activa compuesta por celdas (K) conforme con los primeros parametros de diseno de celda seleccionados, donde los primeros parametros de diseno de celda seleccionados determinan las dimensiones ffsicas de cada celda (K) de la primera parte del area activa (102), y donde la primera parte constituye la parte central del area activa (102);
    una segunda parte del area activa compuesta por celdas (M) conforme con los segundos parametros de diseno de celda seleccionados, donde los segundos parametros de diseno de celda seleccionados determinan las dimensiones ffsicas de cada celda (M) en la segunda parte del area activa (102), donde los segundos parametros de diseno de celda seleccionados difieren de los primeros parametros de diseno de celda seleccionados, y donde las celdas (K) de la primera parte estan rodeadas por las celdas (M) de la segunda parte;
    una tercera parte del area activa compuesta por celdas (A) conforme con los terceros parametros de diseno de celda seleccionados, donde los terceros parametros de diseno de celda seleccionados determinan las dimensiones ffsicas de cada celda (A) en la tercera parte del area activa (102), donde los terceros parametros de diseno de celda seleccionados difieren de los primeros parametros de diseno de celda seleccionados, donde las terceras celdas seleccionadas (A) tienen parametros de diseno que varfan de los segundos parametros de diseno de celda seleccionados, y donde las celdas (M) de la segunda parte estan rodeadas por las celdas (A) de la tercera parte; donde dichas celdas (K) de la primera parte, dichas celdas (M) de la segunda parte, y dichas celdas (A) de la tercera parte tienen cada una anchuras de canal distintas, donde la anchura de canal de dichas celdas (A) de la tercera parte es mayor que la anchura de canal de dichas celdas (M) de la segunda parte, donde la anchura de canal de dichas celdas (M) de la segunda parte es mayor que la anchura de canal de dichas celdas (K) de la primera parte, y donde algunas de las celdas (104) del area activa (102) estan fabricadas con solo un pozo p y sin area fuente n+. 2. El dispositivo de la reivindicacion 1, donde dicho dispositivo esta configurado de modo que durante el funcionamiento de dicho dispositivo la mencionada primera parte presente una primera densidad de corriente, la mencionada segunda parte presente una segunda densidad de corriente, y la mencionada tercera parte presente una tercera densidad de corriente, donde la primera densidad de corriente es menor que la segunda densidad de corriente, y donde la segunda densidad de corriente es menor que la tercera densidad de corriente.
    3. Un dispositivo semiconductor conforme con la reivindicacion 1, donde el dispositivo comprende ademas:
    un sustrato con el area activa (102) definida sobre dicho sustrato; y
    celdas de terminacion dispuestas en torno a una parte de la periferia de dicha area activa
    (102).
    4. Un metodo para fabricar un dispositivo semiconductor transistor bipolar de puerta aislada, comprendiendo: identificar una region activa (102) en una pastilla semiconductora, donde la region activa (102) comprende un conjunto de celdas activas (104);
    identificar una primera parte de dicha region activa, donde la primera parte es la parte mas interna del area activa (102);
    identificar una segunda parte en dicha region activa (102), donde las celdas (K) de la primera parte estan rodeadas por las celdas (M) de la segunda parte;
    identificar una tercera parte en dicha region activa, donde las celdas (M) de la segunda parte estan rodeadas por las celdas (A) de la tercera parte;
    proporcionar primeros, segundos y terceros parametros de diseno de celda, por los que se fabricaran las celdas activas (104) en las respectivas primera, segunda y tercera parte, donde los primeros parametros de diseno de celda seleccionados determinan las dimensiones ffsicas de cada celda (K) en la primera parte del area activa, donde los segundos parametros de diseno de celda seleccionados determinan las dimensiones ffsicas de cada celda (M) en la segunda parte del area activa, y donde los terceros parametros de diseno de celda seleccionados determinan las dimensiones de cada celda (A) en la tercera parte del area activa, y donde algunas de las celdas (104) de la region activa (102) estan fabricadas con solo un pozo p y sin area fuente n+;
    donde cada uno de los primeros, segundos y terceros parametros de diseno de celda difiere de cada uno de los otros primeros, segundos y terceros parametros de diseno de celda,
    donde una anchura de canal de las celdas (A) de la tercera parte es mayor que una anchura de canal de las celdas (M) de la segunda parte, y donde la anchura de canal de las celdas (M) de la segunda parte es mayor que la anchura de canal de las celdas (K) de la primera parte.
ES02733780T 2001-01-17 2002-01-14 Semiconductor de potencia no uniforme y método de fabricación Expired - Lifetime ES2711785T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/764,545 US6710405B2 (en) 2001-01-17 2001-01-17 Non-uniform power semiconductor device
PCT/US2002/000997 WO2002073662A2 (en) 2001-01-17 2002-01-14 Non-uniform power semiconductor and method for making

Publications (1)

Publication Number Publication Date
ES2711785T3 true ES2711785T3 (es) 2019-05-07

Family

ID=25071018

Family Applications (1)

Application Number Title Priority Date Filing Date
ES02733780T Expired - Lifetime ES2711785T3 (es) 2001-01-17 2002-01-14 Semiconductor de potencia no uniforme y método de fabricación

Country Status (6)

Country Link
US (2) US6710405B2 (es)
EP (1) EP1360725B1 (es)
KR (1) KR100856818B1 (es)
AU (1) AU2002305912A1 (es)
ES (1) ES2711785T3 (es)
WO (1) WO2002073662A2 (es)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127399A1 (en) * 2003-12-12 2005-06-16 Meadows Ronald C. Non-uniform gate pitch semiconductor devices
US7135747B2 (en) 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
DE102004046630A1 (de) * 2004-09-25 2006-03-30 Robert Bosch Gmbh Integrierte Schaltung für gepulste Leistungsströme
ITMI20042243A1 (it) * 2004-11-19 2005-02-19 St Microelectronics Srl Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione
US7569883B2 (en) 2004-11-19 2009-08-04 Stmicroelectronics, S.R.L. Switching-controlled power MOS electronic device
JP4572795B2 (ja) * 2005-02-10 2010-11-04 サンケン電気株式会社 絶縁ゲート型バイポーラトランジスタ
CN100463218C (zh) * 2005-02-10 2009-02-18 三垦电气株式会社 半导体元件
JP4179292B2 (ja) * 2005-02-21 2008-11-12 サンケン電気株式会社 半導体装置
US20060286754A1 (en) * 2005-06-16 2006-12-21 Eiichi Hosomi Semiconductor device with interface circuit and method of configuring semiconductor devices
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
TW200807890A (en) * 2006-07-21 2008-02-01 Beyond Innovation Tech Co Ltd Electronic apparatus for current source array and layout method thereof
US8471791B2 (en) * 2006-08-14 2013-06-25 Ixys Corporation Video and content controlled backlight
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
US8084821B2 (en) * 2008-01-30 2011-12-27 Infineon Technologies Ag Integrated circuit including a power MOS transistor
JP5561922B2 (ja) * 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
JP5361808B2 (ja) 2010-06-23 2013-12-04 三菱電機株式会社 電力用半導体装置
US9306046B2 (en) * 2012-02-22 2016-04-05 Mitsubishi Electric Corporation Semiconductor device having a semiconductor element and a terminal connected to the semiconductor element
US9252140B2 (en) * 2012-03-22 2016-02-02 Infineon Technologies Ag Semiconductor chip and semiconductor arrangement
DE102012006076B4 (de) 2012-03-23 2019-03-14 Jörg Hartzsch Impulslast-FET
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
US20140131766A1 (en) * 2012-11-15 2014-05-15 Infineon Technologies Ag Inhomogenous Power Semiconductor Devices
CN106463541B (zh) * 2014-05-23 2019-05-21 松下知识产权经营株式会社 碳化硅半导体装置
US9231049B1 (en) 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9349795B2 (en) 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
WO2015198435A1 (ja) * 2014-06-26 2015-12-30 三菱電機株式会社 半導体装置
CN105356882B (zh) 2015-12-04 2019-03-15 上海兆芯集成电路有限公司 电流源装置
CN105448963B (zh) * 2015-12-04 2019-06-04 上海兆芯集成电路有限公司 晶体管以及电流源装置
DE102016116273B4 (de) 2016-08-31 2024-07-18 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199774A (en) 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US5191396B1 (en) 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4532534A (en) 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4639762A (en) 1984-04-30 1987-01-27 Rca Corporation MOSFET with reduced bipolar effects
US4860072A (en) 1986-03-05 1989-08-22 Ixys Corporation Monolithic semiconductor device and method of manufacturing same
US4881106A (en) 1988-05-23 1989-11-14 Ixys Corporation DV/DT of power MOSFETS
JPH0396282A (ja) * 1989-09-08 1991-04-22 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
JP2675659B2 (ja) 1990-08-10 1997-11-12 株式会社東芝 集積回路のセルレイアウト方法
JP2894814B2 (ja) * 1990-09-28 1999-05-24 株式会社東芝 スタンダード・セル方式の半導体集積回路
US5237481A (en) 1991-05-29 1993-08-17 Ixys Corporation Temperature sensing device for use in a power transistor
US5691218A (en) 1993-07-01 1997-11-25 Lsi Logic Corporation Method of fabricating a programmable polysilicon gate array base cell structure
JP3260509B2 (ja) 1993-09-03 2002-02-25 エヌイーシーマイクロシステム株式会社 半導体集積回路装置
TW286435B (es) * 1994-07-27 1996-09-21 Siemens Ag
US5973376A (en) 1994-11-02 1999-10-26 Lsi Logic Corporation Architecture having diamond shaped or parallelogram shaped cells
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
JP2723868B2 (ja) * 1995-11-02 1998-03-09 日本電気株式会社 半導体装置
US6002153A (en) * 1995-12-07 1999-12-14 Kabushiki Kaisha Toshiba MOS type semiconductor device with a current detecting function
US5631484A (en) * 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
US6140184A (en) * 1998-06-01 2000-10-31 Motorola, Inc. Method of changing the power dissipation across an array of transistors
CN100359601C (zh) * 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件

Also Published As

Publication number Publication date
US7157338B2 (en) 2007-01-02
KR20030070611A (ko) 2003-08-30
EP1360725B1 (en) 2018-11-28
KR100856818B1 (ko) 2008-09-05
AU2002305912A1 (en) 2002-09-24
EP1360725A4 (en) 2008-05-28
US20040232484A1 (en) 2004-11-25
WO2002073662A3 (en) 2002-12-12
US20020093033A1 (en) 2002-07-18
WO2002073662A2 (en) 2002-09-19
US6710405B2 (en) 2004-03-23
EP1360725A2 (en) 2003-11-12

Similar Documents

Publication Publication Date Title
ES2711785T3 (es) Semiconductor de potencia no uniforme y método de fabricación
TWI538209B (zh) 半導體功率元件及其製備方法
JP3602751B2 (ja) 高耐圧半導体装置
KR20030028478A (ko) 반도체 칩
US6060744A (en) Semiconductor device with a main current cell region and a current detecting cell region
CN112234061A (zh) 一种反熔丝一次性可编程存储单元
US5072271A (en) Protection circuit for use in semiconductor integrated circuit device
JPS6137796B2 (es)
JPH09102605A (ja) アキュミュレーションモード電界効果トランジスタ
ES2745740B2 (es) Transistor de efecto de campo de union, metodo de obtencion y uso del mismo
JPS6050066B2 (ja) Ｍｏｓ半導体集積回路装置
JPS63311766A (ja) Ｍｉｓパワートランジスタ
US6884688B2 (en) Method for producing a MOS transistor and MOS transistor
JP3855386B2 (ja) 半導体装置
US20150123241A1 (en) Semiconductor device
CN111933796B (zh) 一种阻变式存储器及其制造方法
EP1820217A2 (en) Insulated gate field effect transistors
US6534857B1 (en) Thermally balanced power transistor
JP3506668B2 (ja) 読み出し専用不揮発性メモリの製造方法
KR0175402B1 (ko) 전력반도체 소자 및 그 제조방법
CN117352554B (zh) 一种具有栅极沟槽的半导体功率器件
JP7513554B2 (ja) 半導体装置
CN113497025B (zh) 用于静电防护的soi栅极接地mos器件结构及其制造方法
TWI845240B (zh) 具有環繞式閘極電晶體的反熔絲型一次編程記憶胞
CN113497026B (zh) 用于静电防护的soi栅极接地mos器件结构及其制造方法