CN111933796B - 一种阻变式存储器及其制造方法 - Google Patents
一种阻变式存储器及其制造方法 Download PDFInfo
- Publication number
- CN111933796B CN111933796B CN202011046368.3A CN202011046368A CN111933796B CN 111933796 B CN111933796 B CN 111933796B CN 202011046368 A CN202011046368 A CN 202011046368A CN 111933796 B CN111933796 B CN 111933796B
- Authority
- CN
- China
- Prior art keywords
- silicide
- oxide layer
- substrate
- grid
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 79
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000008859 change Effects 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 31
- 230000000903 blocking effect Effects 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 34
- 230000015654 memory Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种阻变式存储器及其制造方法，所述存储器包括：衬底（1）、离子注入区（2）、栅极氧化物层（3）、栅极（4）、硅化物块（5）、金属引线（6）、阻变单元（7）、硅化阻止层（8）；其中，硅化阻止层（8）位于硅化物块（5）及栅极氧化物层（3）之间，并覆盖离子注入区（2）的至少一部分及栅极（4）。本发明通过在晶体管的S/D区域引入硅化阻止层,能重构高压电场在晶体管的分布，降低了场效应管的有效源漏电压，从而在保证栅长的前提下，提高了MOSFET的耐压能力。
Description
技术领域
本发明涉及阻变存储器技术领域，具体涉及一种阻变式存储器及其制造方法。
背景技术
阻变式存储器（RRAM）是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。
RRAM(阻变存储器)是一种新型存储器，在嵌入式、AI、边缘计算等领域有很广阔的应用前景。RRAM的工作原理为通过改变施加在阻变单元的电压，阻变单元会随之呈现高电阻与低电阻之间的切换来实现数据的写入读取，但是由于制造过程中的不稳定等因素，当RRAM阻变层被制造出来时其电阻波动非常大，需要一个较高的形成（forming）电压使得保证阻变层全部转变为低阻态才可以进行后续的存储功能。
通常阻变存储器的单元是采用晶体管T+阻变电阻R的结构，形成1T1R，1T2R，2T1R，2T2R等典型结构，其中T为晶体管，控制存储器的选择和限流；在器件操作时，如形成状态下，晶体管需要承受较大的电压，从而对其耐压和可靠性具有较高要求。
发明内容
本发明的目的是通过以下技术方案实现的。
本发明为了控制阻变存储器的单元面积，提高晶体管的耐压，同时不牺牲存储器的读写速度，故提出了优化忆阻器单元中的晶体管的方法。注意，该方法适用于常规的MOS晶体管、FinFET晶体管或围栅型（GAA）晶体管。
根据本发明的第一个方面，提供了一种阻变式存储器，包括：
衬底、离子注入区、栅极氧化物层、栅极、硅化物块、金属引线、阻变单元、硅化阻止层；其中，硅化阻止层位于硅化物块及栅极氧化物层之间，并覆盖离子注入区、衬底的至少一部分及栅极。
进一步的，所述栅极氧化物层位于衬底与栅极之间；离子注入区位于栅极氧化物层的两侧的衬底上。
进一步的，在两侧的离子注入区上具有硅化物块，其中一侧的硅化物块上具有金属引线，另一侧的硅化物块通过金属引线与阻变单元连接。
进一步的，所述硅化物块为金属硅化物。
进一步的，所述硅化阻止层仅位于阻变式存储器的靠近阻变单元一侧的硅化物块与栅极氧化物层之间。
根据本发明的第二个方面，提供了一种根据第一方面所述的阻变式存储器的制造方法，包括如下步骤：
使用CMOS工艺制造衬底、离子注入区、栅极、栅极氧化物层；
在栅极氧化物层两侧形成硅化物块，使得硅化物块覆盖栅极氧化物层两侧的离子注入区及衬底；
通过刻蚀去除紧邻栅极氧化物层两侧的部分硅化物块，然后在硅化物块及栅极氧化物层之间，形成硅化阻止层，并覆盖离子注入区、衬底的一部分及栅极；
在其中一侧的硅化物块上形成第一金属引线，另一侧的硅化物块上形成第二金属引线与阻变单元。
进一步的，所述使用CMOS工艺制造衬底、离子注入区、栅极、栅极氧化物层，包括如下步骤：
提供衬底，在衬底上通过离子注入工艺，分别形成两个离子注入区，两个离子注入区相对于衬底没有被注入离子的区域对称；
在衬底没有被注入离子的区域上形成栅极氧化物层；
在栅极氧化物层上形成栅极。
进一步的，通过沉积工艺形成栅极氧化物层、栅极、硅化物块、和硅化阻止层。
根据本发明的第三个方面，提供了一种阻变式存储器，包括：
衬底、离子注入区、栅极、金属引线、阻变单元、硅化阻止层；其中，离子注入区位于栅极两侧的衬底上；在靠近阻变单元的离子注入区上具有金属引线，通过金属引线与阻变单元连接；硅化阻止层位于栅极及离子注入区之间，并覆盖衬底的一部分及栅极。
根据本发明的第四个方面，提供了一种电子设备，其包括根据第一方面或者第三方面所述的阻变式存储器。
本发明的优点在于：本发明通过在晶体管的S/D区域引入硅化阻止层（silicideblock或SAB）,能重构高压电场在晶体管的分布，降低了场效应管的有效源漏电压，从而在保证栅长的前提下，提高了MOSFET的耐压能力。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1示出了根据本发明第一种实施方式的阻变式存储器的结构剖面图。
附图2-5示出了根据本发明实施方式的阻变式存储器的制作方法流程图。
附图6示出了根据本发明第二种实施方式的阻变式存储器的结构剖面图。
附图7示出了根据本发明第三种实施方式的阻变式存储器的结构剖面图。
附图8示出了本发明基于FinFET/围栅结构的阻变存储器单元的版图示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1示，根据本发明实施方式的阻变式存储器，包括：衬底（1）、离子注入区（2）、栅极氧化物层（3）、栅极（4）、硅化物块（5）、金属引线（6）、阻变单元（7）、硅化阻止层（8）。其中，栅极氧化物层（3）位于衬底（1）与栅极（4）之间；离子注入区（2）位于栅极氧化物层（3）的两侧的衬底（1）上。在两侧的离子注入区（2）上具有硅化物块（5），其中一侧的硅化物块（5）上具有金属引线（6），另一侧的硅化物块（5）通过另一条金属引线（6）与阻变单元（7）连接。硅化阻止层（8）位于阻变式存储器的源极区以及漏极区，位于硅化物块（5）及栅极氧化物层（3）之间，并覆盖离子注入区（2）、衬底（1）的一部分及栅极（4）。
硅化物块（5），优选的，可以选用金属硅化物。
本实施例的阻变式存储器，对1T1R器件中的晶体管的源极/漏极（S/D）区引入了硅化物块，缩减了源极/漏极区域，增加了沟道长度，提高了晶体管的耐压能力。存储器的单元晶体管可以耐受更高的形成电压，提高了存储器的均匀性（uniformity）。
图2-5为本公开第一种实施方式中阻变式存储器的制造流程图。需要指出的是，本公开各实施例中采用的加工方式包括但不限于沉积、涂胶、转印、刻蚀、绝缘层制作、金属沉积、化学机械研磨（CMP，chemical mechanical polishing）等半导体制作工艺。包括如下步骤：
S1、如图2所示，使用CMOS工艺定义出栅极与源极/漏极。可以包括如下步骤：
S11、提供衬底（1），在衬底（1）上通过离子注入工艺，分别形成两个离子注入区（2），两个离子注入区（2）相对于衬底（1）没有被注入离子的区域对称。两个离子注入区（2）分别对应源极/漏极。
S12、在衬底（1）没有被注入离子的区域上形成栅极氧化物层（3）。在本步骤中，可以通过例如沉积的方式制造栅极氧化物层（3）。
S13、在栅极氧化物层（3）上形成栅极（4）。在本步骤中，可以通过例如沉积的方式制造栅极（4）。
S2、如图3所示，在栅极氧化物层（3）两侧形成硅化物块（5），使得硅化物块（5）覆盖栅极氧化物层（3）两侧的离子注入区（2）及衬底（1）。可选的，可以选用金属硅化物实现硅化物块（5）。可以通过例如沉积的方式制造硅化物块（5）。
S3、如图4所示，在栅极（4）上形成硅化阻止层（8）。在阻变式存储器的源极区以及漏极区，首先通过刻蚀去除紧邻栅极氧化物层（3）两侧的部分硅化物块（5），然后在硅化物块（5）及栅极氧化物层（3）之间，形成硅化阻止层（8），并覆盖离子注入区（2）、衬底（1）的一部分及整个栅极（4）。可以通过例如沉积的方式制造硅化阻止层（8）。
S4、形成金属引线与阻变电阻器存储单元。如图5所示，在其中一侧的硅化物块（5）上形成金属引线（6），另一侧的硅化物块（5）上形成另一条金属引线（6）与阻变单元（7）。如此，最终形成了本实施例的阻变式存储器。
附图6示出了根据本发明第二种实施方式的阻变式存储器的结构剖面图。如图6所示，该实施例与实施例一的主要区别在于，仅在靠近阻变单元的区域增加硅化阻止层提升耐压。
根据本发明实施方式的阻变式存储器，包括：衬底（1）、离子注入区（2）、栅极氧化物层（3）、栅极（4）、硅化物块（5）、金属引线（6）、阻变单元（7）、硅化阻止层（8）。其中，栅极氧化物层（3）位于衬底（1）与栅极（4）之间；离子注入区（2）位于栅极氧化物层（3）的两侧的衬底（1）上。在两侧的离子注入区（2）上具有硅化物块（5），其中一侧的硅化物块（5）上具有金属引线（6），另一侧的硅化物块（5）通过另一条金属引线（6）与阻变单元（7）连接。硅化阻止层（8）仅位于阻变式存储器的靠近阻变单元（7）一侧的源极区或者漏极区，位于硅化物块（5）及栅极氧化物层（3）之间，并覆盖离子注入区（2）、衬底（1）的一部分及栅极（4）。硅化物块（5），优选的，可以选用金属硅化物。
本实施例的阻变式存储器，对1T1R器件中的晶体管的源极/漏极（S/D）区引入了硅化物块，缩减了源极/漏极区域，增加了沟道长度，提高了晶体管的耐压能力。存储器的单元晶体管可以耐受更高的形成电压，提高了存储器的均匀性（uniformity）。
附图7示出了根据本发明第三种实施方式的阻变式存储器的结构剖面图。针对FinFET或围栅结构，源漏端同样引入SAB增加耐压。如图7所示，该实施例与实施例一的主要区别在于，取消了栅极氧化物层（3）、硅化物块（5），并且硅化阻止层（8）直接形成在衬底（1）和栅极（4）上。
根据本发明实施方式的阻变式存储器，包括：衬底（1）、离子注入区（2）、栅极（4）、金属引线（6）、阻变单元（7）、硅化阻止层（8）。其中，离子注入区（2）位于栅极（4）两侧的衬底（1）上。在靠近阻变单元（7）的离子注入区（2）上具有金属引线（6），通过金属引线（6）与阻变单元（7）连接。硅化阻止层（8）位于阻变式存储器的源极区和漏极区，位于栅极（4）及离子注入区（2）之间，并覆盖衬底（1）的一部分及栅极（4）。
本实施例的阻变式存储器，对1T1R器件中的晶体管的源极/漏极（S/D）区引入了硅化物块，缩减了源极/漏极区域，增加了沟道长度，提高了晶体管的耐压能力。存储器的单元晶体管可以耐受更高的形成电压，提高了存储器的均匀性（uniformity）。
如图8所示，为本发明的基于FinFET/围栅结构的阻变存储器单元的版图示意图。本发明的阻变式存储器，通过在晶体管的S/D区域引入硅化阻止层（silicideblock或SAB）,能重构高压电场在晶体管的分布，降低了场效应管的有效源漏电压，从而在保证栅长的前提下，提高了MOSFET的耐压能力。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种阻变式存储器，其特征在于，包括：
衬底（1）、离子注入区（2）、栅极氧化物层（3）、栅极（4）、硅化物块（5）、金属引线（6）、阻变单元（7）、硅化阻止层（8）；其中，硅化阻止层（8）位于硅化物块（5）及栅极氧化物层（3）之间，并覆盖离子注入区（2）、衬底（1）的至少一部分及栅极（4）；所述硅化阻止层（8）仅位于阻变式存储器的靠近阻变单元（7）一侧的硅化物块（5）与栅极氧化物层（3）之间。
2.根据权利要求1所述的一种阻变式存储器，其特征在于，
所述栅极氧化物层（3）位于衬底（1）与栅极（4）之间；离子注入区（2）位于栅极氧化物层（3）的两侧的衬底（1）上。
3.根据权利要求1或2所述的一种阻变式存储器，其特征在于，
在两侧的离子注入区（2）上具有硅化物块（5），其中一侧的硅化物块（5）上具有第一金属引线，另一侧的硅化物块（5）通过第二金属引线与阻变单元（7）连接。
4.根据权利要求3所述的一种阻变式存储器，其特征在于，
所述硅化物块（5）为金属硅化物。
5.一种根据权利要求1-4任意一项所述的阻变式存储器的制造方法，其特征在于，包括如下步骤：
使用CMOS工艺制造衬底（1）、离子注入区（2）、栅极氧化物层（3）、栅极（4）；
在栅极氧化物层（3）两侧形成硅化物块（5），使得硅化物块（5）覆盖栅极氧化物层（3）两侧的离子注入区（2）及衬底（1）；
通过刻蚀去除紧邻栅极氧化物层（3）两侧的部分硅化物块（5），然后在硅化物块（5）及栅极氧化物层（3）之间，形成硅化阻止层（8），并覆盖离子注入区（2）、衬底（1）的一部分及栅极（4）；
在其中一侧的硅化物块（5）上形成第一金属引线，另一侧的硅化物块（5）上形成第二金属引线与阻变单元（7）。
6.根据权利要求5所述的方法，其特征在于，
所述使用CMOS工艺制造衬底（1）、离子注入区（2）、栅极氧化物层（3）、栅极（4），包括如下步骤：
提供衬底（1），在衬底（1）上通过离子注入工艺，分别形成两个离子注入区（2），两个离子注入区（2）相对于衬底（1）没有被注入离子的区域对称；
在衬底（1）没有被注入离子的区域上形成栅极氧化物层（3）；
在栅极氧化物层（3）上形成栅极（4）。
7.根据权利要求5所述的方法，其特征在于，
通过沉积工艺形成栅极氧化物层（3）、栅极（4）、硅化物块（5）、和硅化阻止层（8）。
8.一种电子设备，其特征在于，其包括根据权利要求1-4任一项所述的阻变式存储器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011046368.3A CN111933796B (zh) | 2020-09-29 | 2020-09-29 | 一种阻变式存储器及其制造方法 |
| PCT/CN2021/099629 WO2022068259A1 (zh) | 2020-09-29 | 2021-06-11 | 一种阻变式存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011046368.3A CN111933796B (zh) | 2020-09-29 | 2020-09-29 | 一种阻变式存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933796A CN111933796A (zh) | 2020-11-13 |
| CN111933796B true CN111933796B (zh) | 2020-12-18 |
Family
ID=73334753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011046368.3A Active CN111933796B (zh) | 2020-09-29 | 2020-09-29 | 一种阻变式存储器及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111933796B (zh) |
| WO (1) | WO2022068259A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933796B (zh) * | 2020-09-29 | 2020-12-18 | 杭州未名信科科技有限公司 | 一种阻变式存储器及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1037284A3 (en) * | 1999-03-15 | 2002-10-30 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US20040262665A1 (en) * | 2003-05-19 | 2004-12-30 | Hiroshi Iwata | Semiconductor storage device, method for operating thereof, semiconductor device and portable electronic equipment |
| US7411208B2 (en) * | 2004-05-27 | 2008-08-12 | Samsung Electronics Co., Ltd. | Phase-change memory device having a barrier layer and manufacturing method |
| US7795094B2 (en) * | 2004-09-02 | 2010-09-14 | Micron Technology, Inc. | Recessed gate dielectric antifuse |
| KR101258268B1 (ko) * | 2007-07-26 | 2013-04-25 | 삼성전자주식회사 | 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들 |
| CN101465365B (zh) * | 2007-12-17 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种非挥发性阻抗存储器制造方法 |
| CN102237309B (zh) * | 2010-05-06 | 2013-06-12 | 复旦大学 | 氧化锰基电阻型存储器与铜互连后端工艺集成的方法 |
| US9231097B2 (en) * | 2012-02-07 | 2016-01-05 | Mediatek Inc. | HVMOS transistor structure having offset distance and method for fabricating the same |
| CN102709192A (zh) * | 2012-06-21 | 2012-10-03 | 复旦大学 | 一种集成阻变存储器的mos晶体管结构的制造方法 |
| KR102463919B1 (ko) * | 2015-12-23 | 2022-11-08 | 에스케이하이닉스 주식회사 | 안티퓨즈 불휘발성 메모리 셀 및 셀 어레이와, 셀 어레이의 프로그램 및 리드 방법 |
| CN111933796B (zh) * | 2020-09-29 | 2020-12-18 | 杭州未名信科科技有限公司 | 一种阻变式存储器及其制造方法 |
-
2020
- 2020-09-29 CN CN202011046368.3A patent/CN111933796B/zh active Active
-
2021
- 2021-06-11 WO PCT/CN2021/099629 patent/WO2022068259A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022068259A1 (zh) | 2022-04-07 |
| CN111933796A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5456036B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4246400B2 (ja) | 半導体記憶装置 | |
| JP3936830B2 (ja) | 半導体装置 | |
| WO2003019573A1 (en) | Non-volatile semiconductor memory and method of operating the same | |
| JP2009141354A (ja) | 多層浮遊ゲート不揮発性メモリデバイス | |
| KR20070090021A (ko) | 사다리꼴 비트라인을 갖는 메모리 디바이스 및 그의 제조방법 | |
| KR100914684B1 (ko) | 플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법 | |
| WO2001017030A1 (en) | Non-volatile memory structure for twin-bit storage and methods of making same | |
| CN111933796B (zh) | 一种阻变式存储器及其制造方法 | |
| CN112349722B (zh) | 半导体器件结构及其制备方法 | |
| US7179712B2 (en) | Multibit ROM cell and method therefor | |
| US20230238462A1 (en) | Dual-layer channel transistor and methods of forming same | |
| TWI442551B (zh) | 記憶體元件及其製造方法 | |
| JP7081892B2 (ja) | 半導体メモリの製造方法 | |
| KR20030065702A (ko) | 부유게이트형 비휘발성 메모리 장치의 제조방법 | |
| WO2001017031A1 (en) | Easy shrinkable novel non-volatile semiconductor memory cell utilizing split dielectric floating gate and method for making same | |
| TWI406397B (zh) | 非揮發性記憶體 | |
| JPH0992734A (ja) | スプリットゲート型半導体装置の製造方法 | |
| TWI416713B (zh) | Floating Gate Type Nonvolatile Memory Configuration | |
| WO2009096083A1 (ja) | 浮遊ゲート型不揮発性メモリ装置及びその製造方法 | |
| JP4079030B2 (ja) | 不揮発性半導体記憶装置 | |
| US11818886B2 (en) | Low program voltage flash memory cells with embedded heater in the control gate | |
| KR100683852B1 (ko) | 반도체 소자의 마스크롬 소자 및 그 형성 방법 | |
| CN114551571A (zh) | 半导体器件、制作方法、三维存储器及存储系统 | |
| CN114078859A (zh) | 可程序化存储器元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |