ES2365216T3 - Procedimiento para crear vías para montajes de circuitos. - Google Patents

Procedimiento para crear vías para montajes de circuitos. Download PDF

Info

Publication number
ES2365216T3
ES2365216T3 ES03762159T ES03762159T ES2365216T3 ES 2365216 T3 ES2365216 T3 ES 2365216T3 ES 03762159 T ES03762159 T ES 03762159T ES 03762159 T ES03762159 T ES 03762159T ES 2365216 T3 ES2365216 T3 ES 2365216T3
Authority
ES
Spain
Prior art keywords
coating
protective layer
substrate
metal
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES03762159T
Other languages
English (en)
Inventor
Alan E. Wang
Kevin C. Olson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PPG Industries Ohio Inc
Original Assignee
PPG Industries Ohio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PPG Industries Ohio Inc filed Critical PPG Industries Ohio Inc
Application granted granted Critical
Publication of ES2365216T3 publication Critical patent/ES2365216T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12361All metal or with adjacent metals having aperture or cut
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Un procedimiento para exponer áreas predeterminadas de un sustrato que comprende las siguientes etapas: (a) aplicar una composición de recubrimiento curable por electrodeposición a un sustrato, parte o todo del cual es eléctricamente conductor, para formar un recubrimiento no curado sobre el mismo; (b) aplicar una capa protectora sobre dicho recubrimiento no curado; (c) formar imágenes de dicha capa protectora en posiciones predeterminadas; (d) desarrollar dicha capa protectora para exponer áreas predeterminadas del recubrimiento no curado; (e) retirar las áreas expuestas del recubrimiento no curado; y (f) calentar el sustrato recubierto de la etapa (e) a una temperatura y durante un tiempo suficiente para curar el recubrimiento, en el que después de la terminación de la etapa (a), se calienta el sustrato recubierto a una temperatura y durante un tiempo suficiente como para retirar todo disolvente y/o agua de dicho recubrimiento no curado, pero insuficiente para curar el recubrimiento.

Description

Campo de la invención
La presente invención se refiere a procedimientos para crear vías y para fabricar montajes de circuitos eléctricos multicapa.
Antecedentes de la invención
Los componentes eléctricos, por ejemplo, resistores, transistores y capacitores, se montan comúnmente en estructuras de paneles de circuitos tales como placas de circuito impreso. Los paneles de circuitos incluyen ordinariamente una lámina plana en general de material dieléctrico con conductores eléctricos dispuestos en una superficie plana, principal, de la lámina o en ambas superficies principales. Los conductores están constituidos normalmente por materiales metálicos tales como cobre y sirven para interconectar los componentes eléctricos montados en la placa. En el caso en que los conductores estén dispuestos en ambas superficies principales del panel, el panel puede tener conductores vía que se extienden por agujeros (o "por vías") en la capa dieléctrica de manera que se interconectan los conductores en superficies opuestas. Los montajes de paneles de circuitos multicapa se han hecho hasta este momento incorporando paneles de circuitos apilados, múltiples, con capas adicionales de materiales dieléctricos separando los conductores en superficies mutuamente enfrentadas de paneles adyacentes en la pila. Estos montajes multicapa incorporan normalmente interconexiones que se extienden entre los conductores en los diversos paneles de los circuitos cuando sea necesario para proporcionar las interconexiones eléctricas requeridas.
En paquetes de circuitos microelectrónicos, los circuitos y las unidades se preparan en niveles de empaquetado de escala creciente. Generalmente, los niveles más bajos de empaquetado a escala son típicamente chips semiconductores que alojan múltiples microcircuitos y/u otros componentes. Tales chips se fabrican normalmente de materiales cerámicos, silicio y similares. Los niveles de empaquetado intermedios (es decir, "portadores de chips") que comprenden sustratos multicapa pueden tener unidos a los mismos una pluralidad de chips a pequeña escala que alojan muchos circuitos microelectrónicos. Asimismo, estos propios niveles de empaquetado intermedios pueden estar unidos a tarjetas de circuitos a mayor escala, placas madre y similares. Los niveles de empaquetamiento intermedios sirven para diversos fines en el montaje de circuitos completo incluyendo soporte estructural, integración de transición de los microcircuitos a menor escala y circuitos para placas a mayor escala y la disipación de calor del montaje de circuitos. Los sustratos usados en niveles de empaquetamiento intermedios convencionales han incluido una variedad de materiales, por ejemplo, cerámica, poliepóxidos reforzados con fibra de vidrio y polimidas.
Los sustratos mencionados, mientras que ofrecen suficiente rigidez para proporcionar soporte estructural al montaje de los circuitos, típicamente presentan coeficientes térmicos de expansión muy diferentes de los de los chips microelectrónicos que estén unidos a los mismos. Como resultado, el fallo del montaje de los circuitos después del uso repetido se debe al fallo de uniones adhesivas entre las capas del montaje.
Asimismo, los materiales dieléctricos usados en los sustratos deben satisfacer diversos requerimientos, incluyendo conformabilidad, capa protectora a la llama y propiedades de expansión térmica compatibles. Los materiales dieléctricos convencionales incluyen, por ejemplo, poliimidas, poliepóxidos, compuestos fenólicos y fluorocarbonos. Estos compuestos dieléctricos poliméricos presentan típicamente coeficientes térmicos de expansión mucho mayores que los de las capas adyacentes.
Ha habido una necesidad creciente de estructuras de paneles de circuitos, que proporcionen interconexiones complejas de alta densidad. Tal necesidad se puede dirigir a estructuras de paneles de circuitos multicapas; Sin embargo, la fabricación de tales montajes de circuitos multicapa ha presentado serias desventajas. Una dificultad común en la fabricación es la alineación de agujeros y vías mediante perforación de las capas dieléctricas a medida que se aplican capas crecientes de circuitos. La perforación con láser es el procedimiento más común para formar vías, que puede añadir un coste significativo a la fabricación de tales montajes de circuitos.
Generalmente, se fabrican paneles multicapa proporcionando paneles de circuitos de dos caras, individuales, con conductores apropiados en los mismos. Se laminan entonces los paneles uno encima de otro con una o más capas de material dieléctrico no curado o parcialmente curado, referido comúnmente como “preimpregnadoias” dispuesto entre cada par de paneles adyacentes. Tal pila se cura normalmente con calor y presión para formar una masa unitaria. Después de curado, se perforan típicamente agujeros por la pila en las posiciones donde se desean conexiones eléctricas entre diferentes placas. Los agujeros resultantes o “vías de paso” se recubren después o se rellenan con materiales conductores eléctricamente normalmente mediante baño de los interiores de los agujeros para formar una vía de paso recubierta. Es difícil perforar agujeros con una alta relación de profundidad a diámetro, así los agujeros usados en tales montajes deben ser relativamente grandes y consumir una gran cantidad de espacio en el montaje.
En aplicaciones en las que se construyen capas de circuitos una encima de la otra, un material dieléctrico separa típicamente las capas circuitizadas. Los materiales dieléctricos poliméricos que se usan típicamente en la fabricación de montajes de circuitos son polímeros termoplásticos o termoendurecibles. Los materiales termoendurecibles se curan típicamente primero para formar un recubrimiento conformal. Aunque el sustrato recubierto de manera conformal puede contener agujeros de paso que conformen un sustrato perforado, típicamente se forman vías ciegas mediante perforación, tal como mediante un láser.
La patente de EE.UU. Nº. 6.266.874 B1 desvela el procedimiento para fabricar un componente microelectrónico proporcionando un sustrato conductor o “núcleo”; proporcionado una capa protectora en posiciones seleccionadas en el núcleo conductor; y depositando de manera electroforética un material dieléctrico no curado en el núcleo conductor excepto en posiciones cubiertas por la capa protectora. La referencia sugiere que el material depositado de manera electroforética puede ser una composición con base acrílica catiónica o de resina epoxídica catiónica como se conoce en la técnica y está comercialmente disponible. Después se cura el material depositado de manera electroforética para formar una capa dieléctrica conformal y la capa protectora se retira de manera que la capa dieléctrica presente aberturas que se extiendan al núcleo conductor en posiciones que hayan sido cubiertas por la capa protectora. Los agujeros así formados y que se extienden al sustrato recubierto o “núcleo” se refieren comúnmente como “vías ciegas”. En una realización, el elemento conductor estructural es una lámina de metal que contiene agujeros de paso continuos o “vías de paso” que se extienden desde una superficie principal a la superficie principal opuesta. Cuando se aplica el material dieléctrico electroforéticamente, el material dieléctrico se deposita a un espesor uniforme sobre la superficie del elemento conductor y las paredes del agujero. Se ha encontrado, sin embargo, que los materiales dieléctricos depositados electroforéticamente sugeridos por esta referencia pueden ser inflamables y así no satisfacen los requerimientos típicos de capa protectora a la llama. Además, el procedimiento no se puede utilizar en capas circuitadas posteriores.
Las patentes de EE.UU. 5.224.265 y 5.232.548 desvelan procedimientos de fabricación de estructuras de cableado de película delgada multicapa para uso en montajes de circuitos. El dieléctrico aplicado al sustrato de núcleo es preferiblemente un polímero termoplástico completamente curado y recocido tal como politetrafluoroetileno, polisulfona o poliimida-siloxano, aplicado preferiblemente por laminación.
La patente de EE.UU. 5.153.986 desvela un procedimiento de fabricación de capas de núcleo de metal para una placa de circuitos multicapa. Dieléctricos adecuados incluyen recubrimientos poliméricos conformales depositables por vapor procesables de manera térmica. El procedimiento usa núcleos de metal perforados que proporcionan agujeros de paso recubiertos, sin embargo los polímeros procesables de manera térmica se curan antes de la perforación con láser para formar vías ciegas.
La publicación europea Nº EP 0 573 053 desvela una composición de recubrimiento fotocurable y termoendurecible y un procedimiento para la formación de un modelo de capa protectora de soldadura usando la composición. La composición soluble en agua comprende una resina epoxídica que comprende grupos amino terciarios solubilizados con un ácido carboxílico, así como grupos insaturados etilénicamente fotoreactivos. La composición se aplica a una placa de circuito impreso y se seca, reaccionando así el ácido carboxílico de solubilización con parte de los grupos epoxídicos. El recubrimiento se expone después a radiación actínica por fotomáscara. Las porciones expuestas se hacen insolubles y se disuelve el recubrimiento restante mediante disolución ácida diluida. El modelo restante se cura térmicamente después, reaccionando así la amina con los grupos epoxídicos restantes. Este procedimiento, sin embargo está limitado a un grupo muy específico de polímeros epoxídicos con funciones amina.
El documento FR 2.041.471 desvela un procedimiento desde el comienzo de los circuitos multicapa y describe en particular un procedimiento de fabricación para un montaje multicapa basado en un soporte de acero aleado con cromo.
El documento US 6.303.230 B1 se refiere a la fabricación de suspensiones para unidades de disco duro, en particular a un procedimiento para la fabricación de un laminado de suspensión para cabezal de lectura/impresión ultrafino basado en un material sustrato de acero inoxidable para permitir el apilamiento más próximo de los discos de almacenamiento individuales en una unidad de disco duro de alta capacidad.
El documento US 5.362.359 A desvela un procedimiento para preparar una placa de circuitos basado en un núcleo de material de magnesio. El procedimiento descrito comprende la etapa de formar un recubrimiento pintado por electrodeposición en dicho material del núcleo, formar un recubrimiento de resina de poliimida en el recubrimiento pintado por electrodeposición y formar un agujero de vía que se extienda por el recubrimiento de la resina al recubrimiento pintado por electrodeposición subyacente. El recubrimiento de resina de poliimida sirve como capa protectora cuando es atacado y retirado el recubrimiento pintado por electrodeposición en la región expuesta en el fondo del agujero de la vía mientras se enmascara la otra región con el recubrimiento de resina de poliimida. Se propone no retirar el recubrimiento de resina de poliimida después de que se use como máscara.
La explicación del documento US 5.601.905 A se dirige a un laminado para protección del aislamiento de placas de circuitos. Se sugiere proporcionar un laminado que comprenda al menos dos capas. El laminado se lamina después sobre una placa de aislamiento.
El documento US 5.134.056 A se refiere a un procedimiento para aplicar una capa de capa protectora de soldadura en un modelo conductor impreso de una placa de circuitos impreso. En vez de fotoestructurar una capa protectora de soldadura sensible a la luz se propone usar capa protectora de soldadura normal junto con una fotocapa protectora que actúa de manera positiva.
La solicitud de patente de EE.UU. publicada Nº 2002/0004982 A1 desvela un procedimiento para formar vías ciegas sin producir “formación de un halo” en la capa conductora subyacente. El procedimiento comprende aplicar una capa aislante en una superficie principal de un sustrato, proporcionar agujeros en la capa aislante al sustrato y después curar térmicamente la capa aislante. Los agujeros se forman o por fotoataque o por perforación con láser. Después de que se reduzca el metal oxidado por calor, se repite el procedimiento en la otra superficie principal. En la producción de placas de cableado de doble cara multicapa, es crítico que la eficacia de la producción sea competitiva en el mercado. El tratamiento secuencial de las superficies principales duplica eficazmente el número de etapas en la producción, reduciéndose de ese modo la eficacia y el rendimiento.
La circuitización de niveles de empaquetamiento intermedios se realiza convencionalmente por aplicación de una fotocapa protectora que actúa de manera positiva o negativa (de ahora en adelante referida colectivamente como ”capa protectora”) al sustrato metalizado, seguido por exposición, desarrollo, ataque y eliminación para proporcionar un modelo de circuito deseado. Las composiciones de capa protectora se aplican típicamente, por ejemplo, por laminación, recubrimiento por rotación, electrodeposición, recubrimiento con rodillo, impresión de pantalla, técnicas de cortina o inmersión. La capa de capa protectora aplicada así puede presentar un espesor de 5 a 50 micrómetros (µm).
Además de los sustratos mencionados previamente, los sustratos convencionales para niveles de empaquetamiento intermedios pueden incluir además láminas de metales sólidos tales como las descritas en el documento de patente de EE.UU. Nº 5.153.986. estas estructuras sólidas se deben perforar durante la fabricación del conjunto de circuitos para proporcionar vías de paso para fines de alineación.
A la vista de los procedimientos de la técnica anterior, permanece la necesidad en la técnica para estructuras de paneles de circuitos multicapa que proporcionan interconexiones de alta densidad y complejas, la fabricación del cual supera las desventajas de los montajes de circuitos de la técnica anterior.
Sumario de la invención
En una realización, la presente invención se dirige a un procedimiento para exponer áreas predeterminadas de un sustrato. El procedimiento comprende las etapas de: (a) aplicar una composición de recubrimiento curable por electrodeposición a un sustrato, parte o todo el cual es eléctricamente conductor, para formar un recubrimiento no curado en el mismo; (b) aplicar una capa protectora sobre el recubrimiento no curado; (c) formar imágenes de la capa protectora en posiciones predeterminadas; (d) desarrollar la capa protectora para exponer áreas predeterminadas del recubrimiento no curado; (e) retirar las áreas expuestas del recubrimiento no curado; y (f) calentar el sustrato recubierto de la etapa (e) a una temperatura y durante un tiempo suficiente para curar el recubrimiento como se define además en la reivindicación 1.
En otra realización, la invención se dirige a un procedimiento para fabricar un montaje de circuitos eléctricos multicapa según se define en la reivindicación 23.
Se prepara un sustrato recubierto y un montaje de circuitos mediante los respectivos procedimientos ya mencionados.
Descripción detallada de la invención
Aparte de en los ejemplos de operación o en cualquier otro sitio en que se indique, todos los números que expresan cantidades de ingredientes, condiciones de reacción etc., usadas en la memoria descriptiva se tiene que entender que son modificados en todos los casos por el término “aproximadamente”. De acuerdo con eso, a menos que se indique de otro modo, los parámetros numéricos expresados en la siguiente memoria descriptiva son aproximaciones que pueden variar dependiendo de las propiedades deseadas que se busca obtener mediante la presente invención. Como mínimo, y no como un intento de limitar la aplicación de la explicación de equivalentes al alcance de las reivindicaciones, cada parámetro numérico se debería interpretar al menos por el número de dígitos significativos indicados y por aplicación de técnicas ordinarias de redondeo.
A pesar de que los intervalos numéricos y los parámetros que explican el amplio alcance de la invención son aproximaciones, los valores numéricos expuestos en los ejemplos específicos se indican tan precisamente como es posible. Cualquier valor numérico, sin embargo, contiene inherentemente ciertos errores que resultan necesariamente de la desviación estándar encontrada en sus respectivas mediciones de ensayo.
También, se debería entender que se desea que cualquier intervalo numérico indicado en la presente memoria incluya todos los subintervalos incluidos en el mismo. Por ejemplo, un intervalo de “1 a 10” se desea que incluya todos los subintervalos intermedios y que incluya el valor mínimo indicado de 1 y el valor máximo indicado de 10, es decir, que tenga un valor mínimo igual a o mayor que 1 y un valor máximo igual a o menor que 10.
Como se mencionó previamente, en una realización, la presente invención se dirige a un procedimiento para exponer áreas predeterminadas de un sustrato como se definió en la reivindicación 1. El procedimiento comprende las etapas de: (a) aplicar una composición de recubrimiento curable por electrodeposición a un sustrato, parte o todo el cual es eléctricamente conductor, para formar un recubrimiento no curado en el mismo; (b) aplicar una capa protectora sobre el recubrimiento no curado; (c) formar imágenes de la capa protectora en posiciones predeterminadas; (d) desarrollar la capa protectora para exponer áreas predeterminadas del recubrimiento no curado; (e) retirar las áreas expuestas del recubrimiento no curado; y (f) calentar el sustrato recubierto de la etapa
(e) a una temperatura y durante un tiempo suficiente para curar el recubrimiento. Opcionalmente, el procedimiento comprende además la etapa (g) eliminar la capa protectora restante.
El sustrato o núcleo puede comprender una variedad de sustratos, siempre que al menos parte del sustrato sea eléctricamente conductor. En una realización, el sustrato puede ser un sustrato eléctricamente conductor, en particular un sustrato de metal, por ejemplo, acero no tratado o galvanizado, aluminio, cobre, oro, níquel, magnesio y aleaciones de los mismos y materiales recubiertos de carbón conductores. En otra realización, el sustrato puede comprender partes que son eléctricamente conductoras y partes que no son eléctricamente conductoras, por ejemplo, una placa de circuito impreso. Al menos, el sustrato parcialmente eléctricamente conductor tiene dos superficies principales y bordes y puede presentar un espesor que oscila de 25 a 100 micrómetros (µm), típicamente de 15 a 20 micrómetros (µm). En el caso de una placa de circuito impreso multicapa, el espesor puede ser mucho mayor. Cualquier placa de circuito impreso conocidos en la técnica sería adecuado para la presente invención.
Se debería entender que para los fines de los procedimientos de la presente invención se desea que la formación de vías incluya la formación de “vías de paso” (es decir, la formación de agujeros que se extienden por el sustrato desde una superficie principal a la otra) para proporcionar conexiones de paso, así como la formación de “vías ciegas” (es decir, la formación de agujeros que se extienden por el recubrimiento aplicado sólo a, pero no por, el sustrato subyacente o alternativamente capa de metal aplicada previamente adyacente) para proporcionar conexiones eléctricas a tierra o energía, por ejemplo. También, para los fines de la presente invención, se desea que la formación de vías que se extienden “por el sustrato” incluya la formación de vía de paso sólo. Asimismo, se desea que la formación de vías que se extienden “al sustrato” incluya la formación de vías ciegas sólo.
En una realización particular de la presente invención, el sustrato es un sustrato de metal seleccionado de hoja de cobre perforada, una aleación de hierro-níquel o combinaciones de los mismos. En una realización de la presente invención, el sustrato comprende una aleación de hierro-níquel comercialmente disponible como INVAR (nombre comercial de Imphy S. A., 168 Rue de Rivoli, París, Francia) que comprende 64 por ciento en peso de hierro y 36 por ciento en peso de níquel. Esta aleación presenta un bajo coeficiente de expansión térmica comparable con el de los materiales de silicio usados típicamente para preparar chips. Esta propiedad es deseable para evitar el fallo de juntas adhesivas entre capas a mayor o menor escala sucesivamente de un empaquetamiento a escala de chips debido al ciclo térmico durante el uso normal. Cuando se usa una aleación de hierro-níquel como sustrato de metal, típicamente se aplica una capa de metal, normalmente cobre a todas las superficies del sustrato de aleación de hierro-níquel para asegurar la conductividad óptima. Esta capa de metal se puede aplicar por medios convencionales, por ejemplo, por electrodeposición, deposición por vapor de metal o deposición sin electricidad y típicamente presenta un espesor de 1 a 10 micrómetros (µm).
Por “núcleo de metal perforado” se quiere decir una lámina de engranaje con una pluralidad de agujeros o vías espaciados a intervalos regulares. El diámetro de los agujeros es normalmente aproximadamente 200 micrómetros (µm), pero puede ser mayor o menor como sea necesario, siempre que el diámetro sea suficientemente grande para acomodar todas las capas aplicadas en el procedimiento de la presente invención sin que lleguen a obstruirse los agujeros. El espaciamiento centro a centro de los agujeros es típicamente aproximadamente 50 micrómetros (µm), pero, asimismo, puede ser mayor o menor como sea necesario. La densidad de la vía puede oscilar desde 500 a
10.000 agujeros por pulgada cuadrada (77 a 1.550 agujeros por centímetro cuadrado).
En otra realización de la presente invención, el sustrato es una placa de circuito impreso. La placa de circuito impreso puede ser cualquier placa de circuito impreso siempre que comprenda al menos una región eléctricamente conductora. La placa de circuito impreso puede comprender regiones eléctricamente conductoras en una o más superficies principales. La placa de circuito impreso comprende opcionalmente agujeros o vías de paso.
Se aplica al sustrato una composición de recubrimiento curable tal como cualquiera de las composiciones de recubrimiento curables descritas a continuación. La composición de recubrimiento se aplica de manera que se forma un recubrimiento sobre el sustrato en todas las superficies, incluyendo las superficies dentro de cualquier vía en y/o por el sustrato. La obstrucción de las vías con la composición de recubrimiento curable puede tener lugar, aunque no necesariamente en la presente invención. En una realización, se pueden enmascarar áreas predeterminadas del sustrato para evitar que el recubrimiento se aplique en las áreas enmascaradas. Estas áreas pueden ser tan pequeñas como, pero típicamente son mayores que las vías (es decir, mayores que 400 micrómetros (µm)) y pueden ser tan grandes como sea necesario para proporcionar áreas no recubiertas de suficiente tamaño para permitir las conexiones deseadas en el artículo acabado. Por “curable” se quiere decir que la composición no está curada y es capaz de termoendurecerse en un intervalo dado de temperatura y tiempo específico para la composición de recubrimiento que se esté usando. Como se usa en la presente memoria, un material que es “termoendurecible” se refiere a un material que solidifica o “endurece” de manera irreversible cuando se calienta. Un material termoendurecible ha formado una red reticulada. Como se usa en la presente memoria, un material polimérico es “reticulado” si forma al menos parcialmente una red polimérica. Un experto en la materia entenderá que la presencia y el grado de reticulación (densidad de reticulación) se puede determinar por una variedad de procedimientos, tales como análisis térmico mecánico dinámico (DMTA) usando un analizador TA Instruments DMA 2980 que funciona bajo nitrógeno. Este procedimiento determina la temperatura de transición vítrea y la densidad de reticulación de películas libres de recubrimiento o polímeros. Estas propiedades físicas de un material curado se refieren a la estructura de la red reticulada. Típicamente, las composiciones de recubrimiento curables son estables al termoendurecimiento a temperaturas usadas para manipulación normal del artículo, normalmente temperatura normal, pero capaces de termoendurecerse a temperaturas elevadas descritas además a continuación. Para los fines de la presente invención, por “no curado” se quiere decir que la composición de recubrimiento mantiene un grado de solubilidad en un líquido, por ejemplo, disolución ácida, disolución básica o disolvente orgánico. Por “disolución básica” se quiere decir una disolución cuyo pH es mayor que 7. Por “disolución ácida” se quiere decir una disolución cuyo pH es menor que 7.
La composición de recubrimiento curable se aplica por electrodeposición por cualquiera de una variedad de procedimientos conocidos en la técnica de los recubrimientos. Un experto en la materia reconocería que la electrodeposición como procedimiento de aplicación sería adecuada sólo para sustratos que son eléctricamente conductores por sustancialmente la superficie completa.
La composición de recubrimiento aplicada al sustrato puede comprender cualquiera de una variedad de composiciones de recubrimiento curables conocidas por los expertos en la técnica de los recubrimientos, siempre que la composición sea curable por termoendurecimiento. En una realización particular, la composición de recubrimiento curable comprende: (a) una o más resinas que contienen hidrógeno activo y (b) uno o más reactivos de curado reactivos con los hidrógenos activos de (a). Una variedad de materiales de resina que contienen hidrógeno activo son adecuados para uso en la presente invención, siempre que la resina tenga un grado de solubilidad en disolución ácida, disolución básica o disolvente orgánico. Ejemplos no limitantes de tales resinas incluyen: polímeros de poliepóxido, polímeros acrílicos, polímeros de poliéster, polímeros de uretano, polímeros a base de silicio, polímeros de poliéter, polímeros de poliurea, polímeros de vinilo, polímeros de poliamida, polímeros de poliimida, mezclas de los mismos y copolímeros de los mismos. Como se usa en la presente memoria, por “polímeros a base de silicio” se quiere decir un polímero que comprende una o más unidades –SiO-en la cadena principal. Tales polímeros a base de silicio pueden incluir polímeros híbridos, tales como los que comprenden bloques poliméricos orgánicos con una o más unidades -SiO-en la cadena principal. La resina puede comprender además grupos funcionales para impartir solubilidad en disolución ácida o básica, por ejemplo, grupos iónicos o grupos capaces de formar grupos iónicos. Ejemplos no limitantes de tales grupos funcionales incluyen aminas, sales de amina y ácidos carboxílicos. Un ejemplo de composiciones electrodepositables adecuadas en particular son resinas que contienen grupos de sales iónicas halogenadas. Se debería entender que las resinas adecuadas para uso en las composiciones de recubrimiento usadas en los procedimientos de la presente invención son típicamente no fotocurables. Como se usa en la presente memoria, el término "polímero" significa que se refiere a oligómeros y tanto homopolímeros como copolímeros.
La resina que contiene hidrógeno activa (a) se usa típicamente junto con uno o más agentes de curado (b) Serían agentes de curado adecuados aquéllos que comprenden grupos que son reactivos con los hidrógenos activos de componente (a) de resina. Tales agentes de curado incluyen, pero no se limitan a poliisocianatos bloqueados, carbodiimidas, aziridinas, resinas epoxídicas, aminoplásticos, ésteres activos y mezclas de los mismos. Como se usa en la presente memoria, por “ésteres activos” se quiere decir un poliéster no ácido de un poli(ácido carboxílico) con más de un grupo éster β-hidroxílico por molécula, tales como los escritos en la patente de EE.UU. Nos.
4.352.842 y 4.332.711.
También se pueden usar mezclas de agentes de reticulación (b). En una realización, se pueden usar dos agentes de reticulación que curan a diferentes temperaturas. Un agente de reticulación puede impartir curado parcial a temperatura normal previamente a las etapas que conducen a la formación de las vías, proporcionando un grado de integridad a la película, pero dejando la composición de recubrimiento soluble en disolución ácida, básica u orgánica. El segundo agente de reticulación puede completar el curado en una etapa separada a temperaturas sustancialmente mayores, haciendo así la composición de recubrimiento insoluble.
En una realización, el agente (b) de curado comprende una resina de aminoplástico. Los aminoplásticos adecuados son conocidos por el experto en la materia. Se pueden obtener aminoplásticos de la reacción de condensación de un aldehído con una amina o amida. Ejemplos no limitantes de aminas o amidas incluyen melamina, urea o benzoguanamina. Aunque el formaldehído se usa lo más frecuentemente, se pueden usar otros aldehídos tales como acetaldehído, crotonaldehído y benzaldehído. Los aminoplásticos contienen grupos imino y metilol y en ciertos casos al menos una porción de los grupos metilol están eterificados con un alcohol para modificar la respuesta de curado. Ejemplos no limitantes de aminoplásticos incluyen condensados de melamina, urea o benzoguanaminaformaldehído, en ciertos casos monoméricos y al menos parcialmente eterificados con uno o más alcoholes que contienen de uno a cuatro átomos de carbono. Ejemplos no limitantes de resinas de aminoplásticos adecuadas están comercialmente disponibles, por ejemplo, de Cytec Industries, Inc. bajo el nombre comercial CYMEL® y de Solutia, Inc. bajo el nombre comercial RESIMENE®.
En una realización particular, el agente (b) de curado comprende un poliisocianato de bloque. Por “poliisocianato de bloque” se quiere decir que los grupos isocianato se han hecho reaccionar con un compuesto de manera que el grupo isocianato de bloque resultante es estable para hidrógenos activos a temperatura normal pero reactivo con hidrógenos activos en la resina a temperaturas elevadas, normalmente entre 90°C y 200°C. Los poliisoci anatos pueden estar totalmente bloqueados como se describe en la patente de EE.UU. 3.984.299 columna 1 líneas 1 a 68, columna 2 y columna 3 líneas 1 a 15 o parcialmente bloqueados y reaccionan con la cadena principal polimérica como se describe en la patente de EE.UU. Nº 3.947.338 columna 2 líneas 65 a 68, columna 3 y columna 4 líneas 1 a 30, que se incorporan como referencia en la presente memoria.
En una realización, la composición de recubrimiento curable puede comprender además un modificador de la reología que puede favorecer evitar que fluya el recubrimiento obstruyendo las vías, durante la posterior etapa de curado descrita a continuación. Cualquiera de una variedad de los modificadores reológicos conocidos en la técnica de los recubrimientos se puede emplear para este fin. Ejemplos de modificadores de la reología adecuados incluyen cargas inorgánicas sólidas en forma finamente dividida tales como los descritos en la patente de EE.UU. Nº
4.601.906 y microgeles, por ejemplo microgel catiónico tal como los descritos en la patente de EE.UU. Nº 5.096.556 y el documento EP 0 272 500 B1.
Después de la aplicación de la composición de recubrimiento curable, se calienta el sustrato recubierto a una temperatura y durante un tiempo suficiente para retirar el agua residual y/o el disolvente restante en la capa de recubrimiento, pero insuficiente para curar el recubrimiento. La temperatura a la que se calienta el sustrato recubierto (que es suficiente para retirar líquidos volátiles del recubrimiento pero insuficiente para curar el recubrimiento) oscila típicamente entre 100°C y 130°C. La duración de la exposición al calor puede depender del procedimiento de aplicación y de la naturaleza de las sustancias volátiles y oscila típicamente entre 1 y 10 minutos. La etapa de secado opcional también se puede realizar en condiciones normales. Como se reconocería por los expertos en la materia, estas condiciones normales requerirían periodos de tiempo más prolongados para expulsar eficazmente disolventes volátiles de la capa de recubrimiento.
Una capa fotosensible (es decir, “fotoresistente” o “capa protectora” se aplica sobre el recubrimiento no curado. La capa fotosensible resinosa puede ser una fotocapa protectora positiva o negativa. La fotocapa protectora se puede aplicar a parte del recubrimiento no curado, pero típicamente se aplicaría a la superficie total. La capa de fotocapa protectora puede tener un espesor que oscila de 1 a 50 micrómetros (µm), típicamente de 5 a 25 micrómetros (µm) y se puede aplicar por cualquier procedimiento conocido para los expertos en la técnica de procesado fotolitográfico. Las resinas fotosensibles que actúan de manera positiva adecuadas incluyen cualquiera de las conocidas para los expertos en la materia. Ejemplos incluyen polímeros con funciones dinitrobencilo tales como las descritas en la patente de EE.UU. Nº 5.600.035, columnas 3-15. Tales resinas presentan un alto grado de fotosensibilidad. En una realización, la capa fotosensible resinosa es una composición que comprende un polímero con funciones dinitrobencilo, aplicada típicamente por recubrimiento con rodillo.
Las fotocapas protectoras que actúan de manera negativa incluyen composiciones líquidas o de tipo película seca. Se pueden aplicar composiciones líquidas por recubrimiento por rodillo, recubrimiento por rotación, impresión de pantalla, técnicas de inmersión o cortina. Ejemplos de fotoresinas de película seca incluyen las descritas en las patentes de EE.UU. 3.469.982, 4.378.264 y 4.343.885. Las fotocapas protectoras de película seca se laminan típicamente en la superficie tal como por aplicación de rodillos calientes. Se pueden usar películas secas siempre que la temperatura y el tiempo usados para laminación no sean suficientes para curar la composición de la película.
Después de que se aplica la capa fotosensible, se puede poner una fotomáscara con un modelo deseado sobre la capa fotosensible y el sustrato estratificado expuesto a un nivel suficiente de una fuente de radiación adecuada, típicamente una fuente de radiación actínica (a partir de ahora referida como “formadora de imagen”). Como se usa en la presente memoria, el término “nivel suficiente de radiación” se refiere al nivel de radiación que polimeriza los monómeros en las áreas expuestas a radiación en el caso de capas protectoras que actúen de manera negativa o que despolimericen el polímero o hagan el polímero más soluble en el caso de capas protectoras que actúen de manera positiva. Esto da como resultado una solubilidad diferencial entre las áreas expuestas a radiación y protegidas de la radiación.
Se puede retirar la fotomáscara después de exposición a la fuente de radiación y el sustrato estratificado desarrollado usando disoluciones de desarrollo convencionales para retirar más porciones solubles de la capa protectora y exponer áreas seleccionadas del recubrimiento no curado subyacente. Desarrolladores típicos comprenden o disoluciones ácidas o disoluciones básicas.
Después de tratar la capa protectora como se describió anteriormente, la porción o porciones expuestas del recubrimiento no curado se retiran después. La porción o las porciones retiradas después pueden ser tan pequeñas como una vía, pero pueden ser tan grandes como sea necesario para proporcionar un área expuesta de suficiente tamaño y forma para permitir las conexiones deseadas en el artículo terminado. En una realización de la presente invención, las porciones expuestas del recubrimiento no curado se retiran para formar vías en el recubrimiento no curado. Las vías así producidas pueden oscilar desde 25 a 400 micrómetros (µm), normalmente 50 a 250 micrómetros (µm) y típicamente 50 a 200 micrómetros (µm) de diámetro. La disolución usada para retirar el recubrimiento no curado puede ser una disolución ácida, una disolución básica o un disolvente orgánico. El sustrato recubierto se puede sumergir en la disolución usada para eliminación o pulverizar con las disoluciones. En el caso en que se sumerja el sustrato recubierto en la disolución usada para retirar el recubrimiento no curado, se puede usar agitación ultrasónica para asegurar un mezclamiento adecuado de la disolución. Las composiciones de recubrimiento que se pueden retirar con una disolución ácida incluyen los polímeros que comprenden grupos básicos, tales como aminas. Una disolución básica puede eliminar recubrimientos que comprenden grupos ácidos tales como ácidos carboxílicos.
En una realización, la capa fotosensible se desarrolla por aplicación de una disolución ácida y las áreas expuestas del recubrimiento no curado se retiran por la acción de una disolución básica. En otra realización, la capa fotosensible se desarrolla por aplicación de una disolución básica y las áreas expuestas del recubrimiento no curado se retiran por la acción de una disolución ácida. En otra realización más, las áreas expuestas del recubrimiento no curado pueden ser eliminadas por la acción del desarrollador usado para el desarrollo de la capa fotosensible. En este caso, las etapas de desarrollo de la capa protectora y eliminación de las áreas expuestas del recubrimiento no curado tienen lugar simultáneamente. En otra realización, las áreas expuestas del recubrimiento no curado pueden ser eliminadas por la acción de un disolvente orgánico. Ejemplos no limitantes de disolventes adecuados incluyen hidrocarburos alifáticos, aralifáticos y aromáticos y halocarbonos, éteres, alcoholes, cetonas y ésteres.
En una realización, la eliminación de las áreas expuestas del recubrimiento no curado da como resultado una o más aberturas que se extienden por el recubrimiento al sustrato subyacente. El área o las áreas pueden estar situadas en una o en ambas superficies principales del sustrato recubierto y/o pueden incluir el borde del sustrato recubierto. En otra realización, la eliminación de las áreas expuestas del recubrimiento no curado da como resultado un modelo de vías por el recubrimiento. Las vías se pueden extender al sustrato, dando como resultado vías ciegas. Adicionalmente, cuando el área expuesta del recubrimiento no curado está alineada con un agujero por el sustrato, se obtiene una vía de paso.
Se calienta el sustrato recubierto para curar la composición de recubrimiento. Se debería entender que para los fines de esta invención, por “curado” se quiere decir que el recubrimiento se hace sustancialmente insoluble en las disoluciones ácidas, básicas u orgánicas ya mencionadas por una reacción termoendurecible. La temperatura y el tiempo requeridos para curar la composición de recubrimiento dependen de la combinación de resina(a) en particular y el agente (b) de curado descrita anteriormente. Las temperaturas de curado pueden oscilar de 60°C a 220°C, típicamente 100°C a 200°C. Se debería entend er que cuando se cura el recubrimiento, el modelo de vías para o a través del sustrato permanece intacto. El recubrimiento de curado es de espesor sustancialmente uniforme excepto en locuciones donde hay vías. El recubrimiento de curado es con frecuencia no mayor que 50 micrómetros (µm), normalmente no mayor que 25 micrómetros (µm), y típicamente no mayor que 20 micrómetros (µm) de espesor de película. En una realización particular, el recubrimiento de curado comprende un material dieléctrico. Por "material dieléctrico” se quiere decir una sustancia que es un deficiente conductor de la electricidad, pero un eficaz soporte de campos electrostáticos, es decir, un aislante.
La capa protectora protege el recubrimiento no curado subyacente durante la eliminación de las áreas expuestas del recubrimiento no curado. La capa protectora restante, que es impermeable a las disoluciones usadas para la eliminación de las áreas expuestas del recubrimiento no curado descrito anteriormente, se puede retirar después por un procedimiento de eliminación química. En una realización particular, se retira la capa protectora restante antes de curado del recubrimiento subyacente. En una realización alternativa, se retira la capa protectora restante después de que se haya curado el recubrimiento subyacente. Los expertos en la materia reconocerían que si las áreas expuestas del recubrimiento o curado pueden ser eliminadas por la acción del mismo desarrollador usado para el desarrollo de la capa protectora, la etapa de curado del recubrimiento subyacente se debe realizar antes de la etapa de eliminación de la capa protectora restante.
En una realización más de la presente invención, el proceso puede continuar después de curado del recubrimiento curable y eliminación de la capa protectora restante, comprendiendo las etapas posteriores de: (h) aplicar una capa de metal a todas las superficies; (i) aplicar una segunda capa protectora a la capa de metal aplicada en la etapa (h);
(j)
tratamiento de la segunda capa protectora para formar un modelo predeterminado de metal subyacente expuesto;
(k)
atacar el metal expuesto; y (I) eliminar la segunda capa protectora restante para formar un modelo de circuito eléctrico.
La metalización se realiza por aplicación de una capa de metal a todas las superficies, permitiendo la formación de vías metalizadas y/o pasos por el sustrato. Metales adecuados incluyen cobre o cualquier otro metal o aleación con suficientes propiedades conductoras. El metal es aplicado típicamente por electrodeposición o cualquier otro procedimiento adecuado conocido en la técnica para proporcionar una capa de metal uniforme. El espesor de esta capa de metal puede oscilar de 1 a 50 micrómetros (µm), típicamente de 5 a 25 micrómetros (µm).
Para mejorar la adhesión de la capa de metal al recubrimiento curado, previamente a la etapa de metalización todas las superficies se pueden tratar con haz de iones, haz de electrones, descarga de corona o bombardeo de plasma seguido por aplicación de una capa de activador de adhesión a todas las superficies. La capa de activador de la adhesión puede oscilar de 50 a 5.000 Ángstrom (5 a 500 nm) de grosor y típicamente es un metal u óxido de metal seleccionado de cromo, titanio, níquel, cobalto, cesio, hierro, aluminio, cobre, oro y cinc y óxidos de los mismos.
Después de metalización, se puede aplicar una segunda capa fotosensible resinosa (es decir, “segunda fotocapa protectora” o “segunda capa protectora”) que puede ser igualo diferente de la primera resina, a la capa de metal. opcionalmente, previamente a la aplicación de la fotocapa protectora, el sustrato metalizado puede ser limpiado y/o pretratado; por ejemplo, tratado con un ácido que ataca para eliminar el metal oxidado. La capa fotosensible resinosa puede ser una fotocapa protectora positiva o negativa como se describió anteriormente y puede ser la misma o diferente de la capa protectora usada anteriormente. Cualquiera de las capas protectoras descritas anteriormente es adecuada para uso como segunda capa protectora. En realizaciones adicionales, la capa protectora puede ser electrodepositable. La capa de fotocapa protectora puede tener un espesor que oscila de 1 a 50 micrómetros (µm), típicamente de 5 a 25 micrómetros (µm) y se puede aplicar por cualquier procedimiento conocido para los expertos en la técnica de procesado fotolitográfico. Las capas protectoras de película seca se pueden usar sin restricción de temperatura de laminación y tiempo. Se pueden usar procedimientos de tratamiento aditivos o sustractivos para crear los modelos de circuitos deseados.
En una realización, una capa protectora que actúa de manera positiva comprende una composición electrodepositable que comprende un poliuretano con funciones dinitrobencilo y un polímero de amina epoxídica tal como el descrito en los Ejemplos 3-6 de la patente de EE.UU. Nº 5.600.035.
En otra realización, se aplica una capa protectora que actúa de manera negativa líquida por electrodeposición, preferible electrodeposición catiónica. Las composiciones de fotocapa protectora electrodepositables comprenden un material polimérico, iónico, que puede ser catiónico o aniónico y se puede seleccionar de poliésteres, poliuretanos, acrílicos y poliepóxidos. Ejemplos de fotocapas protectoras aplicadas por electrodeposición aniónica se muestran en la patente de EE.UU. 3.738.835. fotocapas protectoras aplicadas por electrodeposición catiónica se describen en la patente de EE.UU. 4.592.816.
La segunda capa protectora se trata como se describió con detalle anteriormente (es decir, formada imagen y desarrollada), para dar un modelo de metal subyacente no recubierto. El metal no recubierto se puede atacar después usando atacantes de metal que convierten el metal en complejos de metal solubles en agua. Los complejos solubles se pueden retirar por pulverización de agua.
La segunda capa protectora protege la capa de metal subyacente durante la etapa de ataque. La segunda capa protectora restante que es impermeable a los atacantes, se puede retirar después mediante un procedimiento de eliminación química para proporcionar un modelo de circuitos conectado al sustrato mediante las vías metalizadas.
Después de la preparación del modelo de circuitos en el sustrato estratificado, el procedimiento se puede repetir desde el comienzo para formar un montaje de circuitos multicapa. Un experto en la materia reconocería que la electrodeposición como procedimiento de aplicación no sería adecuado para uso en capas posteriores debido a la presencia de áreas aislantes entre las trazas conductoras. La composición de recubrimiento curable puede ser igual
o diferente que la aplicada en capas previas como se describió anteriormente. Las capas protectoras usadas en las diversas etapas por el procedimiento también pueden ser iguales o diferentes de las usadas en etapas previas.
En otra realización, la presente invención se dirige a un procedimiento para fabricar un montaje de circuitos eléctricos multicapa. El procedimiento comprende las etapas de: (a) aplicar una composición de recubrimiento curable, tal como las composiciones de recubrimiento curables descritas previamente, para uno cualquiera de los sustratos descritos anteriormente, parte o todos los cuales son eléctricamente conductores, para formar un recubrimiento no curado en las mismas; (b) aplicar una capa protectora, por ejemplo cualquiera de las composiciones de capa protectora mencionadas sobre el recubrimiento no curado; (c) formar imágenes de la capa protectora en posiciones predeterminadas usando condiciones descritas anteriormente; (d) desarrollar la capa protectora usando procedimientos descritos previamente para exponer áreas predeterminadas del recubrimiento no curado; (e) usar cualquiera de los procedimientos descritos anteriormente, retirando las áreas expuestas del recubrimiento no curado para formar una vía; (f) calentar el sustrato recubierto de la etapa (e) a una temperatura y durante un tiempo suficiente par curar el recubrimiento, tal como bajo las condiciones mencionadas anteriormente;
(g)
eliminar la capa protectora restante como se describió previamente; (h) aplicar una capa de metal a todas las superficies por cualquiera de los procedimientos descritos previamente para metalización; (i) aplicar cualquiera de las composiciones de capa protectora ya mencionadas como una segunda capa protectora a la capa de metal aplicada en la etapa (h); (j) tratamiento de la segunda capa protectora por procedimientos reconocidos en la técnica como se describió anteriormente para formar un modelo predeterminado de metal subyacente expuesto; (k) atacar el metal expuesto en condiciones descritas previamente; (l) eliminar la segunda capa protectora restante por procedimientos reconocidos en la técnica como se mencionó anteriormente y (m) opcionalmente repetir las etapas
(a)
a (I) una o más veces para formar múltiples capas de modelos de circuitos eléctricos de interconexión.
Los siguientes ejemplos ilustran la invención que no se tienen que considerar como limitantes de la invención a sus detalles. A menos que se indique de otro modo, todas las partes y los porcentajes en los siguientes ejemplos, así como por la memoria descriptiva, son en peso.
Ejemplos
Preparación de aglutinante resinoso:
Ejemplo A
El siguiente Ejemplo describe la preparación de una composición de aglutinante resinoso usada en la pintura electrodepositable del Ejemplo B. Los aglutinantes resinosos se prepararon como se describe a continuación a partir de los ingredientes siguientes.
Ingredientes
Partes en peso (gramos)
Reticulante1
1.882
Dietilenglicol monobutil éter formal
108,78
EPON® 8282
755,30
Tetrabromobisfenol A
694,90
TETRONIC 150R13
0,33
Dietanolamina
51,55
Aminopropil dietanolamina
113,2
Destilado retirado
(67,66)
Ácido sulfámico
45,17
Agua desionizada
2714
Ácido láctico4
1,70
Compuesto intermedio de resina5
244,7
Gomarresina5
27,49
Agua desionizada
2875
1Agente de curado de poliisocianato preparado a partir de los siguientes ingredientes:
Ingredientes
Partes en peso (gramos)
Etanol
92,0
Propilenglicol
456,0
Poliol a
739,5
Metil isobutil cetona
476,5
Dietilenglicol monobutiléter formalb
92,8
DESMODUR LS2096c
1.320,0
Metil isobutil cetona
76,50
a Aducto de bisfenol A/óxido de etileno disponible de BASF Corporation como MACOL 98B. b Disponible de BASF Corporation como MAZON 1651.
10
5
10
15
20
25
30
c Isocianato disponible en Bayer Corporation. Los primeros cinco ingredientes se cargaron en un recipiente de reacción equipado adecuadamente con agitación. Cuando la temperatura alcanzó aproximadamente 25°C, empezó la adición de DESMODUR LS2096. Aumentó al temperatura a 105ºC momento en el que se hizo la última adición de metil isobutil cetona. Se mantuvo la
temperatura a 100ºC a medida que se controlaba la desaparición de NCO de la reacción por espectroscopia de infrarrojos, momento al que se redujo la temperatura a 80ºC. 2Diglicidil éter de bisfenol A disponible en Shell Oil and Chemical Company. 3 Tensioactivo disponible en BASF Corporation. 4 disolución acuosa al 88%. 5 Resina catiónica preparada a partir de los siguientes ingredientes:
Ingredientes
Partes en Peso (gramos)
MAZEEN 355 70a
603,34
Ácido acético
5,99
Dilaurato de dibutilestaño
0,66
Diisocianato de tolueno
87,17
Ácido sulfámico
38,79
Agua desionizada
1.289,89
aAminodiol disponible en BASF Corporation.
Se cargaron los dos primeros ingredientes a un recipiente de reacción equipado de manera adecuada y se agitó durante 10 minutos tiempo al que se añadió dilaurato de dibutilestaño. Se añadió lentamente el diisocianato de tolueno a medida que se permitía que la reacción fuera exotérmica a una temperatura de 100ºC y se mantuvo a esa temperatura hasta la desaparición de todo el NCO como se controla por espectroscopía de infrarrojos. Se solubilizó la resina así preparada con la adición de ácido sulfámico y agua desionizada con agitación. La dispersión final tenía un contenido en sólidos de resina medido de 26 por ciento en peso.
El aglutinante resinoso del Ejemplo A se preparó en general como sigue. Se añadió el reticulante a un recipiente de reacción equipado de manera adecuada. Se añadieron los siguientes cuatro ingredientes al recipiente de reacción con agitación suave y se calentó la mezcla de reacción a una temperatura de 75ºC tiempo al que se añadió la dietanolamina y se mantuvo la mezcla de reacción a esa temperatura durante un periodo de 30 minutos. La aminopropildietanolamina se añadió después y se dejó que la mezcla de reacción fuera exotérmica a 132ºC y se mantuvo a esa temperatura durante un periodo de 2 horas. Se retiró el destilado Para solubilización, se añadió el producto de reacción con agitación suave a una mezcla del ácido sulfámico, agua desionizada, disolución de ácido láctico y compuesto intermedio de resina catiónica. Después se añadió la disolución de gomarresina a la resina solubilizada, seguido por agua desionizada en dos adiciones secuenciales. Se retiró el exceso de agua y disolvente por eliminación a vacío a una temperatura de 60-65ºC. El producto de reacción final tenía un contenido en sólidos de resina medido de aproximadamente 40 por ciento en peso.
Preparación de composición de recubrimiento curable:
EJEMPLO B
El siguiente ejemplo describe la preparación de composiciones de recubrimiento electrodepositables en forma de baño de electrodeposición. Se preparó la composición como se describe a continuación a partir de los ingredientes siguientes. Todos los valores representan partes en peso en gramos.
Ingredientes
Partes en peso (gramos)
Aglutinante Ejemplo A
resinoso del 704,9
5
10
15
20
25
30
35
40
45
(continúa)
Hexilcellosolve
28,5
E62781
13,2
Agua desionizada
3.053,4
1Pasta catalítica, disponible en PPG Industries, Inc.
Se combinaron los ingredientes y se mezclaron con agitación suave. Se ultrafiltró la composición 50% y se reconstituyó con agua desionizada.
Preparación de recubrimiento dieléctrico que contiene sustrato de modelo con vías ciegas
Ejemplo 1
Preparación de sustrato recubierto de dielécrico
Se electrodepositó una capa única de perforado de metal Invar de 50 micrómetros (µm) de espesor que contenía agujeros de 200 micrómetros (µm) de diámetro situados 500 micrómetros (µm) aparte (centro a centro) en una disposición de rejilla cuadrada, suministrada por Buckbee-Mears (una división de BMC Industries, Inc.), con 9 micrómetros (µm) de cobre. Se limpió previamente el perforado Invar recubierto de cobre y se microatacó para retirar la suciedad, aceites y óxidos no deseados. Se recubrió de manera electroforética entonces el sustrato de metal con la composición del Ejemplo B de un baño de recubrimiento a 105°F (41°C) a 90 volts durante 2 minutos. Se enjuagó después el artículo recubierto con agua desionizada y se secó al aire de manera que todos los agujeros del perforado estaban desprovistos de agua. Después se calentó el sustrato recubierto a una temperatura de 250°F (120°C) durante 6 minutos para secar y retirar todo s los disolventes del recubrimiento.
Formación de Vía Ciega
Se laminó el sustrato recubierto no curado con fotocapa protectora de película seca RISTON® Special FX (disponible en E. I. Du Pont de Nemours and Company). Después se expuso el sustrato recubierto con luz ultravioleta (UV) mediante una fotoherramienta a cada lado y se expuso con disolución de desarrollo de fotocapa protectora de carbonato de potasio. Se desarrolló además el sustrato con disolución de desarrollo de fotocapa protectora Desarrollador EID-523 ELECTROIMAGE® (disponible en PPG Industries, Inc.) para retirar las áreas expuestas del recubrimiento no curado formando así vías ciegas en la capa de recubrimiento. Se retiró la fotocapa protectora de película seca con una disolución de eliminación de hidróxido de potasio y se calentó el sustrato en una estufa a 350°F (177°C) durante 30 minutos para faci litar la reticulación del recubrimiento polimérico, proporcionando un espesor de película seca de 20 micrómetros (µm) con vías ciegas de 100 micrómetros (µm) de diámetro cuando fue necesario.
Metalización del sustrato
Se calentó el núcleo de metal perforado recubierto en una estufa a 50°C durante 30 minutos para retirar cantidades traza de humedad que se podían haber absorbido durante a manipulación. Después se introdujo el sustrato inmediatamente en una cámara de vacío donde se trató con plasma con iones argón para activar la superficie de recubrimiento. Después del tratamiento con plasma, se pulverizaron 200 ángstrom (20 nm) de níquel recubierto en la superficie seguido por 3.000 ángstrom (300 nm) de cobre recubierto por pulverización. Se aumentó la capa de metal por electrodeposición de 9 micrómetros adicionales (µm) de cobre.
Modelado del sustrato
Se limpió previamente el sustrato metalizado y se microatacó para retirar la suciedad, aceites y óxidos no deseados. Se recubrió de manera electroforética el sustrato de metal con fotocapa protectora Plus ELECTROIMAGE® (disponible en PPG Industries, Inc.) de un baño de recubrimiento a 84°F (29°C) a 80 volts durante 90 seg undos. Después se enjuagó el artículo recubierto con agua desionizada y se calentó en una estufa a 250°F (120 °C) durante 6 minutos para secar y retirar todos los disolventes del recubrimiento de la fotocapa protectora para dar un espesor de película seca de 5 micrómetros (µm). Después se expuso la placa recubierto a luz ultravioleta (UV) mediante una fotoherramienta en cada lado y se desarrolló con disolución de desarrollo de fotocapa protectora Desarrollador EID523 ELECTROIMAGE®. Se atacaron las áreas de cobre expuestas con un atacante de cloruro ácido de cobre y se eliminó la fotocapa protectora restante con disolución de eliminación de fotocapa protectora Stripper EID-568 ELECTROIMAGE® (disponible en PPG Industries, Inc.), dando el artículo circuitizado.
Preparación de recubrimiento dieléctrico que contiene sustrato modelado con vías ciegas, que comprende recubrimiento de curado antes de eliminar la capa protectora
Ejemplo 2
Se preparó el sustrato y se recubrió como en el Ejemplo 1 anterior. Después de retirar las áreas expuestas de recubrimiento no curado, se calentó el sustrato recubierto en una estufa a 350°F (177°C) durante 30 mi nutos para facilitar la reticulación del recubrimiento de polímero. Después se retiró la fotocapa protectora de película seca con
5 una disolución de eliminación de hidróxido de potasio, dando una capa de dieléctrico de 20 micrómetros (µm) de espesor con vías ciegas de 100 micrómetros (µm) de diámetro cuando fue necesario. Se metalizó el sustrato recubierto curado y se modeló como se describió anteriormente en el Ejemplo 1 para dar un artículo circuitizado.
Se apreciará por los expertos en la materia que se podían hacer cambios a las realizaciones descritas anteriormente sin apartarse del amplio concepto inventivo de las mismas. Se entiende, por lo tanto, que esta invención no está
10 limitada a las realizaciones particulares descritas, pero se desea cubrir las modificaciones que estén dentro del alcance de la invención, como se define en las reivindicaciones adjuntas.

Claims (22)

  1. REIVINDICACIONES
    1. Un procedimiento para exponer áreas predeterminadas de un sustrato que comprende las siguientes etapas:
    (a)
    aplicar una composición de recubrimiento curable por electrodeposición a un sustrato, parte o todo del cual es eléctricamente conductor, para formar un recubrimiento no curado sobre el mismo;
    (b)
    aplicar una capa protectora sobre dicho recubrimiento no curado;
    (c)
    formar imágenes de dicha capa protectora en posiciones predeterminadas;
    (d)
    desarrollar dicha capa protectora para exponer áreas predeterminadas del recubrimiento no curado;
    (e)
    retirar las áreas expuestas del recubrimiento no curado; y
    (f)
    calentar el sustrato recubierto de la etapa (e) a una temperatura y durante un tiempo suficiente para curar el recubrimiento,
    en el que después de la terminación de la etapa (a), se calienta el sustrato recubierto a una temperatura y durante un tiempo suficiente como para retirar todo disolvente y/o agua de dicho recubrimiento no curado, pero insuficiente para curar el recubrimiento.
  2. 2.
    El procedimiento según la reivindicación 1, en el que las áreas expuestas del recubrimiento no curado se retiran en la etapa (e) para formar una o más vías.
  3. 3.
    El procedimiento según cualquiera de las reivindicaciones 1 ó 2, en el que el sustrato es metal.
  4. 4.
    El procedimiento según la reivindicación 3, en el que el sustrato de metal es un núcleo de metal perforado.
  5. 5.
    El procedimiento según la reivindicación 4, en el que el núcleo de metal se selecciona de hoja de cobre perforada, aleaciones de níquel-hierro y combinaciones de los mismos.
  6. 6.
    El procedimiento según la reivindicación 5, en el que el núcleo de metal es una aleación de níquel-hierro.
  7. 7.
    El procedimiento según cualquiera de las reivindicaciones 1 a 6, en el que el sustrato es una placa de circuito impreso.
  8. 8.
    El procedimiento según cualquiera de las reivindicaciones 1 a 7, que comprende además la etapa siguiente:
    (g) eliminar la capa protectora restante.
  9. 9.
    El procedimiento según la reivindicación 8, en el que la etapa (f) se realiza previamente a la etapa (g).
  10. 10.
    El procedimiento según la etapa 8, en el que la etapa (g) se realiza previamente a la etapa (f).
  11. 11.
    El procedimiento según cualquiera de las reivindicaciones 5 ó 7 a 10, en el que antes de la aplicación de la composición de recubrimiento curable en la etapa (a), se aplica una capa de metal de cobre al núcleo de metal.
  12. 12.
    El procedimiento según cualquiera de las reivindicaciones 1 a 11, en el que dicha composición de recubrimiento curable comprende:
    (a)
    una o más resinas que contienen hidrógeno activo y
    (b)
    uno o más reactivos de curado reactivos con los hidrógenos activos de (a).
  13. 13.
    El procedimiento según la reivindicación 12, en el que dicha resina que contiene hidrógeno activo comprende al menos un polímero seleccionado de un polímero de poliepóxido, un polímero acrílico, un polímero de poliéster, un polímero de uretano, un polímero a base de silicio, un polímero de poliéter, un polímero de poliurea, un polímero de vinilo, un polímero de poliamida, un polímero de poliimida, mezclas de los mismos y copolímeros de los mismos.
  14. 14.
    El procedimiento según la reivindicación 12, en el que dicho agente (b) de curado se selecciona de poliisocianatos de bloque, carbodiimidas, aziridinas, resinas epoxídicas, aminoplásticos, ésteres activos y mezclas de los mismos.
  15. 15.
    El procedimiento según cualquiera de las reivindicaciones 1 a 14, en el que las etapas (d) y (e) tienen lugar simultáneamente.
  16. 16.
    El procedimiento según cualquiera de las reivindicaciones 1 a 15, en el que la capa protectora se retira en la etapa (d) por aplicación de una disolución ácida y el recubrimiento curable se retira en la etapa (e) por aplicación de una disolución básica.
  17. 17.
    El procedimiento según cualquiera de las reivindicaciones 1 a 15, en el que la capa protectora se retira en la etapa (d) por aplicación de una disolución básica y el recubrimiento curable se retira en la etapa (e) por aplicación de una disolución ácida.
  18. 18. El procedimiento según cualquiera de las reivindicaciones 1 a 17, en el que el recubrimiento curable se retira en 5 la etapa (e) por aplicación de un disolvente orgánico.
  19. 19.
    El procedimiento según cualquiera de las reivindicaciones 1 a 18, en el que la composición de recubrimiento curada comprende un material dieléctrico.
  20. 20.
    El procedimiento según cualquiera de las reivindicaciones 8 a 19, que comprende además las etapas posteriores siguientes:
    10 (h) aplicar una capa de metal a todas las superficies;
    (i)
    aplicar una segunda capa protectora a la capa de metal aplicada en la etapa (h);
    (j)
    tratamiento de la segunda capa protectora para formar un modelo predeterminado de metal subyacente expuesto; (k) atacar dicho metal expuesto; y
    (I)
    eliminar la segunda capa protectora restante para formar un modelo de circuito eléctrico.
    15 21. El procedimiento según la reivindicación 20, en el que la capa de metal aplicada en la etapa (h) comprende cobre.
  21. 22. El procedimiento según la reivindicación 20 ó 21, en el que en la terminación de la etapa (I), las etapas (a) a (I) de dicho procedimiento se repiten una o más veces para formar múltiples capas de modelos de circuitos eléctricos de interconexión.
    20 23. Un procedimiento para fabricar un montaje de circuito eléctrico multicapa que comprende el procedimiento según la reivindicación 20.
  22. 24. El procedimiento según la reivindicación 23 que comprende además el procedimiento según cualquiera de las reivindicaciones 21 ó 22.
ES03762159T 2002-06-27 2003-06-27 Procedimiento para crear vías para montajes de circuitos. Expired - Lifetime ES2365216T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US184387 2002-06-27
US10/184,387 US6951707B2 (en) 2001-03-08 2002-06-27 Process for creating vias for circuit assemblies

Publications (1)

Publication Number Publication Date
ES2365216T3 true ES2365216T3 (es) 2011-09-26

Family

ID=29779340

Family Applications (2)

Application Number Title Priority Date Filing Date
ES03762158T Expired - Lifetime ES2377316T3 (es) 2002-06-27 2003-06-27 Tarjeta de circuito impreso de una o múltiples capas con lengüetas de ruptura alargadas y procedimiento de fabricación de la misma
ES03762159T Expired - Lifetime ES2365216T3 (es) 2002-06-27 2003-06-27 Procedimiento para crear vías para montajes de circuitos.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
ES03762158T Expired - Lifetime ES2377316T3 (es) 2002-06-27 2003-06-27 Tarjeta de circuito impreso de una o múltiples capas con lengüetas de ruptura alargadas y procedimiento de fabricación de la misma

Country Status (11)

Country Link
US (3) US6951707B2 (es)
EP (1) EP1523869B1 (es)
JP (2) JP4085087B2 (es)
KR (2) KR100852027B1 (es)
CN (1) CN100536640C (es)
AU (1) AU2003251631A1 (es)
ES (2) ES2377316T3 (es)
HK (1) HK1081380A1 (es)
MY (1) MY136834A (es)
TW (1) TWI224488B (es)
WO (1) WO2004004433A1 (es)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
JP4394432B2 (ja) * 2003-12-15 2010-01-06 日東電工株式会社 配線回路基板保持シートの製造方法
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) * 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20060141143A1 (en) * 2004-12-17 2006-06-29 J Mccollum Gregory Method for creating circuit assemblies
CA2591095A1 (en) * 2004-12-17 2006-06-22 Ppg Industries Ohio, Inc. Method for creating circuit assemblies
JP4686218B2 (ja) * 2005-03-11 2011-05-25 矢崎総業株式会社 メタルコア基板及びこれを利用した車載システム
US20060231198A1 (en) * 2005-03-15 2006-10-19 Vasoya Kalu K Manufacturing process: how to construct constraining core material into printed wiring board
KR100738055B1 (ko) * 2005-05-18 2007-07-12 삼성에스디아이 주식회사 전자소자의 적층 형성 방법 및 이를 이용한 fed의제조방법
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
CN101026936B (zh) * 2006-12-30 2011-03-16 华为技术有限公司 一种印刷电路板按键焊盘盘中孔的开孔方法及其按键焊盘
US8299317B2 (en) * 2007-03-29 2012-10-30 Kimberly-Clark Worldwide, Inc. Absorbent articles with external access to internal conductors
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US20090173524A1 (en) * 2008-01-07 2009-07-09 Tyco Electronics Corporation Dual density printed circuit board isolation planes and method of manufacture thereof
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board
US7826222B2 (en) * 2008-07-03 2010-11-02 Juniper Networks, Inc. Front-to-back cooling system for modular systems with orthogonal midplane configuration
US8828152B2 (en) * 2008-07-31 2014-09-09 Ppg Industries Ohio, Inc. Passivated metal core substrate and process for preparing the same
US20100260940A1 (en) * 2009-04-08 2010-10-14 Mccown James Charles System and method for depositing metallic coatings on substrates using removable masking materials
EP2309521B1 (de) * 2009-09-25 2013-02-27 Arcus Elektrotechnik Alois Schiffmann GmbH Widerstandsbaugruppe
US8223498B2 (en) * 2009-11-11 2012-07-17 Juniper Networks, Inc. Thermal interface members for removable electronic devices
US20120196039A1 (en) * 2011-01-31 2012-08-02 Camtek Ltd. Method for enhancing metallization in selective deposition processes
JP5644716B2 (ja) * 2011-08-17 2014-12-24 日立金属株式会社 接着フィルム及びフラットケーブル
WO2013129982A1 (en) * 2012-03-01 2013-09-06 Autoliv Development Ab An electronic unit with a pcb and two housing parts
KR20150013634A (ko) * 2012-05-30 2015-02-05 후루카와 덴키 고교 가부시키가이샤 메탈 코어 기판, 메탈 코어 기판의 제조방법, 및 이들에 이용되는 코어판
EP3000177A4 (en) * 2013-05-23 2016-12-28 Rapid Diagnostek Inc INTERCONNECTION DEVICE AND MODULE USING THE SAME
EP3011810A4 (en) * 2013-06-21 2017-04-05 Sanmina Corporation Method of forming a laminate structure having a plated through-hole using a removable cover layer
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US9958496B2 (en) 2015-08-28 2018-05-01 Oracle International Corporation Layer-layer registration coupon for printed circuit boards
CN108054272B (zh) * 2017-08-29 2021-02-19 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
KR102483624B1 (ko) * 2018-01-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
CN110996494B (zh) * 2019-12-19 2024-06-04 北京比特大陆科技有限公司 电路板和具有其的服务器
CN118147641B (zh) * 2024-03-22 2024-09-20 温州豪臣汽车部件有限公司 一种迎宾踏板的制作工艺

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1546840C3 (de) 1965-02-27 1975-05-22 Basf Ag, 6700 Ludwigshafen Verfahren zum Herstellen von Überzügen
US3296099A (en) * 1966-05-16 1967-01-03 Western Electric Co Method of making printed circuits
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) * 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) * 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) * 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) * 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) * 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
BE785937A (fr) 1971-07-08 1973-01-08 Sandoz Sa Nouveaux derives de la quinazoline, leur preparation et leur application comme medicaments
US3738835A (en) * 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) * 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) * 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) * 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) * 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) * 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) * 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
DE2707405C3 (de) 1976-07-19 1987-12-03 Vianova Kunstharz Ag, Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) * 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) * 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4303715A (en) 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
US4343885A (en) * 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) * 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
CA1143498A (en) 1978-12-11 1983-03-22 Petrus G. Kooymans Thermosetting resinous binder compositions, their preparation, and use as coating materials
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
US4378264A (en) * 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
US4419467A (en) * 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) * 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) * 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US5250164A (en) * 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
US4435559A (en) * 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
JPS60158764A (ja) 1984-01-27 1985-08-20 Fujitsu Ltd 電話機用電源回路
JPH0680894B2 (ja) 1984-07-17 1994-10-12 三菱電機株式会社 金属コアプリント基板の製造方法
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) * 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
EP0264105A3 (en) 1986-10-17 1988-07-27 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
US4916260A (en) 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) * 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
JPH02241089A (ja) 1989-03-15 1990-09-25 Fujitsu Ltd 銅板内蔵多層プリント基板の製造方法
EP0433720A3 (en) * 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) * 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH04355990A (ja) * 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
JPH0471285U (es) 1990-11-02 1992-06-24
WO1992017994A1 (en) * 1991-04-01 1992-10-15 Filial Vsesojuznogo Nauchno-Issledovatelskogo Instituta Elektromekhaniki Multilayer printed circuit board and method of manufacture
KR940007461B1 (ko) * 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5227008A (en) * 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
US5555317A (en) * 1992-08-18 1996-09-10 Eastman Kodak Company Supervised training augmented polynomial method and apparatus for character recognition
JPH06268378A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5455872A (en) * 1993-04-26 1995-10-03 International Business Machines Corporation System and method for enhanced character recogngition accuracy by adaptive probability weighting
US5812697A (en) * 1994-06-10 1998-09-22 Nippon Steel Corporation Method and apparatus for recognizing hand-written characters using a weighting dictionary
US5600035A (en) * 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US6303230B1 (en) * 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
JPH08288660A (ja) 1995-04-12 1996-11-01 Nippon Avionics Co Ltd 多層メタルコアプリント配線板
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) * 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JP3339387B2 (ja) * 1997-11-07 2002-10-28 日立電線株式会社 Tab用テープの製造方法
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
JPH11233904A (ja) 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) * 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
US6879718B2 (en) * 2001-11-06 2005-04-12 Microsoft Corp. Efficient method and system for determining parameters in computerized recognition

Also Published As

Publication number Publication date
AU2003251631A1 (en) 2004-01-19
KR20050006297A (ko) 2005-01-15
EP1523869B1 (en) 2011-06-01
US8141245B2 (en) 2012-03-27
US20040001325A1 (en) 2004-01-01
US20090101274A1 (en) 2009-04-23
TWI224488B (en) 2004-11-21
US20040000427A1 (en) 2004-01-01
JP2007251207A (ja) 2007-09-27
US6844504B2 (en) 2005-01-18
ES2377316T3 (es) 2012-03-26
KR100711334B1 (ko) 2007-04-27
CN100536640C (zh) 2009-09-02
WO2004004433A1 (en) 2004-01-08
KR100852027B1 (ko) 2008-08-13
TW200407061A (en) 2004-05-01
CN1672474A (zh) 2005-09-21
JP2005531161A (ja) 2005-10-13
JP4085087B2 (ja) 2008-04-30
HK1081380A1 (en) 2006-05-12
US6951707B2 (en) 2005-10-04
KR20050006302A (ko) 2005-01-15
EP1523869A1 (en) 2005-04-20
MY136834A (en) 2008-11-28

Similar Documents

Publication Publication Date Title
ES2365216T3 (es) Procedimiento para crear vías para montajes de circuitos.
ES2311732T3 (es) Composiciones de revestimiento para electrodeposicion dielectrica utilizadas para revestir un sustrato y procedimiento para formar un revestimiento dielectrico.
JP2011097123A (ja) 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス
TWI393507B (zh) 具有在一導孔內之導電核上之電沉積塗層的電路板及其製造方法
JP2010118708A (ja) ポリマー基板にホールをつくるためのプロセス
KR100718393B1 (ko) 다층 회로 에셈블리 및 이것의 제조방법