KR20050006302A - 회로 조립체에 바이어를 형성하는 방법 - Google Patents

회로 조립체에 바이어를 형성하는 방법 Download PDF

Info

Publication number
KR20050006302A
KR20050006302A KR10-2004-7021342A KR20047021342A KR20050006302A KR 20050006302 A KR20050006302 A KR 20050006302A KR 20047021342 A KR20047021342 A KR 20047021342A KR 20050006302 A KR20050006302 A KR 20050006302A
Authority
KR
South Korea
Prior art keywords
applying
coating
resist
coating composition
substrate
Prior art date
Application number
KR10-2004-7021342A
Other languages
English (en)
Other versions
KR100852027B1 (ko
Inventor
왕알란이
올손케빈씨
Original Assignee
피피지 인더스트리즈 오하이오 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피피지 인더스트리즈 오하이오 인코포레이티드 filed Critical 피피지 인더스트리즈 오하이오 인코포레이티드
Publication of KR20050006302A publication Critical patent/KR20050006302A/ko
Application granted granted Critical
Publication of KR100852027B1 publication Critical patent/KR100852027B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(a) 일부 또는 전체가 전도성인 기판에 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고; (b) 비경화 코팅 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고; (e) 비경화 코팅의 노출 영역을 제거하고; (f) 단계 (e)의 코팅 기판을 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 가열하는 단계를 포함하는, 회로 조립체에 바이어를 형성하는 방법이 제공된다. 회로 조립체를 제조하는 방법도 또한 개시된다.

Description

회로 조립체에 바이어를 형성하는 방법{PROCESS FOR CREATING VIAS FOR CIRCUIT ASSEMBLIES}
전기 부품, 예를 들면, 저항기, 트랜지스터 및 축전기는 통상적으로 인쇄회로기판과 같은 회로 패널 구조물위에 장착된다. 회로 패널은 통상적으로 전기 전도체가 시트의 편평한 주 표면위에 또는 양쪽 주 표면위에 배치된 유전체 물질의 일반적으로 편평한 시트를 포함한다. 전도체는 통상적으로 구리와 같은 금속 재료로부터 제조되며 판에 장착된 전기 부품들을 상호연결시키는 역할을 한다. 전도체가 패널의 양쪽 주 표면위에 배치되는 경우, 패널은 반대쪽 표면상의 전도체를 상호연결하기 위해 유전층 중에 관통 홀(through hole)(또는 "관통 바이어(through via)")을 연장시키는 바이어 전도체를 가질 수 있다. 지금까지는 적층물중 인접 패널의 서로 마주보는 표면들 위의 전도체들을 분리하는 유전체 물질의 추가 층을 갖는 다중 적층된 회로 패널이 혼입된 다층 회로 패널 조립체가 제조되었다. 상기다층 조립체는 통상적으로 필요한 전기적 상호연결을 제공하기 위해 필요한 대로 적층물중의 다양한 회로 패널 상의 전도체들 사이로 연장되는 상호연결부를 포함한다.
마이크로전자 회로 패키지에서, 회로 및 유니트는 증가하는 스케일의 패키징 레벨에 제조된다. 일반적으로, 최소 스케일 패키징 레벨은 전형적으로 다중 마이크로회로 및/또는 다른 부품들을 구비한 반도체 칩이다. 상기 칩은 통상적으로 세라믹, 실리콘 등으로부터 제조된다. 다층 기판을 포함하는 중간 패키지 레벨(즉, "칩 캐리어")에 의해 상기 칩에 많은 마이크로전자 회로를 구비한 다수의 소-스케일 칩이 부착될 수 있다. 유사하게, 상기 중간 패키지 레벨은 자체로 보다 큰 스케일 회로 카드, 마더보드 등에 부착될 수 있다. 중간 패키지 레벨은 구조 지지, 보다 작은 스케일 마이크로회로 및 회로의 더 큰 스케일 판으로의 변역 집적, 및 회로 조립체로부터의 열의 소산을 포함하여, 전체 회로 조립체에서 여러 목적으로 작용한다. 통상적인 중간 패키지 레벨에 사용되는 기판으로는 다양한 물질, 예를 들면, 세라믹, 유리섬유 강화 폴리에폭사이드 및 폴리이미드가 포함되었다.
전술한 기판은 회로 조립체에 구조 지지를 제공하기에 충분한 강성을 제공하면서, 전형적으로 그에 부착될 마이크로전자 칩과 훨씬 상이한 열 팽창 계수를 갖는다. 그 결과, 반복 사용후 회로 조립체의 고장은 조립체의 층들 사이의 접착 접속부의 고장으로 인한 위험인자이다.
유사하게, 기판에 사용되는 유전체 물질은 등각성(conformality), 난연성 및 양립가능한 열 팽창성을 포함하여 여러 필요조건들을 충족시켜야 한다. 통상적인유전체 물질로는, 예를 들면, 폴리이미드, 폴리에폭사이드, 페놀 및 플루오로카본이 포함된다. 이들 중합체 유전체들은 전형적으로 인접 층들보다 훨씬 더 높은 열 팽창 계수를 갖는다.
고밀도의 복합 상호연결부를 제공하는 회로 패널 구조물에 대한 요구가 증가되어 왔다. 상기 요구는 다층 회로 패널 구조물에 의해 해결될 수 있으나, 상기 다층 회로 조립체의 제조는 심각한 단점들을 나타내었다. 제조시 일반적인 어려움은 회로의 증가하는 층을 적용할 때 유전체 층을 천공하여 홀 및 바이어를 정렬시키는 것이다. 레이저 천공이 바이어를 형성하는 가장 통상적인 방법으로, 이 방법은 상기 회로 조립체의 제조에 상당한 비용을 부가할 수 있다.
일반적으로, 다층 패널은 적절한 전도체를 포함하는 개별적인 양면 회로 패널을 제공함으로써 제조된다. 그 다음, 상기 패널은, 각 쌍의 인접 패널들 사이에 배치된, 통상적으로 "프리프레그"로 불리는 비경화되거나 부분 경화된 유전체 물질의 하나 이상의 층과 서로 교대로 적층된다. 상기 적층물은 통상적으로 열 및 압력 하에 경화되어 단일 덩어리를 형성한다. 경화후에, 전형적으로 상이한 판들 사이의 전기 접속부가 필요한 위치에서 적층물을 통과하여 홀이 천공된다. 이어서, 통상적으로 홀의 내부를 도금하여 도금된 관통 바이어를 형성함으로써, 생성된 홀 또는 "관통 바이어"를 전기 전도성 물질로 코팅 또는 충전한다. 높은 깊이 대 직경 비를 갖는 홀을 천공하는 것은 어려우므로, 상기 조립체에 사용되는 홀은 비교적 커야하며 조립체에서 많은 공간을 낭비한다.
회로 층을 서로의 위에 적층하는 용도에서, 유전체 물질은 전형적으로 회로화된 층들을 분리시킨다. 회로 조립체 제조에 전형적으로 사용되는 중합체 유전체 물질은 열가소성 또는 열경화성 중합체이다. 열경화 물질은 전형적으로 먼저 경화되어 등각성 코팅을 형성한다. 등각성으로 코팅된 기판은 천공 기판에 합치되는 관통 홀을 함유할 수 있지만, 블라인드 바이어는 전형적으로 천공에 의해, 예를 들어, 레이저에 의해 형성된다.
미국 특허 제 6,266,874 B1 호는 전도성 기판 또는 "코어"를 제공하고; 전도성 코어상의 선택된 위치에 레지스트를 제공하고; 레지스트로 덮인 위치를 제외하고 전도성 코어상에 비경화 유전체 물질을 전기영동에 의해 침착시킴으로써 마이크로전자 부품을 제조하는 방법을 개시하고 있다. 상기 참조문헌은 전기영동에 의해 침착된 물질이 당해 분야에 공지되고 상업적으로 시판되는 양이온성 아크릴- 또는 양이온성 에폭시-기재 조성물일 수 있음을 시사한다. 그 다음, 전기영동에 의해 침착된 물질을 경화시켜 등각성 유전층을 형성하고, 유전층이 레지스트로 덮인 위치에서 전도성 코어까지 연장되는 개구부를 갖도록 레지스트를 제거한다. 상기와 같이 형성되고 코팅된 기판 또는 "코어"까지 연장되는 홀은 통상적으로 "블라인드 바이어(blind via)"로 지칭된다. 한 태양에서, 구조적 전도성 요소는 한쪽 주 표면에서 반대쪽 주 표면으로 연장되는 연속 관통 홀 또는 "관통 바이어"를 함유하는 금속 시트이다. 유전체 물질을 전기영동에 의해 적용하는 경우, 유전체 물질은 전도성 요소의 표면 및 홀의 벽 위에 균일한 두께로 침착된다. 그러나, 상기 참조문헌에 제시된 전기영동에 의해 침착된 유전체 물질은 가연성일 수 있으므로, 전형적인 난연성 필요조건을 충족시키지 못한다. 또한, 상기 방법은 이어지는 회로화 층위에는 사용될 수 없다.
미국 특허 제 5,224,265 호 및 제 5,232,548 호는 회로 조립체에 사용하기 위한 다층 박막 배선 구조물의 제조 방법을 개시하고 있다. 코어 기판에 적용된 유전체는 바람직하게는 적층에 의해 적용된, 완전 경화되고 어닐링된 열가소성 중합체, 예를 들어, 폴리테트라플루오로에틸렌, 폴리설폰 또는 폴리이미드-실록세인인 것이 바람직하다.
미국 특허 제 5,153,986 호는 다층 회로기판용 금속 코어층의 제조 방법을 개시하고 있다. 적당한 유전체로는 열 처리가능한 증착성 등각성 중합체 코팅이 포함된다. 상기 방법은 천공 금속 코어를 사용하여 코팅된 관통 홀을 제공하지만, 열 처리가능한 중합체는 블라인드 바이어를 형성하기 위한 레이저 천공 전에 경화된다.
유럽 특허 공개공보 EP 0 573 053 호는 광경화성 및 열경화성 코팅 조성물 및 상기 조성물을 이용하여 솔더 레지스트 패턴을 형성하는 방법을 기술하고 있다. 수용성 조성물은 카복실산으로 가용화된 3급 아민기, 및 광반응성 에틸렌형 불포화기를 포함하는 에폭시 수지를 포함한다. 상기 조성물은 인쇄회로기판에 적용되고 건조되므로 가용화 카복실산이 에폭시기의 일부와 반응하게 된다. 이어서, 코팅을 포토마스크를 통해 화학 방사선에 노출시킨다. 노출 부분은 불용성이 되며, 남은 코팅은 묽은 산 용액에 의해 용해되어 버린다. 이어서, 남은 패턴을 열 경화시켜 아민이 남은 에폭시기와 반응하게 된다. 그러나, 상기 방법은 매우 특정한 부류의 아민-작용성 에폭시 중합체로 한정된다.
공개된 미국 특허출원 US 2002/0004982 A1 호는 하부의 전도성 층에 "할로잉(haloing)"을 발생하지 않고 블라인드 바이어를 형성하는 방법을 기술하고 있다. 상기 방법은 기판의 한쪽 주표면 위에 절연층을 적용하여 절연층에 기판까지 이르는 홀을 제공한 다음 절연층을 열 경화시킨다. 홀은 광-에칭 또는 레이저 천공에 의해 형성된다. 열 산화된 금속을 환원시킨 후, 상기 공정을 다른쪽 주표면 위에서 반복한다. 다층 양면 배선판의 제조시, 생산 효율은 시장 경쟁에서 중요하다. 주표면의 연속적 처리는 생산 단계의 수를 효과적으로 배가시켜 효율 및 수율을 감소시킨다.
중간 패키지 레벨의 회로화는 통상적으로 금속화 기판에 양성 또는 음성 포토레지스트(이하에서, 총칭적으로 "레지스트"로 언급함)를 적용한 후 노출, 현상, 에칭 및 스트리핑에 의해 목적하는 회로 패턴을 수득함으로써 수행된다. 레지스트 조성물은 전형적으로, 예를 들면, 적층, 회전 코팅, 전착, 롤 코팅, 스크린 인쇄, 커튼 또는 침지 기술에 의해 적용된다. 상기와 같이 적용된 레지스트 층은 5 내지 50㎛의 두께를 가질 수 있다.
앞에서 언급한 기판 이외에, 중간 패키지 레벨에 통상적인 기판은 미국 특허 제 5,153,986 호에 개시된 바와 같은 고체 금속 시트를 또한 포함할 수 있다. 상기 고체 구조물은 회로 조립체의 제조시 정렬 목적으로 관통 바이어를 제공하기 위해 천공되어야 한다.
선행 기술의 방법들에 비추어, 당해 분야에 선행 기술의 회로 조립체의 단점을 해결하는, 고밀도의 복합 상호연결부를 제공하는 다층 회로 패널 구조물에 대한요구가 잔존한다.
발명의 요약
한 태양에서, 본 발명은 기판의 예정된 영역을 노출시키는 방법에 관한 것이다. 상기 방법은 (a) 일부 또는 전체가 전도성인 기판에 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고; (b) 비경화 코팅 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고; (e) 비경화 코팅의 노출 영역을 제거하고; (f) 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 코팅 기판을 가열하는 단계를 포함한다.
또 다른 태양으로, 본 발명은 하기의 단계를 포함하는, 다층 전기 회로 조립체의 제조 방법에 관한 것이다: (a) 일부 또는 전체가 전도성인 기판에 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고; (b) 비경화 코팅 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고; (e) 비경화 코팅의 노출 영역을 제거하여 바이어를 형성하고; (f) 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 코팅 기판을 가열하고; (g) 잔류하는 레지스트를 스트리핑하고; (h) 모든 표면에 금속층을 적용하고; (i) 단계 (h)에서 적용된 금속층에 제 2 레지스트를 적용하고; (j) 제 2 레지스트를 처리하여 노출된 하부 금속의 예정된 패턴을 형성하고; (k) 노출된 금속을 에칭하고; (l) 잔류하는 제 2 레지스트를 스트리핑하고; (m) 선택적으로, 단계 (a) 내지 (l)을 1회 이상 반복하여 전기 회로 패턴을 상호연결하는 다중 층을 형성하는 단계.
본 발명은 또한 각각의 전술한 방법에 의해 제조된 코팅 기판 및 회로 조립체에 관한 것이다.
본 발명은 바이어(via)를 형성하는 방법 및 다층 전기 회로 조립체를 제조하는 방법에 관한 것이다.
작업 실시예 이외에서, 또는 달리 언급되는 경우에, 명세서 및 청구의 범위에 사용된 성분의 양, 반응 조건 등을 나타내는 모든 숫자는 모든 경우에서 "약"이란 용어로 조절되는 것으로 이해해야 한다. 따라서, 그와 달리 언급되지 않는 한, 하기의 명세서 및 첨부된 청구의 범위에 나타낸 수치상의 파라미터는 본 발명에 의해 수득하고자 하는 목적하는 성질에 따라 달라질 수 있는 근사치이다. 아무튼, 청구의 범위의 범주에 등가의 원칙을 적용하는 것을 제한하려는 것이 아니라, 각각의 수치상의 파라미터는 적어도 기록된 유효숫자 자리수의 숫자에 비추어 통상적인 반올림 기술을 적용함으로써 분석되어야 한다.
본 발명의 광범위한 범주를 나타내는 수치상의 범위 및 파라미터가 근사치임에도 불구하고, 특정 실시예에 나타낸 수치는 가능한 한 정확하게 기록된 것이다. 그러나, 임의의 수치는 본래 그 각각의 시험 측정치에서 발견된 표준 편차로부터 필수적으로 야기되는 특정 오차를 포함한다.
또한, 본원에 인용된 임의의 수치 범위는 그에 포함된 모든 하부-범위를 포함하는 것임을 주지해야 한다. 예를 들면, "1 내지 10"의 범위는 1의 인용된 최소값과 10의 인용된 최대값을 포함하여, 즉 1 이상의 최소값 및 10 이하의 최소값을 갖는 그 사이의 모든 하부-범위를 포함하는 것이다.
앞에서 언급한 바와 같이, 한 태양에서, 본 발명은 기판의 예정된 영역을 노출시키는 방법에 관한 것이다. 상기 방법은 (a) 일부 또는 전체가 전도성인 기판에 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고; (b) 비경화 코팅 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고; (e) 비경화 코팅의 노출 영역을 제거하고; (f) 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 코팅 기판을 가열하는 단계를 포함한다. 선택적으로, 상기 방법은 잔류 레지스트를 스트리핑하는 단계 (g)를 추가로 포함한다.
기판 또는 코어는 다양한 기판을 포함할 수 있으나, 기판의 적어도 일부는 전도성이다. 한 태양에서, 기판은 전도성 기판, 특히 금속 기판, 예를 들면, 미처리되거나 아연도금된 스틸, 알루미늄, 구리, 금, 니켈, 마그네슘 또는 그의 합금, 및 전도성 탄소 코팅된 물질일 수 있다. 또 다른 태양에서, 기판은 전도성인 부분 및 전도성이 아닌 부분, 예를 들면, 인쇄회로기판을 포함할 수 있다. 적어도 부분적으로 전도성인 기판은 2개의 주 표면 및 에지를 가지며, 25 내지 100㎛, 전형적으로는 15 내지 20㎛ 범위의 두께를 가질 수 있다. 다층 인쇄회로기판의 경우, 두께는 더 클 수 있다. 당해 분야에 공지된 어떤 인쇄회로기판도 본 발명에 적합할 것이다.
본 발명의 방법에 있어서, 바이어를 형성하는 것은 관통 접속부를 제공하기위한 "관통 바이어"의 형성(즉, 한쪽 주 표면으로부터 다른 쪽 주 표면까지 기판을 통과하여 연장되는 홀의 형성), 및 예를 들면, 접지 또는 전원까지 전기 접속부를 제공하기 위한 "블라인드 바이어"의 형성(즉, 적용된 코팅은 통과하지만 하부의 기판 또는 인접한 미리 적용된 금속층을 통과하지는 않고 상기 기판 또는 금속층까지만 연장되는 홀의 형성)을 포함하는 것임을 주지해야 한다. 또한, 본 발명에 있어서, "기판을 통과하여" 연장되는 바이어의 형성은 관통 바이어의 형성만을 포함하는 것이다. 마찬가지로, "기판까지" 연장되는 바이어의 형성은 블라인드 바이어의 형성만을 포함하는 것이다.
본 발명의 특정 태양에서, 기판은 천공 구리박, 철-니켈 합금 또는 그의 혼합물로부터 선택된 금속 기판이다. 본 발명의 한 태양에서, 기판은 약 64중량%의 철 및 36중량%의 니켈을 포함하는, 인바르(INVAR)(프랑스 파리 루이 드 리볼리 168 소재의 임피 에스.에이.(Imphy S.A.)의 상표)로서 상업적으로 시판하는 철-니켈 합금을 포함한다. 상기 합금은 칩의 제조에 전형적으로 사용되는 실리콘 재료에 필적하는 낮은 열 팽창 계수를 갖는다. 이러한 성질은 정상 사용시 열 순환으로 인해 칩 스케일 패키지의 연속적으로 더 크거나 더 작은 스케일 층들 사이의 접착 접속부의 고장을 방지하는데 바람직하다. 철-니켈 합금을 금속 기판으로 사용하는 경우, 최적의 전도도를 제공하기 위해 금속층, 통상적으로 구리 층을 전형적으로 철-니켈 합금 기판의 모든 표면에 적용한다. 상기 금속층은 통상적인 방법에 의해, 예를 들면, 전기도금, 금속 증착 또는 무전해 도금에 의해 적용될 수 있으며, 전형적으로 1 내지 10㎛의 두께를 갖는다.
"천공 금속 코어"는 규칙적인 간격으로 이격된 다수의 홀 또는 바이어를 갖는 메쉬 시트를 의미한다. 홀의 직경은 통상적으로 약 200㎛이지만 필요에 따라 더 크거나 더 작을 수 있는데, 단, 상기 직경은 홀이 폐쇄되지 않고 본 발명의 방법으로 적용된 층을 모두 수용할 정도로 충분히 커야 한다. 홀의 중심 대 중심 간격은 전형적으로 약 500㎛이지만, 마찬가지로 필요에 따라 더 크거나 더 작을 수 있다. 바이어 밀도는 500 내지 10,000홀/in2(77.5 내지 1,550홀/㎝2)의 범위일 수 있다.
본 발명의 또 다른 태양에서, 기판은 인쇄회로기판이다. 인쇄회로기판은 하나 이상의 전도성 영역을 포함한다면 어떤 인쇄회로기판도 될 수 있다. 인쇄회로기판은 한쪽 또는 양쪽 주 표면상에 전도성 영역을 포함할 수 있다. 인쇄회로기판은 관통 홀 또는 바이어를 포함하거나 포함하지 않는다.
기판에는 하기에 기술하는 임의의 경화성 코팅 조성물과 같은 경화성 코팅 조성물을 적용한다. 코팅 조성물은 기판중의 및/또는 기판을 통과하는 임의의 바이어 내부의 표면을 포함하여, 기판 위 모든 표면상에 코팅이 형성되도록 적용된다. 본 발명에 필수적인 것은 아니지만, 경화성 코팅 조성물에 의한 바이어 폐쇄가 일어날 수 있다. 한 태양에서, 기판의 예정된 영역을 차폐하여 코팅이 차폐 영역에 적용되는 것을 방지할 수 있다. 이들 영역은 바이어만큼 작을 수 있지만, 전형적으로는 바이어보다 크며(즉, 400㎛보다 크다), 완성 제품에서 목적하는 접속부를 제공하기에 충분한 크기의 비코팅 영역을 제공하기 위해 필요한 만큼 클 수 있다. "경화성"이란 조성물이 비경화되고, 사용되는 코팅 조성물에 특정한 주어진 온도 범위 및 시간 내에서 열경화될 수 있음을 의미한다. 본원에서 사용된 바와 같이, "열경화"되는 물질은 가열시 비가역적으로 고형화되거나 "응고"되는 것을 의미한다. 열경화 물질은 형성된 가교결합 망상조직을 갖는다. 본원에서 사용된 바와 같이, 중합체 물질이 적어도 부분적으로 중합체 망상조직을 형성하는 경우, 중합체 물질은 "가교결합"된다. 당해 분야에 숙련된 자라면 가교결합의 존재 및 정도(가교결합 밀도)를 다양한 방법에 의해, 예를 들면, 질소하에 수행되는 TA 인스트루먼츠 DMA 2980 분석기를 사용한 동기계적 열 분석(DMTA)에 의해 측정할 수 있음을 인지할 것이다. 상기 방법은 코팅 또는 중합체의 유리 필름의 유리 전이 온도 및 가교결합 밀도를 측정한다. 경화된 물질의 상기 물리적 성질은 가교결합된 망상조직의 구조와 관련된다. 전형적으로, 경화성 코팅 조성물은 제품의 정상적인 취급에 사용되는 온도, 통상적으로는 주위 온도에서의 열경화에 안정하지만, 하기에 더 기술하는 승온에서는 열경화될 수 있다. 본 발명에 있어서, "비경화"는 코팅 조성물이 액체, 예를 들면, 산성 용액, 염기성 용액 또는 유기 용매에서의 용해도 수준을 유지함을 의미한다. "염기성 용액"은 pH가 7보다 큰 용액을 의미한다. "산성 용액"은 pH가 7 미만인 용액을 의미한다.
경화성 코팅 조성물은 코팅 분야에 공지된 다양한 방법 중 임의의 방법에 의해 적용할 수 있다. 상기 방법의 예로는 전착, 스크린 인쇄, 커튼 코팅, 롤 코팅, 침지 코팅 기술, 분무 코팅 및 회전 코팅이 포함되나, 이로 한정되지는 않는다. 당해 분야에 숙련된 자라면 적용 방법으로서 전착은 실질적으로 전체 표면상에서전도성인 기판에만 적합할 것임을 인지할 것이다.
기판에 적용되는 코팅 조성물은 코팅 분야에 숙련된 자에게 공지된 임의의 다양한 경화성 코팅 조성물을 포함할 수 있으나, 단, 조성물은 열경화성이다. 특정 태양으로, 경화성 코팅 조성물은 (a) 하나 이상의 활성 수소-함유 수지, 및 (b) 상기 (a)의 활성 수소와 반응성인 하나 이상의 경화 시약을 포함한다. 다양한 활성 수소-함유 수지 물질이 본 발명에 사용하기에 적합하나, 단, 상기 수지는 산성 용액, 염기성 용액 또는 유기 용매에서 어느 정도의 용해도를 가져야 한다. 상기 수지의 비제한 예로는 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 우레탄 중합체, 실리콘 기재 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체가 포함된다. 본원에서 사용된 바와 같이, "실리콘-기재 중합체"는 주쇄에 하나 이상의 -SiO- 단위를 포함하는 중합체를 의미한다. 상기 실리콘-기재 중합체로는 하이브리드 중합체, 예를 들면, 주쇄에 하나 이상의 -SiO- 단위를 갖는 유기 중합체 블록을 포함하는 중합체들이 포함될 수 있다. 상기 수지는 산성 또는 염기성 용액에서의 용해도를 부가하는 작용기, 예를 들면, 이온기 또는 이온기를 형성할 수 있는 기를 추가로 포함할 수 있다. 상기 작용기의 비제한 예로는 아민, 아민염 및 카복실산이 포함된다. 특히 적합한 전착성 조성물의 예는 계류중인 특허출원 에 기술된 바와 같은 할로겐화 이온염 기-함유 수지이다. 본 발명의 방법에 사용되는 코팅 조성물에 사용하기에 적합한 수지는 전형적으로 광경화성이 아님을 주지해야 한다. 본원에서 사용된 바와 같이, "중합체"란 용어는 올리고머, 및 단독중합체와 공중합체 둘 다를 말함을 의미한다.
활성 수소-함유 수지 (a)는 전형적으로 하나 이상의 경화제 (b)와 함께 사용된다. 적합한 경화제는 수지 성분 (a)의 활성 수소와 반응성인 기를 포함하는 것들이다. 상기 경화제로는 차단된 폴리아이소사이아네이트, 카보디이미드, 아지리딘, 에폭시, 아미노플라스트, 활성 에스터, 및 그의 혼합물이 포함되나, 이로 한정되지는 않는다. 본원에서 사용된 바와 같이, "활성 에스터"는 미국 특허 제 4,352,842 및 4,332,711 호에 기술된 바와 같이, 분자당 하나보다 많은 β-하이드록실 에스터기를 갖는 폴리카복실산의 비-산성 폴리에스터를 의미한다.
가교결합제 (b)의 혼합물도 또한 사용할 수 있다. 한 태양에서, 상이한 온도에서 경화되는 두 개의 가교결합제를 사용할 수 있다. 하나의 가교결합제는 바이어 형성을 유도하는 단계에 앞서 주위 온도에서 부분 경화를 야기하여 필름에 어느 정도의 보전성을 제공하지만, 코팅 조성물이 산성, 염기성 또는 유기 용액에 용해되도록 한다. 제 2의 가교결합제는 실질적으로 더 높은 온도에서 별도의 단계에서 경화를 완료하여, 코팅 조성물을 가공하기 어렵게 만들 수 있다.
한 태양에서, 경화제 (b)는 아미노플라스트 수지를 포함한다. 적당한 아미노플라스트는 당해 분야에 통상의 기술을 가진 자들에게 공지되어 있다. 아미노플라스트는 알데하이드와 아민 또는 아마이드와의 축합 반응으로부터 수득할 수 있다. 아민 또는 아마이드의 비제한 예로는 멜라민, 유레아 또는 벤조구아나민이 포함된다. 폼알데하이드를 가장 흔히 사용하지만, 아세트알데하이드, 크로톤알데하이드 및 벤즈알데하이드와 같은 다른 알데하이드도 사용할 수 있다. 아미노플라스트는 이미노 및 메틸올기를 함유하며, 특정 경우에, 적어도 일부의 메틸올기는 알콜에 의해 에테르화되어 경화 반응을 변화시킬 수 있다. 아미노플라스트의 비제한 예로는 멜라민-, 유레아- 또는 벤조구아나민-폼알데하이드 축합물이 포함되며, 특정 경우에 단량체성이고, 1 내지 4개의 탄소원자를 함유하는 하나 이상의 알콜로 적어도 부분적으로 에테르화된다. 적당한 아미노플라스트 수지의 비제한 예는 사이테크 인더스트리즈, 인코포레이티드(Cytec Industries, Inc.)에서 사이멜(CYMEL, 등록상표)이란 상표로 및 솔루티아, 인코포레이티드(Solutia, Inc.)에서 레지멘(RESIMENE, 등록상표)이란 상표로 상업적으로 시판된다.
특정 태양에서, 경화제 (b)는 차단된 폴리아이소사이아네이트를 포함한다. "차단된 폴리아이소사이아네이트"란 생성된 차단된 아이소사이아네이트기가 주위 온도에서는 활성 수소에 안정하지만 통상적으로 90 내지 200℃의 승온에서는 수지 중의 활성 수소와 반응하도록 아이소사이아네이트기가 화합물과 반응하였음을 의미한다. 폴리아이소사이아네이트는 본원에 참고로 인용된 미국 특허 제 3,984,299 호의 칼럼 1, 1 내지 68 행, 칼럼 2 및 칼럼 3, 1 내지 15 행에 기술된 바와 같이 완전 차단되거나, 또는 미국 특허 제 3,947,338 호의 칼럼 2, 65 내지 68 행, 칼럼 3 및 칼럼 4, 1 내지 30 행에 기술된 바와 같이 부분 차단되고 중합체 주쇄와 반응할 수 있다.
한 태양에서, 경화성 코팅 조성물은 하기에서 기술하는 후속 경화 단계동안 코팅이 바이어 내부로 흘러들어가 바이어를 폐쇄하는 것을 방지하는 것을 도울 수 있는 레올로지 조절제를 또한 포함할 수 있다. 코팅 분야에 공지된 임의의 다양한레올로지 조절제를 상기 목적에 사용할 수 있다. 적당한 레올로지 조절제의 예로는 미국 특허 제 4,601,906 호에 기술된 것과 같은 미분된 형태의 고체 무기 충전제, 및 마이크로겔, 예를 들면, 미국 특허 제 5,096,556 호 및 EP 0 272 500 B1 호에 기술된 것과 같은 양이온성 마이크로겔이 포함된다.
경화성 코팅 조성물을 적용한 후, 선택적으로, 코팅층에 잔류하는 임의의 잔류 물 및/또는 용매를 제거하기에 충분하지만 코팅을 경화시키기에는 불충분한 온도로 및 시간동안 코팅 기판을 가열할 수 있다. 코팅 기판을 가열하는 (코팅으로부터 휘발성 액체를 제거하기에는 충분하지만 코팅을 경화시키기에는 불충분한) 온도는 전형적으로 100 내지 130℃의 범위이다. 열 노출 기간은 적용 방법 및 휘발성 물질의 성질에 따라 달라질 수 있으며, 전형적으로 1 내지 10분의 범위이다. 선택적인 건조 단계는 또한 주위 온도에서 수행할 수 있다. 당해 분야에 숙련된 자가 인지하듯이, 상기 주위 조건은 코팅층으로부터 휘발성 용매를 효과적으로 제공하기 위해 더 긴 시간을 필요로 할 것이다.
수지 감광성 층(즉, "포토레지스트" 또는 "레지스트")를 비경화 코팅 위에 적용한다. 수지 감광성 층은 양성 또는 음성 포토레지스트일 수 있다. 포토레지스트는 비경화 코팅의 일부에 적용될 수 있으나, 전형적으로는 전체 표면에 적용된다. 포토레지스트층은 1 내지 50㎛, 전형적으로는 5 내지 25㎛ 범위의 두께를 가질 수 있으며, 사진석판술 가공 분야에서 숙련된 자에게 공지된 임의의 방법에 의해 적용될 수 있다. 적합한 양성 감광성 수지로는 당해 분야에 숙련된 전문가에게 공지된 임의의 것들이 포함된다. 예로는 미국 특허 제 5,600,035 호의 칼럼 3 내지 15에 개시된 것들과 같은 다이나이트로벤질 작용성 중합체가 포함된다. 상기 수지는 높은 수준의 감광도를 갖는다. 한 태양에서, 수지 감광성 층은 전형적으로는 롤 코팅에 의해 적용된, 다이나이트로벤질 작용성 중합체를 포함하는 조성물이다.
음성 포토레지스트로는 액체 또는 건조-필름 유형의 조성물이 포함된다. 액체 조성물은 압연, 회전 코팅, 스크린 인쇄, 침지 또는 커튼 기술에 의해 적용할 수 있다. 건조-필름 포토레지스트의 예로는 미국 특허 제 3,469,982 호, 제 4,378,264 호 및 제 4,343,885 호에 개시된 것들이 포함된다. 건조-필름 포토레지스트는 전형적으로, 예를 들면, 열간 롤러의 적용에 의해 표면위에 적층된다. 건조 필름을 사용할 수 있으나, 적층에 이용되는 온도 및 시간은 필름 조성물을 경화시키기에는 불충분해야 한다.
감광성층을 적용한 후, 목적하는 패턴을 갖는 포토마스크를 감광성층 위에 배치할 수 있으며, 적층된 기판을 충분한 수준의 적합한 방사선원, 전형적으로는 화학 방사선원에 노출시킬 수 있다(이하에서, "이미지화"로 지칭함). 본원에서 사용된 바와 같이, "충분한 수준의 방사선"이란 용어는 음성 레지스트의 경우에 방사선-노출 영역에서 단량체를 중합시키거나, 또는 양성 레지스트의 경우 중합체를 해중합시키거나 중합체를 보다 가용성이 되도록 만드는 방사선의 수준을 말한다. 이에 의해 방사선-노출 영역과 방사선-차폐 영역 사이에 용해도 차이가 야기된다.
포토-마스크는 방사선원에 노출된 후에 제거될 수 있으며, 적층된 기판은 통상적인 현상액을 사용하여 현상시켜 레지스트의 보다 가용성인 부분을 제거하고 하부의 비경화 코팅의 선택된 영역을 노출시킬 수 있다. 대표적인 현상제는 산성 용액 또는 염기성 용액을 포함한다.
전술한 바와 같이 레지스트를 처리한 후, 이어서 비경화 코팅의 노출 부분(들)을 제거한다. 상기와 같이 제거된 부분(들)은 바이어만큼 작을 수 있지만, 완성 제품에 목적하는 접속부를 제공하기에 충분한 크기 및 형태의 노출 영역을 제공하는데 필요한 만큼 클 수 있다. 본 발명의 한 태양에서, 비경화 코팅의 노출 부분을 제거하여 비경화 코팅에 바이어를 형성한다. 상기와 같이 형성된 바이어는 직경이 25 내지 400㎛, 통상적으로는 50 내지 250㎛, 전형적으로는 50 내지 200㎛의 범위일 수 있다. 비경화 코팅을 제거하기 위해 사용된 용액은 산성 용액, 염기성 용액 또는 유기 용매일 수 있다. 코팅 기판은 제거에 사용된 용액에 침지시키거나 또는 상기 용액으로 분무할 수 있다. 코팅 기판을 비경화 코팅 제거에 사용된 용액에 침지시키는 경우, 용액을 적절히 혼합하기 위해 초음파 진탕을 이용할 수 있다. 산 용액으로 제거할 수 있는 코팅 조성물은 아민과 같은 염기성기를 포함하는 중합체를 포함한다. 염기성 용액은 카복실산과 같은 산성기를 포함하는 코팅을 제거할 수 있다.
한 태양에서, 산성 용액을 적용하여 감광성층을 현상시키고, 비경화 코팅의 노출 영역을 염기성 용액의 작용에 의해 제거한다. 또 다른 태양에서는, 염기성 용액을 적용하여 감광성층을 현상시키고, 산성 용액의 작용에 의해 비경화 코팅의 노출 영역을 제거한다. 또 다른 태양에서, 비경화 코팅의 노출 영역은 감광성층의 현상에 사용된 현상제의 작용에 의해 제거될 수 있다. 이 경우, 레지스트를 현상하고 비경화 코팅의 노출 영역을 제거하는 단계가 동시에 일어난다. 또 다른 태양에서는, 비경화 코팅의 노출 영역을 유기 용매의 작용에 의해 제거할 수 있다. 적당한 용매의 비-제한 예로는 지방족, 아르지방족 및 방향족 탄화수소 및 할로카본, 에테르, 알콜, 케톤 및 에스터가 포함된다.
하나의 태양에서, 비경화 코팅의 노출 영역을 제거하면 코팅을 통과하여 하부의 기판까지 연장되는 하나 이상의 개구부가 생성된다. 제거된 영역(들)은 코팅 기판의 한쪽 또는 양쪽 주 표면위에 위치하고/하거나 코팅 기판의 에지를 포함할 수 있다. 또 다른 태양에서, 비경화 코팅의 노출 영역을 제거하면 코팅을 관통하는 바이어의 패턴이 생성된다. 상기 바이어는 기판까지 연장되어 블라인드 바이어를 형성할 수 있다. 또한, 비경화 코팅의 노출 영역을 기판을 관통하는 홀과 일직선으로 정렬하는 경우, 관통 바이어가 수득된다.
코팅 기판을 가열하여 코팅 조성물을 경화시킨다. 본 발명에 있어서, "경화된"이란 코팅이 열경화 반응에 의해 전술한 산성, 염기성 또는 유기 용액에 실질적으로 불용성이 되는 것을 의미한다. 코팅 조성물을 경화시키는데 필요한 온도 및 시간은 전술한 특정 수지 (a) 및 경화제 (b) 조합에 따라 달라진다. 경화 온도는 60 내지 220℃, 전형적으로는 100 내지 200℃의 범위일 수 있다. 코팅이 경화될 때, 기판까지 이르는 또는 기판을 관통하는 바이어의 패턴은 손상되지 않고 유지됨을 주지해야 한다. 경화된 코팅은 바이어가 존재하는 위치를 제외하고 실질적으로 균일한 두께를 갖는다. 경화 코팅은 필름 두께가 흔히는 50㎛ 이하, 통상적으로는 25㎛ 이하, 전형적으로는 20㎛ 이하이다. 한 특정 태양에서, 경화 코팅은 유전체물질을 포함한다. "유전체 물질"은 물질이 불량한 전기 전도체이지만, 정전기장의 효과적인 지지체, 즉, 절연체임을 의미한다.
레지스트는 비경화 코팅의 노출 영역의 제거시 하부의 비경화 코팅을 보호한다. 이어서, 전술한 비경화 코팅의 노출 영역을 제거하기 위해 사용된 용액에 불투과성인 남은 레지스트를 화학적 스트리핑 방법에 의해 제거할 수 있다. 특정 태양에서, 잔류하는 레지스트는 하부의 코팅을 경화시키기 전에 제거한다. 대안적 태양으로, 남은 레지스트는 하부의 코팅을 경화시킨 후에 제거한다. 당해 분야에 숙련된 자라면 비경화 코팅의 노출 영역이 레지스트의 현상에 사용된 동일 현상제의 작용에 의해 제거될 수 있는 경우, 하부 코팅의 경화 단계는 남은 레지스트의 스트리핑 단계 전에 수행해야 함을 인지할 것이다.
본 발명의 또 다른 태양으로, 상기 방법은 경화성 코팅을 경화시키고 잔류하는 레지스트를 스트리핑한 후에도 계속될 수 있으며, 다음의 후속 단계들을 포함한다: (h) 금속층을 모든 표면에 적용하고; (i) 제 2 레지스트를 단계 (h)에서 적용된 금속층에 적용하고; (j) 제 2 레지스트를 처리하여 노출된 하부 금속의 예정된 패턴을 형성하고; (k) 노출된 금속을 에칭하고; (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하는 단계.
금속층을 모든 표면에 적용하여 금속화를 수행하여, 기판까지 이르고/이르거나 기판을 관통하는 금속화된 바이어를 형성시킨다. 적합한 금속으로는 구리 또는 충분한 전도성을 갖는 임의의 금속 또는 합금이 포함된다. 금속은 전형적으로 전기도금 또는 당해 분야에 공지된 임의의 다른 적당한 방법에 의해 적용되어 균일한금속층을 제공한다. 상기 금속층의 두께는 1 내지 50㎛, 전형적으로 5 내지 25㎛의 범위일 수 있다.
금속화 단계 이전에 경화 코팅에 대한 금속층의 접착을 강화시키기 위해, 모든 표면을 이온빔, 전자빔, 코로나 방전 또는 플라즈마 충격으로 처리한 다음 접착 촉진제 층을 모든 표면에 적용할 수 있다. 접착 촉진제 층은 50 내지 5000Å 범위의 두께일 수 있으며, 전형적으로 크롬, 티타늄, 니켈, 코발트, 세슘, 철, 알루미늄, 구리, 금, 텅스텐 및 아연, 및 산화물로부터 선택된 금속 또는 금속 산화물이다.
금속화 후에, 제 1 레지스트와 같거나 다를 수 있는 제 2의 수지 감광성 층(즉, "제 2 포토레지스트" 또는 "제 2 레지스트")을 금속층에 적용한다. 선택적으로, 포토레지스트를 적용하기 전에, 금속화 기판을 세정하고/하거나 예비처리할 수 있다; 예를 들면, 산 에칭제로 처리하여 산화 금속을 제거할 수 있다. 수지 감광성 층은 전술한 바와 같이 양성 또는 음성 포토레지스트일 수 있으며, 상기에서 사용된 레지스트와 같거나 다를 수 있다. 전술한 임의의 레지스트가 제 2 레지스트로 사용하기에 적합하다. 또 다른 태양에서, 레지스트는 전착성일 수 있다. 포토레지스트층은 1 내지 50㎛, 전형적으로는 5 내지 25㎛ 범위의 두께를 가질 수 있으며, 사진석판술 가공 분야에서 숙련된 자에게 공지된 임의의 방법에 의해 적용될 수 있다. 적층 온도 및 시간에 제한받지 않고 건조 필름 레지스트를 사용할 수 있다. 부가 또는 감법 가공 방법을 이용하여 목적하는 회로 패턴을 형성할 수 있다.
한 태양에서, 양성 레지스트는 미국 특허 제 5,600,035 호의 실시예 3 내지6에 개시된 것과 같은 다이나이트로벤질 작용성 폴리우레탄 및 에폭시-아민 중합체를 포함하는 전착성 조성물을 포함한다.
또 다른 태양에서, 액체 음성 레지스트는 전착, 바람직하게는 양이온성 전착에 의해 적용된다. 전착성 포토레지스트 조성물은 양이온성 또는 음이온성일 수 있는 이온성 중합체성 물질을 포함하며, 폴리에스터, 폴리우레탄, 아크릴 및 폴리에폭사이드로부터 선택될 수 있다. 음이온 전착에 의해 적용된 포토레지스트의 예는 미국 특허 제 3,738,835 호에 개시되어 있다. 양이온 전착에 의해 적용된 포토레지스트는 미국 특허 제 4,592,816 호에 기술되어 있다.
제 2 레지스트를 상기에서 상세히 기술한 바와 같이 처리(즉, 이미지화 및 현상)하여 노출된 하부 금속의 패턴을 수득한다. 이어서, 금속을 수용성 금속 착체로 전환시키는 금속 에칭제를 사용하여 노출된 금속을 에칭할 수 있다. 가용성 착체는 물 분무에 의해 제거할 수 있다.
제 2 레지스트는 에칭 단계시 하부의 금속을 보호한다. 에칭제에 불투과성인 남은 제 2 레지스트는 이어서 화학적 스트리핑 공정에 의해 제거하여 금속화 바이어에 의해 기판에 접속된 회로 패턴을 제공할 수 있다.
적층된 기판위에 회로 패턴을 제조한 후, 상기 공정을 처음부터 반복하여 다층화된 회로 조립체를 제조할 수 있다. 당해 분야에 숙련된 자라면 전도성 트레이스 사이의 절연 영역의 존재로 인해 적용 방법으로서 전착공정은 후속 층에 사용하기에 부적절함을 인지할 것이다. 경화성 코팅 조성물은 전술한 바와 같은 선행 층에 적용된 것과 같거나 다를 수 있다. 공정 전체에 걸쳐 여러 단계에 사용되는 레지스트는 또한 전 단계에 사용된 것들과 같거나 다를 수 있다.
또 다른 태양에서, 본 발명은 다층 전기 회로 조립체를 제조하는 방법에 관한 것이다. 상기 방법은 (a) 일부 또는 전체가 전도성인 전술한 기판들 중 임의의 한 기판에, 전술한 경화성 코팅 조성물과 같은 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고; (b) 비경화 코팅 위에 레지스트, 예를 들면, 전술한 레지스트 조성물 중 임의의 레지스트를 적용하고; (c) 전술한 조건을 이용하여 예정된 위치에서 레지스트를 이미지화하고; (d) 전술한 방법을 이용하여 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고; (e) 전술한 임의의 방법을 이용하여 비경화 코팅의 노출 영역을 제거하여 바이어를 형성하고; (f) 코팅을 경화시키기에 충분한 온도로 충분한 시간동안, 예를 들면, 상기 언급한 조건하에서, 단계 (e)의 코팅 기판을 가열하고; (g) 전술한 바와 같이 잔류하는 레지스트를 스트리핑하고; (h) 전술한 금속화 방법 중 임의의 방법에 의해 모든 표면에 금속층을 적용하고; (i) 단계 (h)에서 적용된 금속층에 제 2 레지스트로서 전술한 레지스트 조성물 중 임의의 레지스트를 적용하고; (j) 제 2 레지스트를 전술한 바와 같은 당해 분야에 공지된 방법으로 처리하여 노출된 하부 금속의 예정된 패턴을 형성하고; (k) 전술한 조건하에서 노출된 금속을 에칭하고; (l) 상기 언급한 바와 같은 당해 분야에 공지된 방법에 의해 잔류하는 제 2 레지스트를 스트리핑하고; (m) 선택적으로, 단계 (a) 내지 (l)을 1회 이상 반복하여 전기 회로 패턴을 상호연결하는 다중 층을 형성하는 단계를 포함한다.
하기의 실시예는 본 발명을 예시하며, 본 발명을 그 세부사항으로 제한하는것으로 간주해서는 안된다. 달리 언급하지 않는 한, 하기 실시예, 및 명세서 전체에서 모든 부 및 퍼센트는 중량 기준이다.
수지상 결합제의 제조:
실시예 A
하기 실시예는 하기 실시예 B의 전착성 페인트에 사용되는 수지상 결합제 조성물의 제조를 기술한다. 수지상 결합제는 하기 성분들로부터 하기에 기술하는 바와 같이 제조하였다.
처음 5개 성분들을 교반하에 적절히 장착된 반응 용기에 공급하였다. 온도가 약 25℃에 도달했을 때, 데스모더 LS2096의 첨가를 개시하였다. 온도를 105℃로 상승시키고, 이때 메틸아이소뷰틸 케톤을 마지막으로 첨가하였다. 반응을 적외선 분광법으로 NCO의 소실에 대해 모니터하면서 온도를 100℃로 유지하였으며, 온도를 80℃로 감소시켰다.
처음 두 개 성분을 적절히 장착된 반응 용기에 공급하고 10분간 교반하였으며, 이때 다이뷰틸주석다이라우레이트를 첨가하였다. 반응을 100℃의 온도로 발열시키고 적외선 분광법으로 모니터하여 모든 NCO가 소실될 때까지 상기 온도에서 유지하면서 톨루엔 다이아이소사이아네이트를 서서히 가하였다. 상기와 같이 제조된 수지를 설팜산과 탈이온수를 교반하에 첨가하여 가용화시켰다. 최종 분산액은 26중량%의 측정된 수지 고형물 함량을 가졌다.
실시예 A의 수지상 결합제는 일반적으로 다음과 같이 제조하였다. 가교결합제를 적절히 장착된 반응 용기에 첨가하였다. 그 다음 네가지 성분을 약하게 교반하면서 반응 용기에 가하고 반응 혼합물을 75℃의 온도로 가열하였으며, 이때 다이에탄올아민을 가하고 반응 혼합물을 상기 온도에서 30분동안 유지시켰다. 이어서, 아미노프로필 다이에탄올아민을 가하고 반응 혼합물을 132℃로 발열시키고 상기 온도에서 2 시간동안 유지시켰다. 증류액을 제거하였다. 가용화시키기 위해, 반응 생성물을 약하게 교반하면서 설팜산, 탈이온수, 락트산 용액 및 양이온성 수지 중간체의 혼합물에 첨가하였다. 이어서, 로진 고무 용액을 가용화된 수지에 가한 다음 탈이온수를 2회 연속 첨가하였다. 60 내지 65℃의 온도에서 진공하에 스트리핑시켜 과량의 물 및 용매를 제거하였다. 최종 반응 생성물은 약 40중량%의 측정된 수지 고형물 함량을 가졌다.
경화성 코팅 조성물의 제조:
실시예 B
하기 실시예는 전착 전해조 형태의 전착성 코팅 조성물의 제조를 기술한다. 조성물은 하기의 성분들로부터 하기에 기술하는 바와 같이 제조하였다. 열거한 모든 값은 중량부(g)를 나타낸다.
상기 성분들을 합하고 약하게 교반하면서 혼합하였다. 조성물을 50% 한외여과시키고 탈이온수로 복원시켰다.
블라인드 바이어를 갖는 유전체 코팅을 포함하는 패턴화 기판의 제조:
실시예 1
유전체 코팅된 기판의 제조
버크비-미어스(Buckbee-Mears, 비엠씨 인더스트리즈, 인코포레이티드(BMC Industries, Inc.)의 지사)에서 공급하는, 정사각형 격자 배열로 500㎛ 이격되어(중심-대-중심) 위치한 200㎛ 직경의 홀을 포함하는 인바르(INVAR) 금속 천공판(50㎛ 두께)의 단일 층을 9㎛의 구리로 전기도금하였다. 구리 도금된 인바르 천공판을 예비세정하고 마이크로에칭하여 바람직하지 않은 먼지, 오일 및 산화물을 제거하였다. 이어서, 금속 기판을 90V에서 2분간 105℉(41℃)의 코팅 전해조로부터 실시예 B의 조성물로 전기영동에 의해 코팅하였다. 이어서, 코팅된 제품을 탈이온수로 헹구고 천공판의 모든 홀이 물을 함유하지 않도록 공기 건조시켰다. 그 다음, 코팅 기판을 250℉(120℃)의 온도로 6분간 가열하여 건조시키고 코팅으로부터 모든 용매를 제거하였다.
블라인드-바이어 형성
비경화 코팅 기판에 리스톤(RISTON, 등록상표) 스페셜 FX(이.아이 듀퐁 드 네am와 앤드 캄파니(E.I. Du Pont de Memours and Co.)에서 시판함) 건조 필름 포토레지스트로 적층하였다. 그 다음, 코팅된 기판을 각 측면에서 포토툴을 통해 자외선(UV)에 노출시키고 탄산칼륨 포토레지스트 현상액으로 현상하였다. 기판을 일렉트로이매지(ELECTROIMAGE, 등록상표) 현상제 EID-523(피피지 인더스트리즈, 인코포레이티드에서 시판) 포토레지스트 현상액으로 더 현상시켜 비경화 코팅의 노출 영역을 제거함으로써 코팅층에 블라인드-바이어를 형성하였다. 수산화칼륨 스트리핑액으로 건조 필름 포토레지스트를 제거하고 기판을 350℉(177℃) 오븐에서 30분간 가열하여 중합체 코팅의 가교결합을 촉진함으로써, 필요한 경우 형성된 100㎛ 직경의 블라인드-바이어와 함께 20㎛의 건조 필름 두께를 얻었다.
기판의 금속화
코팅된 천공 금속 코어를 오븐에서 50℃에서 30분간 가열하여, 취급시에 흡수될 수 있는 미량의 수분을 제거하였다. 이어서, 기판을 즉시 진공 챔버에 도입하여 여기에서 아르곤 이온으로 플라즈마 처리하여 코팅 표면을 활성화시켰다. 플라즈마 처리후, 기판 위에 200Å의 니켈로 스퍼터 코팅한 후 3000Å의 구리로 스퍼터 코팅하였다. 상기 금속층을 추가의 9㎛의 구리로 전기도금하여 증가시켰다.
기판의 패턴화
금속화된 기판을 예비세정하고 마이크로에칭하여 바람직하지 않은 먼지, 오일 또는 산화물을 제거하였다. 그 다음, 금속 기판을 80V에서 84℉(29℃)의 코팅전해조로부터 90초간 일렉트로이매지 플러스(ELECTROIMAGE PLUS, 등록상표) 포토레지스트(피피지 인더스트리즈, 인코포레이티드에서 시판함)로 전기영동에 의해 코팅하였다. 이어서, 코팅된 제품을 탈이온수로 헹구고 오븐에서 250℉(120℃)의 온도에서 6분간 가열하여 건조시키고 포토레지스트 코팅으로부터 모든 용매를 제거하여 5㎛의 건조 필름 두께를 수득하였다. 이어서, 코팅된 기판을 각 측면상에서 포토툴을 통해 자외선(UV)에 노출시키고, 일렉트로이매지(ELECTROIMAGE, 등록상표) 현상제 EID-523 포토레지스트 현상액으로 현상하였다. 노출된 구리 영역을 염화구리 산 에칭제로 에칭하고, 남은 포토레지스트를 일렉트로이매지(등록상표) 스트리퍼 EID-568 포토레지스트 스트리핑액(피피지 인더스트리즈, 인코포레이티드에서 시판)으로 스트리핑하여 회로화된 제품을 수득하였다.
레지스트를 스트리핑하기 전에 코팅을 경화시킴을 포함하는, 블라인드 바이어를 갖는 유전체 코팅을 포함하는 패턴화 기판의 제조
실시예 2
상기 실시예 1에서와 같이 기판을 제조하고 코팅하였다. 비경화 코팅의 노출 영역을 제거한 후, 코팅 기판을 오븐에서 350℉(177℃)에서 30분간 가열하여 중합체 코팅의 가교결합을 촉진하였다. 이어서, 수산화칼륨 스트리핑액으로 건조 필름 포토레지스트를 제거하여, 필요한 경우 100㎛ 직경의 블라인드-바이어를 갖는 20㎛ 두께의 유전체 층을 수득하였다. 경화된 코팅 기판을 실시예 1에서 전술한 바와 같이 금속화하고 패턴화하여 회로화된 제품을 수득하였다.
당해 분야에 숙련된 자라면 광범위한 본 발명의 개념으로부터 벗어나지 않고전술한 태양들에 변화가 이루어질 수 있음을 인지할 것이다. 그러므로, 본 발명은 개시된 특정 태양들로 한정되지 않으며, 첨부된 청구의 범위에 의해 정의되는 바와 같은, 본 발명의 진의 및 범주에 속하는 변형을 포함하는 것으로 이해해야 한다.

Claims (59)

  1. (a) 일부 또는 전체가 전도성인 기판에 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고;
    (b) 상기 비경화 코팅 위에 레지스트를 적용하고;
    (c) 상기 레지스트를 예정된 위치에서 이미지화하고;
    (d) 상기 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고;
    (e) 비경화 코팅의 노출 영역을 제거하고;
    (f) 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 코팅 기판을 가열하는 단계를 포함하는, 기판의 예정된 영역을 노출시키는 방법.
  2. 제 1 항에 있어서,
    단계 (e)에서 비경화 코팅의 노출 영역을 제거하여 하나 이상의 바이어(via)를 형성하는 방법.
  3. 제 1 항에 있어서,
    단계 (a)의 완료시, 상기 비경화 코팅으로부터 임의의 용매 및/또는 물을 제거하기에는 충분하지만 코팅을 경화시키기에는 불충분한 온도 및 시간동안 코팅 기판을 가열하는 방법.
  4. 제 1 항에 있어서,
    기판이 금속인 방법.
  5. 제 4 항에 있어서,
    금속 기판이 천공 금속 코어인 방법.
  6. 제 5 항에 있어서,
    금속 코어가 천공 구리박, 니켈-철 합금 및 그의 혼합물로부터 선택되는 방법.
  7. 제 6 항에 있어서,
    금속 코어가 니켈-철 합금인 방법.
  8. 제 1 항에 있어서,
    기판이 인쇄 회로 기판인 방법.
  9. 제 1 항에 있어서,
    (g) 잔류하는 레지스트를 스트리핑하는 단계를 추가로 포함하는 방법.
  10. 제 9 항에 있어서,
    단계 (f)를 단계 (g)에 앞서 수행하는 방법.
  11. 제 9 항에 있어서,
    단계 (g)를 단계 (f)에 앞서 수행하는 방법.
  12. 제 6 항에 있어서,
    단계 (a)에서 경화성 코팅 조성물을 적용하기 전에, 구리 금속층을 금속 코어에 적용하는 방법.
  13. 제 1 항에 있어서,
    경화성 코팅 조성물을 전착에 의해 적용하는 방법.
  14. 제 1 항에 있어서,
    경화성 코팅 조성물을 스크린 인쇄에 의해 적용하는 방법.
  15. 제 1 항에 있어서,
    경화성 코팅 조성물을 커튼 코팅에 의해 적용하는 방법.
  16. 제 1 항에 있어서,
    경화성 코팅 조성물을 롤 코팅에 의해 적용하는 방법.
  17. 제 1 항에 있어서,
    경화성 코팅 조성물을 침지 코팅 기술에 의해 적용하는 방법.
  18. 제 1 항에 있어서,
    경화성 코팅 조성물을 분무 적용하는 방법.
  19. 제 1 항에 있어서,
    경화성 코팅 조성물을 회전 코팅에 의해 적용하는 방법.
  20. 제 1 항에 있어서,
    상기 경화성 코팅 조성물이 (a) 하나 이상의 활성 수소-함유 수지; 및 (b) 상기 (a)의 활성 수소와 반응성인 하나 이상의 경화 시약을 포함하는 방법.
  21. 제 20 항에 있어서,
    상기 활성 수소-함유 수지가 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 우레탄 중합체, 실리콘 기재 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체로부터 선택된 하나 이상의 중합체를 포함하는 방법.
  22. 제 20 항에 있어서,
    상기 경화제 (b)가 차단된 폴리아이소사이아네이트, 카보디이미드, 아지리딘, 에폭시, 아미노플라스트, 활성 에스터 및 그의 혼합물로부터 선택되는 방법.
  23. 제 1 항에 있어서,
    단계 (d) 및 (e)가 동시에 일어나는 방법.
  24. 제 1 항에 있어서,
    단계 (d)에서 레지스트를 산성 용액을 적용하여 제거하고, 단계 (e)에서 경화성 코팅을 염기성 용액을 적용하여 제거하는 방법.
  25. 제 1 항에 있어서,
    단계 (d)에서 레지스트를 염기성 용액을 적용하여 제거하고, 단계 (e)에서 경화성 코팅을 산성 용액을 적용하여 제거하는 방법.
  26. 제 1 항에 있어서,
    단계 (e)에서 경화성 코팅을 유기 용매를 적용하여 제거하는 방법.
  27. 제 1 항에 있어서,
    경화된 코팅 조성물이 유전체 물질을 포함하는 방법.
  28. 제 9 항에 있어서,
    하기의 후속 단계를 추가로 포함하는 방법:
    (h) 금속층을 모든 표면에 적용하고;
    (i) 제 2 레지스트를 단계 (h)에서 적용된 금속층에 적용하고;
    (j) 상기 제 2 레지스트를 처리하여 노출된 하부 금속의 예정된 패턴을 형성하고;
    (k) 상기 노출된 금속을 에칭하고;
    (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하는 단계.
  29. 제 28 항에 있어서,
    단계 (h)에서 적용된 금속층이 구리를 포함하는 방법.
  30. 제 28 항에 있어서,
    단계 (l)의 완료시, 상기 방법의 단계 (a) 내지 (l)을 1회 이상 반복하여 전기 회로 패턴을 상호연결하는 다중 층을 형성하는 방법.
  31. (a) 일부 또는 전체가 전도성인 기판에 경화성 코팅 조성물을 적용하여 그 위에 비경화 코팅을 형성하고;
    (b) 상기 비경화 코팅 위에 레지스트를 적용하고;
    (c) 상기 레지스트를 예정된 위치에서 이미지화하고;
    (d) 상기 레지스트를 현상하여 비경화 코팅의 예정된 영역을 노출시키고;
    (e) 비경화 코팅의 노출 영역을 제거하여 바이어를 형성하고;
    (f) 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 코팅 기판을 가열하고;
    (g) 잔류하는 레지스트를 스트리핑하고;
    (h) 모든 표면에 금속층을 적용하고;
    (i) 단계 (h)에서 적용된 금속층에 제 2 레지스트를 적용하고;
    (j) 상기 제 2 레지스트를 처리하여 노출된 하부 금속의 예정된 패턴을 형성하고;
    (k) 상기 노출된 금속을 에칭하고;
    (l) 잔류하는 제 2 레지스트를 스트리핑하고;
    (m) 선택적으로, 단계 (a) 내지 (l)을 1회 이상 반복하여 전기 회로 패턴을 상호연결하는 다중 층을 형성하는 단계를 포함하는, 다층 전기 회로 조립체의 제조 방법.
  32. 제 31 항에 있어서,
    단계 (e)에서 비경화 코팅의 노출 영역을 제거하여 하나 이상의 바이어를 형성하는 방법.
  33. 제 31 항에 있어서,
    단계 (a)의 완료시, 상기 비경화 코팅으로부터 임의의 용매 및/또는 물을 제거하기에는 충분하지만 코팅을 경화시키기에는 불충분한 온도 및 시간동안 코팅 기판을 가열하는 방법.
  34. 제 31 항에 있어서,
    기판이 금속인 방법.
  35. 제 34 항에 있어서,
    금속 기판이 천공 금속 코어인 방법.
  36. 제 35 항에 있어서,
    금속 코어가 천공 구리박, 니켈-철 합금 및 그의 혼합물로부터 선택되는 방법.
  37. 제 36 항에 있어서,
    금속 코어가 니켈-철 합금인 방법.
  38. 제 31 항에 있어서,
    기판이 인쇄 회로 기판인 방법.
  39. 제 35 항에 있어서,
    단계 (a)에서 경화성 코팅 조성물을 적용하기 전에, 구리 금속층을 금속 코어에 적용하는 방법.
  40. 제 31 항에 있어서,
    경화성 코팅 조성물을 전착에 의해 적용하는 방법.
  41. 제 31 항에 있어서,
    경화성 코팅 조성물을 스크린 인쇄에 의해 적용하는 방법.
  42. 제 31 항에 있어서,
    경화성 코팅 조성물을 커튼 코팅에 의해 적용하는 방법.
  43. 제 31 항에 있어서,
    경화성 코팅 조성물을 롤 코팅에 의해 적용하는 방법.
  44. 제 31 항에 있어서,
    경화성 코팅 조성물을 침지 코팅 기술에 의해 적용하는 방법.
  45. 제 31 항에 있어서,
    경화성 코팅 조성물을 분무 적용하는 방법.
  46. 제 31 항에 있어서,
    경화성 코팅 조성물을 회전 코팅에 의해 적용하는 방법.
  47. 제 31 항에 있어서,
    상기 경화성 코팅 조성물이 (a) 하나 이상의 활성 수소-함유 수지; 및 (b) 상기 (a)의 활성 수소와 반응성인 하나 이상의 경화 시약을 포함하는 방법.
  48. 제 47 항에 있어서,
    상기 활성 수소-함유 수지가 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 우레탄 중합체, 실리콘 기재 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체로부터 선택된 하나 이상의 중합체를 포함하는 방법.
  49. 제 47 항에 있어서,
    상기 경화제 (b)가 차단된 폴리아이소사이아네이트, 카보디이미드, 아지리딘, 에폭시, 아미노플라스트, 활성 에스터 및 그의 혼합물로부터 선택되는 방법.
  50. 제 31 항에 있어서,
    단계 (d) 및 (e)가 동시에 일어나는 방법.
  51. 제 31 항에 있어서,
    단계 (d)에서 레지스트를 산성 용액을 적용하여 제거하고, 단계 (e)에서 경화성 코팅을 염기성 용액을 적용하여 제거하는 방법.
  52. 제 31 항에 있어서,
    단계 (d)에서 레지스트를 염기성 용액을 적용하여 제거하고, 단계 (e)에서 경화성 코팅을 산성 용액을 적용하여 제거하는 방법.
  53. 제 31 항에 있어서,
    단계 (e)에서 경화성 코팅을 유기 용매를 적용하여 제거하는 방법.
  54. 제 31 항에 있어서,
    경화된 코팅 조성물이 유전체 물질을 포함하는 방법.
  55. 제 9 항에 있어서,
    단계 (f)를 단계 (g)에 앞서 수행하는 방법.
  56. 제 9 항에 있어서,
    단계 (g)를 단계 (f)에 앞서 수행하는 방법.
  57. 제 31 항에 있어서,
    단계 (h)에서 적용된 금속층이 구리를 포함하는 방법.
  58. 제 1 항의 방법에 의해 제조된 코팅 기판.
  59. 제 31 항의 방법에 의해 제조된 회로 조립체.
KR1020047021342A 2002-06-27 2003-06-27 회로 조립체에 비아를 형성하는 방법 KR100852027B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/184,387 2002-06-27
US10/184,387 US6951707B2 (en) 2001-03-08 2002-06-27 Process for creating vias for circuit assemblies
PCT/US2003/020362 WO2004004433A1 (en) 2002-06-27 2003-06-27 Process for creating vias for circuit assemblies

Publications (2)

Publication Number Publication Date
KR20050006302A true KR20050006302A (ko) 2005-01-15
KR100852027B1 KR100852027B1 (ko) 2008-08-13

Family

ID=29779340

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020047021342A KR100852027B1 (ko) 2002-06-27 2003-06-27 회로 조립체에 비아를 형성하는 방법
KR1020047021131A KR100711334B1 (ko) 2002-06-27 2003-06-27 회로 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020047021131A KR100711334B1 (ko) 2002-06-27 2003-06-27 회로 기판

Country Status (11)

Country Link
US (3) US6951707B2 (ko)
EP (1) EP1523869B1 (ko)
JP (2) JP4085087B2 (ko)
KR (2) KR100852027B1 (ko)
CN (1) CN100536640C (ko)
AU (1) AU2003251631A1 (ko)
ES (2) ES2377316T3 (ko)
HK (1) HK1081380A1 (ko)
MY (1) MY136834A (ko)
TW (1) TWI224488B (ko)
WO (1) WO2004004433A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
JP4394432B2 (ja) * 2003-12-15 2010-01-06 日東電工株式会社 配線回路基板保持シートの製造方法
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) * 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20060141143A1 (en) * 2004-12-17 2006-06-29 J Mccollum Gregory Method for creating circuit assemblies
CA2591095A1 (en) * 2004-12-17 2006-06-22 Ppg Industries Ohio, Inc. Method for creating circuit assemblies
JP4686218B2 (ja) * 2005-03-11 2011-05-25 矢崎総業株式会社 メタルコア基板及びこれを利用した車載システム
US20060231198A1 (en) * 2005-03-15 2006-10-19 Vasoya Kalu K Manufacturing process: how to construct constraining core material into printed wiring board
KR100738055B1 (ko) * 2005-05-18 2007-07-12 삼성에스디아이 주식회사 전자소자의 적층 형성 방법 및 이를 이용한 ｆｅｄ의제조방법
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
CN101026936B (zh) * 2006-12-30 2011-03-16 华为技术有限公司 一种印刷电路板按键焊盘盘中孔的开孔方法及其按键焊盘
US8299317B2 (en) * 2007-03-29 2012-10-30 Kimberly-Clark Worldwide, Inc. Absorbent articles with external access to internal conductors
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US20090173524A1 (en) * 2008-01-07 2009-07-09 Tyco Electronics Corporation Dual density printed circuit board isolation planes and method of manufacture thereof
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board
US7826222B2 (en) * 2008-07-03 2010-11-02 Juniper Networks, Inc. Front-to-back cooling system for modular systems with orthogonal midplane configuration
US8828152B2 (en) * 2008-07-31 2014-09-09 Ppg Industries Ohio, Inc. Passivated metal core substrate and process for preparing the same
US20100260940A1 (en) * 2009-04-08 2010-10-14 Mccown James Charles System and method for depositing metallic coatings on substrates using removable masking materials
EP2309521B1 (de) * 2009-09-25 2013-02-27 Arcus Elektrotechnik Alois Schiffmann GmbH Widerstandsbaugruppe
US8223498B2 (en) * 2009-11-11 2012-07-17 Juniper Networks, Inc. Thermal interface members for removable electronic devices
US20120196039A1 (en) * 2011-01-31 2012-08-02 Camtek Ltd. Method for enhancing metallization in selective deposition processes
JP5644716B2 (ja) * 2011-08-17 2014-12-24 日立金属株式会社 接着フィルム及びフラットケーブル
WO2013129982A1 (en) * 2012-03-01 2013-09-06 Autoliv Development Ab An electronic unit with a pcb and two housing parts
KR20150013634A (ko) * 2012-05-30 2015-02-05 후루카와 덴키 고교 가부시키가이샤 메탈 코어 기판, 메탈 코어 기판의 제조방법, 및 이들에 이용되는 코어판
EP3000177A4 (en) * 2013-05-23 2016-12-28 Rapid Diagnostek Inc INTERCONNECTION DEVICE AND MODULE USING THE SAME
EP3011810A4 (en) * 2013-06-21 2017-04-05 Sanmina Corporation Method of forming a laminate structure having a plated through-hole using a removable cover layer
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US9958496B2 (en) 2015-08-28 2018-05-01 Oracle International Corporation Layer-layer registration coupon for printed circuit boards
CN108054272B (zh) * 2017-08-29 2021-02-19 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
KR102483624B1 (ko) * 2018-01-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
CN110996494B (zh) * 2019-12-19 2024-06-04 北京比特大陆科技有限公司 电路板和具有其的服务器
CN118147641B (zh) * 2024-03-22 2024-09-20 温州豪臣汽车部件有限公司 一种迎宾踏板的制作工艺

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1546840C3 (de) 1965-02-27 1975-05-22 Basf Ag, 6700 Ludwigshafen Verfahren zum Herstellen von Überzügen
US3296099A (en) * 1966-05-16 1967-01-03 Western Electric Co Method of making printed circuits
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) * 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) * 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) * 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) * 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) * 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
BE785937A (fr) 1971-07-08 1973-01-08 Sandoz Sa Nouveaux derives de la quinazoline, leur preparation et leur application comme medicaments
US3738835A (en) * 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) * 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) * 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) * 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) * 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) * 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) * 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
DE2707405C3 (de) 1976-07-19 1987-12-03 Vianova Kunstharz Ag, Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) * 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) * 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4303715A (en) 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
US4343885A (en) * 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) * 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
CA1143498A (en) 1978-12-11 1983-03-22 Petrus G. Kooymans Thermosetting resinous binder compositions, their preparation, and use as coating materials
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
US4378264A (en) * 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
US4419467A (en) * 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) * 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) * 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US5250164A (en) * 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
US4435559A (en) * 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
JPS60158764A (ja) 1984-01-27 1985-08-20 Fujitsu Ltd 電話機用電源回路
JPH0680894B2 (ja) 1984-07-17 1994-10-12 三菱電機株式会社 金属コアプリント基板の製造方法
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) * 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
EP0264105A3 (en) 1986-10-17 1988-07-27 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
US4916260A (en) 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) * 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
JPH02241089A (ja) 1989-03-15 1990-09-25 Fujitsu Ltd 銅板内蔵多層プリント基板の製造方法
EP0433720A3 (en) * 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) * 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH04355990A (ja) * 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
JPH0471285U (ko) 1990-11-02 1992-06-24
WO1992017994A1 (en) * 1991-04-01 1992-10-15 Filial Vsesojuznogo Nauchno-Issledovatelskogo Instituta Elektromekhaniki Multilayer printed circuit board and method of manufacture
KR940007461B1 (ko) * 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5227008A (en) * 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
US5555317A (en) * 1992-08-18 1996-09-10 Eastman Kodak Company Supervised training augmented polynomial method and apparatus for character recognition
JPH06268378A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5455872A (en) * 1993-04-26 1995-10-03 International Business Machines Corporation System and method for enhanced character recogngition accuracy by adaptive probability weighting
US5812697A (en) * 1994-06-10 1998-09-22 Nippon Steel Corporation Method and apparatus for recognizing hand-written characters using a weighting dictionary
US5600035A (en) * 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US6303230B1 (en) * 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
JPH08288660A (ja) 1995-04-12 1996-11-01 Nippon Avionics Co Ltd 多層メタルコアプリント配線板
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) * 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JP3339387B2 (ja) * 1997-11-07 2002-10-28 日立電線株式会社 Ｔａｂ用テープの製造方法
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
JPH11233904A (ja) 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) * 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
US6879718B2 (en) * 2001-11-06 2005-04-12 Microsoft Corp. Efficient method and system for determining parameters in computerized recognition

Also Published As

Publication number Publication date
AU2003251631A1 (en) 2004-01-19
KR20050006297A (ko) 2005-01-15
EP1523869B1 (en) 2011-06-01
US8141245B2 (en) 2012-03-27
US20040001325A1 (en) 2004-01-01
ES2365216T3 (es) 2011-09-26
US20090101274A1 (en) 2009-04-23
TWI224488B (en) 2004-11-21
US20040000427A1 (en) 2004-01-01
JP2007251207A (ja) 2007-09-27
US6844504B2 (en) 2005-01-18
ES2377316T3 (es) 2012-03-26
KR100711334B1 (ko) 2007-04-27
CN100536640C (zh) 2009-09-02
WO2004004433A1 (en) 2004-01-08
KR100852027B1 (ko) 2008-08-13
TW200407061A (en) 2004-05-01
CN1672474A (zh) 2005-09-21
JP2005531161A (ja) 2005-10-13
JP4085087B2 (ja) 2008-04-30
HK1081380A1 (en) 2006-05-12
US6951707B2 (en) 2005-10-04
EP1523869A1 (en) 2005-04-20
MY136834A (en) 2008-11-28

Similar Documents

Publication Publication Date Title
KR100852027B1 (ko) 회로 조립체에 비아를 형성하는 방법
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
CA2711649C (en) Circuit board having an electrodeposited coating on a conductive core within a via and method of making same
US7000313B2 (en) Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US8598467B2 (en) Multi-layer circuit assembly and process for preparing the same
JP2010118708A (ja) ポリマー基板にホールをつくるためのプロセス
US7228623B2 (en) Process for fabricating a multi layer circuit assembly

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070302

Effective date: 20080130

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee