JP4085087B2 - 回路アセンブリのためのバイアを作製するためのプロセス - Google Patents

回路アセンブリのためのバイアを作製するためのプロセス Download PDF

Info

Publication number
JP4085087B2
JP4085087B2 JP2004517993A JP2004517993A JP4085087B2 JP 4085087 B2 JP4085087 B2 JP 4085087B2 JP 2004517993 A JP2004517993 A JP 2004517993A JP 2004517993 A JP2004517993 A JP 2004517993A JP 4085087 B2 JP4085087 B2 JP 4085087B2
Authority
JP
Japan
Prior art keywords
resist
substrate
coating
metal
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004517993A
Other languages
English (en)
Other versions
JP2005531161A (ja
Inventor
アラン イー. ワン,
ケビン シー. オルソン,
Original Assignee
ピーピージー インダストリーズ オハイオ, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピーピージー インダストリーズ オハイオ, インコーポレイテッド filed Critical ピーピージー インダストリーズ オハイオ, インコーポレイテッド
Publication of JP2005531161A publication Critical patent/JP2005531161A/ja
Application granted granted Critical
Publication of JP4085087B2 publication Critical patent/JP4085087B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12361All metal or with adjacent metals having aperture or cut
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

(発明の分野)
本発明は、バイアを作製するためのプロセスおよび多層電気回路アセンブリを製造するためのプロセスに関する。
(発明の背景)
電気コンポーネント、例えば、レジスター、トランジスター、およびキャパシターは、一般に、プリント回路基板のような回路パネル構造上にマウントされる。回路パネルは、通常、誘電性材料のほぼ平坦なシートであって、このシートの主要な平坦な表面上に配置された電気コンダクターをもつシートを含む。コンダクターは、一般に、銅のような金属材料から形成され、そして上記板にマウントされた電気コンポーネントを相互接続するために供される。コンダクターがパネルの主要表面の両方の上に配置される場合、パネルは、誘電層中に、対向する表面上のコンダクターを相互接続するように穴(または「貫通バイア」)を通じて延びるバイアコンダクターを有し得る。これまでは、スタック中の隣接するパネルの交互に面する表面上のコンダクターを分離する誘電性材料のさらなる層をもつ、複数のスタックされた回路パネルを取り込む多層回路パネルアセンブリが作製されてきた。これらの多層アセンブリは、通常、必要に応じて、必要な電気的相互接続を提供するために、スタック中の種々の回路パネル上のコンダクター間に延びる相互接続を取り込む。
マイクロエレクトロニクス回路パッケージでは、回路およびユニットは、増加するスケールのパッケージングレベルで調製される。一般に、最も小さなスケールのパッケージングレベルは、代表的には、複数の微小回路および/またはその他のコンポーネントを収容する半導体チップである。このようなチップは、通常、セラミックス、シリコンなどから作製されている。複数層の基材を備える中間のパッケージレベル(すなわち、「チップキャリア」)には、マイクロエレクトロニクス回路を収容する複数の小スケールチップが付着され得る。同様に、これらの中間パッケージレベルそれら自身は、大スケール回路カード、マザーボードなどに付着され得る。この中間パッケージレベルは、全体の回路アセンブリにおいていくつかの目的に供され、これには、構造支持、より小さなスケールの微小回路および回路のより大きなスケールのボードへの一時的統合、および回路アセンブリからの熱の散逸が含まれる。従来の中間パッケージングレベルで用いられ基材は、種々の材料、例えば、セラミック、繊維ガラス強化ポリエポキシド、およびポリイミドを含んでいる。
前記の基板は、回路アセンブリへの構造的支持を提供するために十分な剛直性を提供する一方、代表的には、それに付着されるマイクロエレクトロニクスチップの熱膨張係数とはかなり異なる熱膨張係数を有する。その結果、繰り返し使用後の回路アセンブリの故障は、アセンブリの層間の接着剤接続部の故障に起因するリスクである。
同様に、基材上で用いられる誘電性材料は、順応性、難燃性、および適合可能な熱膨張性質を含むいくつかの要求に合致しなければならない。従来の誘電性材料は、例えば、ポリイミド、ポリエポキシド、フェノール樹脂、およびフルオロカーボンを含む。これらのポリマー誘電性材料は、代表的には、隣接する層の熱膨張係数よりかなり高い熱膨張係数を有している。
高密度、複合相互接続を提供する回路パネル基板に対する増大する必要性が存在している。このような必要性は、多層回路パネル構造によって取り組まれ得るが、このような多層回路アセンブリの製作は、重大な欠点を提示した。製造における共通の困難性は、増加する層の回路が適用される場合に、誘電層をドリルすることによる穴およびバイアの整列である。
一般に、多層パネルは、個々の二重側面の回路パネルに、その上にある適切なコンダクターを提供することによって作製される。これらパネルは、次に、隣接するパネルの各ペア間に配置された、一般に「プレプレッグ」と称される、1つ以上の未硬化または部分的に硬化した誘電性材料で他の上に積層されたものである。このようなスタックは、通常、熱および圧力下で硬化され、単一の塊を形成する。硬化後、代表的には、穴が、異なるボード間の電気的接続が所望される位置にスタックを通じてドリルされる。得られる穴または「貫通バイア」は、次に、通常、メッキされた貫通バイアを形成するために、穴の内部をメッキすることによって、電気的に伝導性の材料で被覆されるか、または充填される。高い深さ/直径比で穴を穿孔することは困難であり、それ故、このようなアセンブリで用いられる穴は、大きくなければならず、そしてアセンブリにおいて多大のスペースを消費する。
回路層が、別の頂部の上に構築される適用において、誘電材料は、代表的に、回路化層を分離する。代表的に回路アセンブリ製造において使用されるポリマー性誘電材料は、熱可塑性ポリマーまたは熱硬化性ポリマーである。熱硬化性材料は、代表的に、一致した(conformal)コーティングを形成するように、最初に硬化される。一致してコーティングされた基材が穿孔基材に一致する貫通穴を含み得るものの、ブラインドバイアは、代表的に、例えば、レーザーによってドリルすることによって形成される。
米国特許第6,266,874 B1号は、導電性基材または「コア」を提供する工程;この導電性コア上に選択された位置にレジストを提供する工程;およびレジストによって被覆された位置を除く導電性コア上に未硬化誘電性材料を電気泳動により堆積する工程による、マイクロエレクトロニクスコンポーネントを作製する方法を開示している。この参考文献は、電気泳動により堆積された材料が、当該分野で公知であり、かつ市販され入手可能であるカチオン性アクリル−またはカチオン性エポキシ−ベースの組成物であり得ることを示唆している。この電気泳動により堆積された材料は、次に、硬化されて、一致した誘電層を形成し、そしてレジストが取り除かれ、その結果、この誘電層は、レジストによって覆われていた位置で導電性コアまで延びる開口を有する。このように形成され、そして被覆された基材または「コア」まで延びる穴は、一般に、「ブラインドバイア」と称されている。1つの実施形態では、この構造的導電性要素は、1つの主要表面から対向する主要表面まで延びる連続的貫通穴または「貫通バイア」を含む金属シートである。誘電性材料が、電気泳動により付与されるとき、この誘電性材料は、導電性要素表面および穴の壁上に均一な厚みで堆積される。しかし、この参考文献により示唆された電気泳動により堆積された誘電性材料は可燃性であり、そしてそれ故、代表的な難燃性要求には合致しないことが見出された。さらに、この方法は、引き続く回路化層において利用され得ない。
米国特許第5,224,265号および同第5,232,548号は、回路アセンブリにおける使用のための多層薄膜配線構造を製作する方法を記載している。コア基材に付与される誘電性材料は、好ましくは、好ましくは積層によって付与される、完全に硬化されかつアニールされる、ポリテトラフルオロエチレン、ポリスルホン、またはポリイミド−シロキサンのような熱可塑性ポリマーである。
米国特許第5,153,986号は、多層回路基板のための金属コア層を製作する方法を記載している。適切な誘電材料は、熱処理可能な蒸着可能な一致したポリマー被覆を含む。この方法は、穴の開いた金属コアを用い、コーティングされた貫通穴を提供するが、熱処理可能なポリマーは、ブラインドバイアを形成するために、レーザドリルする前に硬化される。
欧州特許第EP0573053は、光硬化性および熱硬化性コーティング組成物、およびこの組成物を使用するハンダレジストパターンの形成のための方法を記載する。この水溶性組成物は、カルボン酸を用いて可溶化する第3級アミン基、および光反応性エチレン性不飽和基を含むエポキシ樹脂を含む。この組成物は、プリント回路基板に適用され、乾燥され、このようにして可溶性カルボン酸をエポキシ基の一部と反応させる。このコーティングは、次いで、フォトマスクを通る化学線に曝露される。曝露される部分は、不溶性にされ、そして残りのコーティングは、希酸溶液によって溶解する。次いで、残りのパターンは、熱硬化され、このようにして、アミンと残りのエポキシ基が反応する。しかし、この方法は、アミン官能性エポキシポリマーの非常に特定の基に限定される。
米国公開特許出願番号US2002/0004982A1は、下にある伝導性層に「ハロイング(haloing)」を作製することなく、ブラインドバイアを作製するための方法を記載する。この方法は、絶縁層を基材の1つの主要な表面上に適用すること、基材に対して絶縁層に穴を提供すること、および次いで、絶縁層を熱硬化することを包含する。穴は、光エッチングまたはレーザードリルのいずれかによって形成される。熱酸化金属を還元した後に、このプロセスを、他の主要表面上に繰り返す。多層二重側面配線基板の製造において、製造効率は、市場における競争に重要である。主要表面の連続的な処理は、製造における工程の数を効率的に倍化し、それによって効率および収率を減少させる。
中間パッケージレベルの回路化は、従来、金属基板に、ポジティブ−またはネガティブ−作用性フォトレジスト(本明細書では以後、集合的に「レジスト」と称される)を適用し、次いで、曝露、現像、エッチングおよびストリッピングし、所望の回路パターンを得ることにより実施されている。レジスト組成物は、代表的には、積層、スピンコーティング、スクリーンプリンティング、カーテンまたは浸漬技法により付与される。このように付与されるレジスト層は、5〜50ミクロンの厚みを有し得る。
先に述べた基材に加え、中間パッケージレベルのための従来の基材は、米国特許第5,153,986号に記載のような中実の金属シートをさらに含み得る。これらの中実の構造は、整列目的のための貫通バイアを提供するために、回路アセンブリの製作の間に穿孔されなければならない。
先行技術のプロセスを考慮して、当該分野には、その製作が、先行技術回路アセンブリの欠点を克服する、高密度および複合相互接続を提供する多層回路パネル構造に対する必要性が残っている。
(発明の要旨)
1つの実施形態において、本発明は、基材の所定の領域を曝露するためのプロセスに関する。このプロセスは、以下:(a)硬化可能コーティング組成物を基材に適用して、その上に未硬化コーティングを形成する工程であって、この基材の一部または全てが、電気伝導性である、工程;(b)未硬化コーティング上にレジストを適用する工程;(c)このレジストを所定の位置で画像化する工程;(d)このレジストを現像して、未硬化コーティングの所定の領域を曝露する工程;(e)この未硬化コーティングの曝露された領域を除去する工程;および(f)工程(e)のコーティングされた基板を、このコーティングを硬化するのに十分な温度および時間で加熱する工程を包含する。
別の実施形態において、本発明は、多層電気回路アセンブリを製造するためのプロセスに関し、これは、以下の工程:(a)硬化可能コーティング組成物を基材に適用して、その上に未硬化コーティングを形成する工程であって、この基材の一部または全てが、電気伝導性である、工程;(b)未硬化コーティング上にレジストを適用する工程;(c)このレジストを所定の位置で画像化する工程;(d)このレジストを現像して、未硬化コーティングの所定の領域を曝露する工程;(e)この未硬化コーティングの曝露された領域を除去して、バイア(via)を形成する工程;(f)工程(e)のコーティングされた基材を、このコーティングを硬化するのに十分な温度および時間で加熱する工程;(g)残りのレジストをストリッピングする工程;(h)金属の層を全ての表面に適用する工程;(i)第2のレジストを工程(h)において適用された金属の層に適用する工程;(j)第2のレジストを処理して、曝露される下の金属の所定のパターンを形成する工程;(k)この曝露された金属をエッチングする工程;(l)残りの第2のレジストをストリッピングする工程;および(m)必要に応じて、工程(a)〜(l)を1回以上繰り返して、相互接続電気回路パターンの多層を形成する工程を包含する。
本発明は、さらに、それぞれ上記のプロセスによって調製されるコーティングされる基材および回路アセンブリに関する。
(発明の詳細な説明)
作動する実施例の他に、またはその他に示される場所で、本明細書および請求項で用いられる、成分の量表すすべての数字、反応条件などは、すべての例において用語「約」によって修飾されていると解釈されるべきである。従って、反対であることが示されなければ、以下の明細書および添付の請求項で提示される数値パラメーターは、本発明によって得られることが求められる所望の性質に依存して変動し得る概数である。少なくとも、そして請求項の範囲に対する均等論の適用を制限する試みとしてではなく、各数値パラメーターは、少なくとも、報告された重要なアラビア数字の数を考慮して、および通常の丸め技法を適用することにより解釈されるべきである。
本発明の広い範囲を示す数字範囲およびパラメーターは概数であるにもかかわらず、特定の実施例で提示される数値は、可能な限り正確に報告されている。しかし、任意の数値は、それらの個々の試験測定で見出される標準偏差から必然的に生じる特定の誤差を固有に含んでいる。
また、本明細書に記載の任意の数字範囲は、その中に包含されるすべての下の範囲を含むことが意図される。例えば、「1〜10」の範囲は、その間のすべての下の範囲を含むことが意図され、そして、記載された最小値1と記載された最大値10を含み、すなわち、1に等しいかまたは1より大きい最小値、および10に等しいかまたは10より小さい最大値を有する。
先に記載のように、1つの実施形態において、本発明は、基材の所定の領域を曝露するためのプロセスに関する。このプロセスは、以下の工程:(a)硬化可能コーティング組成物を基材に適用して、その上に未硬化コーティングを形成する工程であって、この基材の一部または全てが、電気伝導性である、工程;(b)未硬化コーティング上にレジストを適用する工程;(c)このレジストを所定の位置で画像化する工程;(d)このレジストを現像して、未硬化コーティングの所定の領域を曝露する工程;(e)この未硬化コーティングの曝露された領域を除去する工程;および(f)工程(e)のコーティングされた基材を、このコーティングを硬化するのに十分な温度および時間で加熱する工程を包含する。必要に応じて、このプロセスは、さらに、残りのレジストをストリッピングする工程を包含する。
この基板またはコアは、種々の基板を備え得るが、但し、基板の少なくとも一部が、電気伝導性である。1つの実施形態において、この基板は、電気伝導性基板、特に金属基板、例えば、非処理または亜鉛メッキスチール、アルミニウム、銅、金、ニッケル、マグネシウムまたは前記の金属の任意の合金、ならびに伝導性カーボンで被覆された材料を含み得る。別の実施形態において、この基板は、電気伝導性である部分および電気伝導性でない部分(例えば、プリント回路基板)を含み得る。少なくとも部分的に電気伝導性の基材は、2つの主要面およびエッジを有し、これは、25〜100ミクロン、代表的には、15〜20ミクロンの範囲の厚みを有し得る。多層プリント回路基板の場合、厚みは、かなり高くなり得る。当該分野で公知の任意のプリント回路基板が、本発明において適切である。
本発明のプロセスの目的のために、バイアの形成は、「貫通バイア」の形成(すなわち、1つの主要表面から他方への基材を通って延びる穴の形成)を包含することが意図され、貫通接続、ならびに、「ブラインドバイア」の形成(すなわち、下にある基材にのみ適用されるが、基材を貫通しない穴の形成)を提供して、例えば、接地または電力への接続を提供する。また、本発明の目的には、「基材を通って」延びるバイアの形成は、貫通バイアの形成のみを包含することが意図される。同様に、「基材に」延びるバイアの形成は、ブラインドバイアの形成のみを包含することが意図される。
本発明の特定の実施形態では、上記基材は、穿孔銅箔、鉄−ニッケル合金またはそれらの組み合わせから選択される金属基材である。本発明の1つの実施形態では、上記基材は、約64重量%の鉄および36重量%のニッケルを含むINVAR(商標名Imphy S.A.、168 Rue de Rivoli、Paris、France)として市販され入手可能な、鉄−ニッケル合金を含む。この合金は、チップを調製するために代表的に用いられるシリコン材料の熱膨張係数に匹敵する低い熱膨張係数を有している。この性質は、通常の使用の間の熱サイクリングに起因するチップスケールパッケージの連続するより大きいか、またはより小さいスケールの層間の接着剤接続の失敗を防ぐために所望される。鉄−ニッケル合金が、金属基材として用いられるとき、金属の層(通常は銅である)は、鉄−ニッケル合金基材のすべての表面上に付与され、最適伝導性を確実にする。この金属の層は、従来手段によって付与され得、そして例えば、電気メッキおよび金属蒸着技法、無電気メッキにより、そして代表的には、1〜10ミクロンの厚みを有する。
「穿孔金属コア」は、規則的な間隔を有する複数の穴またはバイアを有するメッシュシートを意味する。穴の直径は、通常、約200ミクロンであるが、穴が塞がれるようになることなくして、本発明のプロセスで付与されるすべての層を収容するに十分大きいことを条件に、必要に応じてより大きいか、またはより小さくてもよい。これら穴の中心から中心の間隔は、代表的には約500ミクロンであるが、同様に必要に応じてより大きいか、または小さくてもよい。バイア密度は、1平方インチあたり500〜10,000穴(1平方センチメートルあたり77〜1,550穴)の範囲であり得る。
本発明の別の実施形態において、基材は、プリント回路基板である。このプリント回路基板は、任意のプリント回路基板であり得るが、但し、少なくとも1つの電気伝導性領域を含む。プリント回路基板は、電気伝導性領域を1つまたは両方の主要表面上の電気伝導性領域を含み得る。プリント回路基板は、必要に応じて、貫通穴またはバイアを含む。
基材に、以下に記載される硬化可能コーティング組成物のいずれかのような硬化可能コーティング組成物を適用する。このコーティング組成物は、コーティングが、基材上に全ての表面上で形成される(基材内および/または基材を通る任意のバイア内の表面を含む)ように、適用される。硬化可能コーティング組成物でのバイアの閉塞は、本発明には必要ではないが、生じ得る。1つの実施形態において、基材の所定の領域は、マスクされる領域内にコーティングが適用されることを妨げるために、マスクされ得る。これらの領域は、バイアほどの小ささであり得るが、代表的には、バイアよりも大きく(すなわち、40ミクロンより大きい)、そして仕上げられた物品において所望の接続を可能にするのに十分なサイズの未コーティング領域を提供することが必要なほど大きくあり得る。「硬化可能」によって、この組成物は、未硬化であり、そして使用されるコーティング組成物に対して特異的な所定の温度範囲および時間内で熱硬化し得る。本明細書中で使用される場合、「熱硬化」である材料は、加熱した場合に、不可逆的に凝固、または「硬化」する材料をいう。熱硬化性材料は、架橋ネットワークを形成している。本明細書中で使用される場合、ポリマー性材料は、少なくとも部分的にポリマー性ネットワークを形成する場合、「架橋」されている。当業者は、架橋の存在および程度(架橋密度)が、種々の方法(例えば、窒素下で行われるTA機器DMA2980分析器を使用して、動力学的機械的熱分析(DMTA))によって決定され得る。この方法は、コーティングまたはポリマーのフリーフィルム(free film)のガラス転移温度および架橋密度を決定する。硬化された材料のこれらの物理的性質は、架橋ネットワークの構造に関連する。代表的に、硬化可能コーティング組成物は、物品の通常の操作のために使用される温度(通常、周囲温度)において熱硬化に対して安定であるが、以下にさらに記載される上昇温度において熱硬化し得る。本発明の目的のために、「未硬化」によって、このコーティング組成物が、液体(例えば、酸性溶液、塩基性溶液、または有機溶媒)においてある程度の溶解性を維持することを意味する。「塩基性溶液」とは、pHが7より大きい溶液を意味する。「酸性溶液」とは、pHが7未満の溶液を意味する。
硬化可能コーティング組成物は、コーティング分野において公知の種々の方法のいずれかによって適用され得る。このような方法の例としては、電着、スクリーンプリンティング、カーテンコーティング、ロールコーティング、浸漬コーティング技術、噴霧コーティング、およびスピンコーティングが挙げられるが、これらに限定されない。当業者は、適用方法としての電着が、実質的に表面全体にわたって電気伝導性である基材にのみ適切であることを認識する。
基材に適用されるコーティング組成物は、コーティング分野における当業者に公知の任意の種々の硬化可能コーティング組成物を含み得るが、但し、この組成物は、熱硬化性で硬化可能である。特定の実施形態において、硬化可能コーティング組成物は、(a)一種以上の活性水素含有樹脂、および(b)(a)の活性水素と反応性の一種以上の硬化試薬を含む。種々の活性水素含有樹脂材料は、本発明における使用に適切であるが、但し、この樹脂は、酸性溶液、塩基性溶液、または有機溶媒中のある程度の溶解度を有する。このような樹脂の非限定的な例としては、ポリエポキシドポリマー、アクリルポリマー、ポリエステルポリマー、ウレタンポリマー、シリコンベースのポリマー、ポリエーテルポリマー、ポリ尿素ポリマー、ビニルポリマー、ポリアミドポリマー、ポリイミドポリマー、これらの混合物、およびこれらのコポリマーが挙げられる。本明細書中で使用される場合、「シリコンベースのポリマー」とは、その骨格内に1つ以上の−SiO−を含むポリマーを意味する。このようなシリコンベースのポリマーは、ハイブリッドポリマー(例えば、骨格内に1つ以上の−SiO−単位を有する有機ポリマーブロックを含むポリマー)を含み得る。樹脂はさらに、酸性溶液または塩基性溶液において溶解性を与えるための官能基(例えば、イオン基またはイオン基を形成し得る基)を含み得る。このような官能基の非限定的な例としては、アミン、アミン塩およびカルボン酸が挙げられる。特定の適切な電着組成物の例は、係属中の出願番号____に記載されるようなハロゲン化イオン塩の基を含有する樹脂である。本発明のプロセスにおいて使用されるコーティング組成物における使用のために適切な樹脂は、代表的に、光硬化性ではないことが理解されるべきである。本明細書中で使用される場合、用語「ポリマー」とは、オリゴマーおよびホモポリマーおよびコポリマーの両方をいうことを意味する。
活性水素含有樹脂(a)は、代表的に、1つ以上の硬化剤(b)とともに使用される。適切な硬化剤は、樹脂成分(a)の活性水素と反応性である基を含む薬剤である。このような硬化剤としては、ブロック化ポリイソシアネート、カルボジイミド、アジリジン、エポキシ、アミノプラスト、活性エステル、およびこれらの混合物が挙げられるが、これらに限定されない。本明細書中で使用される場合、「活性エステル」によって、1分子当たり1つより多くのβ−ヒドロキシルエステル基を有するポリカルボン酸の非酸性ポリエステルを意味する(例えば、米国特許第4,352,842号および同第4,332,711号に開示されるもの)。
架橋剤(b)の混合物もまた使用され得る。1つの実施形態において、異なる温度で硬化する2つの架橋剤が使用され得る。1つの架橋剤は、バイアの形成を導く工程の前に、周囲温度で部分的硬化を与え得、ある程度の一体性をフィルムに提供するが、酸性溶液、塩基性溶液、または有機溶液中で可溶なコーティング組成物を残す。第2の架橋剤は、実質的により高い温度で別の工程で硬化を完全にし得、従って、このコーティング組成物にイントラクチブル(intractible)を与える。
1つの実施形態において、硬化剤(b)は、アミノプラスト樹脂を含む。適切なアミノプラストは、当業者に公知である。アミノプラストは、アルデヒドとアミンまたはアミドとの縮合反応から得られ得る。アミンまたはアミドの非限定的な例としては、メラミン、尿素、またはベンゾグアナミンが挙げられる。ホルムアルデヒドが最も頻繁に使用されるものの、他のアルデヒド(例えば、アセトアルデヒド、クロトンアルデヒド、およびベンズアルデヒド)が使用され得る。アミノプラストは、イミノおよびメチロール基を含み、特定の例において、メチロール基の少なくとも一部は、アルコールでエーテル化されて硬化応答を改変する。アミノプラストの非限定的な例としては、メラミン−、尿素−、またはベンゾグアナミン−ホルムアルデヒド縮合物が挙げられ、特定の例において、モノマー性であり、1〜4個の炭素原子を有する1つ以上のアルコールで少なくとも部分的にエーテル化される。適切なアミノプラスト樹脂の非限定的な例は、例えば、商標CYMEL(登録商標)でCytec Industries,Inc.から、および商標RESIMENE(登録商標)でSolutia,Incから市販される。
特定の実施形態において、硬化剤(b)は、ブロック化ポリイソシアネートを含む。「ブロック化ポリイソシアネート」によって、イソシアネート基が、化合物と反応しており、その結果、得られるブロック化イソシアネート基が、周囲温度で活性水素に対して安定であるが、上昇した温度(通常、90℃と200℃との間)で樹脂内で活性水素と反応することが意味される。このポリイソシアネートは、米国特許第3,984,299号、第1欄1行目〜68行目、第2欄および第3欄の1行目〜15行目に記載されるように完全にブロックされ得るか、または米国特許第3,947,338号、第2欄65行目〜68行目、第3欄および第4欄1行目〜30行目に記載されるように、部分的にブロックされ、ポリマー骨格と反応され得る(これらは、本明細書中において参考として援用される)。
1つの実施形態において、硬化可能組成物は、以下に記載の続く硬化工程の間、コーティングがバイア内に流れ込みそしてバイアを閉塞することを、妨げ得るのを補助し得るレオロジー改変剤をさらに含み得る。コーティングの分野において周知の任意の種々のレオロジー改変剤が、この目的のために使用され得る。適切なレオロジー改変剤の例としては、米国特許第4,601,906号に記載されるような微細に分割された形態の固体無機充填材、およびミクロゲル(例えば、米国特許第5,096,556号およびEP0272500B1に記載されるようなカチオン性ミクロゲル)が挙げられる。
硬化可能コーティング組成物の適用後、コーティングされた基材は、必要に応じて、コーティング層に残る任意の残留水および/または溶媒を除去するのに十分であるが、コーティングを硬化するには不十分である温度および時間、加熱され得る。コーティングされる基材が加熱される温度(コーティングから揮発性液体を除去するには十分であるが、コーティングを硬化するには不十分である)は、代表的に、100℃と130℃との間の範囲である。熱曝露の持続時間は、適用方法および揮発性物質の性質に依存し得、そして代表的に、1分と10分との間の範囲である。任意の乾燥工程はまた、周囲温度で達成され得る。当業者によって認識されるように、これらの周囲条件は、コーティング層から揮発性溶媒を効率的に追い出すためにより長い時間を必要とする。
樹脂性感光性層(すなわち、「フォトレジスト」または「レジスト」)は、未硬化コーティング上に適用される。樹脂性感光性層は、ポジ型フォトレジストまたはネガ型フォトレジストであり得る。フォトレジストは、未硬化コーティングの一部に適用され得るが、代表的には、表面全体に適用される。フォトレジスト層は、1〜50ミクロン、代表的には、5〜25ミクロンの範囲の厚みを有し得、そしてフォトリソグラフィー処理技術における当業者に公知の任意の方法によって適用され得る。適切なポジ作用性感光性樹脂としては、当業者に公知の任意のものが挙げられる。例としては、ジニトロ−ベンジル官能性ポリマー(例えば、米国特許第5,600,035号、第3欄〜第15欄に開示されるもの)が挙げられる。このような樹脂は、高い程度の感光性を有する。1つの実施形態において、樹脂性感光性層は、ジニトロベンジル官能性ポリマー(代表的には、ロールコーティングによって適用される)を含む組成物である。
ネガ型作用性フォトレジストとしては、液体または乾燥フィルム型組成物が挙げられる。液体組成物は、ローリング、スピンコーティング、スクリーンプリンティング、浸漬またはカーテン技術によって適用され得る。乾燥フィルムフォトレジストの例としては、米国特許第3,469,982号、同第4,378,264号、および同第4,343,885号に開示されるものが挙げられる。乾燥−フィルムフォトレジストは、代表的に、例えば、熱ローラーの適用によって表面上に積層される。乾燥フィルムが使用され得るが、但し、積層に使用される温度および時間が、フィルム組成物を硬化するには不十分である。
感光性層が適用された後、所望のパターンを有するフォトマスクが、感光性層上に配置され得、十分なレベルの適切な放射線源(代表的には、化学線源)に曝露され得る(本明細書中、以後、「画像化」と呼ぶ)。本明細書中で使用される場合、用語「十分なレベルの放射線」とは、ネガ型作用性レジストの場合に放射線に曝露された領域においてモノマーを重合するか、あるいは、ポジ型作用性レジストの場合にポリマーを解重合するかまたはポリマーをより溶解させる放射線のレベルをいう。これは、放射線に曝露された領域と放射線を遮蔽された領域との間で異なる溶解性を生じる。
フォトマスクは、放射線供給源に曝露された後に除去され得、そして層化された基材は、従来の現像溶液を使用して現像されて、レジストのより溶解性の部分を除去し、そして下にある未硬化コーティングの領域を曝露する。代表的な現像液は、酸性溶液または塩基性溶液のいずれかを含む。
上記のレジストを処理した後に、次いで、未硬化コーティングの曝露された部分が除去される。このように除去される部分は、バイアほど小さくあり得るが、仕上げられた物品において所望の接続を可能にするのに十分なサイズおよび形状の曝露される領域を提供するのに必要であるほど大きくあり得る。本発明の1つの実施形態において、未硬化コーティングの曝露部分は、除去されて、未硬化コーティングでバイアを形成する。このように作製されたバイアは、25〜400ミクロン、通常50〜250ミクロン、代表的には、50〜200ミクロンの直径の範囲であり得る。未硬化コーティングの除去のために使用される溶液は、酸性溶液、塩基性溶液、または有機溶媒であり得る。コーティングされる基材は、除去のために使用される溶液中に浸漬され得るか、または溶液を噴霧され得る。コーティングされる基材が未硬化コーティングを除去するために使用される溶液中に浸漬される場合、溶液の適切な混合を確実にするために超音波攪拌が使用され得る。酸性溶液とともに除去され得るコーティング組成物としては、塩基性基(例えば、アミン)を含むポリマーが挙げられる。塩基性溶液は、酸性基(例えば、カルボン酸)を含むコーティングを除去し得る。
1つの実施形態において、感光性層は、酸性溶液を適用することによって現像され、そして未硬化コーティングの曝露された領域は、塩基性溶液の作用によって除去される。別の実施形態において、感光性層は、塩基性溶液を適用することによって現像され、そして未硬化コーティングの曝露された領域は、酸性溶液の作用によって除去される。なお別の実施形態において、未硬化コーティングの曝露された領域は、感光性層の現像のために使用される現像液の作用によって除去され得る。この場合、レジストを現像する工程および未硬化コーティングの曝露された領域を除去する工程は、同時に生じる。別の実施形態において、未硬化コーティングの曝露された領域は、有機溶媒の作用によって除去され得る。適切な溶媒の非限定的な例としては、脂肪族、アラリファティック(araliphatic)および芳香族炭化水素およびハロ炭素、エーテル、アルコール、ケトン、およびエステルが挙げられる。
1つの実施形態において、未硬化コーティングの曝露された領域の除去は、コーティングを通って下にある基材に延びる1つ以上の開口部を生じる。除去される領域は、コーティングされる基材の1つまたは両方の面上に配置され得、そして/またはコーティングされる基材の縁部を包含し得る。別の実施形態において、未硬化コーティングの曝露された領域の除去は、コーティングを通るバイアのパターンを生じる。このバイアは、基材へと延び得、ブラインドバイアを生じる。さらに、未硬化コーティングの曝露された領域は、基材を通る穴と整列する場合、貫通バイアが得られる。
コーティングされる基材は、コーティング組成物を硬化するために加熱される。本発明の目的のために、「硬化された」とは、コーティングが、熱硬化反応によって上記酸性溶液、塩基性溶液または有機溶液中で実質的に不溶性になったことを意味することが理解されるべきである。コーティング組成物を硬化するために必要とされる温度および時間は、上記の特定の樹脂(a)および硬化剤(b)の組合せに依存する。硬化温度は、60℃〜220℃、代表的には、100℃〜200℃の範囲であり得る。コーティングが硬化される場合、基材に対するまたは基材を通るバイアのパターンがインタクトなままであることが理解されるべきである。硬化されたコーティングは、バイアが存在する位置を除いて実質的に均一な厚みである。硬化されたコーティングは、しばしば、50ミクロン以下、通常、25ミクロン以下、代表的には、20ミクロン以下のフィルムの厚みである。1つの特定の実施形態において、硬化されたコーティングは、誘電材料を含む。「誘電材料」とは、乏しい電気のコンダクターであるが、電場の効率的なサポーターである物質(すなわち、絶縁体)を意味する。
レジストは、未硬化コーティングの曝露された領域の除去の間、下にある未硬化コーティングを保護する。残りのレジスト(上記の未硬化コーティングの曝露された領域の除去のために使用される溶液に対して不透過性である)は、次いで、化学的ストリッピングプロセスによって除去され得る。特定の実施形態において、残りのレジストは、下にあるコーティングの硬化の前に、除去される。代替の実施形態において、残りのレジストは、下にあるコーティングが、硬化された後に除去される。当業者は、未硬化コーティングの曝露された領域が、レジストの現像のために使用される同じ現像液の作用によって除去され得る場合、下にあるコーティングを硬化する工程は、残りのレジストをストリッピングする工程の前に実行されなければならないことを認識する。
本発明のさらなる実施形態において、このプロセスは、硬化可能コーティングを硬化し、そして残りのレジストをストリッピングした後に、続けられ得、このプロセスは、続く工程:(h)金属の層を全ての表面に適用する工程;(i)工程(h)において適用された金属の層に第2のレジストを適用する工程;(j)第2のレジストを処理して、所定のパターンの曝露される下の金属を形成する工程;(k)この曝露された金属をエッチングする工程;および(l)残りの第2のレジストをストリッピングして、電気回路パターンを形成する工程を包含する。
金属化は、金属の層を全ての表面に適用することによって実行され、基材へおよび/または基材を通って金属化されたバイアの形成を可能にする。適切な金属としては、十分な電動特性を有する銅あるいは任意の金属または合金が挙げられる。この金属は、代表的に、均一な金属層を提供するために、電着または当該分野で公知の任意の他の適切な方法によって適用される。この金属層の厚みは、1〜50ミクロン、代表的には、5〜25ミクロンの範囲であり得る。
金属層の硬化されたコーティングへの接着を向上させるために、金属化工程の前に、全ての表面を、イオンビーム、電子ビーム、コロナ放電またはプラズマボンバードメント続く全ての表面への接着プロモーターの適用で処理され得る。接着プロモーター層は、50〜5000Åの厚みの範囲であり得、代表的には、クロム、チタン、ニッケル、コバルト、セシウム、鉄、アルミニウム、銅、金および亜鉛、ならびにこれらの酸化物から選択される金属または金属酸化物である。
金属化後、第2の樹脂性感光性層(すなわち、「第2のフォトレジスト」または「第2のレジスト」)(第1のレジストと同じかまたは異なり得る)は、金属層に適用され得る。必要に応じて、フォトレジストの適用の前に、金属化基材は、洗浄および/または前処理され得る;例えば、酸化金属を除去するために酸エッチング剤で処理される。樹脂性感光性層は、上記のようにポジ型またはネガ型であり得、そして上で使用されるレジストと同じまたは異なり得る。上記の任意のレジストは、第2のレジストとしての使用に適切である。さらなる実施形態において、レジストは、電着可能である。フォトレジスト層は、1〜50ミクロン、代表的には、5〜25ミクロンの範囲の厚みであり得、そしてフォトリソグラフィー処理技術の分野における当業者に公知の任意の方法によって適用され得る。乾燥フィルムレジストは、積層温度および時間を制限することなく使用され得る。添加剤または減算的処理方法は、所望の回路パターンを作製するために使用され得る。
1つの実施形態において、ポジ型作用レジストは、ジニトロベンジル官能性ポリウレタンおよびエポキシ−アミンポリマー(例えば、米国特許第5,600,035号の実施例3〜6に記載される)を含む電着組成物を含む。
別の実施形態において、液体ネガ型作用レジストは、電着、好ましくは、カチオン性電着によって適用される。電着フォトレジスト組成物は、カチオン性またはアニオン性であり得るイオン性ポリマー性材料を含み、そしてポリエステル、ポリウレタン、アクリルおよびポリエポキシドから選択され得る。アニオン性電着によって適用されるフォトレジストの例は、米国特許第3,738,835号に示される。カチオン性電着によって適用されるフォトレジストは、米国特許第4,592,816号に記載される。
第2のレジストは、上で詳細に記載されるように処理され(すなわち、画像化および現像)、カバーされていない下にある金属のパターンを与える。カバーされていない金属は、次いで、金属を水溶性金属錯体に変換する金属エッチング剤を使用してエッチングされ得る。可溶性錯体は、水噴霧によって除去され得る。
第2のレジストは、エッチング工程の間に下にある金属層を保護する。残りの第2のレジスト(エッチング剤に対して不浸透性である)を、次いで、化学ストリッピングプロセスによって除去して、金属化バイアによって基材に接続される回路パターンを提供する。
層化基材上での回路パターンの調製の後に、このプロセスは、始めから繰り返されて、多層回路アセンブリを形成し得る。当業者は、適用方法としての電着が、伝導性トレース間の絶縁領域の存在に起因して、引き続く層において使用するために不適切であることを認識する。硬化可能コーティング組成物は、上記の先の層において適用される組成物と同じかまたは異なり得る。プロセス全体を通して種々の工程において使用されるレジストはまた、先の工程で使用されるレジストと同じまたは異なり得る。
別の実施形態において、本発明は、多層電気回路アセンブリを製造するためのプロセスに関する。このプロセスは、(a)硬化可能コーティング組成物(例えば、先に記載された硬化可能コーティング組成物)を上記の基材のいずれか1つ(これのいくらかまたは全ては電気伝導性である)に適用して、その上に未硬化コーティングを形成する工程;(b)レジスト(例えば、上記レジスト組成物のいずれか)を未硬化コーティング上に適用する工程;(c)上記の条件を使用して所定の位置にレジストを画像化する工程;(d)先に記載された方法を使用してレジストを現像して、未硬化コーティングの所定の領域を曝露する工程;(e)上記の方法のいずれかを使用し、未硬化コーティングの曝露された領域を除去してバイアを形成する工程;(f)工程(e)のコーティングされた基材を、例えば、上記条件下でコーティングを硬化するのに十分な温度および時間で加熱する工程;(g)先に記載されるように残りのレジストをストリッピングする工程;(h)金属化のために先に記載された方法のいずれかによって金属の層を全ての表面に適用する工程;(i)工程(h)において適用された金属の層に、第2のレジストとして上記のレジスト組成物のいずれかを適用する工程;(j)上記の当該分野で認識される方法によって第2のレジストを処理して、所定のパターンの曝露された下にある金属を形成する工程;(k)先に記載される条件下で曝露された金属をエッチングする工程;(l)上記の当該分野で認識される方法によって残りの第2のレジストをストリッピングする工程;および(m)必要に応じて、工程(a)〜(l)を1回以上繰り返して、複数の層の相互接続電気回路パターンを形成する工程を包含する。
以下の実施例が本発明を説明し、これらの実施例は、本発明をそれらの詳細に制限するとして見なされない。他に示さない限り、以下の実施例ならびに明細書全体の全ての部および割合は、重量による。
(樹脂結合剤の調製)
(実施例A)
以下の実施例は、実施例Bの電着可能ペイントにおいて使用される樹脂性結合剤の調製を記載する。この樹脂結合剤は、以下の成分から以下に記載のように調製された。
Figure 0004085087
MACOL 98BとしてBASF Corporationから入手可能なビスフェノールA/エチレンオキシド付加物。
MAZON 1651として、BASF Corporationから入手可能。
Bayer Corporationから入手可能なイソシアネート。
最初の5個の成分を、攪拌下で適切に備え付けられた反応容器に入れる。温度が約25℃に達した場合、DESMODUR LS2096の添加を開始した。温度を105℃まで上昇させ、このとき、メチルイソブチルケトンの最後の添加を行った。反応を赤外分光法によってNCOの消失をモニターした場合、温度を100℃に維持し、NCOが消失したとき、温度を80℃に下げた。
Shell Oil and Chemical Companyから入手可能なビスフェノールAのジグリシジルエーテル
BASF Corporationから入手可能な界面活性剤
88%水溶液
以下の成分から調製されたカチオン性樹脂
Figure 0004085087
BASF Corporationから入手可能なアミンジオール
最初の2個の成分を、適切に備え付けられた反応容器に入れ、10分間攪拌し、このとき、ジブチルスズジラウレートを添加した。トルエンジイソシアネートをゆっくり添加し、反応を100℃の温度まで発熱させ、そして赤外分光法によってモニターされるような全てのNCOが消失するまで、その温度を維持した。このように調製された樹脂を、攪拌下で、スルファミン酸および脱イオン水を添加して溶解させた。最終の分散物を、26重量%の測定された樹脂固体含有量を有した。
実施例Aの樹脂結合剤は、一般的に、以下のように調製された。架橋剤を、適切に備え付けられた反応容器に添加した。次の4つの成分を、穏やかな攪拌下で反応容器に添加し、そして反応混合物を、75℃の温度に加熱し、このとき、ジエタノールアミンを添加し、そして反応混合物を、30分間その温度で維持した。次いで、アミノプロピルジエタノールアミンを添加し、そして反応混合物を132℃まで発熱させ、そしてその温度で2時間維持した。蒸留物を除去した。溶解させるために、反応生成物を、穏やかな攪拌下で、スルファミン酸、脱イオン水、乳酸溶液およびカチオン性樹脂中間体の混合物に添加した。次いで、ガム状ロジン溶液を溶解した樹脂に添加し、続いて、2つの連続する添加で脱イオン水を添加した。過剰の水および溶媒を、減圧下で60〜65℃の温度でストリッピングすることによって除去した。最終の反応生成物を約40重量%の測定された樹脂固体含有量を有した。
(硬化可能コーティング組成物の調製)
(実施例B)
以下の実施例は、電着浴の形態で電着可能コーティング組成物の調製を記載する。この組成物は、以下の成分から以下に記載されるように調製した。列挙された全ての値は、重量部(グラム)を表す。
Figure 0004085087
PPG Industries,Incから入手可能な触媒ペースト
成分を合わせ、穏やかに攪拌しながら混合した。組成物を50%限外濾過し、そして脱イオン水で再構成した。
(ブラインドバイアを有する誘電性コーティングを含むパターン化基材の調製)
(実施例1)
(誘電性コーティング基材の調製)
Buckbee−Mears(BMC Industries,Inc.の1部門)によって供給される正方形格子アレイにおいて、500ミクロン離れて(中心から中心)配置された200ミクロン直径の穴を含む50ミクロンの厚みのアンバー金属穿孔物の単一層を、9ミクロンの銅で電気メッキした。銅メッキされたアンバー穿孔物を、予め洗浄し、マイクロエッチングして、望ましくないゴミ、油および酸化物を除いた。次いで、金属基材を、2分間、90ボルトで105°F(41℃)コーティング浴から実施例Bの組成物で電気泳動コーティングした。次いで、コーティングされた物品を、脱イオン水でリンスし、空気乾燥して、その結果、穿孔物の穴全てが、水が無かった。次いで、コーティングされた基材は、6分間250°F(120℃)の温度で加熱して、乾燥し、コーティングから全ての溶媒を除去した。
(ブラインドバイア形成)
未硬化コーティング基材を、RISTON(登録商標)Special FX(E.I.,Du Pont de Nemours and Companyから入手可能)乾燥フィルムフォトレジストで積層した。次いで、コーティングされた基材を、各側面においてフォトツールを通して紫外(UV)光で曝露し、そして炭酸カリウムフォトレジスト現像溶液で現像した。この基材を、さらに、ELECTROIMAGE(登録商標)Developer EID−523(PPG Industries,Incから入手可能)フォトレジスト現像溶液で現像して、未硬化コーティングの曝露された領域を除去し、このようにして、コーティング層にブラインドバイアを形成した。乾燥フィルムフォトレジストを、水酸化カリウムストリッピング溶液で除去し、そして基材を、30分間、350°F(177℃)でオーブンにおいて加熱し、ポリマーコーティングの架橋を促進し、必要とされる場合、100ミクロンの直径のブラインドバイアが形成された20ミクロンの乾燥フィルム厚みを生じる。
(基材の金属化)
コーティングされる穿孔物金属コアを、30分間50℃でオーブンにおいて加熱して、操作の間に吸収され得る微量の水分を除去した。次いで、基材を減圧チャンバ内にすぐに導入し、ここで、この基材は、コーティング表面を活性化するためにアルゴンイオンでプラズマ処理された。プラズマ処理後、200Åのニッケルを表面上にスパッタコーティングし、続いて、3000Åの銅をスパッタコーティングした。金属層を、さらに9ミクロンの銅を電気メッキすることによって増加させた。
(基材のパターン形成)
金属化基材を、前洗浄し、そしてマイクロエッチングして、望ましくないゴミ、油および酸化物を除いた。次いで、金属基材を、90秒間、80ボルトで、84°F(29℃)のコーティング浴から、ELECTROIMAGE(登録商標)Plusフォトレジスト(PPG Industries,Incから入手可能)で電気泳動コーティングした。次いで、コーティングされた物品を脱イオン水でリンスし、そして6分間、250°F(120℃)でオーブンにおいて加熱し、乾燥し、フォトレジストコーティングから全ての溶媒を除去して、5ミクロンの乾燥フィルム厚みを得た。次いで、コーティングされた基板を、各側面においてフォトツールを通して、紫外(UV)光で曝露し、そしてELECTROIMAGE(登録商標)Developer EID−523フォトレジスト現像溶液で現像した。曝露した銅領域を塩化銅酸エッチング剤でエッチングし、そして残りのフォトレジストを、ELECTROIMAGE(登録商標)Stripper EID−568フォトレジストストリッピング溶液(PPG Industries,Incから入手可能)でストリッピングし、回路作製された(circuitized)物品を得た。
(レジストをストリッピングする前にコーティングを硬化することを包含する、ブラインドバイアを有する誘電コーティングを含むパターン形成基材の調製)
(実施例2)
基材を、上記実施例1のように調製およびコーティングした。未硬化コーティングの曝露された領域を除去した後、コーティングされた基材を30分間、350°F(177℃)でオーブンにおいて加熱して、ポリマーコーティングの架橋を促進した。次いで、乾燥フィルムフォトレジストを、水酸化カリウムストリッピング溶液で除去し、必要とされる場合、100ミクロンの直径のブラインドバイアを有する20ミクロンの厚みの誘電層を得た。硬化されたコーティングされた基材を、実施例1において上記されるように、金属化して、回路作製された物品を得た。
幅広い本発明の概念から逸脱することなく、上記実施形態に対して、変更がなされ得ることが当業者によって理解される。従って、本発明は、開示される特定の実施形態に制限されないが、添付の特許請求の範囲によって規定される、本発明の精神および範囲内である改変を網羅することが意図されることが理解される。

Claims (45)

  1. 基材の所定の領域を曝露するためのプロセスであって、以下の工程:
    (a)電着硬化可能コーティング組成物を基材に適用して、該基材上に未硬化コーティングを形成する工程であって、該基材の一部または全てが、電気伝導性である、工程;
    (b)該未硬化コーティング上にレジストを適用する工程;
    (c)該レジストを所定の位置で画像化する工程;
    (d)該レジストを現像して、該未硬化コーティングの所定の領域を曝露する工程;
    (e)該未硬化コーティングの曝露された領域を除去する工程;および
    (f)工程(e)のコーティングされた基板を、該コーティングを硬化するのに十分な温度および時間で加熱する工程、
    を包含する、プロセス。
  2. 請求項1に記載のプロセスであって、前記未硬化コーティングの曝露される領域が、1つ以上のバイアを形成するように、工程(e)において除去される、プロセス。
  3. 請求項1に記載のプロセスであって、工程(a)の完了の際に、前記コーティングされた基材が、前記未硬化コーティングから任意の溶媒および/または水を除去するには十分であるが、該コーティングを硬化するには不十分である温度および時間で加熱される、プロセス。
  4. 請求項1に記載のプロセスであって、前記基材が金属である、プロセス。
  5. 請求項4に記載のプロセスであって、前記金属基材が、穿孔された金属コアである、プロセス。
  6. 請求項5に記載のプロセスであって、前記金属コアが、穿孔された銅箔、ニッケル−鉄合金、およびこれらの組合せから選択される、プロセス。
  7. 請求項6に記載のプロセスであって、前記金属コアが、ニッケル−鉄合金である、プロセス。
  8. 請求項1に記載のプロセスであって、前記基材が、プリント回路基板である、プロセス。
  9. 請求項1に記載のプロセスであって、以下の工程:
    (g)前記残りのレジストを除去する工程、
    をさらに包含する、プロセス。
  10. 請求項9に記載のプロセスであって、工程(f)が、工程(g)の前に実行される、プロセス。
  11. 請求項9に記載のプロセスであって、工程(g)が、工程(f)の前に実行される、プロセス。
  12. 請求項6に記載のプロセスであって、工程(a)において、前記硬化可能組成物の適用の前に、銅金属の層を、前記金属コアに適用する、プロセス。
  13. 請求項1に記載のプロセスであって、前記硬化可能コーティング組成物が、以下:
    (a)一種以上の活性水素含有樹脂;および
    (b)(a)の活性水素と反応性の一種以上の硬化試薬、
    を含有する、プロセス。
  14. 請求項13に記載のプロセスであって、前記活性水素含有樹脂が、ポリエポキシドポリマー、アクリルポリマー、ポリエステルポリマー、ウレタンポリマー、シリコンベースのポリマー、ポリエーテルポリマー、ポリ尿素ポリマー、ビニルポリマー、ポリアミドポリマー、ポリイミドポリマー、これらの混合物、およびこれらのコポリマーからなる群より選択される少なくとも一種のポリマーを含む、プロセス。
  15. 請求項13に記載のプロセスであって、前記硬化剤(b)が、ブロック化ポリイソシアネート、カルボジイミド、アジリジン、エポキシ、アミノプラスト、活性エステル、およびこれらの混合物から選択される、プロセス。
  16. 請求項1に記載のプロセスであって、工程(d)および(e)が、同時に行われる、プロセス。
  17. 請求項1に記載のプロセスであって、前記レジストが、酸性溶液を適用することによって、工程d)において除去され、そして前記硬化可能コーティングが、塩基性溶液を適用することによって、工程(e)において除去される、プロセス。
  18. 請求項1に記載のプロセスであって、前記レジストが、塩基性溶液を適用することによって、工程d)において除去され、そして前記硬化可能コーティングが、酸性溶液を適用することによって、工程(e)において除去される、プロセス。
  19. 請求項1に記載のプロセスであって、前記硬化可能コーティングが、有機溶媒を適用することによって、工程(e)において除去される、プロセス。
  20. 請求項1に記載のプロセスであって、前記硬化可能コーティング組成物が、誘電材料を含む、プロセス。
  21. 請求項9に記載のプロセスであって、以下の引き続く工程:
    (h)金属の層を全ての表面に適用する工程;
    (i)第2のレジストを工程(h)において適用された金属の層に適用する工程;
    (j)該第2のレジストを処理して、曝露される下の金属の所定のパターンを形成する工程;
    (k)該曝露された金属をエッチングする工程;および
    (l)残りの第2のレジストを除去して、電気回路パターンを形成する工程、
    を包含する、プロセス。
  22. 請求項21に記載のプロセスであって、工程(h)において適用される金属の層が、銅を含む、プロセス。
  23. 請求項21に記載のプロセスであって、工程(l)の完了の際に、該プロセスの工程(a)〜(l)が、1回以上繰り返されて、相互接続電気回路パターンの多層を形成する工程を包含する、プロセス。
  24. 多層電気回路アセンブリを製造するためのプロセスであって、以下の工程:
    (a)電着硬化可能コーティング組成物を基材に適用して、該基材上に未硬化コーティングを形成する工程であって、この基材の一部または全てが、電気伝導性である、工程;
    (b)該未硬化コーティング上にレジストを適用する工程;
    (c)該レジストを所定の位置で画像化する工程;
    (d)該レジストを現像して、該未硬化コーティングの所定の領域を曝露する工程;
    (e)該未硬化コーティングの曝露された領域を除去して、バイアを形成する工程;
    (f)工程(e)のコーティングされた基材を、該コーティングを硬化するのに十分な温度および時間で加熱する工程;
    (g)該残りのレジストを除去する工程;
    (h)金属の層を全ての表面に適用する工程;
    (i)第2のレジストを工程(h)において適用された金属の層に適用する工程;
    (j)第2のレジストを処理して、曝露される下の金属の所定のパターンを形成する工程;
    (k)該曝露された金属をエッチングする工程;
    (l)残りの第2のレジストを除去する工程;および
    (m)必要に応じて、工程(a)〜(l)を1回以上繰り返して、相互接続電気回路パターンの多層を形成する工程、
    を包含する、プロセス。
  25. 請求項24に記載のプロセスであって、前記未硬化コーティングの曝露された領域が、工程(e)において除去されて、1つ以上のバイアを形成する、プロセス。
  26. 請求項24に記載のプロセスであって、工程(a)の完了の際に、前記コーティングされた基材が、前記未硬化コーティングから任意の溶媒および/または水を除去するには十分であるが、該コーティングを硬化するには不十分である温度および時間で加熱される、プロセス。
  27. 請求項24に記載のプロセスであって、前記基材が金属である、プロセス。
  28. 請求項27に記載のプロセスであって、前記金属基材が、穿孔された金属コアである、プロセス。
  29. 請求項28に記載のプロセスであって、前記金属コアが、穿孔された銅箔、ニッケル−鉄合金、およびこれらの組合せから選択される、プロセス。
  30. 請求項29に記載のプロセスであって、前記金属コアが、ニッケル−鉄合金である、プロセス。
  31. 請求項24に記載のプロセスであって、前記基材が、プリント回路基板である、プロセス。
  32. 請求項28に記載のプロセスであって、工程(a)において、前記硬化可能組成物の適用の前に、銅金属の層を、前記金属コアに適用する、プロセス。
  33. 請求項24に記載のプロセスであって、前記硬化可能コーティング組成物が、以下:
    (a)一種以上の活性水素含有樹脂;および
    (b)(a)の活性水素と反応性の一種以上の硬化試薬、
    を含有する、プロセス。
  34. 請求項33に記載のプロセスであって、前記活性水素含有樹脂が、ポリエポキシドポリマー、アクリルポリマー、ポリエステルポリマー、ウレタンポリマー、シリコンベースのポリマー、ポリエーテルポリマー、ポリ尿素ポリマー、ビニルポリマー、ポリアミドポリマー、ポリイミドポリマー、これらの混合物、およびこれらのコポリマーからなる群より選択される少なくとも一種のポリマーを含む、プロセス。
  35. 請求項33に記載のプロセスであって、前記硬化剤(b)が、ブロック化ポリイソシアネート、カルボジイミド、アジリジン、エポキシ、アミノプラスト、活性エステル、およびこれらの混合物から選択される、プロセス。
  36. 請求項24に記載のプロセスであって、工程(d)および(e)が、同時に行われる、プロセス。
  37. 請求項24に記載のプロセスであって、前記レジストが、酸性溶液を適用することによって、工程d)において除去され、そして前記硬化可能コーティングが、塩基性溶液を適用することによって、工程(e)において除去される、プロセス。
  38. 請求項24に記載のプロセスであって、前記レジストが、塩基性溶液を適用することによって、工程d)において除去され、そして前記硬化可能コーティングが、酸性溶液を適用することによって、工程(e)において除去される、プロセス。
  39. 請求項24に記載のプロセスであって、前記硬化可能コーティングが、有機溶媒を適用することによって、工程(e)において除去される、プロセス。
  40. 請求項24に記載のプロセスであって、前記硬化可能コーティング組成物が、誘電材料を含む、プロセス。
  41. 請求項24に記載のプロセスであって、工程(f)が、工程(g)の前に実行される、プロセス。
  42. 請求項24に記載のプロセスであって、工程(g)が、工程(f)の前に実行される、プロセス。
  43. 請求項24に記載のプロセスであって、工程(h)において適用される金属の層が、銅を含む、プロセス。
  44. 請求項1に記載のプロセスによって形成された、コーティングされた基材。
  45. 請求項24に記載のプロセスによって形成された、回路アセンブリ。
JP2004517993A 2002-06-27 2003-06-27 回路アセンブリのためのバイアを作製するためのプロセス Expired - Fee Related JP4085087B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/184,387 US6951707B2 (en) 2001-03-08 2002-06-27 Process for creating vias for circuit assemblies
PCT/US2003/020362 WO2004004433A1 (en) 2002-06-27 2003-06-27 Process for creating vias for circuit assemblies

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007159588A Division JP2007251207A (ja) 2002-06-27 2007-06-15 回路アセンブリのためのバイアを作製するためのプロセス

Publications (2)

Publication Number Publication Date
JP2005531161A JP2005531161A (ja) 2005-10-13
JP4085087B2 true JP4085087B2 (ja) 2008-04-30

Family

ID=29779340

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004517993A Expired - Fee Related JP4085087B2 (ja) 2002-06-27 2003-06-27 回路アセンブリのためのバイアを作製するためのプロセス
JP2007159588A Pending JP2007251207A (ja) 2002-06-27 2007-06-15 回路アセンブリのためのバイアを作製するためのプロセス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007159588A Pending JP2007251207A (ja) 2002-06-27 2007-06-15 回路アセンブリのためのバイアを作製するためのプロセス

Country Status (11)

Country Link
US (3) US6951707B2 (ja)
EP (1) EP1523869B1 (ja)
JP (2) JP4085087B2 (ja)
KR (2) KR100852027B1 (ja)
CN (1) CN100536640C (ja)
AU (1) AU2003251631A1 (ja)
ES (2) ES2365216T3 (ja)
HK (1) HK1081380A1 (ja)
MY (1) MY136834A (ja)
TW (1) TWI224488B (ja)
WO (1) WO2004004433A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
JP4394432B2 (ja) * 2003-12-15 2010-01-06 日東電工株式会社 配線回路基板保持シートの製造方法
TW200603694A (en) * 2004-05-15 2006-01-16 Kalu K Vasoya Printed wiring board with conductive constraining core including resin filled slots
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
JP5000510B2 (ja) 2004-06-08 2012-08-15 ナノシス・インク. ナノ構造単層の形成方法および形成デバイスならびにかかる単層を含むデバイス
US8563133B2 (en) 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
US7776758B2 (en) * 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20060141143A1 (en) * 2004-12-17 2006-06-29 J Mccollum Gregory Method for creating circuit assemblies
CN101080959A (zh) * 2004-12-17 2007-11-28 Ppg工业俄亥俄公司 制成电路组件的方法
JP4686218B2 (ja) * 2005-03-11 2011-05-25 矢崎総業株式会社 メタルコア基板及びこれを利用した車載システム
US20060231198A1 (en) * 2005-03-15 2006-10-19 Vasoya Kalu K Manufacturing process: how to construct constraining core material into printed wiring board
KR100738055B1 (ko) * 2005-05-18 2007-07-12 삼성에스디아이 주식회사 전자소자의 적층 형성 방법 및 이를 이용한 fed의제조방법
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
CN101026936B (zh) * 2006-12-30 2011-03-16 华为技术有限公司 一种印刷电路板按键焊盘盘中孔的开孔方法及其按键焊盘
US8299317B2 (en) * 2007-03-29 2012-10-30 Kimberly-Clark Worldwide, Inc. Absorbent articles with external access to internal conductors
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US20090173524A1 (en) * 2008-01-07 2009-07-09 Tyco Electronics Corporation Dual density printed circuit board isolation planes and method of manufacture thereof
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board
US7826222B2 (en) * 2008-07-03 2010-11-02 Juniper Networks, Inc. Front-to-back cooling system for modular systems with orthogonal midplane configuration
US8828152B2 (en) * 2008-07-31 2014-09-09 Ppg Industries Ohio, Inc. Passivated metal core substrate and process for preparing the same
US20100260940A1 (en) * 2009-04-08 2010-10-14 Mccown James Charles System and method for depositing metallic coatings on substrates using removable masking materials
EP2309521B1 (de) * 2009-09-25 2013-02-27 Arcus Elektrotechnik Alois Schiffmann GmbH Widerstandsbaugruppe
US8223498B2 (en) * 2009-11-11 2012-07-17 Juniper Networks, Inc. Thermal interface members for removable electronic devices
US20120196039A1 (en) * 2011-01-31 2012-08-02 Camtek Ltd. Method for enhancing metallization in selective deposition processes
JP5644716B2 (ja) * 2011-08-17 2014-12-24 日立金属株式会社 接着フィルム及びフラットケーブル
CN104247587A (zh) * 2012-03-01 2014-12-24 奥托立夫开发公司 具有pcb和两个外壳部分的电子单元
CN104380846A (zh) * 2012-05-30 2015-02-25 古河电气工业株式会社 金属芯基板、金属芯基板的制造方法、以及在所述金属芯基板和所述金属芯基板的制造方法中使用的芯板
EP3000177A4 (en) * 2013-05-23 2016-12-28 Rapid Diagnostek Inc INTERCONNECTION DEVICE AND MODULE USING THE SAME
US10757819B2 (en) 2013-06-21 2020-08-25 Sanmina Corporation Method of forming a laminate structure having a plated through-hole using a removable cover layer
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US9958496B2 (en) 2015-08-28 2018-05-01 Oracle International Corporation Layer-layer registration coupon for printed circuit boards
CN108054272B (zh) * 2017-08-29 2021-02-19 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
KR102483624B1 (ko) * 2018-01-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
CN110996494B (zh) * 2019-12-19 2024-06-04 北京比特大陆科技有限公司 电路板和具有其的服务器
CN118147641B (zh) * 2024-03-22 2024-09-20 温州豪臣汽车部件有限公司 一种迎宾踏板的制作工艺

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1546840C3 (de) 1965-02-27 1975-05-22 Basf Ag, 6700 Ludwigshafen Verfahren zum Herstellen von Überzügen
US3296099A (en) * 1966-05-16 1967-01-03 Western Electric Co Method of making printed circuits
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) * 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) * 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) * 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) * 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) * 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
BE785937A (fr) 1971-07-08 1973-01-08 Sandoz Sa Nouveaux derives de la quinazoline, leur preparation et leur application comme medicaments
US3738835A (en) * 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) * 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) * 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) * 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) * 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) * 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) * 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
DE2707405C3 (de) 1976-07-19 1987-12-03 Vianova Kunstharz Ag, Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) * 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) * 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4303715A (en) 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
US4343885A (en) * 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) * 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
ZA796485B (en) * 1978-12-11 1980-11-26 Shell Res Ltd Thermosetting resinous binder compositions,their preparation,and use as coating materials
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
US4378264A (en) * 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
US4419467A (en) * 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) * 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) * 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US4435559A (en) * 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
US5250164A (en) * 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
JPS60158764A (ja) 1984-01-27 1985-08-20 Fujitsu Ltd 電話機用電源回路
JPH0680894B2 (ja) 1984-07-17 1994-10-12 三菱電機株式会社 金属コアプリント基板の製造方法
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) * 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
EP0264105A3 (en) 1986-10-17 1988-07-27 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
US4916260A (en) 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) * 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
JPH02241089A (ja) 1989-03-15 1990-09-25 Fujitsu Ltd 銅板内蔵多層プリント基板の製造方法
EP0433720A3 (en) * 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) * 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH04355990A (ja) * 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
JPH0471285U (ja) 1990-11-02 1992-06-24
US5414224A (en) * 1991-04-01 1995-05-09 Filial Vsesojuznogo Nauchno Issledovatelskogo Instituta Multilayer printed circuit board and method of manufacturing same
KR940007461B1 (ko) * 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5227008A (en) * 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
US5555317A (en) * 1992-08-18 1996-09-10 Eastman Kodak Company Supervised training augmented polynomial method and apparatus for character recognition
JPH06268378A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5455872A (en) * 1993-04-26 1995-10-03 International Business Machines Corporation System and method for enhanced character recogngition accuracy by adaptive probability weighting
US5812697A (en) * 1994-06-10 1998-09-22 Nippon Steel Corporation Method and apparatus for recognizing hand-written characters using a weighting dictionary
US5600035A (en) * 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
US6303230B1 (en) * 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
JPH08288660A (ja) 1995-04-12 1996-11-01 Nippon Avionics Co Ltd 多層メタルコアプリント配線板
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) * 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JP3339387B2 (ja) * 1997-11-07 2002-10-28 日立電線株式会社 Tab用テープの製造方法
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
JPH11233904A (ja) 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) * 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
US6879718B2 (en) * 2001-11-06 2005-04-12 Microsoft Corp. Efficient method and system for determining parameters in computerized recognition

Also Published As

Publication number Publication date
EP1523869B1 (en) 2011-06-01
US20090101274A1 (en) 2009-04-23
HK1081380A1 (en) 2006-05-12
US8141245B2 (en) 2012-03-27
KR20050006302A (ko) 2005-01-15
TW200407061A (en) 2004-05-01
US6951707B2 (en) 2005-10-04
US20040000427A1 (en) 2004-01-01
US6844504B2 (en) 2005-01-18
KR100711334B1 (ko) 2007-04-27
CN100536640C (zh) 2009-09-02
KR100852027B1 (ko) 2008-08-13
JP2005531161A (ja) 2005-10-13
MY136834A (en) 2008-11-28
ES2365216T3 (es) 2011-09-26
EP1523869A1 (en) 2005-04-20
TWI224488B (en) 2004-11-21
AU2003251631A1 (en) 2004-01-19
CN1672474A (zh) 2005-09-21
US20040001325A1 (en) 2004-01-01
ES2377316T3 (es) 2012-03-26
WO2004004433A1 (en) 2004-01-08
JP2007251207A (ja) 2007-09-27
KR20050006297A (ko) 2005-01-15

Similar Documents

Publication Publication Date Title
JP4085087B2 (ja) 回路アセンブリのためのバイアを作製するためのプロセス
JP2011097123A (ja) 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス
CA2711649C (en) Circuit board having an electrodeposited coating on a conductive core within a via and method of making same
JP5133406B2 (ja) 高密度相互接続(hdi)基材材料上の誘電コーティングを貫く固体ブラインドビアを形成する方法
JP2010118708A (ja) ポリマー基板にホールをつくるためのプロセス
KR100718393B1 (ko) 다층 회로 에셈블리 및 이것의 제조방법
JPH10209645A (ja) 多層プリント基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees