CN1672474A - 形成电路组件的通孔的方法 - Google Patents

形成电路组件的通孔的方法 Download PDF

Info

Publication number
CN1672474A
CN1672474A CNA038177714A CN03817771A CN1672474A CN 1672474 A CN1672474 A CN 1672474A CN A038177714 A CNA038177714 A CN A038177714A CN 03817771 A CN03817771 A CN 03817771A CN 1672474 A CN1672474 A CN 1672474A
Authority
CN
China
Prior art keywords
coating
resist
metal
curable coating
coating composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038177714A
Other languages
English (en)
Other versions
CN100536640C (zh
Inventor
A·E·王
K·C·奥尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PPG Industries Ohio Inc
PPG Industries Inc
Original Assignee
PPG Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PPG Industries Inc filed Critical PPG Industries Inc
Publication of CN1672474A publication Critical patent/CN1672474A/zh
Application granted granted Critical
Publication of CN100536640C publication Critical patent/CN100536640C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

公开一种形成用于电路组件的通孔的方法，包括如下步骤：(a)将可固化涂料组合物涂于基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；(b)将抗蚀剂涂于所述未固化涂层上；(c)将所述预定区域中的抗蚀剂成像；(d)将所述抗蚀剂显影以暴露未固化涂层的预定区域；(e)除去暴露的未固化涂层区域；和(f)加热步骤(e)的涂布基材，加热温度和时间应足以固化涂层。还公开了一种制备电路组件的方法。

Description

形成电路组件的通孔的方法
技术领域
本发明涉及形成通孔和制备多层电路组件的方法。
背景技术
电部件如电阻器/晶体管和电容器普遍地安装在电路嵌板结构如印刷电路板上。电路嵌板一般包括介电材料的一个通常平坦的片材，在该片材的一个平坦主表面或两个主表面上设置有电导体。一般由金属材料如铜等形成导体，该导体用作安装在电路板上的电部件的相互连接。当该导体处于嵌板的两个主要表面上时，该嵌板可具有通过介电层中的孔(或通孔)延伸的孔导体，以将相对表面上的导体相连。迄今已制备了包括多层堆叠电路嵌板的多层电路嵌板组件，在该堆叠电路嵌板中，附加的介电材料层将在堆叠层中相邻嵌板相互面对表面上的导体隔开。这些多层组件一般根据需要包括在堆叠层中各电路嵌板上的导体之间延伸的相互连接，以提供要求的相互电连接。
在微电子电路线路包中，以高规格的封装水平制备线路和单元。通常，最小规格封装水平通常为封闭多个微电路和/或其它部件的半导体芯片。这些芯片通常由陶瓷、硅等构成。包括多层基材的中间封装水平(即″芯片载体″)可在其上连接封装多个微电子线路的多个小规格芯片。此外，这些中间封装水平本身可连接为更大规格的线路卡、主板等。该中间封装水平在整个线路组件中起到很多目的，包括结构支撑、将小规格微电路和电路转变集成为较大规格的板，和从电路组件中散热。用于常规中间封装水平的基材包括各种材料，例如陶瓷、玻璃纤维增强聚环氧化物和聚酰亚胺。
上述基材，尽管提供足够的刚性以提供对电路组件结构支撑，但通常其热膨胀系数完全不同于与其连接的微电子芯片。结果，在反复使用后由于组件层之间的粘结点失效，电路组件出现发生失效的危险。
此外，用于基材上的介电材料必须满足多个要求，包括适应性、阻燃和相容的热膨胀性能，常规介电材料包括例如聚酰亚胺、聚环氧化物、酚醛树脂和氟烃。这些聚合介电材料的热膨胀系数一般高于相邻层的热膨胀系数。
目前不断需要提供高密度、复杂的相互连接的电路嵌板结构。此需要可通过多层电路嵌板结构解决，然而，制备这种多层电路组件存在严重缺点。在制造中一个共同的困难是随着施加的电路层增加要对准在介电层上钻出的孔和通孔。激光钻孔是最常用的形成孔的方法，该方法会显著增加制备此类电路组件的成本。
通常多层嵌板通过提供包括合适导体的单个双侧电路嵌板制备。然后将该嵌板通过处于每对相邻嵌板之间的一层或多层未固化或部分固化的介电材料(通常称为“半固化片”)在顶上相互层压。将该堆叠物一般在加热加压下固化形成单一块。固化后，一般在其中需要不同板之间电连接的位置钻一些通过该堆叠物的孔。然后一般通过电镀孔内壁形成电镀通孔的方式用导电材料涂敷或填充所得孔或“通孔”。钻出具有高深度与直径比的孔是困难的，因此在这些组件中使用的孔必须相当大且消耗组件中的大量空间。
在涂布中，当多层电路层通过一层设置在另一层顶上构成时，介电材料一般将电路层隔开。一般用于电路组件制造中的聚合物介电材料为热塑性或热固性聚合物。热固性性材料一般先固化形成共形涂层。尽管共形涂布基材可包含与穿孔基材共形的通孔，但常常通过钻孔，例如通过激光形成盲孔。
US 6,266,874 B1公开了一种制备微电子部件的方法：设置导电基材或“芯”；在该导电芯上选取的位置设置抗蚀剂；和在导电芯上除被抗蚀剂覆盖的位置外电泳沉积未固化的介电材料。该文献建议电泳沉积材料可为诸如本领域熟练技术人员已知且可市购的阳离子型丙烯酸类-或阳离子环氧树脂基组合物。然后将该电泳沉积的材料固化形成共形介电层，然后接着除去抗蚀剂，这样介电层在一被抗蚀剂覆盖的位置具有延伸至导体芯的开孔。如此形成的并延伸至涂敷基材或“芯”的孔一般称为“盲孔”。在一个实施方案中，结构导电元件为包含从一个主要表面至相反主要表面的连续通孔的金属片材。当该介电材料通过电泳施加时，介电材料以均匀厚度沉积到导电元件表面和孔壁上。然而，已发现，这些参考文献建议的电泳沉积介电材料可能是可燃的，因此不能满足一般的阻燃要求。而且，该方法不能在后续电路化层上使用。
US 5,224,265和5,232,548公开了制备用于电路组件的多层薄膜布线结构的方法。优选将施于芯基材的介电材料为完全固化且退火的热塑性聚合物如聚四氟乙烯、聚砜或聚酰亚胺-硅氧烷，优选通过层压施加。
US 5,153,986公开了一种制备用于多层电路板的金属芯层的方法。合适的介电材料包括可热加工的可蒸汽沉积共形聚合物涂料。该方法使用提供了有涂层通孔的穿孔金属芯，但在激光钻孔形成盲孔之前可热加工聚合物被固化。
EP 0 573 053公开了一种可光固化的热固性涂料组合物和用该组合物形成阻焊膜图案的方法。该水溶性组合物包括环氧树脂。该环氧树脂包含用羧酸溶剂化的叔胺基团以及光活性烯属不饱和基团。将该组合物涂于印刷电路板上并干燥，这样可溶剂化的羧酸与部分环氧基团反应。然后该涂层经光掩模暴露于光辐射下。暴露部分变为不溶，而剩余涂层被稀酸溶液溶掉。然后将余下的图案热固化，如此胺与剩余的环氧基团反应。然而，该方法限于胺-官能环氧聚合物的非常具体的基团。
US 2002/0004982 A1描述了一种形成盲孔而不会在下面的导电层产生“晕轮”的方法。该方法包括将绝缘层施于基材的主表面上，在绝缘层中设置至基材的孔，然后热固化该绝缘层。这些孔通过光刻蚀或激光钻孔形成。将热氧化金属还原后，将该过程在另一主表面上重复。在生产多层双侧布线板中，生产效率在市场竞争中是非常重要的。主表面的后处理实际上将生产中步骤数加倍，如此降低了效率和产量。
中间封装水平的电路布置一般通过如下方法进行：将正-或负性光刻胶(以下总称为″抗蚀剂″)涂于金属化基材上，接着曝光、显影、刻蚀并剥离形成所需电路图案。抗蚀剂组合物一般通过层压、旋涂、电沉积、辊涂、筛网涂布、帘涂或浸渍技术涂布。如此涂布的抗蚀剂层具有厚度5至50微米。
除了上述基材外，用于中间封装水平的常规基材常规基材还可包括固体金属片材，如US5,153,986中公开的那些。这些固体结构必须在电路组件制造期间穿孔，以提供用于对准目的的通孔。
基于现有技术的方法，本领域中仍然需要提供高密度和复杂互连的多层电路嵌板结构，其制备方法克服了现有技术的电路组件的缺点。
发明内容
在一个实施方案中，本发明涉及一种暴露基材的预定区域的方法。该方法包括如下步骤：(a)将可固化涂料组合物涂于基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；(b)将抗蚀剂涂于未固化涂层上；(c)将预定区域中的抗蚀剂成像；(d)将抗蚀剂显影以暴露未固化涂层的预定区域；(e)除去暴露的未固化涂层区域；和(f)加热步骤(e)的涂布区域，加热温度和时间应足以固化涂层。
在另一实施方案中，本发明涉及一种制备多层电路组件的方法，包括如下步骤：(a)将可固化涂料组合物涂于基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；(b)将抗蚀剂涂于未固化涂层上；(c)将预定区域中的抗蚀剂成像；(d)将抗蚀剂显影以暴露未固化涂层的预定区域；(e)除去暴露的未固化涂层区域形成通孔；(f)加热步骤(e)的涂布基材，加热温度和时间应足以固化涂层；(g)剥离剩余的抗蚀剂；(h)将一层金属涂于所有表面上；(i)将第二层抗蚀剂涂于步骤(h)中涂布的金属层上；(j)处理第二层抗蚀剂以形成暴露的下层金属的预定图案；(k)蚀刻暴露的金属；(l)剥离剩余第二层抗蚀剂；和(m)非必要的重复步骤(a)至(l)一或多次，由此形成多层互连电路图案。
本发明进一步涉及通过相应的上述方法制备的涂布基材和电路组件。
具体实施方式
除了操作实施例或另有说明外，用于说明书和权利要求中的表示组分量、反应条件等的所有数值应理解为在所有情况下被术语“约”修饰。因此，除非与指出的相反，在下面的说明书和所附权利要求书中给出的数值参数都为可根据希望通过本发明获得的所需性能而变化的近似值。在至少且不试图将申请限于与权利要求范围等同的教导下，各参数应至少基于记载的明显数位的数值且基于常规舍入技术解释。
尽管设定本发明宽范围的数值范围和参数为近似值，但是在具体实施例中给出的数值尽可能精确报道。然而，任何数值本身包含由其相应测量中测得的标准偏差必须带来的误差。
此外，应理解这里引用的任何数值范围要包括其中归入的所有子范围，例如，范围“1至10”要包括其间的所有子范围并包括描述的最低值1和描述的最大值10，即具有最小值等于或大于1和最大值等于或低于10。
如上所述，在一个实施方案中，本发明涉及一种暴露基材的预定区域的方法。该方法包括如下步骤：(a)将可固化涂料组合物涂于基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；(b)将抗蚀剂涂于未固化涂层上；(c)将预定区域中的抗蚀剂成像；(d)将抗蚀剂显影以暴露未固化涂层的预定区域；(e)除去暴露的未固化涂层区域；和(f)加热步骤(e)的涂布基材，加热温度和时间应足以固化涂层。该方法非必要地进一步包括步骤(g)剥离剩余的抗蚀剂。
基材或芯可包括各种基材，条件是至少部分基材是导电的。在一个实施方案中，该基材可为导电基材，特别是金属基材，如未处理或镀锌钢、铝、铜、金、镍、镁或任何上述金属的合金，以及导电碳涂布材料。在另一实施方案中，基材可包括导电部分和不导电部分，例如印刷电路板。至少部分导电基材具有两个主表面和边沿，并且可具有厚度25至100微米，通常15至20微米。对于多层印刷电路板，厚度可更高。本领域已知的任何印刷电路板将适合本发明。
应理解，对于本发明方法的目的，形成的孔将包括形成“通孔”(即，形成的孔自一个主表面至另一面延伸过基材)由此提供通过连接，以及形成“盲孔”(即形成的孔仅延伸过涂布的涂层，并延伸至下层基材，但不通过下层基材，或另外相邻的预先涂布的金属层)，以提供与例如地面或电源连接。此外，对于本发明，形成的延伸“通过基材”的孔要包括仅形成的通孔。同样，形成的延伸“至基材”的孔要包括仅形成的盲孔。
在本发明的具体实施方案中，该基材为选自开孔铜箔、铁-镍合金或其组合的金属基物。在本发明的一个实施方案中，该基材包括以INVAR(Imphy S.A.，168 Rue de Rivoli，Paris，France的商标)市购的含约64wt％铁和36wt％镍的铁-镍合金。该合金具有可与一般用于制备芯片的硅材料的热膨胀系数相配比的低热膨胀系数。该性能是芯片规模封装的连续更大或更小规模层之间的粘合接头防止因在正常使用期间的热循环而失效所需的。当镍-铁合金用作金属基物时，将一层金属，通常为铜施于镍-铁合金基物的所有表面以确保最佳导电性。该金属层可通过常规方式，例如通过电镀、化学沉积和金属蒸汽沉积施加，通常具有厚度1至10微米。
“穿孔金属芯”是指具有以规则间隔排列的多个孔的网眼片材。孔的直径通常为约200微米，但根据需要可大可小，只要直径足够大以适合在本发明方法中施加的所有层而不至于填塞孔即可。孔的中心至中心间隔通常为约500微米，但同样根据需要可大可小。孔密度可为500至10,000个孔/平方英寸(77至1,550个孔/平方厘米)。
在本发明的另一实施方案中，该基材为印刷电路板。该印刷电路板可为任何印刷电路，只要它包括至少一个导电区即可。该印刷电路板可在一个或两个主表面包括导电区。该印刷电路板非必要地包括通孔。
可在基材上涂布一种可固化的涂料组合物，如下面描述的任何一种可固化涂料组合物。涂布该涂料组合物以在基材的所有表面上(包括基材内和/或通过基材的孔的表面)形成涂层。可发生通孔被可固化涂料组合物堵塞，尽管对于本发明不是必须的。在一个实施方案中，可将基材的预定区域掩蔽以防止涂层涂于被掩蔽的区域。这些区域可尽量小，但一般大于通孔(即大于400微米)，并可必须大到提供足够尺寸的未涂布区域以在最终产品中实现所需的连接。“可固化”是指组合物未固化，但在该具体涂料组合物使用的给定温度和时间内能够热固化。这里使用的“热固性”材料是指当加热时固化或不可逆“凝固”的材料。热固性材料已形成交联网。作为这里使用术语：若聚合物材料至少部分形成聚合物网，则该聚合物材料“交联”。本领域熟练技术人员应理解，存在交联和交联度(交联密度)可通过各种方法测定，该方法的一个例子是使用TA仪器DMA 2980分析仪在氮气下进行的动态机械热分析(DMTA)。该方法测定玻璃转化温度和涂层或聚合物自由薄膜的交联密度。固化材料的这些物理性能与交联网的结构相关。可固化的涂料组合物一般在用于常规操作制品的温度(通常为环境温度)下对热固化稳定，但可在下面进一步讨论的高温下热固化。对于本发明，“未固化”，是指涂料组合物在液体，例如酸性溶液、碱性溶液或有机溶剂中保持一定溶解度。“碱性溶液”是指其pH大于7的溶液。“酸性”溶液是指其pH小于7的溶液。
该可固化涂料组合物可通过涂料领域已知的各种方法涂布。这些方法的例子包括但不限于电沉积、筛网涂布、帘涂、辊涂、浸涂、喷涂和旋涂。本领域熟练技术人员将认识到作为涂布方法的电沉积仅适合于用于在基本上整个表面上导电的基材。
涂于基材上的涂料组合物可包括涂料领域熟练技术人员已知的各种可固化涂料组合物中的任何一种。只要该组合物是可热固化的即可。在一个具体实施方案中，该可固化涂料组合物包括(a)一种或多种含活泼氢的树脂，和(b)一种或多种与(a)的活泼氢反应的固化剂。各种含活泼氢的树脂材料适用于本发明，条件是该树脂在酸性溶液、碱性溶液或有机溶剂中具有一定溶解度。这些树脂的非限制性例子包括：聚环氧化物聚合物、丙烯酸类聚合物、聚酯聚合物、氨基甲酸酯聚合物、硅基聚合物、聚醚聚合物、聚脲聚合物、乙烯基聚合物、聚酰胺聚合物、聚酰亚胺聚合物，其混合物和共聚物。这里使用的“硅基聚合物”是指在主链中包括一个或多个-SiO-单元的聚合物。这些硅基聚合物可包括杂化聚合物，如在主链中包括有一个或多个-SiO-单元的有机聚合嵌段的那些。该树脂可进一步包括使其在酸性溶液或碱性溶液中具有溶解度的官能团，例如离子基团或能够形成离子基团的基团。这些官能团的非限制性实例包括胺、胺盐和羧酸。特别合适的可电沉积组合物的一个例子是含卤化离子盐基团的树脂，如未决申请流水号--中描述的。应理解适用于本发明方法中使用的涂料组合物的树脂一般不可光固化。术语“聚合物”是指低聚物以及均聚物和共聚物。
含活泼氢的树脂(a)一般与一种或多种固化剂(b)一起使用。合适的固化剂为包括与树脂组分(a)的活泼氢反应的基团的那些。这些固化剂包括但不限于封闭多异氰酸酯、碳二亚胺、氮丙啶、环氧化物、氨基塑料、活性酯和其混合物。这里使用的“活性酯”是指每分子具有一个以上β-羟基酯基团的多羧酸的非酸性聚酯，如US4,352,842和4,332,711中公开的那些。
还可以使用交联剂(b)的混合物。在一个实施方案中，可使用在不同温度下固化的两种交联剂。一种交联剂可在导致形成通孔的步骤前在室温部分固化，以对薄膜提供完整度，但仍然保持该涂料组合物可溶于酸性、碱性或有机溶液中。第二种交联剂可在另一步骤中在明显较高的温度下完成固化，由此使涂料组合物变牢固。
在一个实施方案中，固化剂(b)包括氨基塑料树脂。合适的氨基塑料为本领域熟练技术人员已知的。氨基塑料可通过醛与胺或酰胺缩聚反应获得。胺或酰胺的非限制性例子包括三聚氰胺、脲或苯并胍胺。尽管甲醛最常使用，其它醛如乙醛、巴豆醛和苯甲醛也可使用。氨基塑料包含亚氨基和羟甲基，且在某些情况下，至少部分羟甲基被醇醚化以改进固化响应。氨基塑料的非限制性例子包括三聚氰胺-、脲-或苯并胍胺-甲醛缩合物，在一些场合是单体的，和用一种或多种含1至4个碳原子的醇至少部分酯化的。氨基塑料树脂的非限制性例子可以商标CYMEL购自Cytec Industries，Inc.和以商标RESIMENE购自Solutia，Inc.。
在一个具体的实施方案中，固化剂(b)包括封闭多异氰酸酯。“封闭多异氰酸酯”是指异氰酸酯基已与化合物反应，这样所得封闭异氰酸酯基团在室温下对活泼氢稳定，但在高温，通常在90至200℃下与树脂中的活泼氢反应。该多异氰酸酯可为完全封闭的，如US3,984,299第1栏第1至68行、第2栏和第3栏1至15行中描述的，或为部分封闭的并与聚合物主链反应，如US3,947,338第2栏第65至68行、第3栏和第4栏1至30行中描述的，这些文献这里作为参考引入。
在一个实施方案中，该可固化涂料组合物可进一步包括流变改性剂，该流变改性剂在随后的固化步骤(将在下面描述)可有助于防止涂料流入并堵塞通孔。为此可使用涂料领域公知的各种流变改性剂中的任何一种。合适的流变剂的例子包括细粉末形式的固体无机填料，如US4,601,906中描述的那些，和微凝胶，如US5,096,556和EP 0 272500B1中描述的阳离子微凝胶。
该可固化填料组合物涂布后，可将涂布的基材非必要地加热，加热温度和时间应足以除去涂层中所有残留的水和/或溶剂，但不足以固化涂层。加热涂布基材的温度(该温度足以除去涂层中挥发性液体，但不足以固化涂层)一般为100至130℃。暴露于热下的时间可取决于涂布方法和挥发性物质的性质，且通常为1至10分钟。也可在环境条件下完成该非必要的干燥步骤。正如本领域熟练技术人员认识到的，这些环境条件将需要更长的时间以从涂层中有效除去挥发性溶剂。
将树脂光敏层(即“光刻胶”或“抗蚀剂”)涂于未固化的涂层上。树脂光敏层可为正或负光刻胶。该光刻胶可涂于未固化涂层的一部分上，但通常要涂布在整个表面上。该光刻胶层可具有厚度1至50微米，通常5至25微米，并可通过光刻处理领域熟练技术人员已知的任何方法施加。合适的正性作用光敏树脂包括本领域熟练技术人员已知的任何树脂。其例子包括二硝基苄基官能聚合物，如US5,600,035第3-15栏中描述的那些。这些树脂具有高光敏度。在一个实施方案中，树脂光敏层为包括二硝基苄基官能聚合物的组合物，一般通过辊涂涂布。
负性作用光刻胶包括液体或干膜型组合物。液体组合物可通过辊涂、旋涂、帘涂、筛网涂布或浸涂涂布技术进行涂布。干膜光刻胶的例子包括US 3,469,982、4,378,264和4,343,885中公开的那些。干膜光刻胶一般通过例如热辊涂布施加于表面上。可使用干膜，条件是用于层压的温度和时间不足以固化薄膜组合物。
涂布光敏层后，可将具有所需图案的光掩蔽层置于光敏层上，并将该叠层基材暴露在足够量的合适的辐射源(通常为光化辐射源，下文称为“成像”)下。这里使用的术语“足够量的辐射”是指该辐射量可在辐射曝光区域聚合单体(对于负性作用的抗蚀剂)，或将聚合物解聚或使聚合物更可溶(对于正性作用的抗蚀剂)。如此导致在辐射曝光与辐射掩蔽区域之间不同的溶解度。
可在辐射源下暴露后将光掩模除去。并将该叠层基材用常规显影溶液显影以除去抗蚀剂的可溶部分，并暴露下面的未固化涂层的选择区域。典型的显影剂包括酸性或碱性溶液。
按照如上所述处理抗蚀剂后，将未固化涂层的暴露部分除去，如此除去的部分可如通孔一样小，但也可以大到必须提供足够尺寸的暴露区域和形状以在最终产品中实现所需的连接。在本发明的一个实施方案中，除去未固化涂层的暴露区域以在未固化涂层中形成孔。如此产生的孔直径可为25至400微米，通常为50至250微米，一般为50至200微米。用于除去未固化涂层的溶液可为酸性溶液、碱性溶液或有机溶剂。该涂布的基材可浸入除去的溶液中，或用该溶液喷涂。当将涂布的基材浸入用于除去未固化涂层的溶液中时，可使用超声搅拌以确保溶液充分混合。可用该酸性溶液除去的涂料组合物包括含碱性基团如胺的那些聚合物。碱性溶液可除去包括酸性基团，如羧酸的涂层。
在一个实施方案中，光敏层通过施加酸性溶液显影，并通过碱性溶液的作用除去未固化涂层的暴露区域。在另一实施方案中，通过施加碱性溶液使光敏层显影，并通过酸性溶液的作用除去未固化涂层的暴露区域。在又一实施方案中，未固化涂层的暴露区域可通过用于光敏层显影的显影剂作用除去。在此情况下，同时发生抗蚀剂显影和除去未固化涂层暴露区域的步骤。在另一实施方案中，未固化涂层的暴露区域能够通过有机溶剂的作用除去。合适的溶剂的非限制性例子包括脂族、芳脂族和芳族烃和卤代烃、醚、醇、酮和酯。
在一个实施方案中，除去未固化涂层的暴露区域导致一个或多个经涂层延伸至下面的基材的开孔。除去的区域可处于涂布基材的一个或两个主表面上，和/或可包括涂布基材的边沿。在另一实施方案中，除去未固化涂层的暴露区域导致通过涂层的通孔图案。该通孔可延伸至基材，导致盲孔。另外，当未固化涂层的暴露区域与通过基材的孔对准时，获得通孔。
将涂布基材加热以固化涂料组合物。应理解对于本发明，“固化”是指涂层通过热固化作用基本上不溶于上述酸性、碱性或有机溶液中。固化该涂料组合物所需的温度和时间取决于上述特定树脂(a)和固化剂(b)组合。固化温度可为60至220℃，一般100至200℃。应理解，当涂层固化时，至基材或通过基材的通孔图案保持完整。固化涂层基本上具有均匀厚度，除了其中存在通孔的位置。固化涂层的薄膜厚度常常不超过50微米，通常不超过25微米，一般不超过20微米。在一个具体实施方案中，固化涂层包括介电材料。“介电材料”是指为电的不良导体、但为静电场的有效支撑体，即绝缘体的一种物质。
抗蚀剂在除去未固化涂层暴露区域期间保护下面的未固化涂层。不受用于除去上述未固化涂层的暴露区域的溶液破坏的剩余抗蚀剂，可通过化学剥离法除去。在一个具体实施方案中，在固化下层涂层之前除去剩余的抗蚀剂。在另一实施方案中，在下层涂层已固化之后除去剩余抗蚀剂。本领域熟练技术人员认识到，若未固化涂层的暴露区域可通过用于抗蚀剂显影的相同显影剂的作用除去，则固化下层涂层的步骤必须在剥离剩余抗蚀剂步骤之前进行。
在本发明另一实施方案中，将可固化涂层固化并将残余的抗蚀剂剥离后，继续该方法，包括如下后续步骤：(h)将金属层施于所有表面上；(i)将第二抗蚀剂涂于在步骤(h)中施加金属的层上；(j)处理第二抗蚀剂形成暴露的下层金属的预定图案；(k)刻蚀暴露的金属；和(i)剥离掉剩余第二抗蚀剂形成电路图案。
金属化通过如下进行：将金属层施加到所有表面上，由此形成至基材和/或通过基材的金属化通孔。合适的金属包括铜或具有足够导电性能的任何金属或合金。该金属一般通过电镀或本领域已知的任何其它合适方法施加以提供均匀金属层。该金属层的厚度可为1至50微米，一般为5至25微米。
为增强金属层与固化涂层的粘结力，在金属化步骤之前，可将所有表面用离子束、电子束、电晕放电或等离子体轰击处理，接着将粘结促进剂施加至所有表面。粘结促进剂层可为50至5000埃厚，一般为选自铬、钛、镍、钴、铯、铁、铝、铜、金、和锌及其氧化物的金属或金属氧化物。
金属化后，将第二树脂光敏层(即“第二光刻胶”或“第二抗蚀剂”)涂于金属层上，该第二树脂光敏层可与第一抗蚀剂相同或不同。非必要地，在涂布光刻胶之前，可将金属化基材进行清洁和/或预处理，例如用酸刻蚀剂进行处理以除去氧化的金属。该树脂光敏层可为如上所述的正或负光刻胶，并可与上面使用的抗蚀剂相同或不同。上述任何抗蚀剂适合用作第二抗蚀剂。在另一实施方案中，该抗蚀剂可为可电沉积的。该光刻胶层可具有厚度1至50微米，通常5至25微米，并可通过光刻处理领域熟练技术人员已知的任何方法施加。可以使用干膜抗蚀剂，而不限制层压温度和时间。增加或减少处理方法可用于形成所需的电路图案。
在一个实施方案中，正性作用抗蚀剂包括含二硝基苄基官能聚氨酯和环氧-胺聚合物的可电沉积组合物，如在US5,600,035的实施例3-6中描述的。
在另一实施方案中，将液体负性作用抗蚀剂通过电沉积、优选通过阳离子电沉积涂布。可电沉积的光刻胶组合物包括离子聚合物材料(可为阳离子或阴离子)，并可选自聚酯、聚氨酯、丙烯酸类和聚环氧化物。通过阴离子电沉积施加的光刻胶的例子在US3,738,835中给出。通过阳离子电沉积施加的光刻胶描述于US 4,592,816中。
如上所述处理该第二抗蚀剂(即成像和显影)，得到未覆盖下层金属的图案。然后可将未覆盖的金属用金属浸蚀剂蚀刻，该金属浸蚀剂可将金属转化为水溶性金属配合物。该可溶性配合物可通过喷水除去。
第二抗蚀剂在刻蚀步骤期间保护下层金属，然后通过化学剥离方法除去浸蚀剂不能透过的剩余第二抗蚀剂，由此提供通过金属化孔连接至基材的电路图案。
在多层基材上制备电路图案后，可自开始重复该方法以形成多层电路组件。本领域熟练技术人员将认识到作为涂布方法的电沉积不适合用于后续各层中，原因在于在导电迹线之间存在绝缘区域。该可固化涂料组合物可与上述涂于前面层中的相同或不同。在整个方法中用于各步骤中的抗蚀剂还可与前述步骤中使用的那些相同或不同。
在另一实施方案中，本发明涉及制备多层电路组件的方法。该方法包括如下步骤：(a)将可固化涂料组合物，如前述可固化涂料组合物涂于上述基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；(b)将抗蚀剂，如上述抗蚀剂组合物的任何一种，涂于未固化涂层上；(c)将预定区域中的抗蚀剂用于上述条件成像；(d)将抗蚀剂用上述方法显影以暴露未固化涂层预定的区域；(e)用上述任一方法除去暴露的未固化涂层区域形成通孔；(f)例如在上述条件下加热步骤(e)的涂布基材，加热温度和时间应足以固化涂层；(g)如上所述剥离剩余的抗蚀剂；(h)通过上述任一金属化方法将一层金属涂于所有表面上；(i)将上述抗蚀剂组合物作为第二层抗蚀剂涂于步骤(h)中涂布的金属层上；(j)通过上述本领域已知的方法处理第二层抗蚀剂以形成暴露的下层金属的预定图案；(k)在上述条件下蚀刻暴露的金属；(l)通过上述本领域已知的方法剥离剩余第二层抗蚀剂；和(m)非必要的重复步骤(a)至(l)一或多次，由此形成多层互连电路图案。
下面的实施例用于说明本发明，而非对本发明进行具体限制。除非另有说明，实施例以及整个说明书中的所有份数和百分比都接重量计。
实施例
制备树脂粘结剂：
实施例A
下面的实施例描述用于实施例B的可电沉积涂漆中的树脂粘结剂组合物的制备。这些树脂粘结剂由下面的组分按照下面的描述制备。
组分 重量份(克)
交联剂1 1882
二甘醇单丁基醚缩甲醛 108.78
EPON8282 755.30
四溴双酚A 694.90
TETRONIC 150R13 0.33
二乙醇胺 51.55
氨丙基二乙醇胺 113.2
除去馏出液 (67.66)
氨基磺酸 45.17
去离子水 2714
乳酸4 1.70
树脂中间体5 244.7
松香5 27.49
去离子水 2875
1多异氰酸酯固化剂有如下组分制备
组分  重量份(g)
乙醇  92.0
丙二醇  456.0
多羟基化合物a  739.5
甲基异丁基酮  476.5
二甘醇单丁基醚缩甲醛b  92.8
DESMODUR LS2096c  1320.0
甲基异丁基酮  76.50
a双酚A/环氧乙烷加合物，以MACOL 98B购自BASF Corporation
b以MAZON1651购自BASF Corporation
c异氰酸酯购自Bayer Corporation
将前5种组分在搅拌下投入合适装配的反应器中。当温度达到约25℃时，开始加入DESMODUR LS2096。将温度升至105℃，此时进行最后的甲基异丁基酮加料。将温度保持在100℃下，同时监测反应，当通过红外光谱测定NCO消失时，将温度降至80℃。
2双酚A的二缩水甘油醚，购自Shell Oil and Chemical Company。
3表面活性剂，购自BASF Corporation。
488％水溶液
5阳离子树脂，由如下组分制备
组分 重量份(g)
MAZEEN 355 70a 603.34
乙酸 5.99
二丁基锡二月桂酸酯 0.66
甲苯二异氰酸酯 87.17
氨基磺酸 38.79
去离子水 1289.89
a胺二醇，购自BASF Corporation。
将前两种组分投入合适装配的反应容器中并搅拌10分钟，此时加入二丁基锡二月桂酸酯。慢慢加入甲苯二异氰酸酯，该反应允许放热至温度100℃，并在此温度下保持至通过红外光谱监测所有NCO消失为止。将如此制备的树脂通过在搅拌下加入氨基磺酸和去离子水溶剂化。测量最终分散体具有树脂固含量26wt％测量值。
实施例A的树脂粘结剂一般按如下制备。将交联剂加入合适装配的反应器中。将接着的四种组分在温和搅拌下加入反应器中，并将该反应混合物加热至75℃，此时加入二乙醇胺并使该反应混合物保持在75℃下30分钟。然后加入氨丙基乙二醇胺，该反应混合物允许放热至132℃并在此温度下保持2小时。除去馏出液。为进行溶剂化，在温和搅拌下将反应产品加入氨基磺酸、去离子水、乳酸溶液和阳离子树脂中间体的混合物中。然后将松香溶液加入该溶剂化树脂中，接着分两次连续加入去离子水。通过在真空下在温度60-65℃下抽提除去过量的水和溶剂。最终的反应产品具有约40w％树脂固含量测量值。
可固化涂料组合物的制备
实施例B
下面的实施例描述制备电沉积浴形式的可电沉积涂料组合物。该组合物由下面的组分按照如下描述制备。给出的所有数值表示重量份(单位：g)。
组分 重量份(g)
实施例A的树脂粘结剂 704.9
己基溶纤剂 28.5
E62781 13.2
去离子水 3053.4
1催化剂浆料，购自PPG Industries，Inc.
将这些组分合并并在温和搅拌下混合。将该组合物超滤50％并用去离子水重新构成。
包含介电涂层的带有盲孔的图案化基材的制备
实施例1
制备介电涂布基材
将在方形网格排列中含相隔500微米(中心到中心)的200微米直径的50微米厚INVAR金属穿孔单层(由Buckbee-Mears提供，BMCIndustrise，Inc.的分公司)电镀厚度9微米的铜金属层。将该电镀铜的INVAR金属穿孔物预清洗并微刻蚀以除去不需要的污物、油和氧化物。然后将该金属基材在90伏特下在2分钟内由105°F(41℃)涂料浴电晕涂布上面实施例B的组合物。将该涂布制品用去离子水漂洗并空气干燥，以使穿孔的所有孔无水。然后将该涂布的基材加热至温度250°F(120℃)，加热6分钟至干燥以从涂层中除去所有溶剂。
形成盲孔
将该未固化的涂布基材层压RISTONSpecial FX(购自E.I.DuPont deNemours and Company)干膜光刻胶。接着将该涂布的基材通过各侧上的phototool暴露于紫外光下，并用碳酸钾光刻胶显影液显影。接着将该基材用ELECTROIMAGEDeveloper EID-523光刻胶显影溶液(购自PPG Industries，Inc.)显影，以除去未固化涂层的暴露区域，如此在涂层中形成盲孔。将该干膜光刻胶用氢氧化钾剥离溶液除去并将基材在烘箱中在350°F(177℃)下加热30分钟以有助于聚合物涂层的交联，产生所需的其中具有形成的100微米直径盲孔的20微米干膜厚度。
基材金属化
将该涂布的穿孔金属芯在烘箱中在50℃下加热30分钟以除去在操作期间可能已吸附的痕量湿气。将此基材立刻投入用氩离子进行等离子体处理的真空室中以活化涂布表面。等离子体处理后，将该基材表面溅涂200埃镍，接着在表面施加3000埃的溅涂铜。将该金属层再电镀9微米铜。
基材图案化
将该金属化的基材预清洗并微刻蚀以从金属表面除去不希望的污物、油和氧化物。然后将该金属基材由84°F(29℃)涂布浴在80伏特下在90秒内电泳涂布ELECTROIMAGEPLUS光刻胶(购自PPGindustries，Inc.)。接着将该涂布的制品用去离子水漂洗并在烘箱中在250°F(120℃)下加热6分钟干燥以除去光刻胶涂层中的所有残余溶剂，获得干膜厚度5微米。然后将该涂布板通过各侧上的phototool暴露于紫外光源下，并用ELECTROIMAGEDeveloper EID-523光刻胶显影溶液显影。将该暴露的铜区域用氯化铜酸浸蚀剂刻蚀，并将剩余的光刻胶用ELECTROIMAGE去漆药水EID568光刻胶去漆溶液(购自PPG Industries，Inc.)去除，由此提供电路化制品。
制备包含介电涂层的有盲孔的图案化基材，其在剥离抗蚀剂前包括固化涂层
实施例2
制备基材并按照上面实施例1进行涂布。除去未固化涂层的暴露区域后，将该涂布基材在烘箱中在350°F(177℃)下加热30分钟以有助于聚合物涂层的交联。然后用氢氧化钾剥离溶液除去干膜光刻胶，得到所需的其中具有100微米直径盲孔的20微米厚介电层。将该固化涂层基材金属化并按照上面实施例1所述图案化得到电路化制品。
本领域熟练技术人员将理解，在不离开本发明宽范围发明构思条件下可对上述实施方案进行变化。因此，应理解，本发明不限于公开的具体实施方案，而要覆盖所附权利要求定义的本发明精神和范围内的改进。

Claims (59)

1.一种暴露基材的预定区域的方法，包括如下步骤：
(a)将可固化涂料组合物涂于基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；
(b)将抗蚀剂涂于所述未固化涂层上；
(c)将所述预定区域中的抗蚀剂成像；
(d)将所述抗蚀剂显影以暴露未固化涂层的预定区域；
(e)除去暴露的未固化涂层区域；和(f)加热步骤(e)的涂布基材，加热温度和时间应足以固化涂层。
2.权利要求1的方法，其中未固化涂层的暴露区域在步骤(e)中除去以形成一个或多个通孔。
3.权利要求1的方法，其中在完成步骤(a)时，将涂布的基材加热，加热温度和时间应足以从未固化涂层中除去所有溶剂和/或水，但不足以固化涂层。
4.权利要求1的方法，其中基材为金属。
5.权利要求4的方法，其中金属基材为穿孔金属芯。
6权利要求5的方法，其中金属芯选自穿孔铜箔、镍-铁合金和其组合。
7.权利要求6的方法，其中金属芯为镍-铁合金。
8.权利要求1的方法，其中基材为印刷电路板。
9.权利要求1的方法，进一步包括如下步骤：(g)剥离剩余抗蚀剂。
10.权利要求9的方法，其中步骤(f)在步骤(g)之前进行。
11.权利要求9的方法，其中步骤(g)在步骤(f)之前进行。
12.权利要求6的方法，其中在步骤(a)中涂布可固化涂料组合物之前，将一层铜金属施于金属芯上。
13.权利要求1的方法，其中可固化涂料组合物通过电沉积涂布。
14.权利要求1的方法，其中可固化涂料组合物通过筛网印刷涂布。
15.权利要求1的方法，其中可固化涂料组合物通过帘涂涂布。
16.权利要求1的方法，其中可固化涂料组合物通过辊涂涂布。
17.权利要求1的方法，其中可固化涂料组合物通过浸渍涂布工艺涂布。
18.权利要求1的方法，其中可固化涂料组合物通过喷涂涂布。
19.权利要求1的方法，其中可固化涂料组合物通过旋涂涂布。
20.权利要求1的方法，其中所述可固化涂料组合物包括：
(a)一种或多种含活泼氢的树脂，和
(b)与(a)的活泼氢反应的一种或多种固化剂。
21.权利要求20的方法，其中所述含活泼氢的树脂包括选自聚环氧化物聚合物、丙烯酸类聚合物、聚酯聚合物、氨基甲酸酯聚合物、硅基聚合物、聚醚聚合物、聚脲聚合物、乙烯基聚合物、聚酰胺聚合物、聚酰亚胺聚合物，其混合物和其共聚物的至少一种聚合物。
22.权利要求20的方法，其中所述固化剂(b)选自封闭多异氰酸酯、碳二亚胺、氮丙啶、环氧化物、氨基塑料、活性酯和其混合物。
23.权利要求1的方法，其中步骤(d)和(e)同时进行。
24.权利要求1的方法，其中抗蚀剂在步骤(d)中通过施加酸性溶液除去，和可固化涂层在步骤(e)中通过施加碱性溶液除去。
25.权利要求1的方法，其中抗蚀剂在步骤(d)中通过施加碱性溶液除去，和可固化涂层在步骤(e)中通过施加酸性溶液除去。
26.权利要求1的方法，其中可固化涂层在步骤(e)中通过施加有机溶剂除去。
27.权利要求1的方法，其中可固化涂料组合物包括介电物质。
28.权利要求9的方法，进一步包括如下后续步骤：(h)将金属层施于所有表面上；(i)将第二抗蚀剂涂于在步骤(h)中施加的金属层上；(j)处理所述第二抗蚀剂形成暴露的下层金属的预定图案；(k)刻蚀所述暴露的金属；和(l)剥离掉剩余第二抗蚀剂形成电路图案。
29.权利要求28的方法，其中在步骤(h)中施加的金属层包括铜。
30.权利要求28的方法，其中在完成步骤(l)时，所述方法的步骤(a)至(l)重复一次或多次以形成多层相互连接电路图案。
31.一种制备多层电路组件的方法，包括如下步骤：
(a)将可固化涂料组合物涂于基材上形成未固化的涂层，其中一些或所有基材是导电的；
(b)将抗蚀剂涂于所述未固化涂层上；
(c)将预定区域中的所述抗蚀剂成像；
(d)将所述抗蚀剂显影以暴露未固化涂层的预定的区域；
(e)除去暴露的未固化涂层区域形成通孔；
(f)加热步骤(e)的涂布区域，加热温度和时间应足以固化涂层；
(g)剥离剩余的抗蚀剂；
(h)将一层金属涂于所有表面上；
(i)将第二抗蚀剂涂于步骤(h)中涂布的金属层上；
(j)处理所述第二抗蚀剂以形成暴露的下层金属的预定图案；
(k)蚀刻所述暴露的金属；
(l)剥离剩余第二抗蚀剂；和
(m)非必要的重复步骤(a)至(l)一或多次，由此形成多层互连电路图案。
32.权利要求31的方法，其中未固化的涂层的暴露区域在步骤(e)中除去形成一个或多个通孔。
33.权利要求31的方法，其中在完成步骤(a)时，将涂布的基材加热，加热温度和时间应足以从未固化涂层中除去所有溶剂和/或水，但不足以固化涂层。
34.权利要求31的方法，其中基材为金属。
35.权利要求34的方法，其中金属基材为穿孔金属芯。
36.权利要求35的方法，其中金属芯选自穿孔铜箔、镍-铁合金和其组合。
37.权利要求36的方法，其中金属芯为镍-铁合金。
38.权利要求31的方法，其中基材为印刷电路板。
39.权利要求35的方法，其中在步骤(a)中涂布可固化涂料组合物之前，将一层铜金属施于金属芯上。
40.权利要求31的方法，其中可固化涂料组合物通过电沉积涂布。
41.权利要求31的方法，其中可固化涂料组合物通过筛网印刷涂布。
42.权利要求31的方法，其中可固化涂料组合物通过帘涂涂布。
43.权利要求31的方法，其中可固化涂料组合物通过辊涂涂布。
44.权利要求31的方法，其中可固化涂料组合物通过浸渍涂布工艺涂布。
45.权利要求31的方法，其中可固化涂料组合物通过喷涂涂布。
46.权利要求31的方法，其中可固化涂料组合物通过旋涂涂布。
47.权利要求31的方法，其中所述可固化涂料组合物包括：
(a)一种或多种含活泼氢的树脂，和
(b)与(a)的活泼氢反应的一种或多种固化剂。
48.权利要求47的方法，其中所述含活泼氢的树脂包括选自聚环氧化物聚合物、丙烯酸类聚合物、聚酯聚合物、氨基甲酸酯聚合物、硅基聚合物、聚醚聚合物、聚脲聚合物、乙烯基聚合物、聚酰胺聚合物、聚酰亚胺聚合物，其混合物和其共聚物的至少一种聚合物。
49.权利要求47的方法，其中固化剂(b)选自封闭多异氰酸酯、碳二亚胺、氮丙啶、环氧化物、氨基塑料、活性酯和其混合物。
50.权利要求31的方法，其中步骤(d)和(e)同时进行。
51.权利要求31的方法，其中抗蚀剂在步骤(d)中通过施加酸性溶液除去，和可固化涂层在步骤(e)中通过施加碱性溶液除去。
52.权利要求31的方法，其中抗蚀剂在步骤(d)中通过施加碱性溶液除去，和可固化涂层在步骤(e)中通过施加酸性溶液除去。
53.权利要求31的方法，其中可固化涂层在步骤(e)中通过施加有机溶剂除去。
54.权利要求31的方法，其中固化涂料组合物包括介电物质。
55.权利要求9的方法，其中步骤(f)在步骤(g)之前进行。
56.权利要求9的方法，其中步骤(g)在步骤(f)之前进行。
57.权利要求31的方法，其中在步骤(h)中涂布的金属层包括铜。
58.一种由权利要求1的方法形成的涂布基材。
59.一种由权利要求31的方法形成的电路组件。
CNB038177714A 2002-06-27 2003-06-27 形成电路组件的通孔的方法 Expired - Fee Related CN100536640C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/184,387 2002-06-27
US10/184,387 US6951707B2 (en) 2001-03-08 2002-06-27 Process for creating vias for circuit assemblies

Publications (2)

Publication Number Publication Date
CN1672474A true CN1672474A (zh) 2005-09-21
CN100536640C CN100536640C (zh) 2009-09-02

Family

ID=29779340

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038177714A Expired - Fee Related CN100536640C (zh) 2002-06-27 2003-06-27 形成电路组件的通孔的方法

Country Status (11)

Country Link
US (3) US6951707B2 (zh)
EP (1) EP1523869B1 (zh)
JP (2) JP4085087B2 (zh)
KR (2) KR100852027B1 (zh)
CN (1) CN100536640C (zh)
AU (1) AU2003251631A1 (zh)
ES (2) ES2377316T3 (zh)
HK (1) HK1081380A1 (zh)
MY (1) MY136834A (zh)
TW (1) TWI224488B (zh)
WO (1) WO2004004433A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102952489A (zh) * 2011-08-17 2013-03-06 日立电线株式会社 粘接膜和扁平缆线
CN105409334A (zh) * 2013-06-21 2016-03-16 桑米纳公司 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
CN108054272A (zh) * 2017-08-29 2018-05-18 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
CN110996494A (zh) * 2019-12-19 2020-04-10 北京比特大陆科技有限公司 电路板和具有其的服务器
CN118147641A (zh) * 2024-03-22 2024-06-07 温州豪臣汽车部件有限公司 一种迎宾踏板的制作工艺

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
JP4394432B2 (ja) * 2003-12-15 2010-01-06 日東電工株式会社 配線回路基板保持シートの製造方法
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) * 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20060141143A1 (en) * 2004-12-17 2006-06-29 J Mccollum Gregory Method for creating circuit assemblies
CA2591095A1 (en) * 2004-12-17 2006-06-22 Ppg Industries Ohio, Inc. Method for creating circuit assemblies
JP4686218B2 (ja) * 2005-03-11 2011-05-25 矢崎総業株式会社 メタルコア基板及びこれを利用した車載システム
US20060231198A1 (en) * 2005-03-15 2006-10-19 Vasoya Kalu K Manufacturing process: how to construct constraining core material into printed wiring board
KR100738055B1 (ko) * 2005-05-18 2007-07-12 삼성에스디아이 주식회사 전자소자의 적층 형성 방법 및 이를 이용한 ｆｅｄ의제조방법
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
CN101026936B (zh) * 2006-12-30 2011-03-16 华为技术有限公司 一种印刷电路板按键焊盘盘中孔的开孔方法及其按键焊盘
US8299317B2 (en) * 2007-03-29 2012-10-30 Kimberly-Clark Worldwide, Inc. Absorbent articles with external access to internal conductors
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US20090173524A1 (en) * 2008-01-07 2009-07-09 Tyco Electronics Corporation Dual density printed circuit board isolation planes and method of manufacture thereof
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board
US7826222B2 (en) * 2008-07-03 2010-11-02 Juniper Networks, Inc. Front-to-back cooling system for modular systems with orthogonal midplane configuration
US8828152B2 (en) * 2008-07-31 2014-09-09 Ppg Industries Ohio, Inc. Passivated metal core substrate and process for preparing the same
US20100260940A1 (en) * 2009-04-08 2010-10-14 Mccown James Charles System and method for depositing metallic coatings on substrates using removable masking materials
EP2309521B1 (de) * 2009-09-25 2013-02-27 Arcus Elektrotechnik Alois Schiffmann GmbH Widerstandsbaugruppe
US8223498B2 (en) * 2009-11-11 2012-07-17 Juniper Networks, Inc. Thermal interface members for removable electronic devices
US20120196039A1 (en) * 2011-01-31 2012-08-02 Camtek Ltd. Method for enhancing metallization in selective deposition processes
WO2013129982A1 (en) * 2012-03-01 2013-09-06 Autoliv Development Ab An electronic unit with a pcb and two housing parts
KR20150013634A (ko) * 2012-05-30 2015-02-05 후루카와 덴키 고교 가부시키가이샤 메탈 코어 기판, 메탈 코어 기판의 제조방법, 및 이들에 이용되는 코어판
EP3000177A4 (en) * 2013-05-23 2016-12-28 Rapid Diagnostek Inc INTERCONNECTION DEVICE AND MODULE USING THE SAME
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US9958496B2 (en) 2015-08-28 2018-05-01 Oracle International Corporation Layer-layer registration coupon for printed circuit boards
KR102483624B1 (ko) * 2018-01-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1546840C3 (de) 1965-02-27 1975-05-22 Basf Ag, 6700 Ludwigshafen Verfahren zum Herstellen von Überzügen
US3296099A (en) * 1966-05-16 1967-01-03 Western Electric Co Method of making printed circuits
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) * 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) * 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) * 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) * 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) * 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
BE785937A (fr) 1971-07-08 1973-01-08 Sandoz Sa Nouveaux derives de la quinazoline, leur preparation et leur application comme medicaments
US3738835A (en) * 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) * 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) * 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) * 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) * 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) * 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) * 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
DE2707405C3 (de) 1976-07-19 1987-12-03 Vianova Kunstharz Ag, Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) * 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) * 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4303715A (en) 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
US4343885A (en) * 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) * 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
CA1143498A (en) 1978-12-11 1983-03-22 Petrus G. Kooymans Thermosetting resinous binder compositions, their preparation, and use as coating materials
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
US4378264A (en) * 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
US4419467A (en) * 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) * 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) * 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US5250164A (en) * 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
US4435559A (en) * 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
JPS60158764A (ja) 1984-01-27 1985-08-20 Fujitsu Ltd 電話機用電源回路
JPH0680894B2 (ja) 1984-07-17 1994-10-12 三菱電機株式会社 金属コアプリント基板の製造方法
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) * 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
EP0264105A3 (en) 1986-10-17 1988-07-27 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
US4916260A (en) 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) * 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
JPH02241089A (ja) 1989-03-15 1990-09-25 Fujitsu Ltd 銅板内蔵多層プリント基板の製造方法
EP0433720A3 (en) * 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) * 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH04355990A (ja) * 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
JPH0471285U (zh) 1990-11-02 1992-06-24
WO1992017994A1 (en) * 1991-04-01 1992-10-15 Filial Vsesojuznogo Nauchno-Issledovatelskogo Instituta Elektromekhaniki Multilayer printed circuit board and method of manufacture
KR940007461B1 (ko) * 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5227008A (en) * 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
US5555317A (en) * 1992-08-18 1996-09-10 Eastman Kodak Company Supervised training augmented polynomial method and apparatus for character recognition
JPH06268378A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5455872A (en) * 1993-04-26 1995-10-03 International Business Machines Corporation System and method for enhanced character recogngition accuracy by adaptive probability weighting
US5812697A (en) * 1994-06-10 1998-09-22 Nippon Steel Corporation Method and apparatus for recognizing hand-written characters using a weighting dictionary
US5600035A (en) * 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US6303230B1 (en) * 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
JPH08288660A (ja) 1995-04-12 1996-11-01 Nippon Avionics Co Ltd 多層メタルコアプリント配線板
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) * 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JP3339387B2 (ja) * 1997-11-07 2002-10-28 日立電線株式会社 Ｔａｂ用テープの製造方法
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
JPH11233904A (ja) 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) * 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
US6879718B2 (en) * 2001-11-06 2005-04-12 Microsoft Corp. Efficient method and system for determining parameters in computerized recognition

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102952489A (zh) * 2011-08-17 2013-03-06 日立电线株式会社 粘接膜和扁平缆线
CN105409334A (zh) * 2013-06-21 2016-03-16 桑米纳公司 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
US10757819B2 (en) 2013-06-21 2020-08-25 Sanmina Corporation Method of forming a laminate structure having a plated through-hole using a removable cover layer
CN108054272A (zh) * 2017-08-29 2018-05-18 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
CN108054272B (zh) * 2017-08-29 2021-02-19 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
CN110996494A (zh) * 2019-12-19 2020-04-10 北京比特大陆科技有限公司 电路板和具有其的服务器
CN110996494B (zh) * 2019-12-19 2024-06-04 北京比特大陆科技有限公司 电路板和具有其的服务器
CN118147641A (zh) * 2024-03-22 2024-06-07 温州豪臣汽车部件有限公司 一种迎宾踏板的制作工艺

Also Published As

Publication number Publication date
AU2003251631A1 (en) 2004-01-19
KR20050006297A (ko) 2005-01-15
EP1523869B1 (en) 2011-06-01
US8141245B2 (en) 2012-03-27
US20040001325A1 (en) 2004-01-01
ES2365216T3 (es) 2011-09-26
US20090101274A1 (en) 2009-04-23
TWI224488B (en) 2004-11-21
US20040000427A1 (en) 2004-01-01
JP2007251207A (ja) 2007-09-27
US6844504B2 (en) 2005-01-18
ES2377316T3 (es) 2012-03-26
KR100711334B1 (ko) 2007-04-27
CN100536640C (zh) 2009-09-02
WO2004004433A1 (en) 2004-01-08
KR100852027B1 (ko) 2008-08-13
TW200407061A (en) 2004-05-01
JP2005531161A (ja) 2005-10-13
JP4085087B2 (ja) 2008-04-30
HK1081380A1 (en) 2006-05-12
US6951707B2 (en) 2005-10-04
KR20050006302A (ko) 2005-01-15
EP1523869A1 (en) 2005-04-20
MY136834A (en) 2008-11-28

Similar Documents

Publication Publication Date Title
CN1672474A (zh) 形成电路组件的通孔的方法
US6713587B2 (en) Electrodepositable dielectric coating compositions and methods related thereto
JP2011097123A (ja) 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス
TWI393507B (zh) 具有在一導孔內之導電核上之電沉積塗層的電路板及其製造方法
JP2010118708A (ja) ポリマー基板にホールをつくるためのプロセス
CN1711811A (zh) 多层电路组装件和制备它的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1081047

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1081047

Country of ref document: HK

EE01 Entry into force of recordation of patent licensing contract

Assignee: PPG industrial coatings (Suzhou) Co., Ltd.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000290

Denomination of invention: Process for creating holes of circuit assembly

Granted publication date: 20090902

License type: Common License

Open date: 20050921

Record date: 20120504

EE01 Entry into force of recordation of patent licensing contract

Assignee: PPG Ind Ohio Inc.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000336

Denomination of invention: Process for creating holes of circuit assembly

Granted publication date: 20090902

License type: Common License

Open date: 20050921

Record date: 20120521

EC01 Cancellation of recordation of patent licensing contract

Assignee: PPG industrial coatings (Suzhou) Co., Ltd.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000290

Date of cancellation: 20140616

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20150627

EXPY Termination of patent right or utility model
EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: PPG Ind Ohio Inc.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000336

Date of cancellation: 20170320