TWI393507B - 具有在一導孔內之導電核上之電沉積塗層的電路板及其製造方法 - Google Patents
具有在一導孔內之導電核上之電沉積塗層的電路板及其製造方法 Download PDFInfo
- Publication number
- TWI393507B TWI393507B TW098100209A TW98100209A TWI393507B TW I393507 B TWI393507 B TW I393507B TW 098100209 A TW098100209 A TW 098100209A TW 98100209 A TW98100209 A TW 98100209A TW I393507 B TWI393507 B TW I393507B
- Authority
- TW
- Taiwan
- Prior art keywords
- resin
- insulating material
- opening
- conductive core
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Paints Or Removers (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於電路領域,且特定言之係關於諸如晶片規模封裝之裝配件及其製備。
在微電子電路封裝中,在日益增加規模的封裝級上製備電路及單元。一般說來,最小規模的封裝級一般係容納多個微電路及/或其他組件的半導體晶片。此類晶片通常係由陶瓷、矽等製成。包含多層基板的中間封裝級(即,"晶片載體")可能具有附接至其的容納許多微電子電路的複數個小規模晶片。同樣地,該些中間封裝級本身可附接至更大規模的電路卡、母板等。該等中間封裝級在整個電路裝配件中服務於數個用途,包括結構支援、更小規模微電路及電路至更大規模板之過渡整合及自電路裝配件之散熱。用於傳統中間封裝級內的基板已包括各種材料,例如陶瓷、玻璃纖維強化的聚環氧化物及聚醯亞胺。
電氣組件(例如電阻器、電晶體及電容器)常安裝在電路面板結構上,諸如印刷電路板。電路面板通常包括一一般平坦的介電材料薄片,其具有佈置於該薄片之一主要平坦表面或兩個主要表面上的電導體。該等導體常係由金屬材料(諸如銅)形成並用以互連安裝至該板的電氣組件。在將該等導體佈置於該面板之兩個主要表面上的情況下,該面板可能具有導孔導體,其延伸穿過在該介電層內的孔("穿透導孔")以便互連在相對表面上的該等導體。到目前為止已經製造併入多個堆疊電路面板的多層電路面板裝配件,該等堆疊電路面板具有額外的介電材料層,其將在該堆疊中的相鄰面板之相互面對表面上的導體分開。該些多層裝配件必要時平常併入在堆疊中的各種電路面板上之導體間延伸的互連以提供所需的電性互連。
多層面板一般係藉由提供包括適當導體的個別、雙面電路面板來製成。接著將該等面板相互層壓在一起,在每對相鄰面板之間佈置一或多層未固化或部分固化的介電材料,其常稱為"半固化片"。此一堆疊平常在熱與壓力下固化以形成一單一質量。在固化之後,孔一般係在其中在不同板之間需要電性互連之位置處鑽孔穿過該堆疊。接著通常藉由電鍍該等孔之內部以形成一電鍍穿透導孔來使用導電材料塗布或填充所得孔或"穿透導孔"。
一直存在著對提供高密度、複雜互連之電路面板結構之不斷增加的需求。
在一態樣中,本發明提供一種用於製造一電路板之製程,其包括:提供一基板,其包括一第一導電核,該導電核具有在一第一側上的一第一絕緣塗層與在一第二側上的一第二絕緣塗層;在該等第一及第二絕緣塗層及該第一導電核內形成一開口;曝露在該開口內的該導電核之一邊緣;及在該第一導電核之曝露邊緣上電沉積一第三絕緣材料。
在另一態樣中,本發明提供一種電路板,其包括一基板,該基板包括一第一導電核,其具有在一第一側上的一第一絕緣塗層與在一第二側上的一第二絕緣塗層;一開口,其係在該等第一及第二絕緣塗層及該第一導電核內,曝露在該開口內的該導電核之一邊緣;及一電沈積第三絕緣材料,其係在該第一導電核之曝露邊緣上。
在一態樣中,本發明係針對一種用於製造一電路基板之製程,該電路基板包括一導電核與延伸穿過該核的一或多個導孔。
圖1係一基板10之一平面圖。圖2係沿線2-2所截取的圖1之基板之一斷面圖。基板10包括一導電核12與在該核之相對主要表面18及20上的第一及第二電絕緣介電材料層14及16。
該核可由複數個導電材料之任一者(諸如一金屬,例如未處理或鍍鋅鋼、鋁、金、鎳、銅、鎂或前述金屬之任一者之合金)以及導電碳塗布材料來加以製造。在一態樣中,該核具有一厚度,其在從大約10μm至大約100μm,一般從大約25μm至大約100μm之範圍內變化。
在另一具體實施例中,該核包含一鎳鐵合金。一較佳鐵鎳合金係INVERTM
,其包含約64重量百分比的鐵與30重量百分比的鎳。與用於製備晶片的矽材料之熱膨脹係數相比,此合金具有一低熱膨脹係數。此性質係合乎需要以便防止因在正常使用期間之熱循環所引起的一晶片規模封裝之連續更大或更小規模層之間的黏著接合失效。
在施加該等絕緣塗層之前,可將一金屬(通常為銅)層施加至該核以確保最佳導電率。此金屬層以及在後續金屬化步驟中所施加者可藉由傳統構件來施加,例如藉由電鍍、金屬汽相沉積技術及無電極電鍍。該金屬層一般具有從大約1至大約10μm的一厚度。
在本發明之一具體實施例中,該基板包含一穿孔核,其由前述金屬或其組合之任一者所組成。即,該核可以係該等前述基板材料之任一者之一薄片,其中核心之僅一部分或該核之全部係穿孔。
一般而言,該等孔(或導孔)係均勻大小及形狀。當該等孔係圓形(此較典型)時,該等孔之直徑係大約8密耳(203.2微米)。在一穿孔基板中,必要時該等孔可能更大或更小。該等孔之間隔可以係中心至中心大約20密耳(508微米),但同樣地必要時可能更大或更小。
用於層14及16的該等介電塗層可由如下所論述之各種塗層組成物之任一者所形成。該等介電塗層可由一熱塑性組成物所形成,其中一旦施加,便驅除或蒸發溶劑(即,有機溶劑及/或水),由此在該基板上形成該介電塗層之一膜。該等介電塗層還可由一可固化或熱固性組成物所形成,其中一旦將該組成物施加至該基板並固化,便形成該介電塗層之一固化膜。該等介電塗層可以係藉由任一塗層施加技術來施加的任一塗層,假定所得塗層具有一足夠低介電常數以確保足夠的絕緣性質以及耐火性質。
該介電塗層還可藉由任一適當保形塗布方法來加以施加,包括(例如)浸漬塗布、汽相沉積、電沉積及自泳。藉由汽相沉積所施加之介電塗層之範例包括聚(對二甲苯)(涵蓋取代與未取代聚(對二甲苯)兩者);半矽氧烷;聚苯環丁烯及聚醯亞胺。
如習知此項技術者所熟知,由電沉積所施加之介電塗層之範例包括陽極與陰極丙烯酸、環氧樹脂、聚酯、聚胺酯、聚醯亞胺或油性樹脂組成物。該介電塗層還可藉由電沉積一可電沉積光敏組成物來形成。
並且,在施加該介電塗層之前,可預處理或另外製備該基板表面用於施加該介電材料。例如,在施加該介電質之前清洗、沖洗及/或使用一助黏劑進行處理可能較適當。
圖3係包括一穿過基板10之開口22的該基板之一平面圖。圖4係沿線4-4所截取的圖3之基板之一斷面圖。該開口可使用任一已知技術在施加該等絕緣層之後建立,包括機械鑽孔、雷射鑽孔、化學蝕刻、乾式電漿蝕刻該等絕緣層,隨後化學蝕刻該核等。該開口可能具有一具有(例如)大約25μm之一直徑的圓形斷面形狀,或另一斷面形狀。該開口可能在施加該等絕緣塗層之前替代性地存在於該核內,隨後移除在該開口內的任一絕緣塗層。在任一情況下,該開口曝露該導電核之一邊緣24。在此範例中,該邊緣對齊該開口之壁26。
在該基板之一表面上的電路可藉由穿過該開口的一導體來電連接至在該基板之一相對表面上的電路。該導體可完全填充該開口,或部分填充該開口,或沿該開口之一側而定位。在任一情況下,可能期望防止在該核與在該開口內的該導體之間的一電連接。在一態樣中,此發明提供一種絕緣該核與該開口內之一導體的方法。當該等開口之直徑低於(例如)200微米時,先前在開口內沉積絕緣材料之方法已導致塞住該開口。若不先從塞住開口移除絕緣材料之一些者,此類塞住阻止在開口內後續形成一導體。此發明提供一種允許在小直徑孔內沉積一絕緣材料而無過多塞住之方法。此類直徑可小於或等於200微米,或在另一範例中在一50微米核內小於或等於150微米。
可接著將一介電塗層施加至該核之曝露邊緣。圖5係在一導電核之一邊緣上包括一介電塗層28之基板之一平面圖。圖6係沿線6-6所截取的圖5之基板之一斷面圖。藉由使用一電沉積製程,將塗布該核之僅曝露部分。在此範例中,塗布在該開口內的該核之該等邊緣。
在一範例中,該介電質-金屬核-介電質結構可藉由傳統構件或藉由層壓一圖案化金屬核並接著在該等圖案化區域內開啟該介電質來加以直接圖案化。在該些情況下,該金屬核仍將曝露於該導孔內。將使用一保形電沉積塗層,其可流入至該導孔內並充分絕緣該等曝露金屬核區域。
在一具體實施例中,該電沉積塗層介電質可施加於一圖案化介電質-金屬核-介電質基板之該等曝露邊緣處。此可在一基板上進行,其中一介電質-金屬核-介電質係藉由傳統構件或藉由層壓一圖案化金屬核並接著在該等圖案化區域內開啟該介電質來加以直接圖案化。
在本發明之一特定具體實施例中,該介電塗層係藉由電沉積一可電沉積塗層來施加至該基板。該塗層組成物可能包括分散於一水介質內的一樹脂相,其中該樹脂相基於存在於該樹脂相內的樹脂固體之總重量具有至少1重量百分比的一共價鍵合鹵素含量。
已知各式各樣可電沉積成膜聚合物且可用於本發明之可電沉積塗布組成物,只要該等聚合物係"水可分散",即調適以可在水中溶解、分散或乳化。該水可分散聚合物本質上為離子性,即該聚合物可含有陰離子官能基以賦予一負電荷或陽離子官能基以賦予一正電荷。在本發明之一特定具體實施例中,樹脂(a)包含陽離子鹽基,通常為陽離子胺鹽基。
適用於在陽離子可電沉積塗層組成物中用作樹脂(a)之成膜樹脂之非限制性範例包括鹼溶解、含羥酸基聚合物,諸如乾性油或半乾性脂肪酸酯與二羥酸或酐之反應產物或加成物;及脂肪酸酯、不飽和酸或酐與任一額外不飽和改質材料之反應產物,該額外不飽和改質材料進一步與多元醇反應。不飽和羥酸之羥烷基酯、不飽和羥酸及至少一其他乙烯化不飽和單體之至少部分中和互聚物也適用。又另一適當可電沉積樹脂包含一醇酸-胺基樹脂載體,即含有一醇酸樹脂與一胺-醛樹脂的一載體。另一適當陰離子可電沉積樹脂組成物包含一樹脂多元醇之混合酯。還可使用其他酸官能聚合物,諸如習知此項技術者所熟知的磷化聚環氧化物或磷化丙烯酸聚合物。此外,適用作樹脂(a)係包含一或多個胺基甲酸酯官能基側基的樹脂。
在本發明之一特定具體實施例中,含活性氫離子可電沉積樹脂(a)係陽離子型並能夠沉積於一陰極上。此類陽離子成膜樹脂之非限制性範例包括含胺鹽基樹脂,諸如聚環氧化物與一級或二級胺之酸溶解反應產物。通常情況下,組合一阻隔異氰酸酯固化劑來使用該些含胺鹽基樹脂,如下面詳細說明。該異氰酸酯可以完全阻隔或該異氰酸酯可部分阻隔並與該樹脂主鏈反應。並且,單成分組成物可在本發明之可電沉積塗層組成物中用作樹脂(a)。除了以上剛論述之環氧樹脂-胺反應產物,樹脂(a)還可選自陽離子丙烯酸樹脂。
除了含胺鹽基樹脂外,還可運用含四元銨鹽基樹脂。該些樹脂之範例包括由一有機聚環氧化物與一三元胺鹽反應所形成的該等者。其他陽離子樹脂之範例係含三元鋶鹽基樹脂與含四元磷鹽基樹脂。並且可使用成膜樹脂,其經由酯交換來固化。另外,可使用從曼尼希(Mannich)鹼製備的陽離子組成物。
在本發明之一具體實施例中,樹脂(a)可包含一或多個帶正電樹脂,其含有一級及/或二級胺基。在一範例中,諸如二乙撐三胺或三乙撐四胺之一聚胺之一聚酮亞胺衍生物係與一聚環氧化物反應。當使用酸來中和該反應產物並分散於水中時,產生自由一級胺基。並且,在聚環氧化物與過多聚胺(諸如二乙撐三胺與三乙撐四胺)反應時形成等效產物並從該反應混合物中剝離過多聚胺真空。
還可有利地使用以上所說明之離子樹脂之混合物。在本發明之一具體實施例中,樹脂(a)包含一具有陽離子鹽基的聚合物並選自具有一級、二級及/或三級胺基之一以聚環氧化物為主聚合物(諸如以上所說明的該等者)與具有羥基及/或胺官能基的一丙烯酸聚合物。
如先前所論述,在本發明之一特定具體實施例中,樹脂(a)包含陽離子鹽基。在此實例中,此類陽離子鹽基一般係藉由使用一無機或有機酸(諸如在可電沉積組成物中傳統使用的該等者)溶解該樹脂來加以形成。溶解酸之適當範例包括(但不限於)磺胺酸、醋酸、乳酸及蟻酸。磺胺酸與乳酸係最常用。
並且如上述,該可電沉積塗層組成物之樹脂相之共價鍵合鹵素含量可衍生自共價鍵合至樹脂(a)之鹵素原子。在此等實例中,該共價鍵合鹵素含量可歸因於用以形成如上所說明之成膜離子樹脂之任一者的一反應劑。例如,在一含陰離子基聚合物之情況下,該樹脂可能係鹵化酚(例如鹵化多元酚(諸如氯化或溴化雙酚A))與一含環氧基材料(諸如以上參考樹脂(a)所說明的該等者)反應,隨後使用磷酸溶解的產物,或替代性地一含環氧化合物,其與鹵化羥酸反應,隨後任一殘餘環氧基與磷酸反應。該等酸基可接著使用胺來溶解。同樣地,在一含陽離子鹽基聚合物之情況下,該樹脂可能係一環氧官能材料(諸如以上所說明的該等者)與鹵化酚反應,隨後任何環氧基與一胺反應的產物。該等反應產物可接著使用酸來溶解。
在本發明之一具體實施例中,樹脂(a)之共價鍵合鹵素含量可衍生自鹵化化合物,其係選自鹵化酚、鹵化聚烯烴、鹵化磷酸酯及其混合物之至少一者。在本發明之另一具體實施例中,樹脂(a)之共價鍵合鹵素含量係衍生自鹵化多元酚,例如一氯化雙酚A(諸如四氯雙酚A)或一溴化雙酚A(諸如四溴雙酚A)。此外,該共價鍵合鹵素含量可衍生自鹵化環氧化合物,例如鹵化雙酚A之二縮水甘油醚。
以上所說明之含活性氫離子可電沉積樹脂(a)可基於該可電沉積塗層組成物之總重量以在5至90重量百分比,通常10至80重量百分比,時常10至70重量百分比且一般10至60重量百分比之範圍內變化的量而存在於該可電沉積塗層組成物內。
如上述,本發明之可電沉積塗層組成物之樹脂相進一步包含(b)一固化劑,其係調適以與緊接以上所說明之離子可電沉積樹脂(a)之活性氫反應。阻隔有機聚異氰酸酯與胺基樹脂固化劑兩者均適用於本發明中,但阻隔異氰酸酯一般運用於陰極電沉積。
作為陰離子電沉積之常用固化劑,胺基樹脂係胺或醯胺與醛的凝聚產物。適當胺或醯胺之範例係三聚氰胺、苯胍胺、尿素及類似化合物。一般而言,所運用的醛係甲醛,但產物可由其他醛(諸如乙醛與糠醛)製成。取決於所運用的特定醛,該等凝聚產物含有羥甲基或類似烷基醇基。較佳的係,該些羥甲基係藉由與一醇反應來醚化。所運用的各種醇包括含有從1至4個碳原子的一元醇,諸如甲醇、乙醇、異丙醇及n-丁醇,甲醇係較佳。胺基樹脂在商標CYMEL下購自American Cyanamid Co.並在商標RESIMENE下購自Monsanto Chemical Co.。
該胺基樹脂固化劑一般以從大約1至90重量百分比,時常從5至60重量百分比,較佳的係從20至40重量百分比之範圍內變化的量來結合含活性氫陰離子可電沉積樹脂來加以利用,該等百分比係基於在可電沉積塗層組合物中該等樹脂固體之總重量。
常運用於陰極電沉積組成物內的該等固化劑係阻隔聚異氰酸酯。該等聚異氰酸酯可完全阻隔,或部分阻隔並與該聚合物主鏈反應。"阻隔"意指異氰酸酯基已與一化合物反應,使得所得阻隔異氰酸酯基在環境溫度下對活性氫穩定,但在升高溫度(通常在90℃與200℃之間)下其會與成膜聚合物中的活性氫反應。
適當聚異氰酸酯包括芳香族及脂族聚異氰酸酯,包括環脂族聚異氰酸酯且代表性範例包括二苯甲烷-4,4'-二異氰酸酯(MDI)、2,4-或2,6-雙異氰酸甲苯酯(TDI)(包括其混合物)、p-對苯二異氰酸酯、四亞甲及六亞甲二異氰酸酯、二環己基甲烷-4,4'-二異氰酸酯、異佛酮二異氰酸酯、甲苯-4,4'-二異氰酸酯與聚亞甲基聚異氰酸苯酯之混合物。可使用更高聚異氰酸酯,諸如三異氰酸酯。一範例將會包括三苯甲烷-4,4',4"-三異氰酸酯。還可使用異氰酸酯預聚物與多元醇(諸如新戊二醇與三羥甲基丙烷)及聚合多元醇(諸如聚己內酯二醇與三元醇(NCO/OH當量比大於1))。
該等聚異氰酸酯固化劑一般係基於該電沉積浴之總重量以在從1至90重量百分比,通常1至80重量百分比,時常1至70重量百分比且一般1至15重量百分比之範圍內變化的量而結合含活性氫陽離子可電沉積樹脂(a)來加以利用。
β-羥胺基甲酸酯固化劑也適用。此類β-羥胺基甲酸酯係由一異氰酸酯化合物(例如緊接以上所說明之該等者之任一者)、一1,2-多元醇及/或一傳統阻隔(諸如單醇)所形成。二級胺阻隔脂族及環脂族異氰酸酯也適用。
在本發明之一具體實施例中,固化劑(b)基於在該固化劑(b)中所存在之總樹脂固體之重量具有多達60重量百分比且一般從1至50重量百分比,時常從2至30重量百分比,通常從5至25重量百分比並可從10至20重量百分比之範圍內變化的一共價鍵合鹵素含量。在此類實例中,存在於固化劑(b)中的共價鍵合鹵素含量可衍生自(例如)一含鹵素阻隔異氰酸酯,其可藉由至少部分阻隔4-氯-6-甲基-1,3-伸苯基二異氰酸酯及一適當阻隔劑(諸如2-丁氧基乙醇)來加以製備。若部分阻隔,則任何殘餘異氰酸酯基可與一多元醇(諸如三羥甲基丙烷)反應,由此增加該固化劑之分子量。
如上述,在本發明之另一具體實施例中,存在於該可電沉積塗層組成物之樹脂相中的共價鍵合鹵素含量可衍生自一成分(c),其係不同於樹脂(a)及固化劑(b)且除其外還存在。在此實例中,成分(c)一般係一含共價鍵合鹵素化合物,其係選自由鹵化聚烯烴、鹵化磷酸酯、鹵化酚(諸如以上所說明之鹵化酚之任一者)及其混合物所組成之群組。
如上述,存在於該可電沉積塗層組成物之樹脂相內的共價鍵合鹵素含量可衍生自樹脂(a)、固化劑(b)、成分(c)或前述之任一組合,假定該共價鍵合鹵素含量係足以確保在電泳施加並固化時所得電沉積塗層依據IPC-TM-650通過耐火測試,如先前所論述。該可電沉積塗層組成物之樹脂相之共價鍵合鹵素含量亦應以一不足以不利影響該電沉積製程及/或所得介電塗層性質之量而存在。
在本發明之一具體實施例中,該可電沉積塗層組成物可進一步包含一流變改質劑,其可輔助在孔或導孔壁之表面上以及在該等導孔開口處的該等邊緣處沉積一平滑且均勻厚度的介電塗層(不阻礙該等孔)。各種在塗層技術中熟知的流變改質劑之任一者均可用於此目的。
一適當流變改質劑包含一陽離子微凝膠分散液,其藉由在水介質中分散一陽離子聚環氧化物-胺反應產物(其含有胺基,一般為一級胺基、二級胺基及其混合物)與一聚環氧化物交聯劑之一混合物,並加熱該混合物至一足以交聯該混合物之溫度,從而形成一陽離子微凝膠分散液來加以製備。其他適當流變改質劑包括具有一殼核形態的陽離子微凝膠分散液。此微凝膠係藉由在一陽離子成膜樹脂與一熱固性交聯劑之水介質中乳化,並加熱所得乳膠至一足以交聯該兩個成分之溫度來加以製備。
該陽離子微凝膠係以一量存在於該可電沉積塗層組成物內,該量足以影響足夠流變學控制及孔邊緣覆蓋,但不足以不利影響施加時該可電沉積組成物之流動或該固化塗層之表面粗糙度。例如,緊接以上所說明之陽離子微凝膠可以一量存在於該可電沉積塗層組成物之樹脂相內,該量基於在該樹脂相內所存在之總樹脂固體之重量從0.1至30重量百分比,一般從1至20重量百分比之範圍內變化。
該可電沉積塗層組成物係採取一水分散液之形式。咸信術語"分散液"為一雙相透明、半透明或不透明樹脂系統,其中該樹脂處於分散相而水處於連續相。該樹脂相之平均顆粒大小一般係小於1.0,通常小於0.5微米,且一般小於0.15微米。
在該水介質中該樹脂相之濃度係基於該水分散液之總重量至少1且通常從2至60重量百分比。當本發明之組成物採取樹脂濃縮物之形式時,其一般基於該水分散液之重量具有20至60重量百分比的一樹脂固體含量。
可電沉積塗層組成物一般作為兩個成分來供應:(1)一透光樹脂進料,其一般包括該含活性氫離子可電沉積樹脂(即,主要成膜聚合物)、該固化劑及任一額外水可分散、非顏料成分;及(2)一顏料膏,其一般包括一或多個顏料、可與該主要成膜聚合物相同或不同的一水可分散研磨樹脂及視需要地添加劑(諸如觸媒)及濕潤或分散輔助物。可電沉積塗層成分(1)及(2)係分散於一水介質中,該水介質體包含水且通常包含聚結溶劑以形成一電沉積浴。替代性地,本發明之可電沉積組成物可作為單成分組成物來供應。在本發明之一特定具體實施例中,該可電沉積塗層組成物可作為一實質上無顏料、單成分組成物來供應。
應瞭解,存在各種方法,藉由該等方法,在運用時成分(c)可採取一電沉積浴之形式併入至該可電沉積塗層組成物內。成分(c)可"純"併入,即成分(c)或其一水溶液可直接添加至該等分散電沉積組成物成分(1)及(2),或適用時添加至該分散單成分電沉積組成物。替代性地,成分(c)可在分散成分(1)之前摻合或分散於透光樹脂進料(或該等個別透光樹脂進料成分之任一者,例如該成膜樹脂或該固化劑)內並在運用(2)時於該水介質內。另外,成分(c)可在將成分(1)及(2)分散於該水介質內之前摻合或分散於該顏料膏或該等個別顏料膏成分之任一者(例如該顏料研磨樹脂)內。最後,將成分(c)直接線上添加至該電沉積浴。
該可電沉積塗層可採取一電沉積浴之形式且一般基於該電沉積浴之總重量具有在5至25重量百分比之範圍內的一樹脂固體含量。
如前述,除水外,該水介質還可含有一聚結溶劑。有用聚結溶劑包括烴類、醇類、酯類、醚類及酮類。有用聚結溶劑包括醇類、多元醇類及酮類。特定聚結溶劑包括異丙醇、丁醇、2-乙基己醇、異佛酮、2-甲氧基戊酮、乙二醇及丙二醇及乙二醇醚,諸如乙二醇之單乙醚、單丁醚、單己醚。聚結溶劑之量一般基於該水介質之總重量在大約0.01與25百分比之間且當使用時較佳的係從大約0.05至大約5重量百分比。
儘管一般實質上無顏料,但需要時,可在分散液中包括一顏料組成物及/或各種添加劑,諸如界面活性劑、濕潤劑或觸媒。該顏料組成物可能係傳統類型的,其包含顏料(例如氧化鐵劑、鉻酸鍶、碳黑、二氧化鈦、滑石、硫酸鋇)以及此項技術中所熟知的色彩賦予顏料。該電沉積浴通常基本上無含鉻及/或鉛的顏料。
該分散液之顏料含量通常表示為一顏料對樹脂比。在本發明之實務中,當運用顏料時,該顏料對樹脂比通常在大約0.02至1:1之範圍內。以上所提及之其他添加劑通常基於樹脂固體之重量以在0.01至10重量百分比之範圍內變化的量處於該分散液中。
以上可電沉積塗層組成物及用於此類組成物之施加方法係詳細說明於美國專利第7,000,313與6,713,587號中,其揭示內容係以引用方式併入本文內。
先前說明的可電沉積塗層組成物之任一者可電泳施加至一導電基板(或如藉由金屬化已致使導電之基板)之曝露區域。用於電沉積之施加電壓可能變動且可以(例如)低至大約1伏特至高達數千伏特,但一般在大約50與大約500伏特之間。電流密度通常在每平方英尺大約0.5安培與大約5安培(大約每平方公分0.5至大約5毫安培)並傾向於在電沉積期間減少,從而指示在該基板之所有曝露表面上形成一絕緣保形膜。在該塗層已藉由電沉積施加之後,可固化其。例如,其可在從90°至300℃之範圍內變化的升高溫度下熱固化達一1至40分鐘的週期以在該基板之所有曝露表面之上形成一保形介電塗層。在固化期間,該塗層之層可能較薄且散佈以覆蓋核邊緣24之角落30及32。
該介電塗層係施加至在該開口內的該核之所有曝露表面以在其上形成一保形塗層。如本文中所使用,一"保形"膜或塗層係指具有一實質上均勻厚度的一膜或塗層,其符合至一基板表面形貌。介電塗層膜28厚度可能不超過大約50微米,通常不超過大約25微米且一般不超過大約20微米。由於各種原因,一較低膜厚度係合乎需要。例如,具有一較低膜厚度的一介電塗層允許更小大小的導孔。
該電沉積介電塗層可具有不超過4.00,有時不超過大約3.50,時常不超過大約3.30,通常不超過大約3.00且一般不超過大約2.80的一介電常數。並且,該固化膜一般可具有小於或等於大約0.02,通常小於或等於大約0.15並可小於或等於大約0.01的一介電損失因數。並且,具有一較低介電常數的一材料可允許具有較低膜的一介電塗層。
一介電材料係一非導電物質或絕緣物。"介電常數"係介電材料儲存電荷之能力之一指標或測量。介電常數係與一材料之電容直接成比例,其意味著在一材料之介電常數降低時電容降低。一較低介電材料合乎高頻、高速數位應用需要,其中基板及塗層之電容對電路之可靠運作較關鍵。例如,目前電腦操作受到多層裝配件上的電路路徑與積體電路之間的耦合電容限制,由於在積體電路之間的計算速度由於此電容而降低且操作所需之功率增加。
在施加該介電塗層之後,進一步處理可包括電路化該等絕緣層之一或兩者,並在該開口內形成一電導體。在一範例中,該開口可使用一導電材料(諸如銅)來加以填充。此類導電材料將會藉由該電沉積介電材料來與該核層電絕緣。
圖7係一電路化基板之一平面圖。圖8係沿線8-8所截取的圖7之基板之一斷面圖。在圖7及8之範例中,一電路34(包括導體區段36、38、40及42)係形成於該基板上。導體38填充該開口並藉由該電沉積材料來與該核層絕緣。
可使用已知技術來施加電路化。例如,一導電層可施加至該介電材料層且一光阻層可施加至該導電層。接著圖案化該光阻並移除該導電層之部分以留下該等電路導體。接下來,剝除該光阻,曝露該等電路導體。
額外導體或接點可藉由化學、機械或雷射剝蝕或使用遮罩技術以防止塗層施加於選定區域處或另外以一預定圖案移除該介電塗層之部分以曝露該導電核之區段,並施加一金屬層至該介電塗層之部分以形成導體及接點來形成。該等介電塗層之至少一者之金屬化還可用以形成相鄰該等介電塗層之表面的接點與導體。
金屬化一般係藉由施加一金屬層至所有層來執行,從而允許穿過該基板(即穿透導孔)及/或至(但不穿過)該核(即,盲導孔)來形成金屬化導孔。該金屬層之厚度一般大約為5至50微米。
為了在該金屬化步驟之前提高該金屬層與該接點塗層之黏著力,全部表面均可使用一離子束、電子束、電暈放電或電漿轟擊來處理,隨後施加一黏著促進劑層至全部表面。該黏著促進劑層可具有在50至5000埃之範圍內變化的一厚度,且一般係一金屬或金屬氧化物,其係選自鉻、鈦、鎳、鈷、銫、鐵、鋁、銅、金、鎢及鋅及其合金與氧化物。
在金屬化之後,可施加由一光阻(或抗蝕劑)組成物所形成的一光敏層至該金屬層。在塗佈該光敏層之前,視需要地可清洗並預處理該金屬化基板,例如使用酸蝕刻劑加以處理以移除氧化的金屬。該光敏層可為一正或負光敏層。該光敏層一般具有大約2至大約50微米的一厚度並可藉由習知微影蝕刻處理技術者所已知之任一技術來加以施加。加性或減性處理方法可用以建立所需電路圖案。
適當的正作用光敏樹脂包括習知此項技術者已知的該等者之任一者。範例包括二硝基苯甲基官能聚合物。該等樹脂具有一較高光敏度。在一範例中,該樹脂光敏層係包含一二硝基苯甲基官能聚合物之一組成物,通常藉由噴灑來施加。硝基苯甲基官能聚合物也適用。
該光敏層還可以係一可電沉積組成物,其包含一二硝基苯甲基官能聚胺酯與一環氧胺聚合物。
負作用光阻包括液體或乾膜型組成物。液體組成物可藉由滾動施加技術、帷幕施加或電沉積來加以施加。較佳的係,液體光阻係藉由電沉積,更佳的係陽離子電沉積來加以施加。可電沈積組成物包含一離子聚合材料,其可能係陽離子型或陰離子型,並可選自聚脂、聚胺酯、丙烯酸酯及聚環氧化物。
在施加該光敏層之後,可將具有一所需圖案的光罩置於該光敏層之上並將該分層基板曝露於一足夠位準的適當光化輻射源。如在本文中所用,術語"足夠位準的光化輻射"係指在負作用抗蝕劑的情況下在輻射曝露區域內聚合單體,或在正作用抗蝕劑的情況下解聚聚合物或使聚合物更易於溶解的輻射位準。此導致在輻射曝露區域與輻射遮蔽區域之間的一溶解度差異。
該光罩可在曝露於輻射源之後移除並使用傳統顯影液將該分層基板顯影以移除該光敏層之更易溶解部分,並揭露下面金屬層之選定區域。在此步驟期間揭露的金屬可接著使用金屬蝕刻劑來加以蝕刻,該蝕刻劑將金屬轉化成水溶性的金屬錯合物。該等可溶性錯合物可藉由水噴灑來加以移除。
該光敏層在該蝕刻步驟期間保護其底下的任何金屬。該等蝕刻劑不可滲透的剩餘光敏層可接著藉由一化學剝離製程來加以移除以提供一電路圖案,該電路圖案係藉由如上所說明而形成的金屬化導孔來連接。
在該基板上製備該電路圖案之後,可在一或多個後續步驟中附接其他電路組件以形成一電路裝配件。額外組件可包括藉由以上所說明之製程之任一者製備的一或多個多層電路裝配件、更小規模組件(諸如半導體晶片)、插入物層、更大規模電路卡或母板及主動或被動組件。若干組件可使用傳統黏著劑、表面黏著技術、線接合或覆晶技術來加以附接。
在另一範例中,一或多個電導體可形成於該開口之該等壁上。此類導體將會藉由該電沉積介電材料來與該核層電絕緣。
圖9係另一電路化基板50之一平面圖。圖10係沿線10-10所截取的圖9之基板之一斷面圖。在圖9及10之範例中,一電路52(包括導體區段54、56、58、60及62)係形成於該基板上。導體56及58係相鄰該開口之一壁64而定位且藉由電沉積材料28與該核層絕緣。
圖11係包括一穿過另一基板70之開口82的該基板之一平面圖。圖12係沿線12-12所截取的圖11之基板之一斷面圖。基板70包括一導電核72與在該核之相對主要表面78及80上的第一及第二電絕緣介電材料層74及76。該核可具有低至大約5μm的一厚度。
如上所說明,可使用任一已知技術來建立開口82。該開口可能具有一具有(例如)大約25μm之一直徑的圓形斷面形狀,或另一斷面形狀。該開口曝露該導電核之一邊緣84。
為了最小化該導孔之電位阻隔,該核可在施加該電沉積塗層介電質之前使用酸蝕刻來加以凹陷。替代性地,若該導孔使用未反應電沉積塗層來加以阻隔,則可使用在烘烤之前的一加壓的水噴灑或在烘烤之後的雷射蝕刻來使該導孔暢通。
在此範例中,該核之邊緣84之一部分被移除以建立一凹陷,該凹陷具有一深度D1。該部分可藉由蝕刻該核之曝露邊緣來加以移除。該蝕刻可使用酸蝕刻劑(例如在大約1.5pH下的一HCl/CuClx
/H2
O2
混合(其中x=1、2))來完成。每一成分之精確組成物將會取決於該溶液是否最新或處於一已調整平衡而變動。已顯示蝕刻量與該基板穿過該溶液之速度成比例。因而,若該基板(例如)在一輸送裝置上穿過該蝕刻溶液,則可藉由改變該輸送裝置之速度來調諧蝕刻量。不同蝕刻劑可用於不同基板核材料。
在該蝕刻之後,將該核之邊緣從該開口之壁86凹陷一距離D1。接著可使用先前說明製程及材料之任一者來在該核之邊緣上形成一介電材料層。在一範例中,該核之厚度對蝕刻距離D1之比率係大約2。
圖13係基板70之一平面圖。圖14係沿線14-14所截取的圖13之基板之一斷面圖。介電塗層88可使用電沉積來施加至該曝露邊緣。該介電層之表面90可對齊該開口之壁86,如圖14中所示。為了實現該介電層之表面與該壁之符合性,該開口可使用類似於用以製造該開口之該等技術的技術來加以擴孔或另外處理。例如,可再次鑽孔該開口,或可使用一電漿蝕刻或其他材料移除技術進一步整形該開口。在其他範例中,可相對於壁86來凹陷該介電層之表面,或可將其伸入該開口內。
圖15係一電路化基板之一平面圖。圖16係沿線16-16所截取的圖15之基板之一斷面圖。在圖15及16之範例中,一電路100(包括導體區段102、104、106及108)係形成於該基板上。導體104填充該開口並藉由電沉積材料88來與該核層絕緣。
在另一範例中,一或多個電導體可形成於該開口之該等壁上,如圖9及10中所示。此類導體將藉由該電沉積介電材料來與該核層電絕緣。
圖17係一多層基板120之一平面圖。圖18係沿線18-18所截取的圖17之基板之一斷面圖。該基板包括第一及第二導電核122及124與第一、第二及第三絕緣材料層126、128及130。一開口132係使用以上所說明之技術來形成於該基板內。在此範例中,兩個核係從該開口之一壁134凹陷。一介電塗層138可藉由僅施加電壓至該核(如電壓源140所解說)來選擇性電沉積於該等核122之一者上。此範例解說多個核之用途,其中僅該等核之選定者包括在相鄰該開口之邊緣上的一電沉積塗層。在電沉積該介電塗層之後,可擴孔該開口以對齊該介電塗層之表面與該開口之壁。在另一範例中,該等核之該等邊緣可能未經蝕刻,使得其對齊該開口之壁。
圖19係一電路化基板120之一平面圖。圖20係沿線20-20所截取的圖19之基板之一斷面圖。在圖19及20中,一電路150(包括導體區段152、154、156及158)係形成於該基板上。導體154係定位於該開口內並藉由電沉積材料138來與該核122層絕緣。導體區段154在邊緣160處與核124形成電接觸。圖19及20之結構顯示該基板可包括多個核且該等核之該等邊緣可使用該介電塗層來選擇性塗布,由此允許在該導孔內的一導體與未經塗布的該等核之該等邊緣之間的電接觸。
圖21及22係依據本發明之態樣之其他基板之斷面圖。在圖21中,一電路170(包括導體區段172、174及176)係形成於該基板上。導體區段174係沿該開口之壁而定位並藉由電沉積材料138來與該核122層絕緣。導體區段174在邊緣160處與核124形成電接觸。
在圖22中,一電路180(包括導體區段182、184及186)係形成於該基板上。導體區段184係沿該開口之壁而定位並藉由電沉積材料138來與核122層絕緣。導體區段184在邊緣190處與導電層188形成電接觸。圖22係類似於圖23之結構,但該第二導電核已藉由一導電層188替代且已移除頂部絕緣層。
圖23係另一電路化基板之一平面圖。圖24係沿線24-24所截取的圖23之基板之一斷面圖。在圖23及24之範例中,一電路200(包括導體區段202、204、206及208)係形成於該基板上。導體區段204係沿該開口之側而定位並藉由電沉積材料88來與該核層絕緣。
在另一範例中,該介電塗層可在一或多個預定位置內移除以曝露該核之邊緣之一或多個區段。該介電塗層可藉由各種方法來加以移除,例如藉由剝蝕技術。此類剝蝕一般係使用一雷射或藉由傳統技術(例如機械鑽孔與化學或電漿蝕刻技術)來加以執行。
在另一態樣中,本發明係針對一種用於製造一基板裝配件之製程,其包含:提供一基板(諸如以上詳細說明之該等者之任一者),其包括一導電核與在該核之相對側上的第一及第二絕緣層;在該基板內形成一開口以曝露該導電核之一邊緣;及將一介電塗層(諸如以上詳細說明之該等者之任一者)電沉積至該核之曝露邊緣上。
該製程可進一步包括步驟:在施加該介電塗層之前移除相鄰該邊緣的該導電核之一部分。該介電塗層可從該開口之一壁凹陷,對齊該壁或從該壁突出。為了對齊該介電塗層之表面與該壁,可擴孔該開口。
在各種態樣中,本發明允許使用目前處理技術用於大多數基板製造,同時提供允許較小導孔大小的一方法。在一態樣中,本發明可包括一種用於防止使用電沉積塗層阻隔導孔(尤其係較小直徑的導孔)或移除無關塗層之方法。除了使用經證實的層壓製程獲得金屬核技術之優點外,還可潛在地產生更小直徑(<100微米)、更緊密封裝導孔。此好處可在極小改變目前生產製程的情況下獲得。
應明白,本發明之製程之任一者可包括一或多個額外步驟而不脫離本發明之範疇。同樣地,可在必要時改變執行該等步驟之次序而不脫離本發明之範疇。
如此說明書中所使用,除非相反指示,數字參數係近似值,其可取決於尋求以藉由本發明獲得之所需性質而變動。因而,每一數字參數應至少根據所報告有效數字之數目並藉由應用普通捨入技術或藉由將一般製造容限考量在內來解釋。
除了在操作範例中,或另外指示之處外,在說明書及申請專利範圍中使用的表示尺寸、組份數量、處理參數等的所有數字均應理解為在所有實例中由術語"大約"修飾。據此,除非相反指示,在下面說明書及隨附申請專利範圍中提出的數字參數均為近似值,其將根據尋求藉由本發明所獲得之所需性質而變動。最起碼且絕非試圖將等效內容之原理之應用限制於申請專利範圍之範疇,每一數字參數均應至少根據報告的有效數字並藉由應用普通捨入技術來解釋。
儘管提出本發明之廣泛範疇的數字範圍及參數為近似值,但仍儘可能精確地報告在特定範例中提出的該等數值。然而,任何數值均固有地含有某些誤差,從而導致在其個別試驗測量中均存在標準偏差。
並且應明白,本文所引述的任何數字範圍均意在包括其中所歸入的所有子範圍。例如,一範圍"1至10"意在包括介於所引述的最小值1與所引述的最大值10之間的所有子範圍並包括其,即具有等於或大於1的一最小值及等於或小於10的一最大值。
習知此項技術者應瞭解,可對以上面說明的具體實施例進行修改而不脫離其廣泛發明概念。因此應明白,此發明不限於所揭示的特定具體實施例,但希望涵蓋在隨附申請專利範圍所定義的本發明之精神及範疇內的修改。
10...基板
12...導電核
14...第一電絕緣介電材料層
16...第二電絕緣介電材料層
18...相對主要表面
20...相對主要表面
22...開口
24...邊緣
26...壁
28...介電塗層/電沉積材料
30...角落
32...角落
34...電路
36...導體區段
38...導體區段/導體
40...導體區段
42...導體區段
50...電路化基板
52...電路
54...導體區段
56...導體區段/導體
58...導體區段/導體
60...導體區段
62...導體區段
64...壁
70...基板
72...導電核
74...第一電絕緣介電材料層
76...第二電絕緣介電材料層
78...相對主要表面
80...相對主要表面
82...開口
84...邊緣
86...壁
88...介電塗層/電沉積材料
90...表面
100...電路
102...導體區段
104...導體區段/導體
106...導體區段
108...導體區段
120...多層基板/電路化基板
122...第一導電核
124...第二導電核
126...第一絕緣材料層
128...第二絕緣材料層
130...第三絕緣材料層
132...開口
136...壁
138...介電塗層/電沉積材料
140...電壓源
150...電路
152...導體區段
154...導體區段/導體
156...導體區段
158...導體區段
160...邊緣
170...電路
172...導體區段
174...導體區段
176...導體區段
180...電路
182...導體區段
184...導體區段
186...導體區段
188...導電層
190...邊緣
200...電路
202...導體區段
204...導體區段
206...導體區段
208...導體區段
圖1係一基板之一平面圖。
圖2係沿線2-2所截取的圖1之基板之一斷面圖。
圖3係包括一開口之基板之一平面圖。
圖4係沿線4-4所截取的圖3之基板之一斷面圖。
圖5係在一導電核之一邊緣上包括一介電塗層之基板之一平面圖。
圖6係沿線6-6的圖5之基板之一斷面圖。
圖7係一電路化基板之一平面圖。
圖8係沿線8-8的圖7之基板之一斷面圖。
圖9係另一電路化基板之一平面圖。
圖10係沿線10-10的圖9之基板之一斷面圖。
圖11係另一電路化基板之一平面圖。
圖12係沿線12-12所截取的圖11之基板之一斷面圖。
圖13係在一導電核之一邊緣上包括一介電塗層的圖11之基板之一平面圖。
圖14係沿線13-13所截取的圖13之基板之一斷面圖。
圖15係電路化基板之一平面圖。
圖16係沿線16-16所截取的圖15之基板之一斷面圖。
圖17係多層基板之一平面圖。
圖18係沿線18-18所截取的圖17之基板之一斷面圖。
圖19係一電路化基板之平面圖。
圖20係沿線20-20所截取的圖19之基板之一斷面圖。
圖21及22係依據本發明之態樣之其他基板之斷面圖。
圖23係另一電路化基板之一平面圖。
圖24係沿線24-24所截取的圖23之基板之一斷面圖。
12...導電核
14...第一電絕緣介電材料層
16...第二電絕緣介電材料層
28...介電塗層/電沉積材料
34...電路
36...導體區段
38...導體區段/導體
40...導體區段
42...導體區段
Claims (41)
- 一種用於製造一電路板之製程,其包含:提供一基板,其包括一第一導電核,該第一導電核具有在一第一側上的一第一絕緣塗層與在一第二側上的一第二絕緣塗層;在該等第一及第二絕緣塗層與該第一導電核內形成一開口,曝露在該開口內的該導電核之一邊緣;使用包含在約1.5 pH下的一HCl/CuClx /H2 O2 混合(其中x=1或2)之酸蝕刻劑,以移除該導電核之一部分,以在該開口之一壁之一腔內建立該導電核之一凹陷邊緣;以及在該第一導電核之曝露邊緣上電沉積一第三絕緣材料。
- 如請求項1之製程,其進一步包含:擴孔該開口。
- 如請求項1之製程,其中該基板包括一第二導電核,其係與該第一導電層電絕緣,且該製程進一步包含:使用一導電材料來填充該開口,其中該導電材料係藉由該第三絕緣材料來與該第一導電核電絕緣,並電連接至該第二導電層。
- 如請求項1之製程,其中該第三絕緣材料包含:一陰極環氧樹脂。
- 如請求項1之製程,其中該第三絕緣材料包含:分散於一水介質內的樹脂相,其中基於存在於該樹脂相內的樹脂固體之總重量,該樹脂相具有至少1重量百 分比的一共價鍵合鹵素含量。
- 如請求項1之製程,其中該第三絕緣材料包含:一水可分散聚合物,其包括一陽離子官能基以賦予一正電荷。
- 如請求項6之製程,其中該陽離子官能基包含一陽離子鹽基。
- 如請求項7之製程,其中該陽離子鹽基包含一陽離子胺鹽基。
- 如請求項1之製程,其中該第三絕緣材料包含:一含活性氫離子可電沉積樹脂。
- 如請求項9之製程,其中該含活性氫離子可電沉積樹脂係陽離子型並能夠沉積於一陰極上。
- 如請求項9之製程,其中該含活性氫離子可電沉積樹脂包含一含陽離子鹽基聚合物。
- 如請求項11之製程,其中該樹脂係一環氧官能材料與鹵化酚反應,隨後任何殘餘環氧基與一腔反應的一產物。
- 如請求項12之製程,其中該反應產物係使用酸來加以溶解。
- 如請求項9之製程,其中該含活性氫離子可電沉積樹脂包含一含胺鹽基樹脂。
- 如請求項14之製程,其中該含胺鹽基樹脂包含聚環氧化物與一級或二級胺的酸溶解反應產物。
- 如請求項9之製程,其中該含活性氫離子可電沉積樹脂包含該可電沉積塗層之大約10至大約70重量百分比。
- 如請求項1之製程,其中該第三絕緣材料包含:一樹脂,其經由酯交換來固化。
- 如請求項17之製程,其中該樹脂包含陽離子鹽基。
- 如請求項18之製程,其中該樹脂係使用一無機或有機酸溶解成膜樹脂來加以形成。
- 如請求項18之製程,其中該樹脂係使用一磺胺酸溶解該成膜樹脂來加以形成。
- 如請求項1之製程,其中該第三絕緣材料包含:一樹脂,其係衍生自鹵化化合物,該鹵化化合物係選自鹵化酚或一溴化雙酚之至少一者。
- 如請求項21之製程,其中該溴化雙酚包含四溴雙酚A。
- 如請求項1之製程,其中該第三絕緣材料包含:一離子可電沉積樹脂與一固化劑,該固化劑係調適以與該樹脂之活性氫反應。
- 如請求項1之製程,其中該第三絕緣材料進一步包含一流變改質劑。
- 如請求項24之製程,其中該流變改質劑包含一陽離子微凝膠分散液,其係藉由在水介質中分散含有胺基的一陽離子聚環氧化物-胺反應產物之一混合物來加以製備。
- 如請求項25之製程,其中該等胺基包含一級胺基、二級胺基或其混合物及一聚環氧化物交聯劑。
- 如請求項25之製程,其進一步包含:加熱該第三絕緣材料至足以交聯該第三絕緣材料的一溫度,因而形成一陽離子微凝膠分散液。
- 如請求項27之製程,其中該微凝膠係以一量存在於該第三絕緣材料之一樹脂相中,該量係基於總樹脂固體之重量在從大約1至大約20重量百分比之範圍內。
- 如請求項1之製程,其中該第三絕緣材料包含一透光樹脂(clear resin)進料,其包括一含活性氫離子可電鍍樹脂。
- 如請求項29之製程,其中該樹脂包含一成膜聚合物、一固化劑及一觸媒。
- 如請求項29之製程,其中該樹脂包含一實質上無顏料、單成分組成物。
- 如請求項1之製程,其中該第三絕緣材料包含一水介質,該水介質包括一聚結溶劑。
- 如請求項32之製程,其中該聚結溶劑包括乙二醇之單丁醚或單己醚。
- 如請求項1之製程,其中該第三絕緣材料係使用50至500伏特的一電壓來施加。
- 如請求項1之製程,其進一步包含:在從90°至300℃之範圍內的溫度下固化該第三絕緣物1至40分鐘。
- 如請求項1之製程,其中該第三絕緣材料具有不超過大約3.50的一介電常數。
- 如請求項1之製程,其中該開口具有小於大約200微米的一直徑。
- 一種電路板,其包含: 一基板,其包括一第一導電核,該第一導電核具有在一第一側上的一第一絕緣塗層與在一第二側上的一第二絕緣塗層;在該等第一及第二絕緣塗層與該第一導電核內的一開口,曝露在該開口內的該導電核之一邊緣;以及在該第一導電核之該曝露邊緣上的一電沉積第三絕緣材料。
- 如請求項38之電路板,其進一步包含:在該開口內的一導電材料,其中該導電材料係藉由該第三絕緣材料來與該第一導電核電絕緣。
- 如請求項38之電路板,其進一步包含:在該開口之一壁內的一腔,其中該第三絕緣材料係沉積於該腔內。
- 如請求項38之電路板,其中該基板進一步包含與該第一導電核電絕緣的一第二導電層與在該開口內的一導電材料,其中該導電材料係藉由該第三絕緣材料與該第一導電核電絕緣,並電連接至該第二導電層。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/972,671 US7743494B2 (en) | 2008-01-11 | 2008-01-11 | Process of fabricating a circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200936009A TW200936009A (en) | 2009-08-16 |
TWI393507B true TWI393507B (zh) | 2013-04-11 |
Family
ID=40849676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098100209A TWI393507B (zh) | 2008-01-11 | 2009-01-06 | 具有在一導孔內之導電核上之電沉積塗層的電路板及其製造方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7743494B2 (zh) |
EP (1) | EP2232965A2 (zh) |
JP (2) | JP2011522395A (zh) |
KR (1) | KR101143200B1 (zh) |
CN (1) | CN102217431A (zh) |
CA (1) | CA2711649C (zh) |
MY (1) | MY148752A (zh) |
TW (1) | TWI393507B (zh) |
WO (1) | WO2009091460A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009069020A1 (en) * | 2007-11-27 | 2009-06-04 | Nxp B.V. | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure |
KR20120072801A (ko) * | 2010-12-24 | 2012-07-04 | 삼성전기주식회사 | 전착도장을 이용한 고방열기판 및 이의 제조방법 |
CN103025089B (zh) * | 2011-09-26 | 2016-04-27 | 启碁科技股份有限公司 | 电子装置的外壳及其制作方法 |
JP6601814B2 (ja) * | 2014-05-21 | 2019-11-06 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
CN109429433A (zh) * | 2017-08-29 | 2019-03-05 | 湖北龙腾电子科技有限公司 | 一种pcb板采用电泳树脂塞孔方法 |
IL292729B2 (en) | 2019-11-11 | 2024-03-01 | Scrona Ag | Electrodynamic printhead with split shielding electrodes for lateral ink deflection |
CN113015323A (zh) * | 2021-02-26 | 2021-06-22 | 成都明天高新产业有限责任公司 | 一种pcb板的转接结构及其制作工艺 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5863447A (en) * | 1997-04-08 | 1999-01-26 | International Business Machines Corporation | Method for providing a selective reference layer isolation technique for the production of printed circuit boards |
US7000313B2 (en) * | 2001-03-08 | 2006-02-21 | Ppg Industries Ohio, Inc. | Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3873756A (en) * | 1971-02-10 | 1975-03-25 | Gridcraft Inc | Insulating lining for metallic circuit board terminal holes |
JPS53111470A (en) * | 1977-03-09 | 1978-09-29 | Nippon Electric Co | Method of producing through hole printed circuit board |
US4303715A (en) | 1977-04-07 | 1981-12-01 | Western Electric Company, Incorporated | Printed wiring board |
DE2811150A1 (de) * | 1978-03-15 | 1979-09-20 | Felten & Guilleaume Carlswerk | Verfahren zur herstellung von leiterplatten mit metalleinlage |
JPS591679A (ja) * | 1982-06-25 | 1984-01-07 | Mitsubishi Gas Chem Co Inc | エツチング液の制御管理方法 |
US4601916A (en) * | 1984-07-18 | 1986-07-22 | Kollmorgen Technologies Corporation | Process for bonding metals to electrophoretically deposited resin coatings |
US4712161A (en) | 1985-03-25 | 1987-12-08 | Olin Corporation | Hybrid and multi-layer circuitry |
JPS63248198A (ja) * | 1987-04-02 | 1988-10-14 | 株式会社アルメック | プリント回路基板の製造方法 |
JPS63274196A (ja) * | 1987-05-06 | 1988-11-11 | Mitsubishi Electric Corp | 金属芯印刷配線板 |
US4938999A (en) * | 1988-07-11 | 1990-07-03 | Jenkin William C | Process for coating a metal substrate by chemical vapor deposition using a metal carbonyl |
US5098533A (en) | 1991-02-06 | 1992-03-24 | International Business Machines Corp. | Electrolytic method for the etch back of encapsulated copper-Invar-copper core structures |
US5282312A (en) | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5427895A (en) * | 1993-12-23 | 1995-06-27 | International Business Machines Corporation | Semi-subtractive circuitization |
US6388208B1 (en) | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
US6678952B2 (en) * | 2000-08-03 | 2004-01-20 | Tessera, Inc. | Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof |
JP2002198399A (ja) * | 2000-12-25 | 2002-07-12 | Mitsui Mining & Smelting Co Ltd | 半導体キャリア用フィルムの製造方法 |
US6713587B2 (en) | 2001-03-08 | 2004-03-30 | Ppg Industries Ohio, Inc. | Electrodepositable dielectric coating compositions and methods related thereto |
US6951707B2 (en) | 2001-03-08 | 2005-10-04 | Ppg Industries Ohio, Inc. | Process for creating vias for circuit assemblies |
JP2003031719A (ja) * | 2001-07-16 | 2003-01-31 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置 |
US7485812B2 (en) | 2002-06-27 | 2009-02-03 | Ppg Industries Ohio, Inc. | Single or multi-layer printed circuit board with improved via design |
US20060213685A1 (en) | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
JP2005285838A (ja) * | 2004-03-26 | 2005-10-13 | Matsushita Electric Works Ltd | 回路基板の製造方法 |
JP2006278524A (ja) * | 2005-03-28 | 2006-10-12 | Mitsui Mining & Smelting Co Ltd | プリント配線基板およびその製造方法 |
JP2007081214A (ja) * | 2005-09-15 | 2007-03-29 | Mitsui Mining & Smelting Co Ltd | プリント配線基板の製造方法 |
-
2008
- 2008-01-11 US US11/972,671 patent/US7743494B2/en not_active Expired - Fee Related
- 2008-12-10 MY MYPI2010003198A patent/MY148752A/en unknown
- 2008-12-10 JP JP2010542234A patent/JP2011522395A/ja active Pending
- 2008-12-10 EP EP08870919A patent/EP2232965A2/en not_active Withdrawn
- 2008-12-10 CA CA2711649A patent/CA2711649C/en not_active Expired - Fee Related
- 2008-12-10 KR KR1020107017854A patent/KR101143200B1/ko not_active IP Right Cessation
- 2008-12-10 WO PCT/US2008/086109 patent/WO2009091460A2/en active Application Filing
- 2008-12-10 CN CN2008801262729A patent/CN102217431A/zh active Pending
-
2009
- 2009-01-06 TW TW098100209A patent/TWI393507B/zh not_active IP Right Cessation
-
2013
- 2013-06-03 JP JP2013117006A patent/JP2013211585A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5863447A (en) * | 1997-04-08 | 1999-01-26 | International Business Machines Corporation | Method for providing a selective reference layer isolation technique for the production of printed circuit boards |
US7000313B2 (en) * | 2001-03-08 | 2006-02-21 | Ppg Industries Ohio, Inc. | Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions |
Also Published As
Publication number | Publication date |
---|---|
CA2711649C (en) | 2014-02-11 |
WO2009091460A3 (en) | 2011-03-24 |
CN102217431A (zh) | 2011-10-12 |
JP2013211585A (ja) | 2013-10-10 |
US7743494B2 (en) | 2010-06-29 |
KR101143200B1 (ko) | 2012-05-18 |
EP2232965A2 (en) | 2010-09-29 |
WO2009091460A2 (en) | 2009-07-23 |
US20090178838A1 (en) | 2009-07-16 |
MY148752A (en) | 2013-05-31 |
CA2711649A1 (en) | 2009-07-23 |
JP2011522395A (ja) | 2011-07-28 |
TW200936009A (en) | 2009-08-16 |
KR20100101698A (ko) | 2010-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4085087B2 (ja) | 回路アセンブリのためのバイアを作製するためのプロセス | |
US6713587B2 (en) | Electrodepositable dielectric coating compositions and methods related thereto | |
TWI393507B (zh) | 具有在一導孔內之導電核上之電沉積塗層的電路板及其製造方法 | |
JP2007227985A (ja) | 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |