ES2350114T3 - Dispositivo de sincronización y dispositivo para la generación de una señal de sincronización. - Google Patents

Abstract

Dispositivo de sincronización para la determinación de una posición de una señal de sincronización en una señal de recepción, en el que la señal de sincronización se basa en una señal de sincronización aproximada (107) y una señal de sincronización fina (105), con las características siguientes: un dispositivo de tratamiento de señales configurado para determinar, en base a la señal de sincronización aproximada (107), una sección de la señal de recepción en la que se encuentra la señal de sincronización fina (105) y para determinar, en base a la señal de sincronización fina (105), en la sección de la señal de recepción, la posición de la señal de sincronización en la señal de recepción para una sincronización, estando el dispositivo de tratamiento de señales configurado para detectar la señal de sincronización fina (105) en la sección de la señal de recepción y comprendiendo la señal de sincronización la señal de sincronización aproximada (107), que presenta una anchura de banda menor que una anchura de banda de la señal de sincronización fina (105), y la señal de sincronización fina (105) caracterizado porque el dispositivo de tratamiento de señales comprende un filtro para el filtrado de la señal de recepción a fin de extraer filtrando una componente de la señal de recepción que tiene un campo de frecuencia parcial cuya anchura de banda es menor que la anchura de banda de la señal de sincronización fina (105), estando el dispositivo de tratamiento de señales configurado para determinar la sección de la señal de recepción empleando un muestreo de la componente de la señal de recepción con un primer índice de muestreo, y para realizar una detección de la señal de sincronización fina (105) empleando un muestreo de la sección de la sección de la señal de recepción con un segundo índice de muestreo, siendo el segundo índice de muestreo mayor que el primer índice de muestreo; y estando el dispositivo de tratamiento de señales configurado para realizar una correlación entre la componente de la señal de recepción y una señal correlación con la señal de sincronización aproximada (107) para determinar la sección.

Description

La presente invención se refiere a la sincronización de un emisor y un receptor en sistemas de transmisión digitales.

En los sistemas de transmisión digitales se reúnen los bits de información a transmitir en bloques de información, correspondiéndose un bloque de información con una estructura marco. Cada bloque de información comprende, junto a los bits de información, un número de bits adicionales de información que son necesarios para un desarrollo de la transmisión de datos.

Ya que con un detector puede detectarse la información enviada, junto a una recuperación de un ciclo de muestreo debe determinarse en que momento se recibe un bloque de información correspondiente. Expresado con otras palabras, en el receptor debe realizarse una sincronización de bloque para sincronizar relativamente entre sí el emisor y el receptor. Procedimientos conocidos del estado de la técnica se deducen, por ejemplo, de los documentos US 4,803,703 y EP 1 206 068 A2 que dan a conocer las características de los preámbulos de las reivindicaciones independientes.

Para conseguir una sincronización un emisor envía, por ejemplo, una señal de sincronización que se conoce por el receptor. En el receptor se trata una señal de recepción que comprende la señal de sincronización para registrar una posición de la señal de sincronización en la señal de recepción o para registrar un momento de la aparición de la señal de sincronización. Para ello puede realizarse, por ejemplo, una correlación cruzada entre la señal de recepción y una copia de la señal de sincronización para encontrar la señal de sincronización en la señal de recepción. Ya que para una determinación de la posición exacta es necesario enviar una señal de sincronización de banda ancha, la determinación de la posición está asociada a con una complejidad de cálculo considerable ya que siempre deben tratarse las señales de banda ancha en un alto ciclo de muestreo.

Si debe sincronizarse, por ejemplo, en una señal digita de banda muy ancha (anchura de banda HF B), es decir, las señales de sincronización conocidas fijas (preámbulos) deben encontrarse en una señal de recepción continua o deben encontrarse preámbulos conocidos fijos dentro de las secciones de señal (tramas de señal), así debe muestrearse y tratarse la señal de recepción debido al teorema de muestreo al menos con anchura de banda B, para así encontrar las señales de sincronización. Si el emisor o el receptor acaban de ser enchufados entonces no existe, por ejemplo, todavía información de donde podría encontrarse la señal de sincronización (preámbulo).

Por este motivo la señal de recepción global debe muestrearse y tratarse durante un intervalo de tiempo más largo con la anchura de banda elevada B. Si, por ejemplo, se muestra en una anchura de banda de 77 MHz con 100 MHz, entonces deben realizarse para encontrar el preámbulo sin información previa 100 millones de test por segundo respecto al inicio del preámbulo, es decir, respecto al comienzo del preámbulo en la señal de recepción. Si en cada test se realiza, por ejemplo, una correlación cruzada, así cada test contiene muchas operaciones de cálculo para cuya realización son necesarias considerables recursos del sistema. Este coste hace imposible, por ejemplo, la búsqueda directa y ciega (online) de un preámbulo en una señal de banda ancha.

El objetivo de la presente invención es crear un concepto de sincronización reducido en coste.

Este objetivo se resuelve con un dispositivo de sincronización según la reivindicación 1 ó con un dispositivo para la sincronización de un receptor y un emisor según el preámbulo 23 o con un dispositivo para la generación de una señal de sincronización según la reivindicación 24 o con un procedimiento de sincronización según la reivindicación 40 o con un procedimiento para la sincronización de una señal de un receptor y un emisor según la reivindicación 41 o con un procedimiento para generar una señal de sincronización según la reivindicación 42 o con un programa informático según la reivindicación 43.

La presente invención se basa en el conocimiento de que una sincronización de un receptor y un emisor puede realizarse de forma eficiente y reduciendo costes si la sincronización se realiza en dos pasos. Según la invención se realiza en primer lugar una sincronización aproximada en base a una señal de sincronización aproximada que es de banda estrecha, siendo la señal de sincronización aproximada una parte de una señal de sincronización. Según la invención se registra de esta manera en primer lugar una sección de una señal de recepción en la que se encuentra la señal de sincronización. Ya que la señal de sincronización aproximada es de banda estrecha, la sincronización aproximada puede realizarse de forma eficiente en costes con un bajo índice de tratamiento. Por consiguiente la invención prevé que se filtre la señal de recepción para extraer filtrando de la señal de recepción una componente de la señal de recepción que tenga un campo de frecuencia parcial, cuya anchura de banda sea menor que la anchura de banda de una señal de sincronización fina. En un segundo nivel se busca en la sección registrada de la señal de recepción la señal de sincronización fina de banda ancha, que está comprendida igualmente por la señal de sincronización, para determinar de forma exacta una posición de la señal de sincronización fina en la sección de la señal de recepción, a fin de localizar de forma exacta la señal de sincronización en la señal de recepción. Ya que la señal de sincronización fina tiene una banda más ancha que la señal de sincronización aproximada, la sincronización fina, es decir, la determinación exacta de la posición de la señal de sincronización en la señal de recepción, se realiza con un índice de tratamiento más elevado que en el caso de la señal de sincronización aproximada.

El concepto de sincronización según la invención se basa en que una señal de sincronización, que puede enviarse por un emisor, se basa en la señal de sincronización aproximada y en la señal de sincronización fina. La señal de sincronización comprende preferiblemente la señal de sincronización aproximada y la señal de sincronización fina, pudiéndose enviar la señal de sincronización fina preferiblemente temporalmente después de la señal de sincronización aproximada y teniendo la señal de sincronización fina una anchura de banda mayor que la señal de sincronización aproximada.

Para determinar la posición de la señal de sincronización en la señal de recepción para una sincronización, la presente invención crea un dispositivo de tratamiento de señales que está configurado para determinar, en base a la señal de sincronización aproximada, la sección de la señal de recepción en la que se encuentra la señal de sincronización fina y para determinar, en base a la señal de sincronización fina, en la sección de la señal de recepción, la posición de la señal de sincronización en la señal de recepción para una sincronización. Este dispositivo de tratamiento de señales comprende en particular un filtro para el filtrado de la señal de recepción de la forma descrita anteriormente.

El dispositivo de tratamiento de señales está configurado preferiblemente para detectar la señal de sincronización aproximada en la señal de recepción a fin de determinar la sección de la señal de recepción. La sección de la señal de recepción se determina, por ejemplo, por un momento de una detección de la señal de sincronización aproximada (momento de detección). Para determinar la posición de la señal de sincronización en la señal de recepción, el dispositivo de tratamiento de señales se conforma para detectar la señal de sincronización fina en la sección de la señal de recepción que ha sido determinada aproximativamente en base a la señal de sincronización aproximada.

Ya que la señal de sincronización aproximada presenta según la invención una anchura de banda que es menor que una anchura de banda de la señal de sincronización fina, la detección de la señal de sincronización aproximada puede realizarse con un bajo índice de tratamiento, para ahorrar recursos de tratamiento de señales. La detección de la señal de sincronización fina se realiza por el contrario con un índice de tratamiento más elevado, de forma que pueden distribuirse de forma orientada recursos de tratamiento de señales. Para ello el dispositivo de tratamiento de señales está configurado para realizar la detección de la señal de sincronización aproximada en la señal de recepción con un primer índice de muestreo, y para realizar una detección de la señal de sincronización fina con un segundo índice de muestreo, siendo el segundo índice de muestreo mayor que el primer índice de muestreo. Con el concepto “índice de muestreo” que se refiere al concepto “índice de tratamiento” se designa a continuación un número de operaciones por unidad de tiempo, es decir el índice de ciclos.

Ya que un índice de muestreo está predeterminado debido al teorema de muestreo por la anchura de banda de la señal, la búsqueda de la señal de sincronización aproximada, que es preferiblemente de banda estrecha, puede realizarse en un ciclo de muestreo bajo (ciclo de tratamiento). Por consiguiente la búsqueda de la señal de sincronización fina se realiza en un ciclo de tratamiento mayor que está relacionado con un índice de muestreo mayor. La reducción de costes obtenida durante la primera fase de sincronización (sincronización aproximada) puede ser significativa por ello en una gran parte de las anchuras de banda.

Además, el proceso de sincronización se acelera según la invención ya que en la fase de sincronización aproximada se realiza preferiblemente sólo una determinación aproximada de la sección en la que se encuentra la señal de sincronización fina. Para determinar la sección de la señal de recepción es por ello suficiente si el dispositivo de tratamiento de señales detecta sólo una aparición de la señal de sincronización aproximada.

El dispositivo de tratamiento de señales está configurado para realizar una correlación (por ejemplo, una correlación cruzada) entre la señal de recepción y una señal correlacionada con la señal de sincronización aproximada, para detectar la señal de sincronización aproximada en la señal de recepción. Esta correlación puede realizarse de forma continua con un bajo índice de muestreo, de tal manera que la señal de recepción se examina de forma reducida en costes para determinar de forma aproximada la sección de la señal de recepción en la que se encuentra la señal de sincronización fina.

Para determinar la posición de la señal de sincronización fina en la sección de la señal de recepción y por consiguiente para determinar la posición de la señal de sincronización en la señal de recepción, el dispositivo de tratamiento de señales está configurado para realizar una correlación entre la sección de la señal de recepción y una señal correlacionada con la señal de sincronización fina. Esta correlación se realiza según la invención con un índice de tratamiento mayor en un ciclo de tratamiento elevado, para registrar de forma exacta la posición de la señal de sincronización.

La señal correlacionada con la señal de sincronización aproximada puede ser, por ejemplo, una copia de la señal de sincronización aproximada que se conoce por el receptor. Análogamente la señal correlacionada con la señal de sincronización fina puede ser una copia conocida por el receptor de la señal de sincronización fina.

Según ya se ha mencionado, la señal de sincronización comprende la señal de sincronización aproximada (a continuación designada también como trama de adquisición o trama A), así como la señal de sincronización fina (también designada con trama de tracking o trama T). Por ejemplo, la señal de sincronización (preámbulo) tiene dos partes, de forma que según al invención se realiza una búsqueda de dos partes. La una parte del preámbulo posee una anchura de banda BA relativamente pequeña, con la que se hace posible una búsqueda online, es decir, una búsqueda en la que se busca de forma continua durante un intervalo mas largo, hasta que se ha encontrado la señal de sincronización fina. Por ello se extrae filtrando, por ejemplo, el campo de frecuencia parcial correspondiente de la anchura de banda BA a partir de la señal de recepción de la anchura B y se muestrea con un índice relativamente bajo (orden de magnitud BA). El tratamiento de datos y búsqueda posteriores deben realizarse incluso en el ciclo BA. Mediante esta trama A puede determinarse la posición aproximada del otro preámbulo (señal de sincronización fina). No obstante, debido a la baja anchura de banda BA la precisión de posición es realmente baja. La señal de sincronización fina posee, por ejemplo, por el contrario la anchura de banda B global. Alrededor de la posición de la trama T esperada, predicha por la trama A en la señal de recepción se abre una ventana de búsqueda (sección de la señal de recepción). Dentro de esta ventana se muestrea la señal de recepción de la anchura de banda global B y se trata en el ciclo B. Mediante la limitación a una ventana se hace posible el tratamiento a pesar de la anchura de banda elevada, pudiéndose determinar de forma muy exacta ahora la posición de la trama T. Por ello se calcula una correlación según, por ejemplo, se ha mencionado. Por ejemplo, así puede obtenerse en el caso de una anchura de banda BA = 6 MHz y una anchura de banda B = 77MHz una reducción de coste respecto al tratamiento en el ciclo B en el factor 16.

Otros ejemplos de realización preferidos de la presente invención se explican en detalle a continuación en referencia a los dibujos adjuntos. Muestran:

Fig. 1

un diagrama de bloques principal de un dispositivo de sincronización

según la invención para la determinación de una posición de una señal de

sincronización en una señal de recepción;

Fig. 2

un diagrama de bloques de un dispositivo de sincronización según otro

ejemplo de realización;

Fig. 3

las relaciones temporales;

Fig. 4

cuatro señales de tiempo a modo de ejemplo;

Fig. 5

una instrucción de cálculo;

Fig. 6

un diagrama de flujo del tratamiento de señales según la invención;

Fig. 7

un ejemplo de un preactivador;

Fig. 8

una instrucción de cálculo;

Fig. 9

una estructura base de una receptor según la invención para la

adquisición;

Fig. 10

una instrucción de asignación;

Fig. 11

un diagrama de constelación;

Fig. 12

una función de transferencia de un filtro;

Fig. 13a

una distribución de la señal compleja en 9 bandas de frecuencia

diferentes;

Fig. 13b

una tabla de frecuencias;

Fig. 14

una trama A;

Fig. 15

distancias en el múltiplex de trama;

Fig. 16

un diagrama de bloques de un codificador sistemático para el código CRC

12;

Fig. 17

un diagrama de bloques de un codificador de pliegue sistemático recursivo

terminado; y

Fig. 18

una generación de la trama T.

El dispositivo de sincronización comprende un primer dispositivo de detección 101 con una entrada y una salida que está acoplada con un segundo dispositivo de detección 103. El segundo dispositivo de detección comprende una entrada que está acoplado con la entrada del primer dispositivo de detección, así como una salida.

En la entrada del primer dispositivo de detección 101 puede colocarse según la invención una señal de recepción, pudiendo comprender la señal de recepción, según está representado en la fig. 1, una señal de sincronización hecha de una señal de sincronización aproximada 105 y una señal de sincronización fina 107.

El primer dispositivo de detección 101 está configurado para detectar la señal de sincronización aproximada en la señal de recepción, a fin de registrar la sección de la señal de recepción en la que se sitúa la señal de sincronización fina. Después de la detección de la señal de sincronización aproximada, el primer dispositivo de detección 101 muestra a través de la salida una información sobre una sección de la señal de recepción, en la que se encuentra la señal de sincronización fina, al segundo dispositivo de detección 103. El segundo dispositivo de detección 103 está configurado para registrar una posición de la señal de sincronización fina en la sección de la señal de recepción, y para emitir una información sobre la posición de la señal de sincronización que está determinada por la posición de la señal de sincronización fina en la sección de la señal de recepción. En este caso el primer dispositivo de detección está configurado para detectar la señal de sincronización aproximada con un primer índice de muestreo, es decir, en un primer ciclo. El segundo dispositivo de detección 103 está configurado por consiguiente para registrar la posición de la señal de sincronización fina con un segundo índice de muestreo, es decir, en un segundo ciclo. En este caso el primer índice de muestreo es menor que el segundo índice de muestreo (o el primer ciclo es menor que el segundo ciclo).

La señal de sincronización aproximada presenta según la invención una anchura de banda menor que una anchura de banda de la señal de sincronización fina. Para detectar la señal de sincronización aproximada, el primer dispositivo de detección 101 comprende, por ejemplo, un filtro para el filtrado de la señal de recepción a fin de extraer filtrando la señal de sincronización aproximada a partir de la señal de recepción. Si la señal de sincronización aproximada es una señal pasabanda con una frecuencia media, así la señal de sincronización aproximada ocupa un campo de frecuencia predeterminado que está fijado por la frecuencia media, así como por la anchura de banda de la señal de sincronización aproximada. Mediante el filtro se extrae filtrando por consiguiente una componente de la señal de recepción que ocupa el campo de frecuencia predeterminado, pudiendo ser el filtro un filtro pasabanda. Si la señal de sincronización aproximada se ha enviado, así se obtiene su versión recibida después de la filtración en la componente de sincronización aproximada.

Si la señal de sincronización aproximada es una señal pasabanda, entonces el primer dispositivo de detección comprende, por ejemplo, un reductor de frecuencia para la reducción de frecuencia de la componente de la señal de recepción que es igualmente una señal pasabanda a fin de obtener, por ejemplo, una componente de la señal de recepción en la banda base que puede proporcionarse para una detección de la señal de sincronización aproximada en la banda base.

No obstante, la señal de sincronización aproximada puede ser ya una señal pasabanda, de forma que el campo de frecuencia predeterminada es una banda base. En este caso el filtro es un filtro pasabajos para extraer filtrando una componente de la señal de recepción en la banda base.

Si la señal de recepción es una señal análoga, entonces el primer dispositivo de detección 101 puede comprender además un dispositivo de muestreo para realizar una conversión analógica – digital de la componente de la señal de recepción con el primer índice de muestreo.

Según otro aspecto el dispositivo de tratamiento de señales según la invención comprende, por ejemplo, un dispositivo de muestreo controlable que está configurado para muestrear la señal de recepción con el primer índice de muestreo si el primer dispositivo de detección 101 no ha detectado la señal de sincronización aproximada, y para muestrear la señal de recepción con el segundo índice de muestreo tan pronto como el primer dispositivo de detección 101 ha detectado la señal de sincronización aproximada. Para ello el dispositivo de sincronización puede comprender además un dispositivo de control que controla el dispositivo de muestreo para ajustar un índice de muestreo mayor, en respuesta a una señal de detección que indica la detección de la señal de sincronización aproximada y que puede emitirse por el primer dispositivo de detección 101, por ejemplo, para ajustar el segundo índice de muestreo.

Según otro aspecto de la presente invención, la señal de recepción puede ser ya una

señal digital muestreada con el segundo índice de muestreo. Para realizar la detección de la señal de sincronización aproximada con el primer índice de muestreo, el primer dispositivo de detección 101 puede presentar además un conversor del índice de muestreo, estando el conversor del índice de muestreo configurado para submuestrear la señal de recepción a fin de obtener una señal de recepción con el primer índice de muestreo.

Para realizar una detección de la señal de sincronización aproximada en la señal de recepción, o bien en la componente de la señal de recepción que es una parte de la señal de recepción, el primer dispositivo de detección 101 comprende según otro aspecto de la presente invención un detector que está configurado para realizar una correlación entre la componente de la señal de recepción y una señal suficientemente correlacionada fuertemente con la señal de sincronización aproximada. La señal correlacionada con la señal de sincronización aproximada puede ser, por ejemplo, una copia de la señal de sincronización aproximada en la banda base o en pasabanda.

Para indicar la detección de la señal de sincronización aproximada, el detector comprendido por el primer dispositivo de detección 101 está configurado, por ejemplo, para emitir una señal de detección que comprende, por ejemplo, una información sobre la sección de la señal de recepción en la que se encuentra la señal de sincronización fina. El detector puede estar configurado, por ejemplo, para emitir la señal de detección si un valor de la correlación supera un umbral de detección. El valor de correlación puede ser, por ejemplo, un coeficiente de correlación cruzada en el punto cero. Además, el valor de la correlación puede estar normalizado en un valor máximo de la correlación, de forma que el umbral de detección pueda ser una magnitud relativa que se encuentra, por ejemplo, en un valor de correlación relativo (es decir, normalizado) del 10%. En otras palabras, puede realizarse una estandarización de prestaciones de forma que en un caso ideal, en la que la señal recibida no está distorsionada respecto a la señal de envío (señal recibida = factor * señal de envío), se alcance un valor máximo del valor de correlación normalizado. En un caso no ideal, así al existir una distorsión de la señal de recepción, el valor de correlación normalizado se encuentra bajo el valor máximo.

La señal de detección suministrada por el primer dispositivo 101 puede indicar, por ejemplo, un momento de detección en el que se ha detectado la señal de sincronización aproximada, indicando el momento de detección un inicio de la sección de la señal de recepción en la que se encuentra la señal de sincronización fina. El segundo dispositivo de detección 103 está configurado para recibir la señal de detección, y para registrarla en respuesta a la señal de detección de una posición de la señal de sincronización fina en la sección de la señal de recepción que está determinada por el momento de detección.

Según otro aspecto de la presente invención, el primer dispositivo de detección 101 está

configurado para activar el segundo dispositivo de detección 103, de forma que éste comienza sólo después del momento de detección con un registro de la posición de la señal de sincronización fina y por consiguiente con el registro de la posición de la señal de sincronización en la señal de recepción.

La fig. 2 muestra un diagrama de bloques de un dispositivo de sincronización según otro ejemplo de realización.

El dispositivo de sincronización comprende el primer dispositivo de detección 101, así como el segundo dispositivo de detección 103. Las funcionalidades del dispositivo de sincronización están separadas en la fig. 2 por motivos de ilustración con una raya vertical, para ilustrar el sistema de dos pasos según la invención. Las funcionalidades dibujadas a la izquierda de la raya vertical son responsables esencialmente de la adquisición (algoritmo de adquisición), es decir, para la detección de la señal de sincronización aproximada en la señal de recepción. Las funcionalidades dibujadas a la derecha de la raya vertical son responsables por el contrario de la determinación exacta de la posición de la señal de sincronización fina y por consiguiente de la posición de la señal de sincronización en la sección de la señal de recepción (algoritmo de tracking).

El segundo dispositivo de detección 103 representado en la fig. 2 comprende un dispositivo de retardo 201 para el retardo de la señal de recepción, estando el dispositivo de retardo configurado para compensar un retardo de detección del primer dispositivo de detección

101. El dispositivo de retardo 201 puede ser, por ejemplo, una memoria Fist-In-First-Out (FIFO) con su profundidad de memoria que realiza el retardo deseado.

El dispositivo de retardo 201 presenta una salida que está acoplada con un detector 203 que está comprendido por el segundo dispositivo de detección 103. El detector 203 está configurado para detectar una posición de la señal de sincronización fina en la sección de la señal de recepción. Por ejemplo, el detector 203 está configurado para determinar una correlación entre la sección de la señal de recepción y una señal correlacionada con la señal de sincronización fina a fin de registrar la posición de la señal de sincronización fina.

La señal correlacionada con la señal de sincronización fina puede ser, por ejemplo, una copia de la señal de sincronización fina, pudiendo ser la copia, por ejemplo, una señal de banda base o una señal de pasabanda.

El segundo dispositivo de detección 103 presenta además un primer correlador 205 en el ejemplo de realización representado en la fig. 2. El primer correlador 205 comprende una entrada que está acoplada con la salida del dispositivo de retardo 201, otra entrada está acoplada con una salida del primer dispositivo de detección 101, y una segunda salida que está acoplada con una entrada de un segundo correlador 207 o con un dispositivo de interpolación 207.

El primer correlador 205 y el segundo correlador 207 pueden estar comprendidos, por ejemplo, por el detector descrito en relación con el ejemplo de realización representado en la fig.

1.

La señal de recepción, que está en contacto con la entrada del primer dispositivo de detección 101 y la entrada del segundo dispositivo de detección 103, es, por ejemplo, una señal de banda base suministrada por la unidad de antena que se ha reducido la frecuencia a la banda base (compleja) y por consiguiente en componentes I y Q. La señal de recepción ha sido muestreada, por ejemplo, en un ciclo de muestreo B_clock y se ajusta por consiguiente en forma digital.

El primer dispositivo de detección 101 está configurado para realizar la adquisición, es decir, para realizar una búsqueda continua de la trama A (señales de sincronización aproximadas) para la sincronización en un emisor. Si la señal de recepción comprende, por ejemplo, señales de sincronización de una pluralidad de emisores, comprendiendo cada señal de sincronización una señal de sincronización aproximada que ocupa otra banda de frecuencia, así puede afinarse el filtro comprendido por el primer dispositivo de detección 101 para extraer filtrando la componente de la señal de recepción que ocupa el campo de frecuencia en el que se encuentra la señal de sincronización aproximada a detectar.

El primer correlador 205 está configurado para recibir una información sobre la sección de la señal de recepción (posición de ventana) a través de la otra entrada, de forma que la parte más intensiva de cálculo del algoritmo de tracking, es decir, la determinación de la posición de la señal de sincronización fina se realiza ahora en las secciones de la señal de recepción (ventanas). En este caso el primer correlador 205 está configurado para realizar una búsqueda de la trama T en la retícula B_samples. Para ello el primer correlador 205 está configurado para determinar una correlación entre la sección de la señal de recepción con una señal correlacionada con la señal de sincronización fina, a fin de encontrar la señal de sincronización fina (trama T). El segundo correlador 207 está configurado para realizar una correlación fina en el ciclo de sobremuestreo. El segundo correlador 207 trabaja con los valores de correlación que se han determinado por el primer correlador 205 y busca la trama T en una retícula muy fina.

El algoritmo de adquisición realizado, por ejemplo, por el primer dispositivo de detección 107 utiliza la señal de sincronización aproximada (trama A) en la señal de recepción para predecir la posición aproximada de la trama T en la señal de recepción.

Antes de la entrada del algoritmo de tracking se retrasa de forma orientada la señal de recepción con la FIFO 201. Debido a la predicción de posición del algoritmo de adquisición, el algoritmo de tracking corta una ventana de la señal de recepción dentro de la que se busca la trama T.

Según la invención la búsqueda se realiza en dos pasos. En el primer paso se determinan los valores de correlación para la trama T en el reticulado B_Sample en la ventana predicha. La correlación se realiza por el primer correlador 205.

Según otro aspecto de la presente invención, el segundo correlador 205 está configurado para determinar la correlación en base de correlaciones parciales, a fin de reducir claramente la influencia del desplazamiento de la frecuencia en los valores de correlación. El desplazamiento de frecuencia es una diferencia de frecuencia entre emisor y receptor. Para ello el primer correlador 205 que está comprendido, por ejemplo, por el detector descrito arriba está configurado para determinar una primera correlación parcial entre una primera cantidad parcial de valores de la señal de recepción en la sección de la señal de recepción y una primera cantidad parcial de valores de la señal correlacionada con la señal de sincronización fina, y para determinar una segunda correlación parcial entre una segunda cantidad parcial de valores de la señal de recepción en la sección de la señal de recepción y una segunda cantidad parcial de valores de la señal correlacionada con la señal de sincronización fina. En este caso las correspondientes primeras cantidades parciales y segundas cantidades parciales se diferencian en al menos un valor. Las primeras cantidades parciales y segundas cantidades parciales son preferiblemente secciones diferentes de las señales correspondientes. La correlación se determina por una superposición de la primera correlación parcial y la segunda correlación parcial. Para eliminar el desplazamiento de fase, el detector o bien el primer correlador 205 puede estar configurado para registrar una relación de fase entre valores correspondientes de la primera correlación parcial y la segunda correlación parcial, comprendiendo la relación de fase un desplazamiento de frecuencia entre emisor y receptor. Los valores correspondientes de la primera correlación parcial y de la segunda correlación parcial son valores de correlación parcial que aparecen en el mismo punto de la correlación parcial correspondiente. Partiendo de la relación de fase determinada, el detector o bien el primer correlador 205 está configurado para eliminar la relación de fase por una ponderación de la primera correlación parcial o por una ponderación de la segunda correlación parcial, a fin de reducir una influencia del desplazamiento de frecuencia sobre los valores de la correlación. En este caso se valoran los valores de correlación correspondientes, por ejemplo, con una relación de fase inversa.

Según otro aspecto de la presente invención, el detector comprendido por el segundo dispositivo de detección 103 comprende un interpolador para la interpolación entre los valores de la correlación a fin de obtener una correlación fina, y para registrar la posición de la señal de sincronización fina en base de la correlación fina con una precisión más elevada. En el ejemplo de realización representado en la fig. 2 esta interpolación se realiza, por ejemplo, por el segundo correlador 207 que pude estar configurado para realizar un sobremuestreo en el que se introducen ceros entre los valores de la correlación a fin de realizar una interpolación. Con la finalidad de la interpolación el interpolador puede estar comprendido por el segundo correlador 207 y puede estar realizado, por ejemplo, como un filtro de interpolación.

Según otro aspecto de la presente invención, la señal de sincronización fina puede comprender además una información que se envía junto a la información de sincronización. Esta información puede estar codificada, por ejemplo, por una relación de fase entre valores sucesivos de la señal de sincronización fina. La relación de fase puede ser, por ejemplo, un salto de fase de 180º que puede tener lugar en una posición predeterminada en la señal de sincronización fina de forma que, por ejemplo, una segunda mitad de la señal de sincronización fina se ha girado adicionalmente 180º, por ejemplo, por una multiplicación con -1. El segundo dispositivo de detección 103 está configurado entonces para detectar la información por registro de la relación de fase. En este caso se detecta preferiblemente el salto de fase, de forma que puede recuperarse la información de la codificación de fase.

Según otro aspecto el segundo dispositivo de detección 103 está configurado para derivar de la correlación valores de calidad para una calidad de recepción. En este caso puede derivarse, por ejemplo, con la ayuda de la correlación una amortiguación de canal que tiene una influencia en la calidad de la señal de recepción. Además, con la ayuda de la correlación puede registrarse, por ejemplo, una potencia de señales de perturbación aditivas, por ejemplo ruidos, que igualmente tiene una influencia en la calidad de la señal de recepción.

Los valores de correlación, la relación de fase estimada que se corresponde con un bit de canal estimado, así como los valores de calidad se determinan por el segundo correlador 207. Además, el primer correlador 205 puede estar configurado para emitir información de señalización (flags de señalización). Esta información puede transmitirse, por ejemplo, a un módulo de software que interpola los valores de correlación en una retícula mucho más fina que B_Sample (correlación fina) y por consiguiente puede encontrar una estimación de gran exactitud de un tiempo de llegada de la señal de sincronización. Pero la interpolación mencionada puede determinarse también en un segundo correlador 207 (o en el dispositivo de interpolación 207). Además, de los valores de correlación pueden determinarse otros valores de calidad. Según otro ejemplo de realización el segundo dispositivo de detección está configurado para emitir una señal de posición que indica una posición de la señal de sincronización fina en la sección de la señal de recepción, a fin de indicar la posición de la señal de sincronización en la señal de recepción.

Según otro aspecto la presente invención muestra una unidad de recepción que presenta, por ejemplo, una tabla de correlación, una unidad de procesador y un interface de internet óptico, una unidad de procesador y un interface de internet óptico. Adicionalmente la unidad de recepción puede comprender un generador de ciclos y de activación, que pone a disposición todas las señales de ciclo necesarias para una unidad de antena y la unidad de recepción. La distribución de señales puede realizarse en este caso, por ejemplo, a través de fibra óptica o cable coaxial.

Para la mejor integración, la tabla de correlación en la que están resumidas las funcionalidades necesarias para un cálculo de correlación, pueden estar realizadas, por ejemplo, como una tarjeta de expansión de PCI pura. Por consiguiente pueden utilizarse todos los mecanismos existentes de ventilación y aireación de la unidad de procesador. Mediante el uso de las tarjetas ópticas de expansión de internet habituales en el mercado (10/100 Mbps) se realiza una aplicación de una conexión de control igualmente directa a la unidad de procesador.

En la tabla de correlación pueden disponerse, por ejemplo, todos los algoritmos para la determinación del momento de envío (sincronización) como módulos de software y pueden basarse en una plataforma de cálculo disponible comercialmente. Grandes partes de los algoritmos se implementan preferiblemente como módulos de hardware en una plataforma FPGA (FPGA = Field Programmable Gate Array).

La unidad de recepción puede estar configurada además para tratar señales de una pluralidad de emisores, por ejemplo, 150 emisores. Si, por ejemplo, deben recibirse señales de un emisor determinado, así se sincroniza según la invención a este emisor determinado empleando el concepto según la invención descrito arriba.

Según ya se ha mencionado, partes de los algoritmos para la determinación del momento de envío (sincronización) se convierten en hardware. De los otros pasos necesarios se encarga, por ejemplo, un procesador. Este procesador puede ser, por ejemplo, un procesador PPC. Pero no debe tratarse de forma obligatoria de un PPC, incluso es posible utilizar una variante de procesador convencional.

El módulo de hardware existe una vez en la implementación para cada emisor que comunica con la unidad de recepción según la invención. Por el contrario el software puede realizarse de forma que sólo exista una vez y valore todos los emisores. En esto puede desplazarse también dado el caso un interface entre el módulo de hardware y de software por motivos de una implementación más económica. Así se adicionan coherentemente, por ejemplo, no todos los valores de relación parcial en el FPGA (con estrella de rotación, relación de fase, etc.) sino sólo en el software.

A continuación se describe la activación según la invención y formación de ventanas de la señal de recepción (sección de la señal de recepción).

El algoritmo de adquisición transmite al algoritmo de tracking una señal de preactivación a_pre-trigger, que se desencadena justo por a_predist B_samples, antes de que el algoritmo de tracking deba abrir la siguiente ventana de la señal de recepción. Este preactivador se activa

después de encontrar una trama A.

Al desencadenar el inicio de la ventana, según la implementación y configuración del emisor, pueden existir dos situaciones. La fig. 3 ilustra las relaciones temporales.

En el diagrama superior de la fig. 3 tA describe el momento de inicio de la trama A en la señal de recepción, tF es el momento correcto de inicio de la ventana para la trama T, y tP es el momento cuando el algoritmo de adquisición ha reconocido la trama A y podría desencadenar el preactivador. El intervalor t = tP -tA se determina por la distancia de la trama A a la siguiente trama T, iniciando la ventana ya B_samples antes de la secuencia de correlación de la trama T, y se determina por consiguiente por la configuración del emisor.

En la entrada del algoritmo de tracking se parte siempre de que el preactivador llega justo B_samples antes del inicio deseado de la ventana. Según la implementación y la configuración del emisor puede obtenerse la situación en el diagrama superior o en el diagrama inferior de la fig. 3, cuando el algoritmo de adquisición encuentra la trama A y cuando la ventana debe iniciarse para la trama T.

Si la distancia tF – tP es mayor que a_predist [en B_samples] entonces el algoritmo A desencadenaría demasiado pronto el preactivador. En este caso el algoritmo A debe retrasar el preactivador hasta un momento tP’, de forma que tF – tP’ = a_predest, y el activador retrasado se transmite al algoritmo T. El tampón FIFO de la entrada del algoritmo de tracking no debe retrasar en este caso la señal de entrada.

Si la distancia tF – tP < a_predist entonces el algoritmo de adquisición desencadenaría el preactivador demasiado tarde. En este caso el tapón FIFO debe retrasar la señal de entrada en a_predest – (tF – tP) los B_samples, de forma que detrás se realiza el inicio correcto de la ventana en el momento tF con t’F – tP = a_predist. En este caso el algoritmo de adquisición desencadena el preactivador sin retraso tan pronto como encuentra una trama A, es decir en el momento tP.

En la fig. 4 están representadas a modo de ejemplo cuatro señales temporales: la señal de recepción (sin retraso) basesig, la señal del preactivador a_pre-trigger, la señal de salida de la FIFO, así como la posición de la secuencia de correlación con la que se correlaciona la trama T en el receptor (durante el cálculo de la correlación parcial).

En la imagen superior se parte de que recsigdel (compárese fig. 4) es positiva y que el caso inferior existe de la fig. 3. Según se ha descrito arriba, aquí se muestra de nuevo el inicio de la trama A tA (medido en un primer B_sample válido, es decir, sin procesos transitorios de los filtros) el momento tP del preactivador y el inicio deseado de la ventana t’F en la señal de recepción retrasada (por la FIFO).

Debe tenerse en cuenta que la trama T comienza condicionada por la implementación con un par de ceros de relleno. No obstante, el inicio de la trama T es ya el primer B_sample, es

decir, el primer cero de relleno.

La distancia (1) de los dos inicios de trama (en la trama A medido desde el primer B_sample válido sin transitorios de filtro, en la trama T por el contrario medido desde el primer cero delante de relleno) es la a_dist_B – a_initdel (en B-samples) y por consiguiente está determinada sólo por la configuración del emisor. En este caso at_dist_B el valor de at_dist (en S_cycles) se convierte en B_cycles y por consiguiente puede volverse no totalmente contable.

Por el contrario la distancia (2) de tP – tA es un retraso de procesamiento del algoritmo A, así dependiente de la implementación. Su valor asciende a a_algoshif + a_pipdel.

Con (3) se señala la distancia t’F – tP = a_predist (en B-samples).

En t’F comienza la formación de ventana de la señal de recepción y la secuencia de correlación se pone “totalmente a la izquierda” en la señal de recepción. En este caso la formación de ventana se realiza de tal manera que puede esperarse una superposición óptima entre la trama T recibida y la secuencia de correlación en el centro de los t_nocorrvals valores de correlación calculados. El “avance” asciende así a t_nocorrvals/2 valores de correlación lo que se corresponde con un avance (4) t_noprecorrvals = t_nocorrvals/2 B_samples en la ventana de la señal de recepción.

Finalmente debe tenerse en cuenta también que la trama T en el emisor y la secuencia de correlación correspondiente en el receptor se rellena con ceros en una longitud diferente. Para la trama T X 0/1 del emisor observado, la longitud del relleno de ceros al inicio posee del valor tXstartpadlen, para la secuencia de correlación correspondiente en el receptor la longitud de relleno de ceros es tX_forntpaddlength. Correspondientemente la secuencia de correlación comienza ya tX_frontpaddlength – tX_startpadlen B_samples antes de la trama T retrasada, siendo siempre igual este valor para un emisor para X = 0 y 1. También en el caso del retraso FIFO debe tenerse en cuenta esta diferencia de longitud (5) del relleno de ceros. Mediante el relleno de ceros más largo en la secuencia de correlación también debe alargarse claramente la ventana de la señal de recepción como la trama T.

Además, en la fig. 4 puede verse el retraso (6) en la FIFO. Este retraso recsigdel (en Bsamples) puede calcularse, según está representado en la fig. 5, siendo at_dist_Brnd el valor redondeado de at_dist_B.

La fig. 6 muestra un diagrama de flujo del tratamiento de señales según la invención:

•

el inicio de la ventana de la señal de recepción puede activarse por el algoritmo T mismo

o por el algoritmo A

•

el algoritmo A no utiliza un activador para el inicio de la ventana, sino un preactivador que se activa un número determinado a_predist B_samples antes del inicio de la ventana. Por ello se consigue que también en el caso de desplazamiento de frecuencia

máximo maxfreqoffsppm y máxima longitud de predicción en el algoritmo T (es decir, sobre t_losttrackthresh+1 periodos de la trama T respecto a cada t_burstperiod_B Bsamples) el preactivador del algoritmo A siempre va antes del activador del algoritmo T, es decir,

a_predist >= (t_lostttrackthresh + 1) * t_burstperiod_B * maxfreqoffsppm * 10-6 .

En el ejemplo en la sección siguiente se explica en detalle la motivación del preactivador y su función.

•

el abandono del estado de espera se desencadena por el primer activador, es decir, el activador T o el preactivador A

•

si el preactivador A ha terminado el estado de espera entonces deben esperarse a_predist B_samples antes del inicio de la formación de ventana de la señal de recepción; en el caso del activador T el inicio de la ventana se realiza inmediatamente

•

en la parte principal del control del desarrollo se determina en primer lugar cual de las dos tramas T programadas en el miniemisor ha sido enviada (nº 0 ó nº 1); la correlación y otros cálculos deben realizarse para los parámetros de esta trama T. Para la determinación de la trama T emitida se utiliza un flag t_choice que puede calcularse dentro del control de desarrollo, según se describe en [RD6].

•

Para la correcta determinación de la trama T (entre las dos posibilidades) que ha emitido el emisor, dentro del control de desarrollo debe conducirse un contador a_multipl_cntr, según se describe en [RD6]; no obstante, a diferencia del miniemisor en el receptor es suficiente si a_multipl_cntr antes de la primera trama T de un periodo de adquisición (y no ya antes de la trama A) se reinicializa a 0

•

al formar la ventana de la señal de recepción se copia desde la muestra actual de la señal de recepción t_paddcorrseqlen+t nocorrvals-1 B_samples en un tampón, en el que

o t_paddcorrseqlen es la longitud de la secuencia de correlación rellena de ceros

o t_nocorrvals es el número de valores de correlación a calcular.

•

la estimación SNIR se realiza en FPGA según la fórmula

SNIRest = t_SNIRcorrfact * maxsqcorr / abs (recenerg * t_corrseqenerg – maxsqcorr)

En este caso es

o SNIRest el SNIR estimado (en medida lineal)

o maxsqcorr la cantidad de correlación cuadrática máxima medida en el algoritmo de correlación parcial

o abs() la función de cantidad para evitar problemas numéricos (si el denominador de la expresión superior es negativo)

o recenerg la energía medida en el algoritmo de correlación parcial en la señal de recepción en la longitud de la secuencia de correlación (rellana de ceros)

o t_corrseqenerg la energía de la secuencia de correlación memorizada; este valor depende de la trama de envío, es decir, al determinar la trama de envío emitida selecciona el módulo de hardware bajo los dos valores posibles

o t_SNIRcorrfact un factor de corrección que tiene en cuenta la longitud del relleno de ceros en la secuencia de correlación; este valor depende de la trama de envío, es decir, al determinar la trama de envío emitida selecciona el módulo de hardware bajo los dos valores posibles

•

una trama T sirve como válida o encontrada si el SNIRest estimado es mayor que un umbral t_SNIRthresh; este umbral debe elegirse de forma que se aclaran como válidas todavía suficientes tramas T pero que, por otro lado, permanece baja la probabilidad de hallazgo erróneo de una trama T en una posición donde no está una trama T.

•

si se encuentra una trama T (SNIRest >= t_SNIRthresh), entonces se sincroniza de nuevo el algoritmo T y comienza mediante su activador T a predecir los siguientes inicios de ventana; además, los valores de correlación se transmiten a un análisis más exacto en el módulo de software “correlación fina”

•

la transmisión de los valores de correlación a la correlación fina representa el interface unidireccional entre hardware FPGA y software

•

en el caso de tramas válidas se predice el activador T para el siguiente inicio de ventana partiendo de la posición del máximo de correlación encontrado en el algoritmo de correlación parcial; en esta posición se incluyen t_burstperiod_Brnd B_samples para un periodo de trama T y t_noprecorrvals B_samples se deducen de nuevo para que la ventana de la anchura t_nocorrvals=2*t_noprecorrvals sitúe los valores de correlación casi de forma simétrica alrededor del máximo de correlación siguiente predicho

•

para la determinación de si el algoritmo T se está sincronizando se utiliza un flag synchlossflag que en el caso de una sincronización posee el valor 0 y es 1 si el algoritmo T no está sincronizado

•

durante la sincronización el algoritmo T con las variables nolosttracks conduce siempre

letras de cuantas de las últimas tramas T se han perdido a continuación,

•

si no se encuentra la trama T actual (SNIRest < t_SNIRthresh), entonces se comprueba si el algoritmo T esta siendo sincronizado; este no es el caso así se transmite inmediatamente para espera al siguiente preactivador A,

•

si por el contrario el algoritmo T está sincronizado, así se mira si con la pérdida de la trama T actual pierde también la sincronización; este es el caso si anteriormente ya ha perdido a continuación t_losttrackthresh tramas T, es decir, nolosttracks >= t_losttrackthresh; en este caso se indica el software de correlación fina mediante el synchlossflag == 1, un así denominado ZRE comunica la pérdida de la sincronización; por consiguiente una así denominada empacadora en el ZRE sabe que de aquí en adelante hasta una readquisición sólo llegará una vez unos valores TOA de este receptor; además el algoritmo T desactiva su activador T, de forma que ahora sólo puede desactivarse de nuevo todavía una readquisición con éxito por el algoritmo o A el algoritmo T

•

si a continuación no se han perdido hasta (inclusive) la trama T actual más de t:losttrackthresh tramas T (nolosttracks<t_losttrackthresh), entonces se activa la correlación fina para los valores de correlación calculados, aun cuando la trama T no valor como válida y por la correlación fina se determinan por ello probablemente valores de calidad muy malos; además, el activador T para el inicio de ventana siguiente se predice partiendo del inicio de ventana actual: en esta posición se incluye de forma sencilla t_burstperiod_Brnd B_samples (para un periodo de trama T)

La fig. 7 muestra un ejemplo para un preactivador del algoritmo A para T_losttrackthlesch = 2.

(1)

t_burstperiod_B

(2)

a-predist

(3)

activador T e inicio correcto de la ventana de la última trama T encontrada

(4)

falso activador T (predicho) de tramas T no encontradas

(5)

inicio correcto de la ventana para tramas T no encontradas

(6)

preactivador del algoritmo A derivado de la trama A

La imagen muestra el peor de los casos, de cómo el activador (predicho) del algoritmo A puede irse del inicio correcto de la ventana: en (3) se encuentra por última vez realmente una trama T -aquí coinciden así el activador T y el inicio correcto de la ventana. Ahora se predice a través de t_burstperiod_B B_samples el siguiente inicio de ventana y en (4) se desencadena respectivamente un activador T. Si tenemos un desplazamiento de frecuencia máximo, entonces el inicio correcto de la ventana no se encuentra en (4) sino respectivamente en (5), lo que se aleja siempre más de (4) debido al periodo de la trama T prolongado. Si adoptamos que en la activación en (4) no se encuentran tramas T. El último activador T se predice en (4’), es decir, t_losttrackthresh+l (aquí tres) periodos de la trama T después de la última trama T (3) encontrada; todavía más no se predice ya que después de tramas T perdidas unas tras otras t_losttrackthresh+l se realiza una sincronización Loss y de aquí en adelante se desactiva el activador T (luego sólo puede activarse todavía el algoritmo A). El inicio correcto de la ventana correspondiente a (4’) es (5’); si suponemos que antes de esta trama T se sitúa una trama A. Entonces el preactivador A debe ir a (6), así antes de (4’) para que el inicio correcto de la ventana se realice en (5’) en lugar de en (4’) en el falso activador T predicho. Esta distancia de (6) a (5’) es a-predist >= (t_losttrackthresh + 1) * t_burstperiod_B * maxfreqoffsppm *10-6.

El retardo de procesamiento que se produce por la ejecución del algoritmo de adquisición y que debe tenerse en cuenta en el bloque FIFO se describe a continuación por los parámetros a_algoshift y a_pipdel.

A_algoshift indica la diferencia entre el inicio de la trama de adquisición y el pico de correlación encontrado en B_samples, que se produce de las longitudes de filtro utilizadas en la respectiva frecuencia diferente, de la longitud de la trama de adquisición y del parámetro windowlength_total, mientras que a_pipdel designa el retardo en B_samples que se produce de la implementación del algoritmo del receptor en el hardware.

En la fig. 8 se clarifica un cálculo de la diferencia.

La fig. 9 muestra una estructura base de un receptor según la invención para la adquisición.

El receptor comprende un bloque de tratamiento 1101 con una entrada y una pluralidad de salidas que están acopladas con un filtro 1103. El filtro 1103 expulsa una pluralidad de salidas que están acopladas con un bloque de correlación 1105. El bloque de correlación 1105 comprende una salida que está acoplada con un dispositivo de sobremuestreo 1107. El dispositivo de sobremuestreo 1107 presenta una salida que está acoplada con otro bloque de tratamiento 1109. El otro bloque de tratamiento presenta una salida.

La señal recibida por el bloque de tratamiento 1101 se sobremuestrea y se realiza una mezcla fs/4, designando fs la frecuencia de muestreo. La señal resultante se subdivide en polifases, suministrándose las polifases a través de la pluralidad de salidas al filtro 1103 que puede ser un filtro compatible. El filtro 1103 comprende, por ejemplo, una pluralidad de filtros individuales, siendo asignado cada filtro individual a la polifase correspondiente. En base a las señales filtradas se realiza en el bloque de correlación 1105 una correlación que se sobremuestrea entonces en el dispositivo de sobremuestreo 1107. La señal suministrada por el bloque de correlación 1105 se suministra al otro bloque de tratamiento 1109. El otro bloque de tratamiento 1109 está configurado para realizar un cálculo de las posiciones de los máximos de correlación, así como para emitir una señal portadora.

La entrada 0-1 emite la señal de recepción mezclada en la banda base compleja en el ciclo de muestreo B_clock al plano 0-2.

En la salida 0-7 se transmite la señal portadora contenida en el plano 0-6 para uno de los 150 emisores en el ciclo de muestreo B_clock_4 al bloque, en el que se calculan los valores de correlación parciales en el algoritmo de tracking. La señal portadora tiene el valor 1 en el caso de un máximo de correlación detectado, en otro caso la señal portadora es igual a 0. Para poder extraer cortando debido a esta señal portadora el recorte dentro de su trama de tracking que sigue a la trama de adquisición, la señal adyacente a la entrada 0-1 , es decir, la “señal de entrada” debe retrasarse en función de las los tiempos de ejecución del grupo de los filtros empleados, el tiempo necesario para el algoritmo de adquisición.

Según ya se ha mencionado, el receptor mostrado en la fig. 9 está configurado para realizar una adquisición (sincronización aproximada) en el caso de una pluralidad de emisores con los que debe sincronizarse. El plano 0-4 tiene por ello, por ejemplo, una salida para cada uno de los 150 emisores. Por consiguiente existen los bloques 0-5 y 0-6, así como la salida 0-7 igualmente 150 veces.

Según otro aspecto la presente invención crea un dispositivo para la sincronización de un receptor y un emisor, estando el emisor configurado para enviar una señal de sincronización que se basa en una señal de sincronización aproximada para una sincronización aproximada y en una señal de sincronización fina para una sincronización fina.

El dispositivo para la sincronización comprende un dispositivo de muestreo para el muestreo de una versión de recepción de la señal de sincronización, a fin de suministrar una señal de recepción, un dispositivo de tratamiento de señales que se ha descrito arriba, estando el dispositivo de tratamiento de señales configurado para suministrar una señal de posición que indica una posición de la señal de sincronización en la señal de recepción y un dispositivo de control para el control de un momento de muestreo del dispositivo de muestreo en función de la señal de posición a fin de sincronizar el receptor y el emisor.

Mediante el control de los puntos de muestreo del dispositivo de muestreo puede conseguirse por consiguiente una sincronización de bloque.

Además de una estructura de recepción, la presente invención suministra según otro aspecto un dispositivo para la generación de una señal de sincronización que puede enviarse para sincronizar un emisor y un receptor. El dispositivo comprende un dispositivo para el suministro de una señal de sincronización aproximada con una primera anchura de banda y una señal de sincronización fina con una segunda anchura de banda, siendo la segunda anchura de banda menor que la primera anchura de banda, y un dispositivo para la provisión de la señal de sincronización empleando la señal de sincronización aproximada y la señal de sincronización fina.

La señal de sincronización comprende en este caso la señal de sincronización aproximada, así como la señal de sincronización fina, así como una combinación cualesquiera de las dos señales, estando el dispositivo de provisión configurado para proporcionar la señal de sincronización fina, por ejemplo, temporalmente después de la señal de sincronización aproximada. De esta manera se asegura que en el caso de un envío de la señal de sincronización la señal de sincronización aproximada, que está prevista para una sincronización aproximada en el receptor, se envía antes de la señal de sincronización fina, de forma que en el receptor en primer lugar se detecta la señal de sincronización aproximada para determinar una sección de la señal de recepción en la que se encuentra la señal de sincronización fina, y para realizar una sincronización empleando la señal de sincronización fina.

El dispositivo de provisión puede estar configurado para añadir la señal de sincronización fina a la señal de sincronización aproximada, de forma que el preámbulo así originado (señal de sincronización) tiene por ejemplo dos partes. El dispositivo de provisión puede estar configurado además para añadir unas a otras una pluralidad de señales de sincronización fina o para añadir una pluralidad de copias de las señales de sincronización fina, de forma que en el receptor es posible una determinación de la posición más exacta de la señal de sincronización fina.

Según otro aspecto el dispositivo de provisión está configurado para proporcionar la señal de sincronización fina temporalmente después de la señal de sincronización aproximada, de tal manera que entre una provisión de la señal de sincronización aproximada y una provisión de la señal de sincronización fina se encuentra un intervalo de tiempo predeterminado. Este intervalo de tiempo puede ser, por ejemplo, igual a un retardo de detección en el detector y se intercala para todavía poder registrar en el receptor, después de la detección de la señal de sincronización aproximada, la señal de sincronización fina. Además, el dispositivo de provisión puede estar configurado para proporcionar una pluralidad de señales de sincronización fina temporalmente después de la señal de sincronización fina. Las señales de sincronización fina pueden seguirse directamente unas tras otras o entre las señales de sincronización fina puede ajustarse de nuevo un retardo temporal, con el que presenta una distancia entre las señales de sincronización fina sucesivas, por ejemplo, de un orden de magnitud de un retardo, que va a acompañado de una determinación de la posición de la señal de sincronización fina en la sección de la señal de recepción.

El dispositivo de provisión puede estar configurado además para proporcionar una tras otra la pluralidad de señales de sincronización fina, por ejemplo, como una serie por adición temporal de copias de la señal de sincronización fina, de forma que según ya se ha mencionado no aparece un retardo entre las señales de sincronización fina.

El dispositivo de provisión comprende en todo caso un filtro de formación de impulsos para el filtrado de la señal de sincronización aproximada y de la señal de sincronización fina. El filtro de formación de impulsos puede estar configurado además para filtrar la señal de sincronización global. El filtro de formación de impulsos puede ser, por ejemplo, un filtro coseno alzado con un factor de roll-off que es igual a 1. En este caso la característica del filtro en el campo de frecuencia tiene una forma senoidal pura.

En el caso del dispositivo propuesto para la generación de una señal de sincronización, el filtro de formación de impulsos tiene una característica variable de tal manera que la señal de sincronización fina y la señal de sincronización aproximada se filtran de forma separada.

Según otro aspecto el dispositivo de suministro está configurado para generar la señal de sincronización aproximada de una serie de datos y para generar la señal de sincronización fina de otra serie de datos, siendo una anchura de banda de la serie de datos menor que una anchura de banda de la otra serie de datos.

Según un ejemplo de realización, el dispositivo de suministro comprende una memoria en la que se depositan la serie de datos y la otra serie de datos y pueden llamarse. En este caso la señal de sincronización aproximada puede ser, por ejemplo, igual a la serie de datos y la señal de sincronización fina puede ser la otra serie de datos.

El dispositivo de suministro puede comprender además un generador que está configurado para generar la serie de datos y/o la otra serie de datos. El generador puede estar configurado, por ejemplo, para generar la serie de datos de un campo de Galois con cuatro elementos. Además, el generador puede estar configurado para generar la otra serie de datos de un campo de Galois con cuatro elementos o con más de cuatro elementos. Pero también puede utilizarse un campo de Galois con dos elementos.

Para la generación de la serie de datos y/o para la generación de otra serie de datos, el generador puede comprender un registro de corrimiento, estando el generador configurado para ajustar una ocupación inicial del registro de corrimiento. En este caso el registro de corrimiento puede estar cableado de forma apropiada, de tal manera que en función de la ocupación inicial correspondiente pueden realizarse diferentes series de datos y otras diferentes series de datos.

El dispositivo de suministro puede comprender además un dispositivo de asignación para asignar a cada elemento de la serie de datos un número de valor complejo a fin de obtener una serie de valor complejo, y/o para asignar a cada elemento de la otra serie de datos un número de valor complejo a fin de obtener otra serie de valor complejo. Expresado con otras palabras, el dispositivo de asignación está configurado para encarpetar la serie de datos en la serie de valor complejo, y para encarpetar la otra serie de datos en la otra serie de valor complejo, presentando la serie de datos y la serie de valor complejo el mismo número de coeficientes, y presentando la otra serie de datos y la otra serie de valor complejo el mismo número de coeficientes. En este caso el número de los coeficientes de la serie de valor complejo puede diferenciarse del número de los coeficientes de la otra serie de valor complejo. No obstante, las dos series de valor complejo comprenden el mismo número de coeficientes.

La señal de sincronización aproximada y/o la señal de sincronización fina pueden ser señales de pasabanda o señales de banda base. Si la señal de sincronización aproximada es una señal pasabanda, así el dispositivo de suministro comprende además un elevador de frecuencia para generar la señal de sincronización aproximada por elevación de frecuencia de la serie compleja. El elevador de frecuencia puede estar configurado además para generar la señal de sincronización fina por elevación de frecuencia de la otra serie de valor complejo. Ya que la señal de sincronización fina es de banda estrecha como la señal de sincronización fina, la señal de sincronización aproximada ocupa un rango de pasabanda con una frecuencia media que puede diferenciarse de otra frecuencia media de otro campo de frecuencia que está ocupado por la señal de sincronización fina. No obstante, según otro aspecto pueden ser iguales la frecuencia media y la otra frecuencia media.

Según otro aspecto el dispositivo de suministro puede estar configurado para suministrar otra señal de sincronización fina cuya anchura de banda es mayor que la anchura de banda de la señal de sincronización aproximada. La otra señal de sincronización fina puede diferenciarse de la señal de sincronización fina y puede ser, por ejemplo, ortogonal a ella. El dispositivo de provisión está configurado entonces para tratar la otra señal de sincronización fina como la señal de sincronización fina, según se ha descrito arriba.

Según otro aspecto el dispositivo de suministro puede estar configurado para codificar una información por un cambio de fase entre valores consecutivos de la señal de sincronización fina en la señal de sincronización fina. Por ejemplo, el dispositivo de suministro está configurado para codificar por un salto de fase de 180º entre un número de valores de la señal de sincronización fina y otro número de valores de la señal de sincronización fina. Mediante un salto de fase puede transmitirse por consiguiente adicionalmente a la información de sincronización, por ejemplo, un bit. No obstante, según otro aspecto la señal de sincronización fina puede presentar una pluralidad de saltos de fase de forma que se codifica una serie de información.

Según otro aspecto el dispositivo de suministro puede estar configurado para codificar una información por un cambio de fase, por ejemplo, un salto de fase de 180º, entre valores sucesivos de la señal de sincronización aproximada. De esta manera se desplaza el emisor en la posición para registrar una información adicional por una detección del cambio de fase.

El dispositivo según la invención para la generación de la señal de sincronización puede comprender además un emisor para el envío de la señal de sincronización. El emisor puede ser, por ejemplo, un emisor de radio.

Según otro aspecto la siguiente invención suministra un dispositivo de envío con un dispositivo para la generación de una señal de sincronización, según se ha descrito arriba, un dispositivo de control para el control del dispositivo de provisión, de forma que se obtiene una sucesión temporal predeterminada de señales de sincronización aproximada y de las señales de sincronización fina, así como un emisor para enviar la señal de sincronización que comprende la sucesión temporal de señales de sincronización aproximada y las señales de sincronización fina.

Según la invención el emisor está configurado para enviar tramas de adquisición de banda estrecha con las que es posible una sincronización ventajosa en costes (acquisition) sobre la señal de un emisor. En este caso con la ayuda de la trama A debe predecirse la posición de la trama T subsiguiente. El emisor envía tramas de tracking de banda ancha. Éstas están configuradas de forma que el momento de su llegada al receptor puede medirse de forma exacta. El emisor transmite además datos que entran, por ejemplo, en la trama T (transmisión de datos introducidos), con un menor índice de datos. Los datos pueden llegar con la ayuda del cambio de fase ya mencionado.

El emisor puede estar configurado además para transmitir en, por ejemplo, un sistema de datos futuro datos con un procedimiento de transmisión de tramas que pueda recibirse de forma muy económica (transmisión de datos de tipo trama).

La trama de adquisición (señal de sincronización aproximada) sirve para la sincronización realizable de forma económica de los receptores con un emisor individual, por ejemplo, en un escenario de multireceptor – multiemisor. La adquisición debe suministrar un valor estimado aproximado del momento de envío de la trama de tracking utilizada para la determinación de la posición. Las tramas de adquisición sirven tanto para la sincronización inicial (adquisición) como también para la resincronización (readquisición) en el caso de una pérdida del tracking.

Si el emisor debe poder sincronizarse con una pluralidad de emisores, entonces los emisores individuales deben poder diferenciarse. Los emisores individuales que están configurados respectivamente para enviar las señales de sincronización según la invención, utilizan en este caso preferiblemente secuencias diferentes de una longitud determinada para permitir una diferenciación. Estas secuencias, por motivos de implementación económica en el receptor son esencialmente de banda más estrecha que las tramas de tracking (señales de sincronización fina). Sin embargo, para poder obtener una diferenciación suficientemente buena, los emisores individuales pueden utilizar, por ejemplo, 9 “bajosoportes” diferentes de la banda de frecuencia empleada.

La distribución de los parámetros relevantes (secuencia, frecuencia) puede realizarse, por ejemplo, mediante una base de datos central que asegura que dos emisores cualesquiera no empleen la misma secuencia en la misma frecuencia. Adicionalmente pueden producirse otras condiciones de compatibilidad en la distribución de la secuencia que se intercepta por programación externa.

Las secuencias de envío (series de datos u otras series de datos) pueden generarse, por ejemplo, mediante un generador empleando un programa de software con el que puede simularse un tratamiento o transmisión de la señal digital. Por ejemplo, se utilizan para ello secuencias de envío de GF 4 (campo de Galois con cuatro elementos), Los polinomios para la generación de la secuencia pueden sacarse, por ejemplo, de “4-Phase-Sequences with nearoptimun Correlation Properities” de Serdar Boztas, Roger Hammons y Vijay Kumar, IEEE Transactions on Information Theory, vol. 38, nº 3, mayo de 1992, pág. 1101 y siguientes. Por ejemplo, se toman los polinomios allí impresos y se cambia el orden, por ejemplo, indicado [11131123] y generado [32113111] en el software.

El polinomio del generador está definido para [32113111]. Las diferentes secuencias (series de datos) se mantienen por variación de la ocupación inicial del registro de corrimiento. En este caso debería atenderse que no se da un valor de registro en ninguna serie ya elaborada, ya que las series así generadas fueron correlacionadas.

El índice de símbolos está determinado, por ejemplo, para B_clock_48, es decir, ffymb = 1/48 * B_clock. La longitud posible en cualquier caso de las secuencias de envío debe ascender, por ejemplo, a 511 símbolos.

Según ya se ha mencionado, las tramas de adquisición pueden conformarse espectralmente. Para ello se filtra la secuencia hecha de los elementos de la cantidad {0, 1, 2, 3} ahora mapeados y se envía a una frecuencia portadora determinada.

En el mapeo (asignación) se genera a partir de un elemento mediante el mapeo el símbolo correspondiente a ello. En la fig. 10 está ilustrada a modo de ejemplo una instrucción según la que puede mapearse la secuencia.

La fig. 11 muestra un diagrama de constelación en el que se ilustra la especificación de puntos.

La formación de impulsos sucede por un square-root raised cosine filter (filtro raíz cuadrada de coseno alzado) con un factor roll-off α = 1,0. La fórmula correspondiente a ello para la función de transmisión es:

imagen1

En la fig. 12 está representada la función de transmisión del filtro.

La señal compleja originada que existe con un índice de muestreo mínimo de 2 * B_clock_48 puede dividirse ahora, por ejemplo, en 9 bandas de frecuencia diferentes. Esta división puede realizarse por el elevador de frecuencia descrito arriba.

La fig. 13a ilustra la división de la señal compleja en 9 bandas de frecuencia diferentes. En este caso se eligen las frecuencias portadoras siguientes y se numeran conforme a la tabla representada en la fig. 13b. En este caso se refiere al dato relativo a la frecuencia portadora de la trama T que asciende, por ejemplo a 2445 MHz.

Las tramas T pueden programarse en el emisor. Las tramas T presentan según la emisión, por ejemplo, las siguientes propiedades: su anchura de banda no sobrepasa el valor t_burstbw, su duración temporal asciende aproximadamente al valor ajustable t_burstlen B_cycles (más dilatación temporal adicional en la transición de B_samples programados para la señal física, por ejemplo, interpolación, conmutaciones análogas dispersivas, etc.), la duración temporal máxima asciende a t_burstmaxlen B_cycles (más la dilatación arriba mencionada) lo que se predetermina por la implementación del envío, su SNIR según la salida de envío asciende al valor emisor SNIR o mejor.

Según la invención pueden diferenciarse a continuación dos tipos de tramas T: las tramas T individuales, así como existen tras su generación y antes de la programación, es decir, sin relleno de ceros, y las tramas T programadas en las que se realiza dado el caso la adaptación de la longitud mediante relleno de ceros.

En el emisor pueden programarse dos tramas T que se emiten según un esquema de selección programable. Estas dos tramas T se designan como trama T 0 o bien trama T 1. Cada una de las dos tramas T existe en el B_samples de valor complejo, es decir, la señal de la trama T emitida se muestrea en las componentes I y Q respectivamente con la frecuencia muestra

B_clock.

Las tramas T se generan de forma que se controlan de forma óptima en la cuantificación 6 empleada. Es decir, se adopta en efecto el valor máximo representable +31 de la señal.

Las longitudes de la trama 0 y 1 programable en el emisor pueden ajustarse en conjunto, es decir, son siempre iguales y ascienden a t_sendburstlen (en B_samples). Antes de la programación en los emisores deben poseer las dos tramas T longitudes ligeramente diferentes t_burstlen (respectivamente para la trama T 0 ó 1), que se diferencian sólo en algunos B_samples. Una igualación de tramas de diferente longitud se realiza mediante el relleno de ceros (véase abajo). La longitud máxima de las tramas T es t_burstmaxlen (en B_samples).

La granularidad en la que puede variar la longitud de las tramas T programadas es (por motivos de implementación) respectivamente 8 B_samples, es decir, para el emisor pueden llenarse las longitudes de tramas hasta un múltiplo de 8 con ceros (relleno de ceros). La más corta de las dos tramas T puede llenarse en este caso con más ceros que la más larga, en la que deben introducirse como máximo 7 ceros. Si tX_burstlen es la longitud de la trama T original X (sin relleno de ceros) así es

t_sendburstlen = ceil (max(t0_burstlen, t1_burstlen) / 8) * 8.

Para que el centro de la trama T original X (sin ceros adicionales) se sitúe casi en el centro de la trama rellena de ceros programada tX_sendburst (esto es necesario para la manipulación de los bits de canal a transferir, se introducen los siguientes ceros al inicio de la trama T

tX_startpadlen = ceil ( ( t_sendburstlen -tX_burstlen) / 2)

y el resto de ceros, así

floor ( ( t_sendburstlen -tX_burstlen) / 2)

se introducen en su final. Por consiguiente en el final de la trama se introducen justo tantos ceros o como máximo un cero más que en su comienzo.

Las tramas de adquisición y tramas de tracking pueden transmitirse, por ejemplo, en multiplex por división de tiempo.

En el multiplex de las tramas A y T se envía dentro de un periodo de adquisición siempre

justo una trama A y a continuación at_multipl_len tramas T, pudiéndose ajustar el valor at_multipl_len. Este esquema se continúa de forma periódica. Entre la trama y la primera trama T dentro de un periodo, entre las tramas T individuales y entre la última trama T de un periodo y la trama A del siguiente periodo pueden mantenerse distancias ajustables.

En el emisor existe un número at_multpl_cntr que siempre se reinicializa a 0 antes del inicio de la trama A y se aumenta en 1 después de cada trama T emitida completamente. El valor máximo de at_multipl_cntr asciende por consiguiente a at_multipl_len.

Para el multiplex por división de tiempo se tiene en cuenta la trama A existente en B_samples.

Si a continuación se trata la “trama A relevante” (siempre en B_samples), entonces se piensa por consiguiente sólo en la parte descrita abajo de la “trama A generada” (siempre en B_samples) que ha sido generada por una trama A existente en B_samples_48 partiendo de formación de impulsos de envío, upsampling y upconversión (por Matlab o directamente en el emisor mismo), así como en la entrada del multiplexor.

La fig. 14 ilustra a que parte de la trama A generada se refiere con “trama A relevante”. La mitad superior de la imagen muestra la “trama A que sirve de base” en B_samples_48 (la distancia (1) entre dos muestras es por consiguiente B_cycle_48). Su longitud total (6) es a_burstlen (en B_cycles_48).

En este caso se ilustran retardos y duraciones de la trama A memorizada en B_samples_48, de la trama A generada (por formación de impulsos de envío, sobremuestreo y elevación de frecuencia) en B_samples, así como las tramas A relevantes.

La mitad inferior muestra la trama A generada en B_samples (la distancia (2) entre dos muestras es por consiguiente B_cycle). En el instante t0 se da el primer B_sample 48 de la trama A memorizada en la generación de señales (formación de impulsos de envío, upsampling y upconversion). Según la implementación aparece este primer B_sample_48 de la trama A memorizada sólo en el instante t2 en la trama A generada, es decir, según un retardo (3). Este retardo se compone de dos partes: por tamponaje en la generación de señales para pipelining (segmentación), etc se origina un retardo (4) inicial del instante t0, donde se introduce el primer B_sample_48 de la trama A memorizada en la generación de señales, hasta el instante t7 donde se emite el primer B_sample válido de la trama A generada por la generación de señales. Además, todos los filtros utilizados (formador de impulsos de envío y filtro pasabajos de upsampling) tienen tiempos de ejecución del grupo que se acumulan en un tiempo de ejecución del filtro (5). Si la trama A generada se elabora offline con Matlab entonces el retardo (4) es cero, si el emisor no introduce pipelining adicional. El retardo por el transitorio de los filtros, es decir, los tiempos de ejecución del grupo están siempre presentes y deben tenerse en cuenta.

Si el último B_sample_48 de la trama A memorizada se da en el instante t3 en la generación de señales, entonces aparece igualmente sólo en el instante t4 después del retardo

(3) como B_sample en la salida de la generación de señales. El último B_sample válido de la trama A generada se emite en el instante t5 de la generación de señales. Después de la duración (7), así t5 – t4, todos los filtros están estabilizados. En el caso de filtros utilizados habitualmente con respuesta pulsante simétrica la duración (7) es igual al tiempo de ejecución del grupo (5) acumulado.

La propagación de impulsos acumulada por filtros dispersivos (es decir, suma de los tiempos de respuesta y de amortiguación (5) + (7)) no deben sobrepasar el valor a_maximpwiden B_samples, para que se garantice un funcionamiento debido del sistema global, en particular del receptor.

La longitud total (expresado en B_samples válidos) de la trama A generada es por consiguiente (8), así la suma de (5), (6) y (7). Ya que (5) y (7) dependen de la implementación se considera a continuación siempre (6) (así, a_burstlen, expresado en B_samples_48) como la longitud de la trama A relevante. Otra representación: en la unidad B_samples es a_burstlen_B la distancia del primer al último B_sample que corresponden respectivamente al primer o último B_sample_48 de la trama A memorizada.

La longitud considerada a continuación de la trama A relevante no contiene por consiguiente las propagaciones de señal por respuestas de impulsos de filtro dispersivas en la generación de señales (formador de impulsos de envío y upsampling pasabajos) así como otras propagaciones de señal condicionadas por la implementación.

El esquema mostrado abajo en la fig. 14 visualiza el multiplex, la duración de trama y las distancias. El esquema representado reproduce la trama multiplex en justo el punto siguiente determinado en el emisor: todas las relaciones de tiempo indicadas abajo son válidas en el multiplexor que conecta en el emisor entre la trama A y la trama T. Las tramas A y T existen en este punto así las ambas en B_samples.

Con el concepto trama T pueden designarse además, por ejemplo, dos tramas T programadas que pueden seleccionarse según se ha descrito arriba.

La fig. 15 ilustra la duración y distancias en el multiplex por división de tiempo.

La trama A relevante posee la longitud a_burstlen (2) (en B_cycles_48) (véase la

aclaración arriba mencionada respecto a trama A relevante y su longitud) lo que debe ser más corta que la longitud máxima a_burstmaxlen (1) (en B_cycles_48) de la trama A relevante. La trama T posee la longitud t_bburstlen (4) (en B_cycles) lo que debe ser más corta que la máxima longitud de la trama T t_bustmaxlen (3) (en B_cycles).

La pausa entre el final posterior de la trama A relevante y el comienzo de la trama T

debería contener un valor fijo, también si se utilizan las tramas (A y/o T) de diferentes longitudes en el sistema. Si la trama A relevante se hace más corta o más larga entonces debería desplazarse correspondientemente así sólo su comienzo (tope delantero). Si la trama T se hace más corta o más larga entonces debería desplazarse correspondientemente así sólo su tope posterior.

La distancia del inicio de la trama A relevante respecto al inicio de la trama T siguiente puede ajustarse con la ayuda de dos parámetros. La distancia at_dist (5) de la activación para la generación de la trama A hasta el inicio de la trama T siguiente puede ajustarse en la unidad S_cycles. Además, puede ajustarse el retardo inicial a_initdel (9) de la activación hasta el inicio de la trama A relevante (según la definición arriba mencionada) en la unidad de B_cycles. La distancia real del inicio de la trama A relevante al inicio de la trama T es por consiguiente at_dist [S_cycles] – a_initdel [B_cycles].

La distancia t_burstperiod (6) entre los inicios de dos tramas T sucesivas de un periodo de adquisición puede ajustarse igualmente por motivos de implementación en la unidad de S_cycles.

La distancia ta_dist (7) entre el inicio de la última trama T de un periodo de adquisición y la activación de la generación de la trama A del siguiente periodo de adquisición puede ajustarse igualmente en la unidad de S_cycles.

En el emisor deben oscilar las distancias reales por motivos de implementación ligeramente alrededor de su valor nominal.

Las tres distancias de trama no pueden ajustarse libremente sino que deben ser suficientes los siguientes requerimientos:

ta_dist + at_dist = t_burstperiod.

La distancia a_burstperiod (8) entre los inicios de las tramas A de dos periodos de adquisición sucesivos no puede ajustarse en el emisor sino que se deduce por los otros parámetros ajustables:

a_burstperiod [S_cycles] = at_multipl_len * t_burstperiod [S_cycles]

Los periodos de trama T pueden indicarse, por ejemplo, en un múltiplo de 100 B_samples / frecuencia de referencia. Para evitar situaciones de superposición desfavorables repetidas, estos múltiplos pueden ser además primos entre sí. Por ejemplo, ofrecen los siguientes periodos (en B-samples) si un periodo de trama debería ser de 500 microsegundos: 100 B_samples x 463 567 479 487 491 499 503 509 521 523 (un primer número primo sería de nuevo 541). El periodo mínimo es por consiguiente 454.5 microsegundos (es decir 2200/s), el periodo máximo es 513,4 microsegundos (es decir, 1948/s).

Las tramas de envío ortogonales pueden diseñarse además según un principio pseudo aleatorio, pudiéndose basar el principio pseudo aleatorio en un algoritmo de números primos. En este caso según la invención pueden atribuírsele al emisor los índices fijos de repetición de tramas, pero que son ligeramente diferentes de emisor a emisor (no motivos pseudo aleatorios sincronizados). Esto es también un procedimiento según el que las distancias de tramas de un emisor se eligen aleatoriamente, para que no haya un patrón fijo de superposición de tramas. Por ejemplo, un emisor envía 2000 tramas por segundo, otro emisor 2001 tramas por segundo.

De las dos tramas T memorizadas en el emisor se selecciona siempre una para la emisión. La selección se realiza mediante un bit t-choice, que se obtiene con la ayuda de una máscara programable t_choice_mask del contador at_multipl_cntr según la instrucción siguiente:

T_choice = (t_choice_mask[0] AND at_multipl_cntr[0]) OR (t_choice_mask[1] AND at_multipl_contr[1]

En este caso variable[0] representa el bit nº 0 (es decir, el LSB, bit menos significativo) de una variable y variable[1] el bit nº 1, y además AND o bien OR representa el Y o bien O en forma de bit.

Si t_choice posee el valor 0 así se emite la trama T 0, en el caso de t_choice == 1 se emite la trama T 1.

•

Para t_choice_mask == 00 (LSB derecha) se emite por consiguiente siempre la trama T

0.

•

Para t_choice_mask == 01 se cambia después de cada trama T entre trama T 0 y trama t 1 (comenzando con trama T 0 después de la trama A)

•

Para t_choice_mask == 10 se cambia después de cada segunda trama T entre trama T 0 y trama t 1 (comenzando con trama T 0 después de la trama A), es decir, se emite: trama T 0, trama T 0, trama T 1, trama T 1, trama T 0, trama T 0, trama T 1, …

•

t_choice_mask == 11 no es una selección razonable y no debe ajustarse.

En el emisor pueden estar presentes dos antenas de envío. Pueden utilizarse ambas al mismo tiempo o puede seleccionarse sólo una de las dos. Si se utilizan ambas así se coloca un bit programable two_ants en el valor 1. Si two_ants == 0 así se elige siempre sólo una de las dos antenas de envío para la emisión. La selección se realiza mediante un bit ant_choice que se obtiene con la ayuda de una máscara ant_choice_mask del contador at_multipl_cntr según la siguiente instrucción:

ant_choice = (ant_choice_mask[0] AND at_multipl_cntro[0] OR (ant_choice_mask[l] AND at_multipl_cntr[1].

En este caso variable[0] representa el bit nº 0 (es decir, LSB) de una variable y variable[1] el bit nº 1, y además AND o bien OR representa el Y o bien O en forma de bit.

Si ant_choice posee el valor 0 así se emite en antena 0, en el caso de ant_choice == 1 se emite en antena 1.

No obstante, esto es válido sólo para two_ants==0. En este caso two_ants==1 se emite a cada trama en ambas antenas. Para two_ants==0 se produce el esquema siguiente:

•

Para ant_choice_mask == 00 (LSB derecha) se emite por consiguiente siempre en antena 0.

•

Para ant_choice_mask == 01 se cambia después de cada trama T entre antena 0 y antena 1 (comenzando con antena 0 para la trama A y la trama T siguiente)

•

Para ant_choice_mask == 10 se cambia después de cada segunda trama T entre antena 0 y antena 1 (comenzando con antena 0 para la trama A y la trama T siguiente), es decir, se emite una tras otra: antena 0, antena 0, antena 1, antena 1, antena 0, antena 0, antena 1, …

• ant_choice_mask == 11 no es una selección razonable y no debe ajustarse. Según ya se ha mencionada, las tramas T pueden utilizarse además para permitir una transmisión de datos (de otra información) que han entrado en la trama T en forma de bits.

La transmisión de datos introducida trabaja basándose en un marco. Un marco es en este caso una selección de datos útiles que se transmiten conjuntamente dentro de un intervalo de tiempo. Para esta transmisión se necesitan frame_len tramas T, pudiéndose ajustar el valor frame_len. A continuación se transmite el siguiente marco en el intervalo de tiempo siguiente. La selección de los datos útiles a transmitir permanece igual de marco a marco, sólo puede cambiarse su contenido. Cada marco está cerrado en sí y puede recibirse individualmente y valorarse, es decir, puede sincronizarse y descodificarse.

En el emisor existe un bit oddframeflag que se vuelca siempre inmediatamente antes de la generación del siguiente marco (de 0 a 1 ó de 1 a 0), es decir, en el caso de números de marco pares tiene el valor 0 y en el caso de números de marco impares el valor 1.

La recopilación de datos se corresponde con la lectura de los registros seleccionados para la transmisión, pudiéndose programar esta selección. Esta recopilación, es decir, la lectura de los registros seleccionados, debe ser cerrada en el tiempo lo más breve posible. A continuación los datos de los registros seleccionados están presentes como un vector de bits de longitud única databitvec. El tamaño global, es decir, la longitud de databitvec (en bits) se designa

con nodatabits.

Para añadir cyclic reundancy check bits (bits de control de la redundancia cíclica) la siguiente invención muestra además un codificador sistemático.

La fig. 16 muestra un diagrama de bloques de un codificador sistemático para código CRC 12.

Para ello un emisor realiza un chequeo integro de los datos recibidos y puede detectar errores residuales eventuales después de la codificación de canal, se calcula para los datos en databitvec los 12 bits pareados de un código CRC 12 y se añaden detrás del final de databitvec. El vector de bits así generado se designa con checkedbitvec. Para que pueda usarse un código CRC 12 semejante debe ser nodatabits <= 2035.

El código CRC 12 se caracteriza por su polinomio generador g(X) = X12`+X11+X3+X2+X+1.

El codificador contiene 12 registros unidos entre sí para respectivamente 1 bit. Todas las adiciones deben realizarse de forma binaria, es decir, 1+1 = 0 (EXOR). Además, se contienen dos conmutadores acoplados entre sí. Al inicio se sitúan dos conmutadores en la posición inferior. Antes del inicio se inicializan todos los 12 registros de bits en el valor 0. Entonces se coloca la serie según los bits contenidos en datbitvec en la entrada, es decir, por ciclo un bit. En la salida se leen al mismo tiempo los bits generados por checkedbitvec. En primer lugar se coloca databitvec[0] en la entrada (indicación comienza con 0). En la salida se lee checkedbitvec[0]. Después de nodatabits – 1 ciclos se coloca en la entrada el último bit de entrada databitvec[nodatabits-1] y en la salida se lee checkedbitvec[nodatabits-1]. En el ciclo siguiente se cambian los dos conmutadores a la posición superior. La línea por encima del registro tiene desde ahora constantemente el valor de bit 0. Incluso este ciclo se lee la salida todavía 12 ciclos y entrega checkedbitvec[nodatabits] hasta checkedbitvec[nodatabits+11]. Luego ha terminado la generación CRC.

El vector de bits generado checkedbitvec tiene así en total la longitud nocheckedbits = nodatabits + 12, siendo los primeros bits nodatabits idénticos al vector databitvec.

Además, según la invención para la protección ante los errores de transmisión se realiza una codificación de canal (forward error correcting code, código de corrección de errores hacia atrás). La fig. 17 muestra un diagrama de bloques de un codificador de pliegue sistemático recursivo terminado del índice 1/2.

Para la protección de errores de transmisión se realiza una codificación de canal del vector checkedbitvec, utilizándose un Forward Error Correction Code. En especial esto es un código de pliegue sistemático recursivo terminado del índice 1/2, que se ha derivado del código de pliegue según el estándar industrial [RD2] y que se caracteriza por su polinomios generadores (1, (x6+x3+x2+x+1) / (x6+x5+x3+x2+1). Por una codificación del vector checkedbitvec se origina un

vector codebitvec del codebits.

El codificador contiene 6 registros unidos entre sí para cada bit. Todas las adiciones deben realizarse de forma binaria, es decir, 1+1 = 0 (EXOR). Al inicio se encuentra el conmutador contenido en la posición superior. Antes del comienzo se inicializan los 6 registros de bits en el valor 0. Luego se coloca la serie según los bits contenidos en checkedbitvec en la entrada, y cada 2 ciclos otro bit. Los contenidos de los 6 registros no deben cambiar igualmente sólo cada 2 ciclos, respectivamente si otro bit se pone en la entrada. En paralelo se leen unas tras otras las dos salidas, leyéndose la salida superior en primer lugar y en el ciclo siguiente la salida inferior. En primer lugar se coloca checkedbitvec[0] en la entrada (indicación comienza con 0), y en primer lugar codebitvec[0] (en la salida superior) y en el siguiente ciclo se lee codebitvec[1] (en la salida inferior). Después de en total 2 ciclos se coloca checkedbitvec[1] en la entrada y se leen en ciclos sucesivos codebitvec[2] y codebitvec[3] en la salida. Después de en total 2*(nocheckedbit-1) ciclos se coloca checkedbitvec[nocheckedbit-1] en la entrada y se leen en la salida codebitvec[2*nocheckedbits-2] y luego codebitvec[2*nocheckedbits-1]. Después de en total 2*nocheckedbits ciclos se cambia el conmutador en la posición inferior. Además, los contenidos de registro sólo deben cambiarse cada 2 ciclos. Incluso este ciclo se leen las salidas alternativamente todavía en total 12 ciclos y producen codbitvec[2*nocheckedbits] a codebitvec[2*nocheckebits+11]. Luego ha terminado la codificación de canal. Mediante la configuración representada del codificador, al final todos los registros contienen de nuevo el valor de bit 0.

El vector de bits generado codebitvec tiene en total la longitud nocoedbits = 2*nocheckedbits +12, siendo los bits con índice 0,2,4, …, 2*(nocheckedbits-1) idénticos al vector checkedbitvec.

Para la protección de una extinción de varios bits de código sucesivos se cambian los bits de código contenidos en codebitvec en el entrelazador de canal en su orden. En este caso se genera el vector de bits a emitir ilvedbitvec. El entrelazador utilizado es un entrelazador modular. Realiza los cambios siguientes del orden de bits:

Ilvedbitvec[i] – codebitvec[(i * ilvshift) mod nocodebits] para i = 0, … nocodebits -1 siendo ilvshift un valor ajustable y comenzando la indicación de los vectores de bits con 0. Ilvedbitvec posee al final la longitud nocedebits (en bits).

Antes del inicio de ilvedbitvec se pone un preámbulo para la sincronización de marco:

• si oddframeflag==0, entonces se utiliza la secuencia Barker 11100010010 como preámbulo

• si oddframeflag==1, entonces se utiliza la secuencia Barker invertida 00011101101 como preámbulo. El preámbulo guiado con el ilvedbitvec siguiente produce un vector de bits de canal que se designa como chanelbitvec. Su longitud asciende a frame_len = nocodebits + 11.

Todos los frame_len bits del vector channelbitvec se transmiten respectivamente individualmente a una trama T, es decir, se necesitan frame_len tramas T para la transmisión de un vector completo channelbitvec. Mapeado y formación de impulsos de envío de cada bit de canal se realiza en un paso único, así una “entrada” en una trama T mediante una procedimiento de Differenziellen Binären Phasenumtast – Direct Sequence Spread Spectrum (modulación por desplazamiento diferencia binario de fase – espectro extendido en secuencia directa) (DBPSKDSSS)

Cada trama T se genera a partir de dos semitramas halfburst1 y halfburst2, que están presentes en B_samples (respectivamente con componentes I y Q).

La figura 18 ilustra la generación de la trama.

Para generar la trama T el dispositivo de suministro según la invención comprende un dispositivo para la generación de una trama T con bit de canal de chequeo introducido (channel bit).

Las semitramas halfburst1 y halfburst2 tienen respectivamente la longitud halfburstlen (1) (en B_samples). Para la generación de la trama T se retarda temporalmente halfburst2 y se adiciona ponderada con +1 ó -1 a halfburst1. El retardo temporal de halfburst2 respecto a halfburst1 asciende a shift12 (en B-samples). Halfburstlen y shift12 tienen valores individuales para cada trama T programable.

La región de transición donde halftburst1 y halftvurst2 retrasadas temporalmente en shift12 se superponen tiene una longitud halfburstlen – schift12 B_samples, manteniéndose en el diseño de las semitramas siempre la limitación halfburstlen – shift12 <= overlapmaxlen (en B_samples).

La ponderación de halftburst2 retrasada temporalmente en la adición a halfburst1 se realiza según el esquema siguiente:

•

si el bit de canal a transmitir actualmente posee el valor 0 así se adiciona +halfburst2,

•

si el bit de canal a transmitir actualmente posee el valor 1 así se adiciona -halfburst2,

La trama T de longitud t_burstlen = halfburstlen + shift12 para el bit de canal actual está

generada por consiguiente y puede emitirse.

En función de las circunstancias pueden implementarse los procedimientos según la invención en hardware o en software. La implementación puede realizarse en un medio de memoria digital, en particular un diskette o CD con señales de control legibles electrónicamente y que pueden cooperar con un sistema informático programable, de forma que se realiza el

5 procedimiento correspondiente. En general la invención consiste por consiguiente también en un producto de programa informático con código de programa memorizado en un soporte legible por máquinas para la realización del procedimiento según la invención si el producto de programa informático se ejecuta en un ordenador. Expresado en otras palabras, la invención puede realizarse por consiguiente como un programa informático con un código de programa para la

10 realización del procedimiento si el programa informático se ejecuta en un ordenador.

Claims (37)

1. REIVINDICACIONES

   1.-Dispositivo de sincronización para la determinación de una posición de una señal de sincronización en una señal de recepción, en el que la señal de sincronización se basa en una señal de sincronización aproximada (107) y una señal de sincronización fina (105), con las características siguientes:

   un dispositivo de tratamiento de señales configurado para determinar, en base a la señal de sincronización aproximada (107), una sección de la señal de recepción en la que se encuentra la señal de sincronización fina (105) y para determinar, en base a la señal de sincronización fina (105), en la sección de la señal de recepción, la posición de la señal de sincronización en la señal de recepción para una sincronización, estando el dispositivo de tratamiento de señales configurado para detectar la señal de sincronización fina (105) en la sección de la señal de recepción y comprendiendo la señal de sincronización la señal de sincronización aproximada (107), que presenta una anchura de banda menor que una anchura de banda de la señal de sincronización fina (105), y la señal de sincronización fina (105)

   caracterizado porque

   el dispositivo de tratamiento de señales comprende un filtro para el filtrado de la señal de recepción a fin de extraer filtrando una componente de la señal de recepción que tiene un campo de frecuencia parcial cuya anchura de banda es menor que la anchura de banda de la señal de sincronización fina (105), estando el dispositivo de tratamiento de señales configurado para determinar la sección de la señal de recepción empleando un muestreo de la componente de la señal de recepción con un primer índice de muestreo, y para realizar una detección de la señal de sincronización fina (105) empleando un muestreo de la sección de la sección de la señal de recepción con un segundo índice de muestreo, siendo el segundo índice de muestreo mayor que el primer índice de muestreo; y estando el dispositivo de tratamiento de señales configurado para realizar una correlación entre la componente de la señal de recepción y una señal correlación con la señal de sincronización aproximada (107) para determinar la sección. 2.-Dispositivo de sincronización según la reivindicación 1, en el que el dispositivo de

   tratamiento de señales está configurado para detectar la señal de sincronización aproximada

   (107) en la señal de recepción a fin de determinar la sección de la señal de recepción.
2. 3.-Dispositivo de sincronización según una de las reivindicaciones 1 a 2, en el que el dispositivo de tratamiento de señales está configurado para detectar la señal de sincronización aproximada (107) a fin de determinar un inicio de la sección de la señal de recepción en la que se encuentra la señal de sincronización fina.
3. 4.-Dispositivo de sincronización según una de las reivindicaciones 1 a 3, en el que el dispositivo de tratamiento de señales está configurado para realizar una correlación entre la señal de recepción y una señal correlacionada con la señal de sincronización aproximada (107), para detectar la señal de sincronización aproximada (107) en la señal de recepción, y para realizar una correlación entre la sección de la señal de recepción y una señal correlacionada con la señal de sincronización fina (105), para registrar una posición de la señal de sincronización fina (105) en la sección de la señal de recepción.
4. 5.-Dispositivo de sincronización según una de las reivindicaciones 1 a 4, en el que el dispositivo de tratamiento de señales comprende un primer dispositivo de detección (101) y un segundo dispositivo de detección (103), estando el primer dispositivo de detección (101) configurado para detectar la señal de sincronización aproximada (107) en la señal de recepción, a fin de registrar la sección de la señal de recepción, y estando el segundo dispositivo de detección (103) configurado para registrar una posición de la señal de sincronización fina (105) en la sección de la señal de recepción.
5. 6.-Dispositivo de sincronización según la reivindicación 5, en el que el primer dispositivo de detección (101) está configurado para detectar la señal de sincronización aproximada (107) con un primer índice de muestreo y estando el segundo dispositivo de detección (103) está configurado para registrar la posición de la señal de sincronización fina (105) con un segundo índice de muestreo, siendo el primer índice de muestreo menor que el segundo índice de muestreo.
6. 7.-Dispositivo de sincronización según una de las reivindicaciones 1 a 6, en el que el filtro es un filtro pasabanda.
7. 8.-Dispositivo de sincronización según una de las reivindicaciones 5 a 7, en el que el primer dispositivo de detección (101) presenta un reductor de frecuencia para la redución de frecuencia de la componente de la señal de recepción.
8. 9.-Dispositivo de sincronización según una de las reivindicaciones 5 a 8, en el que el primer dispositivo de detección (101) comprende un detector, estando el detector configurado para detectar la señal de sincronización aproximada (107) en la componente de la señal de recepción.
9. 10.-Dispositivo de sincronización según la reivindicación 9, en el que el detector está configurado para realizar una correlación entre la componente de la señal de recepción y una señal correlacionada con la señal de sincronización aproximada (107).
10. 11.-Dispositivo de sincronización según la reivindicación 10, en el que el detector está

    configurado para emitir una señal de detección que indica una detección de la señal de sincronización aproximada (107) si un valor de la correlación sobrepasa un umbral de detección.
11. 12.-Dispositivo de sincronización según una de las reivindicaciones 5 a 11, en el que el primer dispositivo de detección (101) está configurado para suministrar una señal de detección que indica un momento de detección de una detección de la señal de sincronización aproximada (107), indicando el momento de detección un inicio de la sección de la señal de recepción en la que se encuentra la señal de sincronización fina (105), y en el que el segundo dispositivo de detección (103) está configurado para recibir la señal de detección y para registrar, en respuesta a la señal de detección, una posición de la señal de sincronización fina (105) en la sección de la señal de recepción.
12. 13.-Dispositivo de sincronización según una de las reivindicaciones 5 a 12, en el que el segundo dispositivo de detección (103) comprende un dispositivo de retardo (201) para el retardo de la señal de recepción, estando el dispositivo de retardo (201) configurado para compensar un retardo de detección del primer dispositivo de detección (101).
13. 14.-Dispositivo de sincronización según una de las reivindicaciones 5 a 13, en el que la señal de sincronización fina (105) presenta una anchura de banda predeterminada, presentando el segundo dispositivo de detección (103) un filtro para limitar la señal de recepción en la anchura de banda predeterminada.
14. 15.-Dispositivo de sincronización según una de las reivindicaciones 5 a 14, en el que el segundo dispositivo de detección (103) comprende un detector (203) para el registro de una posición de la señal de sincronización fina (105) en la sección de la señal de recepción.
15. 16.-Dispositivo de sincronización según la reivindicación 15, en el que el detector (203) está configurado para determinar una correlación entre la sección de la señal de recepción y una señal correlacionada con la señal de sincronización fina (105) a fin de registrar la posición de la señal de sincronización fina (105).
16. 17.-Dispositivo de sincronización según la reivindicación 16, en el que el detector (203) está configurado para determinar una primera correlación parcial entre una primera cantidad parcial de los valores de la señal de recepción en la sección de la señal de recepción y una primera cantidad de valores de la señal correlacionada con la señal de sincronización fina (105), y para determinar una segunda correlación parcial entre una segunda cantidad parcial de valores de la señal de recepción en la sección de la señal de recepción y una segunda cantidad parcial de valores de la señal correlacionada con la señal de sincronización fina (105), y para determinar la correlación mediante una superposición de la primera correlación parcial y de la segunda correlación parcial.
17. 18.-Dispositivo de sincronización según la reivindicación 17, en el que el detector (203)

    está configurado para registrar una fase en relación entre valores correspondientes de la primera correlación parcial y de la segunda correlación parcial, comprendiendo la relación de fase un desplazamiento de la frecuencia entre emisor y receptor, y para eliminar la relación de fase por una ponderación de los valores de la primera correlación parcial o de los valores de la segunda correlación parcial a fin de reducir una influencia del desplazamiento de la frecuencia sobre los valores de la correlación.
18. 19.-Dispositivo de sincronización según una de las reivindicaciones 16 a 18, en el que el detector (203) comprende un interpolador para la interpolación entre los valores de la correlación a fin de obtener una correlación fina, y para registrar la posición de la señal de sincronización fina

    (105) en base a la correlación fina con una precisión más elevada.
19. 20.-Dispositivo de sincronización según una de las reivindicaciones 5 a 19, en el que la señal de sincronización fina (105) comprende una información, estando la información codificada por una relación de fase entre valores sucesivos de la señal de sincronización fina (105), y estando el segundo dispositivo de detección (103) configurado para detectar la información mediante registro de la relación de fase.
20. 21.-Dispositivo de sincronización según una de las reivindicaciones 16 a 20, en el que el segundo dispositivo de detección (103) está configurado para derivar de la correlación los valores de calidad para una calidad de recepción.
21. 22.-Dispositivo de sincronización según una de las reivindicaciones 1 a 21, en el que el segundo dispositivo de detección (103) está configurado para emitir una señal de posición que indica una posición de la señal de sincronización fina (105) en la sección de la señal de recepción, a fin de indicar una posición de la señal de sincronización en la señal de recepción.
22. 23.-Dispositivo para la sincronización de un receptor y de un emisor, en el que el emisor está configurado para enviar una señal de sincronización que se basa en una señal de sincronización aproximada (105) para una sincronización aproximada y en una señal de sincronización fina (105) para una sincronización fina, con las características siguientes:

    un dispositivo de muestreo para el muestreo de una versión de recepción de la señal de sincronización a fin de suministrar una señal de recepción; un dispositivo de sincronización según una de las reivindicaciones 1 a 21, estando el dispositivo de sincronización configurado para suministrar una señal de posición que indica una posición de la señal de sincronización en la señal de recepción; y un dispositivo de control para el control de un momento de muestreo del dispositivo de muestreo en función de la señal de posición a fin de sincronizar el receptor y el emisor. 24.-Dispositivo para generar una señal de sincronización que puede enviarse para

    sincronizar un receptor y un emisor, con las características siguientes:

    un dispositivo para el suministro de una señal de sincronización aproximada (107) con una primera anchura de banda y una señal de sincronización fina (105) con una segunda anchura de banda, siendo la primera anchura de banda menor que la segunda anchura de banda; y un dispositivo para proporcionar la señal de sincronización utilizando la señal de sincronización aproximada (107) y la señal de sincronización fina (105),

    caracterizado porque

    el dispositivo de provisión presenta un filtro de formación de impulsos para filtrar la señal de sincronización aproximada (107) y la señal de sincronización fina (105), teniendo el filtro de formación de impulsos una característica variable, de tal manera que la señal de sincronización fina (105) y la señal de sincronización aproximada (107) se filtran de forma diferente. 25.-Dispositivo según la reivindicación 24, en el que la señal de sincronización

    comprende la señal de sincronización fina (105) y la señal de sincronización aproximada (107), estando el dispositivo de provisión configurado para proporcionar la señal de sincronización fina

    (105) temporalmente después de la señal de sincronización aproximada (107).
23. 26.-Dispositivo según la reivindicación 24 ó 25, en el que el dispositivo de provisión está configurado para proporcionar la señal de sincronización fina (105) temporalmente después de la señal de sincronización aproximada (107), de forma que existe un intervalo de tiempo predeterminado entre una provisión de la señal de sincronización aproximada (107) y una provisión de la señal de sincronización fina (105).
24. 27.-Dispositivo según una de las reivindicaciones 24 a 26, en el que el dispositivo de provisión está configurado para proporcionar una pluralidad de señales de sincronización fina

    (105) temporalmente después de la señal de sincronización aproximada (107).
25. 28.-Dispositivo según la reivindicación 27, en el que el dispositivo de provisión está configurado para proporcionar la pluralidad de señales de sincronización fina (105) por unión temporal sucesiva de copias de la señal de sincronización fina (105).
26. 29.-Dispositivo según la reivindicación 28, en el que el dispositivo de provisión está configurado para añadir un intervalo de tiempo predeterminado entre copias sucesivas de la señal de sincronización fina (105).
27. 30.-Dispositivo según una de las reivindicaciones 24 a 29, en el que el filtro de formación de impulsos es un filtro de coseno alzado con un factor de roll-off igual a 1.
28. 31.-Dispositivo según una de las reivindicaciones 24 a 30, en el que el dispositivo de suministro está configurado para generar la señal de sincronización aproximada (107) a partir de una primera serie de datos y para generar la señal de sincronización fina (105) a partir de una segunda serie de datos, siendo una anchura de banda de la primera serie de datos menor que una anchura de banda de la segunda serie de datos, comprendiendo el dispositivo de suministro un generador para la generación de la primera serie de datos o de la segunda serie de datos, estando el generador configurado para generar la primera serie de datos o la segunda serie de datos a partir de un campo de Galois.
29. 32.-Dispositivo según la reivindicación 31, en el que el dispositivo de suministro comprende un generador para la generación de una serie de datos o para la generación de la otra serie de datos.
30. 33.-Dispositivo según la reivindicación 32, en el que el generador está configurado para generar la serie de datos de un campo de Galois con cuatro elementos y para generar la otra serie de datos de un campo de Galois.
31. 34.-Dispositivo según la reivindicación 32 ó 33, en el que el generador comprende un registro de corrimiento para la generación de la serie de datos o para la generación de la otra serie de datos, estando el generador configurado para ajustar una ocupación inicial del registro de corrimiento.
32. 35.-Dispositivo según una de las reivindicaciones 31 a 34, en el que el dispositivo de suministro comprende un dispositivo de asignación para asignar a cada elemento de la serie de datos un número de valor complejo a fin de obtener una serie de valor complejo, o para asignar a cada elemento de la otra serie de datos un número de valor complejo a fin de obtener otra serie de valor complejo.
33. 36.-Dispositivo según la reivindicación 35, en el que el dispositivo de suministro comprende un elevador de frecuencia para generar la señal de sincronización aproximada (107) por elevación de frecuencia de la serie de valor complejo, o para generar la señal de sincronización fina (105) por elevación de frecuencia de la otra serie de valor complejo.
34. 37.-Dispositivo según una de las reivindicaciones 24 a 36, en el que el dispositivo de suministro está configurado para suministrar otra señal de sincronización fina, que se diferencia de la señal de sincronización fina (105), estando el dispositivo de provisión configurado para tratar la otra señal de sincronización fina como la señal de sincronización fina (105).
35. 38.-Dispositivo según una de las reivindicaciones 24 a 37, en el que el dispositivo de suministro está configurado para codificar una información por un cambio de fase entre valores sucesivos de la señal de sincronización fina (105) en la señal de sincronización fina (105), estando el dispositivo de suministro diseñado para formar una trama de sincronización fina por adición de una segunda semitrama ponderada en función de un bit a transmitir sobre una primera semitrama; estando la segunda semitrama retrasada respecto a la primera semitrama de forma que la

    primera semitrama y la segunda semitrama retrasada se superponen temporalmente.
36. 39.-Dispositivo según la reivindicación 38, en el que el dispositivo de suministro está configurado para codificar una información por un salto de fase de 180º entre un número de valores de la señal de sincronización fina (105) y otro número de valores de la señal de sincronización fina (105).
37. 40.-Procedimiento de sincronización para la determinación de una posición de una señal de sincronización en una señal de recepción, en el que la señal de sincronización se basa en una señal de sincronización aproximada (107) y una señal de sincronización fina (105), con los pasos siguientes:

    determinación de una sección de una señal de recepción en la que se encuentra la señal de sincronización fina (105), en base a la señal de sincronización aproximada (107); determinación de la posición de la señal de sincronización en la señal de recepción para una sincronización, en base a la señal de sincronización fina (105) en la sección de la señal de recepción, comprendiendo la determinación de la posición de la señal de sincronización en la señal de recepción una detección de la señal de sincronización fina (105) en la señal de recepción, comprendiendo la señal de sincronización la señal de sincronización aproximada (107) que presenta una anchura de banda menor que una anchura de banda de la señal de sincronización fina (105), y la señal de sincronización fina (105), caracterizado porque la señal de recepción se filtra para extraer filtrando de la señal de recepción una componente de la señal de recepción que tiene un campo de frecuencia parcial cuya anchura de banda es menor que la anchura de banda de la señal de sincronización fina (105), determinándose la sección de la señal de recepción utilizando un muestreo de la componente de la señal de recepción con un primer índice de muestreo, realizándose una detección de la señal de sincronización fina (105) utilizando un muestreo de la sección de la señal de recepción con un segundo índice de muestreo, siendo el segundo índice de muestreo mayor que el primer índice de muestreo, y realizándose una correlación entre la componente de la señal de recepción y una señal correlacionada con la señal de sincronización aproximada (107) para determinar la sección. 41.-Procedimiento para la sincronización de un receptor y un emisor, en el que el emisor

    está configurado para enviar una señal de sincronización que se basa en una señal de sincronización aproximada (107) para una sincronización aproximada y en una señal de

    sincronización fina (105) para una sincronización fina, con los pasos siguientes: muestreo de una versión de recepción de la señal de sincronización para suministrar una señal de recepción; realización del procedimiento de sincronización según la reivindicación 40 para obtener

    5 una señal de posición que indica una posición de la señal de sincronización en la señal de recepción; y control de un momento de muestreo en función de la señal de posición para sincronizar el receptor y el emisor. 42.-Procedimiento para la generación de una señal de sincronización que puede enviarse

    10 para sincronizar un receptor y un emisor, con las características siguientes: suministro de una señal de sincronización aproximada (107) con una primera anchura de banda y de una señal de sincronización fina (105) con una segunda anchura de banda, siendo la primera anchura de banda menor que la segunda anchura de banda; y provisión de la señal de sincronización utilizando la señal de sincronización aproximada

    15 (107) y la señal de sincronización fina (105),

    caracterizado porque

    la señal de sincronización aproximada (107) y la señal de sincronización fina (105) se filtran con un filtro de formación de impulsos, teniendo el filtro de formación de impulsos una característica variable, de tal manera que la señal de sincronización fina (105) y la

    20 señal de sincronización aproximada (107) se filtran de forma diferente. 43.-Programa informático con un código de programa para la realización del procedimiento según la reivindicación 40, 41 ó 42 si el programa se ejecuta en un ordenador.