CN101116280B - 同步设备和同步方法 - Google Patents

Abstract

一种用于确定同步信号在接收信号中的位置的同步设备，该同步信号基于粗同步信号和细同步信号，所述设备包括：信号处理装置，配置用于根据粗同步信号，确定细同步信号所位于的接收信号的一部分，并根据细同步信号，在接收信号的所述一部分中确定同步信号在接收信号中的位置，以用于同步。

Description

同步设备和同步方法

技术领域

本发明涉及使数字传输系统中的接收机和发送机同步。 

背景技术

在数字传输系统中，将要传输的信息比特组合为信息块，每个信息块对应于帧结构。除了信息比特之外，每个信息块还包括实现数据传输所需的多个附加信息比特。 

接收机可检测发送出的信息，除了重新得到采样之外，接收机还必须确定接收相应信息块的时间点。换言之，接收机必须进行块同步，以便使接收机和发送机相对于彼此而同步。 

为了实现同步，例如，发送机发送出接收机已知的同步信号。在接收机中，处理包括同步信号的接收信号，以检测同步信号在接收信号中的位置，和/或检测同步信号产生的时间。为此，例如，必须在接收信号和同步信号拷贝之间进行互相关，以便找到接收信号中的同步信号。由于为了精确地确定位置，必须发送出宽带同步信号，因为总是需要以高采样时钟来处理宽带信号，所以确定位置涉及相当大的计算复杂度。 

例如，如果要与非常宽带的数字信号(RF宽带B)同步，即如果要在连续的接收信号中找到固定的已知同步信号(前同步码)，或者如果要在信号部分(信号脉冲串)中找到前同步码，则根据采样定律，必须至少以带宽B来对接收信号进行采样和处理，以找到同步信号。例如，如果刚刚打开发送机或接收机，则尚没有与同步信号(前同步码)可能处于何处有关的信息。 

为此，必须以高带宽B、在相对长的时间段上对整个接收信号进行采样和处理。如果以77MHz至100MHz的带宽进行采样，则关于前同步码起始，即关于接收信号中的前同步码的起始，必须执行每秒一亿次测试，以便在没有先验信息的情况下找到前同步码。例如，如果在每次测试中进行一次互相关，则每次测试包括非常大量的计算操作，这需要相当多的系统资源。例如，由于这种高消耗，针对宽带信号中的前同步码的直接或盲(在线)搜索是不可能的。 

发明内容

本发明的目的是提供一种减少消耗的同步概念。 

该目的由根据权利要求1所述的同步设备、根据权利要求24所述的用于同步接收机和发送机的设备、根据权利要求25所述的用于产生同步信号的设备、根据权利要求42所述的同步方法、根据权利要求43所述的用于同步接收机和发送机的方法、根据权利要求44所述的用于产生同步信号的方法或者根据权利要求45所述的计算机程序来实现。 

本发明基于以下发现：如果以两个阶段来执行同步，则可以以有效方式、以减少的消耗来执行接收机和发送机的同步。根据本发明，最初根据窄带的粗同步信号来执行粗同步，粗同步信号是同步信号的一部分。根据本发明，最初以这种方式来检测包括同步信号的一部分接收信号。由于粗同步信号是窄带的，所以可以以低处理速率、以成本有效的方式进行粗同步。在第二阶段，在接收信号的被检部分中搜索同样包括在同步信号中的宽带细同步信号，以精确地确定细同步信号在一部分接收信号中的位置，以便精确地在接收信号中定位同步信号。由于细同步信号比粗同步信号带宽宽，所以以比粗同步信号高的处理速率来执行同步信号在接收信号中的位置的精确确定。 

本发明的同步概念基于以下事实：发送机发送出的同步信号是基于粗同步信号和细同步信号的。优选地，同步信号包括粗同步信号和细同步信号，优选地在时间上在粗同步信号之后发送出细同步信号，并且细同步信号的带宽比粗同步信号的带宽宽。 

为了确定同步信号在接收信号中的位置以用于同步，本发明提供一种信号处理装置，该信号处理装置配置用于根据粗同步信号来确定细同步信号所位于的一部分接收信号，并根据细同步信号来在该部分 接收信号中确定同步信号在接收信号中的位置，以用于同步。 

优选地，该信号处理装置配置用于在接收信号中检测粗同步信号，以确定一部分接收信号。例如，通过粗同步信号的检测时间(检测时间)，来确定该部分接收信号。为了确定同步信号在接收信号中的位置，该信号处理装置配置用于在根据粗同步信号近似确定的一部分接收信号中检测细同步信号。 

根据本发明，由于粗同步信号的带宽比细同步信号的带宽小，所以可以以低处理速率来执行粗同步信号的检测，以节约信号处理资源。然而，以较高的处理速率来执行细同步信号的检测，因此可以以有针对性的方式分配处理资源。为此，信号处理装置配置用于以第一采样速率来执行接收信号中粗同步信号的检测，并以第二采样速率来执行细同步信号的检测，第二采样速率高于第一采样速率。术语“采样速率”是指术语“处理速率”，将在下面用于指示每个时间单位(即时钟速率)的运算次数。 

根据采样定律，由于采样速率由信号带宽预定，所以可以以低采样时钟(处理时钟)来执行优选地为窄带的粗同步信号的搜索。相对地，以与更高采样速率相关的更高处理时钟来执行细同步信号的搜索。因此，在粗同步信号与细同步信号的带宽比较大的情况下，第一同步阶段(粗同步)期间实现的消耗减少非常显著。 

根据本发明，还加速了同步处理，因为在粗同步阶段中，优选地仅近似地确定细同步信号所位于的部分。为了确定接收信号的该部分，信号处理装置仅检测粗同步信号的出现就足以。 

优选地，信号处理装置配置用于在接收信号与同粗同步信号有关的信号之间进行相关(例如互相关)，以检测接收信号中的粗同步信号。可以以低采样速率连续地进行该相关，因此以减少的消耗来搜索接收信号，以便近似地确定细同步信号所位于的接收信号的一部分。 

为了确定细同步信号在该部分接收信号中的位置，即同步信号在接收信号中的位置，信号处理装置优选地配置用于执行该部分接收信号与同细同步信号有关的信号之间的相关。根据本发明，以较高的采样速率、以高处理时钟来执行该相关，以便精确地检测同步信号的位 置。 

例如，同粗同步信号有关的信号可以是接收机已知的粗同步信号的拷贝。依此类推，同细同步信号有关的信号可以是接收机已知的细同步信号的拷贝。 

如上所述，同步信号包括粗同步信号(下面也将其称为获取脉冲串或A脉冲串)以及细同步信号(也称为跟踪脉冲串或T脉冲串)。例如，同步信号(前同步码)包括两个部分，因此，根据本发明，进行划分的搜索。前同步码的第一部分表现出相对较低的带宽BA，使得能够进行在线搜索，即在相对较长的时间段上连续进行直到找到细同步信号为止的搜索。为此，例如，从带宽B的接收信号中滤出带宽BA的相应子频率范围，并以相对较低的采样速率(量级为BA)进行采样。也必须以时钟BA来进行其它数据处理和搜索。由于该A脉冲串，可确定另一前同步码(细同步信号)的近似位置。然而，由于带宽BA较低，所以位置精确度非常低。相对地，例如，细同步信号表现出全带宽B。在A脉冲串所预测的接收信号的T脉冲串(接收信号的一部分)的预计位置上开启搜索窗口。利用该窗口，以时钟B对全带宽B的接收信号进行采样和处理。由于对一个窗口的限制，所以可以以高精确度来确定T脉冲串的位置。为此，如上面作为示例所述，计算相关。例如，以带宽BA＝6MHz和带宽B＝77MHz，相对于以时钟B进行的处理，可实现系数为16的消耗减小。 

附图说明

下面将参考附图更详细地解释本发明的其它优选实施例，其中： 

图1是用于确定同步信号在接收信号中的位置的本发明同步设备的基本框图； 

图2是根据另一实施例的同步设备的框图； 

图3示出了时间关系； 

图4作为示例示出了四个时间信号； 

图5是计算规范说明； 

图6是本发明信号处理的流程图； 

图7是预触发的示例； 

图8是计算规范说明； 

图9示出了本发明接收机用于获取的基本构造； 

图10是相关规范说明； 

图11是星座图； 

图12是滤波器的转移函数； 

图13a示出了复数信号在9个不同频带的分布； 

图13b是频率表； 

图14示出了A脉冲串； 

图15示出了脉冲串多路复用中的距离； 

图16是CRC-12码的系统编码器的框图； 

图17是时间有限的递归系统卷积编码器的框图；以及 

图18示出了T脉冲串的产生。 

具体实施方式

同步设备包括第一检测装置101，第一检测装置101的输入、输出与第二检测装置103相连。第二检测装置具有与第一检测装置的输入相连的输入，并且具有输出。 

根据本发明，可将接收信号施加于第一检测装置101的输入，如图1所示，接收信号包括由粗同步信号105和细同步信号107组成的同步信号。 

第一检测装置101配置用于检测接收信号中的粗同步信号，以检测细同步信号所位于的接收信号的一部分。一旦检测到粗同步信号，则第一检测装置101经由输出，将与细同步信号所位于的接收信号一部分有关的信息提供给第二检测装置103。第二检测装置103配置用于检测细同步信号在该部分接收信号中的位置，并输出与由细同步信号在该部分接收信号中的位置所指定的同步信号位置有关的信息。第一检测装置配置用于以第一采样速率，即以第一时钟来检测粗同步信号。相对地，第二检测装置103配置用于以第二采样速率，即以第二时钟来检测细同步信号的位置。第一采样速率低于第二采样速率(第 一时钟低于第二时钟)。 

根据本发明，粗同步信号的带宽小于细同步信号的带宽。为了检测粗同步信号，第一检测装置101包括例如：滤波器，用于对接收信号进行过滤，以从接收信号中滤出粗同步信号。如果粗同步信号是具有中心频率的带通信号，则粗同步信号占据由中心频率和粗同步信号的带宽所定义的预定频率范围。利用滤波器，这样滤出占据预定频率范围的接收信号分量，滤波器可以是带通滤波器。如果已经发送出了粗同步信号，则在滤波之后，接收信号分量中包括其接收版本。 

如果粗同步信号是带通信号，则第一检测装置包括例如：下转换器(down converter)，用于对同样也是带通信号的接收信号分量进行下转换，以获得基带的接收信号，该接收信号分量提供用于在基带中检测粗同步信号。 

然而，粗同步信号可能已经是基带信号了，因此预定的频率范围处于基带中。在这种情况下，滤波器是低通滤波器，用于在基带中滤出接收信号分量。 

如果接收信号是模拟信号，则第一检测装置101还可包括采样装置，以便以第一采样速率来执行接收信号分量的模拟/数字转换。 

根据另一方面，本发明的信号处理装置包括例如：可控采样装置，配置用于在第一检测装置101未检测到粗同步信号时，以第一采样速率来对接收信号进行采样，而在第一检测装置101已经检测到粗同步信号时，以第二采样速率来对接收信号进行采样。为此，同步设备还可包括控制装置，响应于指示检测到粗同步信号并可由第一检测装置101将其输出的检测信号，控制装置控制采样装置，以便设置更高的采样速率，例如第二采样速率。 

根据本发明的另一方面，接收信号可能已经是以第二采样速率采样的数字信号。为了以第一采样速率来进行粗同步信号的检测，第一检测装置101还可包括采样速率转换器，该采样速率转换器配置用于对接收信号进行下采样，以获得第一采样速率的接收信号。 

根据本发明的另一方面，为了检测接收信号中的粗同步信号，或者检测作为接收信号一部分的接收信号分量中的粗同步信号，第一检测装置101包括检测器，例如，该检测器配置用于进行接收信号分量 与在充分程度上同粗同步信号有关的信号之间的相关。例如，同粗同步信号有关的信号可以是基带或带通的粗同步信号的拷贝。 

为了指示检测到粗同步信号，例如，第一检测装置101中包含的检测器配置用于输出检测信号，例如，该检测信号包括与细同步信号所位于的接收信号一部分有关的信息。例如，检测器可以配置用于在相关值超过检测阈值时输出检测信号。例如，相关值可以是在零点处的互相关系数。此外，可以将相关值归一化为最大相关值，使得检测阈值可以是相对的幅值，优选地具有例如10％的相对(即归一化的)相关值。换言之，可以以如下方式进行功率归一化，其中，在理想情况下，接收信号与发送信号相比未失真(接收信号＝因子*发送信号)，实现归一化相关值的最大值。在非理想情况下，即在接收信号失真的情况下，归一化相关值小于最大值。 

例如，第一检测装置101提供的检测信号可以指示检测到粗同步信号的检测时间，检测时间指示细同步信号所位于的一部分接收信号的开始。第二检测装置103配置用于接收检测信号，并响应于检测信号，检测细同步信号在检测时间所指定的一部分接收信号中的位置。 

根据本发明的另一方面，第一检测装置101配置用于激活第二检测装置103，使得第二检测装置103在检测时间之后才开始检测细同步信号的位置，这样来检测同步信号在接收信号中的位置。 

图2示出了根据另一实施例的同步设备的框图。 

同步设备包括第一检测装置101以及第二检测装置103。为了演示的缘故，由图2中的纵向划线分离该同步设备的功能，以便阐明本发明的两步方法。在纵向划线左边绘出的功能本质上负责获取(获取算法)，即用于检测接收信号中的粗同步信号。相对地，在纵向划线右边绘出的功能负责精确地确定细同步信号的位置，也即精确地确定同步信号在一部分接收信号中的位置(跟踪算法)。 

图2所示的第二检测装置103包括延迟装置201，用于延迟接收信号，该延迟装置配置用于补偿第一检测装置101的检测延迟。延迟装置210可以是例如：先入先出(FIFO)存储器，具有实现所需延迟的存储深度。 

延迟装置201包括与第二检测装置103中包括的检测器203相连的输出。检测器203配置用于检测细同步信号在一部分接收信号中的位置。例如，检测器203配置用于确定接收信号与同细同步信号有关的信号之间的相关，以检测细同步信号的位置。 

例如，同细同步信号相关的信号可以是基带或带通信号的拷贝。 

此外，在图2所示的实施例中，第二检测装置103包括第一相关器205。第一相关器205包括：与延迟装置201的输出相连的输入、与第一检测装置101的输出相连的另一输入、以及与第二相关器207或者内插装置207的输入相连的第二输出。 

例如，第一和第二相关器205、207可被包括在结合图1所示实施例所述的检测器中。 

例如，在第一检测装置101的输入以及第二检测装置103的输入处施加的接收信号是由天线单元提供并被下转换到(复数)基带的基带信号，因此存在于I和Q分量中。例如，已经以采样时钟B_cloc对接收信号进行了采样，所以接收信号具有数字形式。 

第一检测装置101配置用于执行获取，即执行用于与发送机同步的A脉冲串(粗同步信号)的连续搜索。例如，如果接收信号包括包含在多个发送机中的同步信号，每个同步信号包括占据不同频带的粗同步信号，则第一检测装置101中包括的滤波器可调谐，以滤出占据要检测的粗同步信号所在的频率范围的接收信号分量。 

第一相关器205配置用于经由所述另一输入来接收与接收信号的一部分(窗口位置)有关的信号，使得仅在部分接收信号(窗口)中进行跟踪算法的计算集中部分，即确定细同步信号的位置。第一相关器205配置用于以栅格(raster)B_sample来进行T脉冲串的搜索。为此，第一相关器205配置用于确定接收信号的一部分与同细同步信号有关的信号之间的相关，以找到细同步信号(T脉冲串)。第二相关器207配置用于以过采样时钟来进行细相关。第二相关器207利用第一相关器205所确定的相关值，以非常细的栅格来搜索T脉冲串。 

第一检测装置101所进行的获取算法使用接收信号中的粗同步信号(A脉冲串)来预测接收信号中T脉冲串的近似位置。 

在输入跟踪算法之前，利用FIFO 201，以所计算的方式来延迟接收信号。由于获取算法的位置预测，跟踪算法从接收信号中剪切出要搜索T脉冲串的窗口。 

根据本发明，以两步来进行搜索。在第一步骤中，在预测窗口中确定具有栅格B_sample的T脉冲串的相关值。由第一相关器205进行该相关。 

根据本发明的另一方面，第二相关器207配置用于根据部分相关，确定相关，以明显减少频率偏移对相关值的影响。频率偏移是发送机和接收机之间的频率差。为此，例如，包括在上述检测器中的第一相关器205配置用于确定在该部分接收信号中的接收信号值的第一子集与同细同步信号有关的信号值的第一子集之间的第一部分相关，并确定该部分接收信号中的接收信号值的第二子集与同细同步信号有关的信号值的第二子集之间的第二部分相关。第一子集和第二子集至少有一个值不同。优选地，第一子集和第二子集是各个信号的不同部分。由第一和第二部分相关的交迭来确定相关。为了消除相位偏移，检测器和/或第一相关器205可配置用于检测第一和第二部分相关的相应值之间的相位关系，相位关系包括发送机和接收机之间的频率偏移。第一和第二部分相关的相应值是在各个部分相关的相同位置处产生的部分相关值。根据所确定的相位关系，检测器和/或第一相关器205配置用于通过对第一部分相关进行加权或对第二部分相关进行加权，消除相位关系，以减小频率偏移对相关值的影响。例如，通过反向相位关系来估计各个相关值。 

根据本发明的另一方面，第二检测装置103中包括的检测器包括内插器，用于在相关的值之间插值，以获得细相关，并根据细相关，以更高的精确度来检测细同步信号的位置。在图2所示的实施例中，例如，由第二内插器207来进行该插值，第二内插器207可配置用于执行过采样，其中在相关的值之间插入零，以执行插值。为了插值，内插器可以被包括在第二相关器207中，并可配置为例如内插滤波器。 

根据本发明的另一方面，细同步信号还可包括与同步信息一起发送出的信息。例如，该信息可以通过细同步信号的连续值之间的相位关系来编码。例如，相位关系可以是发生在细同步信号中的预定位置处的180°相位跳变，因此，例如，细同步信号的后半部分旋转附加的180°，例如乘以-1。第二检测装置103则配置用于通过检测相位关系来检测信息。这优选地包括检测相位跳变，从而可从通过相位解码来重新获取信息。 

根据另一方面，第二检测装置103配置用于根据相关来推导出接收质量的质量值。这里，例如，可利用相关，推导出对接收信号的质量有影响的信道衰减。此外，例如，利用相关，可检测同样对接收信号的质量有影响的加性寄生信号(例如噪声)的功率。 

由第一相关器205确定相关值、与所估计的信道信号位相对应的所估计的相位关系、以及质量值。此外，第一相关器205可配置用于输出信号化信息(信号化标志)。例如，可将该信息传递给软件模块，软件模块以比B_sample更细的栅格(细相关)来对相关值进行插值，这样可找到同步信号的达到时间的高度精确的估计。然而，也可在第二相关器207中(或者在内插装置207中)确定所述插值。此外，可根据相关值来确定其它质量值。 

根据另一实施例，第二检测装置配置用于输出指示细同步信号在该部分接收信号中的位置的位置信号，以指示同步信号在接收信号中的位置。 

根据另一方面，本发明提供一种接收机单元，该接收机单元包括例如相关板、处理器单元和光学互联网接口。此外，该接收机单元可包括时钟和触发产生器，用于给天线单元和接收机单元提供所有所需的时钟信号。例如，可通过光波导或同轴电缆来分发信号。 

为了更好地集成，可将相关板(correlation board)实现为例如纯PCIx插件板，在相关板上组合有相关计算所需的功能。因此，可良好地使用处理器的所有已有通风和排气机制。通过使用商用光学互联网插件板(10/100Mbps)，也可将控制链路直接应用于处理器单元。 

例如，在相关板中，可将用于确定传输时间(同步)的所有算法设置为软件模块，并且根据商用计算平台来设置端口。优选地，将大部分算法实现为FPGA平台(FPGA＝现场可编程门阵列)上的硬件模块。 

此外，接收机单元可配置用于处理来自多个发送机(例如150个发送机)的信号。例如，如果要从特定发送机接收信号，则根据本发明，使用上述本发明的概念，对该特定发送机执行同步。 

如上所述，以硬件实现用于确定传输时间(同步)的部分算法。例如，由处理器执行其它所需步骤。例如，该处理器可以是PPC处理器。然而，该处理器不必是PPC；也可以使用传统处理器的变体。 

在实现中，对于与本发明的接收单元进行通信的每个接收机有一个硬件模块。相对地，可以实现软件，使得仅出现一个软件，并对所有发送机进行估计。如果需要，为了更便于实现，也可移动硬件和软件模块之间的接口。例如，并不是在FPGA(利用旋转项、相位关系等)中，而仅在软件中，将所有部分相关值求和。 

接下来，描述本发明的触发和接收信号加窗(接收信号的一部分)。 

在跟踪算法打开下一个接收信号窗口之前，获取算法向跟踪算法传递精确地触发a_predist个B_sample的预触发信号a_pre_trigger。在找到A脉冲串之后激活该预触发信号。在触发该窗口启动时，取决于实现方式和发送机的配置，出现两种情况。图3示出了时间关系。 

在图3的上部图中，t_A描述了接收信号中A脉冲串的启动时间，t_F是针对T脉冲串的窗口的正确启动时间，t_P是获取算法识别出A脉冲串并可触发预触发信号时的时间。由A脉冲串到随后的T脉冲串的距离来确定时间段t＝t_P-t_A，窗口在T脉冲串的相关序列之前的B_sample处启动，并因此由发送机的配置来指定。 

总是假定在跟踪算法的输入处，预触发信号恰好在所希望的窗口启动之前的B_sample处出现。取决于实现方式和发送机的配置，在获取算法找到A脉冲串并且必须启动T脉冲串的窗口时，会出现图3的上部图和下部图中的情况。 

如果距离t_F-t_P大于a_predist(以B_sample为单位)，则A算法将过早触发预触发信号。在这种情况下，A算法必须使预触发信号延迟到时间T_P’，使得T_F-T_P’＝a_predist，并将所延迟的触发信号传递给T算法。在这种情况下，跟踪算法的输入之前的FIFO缓冲器必须绝对不延迟输入信号。 

如果距离t_F-t_P小于a_predist，则获取算法太晚触发预触发信号。在这种情况下，FIFO缓冲器必须使输入信号延迟a_predist-(t_F-t_P)，使得在此之后，正确的窗口启动出现在时间t_F’处，其中t_F’-t_P＝a_predist。这里，获取算法在找到A脉冲串时没有延迟地立即(即在 时间t_P处)触发预触发信号。 

在图4中，作为示例，检测到四个时间信号：(未延迟的)接收信号basesig、预触发信号a_pre_trigger、FIFO的输出信号以及在接收机中T脉冲串与之相关的相关序列的位置(在部分相关计算中)。 

上图基于如下假定：recsigdel(参见图4)是正值，意味着即将出现的是图3中的下部的情况。再次如上所述，这里绘出了A脉冲串的启动t_A(在其第一有效B_sample中测量到的，即没有滤波器的瞬时现象)、预触发的时间t_P、(由FIFO)延迟的接收信号中的所希望的窗口启动t’_F。 

应该注意，由于实现方式的原因，T脉冲串以一些填充的零开始。然而，T脉冲串起始已经是第一B_sample，即第一个填充的零。 

两个脉冲串起始(对于A脉冲串，是从第一有效B_sample中测量到的，没有滤波器的瞬时现象，另一方面，对于T脉冲串，是从填充在前端的第一个零测量到的)之间的距离(1)是a_dist_B-a_initdel(以B_sample为单位)，并因此由发送机的配置唯一地确定。这里，at_dist_B是转换为B_cycle的at_dist(以S_cycle为单位)的值，并因此不是整数。 

相对地，t_P-t_A的距离(2)是A算法的唯一处理延迟，即取决于实现方式。该值是a_algoshift+a_pipdel。 

(3)标记距离t’_F-t_P＝a_predist(以B_sample为单位)。 

在t’_F中，接收信号的加窗开始，并且“左对齐”地将相关序列施加到接收信号。实现加窗，使得预计接收的T脉冲串与相关序列在所计算的t_nocorrvals相关值的中间发生最佳交迭。因此，“提前(advance)”了t_nocorrvals/2个相关值，对应于提前(4)，提前(4)是接收信号窗口中的t_noprecorrvals＝t_nocorrvals/2个B_sample。 

最后，还必须考虑发送机中的T脉冲串和接收机中的有关相关序列填充有不同长度的零。对于所考虑的发送机的T脉冲串X＝0/1，在起始处填充的零的长度为值tX_startpadlen，对于接收机中的有关相关序列，零填充长度是tX_frontpaddlength。因此，在延迟的T脉冲串之前的tX_frontpaddlength-tX_startpadlen处，相关序列已经启动，对于X＝0和1，该值总是与发送机相同。如果有FIFO延迟，则必须考 虑填充的零的长度(5)。由于在相关序列中填充了更长的零，所以接收信号窗口也必须比T脉冲串长很多。 

此外，图4示出了FIFO中的延迟(6)。如图5所示，可以计算该延迟recsigdel(以B_sample为单位)，dist_Brnd是at_dist_B的舍入值。 

图6示出了本发明信号处理的流程图： 

·可由T算法自身或者由A算法来触发接收信号的窗口启动。 

·为了启动窗口，A算法不使用触发信号，而使用预触发信号，预触发信号在窗口启动之前的预定个数a_predist个B_sample处被激活。通过如此以实现效果：即使T算法中有最大频率偏移maxfreqoffsppm和最大长度预测(即在t_losttrackthresh+1个T脉冲串周期上的预测，每个T脉冲串周期是t_burstperiod_B个B_sample)，A算法的预触发信号总是在T算法的触发信号之前，即 

A_predist＞＝(t_lostttrackthresh+1)*t_burstperiod_B*maxfreqoffsppm*10^-6。 

在下面的示例中详细解释预触发信号的激活及其功能。 

·由第一触发信号，即由T触发信号或由A预触发信号，来触发退出等待条件； 

·一旦A预触发信号结束了等待条件，则在接收信号加窗开始之前必须等待a_predist个B_sample；在T触发信号的情况下，可立即执行窗口启动； 

·在序列控制的主要部分中，首先确定已经发送出编程到小发送机中的两个T脉冲串中的哪一个(No.1或者No.2)；针对该T脉冲串的参数，执行相关和所有其它计算。为了确定发送出的T脉冲串，使用标志t_choice，如在[RD6]中所述，可在序列控制中计算t_choice。 

·为了正确地(从两种可能中)确定发送机发送出的T脉冲串，必须在序列控制中载有如[RD6]中所述的计数器a_multipl_cntr，然而，与小发送机相对，在接收机中在获取周期的第1个T脉冲串之前将a_multipl_cntr复位为0就足以(并不在A脉冲串之前) 

·在接收信号加窗中，将t_paddcorrseqlen+t_nocorrvals-1个B_sample复制到缓冲器中，作为当前接收信号样本，其中 

оt_paddcorrseqlen是零填充的相关序列的长度 

оt_nocorrvals是要计算的相关值的个数 

·根据以下公式在FPGA中进行SNIR估计 

SNIRset＝t_SINRcorrfact*maxsqcorr/abs(recenerg*t_corrsequenrg-maxsqcorr) 

这里： 

оSNITset是所估计的SNIR(以线性测量进行) 

оMaxsqcorr是在部分相关算法中测量的最大平方相关幅值。 

оabs()是用于规避数值问题(如果上述项的分母变为负值)的幅值函数。 

оrecenerg是在部分相关算法中、在接收信号中、在零填充的相关序列的长度上测量到的能量。 

оr_corrseqenerg是所存储的相关序列的能量；该值取决于发送脉冲串，即在确定发送出的发送脉冲串时，硬件模块从两个可能的值中进行的选择。 

оt_SNIRcorrfact是考虑相关序列中填充的零的长度的校正因子；该值取决于发送脉冲串，即在确定发送出的发送脉冲串，硬件模块从两个可能的值中进行的选择。 

·在估计的SNIRest大于阈值t_SNIRthresh时，将T脉冲串当作有效的和/或被找到的；必须选择该阈值，使得一方面，足够数目的T脉冲串仍然被当作有效的，但是，另一方面，在没有T脉冲串的位置处错误地找到T脉冲串的概率较小。 

·如果找到了T脉冲串(SNIRest＞＝t_SNIRthresh)，则T算法再次被同步，并利用其T触发信号来开始预测下一个窗口启动；此外，为了更精确的分析，将相关值传递给软件模块“fine correlation”。 

·将相关值传递给细相关的传递表示FPGA硬件和软件之间的单向接口 

·利用有效脉冲串，根据在部分相关算法中找到的相关最大值的位置，预测下一个窗口启动的T触发信号；将t_burstperiod_Brnd个B_sample添加到T脉冲串周期的该位置处，并且减少t_noprecorrvals个B_sample，使得t_nocorrvals＝2*t_noprecorrvals个相关值的宽度 的窗口关于预测的下一个相关最大值几乎对称； 

·为了确认T算法是否同步，使用标志synchlossflag，在同步的情况下synchlossflag为0值，而如果T算法不同步，则synchlossflag为1； 

·在同步时，T算法利用变量nolosttracks，留意已经连续丢失了多少最后的T脉冲串， 

·如果未找到当前的T脉冲串(SNIRest＜t_SNIRthresh)，则验证T算法是否同步；如果不是，则前进到等待下一个A预触发信号； 

·另一方面，如果T算法仍然同步，则检查以查看随着当前T脉冲串的丢失，是否还丧失了同步；如果已经连续丢失了t_losttrackthresh，即nolosttracks＞＝t_losttrackthresh，则丧失了同步；在这种情况下，利用synchlossflag＝＝1，命令细相关软件，以向所谓ZRE告知同步的丧失；因此，ZRE中的所谓打包机(baler)知道：从该时间点开始直到重新获取为止，暂时没有来自该接收机的TOA值；此外，T算法去激活其触发信号，使得T算法仅可通过A算法的成功的重新获取来触发； 

·如果直到当前的T脉冲串(含)为止，连续丢失了不多于t_losttrackthresh个T脉冲串(nolosttracks＜t_losttrackthresh)，则即使T脉冲串没有被当作有效的，也激活针对所计算的相关值的细相关，并且细相关可能确定非常差的质量值；此外，根据当前窗口启动，来预测下一个窗口启动的T触发信号：将t_burstperios_Brnd个B_sample(T脉冲串周期)简单地添加到该位置。 

图7示出了t_losttrackthresh＝2的A算法的预触发信号的示例。 

(1)t_burstperiod_B 

(2)a_predist 

(3)找到最后的T脉冲串的情况下的T触发信号和正确的窗口启动 

(4)未找到T脉冲串的情况下的错误的(预测的)T触发信号 

(5)未找到T脉冲串的情况下的正确的窗口启动 

(6)从A脉冲串推导出的A算法的预触发信号 

该图示出了怎样从正确窗口启动中产生T算法的(预测的)触发信号的最差情况：在(3)中，最后实际上找到了T脉冲串，这里，T 触发信号和错误窗口启动相对应。现在，在t_burstperiod_B个B_sample上预测下一个窗口启动，在(4)中，在每一种情况下触发T触发信号。然而，如果有最大频率偏移，则在(4)中不发生正确的窗口启动，而是在(5)中发生，由于扩展的T脉冲串周期，正确的窗口启动越来越远离(4)。假定在(4)中触发时，没有找到T脉冲串。在(4’)中预测最后的T触发信号，即在找到的最后的T脉冲串(3)之后的t_losttrackthresh+1个(这里是三个)T脉冲串周期；由于在连续丢失t_losttrackthresh+1个T脉冲串之后，丧失同步，所以不进行其它预测，并且从该时间点开始去激活T触发信号(现在仅A算法可以触发)。与(4’)有关的正确窗口启动是(5’)；假定在该T脉冲串之前有A脉冲串。则必须在(6)中，即在(4’)之前，产生A预触发信号，以便在(5’)中发生正确的窗口启动，而不是在(4’)中发生错误预测的T触发信号。(6)和(5’)之间的距离是a_predist＞＝(t_losttrackthresh+1)*t_burstperiod_B*maxfreqoffsppm*10-6。 

下面以参数a_algoshift和a_pipdel来描述由于执行获取算法而产生并且在模块FIFO中必须考虑的处理延迟。 

A_algoshift指示获取脉冲串的开始和所找到的相关峰值之间的差(以B_sample为单位)，这是由不同频率处使用的滤波器长度、获取脉冲串的长度以及参数windowlength_total所产生的，而a_pipdel指示由以硬件实现的接收机算法的实现方式所产生的以B_sample为单位的延迟。 

图8示出了差值的计算。 

图9示出了用于获取的本发明接收机的基本构造。 

接收机包括处理模块1101，处理模块1101具有输入，以及与滤波器1103相连的多个输出。滤波器1103包括与相关模块1105相连的多个输出。相关模块1105包括与过采样装置1107相连的输出。过采样装置1107包括与另一处理模块1109相连的输出。该另一处理模块1109包括输出。 

对处理模块1101接收到的信号进行下采样，并执行fs/4混频，其中fs表示采样频率。将产生的信号分为多相信号，通过多个输出将多相信号馈入滤波器1103，滤波器1103可以是匹配滤波器。例如，滤 波器1103包括多个独立滤波器，每个独立滤波器与各个多相信号有关。根据滤波的信号，在相关模块1105中执行相关，然后在过采样装置1107中对相关结果进行过采样。将相关模块1105所提供的信号馈入另一处理模块1109。该另一处理模块1109配置用于计算相关最大值的位置并输出载波信号。 

输入0-1以采样时钟B_clock将混频至复数基带的接收信号传递到0-2层。 

在输出0-7处，对于150个发送机之一，以采样时钟B_clock_4将在0-6层获得的载波信号传递给以跟踪算法来计算部分相关值的模块。在检测到相关最大值的情况下，载波信号的值为1，否则载波信号等于0。为了根据该载波信号，能够剪切要搜索在所检测到的获取脉冲串之后的跟踪脉冲串所在的部分，必须根据所使用的滤波器的总运行时间、获取算法所需的时间等，延迟在输入0-1处施加的信号，即“接收信号”。 

如上所述，图9所示的接收机配置用于在要对多个接收机进行同步的情况下进行获取(粗同步)。因此，例如，对于150个接收机中的每一个，0-4等具有一个输出。因此，也存在150个模块0-5和0-6以及输出0-7。 

根据另一方面，本发明提供一种设备，用于使接收机和发送机同步，该发送机配置用于根据用于粗同步的粗同步信号和用于细同步的细同步信号来发送出同步信号。 

该同步设备包括：采样装置，用于对同步信号的接收版本进行采样以提供接收信号；信号处理装置，如上所述，该信号处理装置配置用于提供指示同步信号在接收信号中的位置的位置信号；以及控制装置，用于根据位置信号，控制采样装置的采样时间，以使接收机和发送机同步。 

因此，可通过控制采样装置的采样时间来实现模块同步。 

除了接收结构之外，根据另一方面，本发明提供了一种用于产生为了使接收机和发送机同步而发送出的同步信号的设备。该设备包括：提供装置，用于提供具有第一带宽的粗同步信号和具有第二带宽的细同步信号，第二带宽比第一带宽小；以及提供装置，用于使用粗同步 信号和细同步信号来提供同步信号。 

这里，同步信号包括粗同步信号和细同步信号以及这两个信号的任意所需组合，提供装置配置用于在时间上在粗同步信号之后提供细同步信号。这确保了在发送出同步信号时，在细同步信号之前就发送出了用于接收机中的粗同步的粗同步信号，使得在接收机中，最初检测到粗同步信号，以便指定细同步信号所位于的接收信号的一部分，并使用细同步信号来执行同步。 

提供装置可配置用于将细同步信号与粗同步信号结合，使得所产生的前同步码(同步信号)包括两个部分。提供装置还可配置用于将多个细同步信号结合和/或将多个细同步信号的拷贝结合，以便在接收机中更精确地确定细同步信号可能的位置。 

根据另一方面，提供装置配置用于在时间上在粗同步信号之后提供细同步信号，使得粗同步信号的提供和细同步信号的提供之间存在预定的时间间隔。例如，该时间间隔可以与接收机中的检测延迟相等，并且被引入是为了能够在接收机中检测到粗同步信号之后检测细同步信号。此外，提供装置可配置用于在时间上在粗同步信号之后提供多个细同步信号。该细同步信号可以是直接连续的，或者同样可在细同步信号之间设置时间延迟，其中，连续的细同步信号之间的距离具有确定细同步信号在该部分接收信号中的位置所伴随的延迟的量级。 

提供装置还配置用于通过在时间上将细同步信号的拷贝结合，例如作为一序列，来提供多个细同步信号，使得如上所述，细同步信号之间没有延迟。 

根据另一方面，提供装置包括脉冲串整形滤波器，用于对粗同步信号和/或细同步信号进行滤波。脉冲串整形滤波器还可配置用于对整个同步信号进行滤波。例如，该脉冲串整形滤波器可以是滚降因数为1的余弦滚降滤波器。在这种情况下，在频率范围中，滤波特性具有纯余弦形状。 

根据本发明的另一方面，脉冲串整形滤波器具有可变特性，因此可不同地对细同步信号和粗同步信号进行滤波。 

根据另一方面，提供装置配置用于从数据序列中产生粗同步信号，并从另一数据序列中产生细同步信号，所述数据序列的带宽比所述另 一数据序列的带宽小。 

根据实施例，提供装置包括存储器，该存储器中存储有并可从中获取所述数据序列和所述另一数据序列。这里，例如，粗同步信号可以与所述数据序列相同，而细同步信号可以与所述另一数据序列相同。 

提供装置还可包括产生器，该产生器配置用于产生所述数据序列和/或所述另一数据序列。例如，该产生器可配置用于从具有四个元素的伽罗瓦域(Galois)中产生所述数据序列。此外，该产生器可配置用于从具有四个元素或多于四个元素的伽罗瓦域中产生所述另一数据序列。然而，还可使用具有两个元素的伽罗瓦域。 

为了产生所述数据序列和/或产生所述另一数据序列，产生器可包括移位寄存器，该产生器配置用于设置移位寄存器的初始占据，因此取决于各个初始占据，可实现多个数据序列和多个另一数据序列。 

提供装置还可包括相关装置，用于将复数值与数据序列的每个元素相关联，以获得复数值的序列，和/或使复数值与另一数据序列的每个元素相关联，以获得另一复数值的序列。换言之，相关装置配置用于将数据序列映射到复数值的序列，并将另一数据序列映射到另一复数值的序列，数据序列和复数值数据序列具有相同个数的系数，并且另一数据序列和另一复数值序列具有相同个数的系数。复数值序列的系数个数可以与另一复数值序列的系数个数不同。然而，两个复数值序列也可包括相同个数的系数。 

粗同步信号和/或细同步信号可以是带通信号或基带信号。如果粗同步信号是带通信道，则提供装置还包括上转换器，用于通过对复数序列进行上转换，来产生粗同步信号。上转换器还可配置用于通过对另一复数值序列进行上转换，来产生细同步信号。由于粗同步信号的带宽比细同步信号的带宽要窄，所以粗同步信号占据具有一中心频率的带通范围，该中心频率与细同步信号所占据的另一频率范围的另一中心频率不同。然而，根据另一方面，中心频率和另一中心频率可以是相同的。 

根据另一方面，提供装置可配置用于提供另一细同步信号，该信号的带宽比粗同步信号的带宽要大。该另一细同步信号可以与所述细同步信号不同，并且可以与所述细同步信号正交。因此提供装置配置 用于如上所述，与处理所述细同步信号一样来处理该另一细同步信号。 

根据另一方面，提供装置可配置用于利用细同步信号的连续值之间的相位变化来对信息进行编码。例如，提供装置配置用于利用细同步信号的数值与细同步信号的另一数值之间的180°相位跳变来对信息进行编码。例如，通过相位跳变，除了同步信息之外，还发送一比特。然而，根据另一方面，细同步信号可包括多个相位跳变，因此对信息序列进行编码。 

根据另一方面，提供装置可配置用于利用粗同步信号的连续值之间的相位变化，例如180°相位跳变，来对信息进行编码。以这种方式，接收机能够通过相位变化检测来检测附加信息。 

本发明的用于产生同步信号的设备还可包括用于发送出同步信号的发送机。该发送机可以是例如无线电发送机。 

根据另一方面，本发明提供一种发送装置，具有：如上所述用于产生同步信号的设备；控制装置，用于控制提供装置，以便产生粗同步信号和细同步信号的预定时间序列；以及发送机，用于发送出包括粗同步信号和细同步信号的时间序列的同步信号。 

根据本发明，发送机配置用于发送出窄带获取脉冲串，利用窄带获取脉冲串，可进行与发送机的信号的低开销同步(获取)。利用A脉冲串，预测随后的T脉冲串的位置。发送机发送出宽带跟踪脉冲串。这样可以精确地测量接收机中跟踪脉冲串的到达时间。发送机还以低数据率发送已经被键入T脉冲串的数据(键入数据传输)。可使用上述相位改变来键入数据。 

例如在将来的玩具系统中，发送机还可配置用于利用脉冲串传输系统，发送数据，可以以非常低的开销来接收该数据(脉冲串式的数据传输)。 

获取脉冲串(粗同步信号)用于在多发送机、多接收机的场景下使接收机与各个发送机同步，同步是以非常低的开销实现的。获取用于提供用于确定位置的跟踪脉冲串的传输时间的近似估计值。在丢失跟踪的情况下，获取脉冲串既用于最初同步(获取)，也用于重新同步(重新获取)。 

如果接收机要与多个发送机同步，则各个发送机必须可区分。发 送机每个均配置用于发送出本发明的同步信号，各个发送机优选地使用特定长度的不同序列，以便能够区分。为了以低成本来实现接收机，这些序列的带宽比跟踪脉冲串(细同步信号)的带宽窄很多。然而，为了能够实现足够好的区分，各个发送机可使用所使用频带的9个不同的“子载波”。 

例如，可由中央数据库来实现相关参数(序列、频率)的分配，中央数据库确保不会有两个发送机以相同频率使用相同序列。此外，在序列分配中可能出现其它边界条件，利用外部编程来消除这些边界条件。 

例如，可以利用产生器，使用软件程序来产生发送序列(数据序列和/或另一数据序列)，利用该软件序列来模拟数字信号处理和/或信号传输。为此，例如，使用产生于GF4(具有四个元素的伽罗瓦域)的发送序列。例如，可以在Serdar Boztas，Roger Hammons和VijayKumar的“4-Phase-Sequences with near-optimum CorrelationProperties”，IEEE Transactions on Information Theory，vol.38，No.3，May1992，pages 1101等中找到产生序列的多项式。例如，可以采用给定的多项式并可改变其顺序，例如，可以以软件从给定的[11131123]中产生[32113111]。 

产生器的多项式被定义为[32113111]。通过改变移位寄存器的初始占据，获得多个序列(数据序列)。应该注意，由于在这种情况下产生的序列不再是不相关的，所以没有任何内部寄存器值产生于已经产生的序列。 

例如，将符号速率指定为B_clock_48，即f_symb＝1/48*B_clock。例如，任意速率的发送序列的长度是511个符号。 

如上所述，可在频谱上形成获取脉冲串。为此，以特定载波频率来对由{0，1，2，3}的集合的元素构成的序列进行映射、滤波和发送。 

在映射(相关)中，利用映射从元素中产生相关符号。作为示例，图10示出了映射序列所根据的规范。 

图11示出了星座图，其中示出了点的规范。 

由滚降因数α＝1.0的平方根上升的余弦滤波器来实现脉冲串整形。转移函数的有关公式如下： 

H(f)＝1   对于|f|＜f_N(1-α) 

$H\left(f\right)={\{\frac{1}{2}+\frac{1}{2}\sin \frac{\mathrm{\π}}{f_N}[\frac{f_N-\left|f\right|}{\mathrm{\α}}\left]\right\}}^{1/2}$ 对于f_N(1-α)＜|f|＜f_N(1+α) 

H(f)＝0   对于|f|＞f_N(1+α) 

$f_N=\frac{B\_\mathrm{clock}\_48}{2}$

图12示出了滤波器的转移函数。 

例如，现在将以2*B_clock_48的最小采样速率产生并存在的复数信号分布到9个不同的频带。可由上述上转换器来执行该分布。 

图13a示出了复数信号到9个不同频带的分布。根据图13b所示的表来对接下来的载波频率进行选择和编号。该信息与2445MHz的T脉冲串的载波频率有关。 

可在发送机中对T脉冲串进行编程。在发送出之后，T脉冲串表现出以下特征，例如：其带宽并不超过值t_burstbw，其持续时间近似为可调值t_burstlen个B_cycle(加上从编程的B_sample到物理信号(例如插值、分散模拟电路等)的转换中的附加时间扩展)，最大持续时间是t_burstmaxlen个B_cycle(加上上述扩展)，最大持续时间由发送机的实现方式预定，发送机输出之后的SNIR具有发送机SNIR的值或更好。 

根据本发明，两种T脉冲串可以从如下方面区分：各个T脉冲串在编程之前以其产生后的样子存在，即没有零填充，并且根据具体情况，对T脉冲串编程(在发送机中)，执行利用零填充进行的长度调节。 

在发送机中，根据可编程的选择方案，发送出两个编程的T脉冲串。分别将这两个T脉冲串称为T脉冲串0和T脉冲串1。这两个T脉冲串的每一个均以复数值的B_sample存在，即分别以采样频率B_clock、在I和Q分量中对要发送出的T脉冲串信号进行采样。 

产生T脉冲串，使得以所使用的6-量化来最优地控制它们。即，信号实际上呈现为+31的最大可示值。 

可联合地调节发送机中编程的第一T脉冲串0和1的长度，即它们总是相同的，并且它们等于t_sendburstlen(以B_sample为单位)。 在编程到发送机之前，这两个T脉冲串可展现出稍有不同的长度t_burstlen(分别对于T脉冲串0和1)，仅差几个B_sample。利用零填充(参见下文)，调节脉冲串的不同长度。T脉冲串的最大长度是t_burstmaxlen(以B_sample为单位)。 

(由于实现方式的原因，)其中可改变编程的T脉冲串的长度的粒度是8个B_sample，即对于发送机，要用零填充(零填充)的脉冲串长度是8的倍数。用比两个T脉冲串中较长的一个更多的零来填充较短的一个，其中最大需要填充7个零。如果tX_burstlen是原始T脉冲串X的长度(没有零填充)，则下式适用： 

T_sendburstlen＝ceil(max(t0_burstlen，t1_burstlen)/8)*8 

为了使原始T脉冲串X(没有附加的零)的中心位于几乎在编程的零填充的脉冲串tx_sendburst的中心(键入要发送的信道比特所需)， 

tX_startpadlen＝ceil((t_sendburstlen-tX_burstlen)/2) 

在T脉冲串的开始处填充零，并在其末端填充其余的零，即 

floor((t_sendburstlen-tX_burstlen)/2)个零。因此，在脉冲串末端填充了与在其开始处填充的零相同个数的零，和/或最有可能地，与其开始处相比，在其末端填充了一个附加的零。 

例如，可以以时分多路复用来发送获取脉冲串和跟踪脉冲串。 

在A和T脉冲串的复用中，在一个获取周期内，精确地发送一个A脉冲串，然后是at_multipl_len个T脉冲串，at_multipl_len值是可调的。周期地继续该方案。在周期内在A脉冲串和第一T脉冲串之间、在各个T脉冲串之间、并且在周期的最后T脉冲串与下一个周期的A脉冲串之间保持可调距离。 

发送机中存在计数器at_multipl_cntr，总是在A脉冲串开始之前将其复位为0，并在完全发送出每个T脉冲串之后将其增加1。因此，at_multipl_cntr的最大值是at_multipl_len。 

对于时分多路复用，来考虑以B_sample为单位出现的A脉冲串。 

下面，当提及“有关A脉冲串”(总是以B_sample为单位)时，仅表示利用发送脉冲串整形、上采样和上转换(利用Matlab或直接在发送机本身中进行)从A脉冲串产生的“所产生的A脉冲串”的下面所述部分(总是以B_sample为单位)，如在多路复用输入处呈现的一样。 

图14示出了“有关A脉冲串”所指的产生的A脉冲串的部分。图像的上半部分示出了以B_sample_48为单位的“根本的A脉冲串”(因此两个采样之间的距离(1)是B_cycle_48)。其整个长度(6)是a_burstlen(以B_cycles_48为单位)。 

示出了(利用发送脉冲串整形、过采样和上转换)所产生的以B_sample为单位的A脉冲串的延迟和持续时间、以B_samples_48为单位存储的A脉冲串的延迟和持续时间以及有关A脉冲串。 

下半部分示出了以B_sample为单位的产生的A脉冲串(因此两个采样之间的距离(2)是B_cycle)。 

在时间t0处，将所存储的A脉冲串的第一个B_sample_48输入信号产生(发送脉冲串整形、上采样和上转换)。取决于实现方式，直到时间t2，即在延迟(3)之后，所存储的A脉冲串的该第一个B_sample_48才出现在所产生的A脉冲串中。该延迟包括两个部分：用于流水线等的信号产生中的缓冲，从在所存储的A脉冲串的第一个B_sample_48被传递到信号产生中的时间t0到该信号产生输出所产生的A脉冲串的第一个有效的B_sample时的时间t7所产生的初始延迟(4)。此外，所有使用的滤波器(发送脉冲串整形以及上采样低通)具有累积形成滤波器运行时间(5)的组运行时间(group runtime)。如果利用Malab离线地产生所产生的T脉冲串，则延迟(4)＝0，除非发送机引入了附加流水线。然而，由于滤波器的设置所产生的延迟(即组运行时间)总是存在，所以要进行考虑。 

如果在时间t3处将所存储的A脉冲串的最后B_sample_48输入信号产生，则在时间t4之前，在延迟(3)之后，它也不会出现在信号产生的输出处，作为B_sample。在时间t5处，由信号产生输出所产生的A脉冲串的最后有效的B_sample。在持续时间(7)之后，即在t5-t4之后，所有滤波器衰减。由于常用的滤波器具有对称的脉冲串响应，所以持续时间(7)等于累积的组运行时间(5)。 

由于波散滤波器产生的累积的脉冲串加宽(即下降和衰减时间之和，(5)+(7))必须不超过整个系统的正确运行的值a_maximpwiden个B_sample，尤其是对于接收机而言，要确保如此。 

因此所产生的A脉冲串的整个长度(以有效的B_sample表示) 是(8)，即(5)、(6)和(7)之和。由于(5)和(7)取决于实现方式，所以总是将(6)(即a_burstlen，以B_sampels_48表示)当作有关A脉冲串的长度。其它表示：以B_sample为单位，a_burstlen_B是第一和最后的B_sample之间的距离，第一和最后的B_sample分别属于所存储的A脉冲串的第一和最后的B_samples_48。 

因此，下面考虑的有关A脉冲串的长度不包含由于信号产生中的波散滤波器的脉冲串响应产生的信号加宽(发送脉冲串整形和上采样低通)，并且不包含可能的其它实现方式引入的信号加宽。 

在图14的下部示出的方案示出了多路复用、脉冲串持续时间和距离。所示方案反映了发送机中精确地位于下面所指定位置处的脉冲串复用；在下部示出的所有时间比例应用于复用器，复用器在发送机中在A脉冲串和T脉冲串之间切换。在该位置处，A和T脉冲串均以B_sample为单位存在。 

术语T脉冲串所指的是如上所述要选择的两个编程的T脉冲串。 

图15示出了脉冲串复用中的持续时间和距离。 

有关A脉冲串展示出长度a_burstlen(2)(以B_samples_48为单位)(参见上面关于有关A脉冲串及其长度的解释)，该长度必须比有关A脉冲串的最大长度a_burstmaxlen(1)(以B_cycles_48为单位)短。 

T脉冲串展示出长度t_burstlen(4)(以B_cycle为单位)，该长度必须比最大T脉冲串长度t_burstmaxlen(3)(以B_cycle为单位)短。 

有关A脉冲串的尾端与T脉冲串的开始之间的暂停应该保持为固定值，即使在系统中使用了不同长度的(A和/或T)脉冲串。如果使有关A脉冲串变短或变长，仅应该相应地移动其开始(front stop)。如果要使T脉冲串变短或变长，仅应该相应地移动其尾端。 

从有关A脉冲串的开始到随后的T脉冲串的开始的距离可利用两个参数来调节。从触发A脉冲串的产生到随后的T脉冲串的开始的距离at_dist(5)可以以单位S-cycle来调节。此外，从触发有关A脉冲串(根据上述定义)的开始的初始延迟a_initdel(9)可以以单位B-cycle来调节。因此，从有关A脉冲串的开始到T脉冲串的开始的实际距离是at_dist[s_cycle]-a_initdel[B_cycle]。 

由于实现方式的原因，距离at_dist以S_cycle为单位。 

由于实现方式的原因，也可以以单位S_cycle来调节获取周期的两个连续的T脉冲串的开始之间的距离t_burstperiod(6)。 

也可以以单位S-cycle来调节获取周期的最后的T脉冲串的开始与下一个获取周期的A脉冲串产生之前的触发之间的距离ta_dist(7)。 

在发送机中，由于实现方式的原因，实际距离可在其标称值附近稍有改变。 

这三个脉冲串距离并不是可自由调节的，而必须满足以下要求： 

ta_dist+at_dist＝t_burstperiod 

两个连续获取周期的A脉冲串的开始之间的距离a_burstperiod(8)并不是在发送机中可调的，而是由其它可调参数可调： 

a_burstperiod[S_cycle]＝at_multipl_len*t_burstperiod[S_cycle] 

例如，以100个B_sample/基准频率的倍数来表示T脉冲串周期。为了避免不利的重新产生交迭的情况，这些倍数是互质的。例如，如果脉冲串周期为大约500毫秒，则以下周期(以B_sample为单位)是适当的：100个B_sample×463 467 479 487 491 499 503 509 521 523(第一质数是541)。因此最小周期是4545毫秒(即2200/s)。最大周期是5134毫秒(即1948/s)。 

还可根据伪随机原理来设计正交发送脉冲串，伪随机原理可以基于质数算法。根据本发明，发送机可以分配有固定的脉冲串重复率，然而，该重复率在不同发送机之间稍有不同(非同步伪随机图案)。因此，存在一种方法，根据该方法，随机地选择发送机的脉冲串距离，以避免脉冲串的固定图案交迭。例如，一个发送机每秒发送2000个脉冲串，而另一个发送机每秒发送2001个脉冲串。 

总是从发送机中存储的两个T脉冲串中选择一个来发送。利用比特t_choice来进行选择，该比特是根据以下规范，利用可编程掩模t_choice_mask，从计数器at_multipl_cntr获得的。 

T_choice＝(t_choice_mask[0]AND at_multipl_cntr[0])OR 

(t_choice_mask[1]AND at_multipl_cntr[1]) 

这里，变量[0]表示变量的第零比特(即LSB最低有效位)，变量[1]表示第一比特，此外，AND和/或OR表示逐个比特进行AND和/ 或OR。 

如果t_choice表示值0，则发送T脉冲串0，在t_choice＝＝1时，发送T脉冲串1。 

·对于t_choice_mask＝＝00(右手侧的LSB)，总是发送T脉冲串0； 

·对于t_choice_mask＝＝01，在每个T脉冲串之后依次发送T脉冲串0和T脉冲串1(在A脉冲串之后以T脉冲串0开始) 

·对于t_choice_mask＝＝10，在每隔一个T脉冲串之后发送T脉冲串0和T脉冲串1(在A脉冲串之后以T脉冲串0开始)，即发送出：T脉冲串0，T脉冲串0，T脉冲串1，T脉冲串1，T脉冲串0，T脉冲串0，T脉冲串1，… 

·T_choice_mask＝＝11不是有用选择，不能够设置。 

在发送机中可存在两个发送天线。可以同时使用这两个发送天线，或者仅选择其中之一。如果使用这两个，则将可编程比特two_ants设置为值1。如果two_ants＝＝0，则在任何情况下仅选择两个发送天线之一来发送。利用比特ant_choice来进行选择，比特ant_choice是根据以下规范，利用可编程掩模ant_choice_mask，从计数器at_multipl_cntr获得的： 

Ant_choice＝(ant_choice_mask[0]AND at_multipl_cntr[0])OR 

(ant_choice_mask[1]AND at_multipl_cntr[1])。 

变量[0]表示变量的第零比特(即LSB)，变量[1]表示第一比特，此外，AND和/或OR表示逐个比特进行AND和/或OR。 

如果ant_choice具有0值，则使用天线0来发送，如果ant_choice＝＝1，则使用天线1来发送。 

然而，这仅适用于two_ants＝＝0。在two_ants＝＝1时，在两个天线上发送出每个脉冲串。对于two_ants＝＝0，具有以下方案： 

·对于ant_choice_mask＝＝0(右手边的LSB)，总是使用天线0来发送， 

·对于ant_choice_mask＝＝01，在每个T脉冲串之后依次使用天线0和天线1(对于A脉冲串和随后的T脉冲串，以天线0开始) 

·对于ant_choice_mask＝＝10，在每隔一个T脉冲串之后使用天线 0和天线1(对于A脉冲串和随后的T脉冲串，以天线0开始)，即以以下方式在天线上一个接一个执行发射：天线0，天线0，天线1，天线1，天线0，天线0，天线1，… 

·ant_choice_mask＝＝11不是有用选择，不能够设置 

如上所述，T脉冲串也能够用于以逐个比特的方式启动键入T脉冲串的(其它信息的)数据的传输。 

键入的数据传输以基于帧的方式进行。帧是在时间间隔内联合发送的有用数据的选择。为了该传输，需要frame_len个T脉冲串，值frame_len是可调的。随后，在一个时间间隔中发送下一个帧。要发送的有用数据的选择对于不同帧是相同的，仅其内容可改变。每个帧是独立的，并且可被独立地接收和估计，即同步和解码。 

在发送机中，存在比特oddframeflag，总是在产生下一个帧之前立即切换该比特(从0至1或从1至0)，即，在偶数帧数时，该比特具有值0，在奇数帧数时，该比特具有值1。 

数据的编译对应于读出选择用于发送的寄存器，该选择是可编程的。该编译，即所选寄存器的读出，必须尽可能短的时间段内完成。随后，所选寄存器的数据作为单个长比特向量databitvec存在。将整个数据量，即databtvec的长度(以比特为单位)称为nodatabits。 

为了添加循环冗余校验比特，本发明还提供一种对称编码器。图16示出了CRC-12代码的对称编码器的框图。 

为了接收机能够执行接收数据的完整性校验，并能够在信道解码之后检测任何残留误差，对于以databitvec形式的数据，计算CRC-12码的12个奇偶校验位，并且将其附着在databitvec末端之后。将这样产生的比特向量称为checkedbitvec。为了能够使用这种CRC-12码，nodatabits必须小于等于2035。 

CRC-12码的特征在于其产生多项式g(X)＝X¹²+X¹¹+X³+X²+X+1。 

编码器包含12个互连的分别为1比特的寄存器。以二进制形式进行所有加法，即1+1＝0(EXOR)。此外，包含两个彼此相连的开关。在开始处，两个开关处于下部位置。在开始之前，将所有12个比特寄存器初始化为0值。然后，一个接一个在输入处施加databitvec中包含的比特，即每个模块一个比特。在输出处，同时从checkedbitvec读 出所产生的比特。首先，在输入处施加databitvec[0](以0开始索引)。在输出处读出checkedbitvec[0]。在nodatabits-1时钟之后，在输入处施加最后的输入比特databitvec[nodatabits-1]，并在输出处读出checkedbitvec[nodatabits-1]。对于下一个时钟，两个开关均切换到上部位置。从此时开始，寄存器之下的线恒定地具有比特值0。仍然在包括该时钟的12个时钟内读出输出，并产生checkedbitvec[nodatabits]至checkebitvec[nodatabits+11]。然后，完成CRC的产生。 

总之，所产生的比特向量checkedbitvec具有长度nocheckedbits＝bodatabits+12，前bodatabits个比特与向量databitvec相同。 

根据本发明，作为保护以避免传输误码的措施，还执行信道编码(前向纠错码)。图17示出了1/2速率的时间有限的递归系统卷积编码器的框图。 

作为保护以避免传输误码的措施，使用前向纠错码，进行向量checkedbitvec的信道编码。具体地，这是速率为1/2的时间有限的递归系统卷积代码，从工业标准的卷积码[RD2]中推导出的，其特征在于其产生多项式是(1，(x⁶+x³+x²+x+1)/(x⁶+x³+x²+x+1))。通过对向量checkedbitvec进行编码，产生包括code比特的向量codebitvec。 

编码器包含6个互连的分比为1比特的寄存器。以二进制的方式进行所有加法，即1+1＝0(EXOR)。在开始处，所包含的开关处于上部位置。在该状态之前，将所有6比特寄存器初始化为0值。之后，精确地，以每2个时钟施加一不同比特的方式，将chechedbitvec中包含的比特一个接一个地施加到输入。6个寄存器的内容也仅在每2个时钟向输入施加不同比特时改变。一个接一个并行地读出两个输出，首先读出上面的输出，并在下一个时钟读出下面的输出。最初，在输入处施加checkedbitvec[0](以0开始索引)，并且，最初，读出codebitvec[0](在上面的输出处)，并且在下一个时钟中，读出codebitvec[1](在下面的输出处)。在总共两个时钟之后，在输入处施加checkedbitvec[1]，并在后继时钟中，在输出处读出codebitvec[2]和codebitvec[3]。在总共2*(nochechedbits-1)个时钟之后，在输入处施加chechedbitvec[nocheckedbits-1]，并且在输出处读出codebitvec[2*nocheckedbits-2]和codebitvec[2*nocheckedbits-1]。在总共 2*nocheckedbits个时钟之后，将开关切换到下部位置处。此外，寄存器的内容只可每2个时钟改变一次。包括该时钟，可选地在总共12个时钟内读出输出，并产生codebitvec[2*nocheckedbits]至codebitvec[2*nocheckedbits+11]。这样完成信道编码。利用编码器的所示实现方式，最后，所有寄存器再次包含0比特值。 

所产生的比特向量codebitvec的总长度是nocodebits＝2*nocheckedbits+12，具有索引0、2、4、…、2*(nocheckedbits-1)的比特与向量checkedbitvec相同。 

作为保护以避免删除多个连续代码比特的措施，以信道交织的方式改变codebitvec中包含的代码比特的顺序。这里，产生要输出的比特向量ilvedbitvec。所使用的交织器是模数交织器。该交织器对比特顺序执行如下改变： 

Ilvedbitvec[i]＝codebitvec[(i*ilvshift)mod nocodebits]其中i＝0，...，nocodebits-1 

ilvshift是可调值，比特向量的索引从0开始。 

最后，ilvedbitvec的长度为nocodebits(以比特为单位)。 

在ilvedbitvec开始之前放置用于帧同步的前同步码： 

·如果oddframeflag＝＝0，则将Barker序列11100010010用作前同步码 

·如果oddframeflag＝＝1，则将反相Barker序列00011101101用作前同步码 

后面跟随有ilvedbitvec的在前的前同步码产生信道比特的向量，该向量被称为channelbitvec。其长度是frame_len＝nocodebits+1。 

在T脉冲串中分别独立地发送向量channelbitvec的所有fram_len比特，即，发送整个向量channelbitvec需要frame_len个T脉冲串。在一个单一步骤中，即，在利用差分二进制相移键控直接序列扩展频谱(DBPSK-DSSS)方法在T脉冲串中键入的步骤，进行每个信道比特的映射和发送脉冲串整形。 

从以B_sample形式(分别具有I和Q分量)存在的半个脉冲串halfburst1和halfburst2中产生每个T脉冲串。 

图18示出了T脉冲串的产生。 

为了产生T脉冲串，本发明的提供装置包括产生具有键入的校验信道比特的T脉冲串的装置。 

半个脉冲串halfburst1和halfburst2每个均具有长度halfburstlen(1)(以B_sample为单位)。为了产生T脉冲串，在时间上延迟halfburst2，以+1和-1进行加权，并与halfburst1相加。halfburst2相对于halfburst2的时间延迟是shift12(以B_sample为单位)。halfburstlen和shift12对于每个可编程的T脉冲串具有不同的值。 

halfburst1和halfburst2(后者在时间上延迟了shift12)交迭的转变区域具有长度halfburstlen-shift12个B_sample，在半个脉冲串的设计中总是遵守限制halgburstlen-shift12＝＜overlapmaxlen(以B_sampel为单位)。 

根据以下方案来执行时间延迟的halfburst2与halfburst1的加权相加： 

·如果当前要发送的信道比特为0值，则与+halfburst2相加； 

·如果当前要发送的信道比特为1值，则与-halfburst2相加。 

因此，完成针对当前信道比特的长度为t_burstlen＝halfburstlen+shift12的T脉冲串的产生，并可发送出该脉冲串。 

取决于情况，本发明的方法可以硬件或软件来实现。可在数字存储介质上实施实现方式，尤其是在具有电可读控制信号的盘或CD上，所述数字存储介质与可编程计算机系统协作，以便执行相应方法。因此，通常，本发明还包括存储在机器可读载体上的具有程序代码的计算机程序产品，当在计算机上运行该计算机程序产品时，该计算机程序产品执行本发明的方法。换言之，本发明因此可实现为具有程序代码的计算机程序，当在计算机上运行该计算机程序时，该计算机程序执行所述方法。 

Claims (29)

1.一种用于确定同步信号在接收信号中的位置的同步设备，该同步信号是基于粗同步信号和细同步信号的，所述同步设备包括：

信号处理装置，配置用于根据粗同步信号，确定细同步信号所位于的接收信号的一部分，并根据细同步信号，在接收信号的所述一部分中确定细同步信号在接收信号中的位置，以用于同步，

其中，信号处理装置配置用于在接收信号的所述一部分中检测细同步信号，以及

其中，粗同步信号的带宽比细同步信号的带宽小，

信号处理装置包括滤波器，该滤波器用于对接收信号进行滤波以从接收信号中滤出具有频率子范围的接收信号分量，该接收信号的带宽比细同步信号的带宽小，

信号处理装置配置用于以第一采样速率对接收信号分量进行采样，来确定接收信号的所述一部分，并以第二采样速率对接收信号的所述一部分进行采样的同时执行细同步信号的检测，所述第二采样速率高于所述第一采样速率；

所述同步信号包括粗同步信号和细同步信号；以及

信号处理装置配置用于执行接收信号分量与同粗同步信号有关的信号之间的相关，以便确定所述一部分。

2.根据权利要求1所述的同步设备，其中，信号处理装置配置用于在接收信号中检测粗同步信号，以便确定接收信号的所述一部分。

3.根据权利要求1所述的同步设备，其中，信号处理装置配置用于检测粗同步信号，以便确定细同步信号所位于的接收信号的所述一部分的开始。

4.根据权利要求1所述的同步设备，其中，信号处理装置配置用于执行接收信号与同粗同步信号有关的信号之间的相关，以便在接收信号中检测粗同步信号，并执行接收信号与同细同步信号有关的信号的相关，以便检测细同步信号在接收信号的所述一部分中的位置。

5.根据权利要求1所述的同步设备，其中，信号处理装置包括第一检测装置(101)和第二检测装置(103)，第一检测装置(101)配置用于在接收信号中检测粗同步信号，以便检测接收信号的所述一部分，第二检测装置(103)配置用于检测细同步信号在接收信号的所述一部分中的位置。

6.根据权利要求5所述的同步设备，其中，第一检测装置配置用于以第一采样速率来检测粗同步信号，第二检测装置配置用于以第二采样速率来检测细同步信号的位置。

7.根据权利要求1所述的同步设备，其中，所述滤波器是带通滤波器。

8.根据权利要求5所述的同步设备，其中，第一检测装置包括用于对接收信号分量进行下转换的下转换器。

9.根据权利要求5所述的同步设备，其中，第一检测装置包括检测器，该检测器配置用于在接收信号分量中检测粗同步信号。

10.根据权利要求9所述的同步设备，其中，所述检测器配置用于执行接收信号分量与同粗同步信号有关的信号之间的相关。

11.根据权利要求10所述的同步设备，其中，所述检测器配置用于在相关值超过检测阈值时输出指示检测到粗同步信号的检测信号。

12.根据权利要求5所述的同步设备，其中，第一检测装置配置用于提供检测信号，所述检测信号指示检测到粗同步信号的检测时间，所述检测时间指示细同步信号所位于的接收信号的所述一部分的开始，并且第二检测装置配置用于接收检测信号，并响应于所述检测信号，检测细同步信号在接收信号的所述一部分中的位置。

13.根据权利要求5所述的同步设备，其中，第二检测装置包括用于延迟接收信号的延迟装置，所述延迟装置配置用于补偿第一检测装置的检测延迟。

14.根据权利要求5所述的同步设备，其中，第二检测装置包括检测器，所述检测器用于检测细同步信号在接收信号的所述一部分中的位置。

15.根据权利要求14所述的同步设备，其中，所述检测器配置用于确定接收信号与同细同步信号有关的信号的相关，以便检测细同步信号的位置。

16.根据权利要求15所述的同步设备，其中，所述检测器配置用于确定在接收信号的所述一部分中的接收信号值的第一子集与同细同步信号有关的信号值的第一子集之间的第一部分相关，并确定在接收信号的所述一部分中的接收信号值的第二子集与同细同步信号有关的信号值的第二子集之间的第二部分相关，以便利用第一部分相关和第二部分相关的交迭来确定相关。

17.根据权利要求16所述的同步设备，其中，所述检测器配置用于检测第一部分相关与第二部分相关的相应值之间的相位关系，所述相位关系包括发送机与接收机之间的频移，并且所述检测器配置用于通过对第一部分相关的值或第二部分相关的值进行加权，消除该相位关系，以便减小频移对相关值的影响。

18.根据权利要求15所述的同步设备，其中，所述检测器包括内插器，用于在相关值之间进行插值，以获得细相关，并根据细相关，以更高精确度来检测细同步信号的位置。

19.根据权利要求5所述的同步设备，其中，细同步信号包括通过细同步信号的连续值之间的相位关系所编码的信息，并且第二检测装置(103)配置用于通过检测该相位关系来检测该信息。

20.根据权利要求15所述的同步设备，其中，第二检测装置(103)配置用于根据相关来推导出接收质量的质量值。

21.一种用于使接收机和发送机同步的设备，所述发送机配置用于发送出同步信号，所述同步信号基于用于粗同步的粗同步信号并基于用于细同步的细同步信号，所述设备包括：

采样装置，用于对同步信号的接收版本进行采样以提供接收信号；

如权利要求1所述的同步设备，所述同步设备配置用于提供指示同步信号在接收信号中的位置的位置信号；以及

控制装置，用于基于位置信号来控制采样装置的采样时间，以便使接收机和发送机同步。

22.一种用于产生同步信号的设备，该同步信号被发送出以便使接收机和发送机同步，所述设备包括：

提供装置，用于提供具有第一带宽的粗同步信号和具有第二带宽的细同步信号，第一带宽比第二带宽小；以及

提供同步信号的装置，用于使用粗同步信号和细同步信号来提供同步信号；

其中，所述提供同步信号的装置包括脉冲串整形滤波器，用于对粗同步信号或细同步信号进行滤波；其中，提供装置配置用于从第一数据序列中产生粗同步信号，并从第二数据序列中产生细同步信号，所述第一数据序列的带宽比所述第二数据序列的带宽小，

提供装置包括产生器，用于产生所述第一数据序列或所述第二数据序列，所述产生器配置用于从伽罗瓦域中产生所述第一数据序列或所述第二数据序列。

23.根据权利要求22所述的设备，其中，提供装置包括关联装置，用于将复数值与所述第一数据序列的每个元素关联，以获得复数值序列，或者用于将复数值与所述第二数据序列的每个元素关联，以获得另一复数值序列。

24.根据权利要求23所述的设备，其中，提供装置包括上转换器，用于通过对所述复数值序列进行上转换来产生粗同步信号，或者通过对所述另一复数值序列进行上转换来产生细同步信号。

25.根据权利要求22所述的设备，其中，提供装置配置用于提供与所述细同步信号不同的另一细同步信号，提供装置配置用于与所述细同步信号一样来处理所述另一细同步信号。

26.根据权利要求22所述的设备，其中，提供装置配置用于利用细同步信号中细同步信号连续值之间的相位改变，来对信息进行编码，

提供装置配置用于通过将基于要发送的比特而被加权的第二半个脉冲串与第一半个脉冲串相加，来形成细同步信号；

第二半个脉冲串相对于第一半个脉冲串被延迟了，使得第一半个脉冲串与在时间上延迟了的第二半个脉冲串在时间上交迭。

27.根据权利要求26所述的设备，其中，提供装置配置用于利用细同步信号的多个值与细同步信号的另一些多个值之间的180°相位跳变，来对信息进行编码。

28.一种用于确定同步信号在接收信号中的位置的同步方法，所述同步信号包括粗同步信号和细同步信号，其中，粗同步信号的带宽比细同步信号的带宽小；所述方法包括：

对接收信号进行滤波，以从接收信号中滤出接收信号分量，所述接收信号分量具有频率子范围，所述接收信号分量的带宽比细同步信号的带宽小；

通过执行接收信号分量与同粗同步信号有关的信号之间的相关，根据粗同步信号来确定细同步信号所位于的接收信号的一部分；以及

根据在接收信号的所述一部分中的细同步信号，确定细同步信号在接收信号中的位置，以便进行同步；

其中，确定细同步信号在接收信号中的位置的步骤包括步骤：检测接收信号中的细同步信号；其中，在以第一采样速率对接收信号分量进行采样的同时确定接收信号的所述一部分，以及在以第二采样速率对接收信号的所述一部分进行采样的同时检测细同步信号，第二采样速率高于第一采样速率。

29.一种用于使接收机和发送机同步的方法，所述发送机配置用于发送出同步信号，所述同步信号基于用于粗同步的粗同步信号并基于用于细同步的细同步信号，所述方法包括：

对同步信号的接收版本进行采样以提供接收信号；

执行如权利要求28所述的同步方法，以获得指示同步信号在接收信号中的位置的位置信号；以及

基于位置信号来控制采样时间，以便使接收机和发送机同步。

Images