JPH04301943A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH04301943A JPH04301943A JP3087382A JP8738291A JPH04301943A JP H04301943 A JPH04301943 A JP H04301943A JP 3087382 A JP3087382 A JP 3087382A JP 8738291 A JP8738291 A JP 8738291A JP H04301943 A JPH04301943 A JP H04301943A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- correlation
- frame synchronization
- signal
- symbol timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 19
- 238000000605 extraction Methods 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、バースト状のフレーム
単位でデータの授受を行うデータ通信において受信側に
設備されるフレーム同期回路の改良に関するものである
。
単位でデータの授受を行うデータ通信において受信側に
設備されるフレーム同期回路の改良に関するものである
。
【０００２】
【従来の技術】一般に、フレーム単位でデータの授受を
行うデータ通信におけるフレーム同期回路は、所定のフ
レーム同期信号を検出しフレーム同期タイミングを得る
目的で受信側に設備される。ところで、フレームがバー
スト状に伝送される場合、シンボルのタイミング同期が
完全に確立しないうちにフレーム同期パターンの受信が
開始される場合がある。
行うデータ通信におけるフレーム同期回路は、所定のフ
レーム同期信号を検出しフレーム同期タイミングを得る
目的で受信側に設備される。ところで、フレームがバー
スト状に伝送される場合、シンボルのタイミング同期が
完全に確立しないうちにフレーム同期パターンの受信が
開始される場合がある。
【０００３】上記のようなバースト状のデータ通信に供
するフレーム同期回路として従来は、受信信号を１シン
ボルあたりＮ回オーバーサンプリングし、そのサンプリ
ング毎にリアルタイムでフレーム同期参照信号と相関を
とり、その相関値が設定しきい値以上となった時をフレ
ーム同期候補タイミングとし、それを足がかりにシンボ
ルタイミングも同期させるという方法などがある。図２
は従来のフレーム同期回路の一構成例図である。図２を
用いてその動作説明を簡単に行う。
するフレーム同期回路として従来は、受信信号を１シン
ボルあたりＮ回オーバーサンプリングし、そのサンプリ
ング毎にリアルタイムでフレーム同期参照信号と相関を
とり、その相関値が設定しきい値以上となった時をフレ
ーム同期候補タイミングとし、それを足がかりにシンボ
ルタイミングも同期させるという方法などがある。図２
は従来のフレーム同期回路の一構成例図である。図２を
用いてその動作説明を簡単に行う。
【０００４】図中２１はクロック抽出回路であって受信
信号からシンボルタイミングクロックを抽出し該シンボ
ルタイミングクロックのＮ倍の速度を持つＮ倍オーバー
サンプリングクロックを生成して出力する。２２はオー
バーサンプリング回路で、受信信号をクロック抽出回路
２１からのＮ倍オーバーサンプリングクロック信号でサ
ンプリングしサンプリング受信信号を作り出す。２３は
相関回路で該サンプリング受信信号を入力しフレーム同
期参照信号との相関値を計算する。この相関回路２３は
、大きくわけてデータ設定部と演算部とからなる。まず
データ設定部は、サンプリング受信信号を入力するＭ段
シフトレジスタと、フレーム同期参照信号が記憶されて
いるＸビット×Ｍ段レジスタ（以下フレーム同期参照信
号レジスタ）で構成される。ここでＭは、フレーム同期
信号のシンボル数、Ｘは変調方式，同期方式などから決
定される値である。演算部では１シンボルあたり次の（
１）式による内積演算（積和演算により実行）が行われ
Ｎ個の相関値ｃｎｉを得て出力される。 （Ｘ・Ｌｎｉ）＝ｃｎｉ
…………………（１）但
し、Ｘ＝（Ｘ１ ，Ｘ２ ，……，ＸＭ ）Ｌｎ，ｉ
＝（Ｌｎ，ｉ ，Ｌｎ，ｉ＋１ ，……，Ｌｎ，ｉ＋Ｍ
−１ ）ｉ：シンボル系列番号 ｎ：オーバーサンプリング位相番号 ｌ≦ｎ≦Ｎ ２４はフレーム同期制御回路であって、相関回路２３か
らのＮ個の相関値ｃｎｉと所定のフレーム同期判定用し
きい値とを比較してｃｎｉが該しきい値より大きい場合
、フレーム同期候補とみなしそのサンプリング位相番号
ｎ及びフレーム同期位置情報ｉを記憶しておき、それを
もとに前方保護，後方保護などの公知のアルゴリズムを
用いて同期，非同期の判定を行い同期判定時には当該の
フレーム同期位置情報ｉとサンプリング位相番号ｎに同
期した同期後シンボルタイミングクロック信号とフレー
ム同期信号とを出力する。
信号からシンボルタイミングクロックを抽出し該シンボ
ルタイミングクロックのＮ倍の速度を持つＮ倍オーバー
サンプリングクロックを生成して出力する。２２はオー
バーサンプリング回路で、受信信号をクロック抽出回路
２１からのＮ倍オーバーサンプリングクロック信号でサ
ンプリングしサンプリング受信信号を作り出す。２３は
相関回路で該サンプリング受信信号を入力しフレーム同
期参照信号との相関値を計算する。この相関回路２３は
、大きくわけてデータ設定部と演算部とからなる。まず
データ設定部は、サンプリング受信信号を入力するＭ段
シフトレジスタと、フレーム同期参照信号が記憶されて
いるＸビット×Ｍ段レジスタ（以下フレーム同期参照信
号レジスタ）で構成される。ここでＭは、フレーム同期
信号のシンボル数、Ｘは変調方式，同期方式などから決
定される値である。演算部では１シンボルあたり次の（
１）式による内積演算（積和演算により実行）が行われ
Ｎ個の相関値ｃｎｉを得て出力される。 （Ｘ・Ｌｎｉ）＝ｃｎｉ
…………………（１）但
し、Ｘ＝（Ｘ１ ，Ｘ２ ，……，ＸＭ ）Ｌｎ，ｉ
＝（Ｌｎ，ｉ ，Ｌｎ，ｉ＋１ ，……，Ｌｎ，ｉ＋Ｍ
−１ ）ｉ：シンボル系列番号 ｎ：オーバーサンプリング位相番号 ｌ≦ｎ≦Ｎ ２４はフレーム同期制御回路であって、相関回路２３か
らのＮ個の相関値ｃｎｉと所定のフレーム同期判定用し
きい値とを比較してｃｎｉが該しきい値より大きい場合
、フレーム同期候補とみなしそのサンプリング位相番号
ｎ及びフレーム同期位置情報ｉを記憶しておき、それを
もとに前方保護，後方保護などの公知のアルゴリズムを
用いて同期，非同期の判定を行い同期判定時には当該の
フレーム同期位置情報ｉとサンプリング位相番号ｎに同
期した同期後シンボルタイミングクロック信号とフレー
ム同期信号とを出力する。
【０００５】
【発明が解決しようとする課題】しかし前記従来の方法
では、Ｎ倍オーバーサンプリングの各サンプル毎に長さ
Ｍシンボルの区間の相関値ｃｎｉを演算しなければなら
ず、Ｍ，Ｎの増加とともにその演算速度も必然的に高く
する必要があり、データ伝送速度が大きい場合消費電力
の増加や、ハードウェア実現が困難になるという問題が
ある。また演算量を減らすためＮを小さくした場合には
、サンプリング位相の調整精度が粗くなり、同期はずれ
の可能性が高くなる等の問題が生じてしまう。本発明は
、前記従来の方法における消費電力，回路規模，同期精
度の問題を取り除きかつ、高速のバースト状データ通信
時におけるフレーム同期動作にも対応することのできる
フレーム同期回路を提供することが目的である。
では、Ｎ倍オーバーサンプリングの各サンプル毎に長さ
Ｍシンボルの区間の相関値ｃｎｉを演算しなければなら
ず、Ｍ，Ｎの増加とともにその演算速度も必然的に高く
する必要があり、データ伝送速度が大きい場合消費電力
の増加や、ハードウェア実現が困難になるという問題が
ある。また演算量を減らすためＮを小さくした場合には
、サンプリング位相の調整精度が粗くなり、同期はずれ
の可能性が高くなる等の問題が生じてしまう。本発明は
、前記従来の方法における消費電力，回路規模，同期精
度の問題を取り除きかつ、高速のバースト状データ通信
時におけるフレーム同期動作にも対応することのできる
フレーム同期回路を提供することが目的である。
【０００６】
【課題を解決するための手段】本発明のフレーム同期回
路は、受信信号からシンボルタイミングクロックを抽出
し、該シンボルタイミングクロック信号と、該シンボル
タイミングに対し相対的に±（ｎ／Ｎ）×Ｔ（但し、Ｎ
はＮ＞１なる自然数、ｎはｎ＞（Ｎ／２）なる自然数、
Ｔはシンボル周期）の位相だけオフセットした２ｎ個の
オフセットシンボルタイミングクロック信号とからなる
合計（２ｎ＋１）個の間欠オーバーサンプリングクロッ
ク信号を出力するクロック抽出回路と、受信信号を入力
し、上記間欠オーバーサンプリングクロック信号のタイ
ミングで該受信信号をサンプリングする間欠オーバーサ
ンプリング回路と、１シンボル長受信する毎に、上記間
欠オーバーサンプリング回路からの出力の内前記シンボ
ルタイミングクロック信号によるサンプル結果とフレー
ム同期参照信号とを入力しその相関値ｃ０ を出力する
粗相関回路と、上記間欠オーバーサンプル回路からの出
力の内前記２ｎ個のオフセットシンボルタイミングクロ
ック信号によるサンプル結果と上記フレーム同期参照信
号との相関演算を行い２ｎ個の相関値ｃ−ｎ， ｃ−（
ｎ−１），……，ｃ−２， ｃ−１， ｃ１ ，ｃ２
，……，ｃ−ｎ−１，ｃｎ を出力する密相関回路と、
上記相関値ｃ０ と所定のフレーム同期判定用仮しきい
値ｃｔｈとを比較し相関値が該しきい値よりも大きいと
きにのみ該相関値と密相関回路から得られる上記ｎ個の
相関値とからなる合計（２ｎ＋１）個の相関値ｃ−ｎ，
ｃ−（ｎ−１），……，ｃ−２， ｃ−１， ｃ０
，ｃ１ ，ｃ２ ，……，ｃｎ−１ ，ｃｎ の中から
最大値を与える最大相関値を検出し、該最大相関値に対
応する間欠オーバーサンプリングクロック信号を同期後
シンボルタイミングクロック信号として該信号に同期し
たフレーム同期信号とともに外部へ出力するフレーム同
期制御回路とを備えたことを特徴とするものである。
路は、受信信号からシンボルタイミングクロックを抽出
し、該シンボルタイミングクロック信号と、該シンボル
タイミングに対し相対的に±（ｎ／Ｎ）×Ｔ（但し、Ｎ
はＮ＞１なる自然数、ｎはｎ＞（Ｎ／２）なる自然数、
Ｔはシンボル周期）の位相だけオフセットした２ｎ個の
オフセットシンボルタイミングクロック信号とからなる
合計（２ｎ＋１）個の間欠オーバーサンプリングクロッ
ク信号を出力するクロック抽出回路と、受信信号を入力
し、上記間欠オーバーサンプリングクロック信号のタイ
ミングで該受信信号をサンプリングする間欠オーバーサ
ンプリング回路と、１シンボル長受信する毎に、上記間
欠オーバーサンプリング回路からの出力の内前記シンボ
ルタイミングクロック信号によるサンプル結果とフレー
ム同期参照信号とを入力しその相関値ｃ０ を出力する
粗相関回路と、上記間欠オーバーサンプル回路からの出
力の内前記２ｎ個のオフセットシンボルタイミングクロ
ック信号によるサンプル結果と上記フレーム同期参照信
号との相関演算を行い２ｎ個の相関値ｃ−ｎ， ｃ−（
ｎ−１），……，ｃ−２， ｃ−１， ｃ１ ，ｃ２
，……，ｃ−ｎ−１，ｃｎ を出力する密相関回路と、
上記相関値ｃ０ と所定のフレーム同期判定用仮しきい
値ｃｔｈとを比較し相関値が該しきい値よりも大きいと
きにのみ該相関値と密相関回路から得られる上記ｎ個の
相関値とからなる合計（２ｎ＋１）個の相関値ｃ−ｎ，
ｃ−（ｎ−１），……，ｃ−２， ｃ−１， ｃ０
，ｃ１ ，ｃ２ ，……，ｃｎ−１ ，ｃｎ の中から
最大値を与える最大相関値を検出し、該最大相関値に対
応する間欠オーバーサンプリングクロック信号を同期後
シンボルタイミングクロック信号として該信号に同期し
たフレーム同期信号とともに外部へ出力するフレーム同
期制御回路とを備えたことを特徴とするものである。
【０００７】
【実施例】図１は本発明によるフレーム同期回路の一構
成例図である。図において、１１はクロック抽出回路、
１２は間欠オーバーサンプリング回路、１３は粗相関回
路、１４は密相関回路、１５はフレーム同期制御回路で
ある。また、図３は本発明のフレーム同期動作例を示す
タイムチャートである。
成例図である。図において、１１はクロック抽出回路、
１２は間欠オーバーサンプリング回路、１３は粗相関回
路、１４は密相関回路、１５はフレーム同期制御回路で
ある。また、図３は本発明のフレーム同期動作例を示す
タイムチャートである。
【０００８】
【作用】次に図１及び図３を用いて動作の流れを説明す
る。まずクロック抽出回路１１では、受信信号からシン
ボルタイミングクロックを抽出し該シンボルタイミング
クロック信号と該シンボルタイミングに対し相対的に±
（ｎ／Ｎ）×Ｔの位相だけオフセットした２ｎ個のオフ
セットシンボルタイミングクロック信号とからなる合計
（２ｎ＋１）個の間欠オーバーサンプリングクロック信
号を間欠オーバーサンプリング回路１２とフレーム同期
制御回路１５とに出力し続ける。間欠オーバーサンプリ
ング回路１２は、受信信号を上記シンボルタイミングク
ロックでサンプリングしたデータを粗相関回路１３へ、
また、上記２ｎ個のオフセットタイミングでサンプリン
グした２ｎ個のデータの組を密相関回路１４へ、それぞ
れ出力する。粗相関回路１３では前記シンボルタイミン
グクロックでサンプリングしたデータとフレーム同期参
照信号との相関値ｃ０ を計算する。すなわち粗相関回
路１３では１シンボルあたり（１）式においてｎ＝０に
相当する次式の内積演算式（２）の積和演算を行い相関
値ｃ０ を得る。 （Ｘ・Ｌ０，ｉ ）＝ｃ０
…………………（２）但
し、Ｘ＝（Ｘ１ ，Ｘ２ ，……，ＸＭ ）Ｌ０，ｉ
＝（Ｌ０，ｉ ，Ｌ０，ｉ＋１ ，……，Ｌ０，ｉ＋Ｍ
−１ ）この相関値ｃ０ はフレーム同期制御回路１５
に入力されて所定のフレーム同期判定用仮しきい値ｃｔ
ｈと比較され、該しきい値よりも大きい場合にのみ密相
関回路１１を起動する。
る。まずクロック抽出回路１１では、受信信号からシン
ボルタイミングクロックを抽出し該シンボルタイミング
クロック信号と該シンボルタイミングに対し相対的に±
（ｎ／Ｎ）×Ｔの位相だけオフセットした２ｎ個のオフ
セットシンボルタイミングクロック信号とからなる合計
（２ｎ＋１）個の間欠オーバーサンプリングクロック信
号を間欠オーバーサンプリング回路１２とフレーム同期
制御回路１５とに出力し続ける。間欠オーバーサンプリ
ング回路１２は、受信信号を上記シンボルタイミングク
ロックでサンプリングしたデータを粗相関回路１３へ、
また、上記２ｎ個のオフセットタイミングでサンプリン
グした２ｎ個のデータの組を密相関回路１４へ、それぞ
れ出力する。粗相関回路１３では前記シンボルタイミン
グクロックでサンプリングしたデータとフレーム同期参
照信号との相関値ｃ０ を計算する。すなわち粗相関回
路１３では１シンボルあたり（１）式においてｎ＝０に
相当する次式の内積演算式（２）の積和演算を行い相関
値ｃ０ を得る。 （Ｘ・Ｌ０，ｉ ）＝ｃ０
…………………（２）但
し、Ｘ＝（Ｘ１ ，Ｘ２ ，……，ＸＭ ）Ｌ０，ｉ
＝（Ｌ０，ｉ ，Ｌ０，ｉ＋１ ，……，Ｌ０，ｉ＋Ｍ
−１ ）この相関値ｃ０ はフレーム同期制御回路１５
に入力されて所定のフレーム同期判定用仮しきい値ｃｔ
ｈと比較され、該しきい値よりも大きい場合にのみ密相
関回路１１を起動する。
【０００９】密相関回路１４では２ｎ組の候補信号列Ｌ
−ｎ，ｌ−（ｎ−１），……Ｌ−２，Ｌ−１，Ｌ１ ，
Ｌ２ ，……，Ｌｎ−１ ，Ｌｎ とフレーム同期参照
信号との相関演算を行うことにより、２ｎ個の相関値ｃ
−ｎ，ｉ，ｃ−（ｎ−１）， ， ……，ｃ−２， ｉ
，ｃ−１， ｉ ，ｃ１，ｉ ，ｃ２，ｉ ，……，
ｃｎ−１，ｉ ，ｃｎ，ｉ （計算式は（２）式と同様
）をフレーム同期制御回路１５に出力する。最後にフレ
ーム同期制御回路１５で上記相関値ｃ０ を含めた計（
２ｎ＋１）個の相関値の中の最大値を検出して、それに
対応する同期後シンボルタイミングクロック信号とこれ
に同期したフレーム同期信号とを出力する。
−ｎ，ｌ−（ｎ−１），……Ｌ−２，Ｌ−１，Ｌ１ ，
Ｌ２ ，……，Ｌｎ−１ ，Ｌｎ とフレーム同期参照
信号との相関演算を行うことにより、２ｎ個の相関値ｃ
−ｎ，ｉ，ｃ−（ｎ−１）， ， ……，ｃ−２， ｉ
，ｃ−１， ｉ ，ｃ１，ｉ ，ｃ２，ｉ ，……，
ｃｎ−１，ｉ ，ｃｎ，ｉ （計算式は（２）式と同様
）をフレーム同期制御回路１５に出力する。最後にフレ
ーム同期制御回路１５で上記相関値ｃ０ を含めた計（
２ｎ＋１）個の相関値の中の最大値を検出して、それに
対応する同期後シンボルタイミングクロック信号とこれ
に同期したフレーム同期信号とを出力する。
【００１０】ここで、具体例としてｎ＝１の場合につい
て粗相関回路１３と密相関回路１４の機能関係を図３に
示す動作タイムチャート例を用いて説明する。図３にお
いて、最上段は受信信号ａであり、次段はその送信側で
の真のシンボルタイミングクロック信号ｂを示している
。さて、クロック抽出回路１１では、図３の第３段から
第５段に示すように上記受信信号ａより２ｎ＋１（＝３
）個の間欠オーバーサンプリングクロック信号ｃ，ｄ，
ｅを出力する。ここで、相関値は図３の第６段ｆに示す
ように鋭いピーク特性を示すものとするとフレーム同期
信号の受信終了直後の時点で最大となるが、バースト受
信の先頭でまだシンボル同期が不完全である場合シンボ
ルタイミングクロック信号ｃと送信側の真のシンボルタ
イミングクロック信号ｂとの間で位相のずれがあるため
相関値ｃ０ は相関値の最大点にはならない。
て粗相関回路１３と密相関回路１４の機能関係を図３に
示す動作タイムチャート例を用いて説明する。図３にお
いて、最上段は受信信号ａであり、次段はその送信側で
の真のシンボルタイミングクロック信号ｂを示している
。さて、クロック抽出回路１１では、図３の第３段から
第５段に示すように上記受信信号ａより２ｎ＋１（＝３
）個の間欠オーバーサンプリングクロック信号ｃ，ｄ，
ｅを出力する。ここで、相関値は図３の第６段ｆに示す
ように鋭いピーク特性を示すものとするとフレーム同期
信号の受信終了直後の時点で最大となるが、バースト受
信の先頭でまだシンボル同期が不完全である場合シンボ
ルタイミングクロック信号ｃと送信側の真のシンボルタ
イミングクロック信号ｂとの間で位相のずれがあるため
相関値ｃ０ は相関値の最大点にはならない。
【００１１】しかしながら、所定しきい値ｃｔｈを適切
に選定することにより、相関値ｃ０ フレーム同期信号
の受信終了直後で確実にしきい値ｃｔｈを超えかつ当該
の時点以外ではｃｔｈを超えないように構成できる。そ
こで、ｃ０ がしきい値ｃｔｈを超えた時点でフレーム
同期制御回路１５により密相関回路１４が起動され、オ
フセットシンボルタイミングクロック信号ｄ，ｅでサン
プリングしたデータによる相関値ｃ−１，ｃ１ が密相
関回路１４で計算されてフレーム同期制御回路１５へ供
給される。次にフレーム同期制御回路１５では上記３つ
の相関値ｃ０ ，ｃ−１，ｃ１ の中から最大相関値（
図３の例ではｃ−１）を決定し、間欠オーバーサンプル
クロック信号ｃ，ｄ，ｅの中から該最大相関値に対応す
る信号（図３の例ではｄ）を選択し、同期後シンボルタ
イミングクロック信号ｇとしてその信号ｇに同期したフ
レーム同期信号ｈとともに外部へ出力される。
に選定することにより、相関値ｃ０ フレーム同期信号
の受信終了直後で確実にしきい値ｃｔｈを超えかつ当該
の時点以外ではｃｔｈを超えないように構成できる。そ
こで、ｃ０ がしきい値ｃｔｈを超えた時点でフレーム
同期制御回路１５により密相関回路１４が起動され、オ
フセットシンボルタイミングクロック信号ｄ，ｅでサン
プリングしたデータによる相関値ｃ−１，ｃ１ が密相
関回路１４で計算されてフレーム同期制御回路１５へ供
給される。次にフレーム同期制御回路１５では上記３つ
の相関値ｃ０ ，ｃ−１，ｃ１ の中から最大相関値（
図３の例ではｃ−１）を決定し、間欠オーバーサンプル
クロック信号ｃ，ｄ，ｅの中から該最大相関値に対応す
る信号（図３の例ではｄ）を選択し、同期後シンボルタ
イミングクロック信号ｇとしてその信号ｇに同期したフ
レーム同期信号ｈとともに外部へ出力される。
【００１２】ここで、本発明の構成と従来方式の構成と
を１フレーム当たりの相関演算に必要となる積和演算回
数を比較してみる。今、フレーム同期シンボル数をＭ、
１フレームのシンボル数をＫ、オーバーサンプル数をＮ
、候補タイミング数を２ｎとおくと、従来のＮ倍オーバ
ーサンプリングによる方法では１フレーム当たりの演算
回数は〔Ｋ×Ｍ×Ｎ〕回となる。一方、本発明の方式で
は前記の動作から明らかな通り、ｃ０ がしきい値ｃｔ
ｈを超えるまでは、専ら粗相関回路１３による相関値計
算が最大Ｋシンボル分続き、ｃｔｈを超えた時点で密相
関回路１４が起動され、さらに２ｎ回の相関値計算が追
加されるのみであるから１フレーム当たりの演算回数は
〔（Ｋ＋２ｎ）×Ｍ〕回となる。従って本発明の方式の
方が一般に積和演算回数が小さく、特にｎを比較的小さ
く設定することにより本発明の構成の方が著しく小さく
なる。例えば具体例として、Ｍ＝１６、Ｋ＝２５６、Ｎ
＝８、ｎ＝１の場合、従来方式では２１５＝３２７６８
回の積和演算が必要であるのに対し、本方式を採用した
場合４１２８回の積和演算回数（従来比約１／８）でよ
く、しかも従来方式と同等の精度が得られることがわか
る。
を１フレーム当たりの相関演算に必要となる積和演算回
数を比較してみる。今、フレーム同期シンボル数をＭ、
１フレームのシンボル数をＫ、オーバーサンプル数をＮ
、候補タイミング数を２ｎとおくと、従来のＮ倍オーバ
ーサンプリングによる方法では１フレーム当たりの演算
回数は〔Ｋ×Ｍ×Ｎ〕回となる。一方、本発明の方式で
は前記の動作から明らかな通り、ｃ０ がしきい値ｃｔ
ｈを超えるまでは、専ら粗相関回路１３による相関値計
算が最大Ｋシンボル分続き、ｃｔｈを超えた時点で密相
関回路１４が起動され、さらに２ｎ回の相関値計算が追
加されるのみであるから１フレーム当たりの演算回数は
〔（Ｋ＋２ｎ）×Ｍ〕回となる。従って本発明の方式の
方が一般に積和演算回数が小さく、特にｎを比較的小さ
く設定することにより本発明の構成の方が著しく小さく
なる。例えば具体例として、Ｍ＝１６、Ｋ＝２５６、Ｎ
＝８、ｎ＝１の場合、従来方式では２１５＝３２７６８
回の積和演算が必要であるのに対し、本方式を採用した
場合４１２８回の積和演算回数（従来比約１／８）でよ
く、しかも従来方式と同等の精度が得られることがわか
る。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、従来方式で問題となる消費電力の増大，回路規模
の拡大，同期精度の問題などを取り除くことができるた
め極めて大きい効果がある。
れば、従来方式で問題となる消費電力の増大，回路規模
の拡大，同期精度の問題などを取り除くことができるた
め極めて大きい効果がある。
【図１】本発明のフレーム同期回路の一構成例図
【図２
】従来のフレーム同期回路の一構成例図
】従来のフレーム同期回路の一構成例図
【図３】本発明
のフレーム同期動作のタイムチャート
のフレーム同期動作のタイムチャート
１１ クロック抽出回路
１２ 間欠オーバーサンプリング回路１３ 粗相関
回路 １４ 密相関回路 １５ フレーム同期制御回路 ２１ クロック抽出回路 ２２ オーバーサンプリング回路 ２３ 相関回路 ２４ フレーム同期制御回路
回路 １４ 密相関回路 １５ フレーム同期制御回路 ２１ クロック抽出回路 ２２ オーバーサンプリング回路 ２３ 相関回路 ２４ フレーム同期制御回路
Claims (1)
- 【請求項１】 受信信号からシンボルタイミングクロ
ックを抽出し、該シンボルタイミングクロック信号と、
該シンボルタイミングに対し相対的に±（ｎ／Ｎ）×Ｔ
（但し、ＮはＮ＞１なる自然数、ｎはｎ＞（Ｎ／２）な
る自然数、Ｔはシンボル周期）の位相だけオフセットし
た２ｎ個のオフセットシンボルタイミングクロック信号
とからなる合計（２ｎ＋１）個の間欠オーバーサンプリ
ングクロック信号を出力するクロック抽出回路と、前記
受信信号を該クロック抽出回路からの間欠オーバーサン
プリングクロック信号のタイミングでサンプリングする
間欠オーバーサンプリング回路と、１シンボル長受信す
る毎に、該間欠オーバーサンプリング回路からの出力の
内前記シンボルタイミングクロック信号によるサンプル
結果とフレーム同期参照信号との相関演算を行い相関値
ｃ０ を出力する粗相関回路と、前記間欠オーバーサン
プル回路からの出力の内前記２ｎ個のオフセットシンボ
ルタイミングクロック信号によるサンプル結果と前記フ
レーム同期参照信号との相関演算を行い２ｎ個の相関値
ｃ−ｎ， ｃ−（ｎ−１），……，ｃ−２， ｃ−１，
ｃ１ ，ｃ２ ，……，ｃ−ｎ−１，ｃｎ を出力す
る密相関回路と、前記粗相関回路からの相関値ｃ０ と
所定のフレーム同期判定用仮しきい値ｃｔｈとを比較し
相関値が該しきい値よりも大きいときにのみ該相関値と
前記密相関回路から得られる２ｎ個の相関値とからなる
合計（２ｎ＋１）個の相関値ｃ−ｎ， ｃ−（ｎ−１）
，……，ｃ−２， ｃ−１， ｃ０ ，ｃ１ ，ｃ２
，……，ｃｎ−１ ，ｃｎ の中から最大値を与える最
大相関値を検出し、該最大相関値に対応する間欠オーバ
ーサンプリングクロック信号を同期後シンボルタイミン
グクロック信号として該信号に同期したフレーム同期信
号とともに出力するフレーム同期制御回路とを備えたフ
レーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087382A JPH04301943A (ja) | 1991-03-28 | 1991-03-28 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087382A JPH04301943A (ja) | 1991-03-28 | 1991-03-28 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04301943A true JPH04301943A (ja) | 1992-10-26 |
Family
ID=13913350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087382A Pending JPH04301943A (ja) | 1991-03-28 | 1991-03-28 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04301943A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758730A (ja) * | 1993-06-30 | 1995-03-03 | Mitsubishi Electric Corp | 同期検出回路 |
| JP2010199791A (ja) * | 2009-02-24 | 2010-09-09 | Renesas Electronics Corp | 同期処理装置、受信装置及び同期処理方法 |
| JP4838810B2 (ja) * | 2004-12-13 | 2011-12-14 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 同期デバイスおよび同期信号を生成するデバイス |
-
1991
- 1991-03-28 JP JP3087382A patent/JPH04301943A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758730A (ja) * | 1993-06-30 | 1995-03-03 | Mitsubishi Electric Corp | 同期検出回路 |
| JP4838810B2 (ja) * | 2004-12-13 | 2011-12-14 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 同期デバイスおよび同期信号を生成するデバイス |
| JP2010199791A (ja) * | 2009-02-24 | 2010-09-09 | Renesas Electronics Corp | 同期処理装置、受信装置及び同期処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4701344B2 (ja) | Ｔｄｄ無線通信の同期追跡を維持するための方法および装置 | |
| JP2006512837A5 (ja) | ||
| US5479451A (en) | Method and device for data recovery in burst mode communication system | |
| US5495509A (en) | High processing gain acquisition and demodulation apparatus | |
| JPH09153887A (ja) | 高速獲得ビットタイミングループ方法およびその装置 | |
| EP0366086B1 (en) | Code shift keying (csk) apparatus and method for spread spectrum communication | |
| CA2102406A1 (en) | Apparatus for and Method of Synchronizing a Clock Signal | |
| EP0782295A2 (en) | Device for symbol synchronisation in digital communications | |
| JPH0683192B2 (ja) | 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置 | |
| MY132822A (en) | Demodulator and demodulation method | |
| JPH04301943A (ja) | フレーム同期回路 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPH05136780A (ja) | 最適シンボル位相検出回路 | |
| RU2237978C2 (ru) | Способ корреляционного приёма сигналов с относительной фазовой модуляцией и устройство для его осуществления | |
| JP2003060529A (ja) | 同期追跡回路 | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| SU815946A1 (ru) | Устройство дл синхронизациипО циКлАМ | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| SU1275747A2 (ru) | Устройство выделени тактовых импульсов | |
| JPS6265535A (ja) | クロツク非同期デ−タ検出方式 | |
| JP3157515B2 (ja) | 非同期信号サンプリングクロック生成方式 | |
| JP2003258779A (ja) | 同期検出方法とその回路、無線基地局 | |
| JPH0514422A (ja) | パルス整形回路 | |
| JPH0846659A (ja) | シンボルクロック制御装置 |