KR20190062407A - 다수의 프로세싱 시스템의 동기화 - Google Patents

Abstract

시스템 및 방법은 제품 상태 동기화 디바이스를 포함하는 디바이스에 관한 것이다. 제품 상태 동기화 디바이스의 예는 복수의 입력 포트 및 인코더 입력부를 포함하고, 입력 포트 각각은 복수의 레지스터 중 하나에 결합되고, 복수의 프로세스 스테이션 중 하나에 의해 제품에 할당된 상태를 나타내는 신호를 수신하도록 그리고 제품에 할당된 상태를 입력 포트에 결합된 복수의 레지스터 중 하나에 등록하도록 구성되고, 복수의 프로세스 스테이션 중 하나 이상은 프로세싱 라인을 따르는 미리결정된 위치로부터 상이한 거리에 위치되고, 프로세싱 라인을 통해 이동하는 하나 이상의 제품을 비동기식으로 프로세싱하도록 구성된다.

Description

다수의 프로세싱 시스템의 동기화

본 발명은 다수-지점 검사 프로세스를 통한 부품들 또는 제품의 추적에 관한 것이다.

상품을 프로세싱하는 스테이션, 상품을 검사하는 스테이션, 또는 상품을 프로세싱하고 검사하는 스테이션을 비롯한 다수의 프로세스 스테이션을 포함하는 제조된 상품을 프로세싱하기 위한 시스템은, 제품 또는 상품이 프로세싱 라인 또는 라인들을 통해 이동할 때 프로세싱된 정보를 각각의 위치로부터 특정 제품에 그리고/또는 상품의 위치에 상관시켜 프로세싱의 하나 이상의 중간 단계에 있는 또는 최종 제품에 관한 상품의 품질의 완전한 상황을 제공할 필요가 있다. 종종, 프로세싱 라인은, 예를 들어 각각의 검사 지점에서 하나 이상의 머신 비전 시스템(machine vision system)을 포함하는 다수-지점 검사 시스템을 포함할 것이다. 일부 시스템에서, 각각의 머신 비전 시스템은 검사되고 있는 제품 또는 제품의 이미지를 캡처하도록, 부품 또는 제품이 특정 흠집(flaw)을 갖는지 여부를 결정하도록, 그리고 부품 또는 제품이 그의 검사를 통과하였는지 여부를 나타내는 신호를 발행하도록 구성된다. 일부 머신 비전 시스템은 검사될 제품의 이미지를 캡처하는 데 사용되는 하나 이상의 센서, 및 검사 소프트웨어 및 검사 소프트웨어를 실행시키는 프로세서를 포함한다. 일부 머신 비전 시스템은 스마트 카메라, 즉 특정 태스크(task)를 수행하도록 프로그래밍되고, 필요하다면, 다른 검사 디바이스와는 독립적으로 변형될 수 있는 자급식 카메라 시스템을 포함한다.

종종, 다른 검사 시스템은 가시적 결함 이외의 결함을 검출하도록 머신 비전 시스템과 함께 작동된다. 다수-지점 검사 시스템 내 각각의 디바이스는 부품 또는 제품이 전체 제조 프로세스를 따라 다수의 위치에서 검사되도록 다른 디바이스와 독립적으로 작동될 수 있다. 더욱이, 검사 시스템은 각자의 검사 결과를 독립적으로 생성하도록 서로에 대해 비동기식으로 작동될 수 있다. 이와 같이, 각각의 부품 또는 제품이 제조 프로세스에서 어디에 있는지를 추적하는 것, 그리고 프로세싱 라인 내 일부 지점에서 특정 부품 또는 제품에 대해 결정된 상태 또는 상태들을 상관시키도록 프로세싱 라인을 따른 검사 시스템 각각에 의해 각각의 부품 또는 제품에 대해 결정된 상태 또는 상태들을 추적하는 것이 중요하다.

대체적으로, 본 발명은, 프로세싱 라인 내에 배치된 프로세싱 및/또는 검사 스테이션(즉, 프로세스 스테이션)으로부터 수신된 신호에 기초하여 제조 프로세싱 라인을 통해 이동하는 제품과 연관된 상태 데이터를 추적하고 시간적으로 동기화(즉, 정렬)시키도록 구성되는 제품 상태 동기화 디바이스를 설명한다. 프로세스 스테이션으로부터 제품 상태 동기화 디바이스에서 수신된 신호는 프로세싱 라인을 따르는 각자의 위치에서의, 프로세스 스테이션에 의해 결정되는 바와 같은, 하나 이상의 제품 각각과 연관된 상태 또는 상태들을 나타낸다. 제품 상태 동기화 디바이스는 프로세스 스테이션에 의해 각각의 제품에 할당된 상태를 추적하도록, 신호에 의해 전달되는 상태를 시간적으로 정렬하도록, 그리고 제품의 최종 처분(final disposition)을 위해 적시에 제어 신호를 하류의 스테이션(예컨대, 불합격 스테이션(reject station))으로 전달하도록 구성된다.

이러한 방식으로, 다수의 비동기 제조 프로세스 시스템으로부터의 출력들을 동기화하고 조합하기 위해 제조 환경에서 용이하게 배치될 수 있는 제품 상태 동기화 디바이스(예컨대, 어플라이언스)가 설명된다. 예를 들어, 제품 상태 동기화 디바이스는 제조 라인 상의 임의의 위치에 이격된 다수의 머신 비전 시스템 또는 다른 검사 시스템으로부터의 출력 신호들을 조합하는 데 사용될 수 있다. 디바이스는 각각의 시스템으로부터의 개별 결정 출력들을 동기화하고 조합하여, 검사 중인 임의의 주어진 제품에 대해 합격 또는 불합격 최종 상태와 같은 단일 최종 출력을 형성하고, 정확한 시간에 출력을 구동하여 임의의 하류 불합격 스테이션을 제어한다. 제품 상태 동기화 디바이스는 임의의 제조 환경에서의 배치를 위해 간단하지만 정밀한 저비용 디바이스를 제공한다. 또한, 제품 상태 동기화 디바이스는 각각의 프로세스 스테이션이 프로세싱 라인을 따르는 일부 미리결정된 위치에 대해 위치되는 물리적 거리에 기초하여, 불합격 스테이션에 전달되는 출력 제어 신호뿐만 아니라 신호의 시간적 정렬을 용이하게 구성하기 위한 사용자 인터페이스 및 다른 반자동화 메커니즘을 제공한다.

일례로서, 본 발명은 디바이스로서, 복수의 입력 포트 및 인코더 입력부를 포함하는 제품 상태 동기화 디바이스를 포함하고, 입력 포트 각각은 복수의 레지스터 중 하나에 결합되고, 복수의 프로세스 스테이션 중 하나에 의해 제품에 할당된 상태를 나타내는 신호를 수신하도록 그리고 제품에 할당된 상태를 입력 포트에 결합된 복수의 레지스터 중 하나에 등록하도록 구성되고, 복수의 프로세스 스테이션 중 하나 이상은 프로세싱 라인을 따르는 미리결정된 위치로부터 상이한 거리에 위치되고, 프로세싱 라인을 통해 이동하는 하나 이상의 제품을 비동기식으로 프로세싱하도록 구성되고, 복수의 레지스터 각각은 복수의 입력 포트 중 상이한 하나에 결합되고 레지스터 길이를 갖고, 각각의 레지스터에 대한 레지스터 길이는 레지스터에 결합된 입력 포트에 결합되도록 구성되는 복수의 프로세스 스테이션 중 하나와 프로세싱 라인을 따르는 미리결정된 위치 사이의 거리에 대응하는 길이를 갖도록 구성되고, 각각의 레지스터는 레지스터에 결합된 입력 포트에 의해 레지스터 내에 등록된 복수의 상태를 추적하도록 구성되고, 인코더 입력부는 프로세싱 라인을 통한 하나 이상의 제품의 이동을 나타내는 이동 신호를 수신하도록 그리고 이동 신호에 기초하여 복수의 레지스터 각각에 등록된 복수의 상태를 시프트하도록 구성되는, 디바이스에 관한 것이다.

다른 예로서, 본 발명은 방법으로서, 제품 추적 상태 회로 내에 제공된 복수의 레지스터의 별개의 레지스터를, 프로세싱 라인을 따라 상이한 위치에 제공된 복수의 프로세스 스테이션 중 주어진 그리고 상이한 하나에 할당하는 단계; 캘리브레이션 제품을 프로세싱 라인을 통해 이동시키고, 캘리브레이션 제품이 각각의 프로세스 스테이션에 도착할 때 각각의 프로세스 스테이션에서 제품 존재 신호를 생성하는 단계; 제품 상태 동기화 디바이스에서, 캘리브레이션 제품이 프로세스 스테이션 각각에 도착했음을 나타내는 제품 존재 신호 각각을 수신하는 단계; 제품 상태 동기화 디바이스에서, 복수의 프로세스 스테이션 각각으로부터 프로세싱 라인을 따라 미리결정된 위치로 캘리브레이션 제품을 이동시키는 것과 연관된 다수의 인코더 펄스를 추적하는 단계; 별개의 레지스터 각각에 대해, 별개의 레지스터에 할당된 프로세스 스테이션으로부터 미리결정된 위치로의 캘리브레이션 제품의 이동을 추적하는 것과 연관된 인코더 펄스의 개수에 기초하여 별개의 레지스터에 대한 레지스터 길이를 설정하는 단계를 포함하는, 방법에 관한 것이다.

추가 예로서, 본 발명은 방법으로서, 제품 추적 상태 회로 내에 제공된 복수의 레지스터의 별개의 레지스터를, 프로세싱 라인을 따라 상이한 위치에 제공된 복수의 프로세스 스테이션 중 주어진 그리고 상이한 하나에 할당하는 단계; 캘리브레이션 제품을 프로세싱 라인을 통해 이동시키고, 캘리브레이션 제품이 각각의 프로세스 스테이션에 도착할 때 각각의 프로세스 스테이션에서 제품 존재 신호를 생성하는 단계; 제품 상태 동기화 디바이스에서, 캘리브레이션 제품이 프로세스 스테이션 각각에 도착했음을 나타내는 제품 존재 신호 각각을 수신하는 단계; 제품 상태 동기화 디바이스에서, 복수의 프로세스 스테이션 각각으로부터 프로세싱 라인을 따라 미리결정된 위치로 캘리브레이션 제품을 이동시키는 것과 연관된 다수의 인코더 펄스를 추적하는 단계; 별개의 레지스터 각각에 대해, 별개의 레지스터에 할당된 프로세스 스테이션으로부터 미리결정된 위치로의 캘리브레이션 제품의 이동을 추적하는 것과 연관된 인코더 펄스의 개수에 기초하여 별개의 레지스터에 대한 레지스터 길이를 설정하는 단계를 포함하는, 방법에 관한 것이다.

추가 예로서, 본 발명은 시스템으로서, 프로세싱 라인을 따라 하나 이상의 상이한 위치에 위치된 복수의 프로세스 스테이션을 갖는 프로세싱 라인 - 프로세싱 라인은 프로세싱 라인을 통해 하나 이상의 제품을 이동시키도록 그리고 복수의 프로세스 스테이션에서 하나 이상의 제품의 프로세싱을 제공하도록 구성되고, 각각의 스테이션은 프로세스 스테이션에 의해 프로세싱되는 하나 이상의 제품 중 하나의 제품에 할당된 상태를 나타내는 출력 신호를 제공하도록 구성됨 -; 및 복수의 입력 포트 및 인코더 입력부를 포함하는 제품 상태 동기화 디바이스 - 입력 포트 각각은 복수의 프로세스 스테이션 중 하나에 그리고 복수의 레지스터 중 하나에 결합되고, 그 입력 포트에 결합된 프로세스 스테이션에 의해 제품 프로세스에 할당된 상태를 나타내는 신호를 수신하도록 그리고 제품에 할당된 상태를 입력 포트에 결합된 레지스터에 등록하도록 구성됨 - 를 포함하고, 복수의 프로세스 스테이션 각각은 프로세싱 라인을 따라 미리결정된 위치로부터 상이한 거리에 위치되고, 프로세싱 라인을 통해 이동하는 하나 이상의 제품을 비동기식으로 프로세싱하도록 구성되고, 복수의 레지스터 각각은 복수의 입력 포트 중 상이한 하나에 결합되고 레지스터 길이를 갖고, 각각의 레지스터에 대한 레지스터 길이는 그 레지스터에 결합된 입력 포트에 결합되는 복수의 프로세스 스테이션 중 하나와 프로세싱 라인을 따르는 미리결정된 위치 사이의 거리에 대응하는 비트 길이를 갖도록 구성되고, 각각의 레지스터는 레지스터에 결합된 입력 포트에 의해 레지스터 내에 등록된 복수의 상태를 추적하도록 구성되고, 인코더 입력부는 프로세싱 라인을 통한 하나 이상의 제품의 이동을 나타내는 이동 신호를 수신하도록 그리고 이동 신호에 기초하여 복수의 레지스터 각각에 저장된 복수의 상태를 시프트하도록 구성되는, 시스템에 관한 것이다.

본 발명의 하나 이상의 예의 상세 사항이 첨부 도면 및 아래의 설명에 기재된다. 본 발명의 다른 특징, 목적 및 이점은 설명 및 도면으로부터, 그리고 청구범위로부터 명백할 것이다.
도 1은 본 발명에서 설명되는 하나 이상의 예에 따라 다수의 프로세스 스테이션의 동기화를 위한 제품 상태 동기화 디바이스가 도시된 예시적인 제조 환경을 도시하는 블록 다이어그램이다.
도 2는 본 발명에서 설명되는 하나 이상의 예에 따른, 다수의 프로세스 스테이션의 동기화를 위한 예시적인 프로세싱 라인의 측면도를 제공하는 블록 다이어그램이다.
도 3은 본 발명에서 설명되는 하나 이상의 예에 따른 제품 상태 추적을 제공하는 데 이용되는 하나 이상의 신호의 실례를 제공하는 타이밍 다이어그램이다.
도 4는 본 발명에서 설명되는 하나 이상의 예에 따른 다수의 프로세스 스테이션에 의해 제공되는 상태를 추적하기 위한 데이터 동기화 회로를 포함하는 기능 블록의 실례를 제공하는 블록 다이어그램이다.
도 5a는 본 발명에서 설명되는 하나 이상의 예에 따른 제품 상태 동기화 디바이스에 대한 후방 패널 및 복수의 연결부를 도시하는 레이아웃 다이어그램이다.
도 5b는 본 발명에서 설명되는 하나 이상의 예에 따른 제품 상태 동기화 디바이스를 위한 전방 패널을 도시하는 레이아웃 다이어그램이다.
도 6은 본 발명에서 설명되는 다양한 기술에 따른 하나 이상의 예시적인 방법을 도시하는 흐름도이다.
도 7은 본 발명에서 설명되는 다양한 기술에 따른 하나 이상의 예시적인 방법을 도시하는 흐름도이다.
본 명세서에 제공된 도면 및 설명은 본 발명의 방법, 디바이스, 및 시스템의 다양한 예를 도시하고 설명한다. 그러나, 본 발명의 방법, 디바이스, 및 시스템은 본 명세서에 도시되고 설명되는 바와 같은 구체적인 예에 제한되지 않고, 당업자에 의해 이해되는 바와 같이, 본 발명의 방법, 디바이스 및 시스템의 다른 예 및 변형예가 본 출원의 범주 내에 있는 것으로 고려된다.

도 1은 본 발명에서 설명되는 하나 이상의 예에 따른 다수의 프로세스 스테이션으로부터의 검사 결과들의 동기화 및 시간적 정렬을 위해 제품 상태 동기화 디바이스(20)가 배치된 예시적인 제조 환경(2)을 도시하는 블록 다이어그램이다. 예시적인 제조 환경(2)에서, 웨브 롤(web roll)(6A 내지 6N)은 하나 이상의 웨브 제조 플랜트(4A 내지 4N)에서 제조되고, 프로세싱 라인(7A 내지 7N)을 통해 프로세싱된다. 각각의 프로세싱 라인(7A 내지 7N)은 제품 상태 동기화 디바이스(20A 내지 20N)를 각각 포함하며, 이러한 디바이스는 웨브 롤(6A 내지 6N)에 의해 제공되는 제품(예컨대, 영역 또는 별개의 부품)에 할당된 상태 또는 상태들을 추적하고 시간적으로 정렬시킨다.

도 1의 예에서, 웨브 제조 플랜트(4A 내지 4N)는 웨브 롤(6A 내지 6N)의 형태로 웨브 재료를 생산 및 수송하는 제조 장소를 나타낸다. 웨브 제조 플랜트(4A 내지 4N)는 지리적으로 흩어져 있을 수 있다. 제조된 웨브 재료는 하나의 방향으로 고정된 치수를 갖고 직교 방향으로 소정의 또는 부정의 길이를 갖는 임의의 시트형 재료를 포함할 수 있다. 웨브 재료의 예는 금속, 종이, 직물(woven), 부직물(non-woven), 유리, 중합체 필름, 연성 회로 또는 이들의 조합을 포함하지만, 이에 제한되지 않는다. 금속은 강철 또는 알루미늄과 같은 재료를 포함할 수 있다. 직물은 일반적으로 다양한 천(fabric)을 포함한다. 부직물은 종이, 필터 매체, 또는 절연 재료와 같은 재료를 포함한다. 필름은 예를 들어 라미네이트 및 코팅된 필름을 비롯한 투명 및 불투명 중합체 필름을 포함한다. 본 명세서에 사용될 때, 용어 "필름"은, 복합 웨브 재료를 형성하는 상이한 재료들의 다수의 층을 포함하는 웨브 재료, 재료에 적용되는 하나 이상의 코팅 또는 웨브 재료와 함께 위치되는 코팅을 갖는 재료, 또는 웨브 재료를 형성하는 재료의 단일 층을 포함하는 층을 포함하는, 임의의 웨브 재료에 광범위하게 적용된다.

많은 응용에서, 웨브 롤(6A 내지 6N)의 웨브 재료는 적용된 코팅을 가질 수 있는데, 코팅은 일반적으로 베이스 웨브 재료의 노출된 표면에 적용된다. 코팅의 예는 접착제, 광학 밀도 코팅, 저 점착력 배면 코팅, 금속화된 코팅, 광학 활성 코팅, 전기 전도성 또는 비전도성 코팅, 또는 이들의 조합을 포함한다. 코팅은 웨브 재료의 적어도 일부분에 적용될 수 있거나, 베이스 웨브 재료의 표면을 완전히 덮을 수 있다. 또한, 웨브 재료는 패턴화되거나 비패턴화될 수 있다.

웨브 롤(6A 내지 6N)은 프로세스 스테이션(8A 내지 8N)을 포함하는 하나 이상의 프로세싱 라인(7A 내지 7N)으로 운송되며, 이러한 스테이션은 웨브 제조 플랜트(4A 내지 4N) 내에 공동-위치될 수 있거나 상이한 영역 또는 지역 내에 지리적으로 분포될 수 있다. 프로세스 스테이션(8A 내지 8N)은 일부 예에서 웨브 롤(6A 내지 6N)의 각각을 구비하는 개별 제품을 검사하거나, 일부 예에서 롤의 섹션을 검사하거나, 다른 예에서 롤을 전체적으로 검사한다. 구체적으로, 각각의 프로세싱 라인(7A 내지 7N)은 프로세싱 라인을 따라 각각 물리적으로 위치된 하나 또는 복수의 프로세스 스테이션(8A 내지 8N)을 포함하고, 웨브 롤의 웨브 재료를 프로세싱 라인을 통해 물리적으로 이송하여 웨브 재료가 제공된 제품이 그 특정 프로세싱 라인을 따라 위치된 하나 이상의 프로세스 스테이션(8A 내지 8N)에 의해 검사될 수 있게 하는 하나 이상의 메커니즘(도 1에 도시되지 않음)을 포함한다.

다양한 예에서, 비록 프로세싱 라인(7A 내지 7N)의 예가 프로세싱 라인(7A 내지 7N) 중 임의의 주어진 하나에 대해, 프로세싱 라인(7A 내지 7N) 중 임의의 다른 하나에 의해 제공되는 바와 동일한 배열 및/또는 동일한 유형의 프로세스 스테이션을 갖는 것으로 제한되지 않으나, 프로세싱 라인(7A 내지 7N) 중 하나 이상은 각각 프로세싱 라인(7A 내지 7N) 중 다른 하나에 대해서 동일한 세트의 그리고/또는 동일한 유형의 프로세스 스테이션(8A 내지 8N)을 각각 포함할 수 있다. 예시적인 제조 환경(2)에서의 프로세싱 라인의 실례가 예시로서 추가로 설명된다. 이러한 예시적인 예에서, 웨브 롤(6A)은 프로세싱 라인(7A)의 프로세스 스테이션(8A)에 제공된다. 프로세싱 라인(7A)은 (예를 들어 도 2에 도시된 프로세싱 라인(50)에 의해 추가로 예시되는 바와 같이) 프로세싱 라인(7A)을 따라 상이한 위치들에 위치되는 복수의 프로세스 스테이션(8A)을 포함한다.

도 1에 도시된 바와 같이, 프로세스 스테이션(8A)은 한 세트의 신호 라인(21A)들을 통해 제품 상태 동기화 디바이스(20A)에 통신 결합된다. 웨브 롤(6A)로부터의 제품이 프로세싱 라인(7A)을 통해 이동함에 따라, 프로세스 스테이션(8A)은 제품에 대해 하나 이상의 검사를 수행하고, 제품의 검사를 수행하는 각각의 프로세스 스테이션은 그 제품의 검사에 기초하여 제품에 상태를 할당한다. 프로세스 스테이션(8A)은, 검사된 제품 각각과 관련된 상태 정보를 포함하는 신호를 각각 신호 라인(21A)을 통해 제품 상태 동기화 디바이스(20A)에 제공하도록 구성된다. 제품 상태 동기화 디바이스(20A)는 각각의 제품에 할당된 상태를 추적하도록, 그리고 복수의 제품에 대해서, 제품이 프로세싱 라인(7A)을 통해 이동될 때, 제품의 최종 처분에 대한 신호를 제시간에 시간적으로 정렬하도록 구성된다.

예를 들어, 프로세싱 라인(7A)을 따른 일부 지점에서, 웨브 롤(6A)에 포함된 제품이 이후에, 일부 예에서 한 번에 하나씩, 불합격 스테이션(10A)에 도착한다. 제품이 불합격 스테이션(10A)에 도착할 때, 제품 상태 동기화 디바이스(20A)는 제품에 대한 최종 상태를 나타내는 상태 신호(23A)를 제공하도록 구성된다. 이러한 최종 상태는, 제품이 프로세스 스테이션(8A)을 통해 이동됨에 따라 제품의 검사를 수행한 프로세스 스테이션(8A)의 각각 및/또는 임의의 것에 의해 그 제품에 이전에 할당된 상태에 기초한다. 최종 상태는, 예를 들어, 불합격 스테이션(10A)에 제공되는 제품이 화살표(11A)로 나타낸 바와 같이 제품(12A)이 될 수 있는 "양호한" 제품인지 여부를 결정하기 위해 사용될 수 있다. 이어서, 제품이 "양호한" 제품임을 나타내는 최종 상태를 갖는 제품은, 예를 들어 웨브 롤(6A)의 웨브 재료로부터 분리함으로써 준비되어, 고객(14A)에게 운송된다. 대안적으로, 불합격 스테이션(10A)에 도착하는 제품에 대한 상태 신호(23A)에 의해 제공되는 최종 상태는 제품이 "불량" 제품이거나 "불합격" 제품임을 나타낼 수 있다. "불량" 또는 "불합격" 제품인 것으로 표시된 제품은 화살표(13A)에 의해 표시된 바와 같이 방향전환될 수 있고, 불합격된 제품(22A)이 될 수 있다. 일부 경우에, 불합격된 제품(22A)은 일부 방식 또는 태양에서 결함이 있지만, 수리될 수 있는 제품일 수 있고, 일단 수리되면, 파선(15A)에 의해 표시되는 바와 같이, 제조 및 고객(14A)으로의 운송에 적합한 제품(12A)들 중 하나로서 복귀될 수 있다. 다른 경우에, "불량" 또는 "불합격된" 제품은 폐기되거나, 재활용되거나, 또는 일부 예에서 불합격된 제품(22A) 및 불합격된 제품(22A)으로부터 되고자 하는 제품(12A)의 특성에 따라 달리 추가로 방향전환되고/되거나 프로세싱될 수 있다. 다양한 예에서, "양호한" 제품인 것으로 결정되는 제품은 양호한 제품 또는 제품들을 포함하는 웨브 재료 또는 캐리어 웨브의 일부로 유지되고, 웨브 재료 또는 캐리어 웨브의 일부로서 불합격 스테이션(10A) 외부로 이송되며, 여기서 불합격 스테이션(10A)은 또한, 웨브를 추가로 전진시키기 전에, 불합격 스테이션에서 웨브 재료 또는 캐리어 웨브로부터 "불량" 또는 "불합격" 제품을 제거하도록 구성될 수 있다.

본 명세서에서 설명되는 바와 같이, 제품 상태 동기화 디바이스(20A)는 프로세스 스테이션(8A)으로부터 신호(21A)를 수신하도록 구성되는데, 각각의 프로세스 스테이션은 다른 프로세스 스테이션에 대하여 비동기식으로 작동한다. 또한, 제품 상태 동기화 디바이스(20A)는 각각의 주어진 제품에 대해 각각의 프로세스 스테이션(8A)에 의해 할당된 상태를 추적하도록, 그리고 각각의 제품이 각각 불합격 스테이션(10A)에 도착할 때, 제품 각각에 대한 최종 상태를 제공하기 위해 각각의 각자 제품에 대해 이러한 상태를 시간적으로 정렬시키도록 구성된다. 또한, 제품 상태 동기화 디바이스(20A)는 각각의 프로세스 스테이션(8A)이 프로세싱 라인(7A)을 따르는 일부 미리결정된 위치에 대해 위치되는 물리적 거리에 기초하여 신호(21A)의 시간적 정렬을 구성하기 위한 간단하지만 정밀한 사용자 인터페이스 및 다른 메커니즘을 제공한다. 프로세스 스테이션(8A)들 중 하나 이상은 이동되거나, 재구성되거나, 또는 교체될 수 있고, 프로세스 스테이션은 프로세싱 라인(7A)으로부터 추가되거나 제거될 수 있고, 간단한 재구성은, 아래에 추가로 설명되는 바와 같이, 대부분의 예에서, 프로세스 스테이션(8A)에 대한 이러한 변화에 기초하여 프로세싱 라인(7A)을 통해 이동하는 제품 및 이러한 제품에 할당된 상태를 적절히 추적하도록 제품 상태 동기화 디바이스(20A)를 재프로그래밍하도록 요구되는 전부이다.

다양한 예에서, 제품 상태 동기화 디바이스(20A)는 네트워크(5)에 통신 결합되고, 네트워크에 결합된 다른 디바이스와 공유될 수 있는 정보를 네트워크로부터 수신하고/하거나 네트워크에 제공할 수 있다. 예를 들어, 네트워크(5)는 프로세싱 라인(7A)에 웨브 롤(6A) 상에 제공되는 제품의 유형에 관한 정보를 프로세스 스테이션(8A)들 중 하나 이상에 제공할 수 있으며, 따라서 프로세싱 라인(7A)에 의해 프로세싱되는 제품을 검사하는 데 사용되는 시험의 유형 및/또는 구성을 제어할 수 있다. 다양한 예에서, 제품 상태 동기화 디바이스(20A)는 프로세싱 라인(7A)에 의해 프로세싱되는 제품에서 검출된 불합격품의 개수 및/또는 유형과 같은 그러나 이에 제한되지 않는 통계 정보를 네트워크에 제공하도록 구성될 수 있다. 그러나, 다양한 예에서, 제품 상태 동기화 디바이스(20A)는 도 1에 도시된 네트워크(5)와 같은 네트워크에 결합된 상태로 또는 결합되지 않은 상태로 본 명세서에 설명되는 바와 같이 제품 상태 추적 특징부들을 제공할 수 있다.

다양한 예에서, 하나 이상의 추가 프로세싱 라인(7B 내지 7N)이 예시적인 제조 환경(2)에 포함될 수 있다. 프로세싱 라인(7B 내지 7N) 중 다양한 라인이, 프로세싱 라인(7A)에 의해 프로세싱되는 것과 동일한 유형의 웨브 롤(6B 내지 6N)을 각각 프로세싱할 수 있지만, 제조 환경(2)의 예가 이렇게 제한되지는 않는다. 다양한 예에서, 프로세싱 라인(7B 내지 7N) 중 하나 이상은, 동일하거나 상이한 유형 및/또는 배열의 웨브 재료 상에 제공되는 상이한 유형 또는 배열의 제품을 포함하는 웨브 롤(6B 내지 6N)을 각각 수용하도록, 그리고 그 프로세싱 라인에 제공되는 제품 및/또는 웨브 롤에 대해 프로세스 스테이션(8B 내지 8N)을 사용하여 하나 이상의 프로세스를 각각 수행하도록 구성된다. 도 1에 도시된 바와 같이, 각각의 프로세싱 라인(7B 내지 7N)은 제품 상태 동기화 디바이스(20B 내지 20N)를 각각 포함할 수 있으며, 이는 그 특정 프로세싱 라인 상에 위치된 각자의 프로세스 스테이션에 결합되고, 상태 출력 신호(23B 내지 23N)를 불합격 스테이션(10B 내지 10N)에 각각 제공하여, 그 프로세싱 라인에 의해 프로세싱된 제품이 제품(12B 내지 12N)으로 되어 고객(14B 내지 14N)에게 운송되는 것을 허용하거나, 또는 불합격된 제품(22B 내지 22N)이 된다. 프로세싱 라인(7A)과 관련하여 전술된 바와 같이, 불합격된 제품(22B 내지 22N)은 각각, 도 1에서 파선 화살표(15N)의 예시적인 묘사에 의해 나타낸 바와 같이, 수리되어 제품(12B 내지 12N)이 될 수 있다. 프로세싱 라인 및 제품 상태 동기화 디바이스의 시스템, 디바이스, 및 기술의 추가 예가 본 발명과 함께 제공되는 추가 도면, 예, 및 추가 설명과 관련하여 후술된다.

도 2는 본 발명에서 설명된 하나 이상의 예에 따른 다수의 프로세스 스테이션의 동기화를 위한 예시적인 프로세싱 라인(50)의 측면도를 제공하는 블록 다이어그램이다. 다양한 예에서, 프로세싱 라인(50)은 도 1의 프로세싱 라인(7A 내지 7N) 중 임의의 것일 수 있지만, 프로세싱 라인(50)의 예는 도 1에 도시된 바와 같은 프로세싱 라인(7A 내지 7N)에 제한되지 않는다. 도 2에 도시된 바와 같이, 프로세싱 라인(50)은 화살표(54)에 의해 표시된 방향으로 프로세싱 라인(50)을 통해 하나 이상의 제품(56)을 이동시키도록 구성된 메커니즘(52)을 포함한다. 다양한 예에서, 메커니즘(52)은 그 자체가 제품(56)을 포함하는 웨브 재료의 시트이다. 예를 들어, 메커니즘(52)은, 메커니즘(52)을 포함하는 웨브 재료에 부착되거나, 그 웨브 재료 상에 인쇄되거나, 또는 그 웨브 재료 내에 수용된 제품(56)을 갖는 필름 또는 다른 유형의 시트 재료일 수 있다. 다양한 예에서, 제품(56)은 프로세싱 라인(50)을 통해 이송되는 메커니즘(52)을 포함하는 웨브 재료에 의해 프로세싱 라인(50)을 따라 통해 이동된다. 일부 예에서, 메커니즘(52)은 화살표(54)에 의해 표시된 이동 방향과 동일 평면에 있는 실질적으로 수평인 방향으로 웨브 재료를 지지하는 일정 유형의 지지 메커니즘(도 2에 도시되지 않음)을 따라 이송된다. 그러나, 프로세싱 라인(50)의 물리적 배열은 실질적으로 수평인 이동 방향에 제한되지 않는다. 다양한 예에서, 메커니즘(52)은 적어도 웨브 재료의 일부 부분에 대해, 수직 배향으로, 또는 수평 배향 이외의 어떤 각도로 현수되거나 달리 제공되는 웨브 재료를 포함한다. 다양한 예에서, 웨브 재료의 양 면들에 대한 접근이 제공되도록, 프로세싱 라인(50)을 따른 프로세싱(예컨대, 검사)을 위해 제공되는 웨브 재료의 일부분이 제공된다. 이러한 경우에, 광원이 웨브 재료의 제1 면 상에 제공될 수 있고, 하나 이상의 검사 디바이스, 예컨대 머신 비전 카메라는, 광원에 의해 제공되는 광을 수광하고 웨브 재료의 일부로서 제공된 제품(56)의 검사를 제공하기 위해 광원 반대편의 웨브 재료의 면 상에 제공될 수 있으며, 이러한 검사는 광원으로부터 제품(56)을 통해 제공되는 광 투과율에 적어도 부분적으로 기초한다.

다양한 예에서, 메커니즘(52)은 컨베이어 벨트와 같은, 제품(56)에 대한 별개의 요소이고, 제품(56)을 프로세싱 라인(50)을 따라 화살표(54) 방향으로 이동시키도록 구성되며, 여기서 메커니즘(52)은 프로세싱 라인(50)에 의해 프로세싱되고 있는 제품(56)에 의해서 표현되는 실제 제품의 일부는 아니다. 메커니즘(52)이 프로세싱 라인(50)을 통해 제품(56)을 이동시키기 위한 직선 및 레벨 메커니즘인 것으로서 도 2에 도시되어 있지만, 당업자는 메커니즘(52)이, 본 명세서에 개시된 예 및 기술을 사용하여 여전히 작동되는 동안 화살표(54)에 의해 표시된 방향에 대해 기울어지고/지거나, 경사지고/지거나, 좌측 및/또는 우측으로 선회하는 것을 포함할 수 있다는 것을 이해할 것이다.

다양한 예에서, 프로세싱 라인(50)은 인코더 출력 신호(73)를 제공하도록 구성된 인코더(72)를 포함하며, 인코더 출력 신호(73)는 메커니즘(52)의 이동 거리를 나타낸다. 다양한 예에서, 인코더(72)는 메커니즘(52)의 이동이 인코더(72)의 일부의 회전과 같은 이동을 제공하도록 메커니즘(52)에 기계적으로 결합되며, 인코더(72)는 인코더의 회전을 메커니즘(52)의 이동을 나타내는 인코더 출력 신호(73)로 변환하도록 구성된다. 다른 예에서, 인코더(72)는 메커니즘(52) 상에 위치되거나(예를 들어, 인쇄되거나) 그 내에 포함된 하나 이상의 특징부(도 2에 도시되지 않음)에 광학적으로 또는 전자기적으로 결합되도록 구성되어, 인코더(72)를 지나가는 메커니즘(52)의 특징부(들)의 이동이 인코더(72)로 하여금 메커니즘(52)의 이동을 나타내는 인코더 출력 신호(73)를 생성하게 한다. 다양한 예에서, 인코더 출력 신호(73)는 일련의 인코더 펄스(일부 예에서, 전기 전압 레벨의 변동을 포함하는 펄스(예컨대, 전기 펄스))를 포함하는 전기 신호이며, 인코더 펄스의 개수는 대체적으로 화살표(54)에 의해 표시된 방향으로의 메커니즘(52)의 이동 거리에 대응한다. 일부 예에서, 인코더 펄스는 화살표(54)에 의해 표시된 방향으로의 메커니즘(52)의 이동을 나타낼 수 있고, 또한 화살표(54)에 의해 표시된 방향과 반대인 방향으로의 메커니즘(52)의 임의의 이동을 나타낼 수 있다. 인코더 출력 신호(73)를 제공하기 위한 많은 상이한 디바이스, 기술, 및 디바이스와 기술의 조합이 가능하고, 프로세싱 라인(50)의 예 및 본 명세서에 개시된 다른 예 및 이의 등가물과 함께 사용하기 위해 고려된다. 따라서, 본 명세서에 사용되는 바와 같이 용어 "인코더"는, 제품의 이동 및/또는 프로세싱 라인을 통해 제품을 이동시키는 데 사용되는 메커니즘의 이동을 검출하기 위해서, 그리고 이러한 이동을 나타내는 출력을 제공하기 위해서 채용될 수 있는 임의의 디바이스(들), 시스템(들), 및/또는 기술(들)을 포함하며, 제품 및/또는 메커니즘의 이동을 검출하기 위한 임의의 특정 유형의 디바이스, 또는 임의의 특정 기술에 제한되지 않는다. 이는, 예를 들어 서보 또는 스테퍼 모터에 의해 제공되는 회전을 추적하는 것과 연관되는 전기 인코더의 "고전적인" 정의에 제한되지 않는 것을 포함한다. 또한, 어구 "인코더 출력 신호"의 사용은 임의의 특정 유형의 신호에 제한되지 않으며, 임의의 유형의 신호, 예컨대 전기 신호, 광학 신호 또는 기계적 신호를 포함할 수 있으며, 이는 제품의 이동 및/또는 프로세스 라인을 통해 제품을 이동시키기 위해서 사용되는 메커니즘의 이동을 나타낼 것이다.

프로세싱 라인(50)은 스테이션 #1(60) 내지 스테이션 # N(64)에 의해 도시된 복수의 프로세스 스테이션을 포함한다. 프로세싱 라인(50)에 포함될 수 있는 프로세스 스테이션의 개수는 프로세스 스테이션의 임의의 특정 개수로 제한되지 않는다. 복수의 프로세스 스테이션을 갖는 것으로 도시되어 있지만, 프로세싱 라인(50)의 예들은 스테이션 #1(60)과 같은 그러나 이에 제한되지 않는 단일의 그리고 오직 하나의 프로세스 스테이션을 포함할 수 있다. 도시된 바와 같이, 각각의 프로세스 스테이션은 프로세싱 라인(50)을 따르는 위치에 위치된다. 메커니즘(52)의 동일 면의 상에 (예컨대, "위에") 있는 것으로 도시되지만, 프로세스 스테이션의 일부 또는 모든 부분의 실제 위치는 메커니즘(52)에 대해 다른 위치에, 예를 들어 메커니즘(52)의 측면에 위치될 수 있거나, 프로세스 스테이션의 영역에서 메커니즘(52)에 의해 한정되는 평면에 수직인 선에 대해 소정 각도로 위치될 수 있다. 도 2에 도시된 바와 같이, 제품(56)은 특정 프로세스 스테이션과 연관된 프로세싱 구역에 또는 그 내에 위치되도록 작동가능하다. 예를 들어, 프로세싱 구역(56A)은 프로세싱 라인(50)의 영역과 연관되며, 여기서 프로세싱 구역(56A) 내에 제공되는 제품 또는 제품들(56)은 스테이션 #1(60)에 의해 제공되는 하나 이상의 프로세스(61)에 의해 프로세싱될 수 있다. 다른 예에서, 프로세싱 구역(56N)은 프로세싱 라인(50)의 영역과 연관되며, 여기서 프로세싱 구역(56N) 내에 제공되는 제품 또는 제품들(56)은 프로세스 스테이션 #N(64)에 의해 제공되는 하나 이상의 프로세스(65)에 의해 프로세싱될 수 있다.

프로세스 스테이션(60, 64) 중 어느 하나에서 제공되는 프로세스(61, 65)는 임의의 특정 유형의 프로세싱에 제한되지 않는다. 일부 경우에, 프로세스 스테이션(60, 64)에 의해 제공되는 프로세스(61, 65)는 프로세싱되는 제품(56)의 물리적 특징(들)을 물리적으로 변환하거나 달리 변경하는 일부 유형의 프로세싱을 포함한다. 예를 들어, 프로세싱은 프로세스 스테이션에 제공되는 제품 상으로의 커버의 배치와 같은 피스(piece)의 추가를 포함할 수 있다. 다른 예에서, 환경 자극, 예컨대, 가열, 에칭 또는 가열하기 위한 레이저의 적용, 또는 누출 시험과 통합된 압력의 적용이 프로세스 스테이션들 중 주어진 하나에 제공된 제품에 적용될 수 있다. 다른 예에서, 프로세스 스테이션들 중 주어진 하나에 제공된 제품 또는 제품들을 함께 체결하는 것과 같은 기계적 조립이, 예를 들어 자동화된 나사 구동 장비를 사용하여 제품을 체결하기 위해 나사를 구동하는 형태로 제공될 수 있다. 일부 예에서, 제품의 프로세싱은 제품 자체의 물리적 변환을 수반하지 않을 수 있지만, 제품을 뒤집는 것, 또는 프로세싱 라인(50)을 통한 제품(56)의 이동 방향(대체적으로 화살표(54)에 의해 표시됨)에 대해, 예를 들어, 90도, 또는 일부 다른 회전 배향으로 제품을 회전시키는 것과 같은 제품의 물리적 재배향을 포함할 수 있다.

다양한 예에서, 프로세스 스테이션에 의해 제공되는 프로세스(61, 65)는 프로세싱 구역(56A, 56N)에 제공된 제품 또는 제품들(56)의 검사를 수행하는 것을 포함한다. 다양한 예에서, 제품 또는 제품들(56)의 검사는, 하나 이상의 머신 비전 카메라, 또는 제품 또는 제품들(56)의 시각적 검사를 수행하도록 작동가능한 임의의 유형 또는 유형들의 카메라에 의해서 수행해지는 제품 또는 제품들(56)의 시각적 검사를 포함한다. 프로세싱 라인(50)을 따라 위치되는 프로세스 스테이션들 중 임의의 주어진 하나에 의해 수행되는 검사(들)의 유형 또는 유형들은 임의의 특정 유형의 검사에 제한되지 않는다. 다양한 예에서, 검사는, 예를 들어 시험 프로브에 의해, 또는 카메라들에 의해 수행될 수 있는 제품 또는 제품들의 시각적 검사에 의해 수행되는 물리적 시험에 기초한, 주어진 프로세스 스테이션에 제공되는 제품 또는 제품들(56)의 적절한 조립의 물리적 또는 시각적 검증, 예를 들어, 커버가 주어진 프로세스 스테이션에 제공된 제품 또는 제품들 상에 배치되었다는 검증을 포함한다. 프로세스(61, 65)의 일부로서 포함될 수 있는 다른 형태의 시각적 검사는, 제품 또는 제품들 상에 제공된 색상에 대한 측정된 값의 미리결정된 범위의 부합, 또는 예를 들어 위치 및/또는 형상에 대한 인쇄된 패턴 또는 형상, 및/또는 검사되는 제품 또는 제품들에 제공된 색상의 부합에 대한 제품 또는 제품들의 측정을 포함한다. 다양한 예에서, 제품 또는 제품들(56)의 검사는, 표면 변형 및/또는 내부 결함, 예를 들어 검사되는 제품 또는 제품들을 생성하기 위해 궁극적으로 필름으로부터 전환되는 제품에 원하지 않는 결함을 생성하는 기포 또는 다른 결함에 대한, 투명 또는 반투명 필름을 포함하지만 이에 제한되지 않는 필름으로부터 형성된 제품 또는 제품들의 검사를 포함한다. 다양한 예에서, 검사되는 제품 또는 제품들(56)은, 웨브 재료가 구비되는 별개의 제품과는 대조적으로, 프로세스 스테이션 또는 스테이션들에 웨브 재료로서 제공되는 필름 자체를 포함한다.

프로세싱 라인(50)을 따라 위치된 프로세스 스테이션에 의해 수행되는 프로세스(61, 65)의 유형에 상관없이, 각각의 프로세스 스테이션은 프로세스 스테이션으로부터 프로세스 스테이션 출력 신호를 제공하도록 구성될 수 있다. 다양한 예에서, 주어진 프로세스 스테이션은, 그 프로세스 스테이션에 의해 이전에 프로세싱되지 않은 제품 또는 제품들(56)이 그 프로세스 스테이션과 연관된 프로세싱 구역에 도착할 때 "부품 존재" 신호를 제공하도록 구성된다. 또한, 주어진 프로세스 스테이션이 그 프로세스 스테이션과 연관된 프로세싱 구역에 도착한 제품 또는 제품들에 대한 프로세싱을 수행할 때, 프로세스 스테이션은 제품 또는 제품들을 프로세싱하도록 그리고 프로세싱의 결과 또는 결과들에 기초하여 제품 또는 제품들에 상태를 할당하도록 구성된다. 프로세스 스테이션은 또한, 일단 제품 또는 제품들의 프로세싱이 완료되면, 제품 또는 제품들에 할당된 상태를 나타내는 출력 신호를 제공하도록 구성된다.

일부 예에서, 프로세스(61 및/또는 65)는, 제품을 물리적으로 변환하고/하거나 메커니즘(52)에 대한 제품의 배향을 변화시키거나, 제품의 검사를 수행하거나 또는 이들의 임의의 조합을 수행하는, 특정 제품에 대한 작업을 수행하는 것과 같은, 별개의 작업을 나타낸다. 일부 경우에, 이러한 프로세스는, 프로세스(61, 65) 중 하나 이상이 수행되고 있는 동안, 제품이 정지될 (예컨대, 프로세싱 구역을 통해 이동되지 않을) 것을 요구한다. 다른 예에서, 예를 들어 프로세스가 검사를 수반하는 일부 경우에, 제품은, 검사가 프로세스 스테이션에 의해 수행되고 있는 동안, 그 프로세스 스테이션의 프로세싱 구역을 통해 계속 이동할 수 있다. 다른 예에서, 프로세싱(61 및/또는 65)은 분리되지 않은, 예를 들어 주어진 제품에 제공되지 않고, 대신에 프로세스 스테이션의 프로세싱 구역에서 제공되는 일정 섹션 또는 길이의 웨브 재료를 수반하는 프로세싱을 포함할 수 있다. 예를 들어, 프로세싱 라인(50)을 통해서 이동되고 있는 웨브 재료가 다양한 구간에서 정지될 수 있고, 웨브 재료의 그 부분이 웨브 재료의 추가 프로세싱에서 일부 지점에서 개별 제품인 것으로 지정되는지 여부에 관계없이, 웨브 재료의 그 부분에서 검사가 수행될 수 있다. 그러한 경우에 웨브 재료의 검사는 웨브 재료가 제공된 개별 제품(56)에 관한 것이 아니라, 대신에 필름 또는 웨브와 같은 주어진 제품의 연속체를 검사하도록 구성되며, 이러한 연속체는 화살표(54)의 방향으로 프로세싱 라인(50)을 따라 통해 연속적으로 이동되고, 필름 또는 웨브의 전체를 따라 검사될 수 있거나, 필름 또는 웨브를 따라 하나 이상의 구간에서 검사될 수 있다.

도 2에 도시된 바와 같이, 프로세스 스테이션(60, 64) 각각은 제품 상태 동기화 디바이스(70)에 통신 결합된다. 또한, 인코더 출력 신호(73)는 제품 상태 동기화 디바이스(70)에 통신 결합된다. 본 명세서에 사용되는 바와 같이, "통신 결합된"은 프로세스 스테이션(60, 64) 및 인코더(72)가 제품 상태 동기화 디바이스(70)에 정보를 제공하게 하도록 작동가능한 임의의 메커니즘 또는 기술을 지칭한다. 다양한 예에서, 제품 상태 동기화 디바이스(70)에 정보를 제공하는 것은, 하나 이상의 전기 신호를 제품 상태 동기화 디바이스(70)에 제공하는 것을 포함한다. 다양한 예에서, 프로세스 스테이션 각각에 의해 제공되는 전기 신호는 "부품 존재" 표시, 및 프로세스 스테이션에 의해 프로세싱된 제품 또는 제품들(56)에 할당된 하나 이상의 상태 표시를 포함한다.

도 2에 도시된 바와 같이, 스테이션 #1(60)은 출력 신호(63)에 의해 제품 상태 동기화 디바이스(70)에 결합되고, 스테이션 #N(64)은 출력 신호(67)에 의해 제품 상태 동기화 디바이스(70)에 결합된다. 다양한 예에서, 출력 신호(63, 67)는 하나 이상의 전기 전도체(예컨대, 전도성 와이어)를 포함하는 케이블 또는 버스에 의해 각자의 프로세스 스테이션과 제품 상태 동기화 디바이스(70) 사이에 결합될 수 있다. 다양한 예에서, 하나 이상의 프로세스 스테이션들 사이의 연결은 적어도 부분적으로 무선 연결부(들)에 의해 제공될 수 있다. 프로세싱 라인(50)을 따르는 임의의 추가 스테이션은, 추가 스테이션(들)으로부터 제품 상태 동기화 디바이스(70)로 출력 신호를 제공하기 위해 유사한 방식으로 제품 상태 동기화 디바이스(70)에 결합될 수 있다.

다양한 예에서, 스테이션 #1(60)에 의해 제공되는 출력 신호(63)는, 제품 또는 제품들이 스테이션 #1(60)의 프로세싱 구역(56A)에 도착할 때 제품 상태 동기화 디바이스(70)에 제공되는 "부품 존재" 신호를 포함한다. 프로세싱 구역(56A)에서의 제품 또는 제품들의 검출은 제품의 검출을 위한 임의의 특정 기술에 제한되지 않는다. 일부 예에서, 프로세싱 구역(56A)에 도착하는 제품 또는 제품들은, 리밋 스위치(limit switch), 근접 센서, 광 센서 어레이, 또는 프로세싱 라인(50)을 통해 이동하여 프로세스 스테이션 #1(60)에 도착하는 제품 또는 제품들이 존재하는 것을 검출할 수 있는 임의의 다른 유형 또는 유형들의 센서(들)(도 2에 도시되지 않음)와 같은 디바이스에 의해 검출된다. 일부 예에서의 이러한 감지 디바이스는, 제품 또는 제품들이 프로세스 스테이션 #1(60)에 도착했다는 표시로서, "제품 존재" 신호, 일부 예에서, 전기 신호 라인 상의 전압 펄스를 생성하여 제품 상태 동기화 디바이스(70)에 제공한다. 다양한 예에서, 프로세싱 구역(56A)에 제품 또는 제품들이 도착한 것의 검출은, 예를 들어 프로세스 구역(56A)에 제품 또는 제품들이 도착한 것을 검출하고 "부품 존재" 신호를, 일부 예에서 전기 신호 라인 상의 전압 펄스로서, 제품 상태 동기화 디바이스(70)에 제공하는 하나 이상의 머신 비전 카메라에 의한 시각적 검사에 의해 수행된다.

일단 제품 또는 제품들이 프로세스 스테이션 #1(60)에 도착하였으면, 프로세스 스테이션 #1(60)은 제품 또는 제품들에 대해 프로세싱(61)을 수행하고, 프로세싱(61)의 결과에 기초하여, 프로세싱된 제품 또는 제품들에 상태를 할당한다. 일부 예에서, 제품에 할당된 상태, 또는 제품에 개별적으로 할당된 상태는, 제품이 "불합격"이거나, 또는 달리, 적어도 제품의 현재 형태로의 제조 및 고객으로의 운송에 적합하지 않은 제품이라는 것을 나타내는 상태이다. 이러한 경우에, 프로세스 스테이션 #1(60)은, 프로세스 스테이션 #1(60)에 의해 제공되는 가장 최근의 "부품 존재" 신호와 연관된 제품 또는 제품들에 대한 "불합격" 상태를 나타내는 상태 신호를 제품 상태 동기화 디바이스(70)에 제공하도록 구성된다.

일부 예에서, 제품에 할당된 상태는, 제품이 어떻게 또는 어떤 응용에 그리고/또는 어떻게 또는 어떤 고객을 위해서 사용하기가 적합한지를 나타내는 등급, 예를 들어 A, B, 또는 C의 등급일 수 있다. 예를 들어, 일부 예에서 컴퓨터 모니터 또는 모바일 디바이스의 디스플레이와 같은 디스플레이를 위한 커버 필름으로서 사용하도록 설계된 필름과 같은 제품은 등급 A 표준을 충족시켜야 하며, 여기서 더 낮은 등급, 예를 들어, 등급 B 또는 C가 할당된 제품은, 디바이스에 관련된 임의의 시각적으로 연관된 기능을 제공하지 않는 디바이스의 내부 표면에 적용된 보호 필름과 같은 다른 응용에 여전히 사용가능할 수 있다. 이러한 예에서, 프로세스 스테이션은 프로세싱된 제품 또는 제품들(56)과 연관된 등급을 나타내는 신호를 제공하도록 구성된다. 일부 예에서, 등급은, 프로세스 스테이션에 의해 가장 최근에 프로세싱된 제품 또는 제품들(56)에 할당된 등급을 나타내는 단일 값으로서 또는 다중-비트 바이너리 값으로서 제품 상태 동기화 디바이스(70)에 전달될 수 있다.

프로세스 스테이션 #1(60)에 대해 전술된 것과 유사한 방식으로, 프로세스 스테이션 #N(64)은, 제품 또는 제품들이 프로세스 스테이션 #N(64)의 프로세싱 구역(56N)에 도착할 때 출력 신호(67)의 일부로서 "부품 존재" 신호를 제공하도록 구성된다. 제품 또는 제품들이 프로세싱 구역(56N)에 도착하였을 때, 프로세스 스테이션 #N(64)은 프로세싱 구역(56N)에 존재하는 제품 또는 제품들에 대해 프로세스(65)를 수행하도록 그리고 프로세스(65)의 결과에 기초하여 제품 또는 제품들에 상태를 할당하도록 구성된다. 또한, 프로세스 스테이션 #N(64)은, 프로세스 스테이션 #N(64)에 의해 제공되는 가장 최근의 "부품 존재" 신호와 연관된 제품 또는 제품들(56)에 할당된 상태를 나타내는 신호를 출력 신호(67)의 일부로서 제품 상태 동기화 디바이스(70)에 제공하도록 구성된다. 임의의 추가 프로세스 스테이션이 프로세싱 라인(50)을 따라 제공되면, 이러한 프로세스 스테이션 각각은, 제품 또는 제품들(56)이 이러한 프로세스 스테이션과 연관된 프로세싱 구역(들)에 각각 도착함에 따라 "부품 존재" 신호를 제공하도록, 그리고 제품 또는 제품들이 이러한 추가 스테이션(들)에 의해 프로세싱됨에 따라 제품 또는 제품들(56)에 할당된 상태(들)를 나타내는 추가 출력 신호(들)를 제공하도록 구성될 수 있다.

도 2에 도시된 바와 같이, 제품 상태 동기화 디바이스(70)는 데이터 동기화 회로(74)를 포함한다. 데이터 동기화 회로(74)는 프로세스 스테이션(60, 64)에 의해 제공되는 출력 신호(63, 67)를 수신하도록, 그리고 인코더(72)에 의해 제공되는 인코더 출력 신호(73)를 수신하도록 구성된다. 데이터 동기화 회로(74)는 "부품 존재" 신호, 및 프로세스 스테이션(60, 64) 중 어느 하나로부터의 "부품 존재" 신호와 연관된 제품(56)에 할당된 상태를 나타내는 신호를 수신하도록, 그리고 프로세스 스테이션에 의해 그 제품에 할당된 그 상태를 등록하도록 구성된다. 일단 제품(56)에 대한 상태가 데이터 동기화 회로(74)에 의해 등록되면, 데이터 동기화 회로(74)는, 제품이 프로세싱 라인(50)을 통해 이동함에 따라 인코더 출력 신호(73)에 기초하여 제품(56)에 대한 그 상태를 추적하도록 추가로 구성된다. 제품이 프로세싱 라인(50)을 통해 이동함에 따라, 추가 프로세스 스테이션(예컨대, 프로세스 스테이션(62, 64))은 제품(56)을 프로세싱하고 제품에 상태 또는 상태들을 할당할 수 있고, 이러한 추가 상태들을 나타내는 출력 신호를 데이터 동기화 회로(74)에 제공할 수 있다. 데이터 동기화 회로(74)는 이러한 추가 상태를 수신하고, 제품(56)에 할당된 이러한 추가 상태를 등록하고, 제품이 프로세싱 라인(50)을 통해 계속 이동할 때, 별도로 그리고 독립적으로 제품(56)에 상태 또는 상태들을 할당한 모든 프로세스 스테이션에 의해 제품(56)에 할당된 상태 각각을 계속해서 추적한다.

일부 시점에, 제품(56)은 프로세싱 라인(50)을 따라 마지막 프로세스 스테이션을 통해 이동하였고, 데이터 동기화 회로(74)는 제품이 프로세싱 라인(50)을 통해 이동됨에 따라 제품(56)에 할당된 상태에 기초하여 제품(56)에 대한 최종 상태를 결정하도록 구성된다. 일부 예에서, 제품(56)은 불합격 스테이션(80)과 같은 미리결정된 위치에 도착하며, 여기서 불합격 스테이션(80)에 제품이 도착한 것이 제품(82)으로서 도시된다. 본 명세서에서 설명되는 바와 같이, 데이터 동기화 회로(74)는, 데이터 동기화 회로(74)에 의해 결정되는 바와 같은 제품(82)에 대한 최종 상태가 각각의 제품이 불합격 스테이션에 도착할 때 적절한 시점에 불합격 스테이션(80)에 제품 상태 출력 신호(77)로서 제공될 수 있도록 상류 프로세스 스테이션(60, 64)으로부터 수신된 상태를 시간적으로 정렬한다. 다양한 예에서, 제품 상태 출력 신호(77)가 제품(82)이 "불량" 또는 "불합격" 제품임을 나타내는 경우, 불합격 스테이션(80)은 제품(82)에 대해 프로세스(81)를 수행하도록 작동가능하여, 일부 예에서, 메커니즘(52)으로부터 제품(84)이 제거되는 것으로 도시된 바와 같이, 제품의 흐름으로부터 제품(82)을 제거하거나 또는 방향전환하여 불합격 스테이션(80) 외부로 이동시킨다. 다양한 예에서, 프로세싱(81)은 제품(82)에 대해 결정된 최종 상태를 나타내는 일부 방식으로 제품(82)을 마킹하는 것, 예를 들어, 제품(82)을 "불량" 또는 "불합격" 제품으로서 마킹하는 것, 또는 제품 상태 출력 신호(77)로서 불합격 스테이션(80)에 제공된 제품(82)에 대한 최종 상태에 기초한 추가 프로세싱을 위해, 전술된 바와 같이 등급 A, 등급 B, 또는 등급 C와 같은 등급을 제품(82)에 마킹하는 것을 포함한다. 다양한 예에서, 제품 상태 출력 신호(77)로서 데이터 동기화 회로(74)에 의해 제공되는 제품(82)에 대한 최종 상태가 제품(82)이 "양호한" 제품인 것을 나타내는 경우, 제품(82)은 고객에게 운송될 제품으로서의 추가 프로세싱 및 제조를 위해, 제품(86)에 의해 도시된 바와 같이, 불합격 스테이션(80) 외부로 이동될 수 있다. 다양한 예에서, 불합격 스테이션 외부로 "양호한" 제품을 이동시키는 것은 제품이 캐리어 웨브의 일부를 유지하는 것, 및 캐리어 웨브를 불합격 스테이션 외부로 전진시킴으로써 제품을 불합격 스테이션 외부로 이동시키는 것을 포함한다.

일부 예에서 불합격 스테이션(80)은, 불합격 스테이션(80)에 위치되고, 불합격 스테이션에서 제품(예컨대, 제품(82))의 존재를 검출하도록 그리고 불합격 스테이션에서의 제품의 존재 또는 부재를 나타내는 제품 검출 신호(75)를 제공하도록 구성된 제품 검출 센서(76)를 포함한다. 다양한 예에서, 제품 검출 신호(75)는, 제품 검출 센서(76)가 불합격 스테이션(80)에 제품이 존재하는 것을 검출할 때 제품 검출 신호(75)로서 제공되는 전기 신호, 예를 들어 전압 레벨의 변화 또는 전압 펄스이다. 도 2에 도시된 바와 같이, 데이터 동기화 회로(74)는 제품 검출 센서(76)에 의해 제공되는 제품 검출 신호(75)를 수신하도록 구성된다. 다양한 예에서, 데이터 동기화 회로(74)는 프로세싱 라인(50)을 통한 불합격 스테이션(80)으로의 제품(56)의 추적을, 제품(82)이 불합격 스테이션(80)에 존재하는지 또는 존재하지 않는지 여부를 나타내는 제품 검출 신호(75)와 비교한다. 다양한 예에서의 데이터 동기화 회로(74)는, 불합격 스테이션(80)에서, 데이터 동기화 회로(74)에 의해 제공되는 추적에 기초하여, 제품(82)이 예상되지만, 예상되는 제품이 제품 검출 센서(76)에 의해 검출되지 않을 때, 누락 제품 상태가 존재하는 것으로 결정하도록 구성된다. 다양한 예에서, 데이터 동기화 회로(74)는 데이터 동기화 회로(74)가 누락 제품 상태가 존재하는 것으로 결정한 경우 누락 제품 검출 출력부(79)에 알람 출력 신호를 제공한다. 다양한 예에서, 이러한 알람 출력 신호는, 컴퓨터 네트워크(예컨대, 도 1에 도시된 네트워크(5)) 또는 프로그램가능 로직 제어기(예를 들어, "PLC" - 도 2에 도시되지 않음)와 같은 다른 디바이스들(도 2에 도시되지 않음)에 결합되며, 이는 알람을 제공하고/하거나 데이터 동기화 회로(74)에 의해 제공되는 알람 출력 신호의 수신에 기초하여 프로세싱 라인(50)의 작동을 추가로 제어하도록 작동가능하다. 다양한 예에서, 도 2의 데이터 동기화 회로(74)는 도 1에 대해 도시되고 설명된 제품 상태 동기화 디바이스(20A 내지 20N) 중 하나 이상에 통합되지만, 도 2에 도시된 바와 같은 데이터 동기화 회로(74)의 예는 도 1의 제품 상태 동기화 디바이스(20A 내지 20N)의 예에 포함되는 것으로 제한되지 않는다.

도 3은 본 발명에서 설명되는 하나 이상의 예에 따른 제품 상태 추적을 제공하는 데 이용되는 하나 이상의 신호의 실례를 제공하는 타이밍 다이어그램(100)이다. 예시적인 목적을 위해, 도 3의 타이밍 다이어그램(100)은 프로세싱 라인을 따라 위치된 복수의 프로세스 스테이션에 의해 제공되는 신호를 도시하는데, 여기서 별개의 제품이 프로세싱 라인을 통해 이동하고 있고 프로세스 스테이션 각각에서 프로세싱을 위해 한 번에 하나씩 제공된다. 그러나, 프로세싱 라인 및 제품들의 조합의 예, 또는 도 3에 도시된 신호를 생성하기 위해 이러한 제품에 대해 수행되는 프로세스의 유형은, 제품의 이러한 특정 배열, 또는 임의의 특정 유형의 프로세스에 제한되지 않고, 별개의 제품이 프로세스 스테이션에서 한 번에 하나씩 프로세싱되는 것보다는 오히려, 다수의 제품이 동시에 단일 프로세스 스테이션에서 프로세싱되는 것 및/또는 제품이 연속적으로 프로세싱되는 것을 포함할 수 있다. 또한, 도 3에 도시된 바와 같이 신호를 생성하는 것으로 지칭되는 "프로세싱"은 구체적으로 검사 프로세스로서 지칭될 수 있다. 그러나, 도 3에 도시된 신호를 생성하는 프로세스 스테이션에 의해 수행되는 프로세스는 검사 프로세스로 제한되지 않고, 본 발명 전체에 걸쳐 설명되는 프로세스들 중 임의의 것 및 그의 등가물을 포함할 수 있다.

도 3에 도시된 바와 같이, 데이터 동기화 회로(74)는 제1 프로세스 스테이션으로부터 제공될 수 있는 신호를 나타내는 제1 세트의 신호(102), 제2 프로세스 스테이션에 의해 제공될 수 있는 신호를 나타내는 제2 세트의 신호(104), 및 제N 프로세스 스테이션에 의해 제공될 수 있는 신호를 나타내는 제N 세트의 신호(110)를 수신하도록 구성된다. 데이터 동기화 회로(74)는 또한 인코더 출력 신호(112)를 수신하도록 구성된다. 신호(102, 104, 110) 각각은 프로세싱 라인을 따라 상이한 위치에 위치되는 프로세스 스테이션에 의해 제공되는 신호의 세트를 나타낸다. 예를 들어, 도 2에 도시된 바와 같이, 제1 세트의 신호(102)는 제1 프로세스 스테이션(60)에 의해 제공될 수 있고, 제2 세트의 신호(104)는 다른 프로세스 스테이션에 의해 제공될 수 있고, 제N 세트의 신호(110)는 프로세싱 라인(50)을 따라 상이한 위치에 위치된 프로세스 스테이션(64)에 의해 제공될 수 있다. 다시 도 2를 예로서 사용하면, 일부 예에서 도 3에 도시된 인코더 출력 신호(112)는 도 2에 도시된 바와 같이 인코더(72)에 의해 인코더 출력 신호(73)로서 제공된다.

다시 도 3을 참조하면, 인코더 출력 신호(112)는 펄스(112A)의 스트림을 제공하며, 여기서 펄스 및 각각의 펄스들 사이의 간격은, 하나 이상의 제품(예컨대, 도 2에 도시된 하나 이상의 제품(56))을 신호(102, 104, 110)의 세트를 제공하는 프로세스 스테이션의 프로세싱 구역을 통해 이동시키는 (예컨대, 도 2에 도시된 메커니즘(52)과 같은) 메커니즘의 이동을 나타내며, 이러한 이동은 화살표(120)에 의해 그리고 그에 의해 표시된 방향으로 표현된다. 예로서, 인코더 출력 신호(112)의 각각의 인코더 펄스(112A)는, 프로세싱 라인을 통해 제품을 이동시키는 메커니즘이 화살표(120)에 의해 표시된 방향으로 미리정의된 거리, 예를 들어 2.5 센티미터(1 인치) 이동될 때 제공될 것이다. 이러한 예시적인 예를 계속하면, 인코더 출력 신호(112)에 의해 제공되는 10개의 인코더 펄스(112A)의 그룹은 인코더 출력 펄스(112A)를 제공하는 인코더에 결합된 메커니즘의 화살표(120)에 의해 표시된 방향으로 25.4 센티미터(10 인치)의 거리의 이동을 표현할 것이다. (화살표(120)에 의해 표현된 바와 같이) 메커니즘에 의해 이동되는 거리에 기초하여 인코더 펄스(112A)를 제공함으로써, 속도, 속도의 변동, 또는 심지어 메커니즘 이동의 정지 및 시작은 메커니즘의 이동과 연관된 그 개수의 인코더 펄스(112A)의 간격 및 따라서 카운트에 영향을 미치지 않는다. 따라서, 프로세싱 라인을 통한 제품의 이동에 대한 메커니즘에 의해 이송되고 있는 하나 이상의 제품의 이동은 데이터 동기화 회로(74)에 의해 수신된 인코더 펄스(112A)의 카운트에 기초하여 추적될 수 있다. 다른 예에서, 상이한 개수의 인코더 펄스(112A)가 화살표(120)에 의해 표시된 메커니즘의 주어진 이동 거리에 대해 제공될 수 있고, 따라서, 메커니즘의 동일한 양의 이동에 대해 상이한 분해능(resolution)이 제공될 수 있다. 예를 들어, 화살표(120)에 의해 표시된 메커니즘의 2.5 센티미터(1 인치)의 이동당 하나의 인코더 펄스(112A)를 제공하는 대신에, 메커니즘의 이러한 동일한 2.5 센티미터(1 인치)의 이동에 대해 10개의 인코더 펄스가 제공될 수 있으며, 따라서 생성된 각각의 인코더 펄스(112A)에 대해 메커니즘의 2.5 밀리미터(0.1 인치) 이동의 분해능을 제공한다. 메커니즘의 이동 거리에 대한 인코더 펄스(112A)의 분해능은 인코더 펄스를 제공하는 인코더에 의해 구성될 수 있다. 다양한 예에서, 데이터 동기화 회로(74) 내의 레지스터 길이의 설정을 포함하는, 데이터 동기화 회로(74) 내의 설정은 데이터 동기화 회로(74)에 의한 프로세싱 라인을 통한 제품의 적절한 추적을 제공하기 위해 인코더 펄스(112A)의 분해능에 대응하도록 구성된다.

데이터 동기화 회로(74)는 인코더 출력 신호(112)를 수신하도록 그리고 인코더 출력 신호(112)를 각각의 세트의 신호(102, 104, 110)와 동기화하도록 구성되어, 프로세스 스테이션들 중 하나에 의해 프로세싱된 특정 제품에 대한 제품 상태가 제품에 할당되고 데이터 동기화 회로(74)에 제공됨에 따라, 그 제품에 할당된 상태는 저장(등록)되고, 제품이 프로세싱 라인을 통해 진행함에 따라, 데이터 동기화 회로(74) 내에서 추적된다. 제품에 할당된 상태의 추적은 인코더 펄스(112A)에 기초한다. 신호(102, 104, 110)의 각각의 세트는 그 특정 제품이 신호(102, 104, 110)의 세트를 제공하는 프로세스 스테이션을 통해 이동함에 따라 그 동일한 특정 제품에 대한 별개의 상태를 제공할 수 있다. 특정 제품이 마지막 프로세스 스테이션을 통해 이동한 후에, 제품에 대해 결정되고 프로세싱 라인을 통해 추적되는 상태의 연쇄(concatenation)에 기초하여, 제품이 미리결정된 위치에 도착할 때 최종 상태가 제품에 대해서 제공될 수 있다. 제품에 대한 최종 상태는, 제품이 프로세싱 라인 상의 미리결정된 위치에, 예를 들어 데이터 동기화 회로(74)에 신호를 제공하는 마지막 프로세스 스테이션을 따라 또는 그 하류에 위치된 불합격 스테이션에 도착할 때, 출력 상태 신호(116)로서 제공될 수 있다. 주어진 제품에 대해 제공되는 최종 상태 출력 신호(116)에 기초하여, 제품의 추가 프로세싱 및/또는 방향전환이 미리결정된 위치 또는 불합격 스테이션과 연관된 하나 이상의 디바이스(도 3에 도시되지 않음)에 의해 제공될 수 있다.

신호(102)의 세트의 생성과 관련하여, 프로세싱 라인을 따라 위치된 제1 프로세스 스테이션은 제1 프로세스 스테이션과 연관된 프로세싱 구역에 도착하는 제품을 검출하고, 트리거 #1 신호 라인 상에 "부품 존재" 펄스를 생성하고 출력한다. 일련의 펄스(102A, 102B, 102C, 102D, 102E, 102F)는 제1 프로세스 스테이션에 도착하는 일련의 제품에 응답하여 제공되는 일련의 펄스를 도시하며, 여기서, 펄스(102F)는 제1 프로세스 스테이션에 제품이 도착한 것을 나타내고, 펄스(102E)는 펄스(102F)를 트리거한 제품의 도착 후 제1 프로세스 스테이션에 제품이 도착한 것을 나타낸다. 펄스(102D, 102C, 102B, 102A)는, 102D로부터, 이어서 102C, 이어서 102B, 그리고 마지막으로 102A의 순서로, 한 번에 하나의 제품씩 제1 프로세스 스테이션에 후속하는 일련의 제품이 도착한 것을 나타낸다. 펄스(102A, 102B, 102C, 102D, 102E, 102F) 각각은 신호(102)의 세트를 제공하는 제1 프로세스 스테이션에서 "부품 존재"의 표시를 나타낸다. 일련의 펄스는 데이터 동기화 회로(74)에 입력되는 트리거 #1에서 수신된다. 펄스(102B)를 예시적인 시작점으로서 사용하여, 제품이 신호(102)의 세트를 제공하는 제1 프로세스 스테이션에 도착하고, 펄스(102B)가 제1 프로세스 스테이션에서 "부품 존재"를 나타내는 트리거 #1 신호 라인 상에 제공된다. "부품 존재" 표시를 제공하는 것에 더하여, 제1 프로세스 스테이션은 102B "부품 존재" 신호와 연관된 제품을 프로세싱하도록, 예를 들어, 제품의 검사를 수행하도록, 그리고 펄스(102B)를 발행하고 잠시 후에 그러나 펄스(102A)를 발행하기 전에 NG 아웃 #1 신호 라인 상에 펄스(102X)를 제공하도록 구성된다. NG 아웃 #1 신호 라인 상에 제공된 펄스(102X)는, 프로세스 스테이션에 도착하여 펄스(102B)가 생성되도록 한 제품이 이제 프로세싱되었고 "불량" 또는 "불합격" 제품인 것으로 결정되었다는 것을 나타낸다. NG 아웃 #1 신호 라인 상에 제공된 펄스(102X)는 "부품 존재" 신호(102B)와 연관된 제품에 대한 신호(102)의 세트를 제공하는 제1 프로세스 스테이션에 의해 할당된 이러한 "불량" 또는 "불합격" 제품 상태의 표시이다. 데이터 동기화 회로(74)는 펄스(102X)를 수신하도록, 그리고 제1 프로세스 스테이션에 의해 할당된 이러한 "불량" 또는 "불합격" 상태를 제품 존재 신호(102B)와 연관된 제품에 등록하도록 구성된다. 신호(102B)와 연관된 제품이 프로세싱 라인을 따라 통해 이동함에 따라, 데이터 동기화 회로(74)는 제품이 프로세싱 라인을 통해 계속해서 이동함에 따라 제품에 대한 이러한 등록된 상태를 추적하도록 구성되며, 이러한 추적은 데이터 동기화 회로(74)에 의해 수신된 인코더 펄스(112A)에 기초한다.

앞서 설명된 바와 같이, 트리거 #1 신호 라인 상의 펄스들 사이의 간격은 화살표(120)에 의해서 표현되는 메커니즘의 이동에 기초하는데, 이러한 이동은 신호(102)의 세트를 제공하는 제1 프로세스 스테이션으로 제품을 이동시키고, 펄스(102B)에 의해서 표시되고, 이어서 제품을 프로세스 스테이션 외부로 이동시키고 제2 제품이 그러한 동일한 제1 프로세스 스테이션에 도착하게 하며, 이때 제2 제품의 도착은 펄스(102A)에 의해서 표시된다. 따라서, 펄스들(102A, 102B) 사이에 존재하는 간격은 기간에 좌우되지 않고, 신호(102)의 세트를 제공하는 제1 프로세스 스테이션 내로 그리고 외부로 제품을 이동시키는 메커니즘의 이동에 의해 결정된다. 대조적으로, "부품 존재" 펄스(102B)와 제품 불합격 펄스(102X) 사이의 간격은 신호(102)의 세트를 제공하는 제1 프로세스 스테이션이 프로세스 스테이션에 도착한 제품에 대한 프로세싱을 수행하고 이어서 그 제품의 프로세싱의 결과로서 제품에 할당되는 상태를 결정하기 위해 필요한 시간의 함수일 수 있다.

예를 들어, 제품이 신호(102)의 세트를 제공하는 제1 프로세스 스테이션에 도착할 때, "부품 존재" 신호(102B)는 트리거 #1 신호 라인 상에 제공될 수 있다. 그와 동시에, 제품은 제1 프로세스 스테이션을 통해 계속 이동할 수 있는 한편, 머신 비전 시스템에 의해 제공되는 것과 같은 검사 프로세스는 제품이 이동하고 있는 동안 제품에 대해 수행될 수 있다. 다른 예에서, 제품은 제품의 이미지를 캡처하기 위해 제1 프로세스 스테이션에서 충분히 오래 정지되어 있고, 이어서 제품은 캡처된 이미지에 대해 이미지 프로세싱이 수행되는 동안 제1 프로세스 스테이션 외부로 이동된다. 제품이 이동하고 있을 때, 인코더 펄스(112A)는 인코더 출력 신호(112)로서 데이터 동기화 회로(74)에 계속 제공될 것이고, 이러한 펄스는 제1 프로세스 스테이션을 통한 그리고 그 외부로의 제품의 이동을 추적하기 위해 데이터 동기화 회로(74)에 의해 사용된다. 일부 시점에, 제1 프로세스 스테이션에서의 프로세스가 완료되고, 제품에 대한 상태가, 그 제품의 프로세싱에 기초하여, 결정된다. 만약 제품에 대한 상태가 제품에 대한 "불량" 또는 "불합격"의 상태인 것으로 결정되면, 제1 프로세스 스테이션은 NG 아웃 #1 신호 라인 상에 펄스(102X)를 제공한다. 제1 프로세스 스테이션에 의해 이러한 제품에 할당되었던, 제1 프로세스 스테이션에 의해 제공되는 제품에 대한 "불합격" 상태는 데이터 동기화 회로(74)에 의해 수신 및 등록되고, 제품이 지점(140)으로 표현되는 불합격 스테이션과 같은 프로세싱 라인의 미리결정된 위치에 도착할 때까지, 인코더 펄스(112A)에 기초하여, 계속해서 추적될 것이다.

예로서, 신호(102)의 세트를 제공하는 제1 프로세스 스테이션이 프로세싱 라인을 따라 지점(140)에 의해 표현되는 불합격 스테이션으로부터 76 센티미터(30 인치)에 있는 경우, 제품 존재 신호(102B)를 생성하고 NG 아웃 #1 상의 신호(102X)에 의해 나타내어진 불합격 상태를 갖는 제품에 대해서 제공되는 상태는, 데이터 동기화 회로(74)에 의해 수신된 인코더 펄스(112A)에 기초하여, 추적될 것이어서, 이러한 제품이 지점(140)에 의해 예시된 불합격 스테이션에 도착할 때, 데이터 동기화 회로(74)가 불합격 신호 펄스(144)를 발행할 것이며, 이는 불합격 스테이션에 존재하는 제품이 불량(불합격된) 제품임을 나타낸다. 각각의 인코더 펄스(112A)가 화살표(120)에 의해 표현되는 2.5 센티미터(1 인치)의 이동을 나타내도록 인코더 펄스(112A)가 설정되면, 제품 존재 신호(102B)를 생성한 제1 프로세스 스테이션에 제공된 제품에 대한 불합격된 상태의 등록 후에, 상태는 불합격 스테이션에 "불합격된" 제품을 배치하는 30개의 인코더 펄스 동안 추적될 것이다. 이는, 제품 존재 신호(102B)가 수신되었던 지점 다음에 30개의 인코더 펄스(112A)의 카운트가 데이터 동기화 회로(74)에 의해 수신된 후에, 불합격 신호 펄스(144)가 발생하고 있는 결과를 가져온다.

대안적인 예에서, 신호(102)의 세트를 제공하는 제1 프로세스 스테이션에 도착하는 제품은 "부품 존재" 펄스(102C)를 제공함으로써 그 제품이 도착하였음을 나타낸다. 제품이 프로세싱되고 제1 프로세스 스테이션 외부로 이동됨에 따라, 인코더 펄스(112A)는 데이터 동기화 회로(74)에서 계속 수신된다. 그때까지 펄스(102B)에 의해 표현되는 다음 "부품 존재" 신호가 데이터 동기화 회로(74)에 의해 수신되었고 불합격 신호(102X)가 NG 아웃 #1 신호 라인 상에 제공되지 않은 경우, 데이터 동기화 회로(74)는 "부품 존재" 신호(102C)를 생성한 제품과 연관된 제1 프로세스 스테이션에 존재하는 "양호한" 제품의 표시를 등록하도록 구성되고, 제품이 지점(140)으로 도시된 불합격 스테이션에 도착할 때까지 인코더 출력 펄스(112A)에 기초하여 그 "양호한" 제품 상태를 추적할 것이다. 그때, 지점(140)으로서 도시된 불합격 스테이션에 제공되어 있는 제품이 임의의 다른 프로세스 스테이션에 의해 제품에 할당된 "불량" 또는 "불합격" 중 어느 상태도 갖지 않는다면, 제품은 "양호한" 제품의 최종 상태를 갖고, 양호한 제품으로서 불합격 스테이션을 지나서 계속 진행될 것이다. 다양한 예에서, "양호한" 제품은 캐리어 웨브의 일부로서 남아 있을 것이고, 캐리어 웨브가 불합격 스테이션을 통해 전진되는 결과로서 불합격 스테이션을 지나 계속 진행될 것이다.

제품이 제1 프로세스 스테이션에 도착하고 떠남에 따라, 이는 프로세싱 라인을 따라 통해 이동되고, 일부 지점에서, 신호(104)의 세트를 제공하는 제2 프로세스 스테이션에 도착한다. 제2 프로세스 스테이션에 제품이 도착하면 신호(104)의 세트의 트리거 #2 신호 라인 상에 일련의 펄스(103A, 103B, 103C, 103D, 103E)를 생성한다. 펄스(103E)는 제2 프로세스 스테이션에 제품이 도착한 것을 나타내며, 이어서 펄스(103D)가 생성되게 하는 제품의 도착이 이어지고, 제품에 의해 펄스(103C, 103B,103A)를 순서대로 생성한다. 트리거 #2 신호 라인 상에 제공된 "부품 존재" 펄스(103B)에 의해 표시되는 제2 프로세스 스테이션에 제품이 도착한 것이 이제 예로서 사용된다. 일단 펄스(103B)의 생성과 연관된 제품이 제2 프로세스 스테이션에 도착하였으면, 제2 프로세스 스테이션은 제품의 검사를 수행하는 것과 같은 프로세스를 수행할 수 있고, 만약 제2 프로세스 스테이션에 의한 제품의 프로세싱이 펄스(103B)와 연관된 제품이 "불량" 또는 "불합격" 제품이라는 결정을 야기하면, "불합격" 펄스(103X)가 NG 아웃 #2 신호 라인 상에 제공된다. 제품 존재 펄스(103B)가 제공된 후에 그러나 다음 "부품 존재" 신호(103A)가 트리거 #2 신호 라인 상에 제공되기 전에 펄스(103X)가 제공되면, 데이터 동기화 회로(74)는 펄스(103B)와 연관된 프로세스 스테이션에서 프로세싱된 제품에 대한 "불합격" 상태를 등록할 것이다. 제품이 지점(140)에 있는 불합격 스테이션에 도착할 때까지, 데이터 동기화 회로(74)는, 인코더 펄스들(112A)에 기초하여, 제품에 대한 이러한 상태를 추적할 것이고, 이어서 다시 제2 프로세스 스테이션에 의해 제품에 할당된 불합격 상태에 기초하여, 지점(140)으로서 도시된 불합격 스테이션에 존재하는 제품이 불량 또는 불합격된 제품인 것을 나타내는 불합격 신호 펄스(144)를 제공할 것이다. 제2 프로세스 스테이션에 의해 제품에 할당된 상태는 다른 프로세스 스테이션에 의해 그러한 동일한 제품에 할당된 임의의 다른 상태 또는 상태들에 대해 독립적으로 그리고 개별적으로 데이터 동기화 회로(74)에 의해 추적된다.

예로서, 신호(104)의 세트를 제공하는 제2 프로세스 스테이션이 프로세싱 라인을 따라 지점(140)에 의해 표현되는 불합격 스테이션으로부터 51 센티미터(20 인치)에 위치되는 경우, "부품 존재" 신호(103B)를 생성하는 것과 연관되고 NG 아웃 #2 신호 라인 상의 신호 출력(103X)에 의해 나타나는 "불합격" 상태를 갖는 제품이 인코더 펄스(112A)에 기초하여 추적될 것이어서, 이러한 제품이 불합격 스테이션(40)에 도착할 때, 데이터 동기화 회로(74)가 불합격 신호 펄스(144)를 발행할 것이며, 이는 불합격 스테이션에 존재하는 제품이 불량(불합격된) 제품임을 나타낸다. 각각의 펄스(112A)가 화살표(120)에 의해 도시되는 2.5 센티미터(1 인치)의 메커니즘의 이동을 나타내도록 인코더 펄스가 설정되면, "부품 존재" 신호(103B)를 생성하였고 이제 불합격 상태와 연관되는 제2 프로세스 스테이션에 제공된 제품에 대해 불합격된 상태의 등록 후에, 불합격 스테이션에 "불합격된" 제품을 배치해야 하는 20개의 인코더 펄스(112A) 동안 추적될 것이다. 이는, 데이터 동기화 회로(74)에서 "부품 존재" 펄스(103B)를 수신한 후에 20개의 인코더 펄스의 카운트가 데이터 동기화 회로(74)에 의해 수신된 후에 불합격 신호 펄스(144)가 불합격 스테이션에 제공되는 결과를 가져올 것이다.

대안적인 예에서, 제품이 제2 프로세스 스테이션에 도착한 것을 나타내는 제2 프로세스 스테이션에 의해 제품 존재 펄스(103C)가 제공된다. 제품이 프로세싱되고 제2 프로세스 스테이션 외부로 이동됨에 따라, 인코더 펄스(112A)는 데이터 동기화 회로(74)에서 계속 수신된다. 그때까지 펄스(103B)에 의해 표현되는 다음 "부품 존재" 신호가 데이터 동기화 회로(74)에 의해 수신되었고 불합격 신호(103X)가 NG 아웃 #2 신호 라인 상에 제공되지 않은 경우, 데이터 동기화 회로(74)는 부품 존재 신호(103C)와 연관된 제2 프로세스 스테이션에 있는 제품에 대한 "양호한" 상태의 표시를 등록하도록 구성되고, 제품이 지점(140)으로 도시된 불합격 스테이션에 도착할 때까지 인코더 출력 펄스(112A)에 기초하여 그 "양호한" 제품 상태를 추적할 것이다. 그때, 지점(140)의 불합격 스테이션에 제공되어 있는 제품이 임의의 다른 프로세스 스테이션에 의해 제품에 할당된 "불량" 또는 "불합격" 중 어느 상태도 갖지 않는다면, 제품은 "양호한" 제품의 최종 상태를 갖고, 양호한 제품으로서 불합격 스테이션을 지나서 계속 진행될 것이다.

유사한 방식으로, 데이터 동기화 회로(74)는, 이러한 제품이 도착하고 이러한 추가 프로세스 스테이션에 의해 프로세싱됨에 따라 추가 프로세스 스테이션에 대한 신호(110)의 세트와 같은 신호를 수신하도록, 그리고 이러한 추가 스테이션 각각에 의해 제품에 할당된 상태 또는 상태들을 등록하도록 구성된다. 또한, 데이터 동기화 회로(74)는, 임의의 다른 프로세스 스테이션에 의해 각각의 제품에 할당된 상태와 별개로 그리고 독립적으로 각각의 제품에 대한 이러한 등록된 상태를 추적하도록, 그리고 제품이 도 3의 지점(140)에 도시된 불합격 스테이션에 도착할 때 각각의 제품에 대한 최종 상태를 결정하도록 구성된다.

상기 설명에 기초하고, 불합격 스테이션의 위치에 대해 제1 프로세스 스테이션의 경우 76 센티미터(30 인치), 제2 프로세스 스테이션의 경우 51 센티미터(20 인치), 그리고, 제N 프로세스 스테이션의 경우 25 센티미터(10 인치)의 예시적인 거리를 사용하면, 제1 프로세스 스테이션에 제품이 도착한 후에 30개의 인코더 출력 펄스(112A)가 발생했을 때 특정 제품이 불합격 스테이션에 도착하여야 한다. 제1 프로세스 스테이션에서, 예를 들어 "양호한" 또는 "불량" 상태가 제1 프로세스 스테이션에 있는 제품에 대해 등록된다. 제1 프로세스 스테이션에 도착한 후에 10개의 인코더 펄스(112A)가 발생했을 때, 제품은 제2 프로세스 스테이션에 도착했어야 하고, 다시 제2 프로세스 스테이션에 있는 그 제품에 대해, 예를 들어 "양호" 또는 "불량"이 상태에 할당될 수 있다. 제품이 제2 프로세스 스테이션에 도착한 후에 10개의 인코더 펄스(112A)가 더 발생했을 때, 제품은 제N 프로세스 스테이션에 도착했어야 한다. 일단 제N 프로세스 스테이션에서, 제N 프로세스 스테이션은 제품에 프로세싱을 제공할 수 있고, 제N 프로세스 스테이션에서 그 제품에 대해 수행되는 프로세스에 대한 제품에 대해, 예를 들어 "양호" 또는 "불량"을 상태에 할당할 수 있다. 제품이 제N 프로세스 스테이션에 도착한 후에 10개의 추가 인코더 펄스(112A)가 발생한 후에, 제품은 불합격 스테이션에 도착했어야 한다. 데이터 동기화 회로(74)가, 불합격 스테이션에 있는 제품이, 각각의 프로세스 스테이션으로부터의 그 제품에 대한 추적된 상태에 기초하여, "불량" 또는 "불합격" 제품인 것으로 결정한 경우, 데이터 동기화 회로(74)는, 제품의 불합격 프로세싱을 트리거하도록 불합격 스테이션에 있는 디바이스(도 3에 도시되지 않음)에 제공될 수 있는 펄스를 불합격 신호(144) 상에 제공하도록 구성된다. 대안으로, 데이터 동기화 회로(74)가, "불량" 또는 "불합격" 상태가 임의의 프로세스 스테이션에 의해 불합격 스테이션에 있는 제품에 할당되지 않았다고 결정한 경우, 데이터 동기화 회로(74)는 불합격 신호(144)를 발행하지 않고 그에 따라 불합격 스테이션에 존재하는 제품이 "양호한" 부품으로서 진행하게 하도록 구성된다.

따라서, 프로세싱 라인을 따르는 각각의 프로세스 스테이션의 경우, 일련의 제품 존재 펄스를 사용함으로써, 그리고 각각의 프로세스 스테이션에서 "부품 존재" 신호들 사이에 불합격 펄스를 제공하거나 제공하지 않음으로써, 제품이 전체 프로세싱 라인을 통과함에 따라 데이터 동기화 회로(74)가 각각의 프로세스 스테이션에 대해 등록 및 추적하도록 구성된 제품에 대한 상태가 밝혀진다. 이어서, 프로세싱 라인을 통한 제품의 이동을 나타내는 다수의 인코더 펄스를 단순히 추적함으로써, 프로세스 스테이션에 의해 제품에 할당된 제품의 상태는 데이터 동기화 회로(74)에 의해 불합격 스테이션과 같은 미리결정된 위치까지 추적될 수 있고, 여기서 제품에 대한 최종 상태는, 프로세싱 라인을 따라 포함된 프로세스 스테이션에 의해 제품에 할당된 연쇄적인 상태들에 기초하여, 그리고 데이터 동기화 회로(74)에 의해 제품에 등록되고 그에 따라 추적되는 바와 같이, 그 데이터 동기화 회로(74)에 의해 결정될 수 있다.

신호(102, 104, 110)의 세트를 제공하는 제1 프로세스 스테이션, 제2 프로세스 스테이션 및 제N 프로세스 스테이션은 데이터 동기화 회로(74)에 결합된 프로세스 스테이션에 의해 제공될 수 있는 신호의 예시이며, 여기서 데이터 동기화 회로(74)에 제공될 수 있는 신호는 도 3에 도시된 신호의 유형에 한정될 필요는 없다. 신호의 프로세싱이 전술된 바와 같이 도 3에 도시된 것에 반드시 한정되는 것은 아니다. 예를 들어, 대안적인 예에서, 프로세스 스테이션이 부품에 대한 "불량" 또는 "불합격" 상태를 나타내는 펄스를 NG 아웃 신호 라인 상에 발행하는 것 대신에, NG 아웃 #1 신호 라인 상의 펄스(102X)와 같은 펄스의 존재는 "양호한" 부품을 나타내기 위해 사용될 수 있고, 이러한 펄스의 없음은, 예를 들어 펄스들(102B, 102C) 사이의 간격에 대한 NG 아웃 #1 신호 라인 상에서 펄스의 없음에 의해 도시된 바와 같이, "불량" 또는 "불합격" 부품을 나타낼 것이다. 또한, 불합격 신호(144)와 관련하여, 펄스(144)의 발행은 "양호한" 부품이 지점(140)에 의해 표시된 불합격 스테이션에 존재할 때 이루어질 수 있고, 펄스(144)의 발행의 없음은 불합격 스테이션에 존재하는 제품이 실제로 "불량" 또는 "불합격" 부품임을 의미하는 것으로 이해된다. 또한, 데이터 동기화 회로(74)에 제공될 수 있는 신호의 세트의 총 개수는 특정 개수에 제한되지 않고, 데이터 동기화 회로(74)가 수신하도록 구성된 신호의 임의의 수의 세트를 포함할 수 있다.

도 4는 본 발명에서 설명되는 하나 이상의 예에 따른 다수의 프로세스 스테이션에 의해 제공되는 상태를 추적하기 위한 데이터 동기화 회로(151)를 포함하는 기능 블록(150)의 예시를 제공하는 블록 다이어그램이다. 일부 예에서 도 4와 관련하여 예시되고 설명된 예시적인 데이터 동기화 회로(151)는, 데이터 동기화 회로(151)의 예가 데이터 동기화 회로(74)를 포함하는 것에 제한되지 않더라도, 도 2및 도 3과 관련하여 예시되고 설명된 데이터 동기화 회로(74)이고, 본 명세서에서 설명된 바와 같은 다수의 프로세스 스테이션에 의해 제공되는 상태를 추적하기 위한 데이터 동기화 회로의 임의의 예 및 그에 대한 균등물로 구현될 수 있다.

도시된 바와 같이, 데이터 동기화 회로(151)는 포트(152)에서 입력 신호(102)의 세트를, 포트(162)에서 입력 신호(104)의 세트를, 그리고 포트(182)에서 입력 신호(110)의 세트를 수신하도록 구성된다. 또한, 데이터 동기화 회로(151)는 인코더(72)와 같은 인코더에 커플링되도록 그리고 인코더(72)에 의해 제공되는 인코더 출력 신호(73)를 수신하도록 구성된다. 다양한 예에서, 입력 신호(102, 104, 110)의 세트의 각각은 프로세싱 라인을 따라 위치된 개별적이고 상이한 프로세스 스테이션에 결합되도록 구성된다. 데이터 동기화 회로(151)는, 프로세스 스테이션에 존재했거나 존재하는 그리고 입력 신호의 세트에 결합된 각자의 프로세스 스테이션에서 방금 프로세싱된 제품에 할당된 상태를 나타내는 신호를 포함하는, 이러한 세트의 입력 신호 라인 상의 신호를 수신하도록, 이러한 상태를 등록하도록, 그리고 제품이 프로세싱 라인을 통해 이동됨에 따라, 이러한 상태를 추적하도록 구성된다.

도시된 바와 같이, 신호(102, 104, 110)의 세트의 각각은 개별 포트(152, 162, 182)에 각각 결합된다. 다양한 예에서, 각각의 포트는, 데이터 동기화 회로(151)가 결합되고 데이터 동기화 회로(151)가 제품 상태를 추적하기 위해 사용되고 있는 프로세싱 라인을 따라 위치된 프로세스 스테이션 중 주어진 하나에 의해 제공되는 "부품 존재"(예컨대, "트리거") 신호 및 제품 상태(예컨대, "NG 아웃") 신호와 관련된 입력 신호를 수신하도록 구성된다. 프로세싱 라인을 따라 위치된 각각의 프로세스 스테이션은 데이터 동기화 회로(151)가 제공된 포트들 중 별개의 하나에 개별적으로 결합된다. 포트의 수, 및 그에 따라 데이터 동기화 회로(151)가 결합될 수 있는 프로세스 스테이션의 수는 프로세스 스테이션의 임의의 특정 수에 제한되지 않고, 추가 프로세스 스테이션이 추가 포트를 통해 데이터 동기화 회로(151)에 결합될 수 있다. 포트(152, 162, 182) 각각은 레지스터(154, 164, 184) 중 하나에 개별적으로 그리고 별개로 각각 결합된다. 포트(152)는 신호(102)의 세트에 의해 제공되는 신호를 수신하도록 구성되고 레지스터(154)에 결합되고, 포트(162)는 신호(104)의 세트에 의해 제공되는 신호를 수신하도록 구성되고 레지스터(164)에 결합되고, 포트(182)는 신호(110)의 세트에 의해 제공되는 신호를 수신하도록 구성되고 레지스터(184)에 결합된다. 데이터 동기화 회로(151)에 포함된 임의의 추가 포트는 또한, 포트(152, 162, 182)에 대해 설명된 바와 동일한 방식으로 레지스터의 별개의 세트에 개별적으로 그리고 별개로 결합될 것이다.

다양한 예에서, 포트(152, 162, 182) 각각은 신호(102, 104, 110)의 세트에 의해 수용적으로 제공되는 신호를 수신하도록, 그리고 각각의 포트에서의 수신된 신호에 기초하여, 비트 위치(153, 163, 183)에 도시된 "X"로 표시된 제품 "X"에 대한 상태를 레지스터(154, 164, 184)에 각각 등록하도록 구성된 회로를 포함한다. 예시로서, 포트(152)는 신호(102)의 세트에 의해 제공되는 신호를 모니터링하도록, 그리고 존재하거나 방금 존재했던 그리고 결합되어 신호(102)의 세트 상에 신호를 제공하는 특정 프로세스 스테이션에 의해 프로세싱된 제품 "X"와 연관된 상태 "X"를 등록하도록 구성된다. 포트(152)는 전압 레벨과 같은 특정 신호 파라미터에 기초하여 신호(102)의 세트로부터 신호를 수신하도록, 그리고 신호(102)의 세트로부터 수신된 데이터를 나타내는 펄스 또는 다른 유형의 신호를 레지스터(154) 내의 비트 위치(153)에 상태 "X"로서 제1 비트 위치로 등록될 수 있는 상태 비트 또는 값으로 변환시키도록 구성된다. 다양한 예에서, 신호(102)의 세트에 의해 제공되는 신호는 신호(102)의 세트에 결합된 프로세스 스테이션에 존재하는 제품을 나타내는 트리거 입력 펄스, 및 제1 제품 존재 펄스와 연관된 제품이 프로세스 스테이션에 의해 '불량"또는 "불합격" 제품인 것으로 결정되면, 제품 존재 펄스에 이어서 그리고 다음 제품 존재 펄스의 발행 전에 제공되는 NG 아웃 펄스에 대응한다. 다양한 예에서, 포트(152)는 제1 제품 존재 펄스를 수신하도록, 다음 제품 존재 펄스가 수신될 때까지 기다리도록, 그리고 제1 제품 존재 신호를 수신하는 것과 다른 후속 제품 존재 신호를 수신하는 것 사이의 시간에 NG 아웃 신호 라인 상에 펄스가 제공되면, 프로세스 스테이션에 의해 제품 "X"와 연관된 제품에 대해 "불량" 또는 "불합격" 상태를 할당하는 것을 나타내는 상태를 레지스터(154)의 제1 비트 위치(153)에 등록하도록 구성된다. 대안으로, 제품 존재 신호가 신호(102)의 세트를 위한 트리거 입력에서 수신되고, 후속 "부품 존재" 신호가 신호(102)의 세트를 위한 트리거 입력에서 수신되고, "불량" 또는 "불합격" 제품을 나타내는 펄스 또는 다른 신호를 신호(102)의 세트의 NG 아웃 신호 라인 상에서 수신하지 않은 상태로 수신되는 경우, "양호한" 제품이라는 상태는 레지스터(154)의 비트 위치(153)에서 제품 "X"에 할당되고 이에 대해서 등록된다. 위에 언급된 바와 같이, 대안적인 예에서, "부품 존재" 펄스들 사이의 NG 아웃 신호 라인 상의 펄스의 부재는 "부품 존재" 트리거 펄스들 중 첫 번째 펄스와 연관된 부품에 "불량" 또는 "불합격" 상태가 할당된 것으로서 해석되고, "부품 존재" 트리거 펄스들 사이의 NG 아웃 신호 라인 상의 펄스의 존재는 주어진 프로세스 스테이션에서 더 앞선 "부품 존재" 펄스를 생성한 부품에 "양호한" 상태가 할당된 것으로 해석될 수 있다.

일례에서, 신호(102)의 세트에 결합된 프로세스 스테이션에 의해 제품에 할당된 상태가 "불량" 또는 "불합격" 제품이면 바이너리 "1"이 비트 위치(153)에 입력되고, 신호(102)의 세트에 결합된 프로세스 스테이션에 의해 제품에 할당된 상태가 "양호한" 제품이면 바이너리 값 "0"이 비트 위치(153)에 입력된다. I다른 예에서, 신호(102)의 세트를 제공하는 프로세스 스테이션에서 프로세싱되고 있는 제품과 연관된 다중-비트 값이 간단한 바이너리 값 대신에 제품에 대한 상태로서 제공될 수 있다. 예를 들어, 신호(102)의 세트는 NG 아웃 신호와 연관된 복수의 데이터 라인을 포함할 수 있고, 따라서 제품 "X"에 대한 상태를 나타내는, 데이터 라인의 8-비트 세트를 사용하여, 0 내지 255의 바이너리 값과 같은 바이너리 값을 제공하도록 구성될 것이다. 이러한 예에서, 레지스터(154)의 비트 위치(153)는, 신호(102)의 세트를 제공하는 프로세스 스테이션에 의해 프로세싱되는 제품 "X"에 할당된 상태로서 이 값을 등록하도록 구성될 것이다.

레지스터(154)는, 레지스터(154)가 상태를 추적하는 프로세스 스테이션이 프로세싱 라인을 따라 미리결정된 위치로부터 위치되는 거리에 대응하는 다수의 비트 위치를 포함한다. 예시적인 예로서, 포트(152)에 결합되고 신호(102)의 세트를 제공하는 제1 프로세스 스테이션은 제1 프로세스 스테이션으로부터 프로세싱 라인을 따라 하류에 위치된 미리결정된 위치로부터 76 센티미터(30 인치)에 위치된다. 이러한 예시적인 예의 목적을 위해, 인코더 출력 신호(73)로서 데이터 동기화 회로(151)에서 수신되고 인코더(72)에 의해 제공되는 각각의 인코더 펄스는 프로세싱 라인을 통해 제품을 이동시키는 메커니즘의 2.5 센티미터(1 인치) 이동을 나타낸다. 이와 같이, 정상 상황 하에서, 제1 프로세스 스테이션에 초기에 위치된 제품은, 30개의 입력 펄스가 인코더 출력 신호(73)로부터 수신된 후에 프로세싱 라인을 따라 미리결정된 위치로 이동될 것이다. 이 예에서, 인코더(72)로부터 수신된 각각의 펄스에 대해, 레지스터(154) 내의 비트는 하나의 위치가 우측으로 이동되고, 30개의 이러한 펄스 및 그에 따른 레지스터(154)의 30개의 이러한 시프트 뒤에, 처음에 제1 비트 위치(153)에 입력된 제품 "X"의 상태는 30번 시프트될 것이고, 이제 레지스터(154)의 비트 위치(155)에서 (제품 "X"에 대한 그의 동일한 상태 표시와 함께) 위치된다. 따라서, 특정 프로세스 스테이션과 연관된 레지스터 내의 비트 시프트를 인코더 펄스에, 그리고 이에 따라 프로세싱 라인을 통해 제품을 이동시키는 메커니즘의 이동에 동기화시킴으로써, 제품이 프로세싱 라인을 따라서 주어진 프로세스 스테이션으로부터 프로세싱 라인을 따라 미리결정된 위치로 이동됨에 따라, 그 프로세스 스테이션을 통과하고 일부 경우에 그에 의해서 프로세싱되는 제품에 할당된 상태가 추적될 수 있다. 다양한 예에서, 레지스터(154, 164, 184)는 FIFO(first-in-first-out) 레지스터로서 작동한다.

레지스터(154, 164, 184) 각각에 대해, 레지스터 내의 다수의 비트 위치는 레지스터가 상태를 추적하고 있는 특정 프로세스 스테이션이 프로세싱 라인을 따라 동일한 미리결정된 위치로부터 위치되는 거리에 각각 대응한다. 프로세싱 라인을 따라 위치된 프로세스 스테이션 및 레지스터(154, 164, 184)에 대한 비트 길이에 관하여 전술된 예시적인 예를 계속하면, 포트(152)에 결합된 제1 프로세스 스테이션은 다시 제1 프로세스 스테이션으로부터 하류에 위치된 미리결정된 위치로부터 76 센티미터(30 인치)에 위치되고, 인코더 출력 신호(73)에 의해 제공되는 펄스는 프로세싱 라인을 통해 제품을 이동시키는 메커니즘의 2.5 센티미터(1 인치) 이동을 나타낸다. 이와 같이, 제1 프로세스 스테이션에 초기에 위치된 제품은, 30개의 입력 펄스가 인코더 출력 신호(73)로부터 수신된 후에 프로세싱 라인을 따라 미리결정된 위치로 이동될 것이다. 유사한 방식으로, 이러한 동일한 제품에 대한 제품 상태는, 제1 프로세스 스테이션으로부터 하류의 프로세스 스테이션 각각에 의해 할당될 수 있고, 데이터 동기화 회로(151)를 통해 추적될 수 있고, 제품이 미리결정된 위치에 도착할 때, 각각의 프로세스 스테이션에 의해 할당되는 바와 같이 제품에 대해 제공되는 최종 상태로서 미리결정된 위치에 제품이 도착할 때 제공될 수 있다.

예를 들어, 제2 프로세스 스테이션은 포트(162)에 결합되고 신호(104)의 세트를 제공하고, 제1 프로세스 스테이션에 대해 전술된 동일한 미리결정된 위치로부터 51 센티미터(20 인치)에 위치된다. 이와 같이, 제2 프로세스 스테이션은 제1 프로세스 스테이션으로부터 프로세싱 라인을 따라 25 센티미터(10 인치) 하류에 위치된다. 제품이 제1 프로세스 스테이션으로부터 제2 프로세스 스테이션을 향해 이동됨에 따라, 제품이 프로세싱 라인을 따라 25 센티미터(10 인치) 이동한 것을 나타내는 10개의 인코더 펄스가 데이터 동기화 회로(151)에서 인코더 출력 신호(73)로부터 수신된 후에, 제품은 제2 프로세스 스테이션에 도착했어야 한다. 제품이 제2 프로세스 스테이션에 도착함에 따라, 예를 들어 신호(104)의 세트와 연관된 트리거 신호 라인 상의 제품 존재 신호가 포트(162)에서 수신된다. 이어서, 다음 제품 존재 신호가 트리거 신호 라인 상에 수신되기 전에 펄스가 NG 아웃 신호 라인 상의 포트(162)에서 수신되는 경우, 포트(162)는 레지스터(164)의 제1 비트 위치(163)에서 제품 "X"에 대한 "불량" 또는 "불합격" 상태로서 비트 상태를 등록하도록 구성된다. 다음 제품이 제2 프로세스 라인에 도착하는 것을 나타내는 펄스가 포트(162)에 결합된 트리거 신호 라인으로부터 수신되고, "불량" 또는 "불합격" 제품을 나타내는 신호가 포트(162)에 결합된 NG 아웃 신호 라인 상의 포트(162)에서 수신되지 않았다면, "양호한" 제품의 상태가 제품 "X"에 대해 레지스터(164)의 제1 비트 위치(163)에 등록된다. 레지스터(164)를 위한 다수의 비트 형태의 길이는 제2 프로세스 스테이션이 미리결정된 위치로부터 떨어진 거리에 기초하여 구성된다. 이 예에서, 제2 프로세스 스테이션은 미리결정된 위치로부터 51 센티미터(20 인치)에 있고, 인코더 출력 신호(73)로부터 수신된 각각의 펄스가 프로세싱 라인을 따라 제품을 이동시키는 메커니즘의 2.5 센티미터(1 인치) 이동을 나타낸다고 다시 가정하면 레지스터(164)는 총 20 비트의 레지스터 길이를 갖도록 구성될 수 있다. 이 예에서, 인코더(72)로부터 수신된 각각의 펄스에 대해, 레지스터(164) 내의 비트는 하나의 위치가 우측으로 이동되고, 따라서, 20개의 이러한 펄스 및 그에 따른 레지스터(164)의 20개의 이러한 시프트를 수신한 후에, 처음에 제1 비트 위치(163)에 입력된 제품 "X"에 대한 상태는 20번 시프트될 것이고, 이제 레지스터(164)의 비트 위치(165)에서 (제품 "X"에 대한 그의 동일한 상태 표시와 함께) 위치된다.

이러한 동일한 제품 "X"는 프로세싱 라인을 통해 계속 이동하여 추가 프로세스 스테이션에 도착하고, 이러한 프로세스 스테이션 각각과 연관된 레지스터가 제품 "X"와 연관된 상태 신호를 수신하도록, 이러한 상태(들)를 등록하도록, 그리고 각각의 포트(152, 162) 및 레지스터(154, 164)와 함께 전술된 바와 같이 레지스터(174)를 통해 등록된 상태(들)를 추적하도록 구성된다. 일부 시점에서, 제품 "X"는 프로세싱 라인을 따라 최종 프로세스 스테이션에 도착하여, 모니터링되어 추적되고, 신호(110)의 세트에 의해 표현되고, 포트(182)에 결합될 것이다. 전술된 것과 유사한 방식으로, 포트(182)는 포트(182)에 결합된 프로세스 스테이션으로부터 제품 "X"와 연관된 상태 및 제품 존재를 나타내는 신호를 수신하도록, 그리고 포트(182)에 결합된 프로세스 스테이션에 의해 할당되는 바와 같이 제품 "X"에 대한 레지스터(184)의 제1 비트 위치(183)에 제품 "X"에 대한 상태를 등록하도록 구성될 수 있다. 레지스터(184)의 길이는, 비트가 인코더 출력 신호(73)로부터 인코더 펄스의 수신에 기초하여 레지스터(184) 내에서 우측으로 시프트됨에 따라, 포트(182)에 결합된 프로세스 스테이션에 의해 제품 "X"에 할당된 상태가, 프로세싱 라인을 통해 제품을 이동시키는 메커니즘이 미리결정된 위치에 제품 "X"를 제공해야 하는 지점으로 이동되었을 때, 레지스터(184)의 마지막 비트 위치(185)에 도착하도록, 포트(182)에 결합된 프로세스 스테이션의 미리결정된 위치로부터의 거리에 기초하여 구성된다.

이 시점에서, 레지스터(184)의 마지막 비트 위치(185)는 이제 레지스터(154)의 마지막 비트 위치(155)와 그리고 레지스터(164)의 마지막 비트 위치(165)와 정렬된다. 임의의 추가 레지스터가 또한 제품 "X"에 할당된 상태를 추적하도록 결합되면, 레지스터(들)(174) 각각은, 레지스터(154, 164, 184)에 관하여 전술된 방식으로, 레지스터(들)(174)에 등록되는 신호의 세트(들)를 제공하는 프로세스 스테이션으로부터의 거리에 대응하는 이러한 레지스터 각각에 대해 구성된 길이에 기초하여 제품 "X"가 미리결정된 위치에 도착했을 때, 제품 "X"에 대한 상태를 제공하는 마지막 비트 위치를 가질 것이다. 미리결정된 위치에서의 제품 "X"의 대응하는 예상된 도착과 레지스터(154, 164, 174, 184) 각각의 마지막 비트 위치의 이러한 정렬은 파선(190)에 의해 도시된다.

일단 주어진 제품(예를 들어, 제품 "X")에 대한 상태가 파선(190)의 정렬을 따라 도시된 비트 위치에 제공되면, 제품 "X"에 대한 전체 상태가 결정될 수 있다. 마지막 비트 위치(155, 165 내지 185) 각각으로부터의 상태는 연쇄기(191)에 제공될 수 있으며, 여기서 제품 "X"에 대한 전체 상태가 결정되고 상태 출력부(193)에서 신호로서 제공될 수 있다. 일부 예에서, 비트 위치(155, 165 내지 184) 각각에서의 제품 "X"의 상태는 불합격 상태에 대한 바이러니 "1" 및 양호한 제품 상태에 대한 바이러니 "0"(제로) 어느 하나에 의해 표현된다. 이러한 바이너리 상태를 로직 "OR" 함수에 일련의 입력(158, 168, 178, 188)으로서 단순히 제공함으로써, 비트 위치(155, 165 내지 185)에 의해 제공되는 상태 중 임의의 상태가 "불량 "또는"불합격" 제품이 미리결정된 위치에 존재하는 것으로 나타내는 바이너리 "1"을 제공하면, "불량" 또는"불합격" 제품을 나타내는 "1"의 최종 상태가 상태 출력부(193)에서 연쇄기(191)에 의해 제품 "X"에 대한 최종 상태로서 제공될 수 있다. 대안으로, 파선(190)을 따른 비트 위치에 있는 레지스터(154, 164, 174, 184)에 의해 제공되는 상태 중 어느 것도 "불량" 또는 "불합격" 상태를 나타내지 않는 경우, 이러한 상태 각각은, 연쇄기(191)의 로직 "OR" 함수에 제공될 때, 결과가 제품 "X"에 대해 상태 출력부(193)에서 제공되는 제품 "X"에 대한 "양호한" 상태를 나타내는 "0"의 최종 상태이도록 바이너리 "0"에 의해 표현될 수 있다.

다양한 예에서, 파선(190)을 따른 정렬은 각각의 레지스터에 대한 하나 초과의 비트 위치에 기초할 수 있고, 그에 따라서 제품 "X"에 대한 상태를 연쇄기(191)에 제공하는 것과 함께 각각의 레지스터에 대해 각각 레지스터(154, 164, 174 내지 184)의 단부에 있는 복수의 비트를 그룹화하도록 윈도우(156, 166, 176 내지 186)가 제공될 수 있다. 예를 들어, 레지스터(154)는 제품 "X"에 대한 상태를 포함할 수 있는 레지스터(154)의 마지막 3개의 비트 위치의 세트를 포함할 수 있으며, 여기서 레지스터의 비트 위치에 대한 제품 "X"의 위치의 분해능은 정확히 일대일 수 없다. 이와 같이, 일례에서, 레지스터(154)의 마지막 비트 위치들의 그룹은, 신호(102)의 세트에 결합되고 이를 제공하는 프로세스 스테이션에 의해 할당되는 바와 같이 제품 "X"에 등록되는 상태를 실제로 저장하는 비트를 포함할 수 있다. 윈도우(156)는, 레지스터(154)의 마지막 비트 위치의 이러한 그룹을 탐색하도록, 이러한 마지막 비트 위치에 저장된 데이터에 기초하여 제품 "X"에 대한 상태 출력을 결정하도록, 그리고 라인(158)상에, 제품 "X"에 대한 상태 출력을 연쇄기(191)에 제공하도록 구성된다. 다양한 예에서, 윈도우(156)에 포함된 레지스터(154)의 마지막 비트들의 그룹에 포함된 마지막 비트의 개수는 비트의 구성가능한 개수이다. 예시로서, 윈도우(156)는 레지스터(154)의 마지막 3개의 비트 위치를 함께 그룹화하도록 구성될 수 있다. 일부 예에서 윈도우(156)는, 레지스터(154)의 이들 마지막 3개의 비트 위치 중 임의의 것이 제품 "X"가 "불량" 또는 "불합격" 제품이라는 표시를 제공하는 경우, 라인(158) 상에 제품 "X"에 대해 "불량" 또는 "불합격" 제품의 상태를 제공할 것이다. 유사한 방식으로, 윈도우(166, 176, 186) 중 하나 이상은 레지스터(164, 174, 184) 내의 비트 위치의 마지막 세트를 각각 그룹화하도록 구성되어, 각각의 레지스터에 각각 비트의 이러한 마지막 그룹에 의해 제공되는 상태에 기초하여 제품 "X"에 대해 각각 라인(168, 178, 188) 상에 상태를 제공할 수 있다. 다양한 예에서, 윈도우(156, 166, 176, 186)는, 윈도우 특징부가 데이터 동기화 회로(151)의 다른 레지스터들 중 임의의 것에 의해 또는 이와 함께 이용되고 있는지 여부에 관계없이, 레지스터(154, 164, 174, 184) 중 하나, 일부, 또는 전부가, 윈도우 특징부를 사용하거나 사용하지 않도록 개별적으로 구성되도록, 사용되거나 또는 불능이 되도록 개별적으로 구성된다. 또한, 윈도우(156, 166, 176, 또는 186) 중 하나에 의해 사용되도록 구성된 비트 그룹의 크기(비트의 수)는 윈도우(156, 166, 176, 또는 186) 중 다른 하나에 의해 사용하도록 구성된 비트 그룹에 대해 상이한 크기일 수 있다.

연쇄기(191)에 의해 수행되는 작동은 바이너리 로직 "OR" 함수를 제공하는 것에 제한되지 않는다. 전술된 바와 같이, 제품에 할당되고 레지스터(154, 164, 174, 184) 중 임의의 것에 의해 등록된 상태는 단일 바이너리 비트보다는 오히려 복수의 비트에 의해 표현되는 바이너리 값을 포함할 수 있다. 예를 들어, 레지스터에 의해 제품 "X"에 할당된 상태는 8-비트 바이너리 수에 의해 지정된 값에 의해 표현될 수 있다. 다양한 예에서, 바이너리 수는 연쇄기(191)에 제공되고, 여기서 연쇄기(191)는 바이너리 값을 평가하는 데, 그리고 바이너리 값을 하나 이상의 미리결정된 임계값에 비교한 결과에 기초하여 또는 이러한 바이너리 값이 미리결정된 값의 범위 내에 있는지 여부를 결정함으로써 제품에 대한 중간 상태(197) 또는 최종 상태(193)를 결정하는 데 사용되는 하나 이상의 비교기(196)를 포함한다. 다양한 예에서, 레지스터(154, 164, 174, 184) 중 하나 이상은 다중-비트 입력 값을 제공하는 한편, 다른 레지스터는 동일한 제품에 대해 단일 비트 입력 상태(예컨대, "불량" 또는 "불합격" 제품의 경우 바이너리 "1")를 제공한다. 이러한 예에서, 연쇄기(191)는, 다중-비트 상태 입력을 제공하는 레지스터 또는 레지스터들에 대해 "양호한" 또는 "불합격" 제품의 중간 상태(197)를 결정하고 이러한 중간 상태 출력을 단일 비트 상태와 조합하여 제품의 최종 상태를 생성하고 상태 출력부(193)에 제공하는 비교기 기능을 제공하도록 구성가능하다. 예를 들어, 레지스터(154)는 제품 "X"에 대해 8-비트 바이너리 상태 값을 제공하도록 구성될 수 있는 한편, 레지스터(164, 174 내지 184)는 각각 제품 "X"가 "양호한" 상태를 갖는지 또는 "불합격" 상태를 갖는지를 나타내는 1-비트 바이너리 값을 제공하도록 구성된다. 이 예에서, 연쇄기(191)는 레지스터(154)에 의해 제공되는 다중-비트 값을 임계값과 비교하도록, 그리고 레지스터(154)에 의해 제공되는 다중 비트 값이 임계값 이상이면 제품 "X"에 대해 "양호한"의 중간 상태를 제공하고 다중-비트 값이 임계값 미만이면 제품 "X"에 대해 "불합격"의 중간 상태를 제공하도록 구성된다. 이 예에서, 중간 상태는 이어서, 예를 들어 로직 "OR" 함수를 사용하여, 각각의 레지스터(164, 174, 184)에 의해 제공되는 상태와 조합되어 출력 상태(193)에서 제품 "X"에 대한 최종 상태를 생성한다.

다중-비트 입력과 단일 비트 입력의 상이한 조합을 포함하는, 라인(158, 168, 178, 188) 상에 제공되는 입력들을 생성하기 위한 다른 구성은, 상이한 유형의 로직 및/또는 이러한 입력들에 대한 비교 기술을 사용하여, 출력 상태(193)에서 제공되는 출력 신호로서 제품 "X"에 대한 최종 출력 상태를 결정 및 생성하기 위해 연쇄기(191)에 의해 제공될 수 있는 다양한 구성에 대해 고려된다. 출력 상태(193)에 단순한 "양호" 또는 "불합격" 신호를 제공하는 것에 더하여, 연쇄기(191)는 또한, 데이터 동기화 회로(151)의 레지스터(154, 164, 174 내지 184) 중 하나 또는 임의의 조합에 의해 제공되는 상태에 기초하거나, 그로부터 계산되거나, 또는 달리 그와 연관되어 제품 "X"와 연관된 일부 값을 나타내는 다중-비트 출력을 출력 상태(193)에 제공하도록 구성될 수 있다. 예를 들어, 제품에 대한 출력 상태(193)에 제공되는 다중-비트 출력은 레지스터(154, 164, 174 내지 184)로부터 연쇄기(191)로의 다중-비트 입력으로서 제공되는 최저값, 이들 레지스터에 의해 제공되는 최고값, 또는 이들 레지스터에 의해 제공되는 값들의 중간값이나 평균값이나 가중 평균값으로서 결정될 수 있다.

다양한 예에서, 제품 "X"에 대한 "양호" 또는 "불량" 제품의 간단한 상태 표시를 제공하는 대신에 또는 그에 더하여, 연쇄기(191)는 분류 출력(195)을 제공하도록 작동가능하다. 다양한 예에서, 분류 출력(195)은 레지스터(154, 164, 174, 184)에 의해 제품 "X"에 할당된 하나 이상의 상태에 기초하여 제품 "X"에 할당된 분류와 연관된 값을 제공한다. 다양한 예에서, 레지스터(154, 164, 174 및/또는 184) 중 하나는 제품 "X"에 대한 등급 또는 분류와 연관된 제품 "X"에 대한 상태, 예를 들어 정도가 상이하지만 제품 "X"가 따르는 허용오차 요건을 제공한다. 예를 들어, 제품 "X"가 정의된 제1 범위 내의 허용오차 요건을 따르는 경우 제품 "X"는 "등급 A" 제품인 것으로 결정되지만, 제품 "X"가 대신에 이러한 제1 허용오차 범위 밖에 있으나 여전히 더 넓은 허용오차 범위 내에 있는 경우, 제품 "X"는 "등급 B" 제품인 것으로 결정되고, 제품 "X"가 더 넓은 허용오차 범위 내에 있지 않으면 제품 "X"는 불합격 제품인 것으로 간주된다. 이러한 예에서, 연쇄기(191)는 제품이 불합격 제품인 것으로 결정되면 출력 상태(193) 상에 출력 신호를 제공하도록, 그리고 대안으로, 제품 "X"가 "등급 A" 제품인지 또는 "등급 B" 제품인지를 나타내는 신호를 분류 상태(195) 상에 제공하도록 구성된다. 다양한 예에서, 제품의 분류는 상이한 기능을 위해 제품을 마킹하기 위해 그리고/또는 다른 고객에 비해 상이한 제품 요건을 갖는 상이한 고객에게 운송되게 하기 위해 사용될 수 있다. 다양한 예에서, 상이한 등급 제품은 "등급 B"와 같은 특정 등급으로 표시된 제품이 고객에게 운송되기 전에 재작업되거나 달리 추가로 프로세싱되도록 방향전환될 수 있다. 연쇄기(191)로부터의 분류 상태 출력들의 여러 상이한 조합이 가능할 것이고, 데이터 동기화 회로(151)에 대한 예시적인 구성으로서 고려된다.

다양한 예에서, 제품 "X"의 상태를 제공하는 것과 연관된 미리결정된 위치는 실제로 불합격 스테이션이 아니지만, 예를 들어, 제품 "X"에 대한 상태를 제공하는 마지막 프로세스 스테이션으로부터 하류에 있고 불합격 스테이션으로부터 상류에 위치된 프로세싱 라인을 따라 위치된 위치이다. 일부 예에서, 제품 "X"의 최종 출력 상태는 미리결정된 위치에서, 제품 "X"가 불합격 스테이션에 도착하기 전에 결정될 수 있다. 이러한 예에서, 지연 블록(192)은, 제품 "X"가 프로세싱 라인을 통해 계속 이동함에 따라, 미리결정된 위치로부터 불합격 스테이션으로 제품 "X"에 대한 연쇄기(191)에 의해 제공되는 최종 상태 및/또는 임의의 분류 상태를 등록하고 추적하기 위해 사용될 수 있다. 다양한 예에서, 미리결정된 위치로부터 불합격 스테이션으로의 이러한 추적은, 인코더(72)에 의해 제공되고 프로세싱 라인을 따른 미리결정된 위치의 위치와 불합격 스테이션 사이의 거리에 대응하는 인코더 펄스에 기초될 수 있다. 예를 들어, 미리결정된 위치가 프로세싱 라인을 따라 불합격 스테이션으로부터 13 센티미터(5 인치) 상류에 있고, 데이터 동기화 회로(151)에 의해 수신된 펄스들 중 각각의 펄스가 제품 "X"를 미리결정된 위치로부터 불합격 스테이션으로 이동시키는 데 사용되는 메커니즘의 2.5 센티미터(1 인치)의 이동을 나타내는 경우, 지연 블록(192)이 5-비트의 비트 길이를 갖는 레지스터를 제공하도록 구성될 수 있다. 제품 "X"의 최종 상태는 연쇄기(191)로부터 지연 블록(192)에 제공되고, 제품 "X"가 불합격 스테이션에 도착할 때 제품 "X"의 최종 상태가 지연 블록(192)으로부터 출력부(193D)에 제공되도록 인코더 펄스에 기초하여 지연 블록(192)의 레지스터를 통해 시프트된다. 연쇄기(191)가 미리결정된 위치에 있는 제품과 연관된 제품 분류 신호(195)를 제공하는 다양한 예에서, 지연 블록(192)은 연쇄기(191)로부터 분류 신호 출력(195)을 수신하기 위해 하나 이상의 시프트 레지스터를 제공하도록, 그리고 제품이 불합격 스테이션에 도착할 때 지연 블록(192)으로부터 출력(195D)으로서 주어진 제품과 연관된 분류 신호를 제공하기 위해 하나 이상의 시프트 레지스터를 통해 분류 신호를 시프트하도록 구성될 수 있다.

지연 블록(192)을 사용함으로써, 데이터 동기화 회로(151)에 결합되지만 프로세싱 라인의 불합격 스테이션과 동일한 위치가 아닌 프로세싱 라인의 마지막 프로세스 스테이션으로부터 하류의 일부 지점에서 미리결정된 위치가 선택될 수 있다. 이어서, 지연 블록(192)은 제품이 미리결정된 위치에 도착할 때 제품에 대해 결정된 최종 상태 또는 상태들을 추적하기 위해 한 세트의 레지스터를, 불합격 스테이션까지 내내 이들 상태를 레지스터(154, 164, 174 내지 184)를 사용하여 추적하는 대신에, 사용한다. 이 특징부는 레지스터(154, 164, 174 내지 184) 각각이 하류의 불합격 스테이션보다는 오히려 각각의 프로세스 스테이션으로부터 미리결정된 위치까지의 거리에 기초하여 일정 길이를 갖도록 허용하고, 따라서, 이러한 레지스터 각각에 대한 요구되는 길이를 단축시키고, 그에 의해, 불합격 스테이션까지 내내 제품을 추적하기 위해 전체적으로 요구되는 메모리 및 레지스터 공간을 절약한다.

다양한 예에서, 데이터 동기화 회로(151)는, 제품이 프로세싱 라인을 따라 위치된 프로세스 스테이션들 중 하나와 반드시 연관되지는 않은 프로세싱 라인을 따른 특정 위치에 존재하는 것을 나타내는 제품 검출 신호(75)를 제품 검출 센서(76)로부터 수신한다. 일부 예에서, 제품 검출 센서(76)는 전술된 미리결정된 위치에 위치되거나, 불합격 스테이션에 위치될 수 있다. 제품 검출 센서(76)는 임의의 특정 유형의 센서에 제한되지 않으며, 제품이 제품 검출 센서(76)가 위치되는 프로세싱 라인을 따른 위치에 도착할 때 프로세싱 라인에 의해 프로세싱되고 있는 제품의 존재를 검출하도록 구성된 임의의 센서일 수 있다. 데이터 동기화 회로(151)는 제품 검출 센서(76)의 위치에서 제품의 존재 또는 부재를 나타내는 제품 검출 신호(75)를 수신하도록 구성된다. 레지스터(154, 164, 174 내지 184), 및 일부 예에서, 지연 블록(192)에 의해 제공되는 상태의 추적에 기초하여, 데이터 동기화 회로(151)는, 프로세스 스테이션에 존재하였고 이러한 레지스터에 의해 추적된 제품이 제품 검출 센서(76)에 의해 모니터링되고 있는 위치에 언제 도착했어야 하는 때를, 인코더 출력 신호(73)로부터 수신된 펄스에 기초하여, 결정하도록 작동가능하다. 예를 들어, 프로세싱 라인을 통한 제품 "X"의 추적에 기초하여, 데이터 동기화 회로(151)는 제품 "X"가 프로세싱 라인의 불합격 스테이션에 도착했어야 하는 것으로 결정하도록 구성된다.

제품 검출 센서(76)를 불합격 스테이션에 배치함으로써, 제품 "X"의 추적이 제품 "X"가 불합격 스테이션에 있어야 함 나타내는 지점에 있는 불합격 스테이션에 제품 "X"가 실제로 존재하는지 여부를 나타내는 제품 검출 신호(75)가 데이터 동기화 회로(151)에 제공될 수 있다. 제품 "X"가 검출되지 않으면(예컨대, 제품 "X"가 센서(76)에 의해 모니터링되고 있는 위치에 도착해 있기로 되어 있을 때 제품 검출 센서(76)에 의해 제품이 존재하는 긍정적 표시가 제공되지 않는 경우), 제품 누락 출력 신호(199)가 데이터 동기화 회로(151)로부터 제공될 수 있다. 다양한 예에서, 데이터 동기화 회로(151)는 연쇄기(191) 및/또는 지연 블록(192)으로부터 출력 신호를 수신하도록 결합된 제품 누락 검출 회로(198)를 포함한다. 제품 누락 검출 회로(198)는 또한 제품이 실제로 제품 검출 센서(76)에 의해 감지되고 있는지 여부를 나타내는 제품 검출 신호(75)를 수신하도록 결합된다. 다양한 예에서, 제품 누락 검출 회로(198)는 제품이 프로세싱 라인의 주어진 위치에 도착해 있기로 되어 있을 때를 결정하는 제품의 추적된 상태를 제품 검출 센서(76)에 의해서 제공되는 제품 검출 신호(75)와 비교하도록, 그리고 제품 검출 센서(76)에 의해 모니터링되는 위치에 존재하기로 되어 있는 제품이 검출되지 않으면, 누락 제품 상태를 나타내는 알람 신호를 출력부(199)에서 출력하도록 작동가능하다. 일부 예에서, 제품 누락 검출 회로(198)는 미리결정된 수로 설정되도록 구성가능한 카운터 회로를 포함하고, 여기서 제품 누락 검출 회로(198)는, 한 행으로, 또는 대안으로, 검출된 누락 제품의 총 개수로 누락된 것으로 결정된 제품의 개수가 카운터에 의해 설정된 임계치 수를 초과할 때, 출력부(199)에서 알람 신호를 제공하도록 추가로 구성된다.

다양한 예에서, 레지스터(154, 164, 174, 184) 각각은 화살표(194)에 의해 표시된 바와 같이 제품 누락 검출 회로(198)에 의해 서로 비교될 수 있어, 레지스터에 의해 추적되고 있는 프로세스 스테이션들 중 임의의 하나에서 검출된 제품이 다른 프로세스 스테이션들 중 하나 이상에서 또한 그리고/또는 후속으로 검출되지 않을 때, 누락 제품 상태를 나타내는 신호를 출력부(199)에 제공한다. 예를 들어, 일단 제품 "X"가 신호(102)의 세트를 제공하는 프로세스 스테이션에서 검출되면, 인코더(72)로부터 데이터 동기화 회로(151)에 수신된 인코더 펄스의 미리결정된 개수에 기초하여, 제품 "X"가 신호(104)의 세트를 제공하는 하류 프로세스 스테이션에 도착했어야 하도록 제품 "X"에 할당된 상태가 추적될 수 있다. 제품 "X"가 레지스터에 의해 추적되고 있는 상태 또는 상태들에 기초하여 이러한 하류 프로세스 스테이션에서 검출되지 않으면, 제품 누락 검출 회로(198)는 출력부(199)에 누락 제품 상태를 나타내는 신호를 제공하도록 구성될 수 있다. 일부 예에서, 누락 제품 상태를 나타내는 출력부(199) 신호는 누락 제품이 검출된 프로세스 스테이션을 나타내는, 숫자 출력과 같은 정보 또는 데이터를 포함한다. 누락 제품 상태의 검출은 제품이 이전에 검출된 프로세스 스테이션으로부터 하류에 있는 프로세스 스테이션으로부터 누락된 그 제품의 검출에 제한되지 않는다. 예를 들어, 제품이 하류 프로세스 스테이션들 중 하나에서 처음 검출되지만 그 동일한 제품이 데이터 동기화 회로(151)의 레지스터를 사용한 제품의 추적에 기초하여 하나 이상의 상류 프로세스 스테이션에 존재하는 것으로 결정되지 않은 상황에서 누락 제품 상태가 제품 누락 검출 회로(198)에 의해서 검출될 수 있다. 다시 말하면, 제품이 하나 이상의 상류 프로세스 스테이션에서 또한 검출되지 않은 경우에 하류 프로세스 스테이션으로서 "나타남"으로써 제품이 누락 제품 상태를 생성할 수 있다.

제품이 그의 예상된 위치로부터 실제로 이동되고/되거나 프로세싱 라인으로부터 제거되는 것, 예를 들어, 프로세싱 라인에서 떨어지는 것, 또는 예를 들어, 하나 이상의 프로세스 스테이션에서의 제품 검출 센서가 제품을 검출하기 위해 적절하게 작동하고 있지 않는 것을 포함한 몇몇 이유로 누락 제품의 검출이 일어날 수 있다. 그럼에도 불구하고, 누락 제품 상태가 어떻게든 확인되고/되거나 리셋될 때까지, 누락 제품 상태를 나타내는 출력부(199)에 제공되는 신호는, 예를 들어 시각적 및/또는 청각적 알람을 사용하여 경보를 제공하기 위해, 또는 하나 이상의 프로세스 스테이션에서의 제품의 추가 프로세싱을 중지하는 것 및/또는 프로세싱 라인을 통한 제품의 이동을 제공하는 메커니즘을 셧다운(shutting down)하는 것과 같은 다른 작동을 개시하기 위해, 다양한 추가 목적을 위해 사용될 수 있다. 다양한 예에서, 출력부(199)는, 예를 들어 데이터 동기화 회로(151)에 의해 모니터링되고 있는 프로세싱 라인과 연관된 프로세스 스테이션 및/또는 메커니즘의 작동을 제어할 수 있는 다른 디바이스(도 4 에 도시되지 않음)에 알람 신호를 제공하도록 결합된다.

레지스터(154, 164, 174, 184)에 관련된 상기 설명에서, 제품 "X"와 연관된 상태 또는 상태들을 할당하고, 등록하고, 추적하는 것이 참조되었다. 도 4에 도시된 바와 같이, 추가 제품, 예컨대 예시적인 제품 "Y" 및 "Z"는 프로세싱 라인을 통해 이동되고 있는 제품의 흐름에서 제품 "X"를 따를 수 있다. 제품 "X"에서와 같이, 제품 "Y" 및 "Z" 각각은 또한 프로세싱될 수 있고, 신호(102, 104, 내지 110)의 세트에 결합되고 이를 제공하는 프로세스 스테이션에 의해 이 제품에 할당된 상태 또는 상태들을 가질 수 있다. 도 4에 도시된 바와 같이, 제품 "Y" 및 "Z"에 대한 이러한 상태는 또한 레지스터(154, 164, 174, 184)에 의해 등록되고 추적된다. 이러한 제품의 각각에 대해 등록된 상태 또는 상태들이 파선(190)에 의해 정렬된 비트 위치에 개별적으로 도착함에 따라, 그 제품에 대한 이러한 상태 또는 상태들은 연쇄기(191)에 제공될 것이고, 제품 "X"에 대해 전술된 바와 같이 하나 이상의 최종 상태 출력 및/또는 분류 출력 신호를 제공하도록 프로세싱될 것이다.

또한, 하나 초과의 제품이 동시에 프로세싱하기 위한 주어진 프로세스 스테이션에 도착할 수 있다. 예를 들어, 나란히 배열된 2개의 제품이 프로세스 스테이션의 프로세싱 구역 내에서의 검사를 위한 프로세스 스테이션에 동시에 도착할 수 있다. 다양한 예에서, 개별 카메라가 각각의 제품을 다른 제품과는 별도로 검사하도록 배열될 수 있다. 이와 같이, 각각의 카메라는 포트(152, 162, 내지 182) 중 상이한 포트에 결합될 수 있고, 이들 2개의 제품 둘 모두가 임의의 주어진 시간에 미리결정된 위치로부터 동일한 거리에 위치되기 때문에 다른 레지스터와 동일한 비트 길이를 갖도록 구성된 이러한 상이한 포트에 결합된 레지스터를 가질 수 있다. 각각의 레지스터는 그 프로세스 스테이션에서 동시에 프로세싱되는 다른 제품에 할당된 상태와는 독립적으로 그리고 별도로 포트 및 그 레지스터에 결합된 카메라에 의해 프로세싱된 제품에 할당된 상태를 추적하도록 구성될 수 있다. 주어진 프로세스 스테이션에 실질적으로 동시에 제공되어 프로세싱될 수 있는 부품의 개수가 제품의 임의의 특정 개수에 제한되지 않고, 실질적으로 동시에 주어진 프로세스 스테이션에서 프로세싱되고 있는 다수의 제품에 대한 상태의 등록 및 추적이 전술된 바와 같이 데이터 동기화 회로(151)에 의해 달성될 수 있는 것으로 이해될 것이다.

따라서, 데이터 동기화 회로(151)는 프로세싱 라인을 통해 흐르는 일련의 제품을 추적하도록, 그리고 제품이 프로세싱 라인을 통해 이동할 때 제품을 프로세싱하고 있는 한 세트의 프로세스 스테이션 중 하나, 일부, 또는 전부에 의해 이러한 제품 각각에 할당된 하나 이상의 상태를 추적하도록 구성된다. 프로세싱 라인을 따라 미리결정된 위치로 이러한 상태 모두를 적절히 추적하기 위한 데이터 동기화 회로(151)의 구성은, 각각의 프로세스 스테이션과 미리결정된 위치 사이의 거리에 대응하는, 본 명세서에서 설명된 바와 같은, 일련의 레지스터 길이를 구성하는 것에 기초하여 간단하게 행해질 수 있다. 데이터 동기화 회로(151)는 미리결정된 위치에, 또는 미리결정된 위치로부터 예를 들어 불합격 스테이션으로 추적되는 프로세싱 라인을 따른 더 하류의 위치에 도착되는 제품에 대해 출력 상태 또는 출력 상태들을 제공하도록 구성될 수 있다. 제품 상태 또는 상태들에 대응하는 이러한 출력 신호는 추가 프로세싱을 위해 미리결정된 위치에서 사용될 수 있고/있거나, 각각의 제품이 미리결정된 위치에 도착함에 따라 그 제품에 대한 추적된 상태 또는 상태들에 기초하여 제품을 방향전환할 수 있다. 또한, 데이터 동기화 회로(151)는 누락 제품의 검출을 제공하도록 구성될 수 있고, 프로세싱 라인을 통한 제품의 흐름과 관련된 누락 제품 상태가 검출될 때 알람 출력을 제공하도록 구성될 수 있다.

다양한 예에서, 데이터 동기화 회로(151)의 레지스터(154, 164, 174, 내지 184) 각각의 비트 길이에 대한 설정과 같은 구성가능한 특징부들은 수동으로 입력될 수 있거나, 자동-구성될 수 있다. 이러한 레지스터의 비트 길이에 대한 설정의 수동 입력은 데이터 동기화 회로(151)에 결합된 프로그래밍 디바이스(도 4 에 도시되지 않음)에 의해, 또는 입력 디바이스의 세트, 예를 들어, 스위치 및/또는 회전 제어 입력부, 또는 다른 입력 디바이스, 예컨대 데이터 동기화 회로(151)가 내부에 설치되거나 내부에 통합되는 디바이스(도 4 에 도시되지 않음) 상에 제공되는 키패드 입력부에 의해 행해질 수 있다. 다양한 예에서, 데이터 동기화 회로(151)의 레지스터(154, 164, 174 내지 184) 각각에 대한 비트 길이를 설정하기 위해 자동 캘리브레이션 절차가 사용될 수 있다. 다양한 예에서, 데이터 동기화 회로(151)는 캘리브레이션 모드에 배치되고, 데이터 동기화 회로(151)의 포트에 결합된 프로세스 스테이션 각각에서 검출가능한 캘리브레이션 제품은, 추적되는 제품이 프로세싱 라인을 통해 이동되는 것과 동일한 방식 및 정상적인 방식으로 프로세싱 라인을 따라 지나간다. 캘리브레이션 제품이 프로세싱 라인을 따라 각각의 프로세스 스테이션에 도착함에 따라, 그 프로세스 스테이션은 제품 존재 신호를 제공하는 프로세스 스테이션에 결합된 포트의 트리거 라인 상에 "부품 존재" 신호를 제공한다. 이어서, 인코더(72)로부터 수신된 인코더 펄스의 개수는, 제품 존재 신호가 수신된 때로부터 제품이 미리결정된 위치에 도착하여 검출될 때까지, 데이터 동기화 회로(151)에 의해 카운팅된다. 일단 캘리브레이션 제품이 프로세스 스테이션으로부터 미리결정된 위치로 이동하는 시간 동안 수신된 인코더 펄스의 개수가 알려지면, "부품 존재" 신호를 제공한 포트와 연관된 레지스터에 대한 비트 길이는 인코더 펄스의 이러한 결정된 개수에 기초하여 결정된다.

각각의 포트에 대해, 그 포트에 결합된 프로세스 스테이션으로부터 그 프로세스 스테이션에 캘리브레이션 제품이 도착한 것을 나타내는 "부품 존재" 신호가 수신될 때, 캘리브레이션 제품이 미리결정된 위치에 도착하고 그 위치에서 검출될 때까지 인코더 펄스가 추적된다. 이러한 인코더 펄스 카운트에 기초하여, 각각의 포트와 연관된 레지스터에 대한 비트 길이가 그 레지스터에 대해 결정되고 설정된다. 또한, 미리결정된 위치로부터 실제 불합격 스테이션까지 제품의 상태 또는 상태들을 추적하기 위해 사용되는 지연 블록(192)에 의해서 제공되는 레지스터 또는 레지스터의 세트에 대한 길이를 결정하고 설정하기 위해, 캘리브레이션 제품이 미리결정된 위치에서 검출된 시간으로부터 캘리브레이션 제품이 불합격 스테이션과 같은 하류 위치에 도착하고 그 위치에서 검출되는 시간까지 인코더 펄스가 또한 추적될 수 있다. 이러한 방식으로, 프로세싱 라인을 통해 캘리브레이션 제품을 통과시키고, 캘리브레이션 제품이 프로세싱 라인을 통해 이동함에 따라 데이터 동기화 회로(151)에 의해 수신된 인코더 펄스를 추적하는 프로세스에 의해 데이터 동기화 회로(151)에 대한 하나 이상의 추적 구성이 설정될 수 있다.

다양한 예에서, 데이터 동기화 회로(151)는 전술된 특징을 제공하기 위해 마이크로프로세서를 포함하지 않고 마이크로프로세서의 사용을 필요로 하지 않는다. 다양한 예에서, 데이터 동기화 회로(151)는 GAL(generic array logic) 디바이스와 같은 프로그램가능 하드웨어 디바이스를 포함한다. 이와 같이, 예를 들어 제품의 상태를 추적하기 위한 데이터 동기화 회로(151)에 제공된 레지스터의 길이의 구성 및 재구성을 포함하는, 데이터 동기화 회로(151)의 구성은, 이러한 동일한 기능을 수행하기 위해 마이크로프로세서를 프로그래밍하고 재프로그래밍하는 데 필요한 프로세스로 단순화되고 설계된다.

도 5a는 본 발명에서 설명되는 하나 이상의 예에 따른 제품 상태 동기화 디바이스(200)에 대한 후방 패널(202) 및 복수의 연결부(204, 206, 208)를 도시하는 레이아웃 다이어그램이다. 도시된 바와 같이, 후방 패널(202)은 복수의 노드 연결부(204)를 포함한다. 도시된 바와 같은 노드 커넥터(204)는 16개의 별개의 노드 커넥터(1 내지 16)를 포함하지만, 후방 패널(202)의 예는 16개 노드 커넥터를 포함하는 것에 제한되지 않으며, 다양한 예에서 16개 초과 또는 미만의 노드 커넥터를 포함한다. 다양한 예에서, 각각의 노드 연결부(204)는 다수의 커넥터 핀을 포함한다. 다양한 예에서, 노드 연결부(204)들의 각각의 노드 연결부는 제품 상태 동기화 디바이스(200)에 의해 모니터링되고 있는 프로세싱 라인의 하나의 프로세스 스테이션에 결합되도록 구성된다.

예시의 목적을 위해, 예시적인 프로세스 스테이션(212)은 머신 비전 카메라를 포함하고, 연결부(212A)를 통해 후방 패널(202)의 노드 연결부(1)에 통신 결합된다. 유사하게, 예시적인 프로세스 스테이션(214)은 연결부(214A)를 통하여 후방 패널(202)의 노드 연결부(2)에 통신 결합된 머신 비전 카메라를 포함하고, 예시적인 프로세스 스테이션(216)은 연결부(216A)를 통하여 후방 패널(202)의 노드 연결부(3)에 통신 결합된 머신 비전 카메라를 포함하고, 예시적인 프로세스 스테이션(218)은 연결부(218A)를 통하여 후방 패널(202)의 노드 연결부(4)에 통신 결합된 머신 비전 카메라를 포함하고, 예시적인 프로세스 스테이션(220)은 연결부(220A)를 통하여 후방 패널(202)의 노드 연결부(5)에 통신 결합된 머신 비전 카메라를 포함한다. 이와 같이, 프로세스 스테이션(212, 214, 216, 218, 220)은, 제품의 프로세싱을 제공하고, 예를 들어 도 3에 도시된 바와 같이, 이러한 제품의 상태에 관한 신호를 발생시키는 도 2에 도시된 바와 같은 프로세스 스테이션(60 내지 64)과 같은 일련의 프로세스 스테이션을 도시하는데, 이러한 신호는 도 3에 도시된 데이터 동기화 회로(74) 및 도 4에 도시된 데이터 동기화 회로(151)와 같은 데이터 동기화 회로에 제공되어 프로세싱 라인을 통해 이동하는 제품의 상태를 나타내는 상태 출력 신호를 제공한다. 다양한 예에서, 노드 연결부(204) 각각은 도 4에 도시된 포트(152, 162, 172, 182)와 같은 포트에 별개로 그리고 개별적으로 결합되며, 여기서 이러한 포트에 대한 입력 신호로서 제공되는 상태는 이러한 포트에 각각 결합된 개별 레지스터(154, 164, 174, 184)에 각각 등록된다.

후방 패널(202)은, 도 2 및 도 4에 도시된 바와 같이, 연결부(208)를 통해 예시적인 인코더(72)와 같은 인코더에 결합되도록, 그리고 프로세스 스테이션(212, 214, 216, 218, 220)이 위치되는 프로세싱 라인을 통해 제품을 이동시키도록 구성되는 (도 2에 도시된 메커니즘(52)과 같은) 메커니즘의 이동을 나타내는 인코더(72)에 의해 생성되는 인코더 출력 신호를 수신하도록 구성된 커넥터(208)를 포함한다. 수신된 인코더 출력 신호에 기초하여, 제품 상태 동기화 디바이스(200)는 프로세스 스테이션(212, 214, 216, 218, 220) 중 하나 이상에 의해 프로세싱되는 하나 이상의 제품의 상태를 추적하도록, 그리고 후방 패널(202) 상에 위치된 연결부(206) 중 하나에 상태 출력 신호(193)를 제공하도록 구성된다. 다양한 예에서, 출력 신호(193)는 도 2에 도시된 불합격 스테이션(80)과 같은 불합격 스테이션(210)에 결합되며, 여기서 불합격 스테이션(210)은 연결(206) 내지 연결부(193)에 의해 제공되는 상태 출력 신호를 수신하도록, 그리고 추가 프로세싱을 제공하거나, 또는 연결부(206)에 의해 제공되는 상태 출력 신호에 기초하여 불합격 스테이션(210)에 존재하는 제품을 방향전환하도록 구성된다. 다양한 예에서, 연결부(206)는 도 2에 도시된 제품 검출 센서(76)에 의해 제공되는 제품 검출 신호(75)와 같은, 제품 검출 신호를 수신하도록 제공되는 입력부를 포함한다. 다양한 예에서, 제품 상태 동기화 디바이스(200)는, 전술된 바와 같이, 부품이 불합격 스테이션(210)에 존재해야 하는지 여부를 결정하기 위해, 제품 검출 신호(75)를 수신하도록, 그리고 부품이 존재해야 하지만 어떠한 부품도 불합격 스테이션(210)에서 검출되고 있지 않을 때, 전술된 바와 같이, 누락 부품 상태를 나타내는 신호를 출력부(199)에서 생성하도록 구성된다.

도 5b는 본 발명에서 설명되는 하나 이상의 예에 따른 제품 상태 동기화 디바이스(200)의 전방 패널(252)을 도시하는 레이아웃 다이어그램이다. 도시된 바와 같이, 전방 패널(252)은 전원 스위치(260), 오프/온 인디케이터 램프(272), 스위치 및 인디케이터의 세트(254), 상태 인디케이터의 세트(256), 프로그래밍 커넥터(268), 구성 커넥터(270), 선택/편집 스위치(262), 회전 제어 입력부(264), 및 시각적 문자-숫자 디스플레이(266)를 포함한다. 전원 스위치(260)는 제품 상태 동기화 디바이스(200)에 대한 전원을 켜거나 끄는 데 사용되고, 상태 인디케이터 램프(272)는 제품 상태 동기화 디바이스(200)가 켜지고 전원이 공급된 때를 나타내도록 조명될 수 있다.

다양한 예에서 스위치 및 인디케이터의 세트(254)는, 제품 상태 동기화 디바이스(200)에 조작자 입력을 제공하기 위해, 그리고 제품 상태 동기화 디바이스(200)의 하나 이상의 양태의 상태와 관련된 시각적 상태 표시를 제공하기 위해 사용된다. 다양한 예에서, 상태 인디케이터(256)는, 예를 들어 도 5a에 도시된 바와 같이 노드 연결부(204)에 결합된 디바이스에 대해 도시된 바와 같이, 제품 상태 동기화 디바이스(200)에 결합된 프로세스 스테이션으로부터의 NG 아웃 신호로서 수신되고 있는 상태 신호에 관련된 시각적 인디케이터를 제공한다. 다시 도 5b를 참조하면, 구성 커넥터(270)는 사용자가 제품 상태 동기화 디바이스(200)의 다양한 양태를 구성할 수 있게 하는 디바이스(도 5b에 도시되지 않음)에 제품 상태 동기화 디바이스(200)를 결합하는 데 사용될 수 있다. 일부 예에서, 구성 커넥터(270)는, 제품 상태 동기화 디바이스(200)가 결합된 프로세싱 라인을 통해서 이동하는 제품에 대한 상태를 추적하기 위해서 사용되는 레지스터에 대한 비트 길이, 예를 들어 도 4에 도시된 바와 같이 레지스터(154, 164, 174 내지 184) 및 지연 블록(192)이 제공된 레지스터에 대한 비트 길이를 설정하기 위해서, 커넥터(270)에 결합된 디바이스가 레지스터 길이를 포함하는 구성 설정을 제공하는 것을 허용한다.

다시 도 5b를 참조하면, 다양한 예에서, 전술된 바와 같이 프로세싱 라인을 통해 이동하는 제품의 상태를 추적하기 위해 제품 상태 동기화 디바이스(200)에 의해 사용되는 레지스터에 대한 비트 길이를 설정하는 것을 포함하지만 이에 제한되지 않는 제품 상태 동기화 디바이스(200)의 양태를 구성하기 위해 선택/편집 스위치(262), 회전 제어 입력부(264), 및 시각적 문자-숫자 디스플레이(266)가 조합되어 사용될 수 있다. 예를 들어, 선택/편집 스위치(262)를 사용하여, 스위치는 "편집" 위치로 작동될 수 있고, 제품 상태 동기화 디바이스(200)의 제1 노드 입력에 결합된 프로세스 스테이션에 대한 제품 상태를 추적하기 위해 사용되는 레지스터들에 대한 비트 길이가 편집을 위해 선택되는 것을 문자-숫자 디스플레이(266)가 나타낼 때까지 회전 제어 입력부(264)가 작동(회전)될 수 있다. 선택/편집 스위치는 이어서 "선택" 위치에 있도록 작동되고, 회전 제어 입력부(264)는 문자-숫자 디스플레이(266)가 레지스터와 연관된 프로세스 스테이션에 의해 프로세싱되고 있는 제품의 상태를 추적하기 위해 사용되는 레지스터에 대해 원하는 수의 비트(레지스터 길이)를 나타내는 수를 나타낼 때까지 다시 작동(회전)된다. 이어서, 이러한 레지스터 길이는 선택/편집 스위치(262)를 "편집" 위치로 다시 이동시킴으로써 설정될 수 있다. 이러한 프로세스는, 제품 상태 동기화 디바이스(200)에 의해 모니터링되고 있는 프로세싱 라인을 통해 이동하는 제품의 상태를 추적하는 데 사용되도록 의도되는 레지스터들 중 하나, 일부, 또는 전부에 대한 레지스터 길이를 설정하기 위해 반복될 수 있다.

도 6은 본 발명에서 설명되는 기술에 따른, 제품 상태 동기화 디바이스에 의해 수행될 수 있는 다양한 예시적인 방법(300)을 도시하는 흐름도이다. 도 2 및 도 3과 관련하여 도시되고 설명되는 바와 같이 제품 상태 동기화 디바이스(70)에 대해 논의되지만, 예시적인 방법(300)은 제품 상태 동기화 디바이스(70) 및 도 2 또는 도 3에 대해 도시된 예시적인 구현예에 제한되지 않는다. 예시적인 방법(300)의 기술은, 도 1에 도시된 바와 같이 제품 상태 동기화 디바이스(20A 내지 20N)에 의해, 도 2 및 도 3에 도시된 바와 같은 데이터 동기화 회로(74)에 의해, 도 4에 도시된 데이터 동기화 회로(151)에 의해, 또는 도 5a 및 도 5b에 도시된 디바이스(200)에 의해, 전체적으로 또는 부분적으로 구현될 수 있다.

도 6에 도시된 바와 같이, 제품 상태 동기화 디바이스(70)는, 제1 프로세스 스테이션에서 제품에 대해 수행된 제1 프로세스에 의해 제품에 할당된 제1 상태를 나타내는 제1 신호를 제품 상태 동기화 디바이스에서 수신하도록 구성되는데, 제1 프로세스 스테이션은 프로세싱 라인을 따라 미리결정된 위치로부터 제1 거리에 위치된다(블록(302)). 제품 상태 동기화 디바이스(70)는 제1 상태를 제품 상태 동기화 디바이스에 포함된 제1 레지스터에 등록하도록 추가로 구성되는데, 제1 레지스터는 제1 거리에 대응하는 제1 레지스터 길이를 갖도록 그리고 제1 레지스터 마지막 비트 위치를 갖도록 구성된다(블록(304)). 제품 상태 동기화 디바이스(70)는 제2 프로세스 스테이션에서 제품에 대해 수행된 제2 프로세스에 의해 제품에 할당된 제2 상태를 나타내는 적어도 하나의 추가 신호를 수신하도록 추가로 구성되는데, 제2 프로세스 스테이션은 프로세싱 라인을 따라 미리결정된 위치로부터 제2 거리에 위치되고, 제2 거리는 제1 거리와 상이하다(블록 306).

다양한 예에서, 제품 상태 동기화 디바이스(70)는 제2 상태를 제품 상태 동기화 디바이스에 포함된 제2 레지스터에 등록하도록 추가로 구성되는데, 제2 레지스터는 제2 거리에 대응하는 제2 레지스터 길이를 갖도록 그리고 제2 레지스터 마지막 비트 위치를 갖도록 구성된다(블록(308)). 제품 상태 동기화 디바이스(70)는 제품이 미리결정된 위치에 도착할 때 제1 상태가 제1 레지스터 마지막 비트 위치로 시프트되고 제2 상태가 제2 레지스터 마지막 비트 위치로 시프트되도록 프로세싱 라인을 통한 제품의 이동을 나타내는 이동 신호에 기초하여 제1 상태를 제1 레지스터를 통해 시프트하고 제2 레지스터를 통해 제2 상태를 시프트하도록 추가로 구성된다(블록(310)). 다양한 예에서, 제1 레지스터 및 제2 레지스터는 GAL(generic array logic) 디바이스로서 제공된다. 제품 상태 동기화 디바이스(70)는 제1 레지스터 마지막 비트 위치에 제공된 제1 상태 및 제2 레지스터 마지막 비트 위치에 제공된 제2 상태에 기초하여 제품에 대한 최종 상태를 결정하도록 추가로 구성된다(블록(312)).

방법(300)의 다양한 예에서, 제1 프로세스 또는 제2 프로세스 중 적어도 하나는 제품의 검사 프로세스를 포함하고, 제1 신호 또는 제2 신호 중 적어도 하나는 검사 프로세스의 결과로서 결정되는 제품에 대한 상태를 나타내는 신호를 포함한다. 방법(300)의 다양한 예에서, 제품 상태 동기화 디바이스(70)는 제품이 미리결정된 위치에서 검출되지 않고 있음을 나타내는 제품 검출 신호를 수신하도록, 프로세싱 라인을 통한 제품의 이동을 나타내는 이동 신호에 기초하여, 제품이 미리결정된 위치에 도착했어야 하는 것으로 결정하도록, 제품이 미리결정된 위치에서 검출되고 있지 않고 미리결정된 위치에 도착했어야 하는 것을 나타내는 누락 제품 검출 신호를 생성하도록, 그리고 누락 제품 검출 신호를 출력하도록 구성된다. 방법(300)의 다양한 예에서, 제품 상태 동기화 디바이스(70)는 미리결정된 위치에 위치된 불합격 스테이션으로 상태 신호를 출력하도록 구성되는데, 상태 신호는 불합격 스테이션에 위치된 제품에 대한 최종 상태의 표시를 포함한다.

도 7은 본 발명에서 설명되는 기술에 따른, 프로세스 라인에 결합된 제품 상태 동기화 디바이스에 의해 수행될 수 있는 다양한 예시적인 방법(350)을 도시하는 흐름도이다. 도 2와 관련하여 도시되고 설명된 바와 같이 제품 상태 동기화 디바이스(70) 및 프로세스 라인(50)에 대해 논의되지만, 예시적인 방법(350)은 도 2에 도시된 제품 상태 동기화 디바이스(70) 및 프로세싱 라인(50)에 대해 도시된 예시적인 구현예에 제한되지 않는다. 예시적인 방법(350)의 기술은, 도 1에 도시된 바와 같이 프로세싱 라인(7A 내지 7N)에 의해, 도 2 및 도 3에 도시된 바와 같은 데이터 동기화 회로(74)에 의해, 도 4에 도시된 데이터 동기화 회로(151)에 의해, 또는 도 5a 및 도 5b에 도시된 디바이스(200)에 의해, 전체적으로 또는 부분적으로 구현될 수 있다.

다양한 예에서, 제품 상태 동기화 디바이스(70)는 제품 상태 동기화 디바이스 내에 제공된 복수의 레지스터 중 별개의 레지스터를, 프로세싱 라인을 따라 상이한 위치에 제공된 복수의 프로세스 스테이션들 중 주어진 그리고 상이한 하나에 할당하도록 구성된다(블록(352)). 프로세싱 라인(50)은 캘리브레이션 제품을 프로세싱 라인을 통해 이동시키도록, 그리고 캘리브레이션 제품이 각각의 프로세스 스테이션에 도착할 때 그 프로세스 스테이션에서 제품 존재 신호를 생성하도록 추가로 구성된다(블록(354)). 프로세싱 라인(50)은, 제품 상태 동기화 디바이스(70)에서, 캘리브레이션 제품이 프로세스 스테이션 각각에 도착했음을 나타내는 제품 존재 신호 각각을 수신하도록 추가로 구성된다(블록(356)). 프로세싱 라인(50)은, 제품 상태 동기화 디바이스(70)에 의해, 복수의 프로세스 스테이션 각각으로부터 프로세싱 라인을 따라 미리결정된 위치로 캘리브레이션 제품을 이동시키는 것과 연관된 다수의 인코더 펄스를 추적하도록 추가로 구성된다(블록(358)). 제품 상태 동기화 디바이스(70)는, 별개의 레지스터 각각에 대해, 별개의 레지스터에 할당된 프로세스 스테이션으로부터 미리결정된 위치로의 캘리브레이션 제품의 이동을 추적하는 것과 연관된 인코더 펄스의 개수에 기초하여 별개의 레지스터에 대한 레지스터 길이를 설정하도록 추가로 구성된다(블록(360)). 다양한 예에서, 제품 상태 동기화 디바이스(70)는, 복수의 레지스터 각각의 최종 비트가 미리결정된 위치에 캘리브레이션 제품이 도착하는 것과 대응하도록 별개의 레지스터를 정렬하도록 추가로 구성된다.

본 발명의 기술은 매우 다양한 컴퓨팅 디바이스, 이미지 캡처링 디바이스, 및 이들의 다양한 조합으로 구현될 수 있다. 설명된 유닛, 모듈 또는 컴포넌트 중 임의의 것은 함께 구현될 수 있거나, 또는 별개이지만 상호작동가능한 로직 디바이스로서 개별적으로 구현될 수 있다. 모듈, 디바이스, 또는 유닛으로서 상이한 특징부의 묘사는 상이한 기능적 태양을 강조하고자 한 것이고, 그러한 모듈, 디바이스, 또는 유닛이 별개의 하드웨어, 또는 소프트웨어 컴포넌트에 의해 실현되어야 한다는 것을 반드시 의미하지는 않는다. 오히려, 하나 이상의 모듈, 디바이스, 또는 유닛과 연관된 기능은 별개의 하드웨어 또는 소프트웨어 컴포넌트에 의해 수행되거나, 또는 공통 또는 별개의 하드웨어 또는 소프트웨어 컴포넌트 내에 통합될 수 있다. 본 발명에서 설명된 방법은, 적어도 부분적으로, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 예를 들어, 기술의 다양한 태양이 하나 이상의 마이크로프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array), PLD(programmable logic device), PAL(programmable array logic) 디바이스, GAL(generic array logic) 디바이스, 또는 임의의 다른 등가의 통합된 또는 별개의 로직 회로, 및 그러한 구성요소들의 임의의 조합 내에서 구현될 수 있다. 용어 "프로세서", "프로세싱 회로", "제어기" 또는 "제어 모듈"은 대체적으로 전술된 로직 회로 중 임의의 것을, 단독으로 또는 다른 로직 회로와 조합하여, 또는 임의의 다른 등가 회로를, 단독으로 또는 다른 디지털 또는 아날로그 회로와 조합하여, 지칭할 수 있다.

소프트웨어로 구현되는 양태에 대해서, 본 발명에서 설명되는 시스템 및 디바이스에 할당되는 기능의 적어도 일부는 유형인 RAM(random access memory), ROM(read-only memory), NVRAM(non-volatile random access memory), EEPROM(electrically erasable programmable read-only memory), 플래시 메모리, 자기 매체, 또는 광학 매체 등과 같은, 컴퓨터 판독가능 저장 매체에 명령어로서 구현될 수 있다. 컴퓨터 판독가능 저장 매체는 비일시적인 것으로 지칭될 수 있다. 서버, 클라이언트 컴퓨팅 디바이스, 또는 임의의 다른 컴퓨팅 디바이스가 또한 용이한 데이터 전송 또는 오프라인 데이터 분석을 가능하도록 더 휴대용인 제거가능 메모리 유형을 포함할 수 있다. 이러한 명령은 본 발명에서 기술된 기능의 하나 이상의 태양을 지원하도록 실행될 수 있다. 일부 예에서, 컴퓨터 판독 가능 저장 매체는 비일시적 매체를 포함한다. 용어 "비일시적"은, 저장 매체가 반송파 또는 전파된 신호로 구현되지 않는 것을 나타낼 수 있다. 소정 예에서, 비일시적 저장 매체는 시간 경과에 따라 변할 수 있는 데이터를 (예컨대, RAM 또는 캐시에) 저장할 수 있다.

본 발명의 다양한 태양이 기술되었다. 이들 및 다른 태양이 하기 청구범위의 범주 내에 있다.

Claims (20)

1. 디바이스로서,
   복수의 입력 포트 및 인코더 입력부를 포함하는 제품 상태 동기화 디바이스를 포함하고, 입력 포트 각각은 복수의 레지스터 중 하나에 결합되고, 복수의 프로세스 스테이션 중 하나에 의해 제품에 할당된 상태를 나타내는 신호를 수신하도록 그리고 제품에 할당된 상태를 입력 포트에 결합된 복수의 레지스터 중 하나에 등록하도록 구성되고, 복수의 프로세스 스테이션 중 하나 이상은 프로세싱 라인을 따르는 미리결정된 위치로부터 상이한 거리에 위치되고, 프로세싱 라인을 통해 이동하는 하나 이상의 제품을 비동기식으로 프로세싱하도록 구성되고,
   복수의 레지스터 각각은 복수의 입력 포트 중 상이한 하나에 결합되고 레지스터 길이를 갖고, 각각의 레지스터에 대한 레지스터 길이는 레지스터에 결합된 입력 포트에 결합되도록 구성되는 복수의 프로세스 스테이션 중 하나와 프로세싱 라인을 따르는 미리결정된 위치 사이의 거리에 대응하는 길이를 갖도록 구성되고, 각각의 레지스터는 레지스터에 결합된 입력 포트에 의해 레지스터 내에 등록된 복수의 상태를 추적하도록 구성되고,
   인코더 입력부는 프로세싱 라인을 통한 하나 이상의 제품의 이동을 나타내는 이동 신호를 수신하도록 그리고 이동 신호에 기초하여 복수의 레지스터 각각에 등록된 복수의 상태를 시프트하도록 구성되는, 디바이스.
2. 제1항에 있어서,
   복수의 레지스터 각각은 최종 비트 위치를 포함하고, 복수의 레지스터 각각의 최종 비트 위치는 최종 비트 위치 중 하나 걸러 하나의 최종 비트 위치와 정렬되고,
   제품 상태 동기화 디바이스 제품 상태는 최종 비트 위치 각각에서 제품에 대해 표시된 복수의 상태에 기초하여 미리결정된 위치에 도착한 제품에 대한 최종 상태를 결정하도록 구성되는, 디바이스.
3. 제2항에 있어서, 제품의 최종 상태는 로직 "OR" 함수에 대한 입력으로서 제품에 대한 최종 비트 위치 각각에서 제공되는 복수의 상태를 사용하여 로직 "OR" 함수를 수행함으로써 결정되는, 디바이스.
4. 제2항에 있어서, 제품의 최종 상태는 마지막 비트 위치들 중 적어도 하나에 의해 제품에 대한 복수의 상태 중 하나로서 제공되는 다수-비트 값에 적어도 부분적으로 기초하여 결정되는, 디바이스.
5. 제1항에 있어서, 제품 상태 동기화 디바이스는,
   하나 이상의 제품 중 주어진 하나와 연관된 상태를 나타내는 상태 출력 신호를 제공하도록 구성된 상태 출력부를 추가로 포함하고, 상태는 하나 이상의 제품 중 주어진 하나에 대한 복수의 레지스터에 의해 제공되는 상태들의 조합에 기초하고, 하나 이상의 제품 중 주어진 하나와 연관된 상태를 나타내는 상태 출력 신호는 하나 이상의 제품 중 주어진 하나가 프로세싱 라인의 미리결정된 위치에 도착함에 따라 제공되도록 구성되는, 디바이스.
6. 제1항에 있어서, 복수의 레지스터는 복수의 FIFO(first-in-first-out) 레지스터를 포함하는, 디바이스.
7. 제1항에 있어서, 동기화 디바이스는 GAL(generic array logic) 디바이스를 포함하는, 디바이스.
8. 제1항에 있어서,
   복수의 레지스터 각각은 최종 비트 위치를 포함하고, 복수의 레지스터 각각의 최종 비트 위치는 최종 비트 위치 중 하나 걸러 하나의 최종 비트 위치와 정렬되고,
   복수의 레지스터 중 주어진 레지스터에 결합된 주어진 입력 포트는 주어진 레지스터에 결합된 입력 포트에서 수신된 일련의 상태에 기초하여 주어진 레지스터 내에 일련의 상태를 등록하도록 구성되고,
   주어진 레지스터는 이동 신호에 기초하여 주어진 레지스터를 통해 일련의 상태를 시프트하도록, 그리고 일련의 상태 중 주어진 상태를, 주어진 상태가 할당된 하나 이상의 제품 중 하나의 제품이 미리결정된 위치에 도착했을 때 주어진 레지스터의 최종 비트 위치에서 제공하도록 구성되는, 디바이스.
9. 제1항에 있어서, 제품 상태 동기화 디바이스는,
   각각이 복수의 레지스터 중 하나에 별개로 그리고 개별적으로 결합되는 복수의 윈도우를 추가로 포함하고,
   윈도우 각각은 그 윈도우에 결합된 레지스터의 복수의 마지막 비트를 그룹화하도록, 그리고 레지스터에 결합된 윈도우에 의해 그룹화된 레지스터의 복수의 마지막 비트 중 하나 이상에 의해 제공되는 상태에 기초하여 출력 상태를 제공하도록 구성되는, 디바이스.
10. 제1항에 있어서, 레지스터는 프로세싱 라인을 통해 하나 이상의 제품을 이동시키도록 구성된 메커니즘의 이동에 대응하는 인코더 펄스의 수신에 기초하여 시프트되도록 구성되는, 디바이스.
11. 제1항에 있어서, 제품의 상태는 머신 비전 시스템에 의해 제품에 대해 수행되는 검사의 결과로서 제품에 할당된 상태인, 디바이스.
12. 제1항에 있어서, 제품 상태 동기화 디바이스는 제품 검출 입력부 및 제품 누락 제품 검출 출력부를 추가로 포함하고, 제품 검출 입력부는 미리결정된 위치에서의 제품의 존재를 나타내는 입력 신호를 수신하도록 구성되고,
    제품 상태 동기화 디바이스는 추가로, 복수의 레지스터 중 하나 이상에 의해 제공되는 상태에 기초하여, 제품이 미리결정된 위치에 존재했어야 하는 것으로 결정하도록, 그리고 제품이 미리결정된 위치에 존재했어야 하는 것으로 결정되었고 제품 검출 입력부가 미리결정된 위치에 제품이 존재하는 것을 나타내는 입력 신호를 제공하지 않고 있을 때 누락 제품 검출 출력부에서 출력 신호를 제공하도록 구성되는, 디바이스.
13. 제1항에 있어서, 제품 상태 동기화 디바이스는,
    추가 레지스터를 포함하는 지연 블록을 추가로 포함하고, 추가 레지스터는 미리결정된 위치에 도착하는 제품에 대해 결정된 최종 상태를 등록하도록 구성되고,
    제품 상태 동기화 디바이스는, 제품에 할당되고 복수의 레지스터에 등록된 복수의 상태에 기초하여 제품에 대해 결정된 상태에 기초하여 미리결정된 위치에 도착한 제품에 대한 최종 상태를 결정하도록 구성되고,
    지연 블록은 이동 신호에 기초하여 추가 레지스터를 통해 제품에 할당된 최종 상태를 시프트하도록 구성되고,
    추가 레지스터는 프로세싱 라인을 따라 위치된 불합격 스테이션(reject station)과 미리결정된 위치 사이의 프로세싱 라인을 따르는 거리에 대응하는 추가 레지스터 길이를 갖도록 구성되고,
    지연 블록은 추가로 제품이 불합격 스테이션에 도착할 때 상태 출력 신호로서 제품의 최종 상태를 제공하도록 구성되는, 디바이스.
14. 방법으로서,
    제1 프로세스 스테이션에서 제품에 대해 수행된 제1 프로세스에 의해 제품에 할당된 제1 상태를 나타내는 제1 신호를 제품 상태 동기화 디바이스에서 수신하는 단계 - 제1 프로세스 스테이션은 프로세싱 라인을 따라 미리결정된 위치로부터 제1 거리에 위치됨 -;
    제1 상태를 제품 상태 동기화 디바이스에 포함된 제1 레지스터에 등록하는 단계 - 제1 레지스터는 제1 거리에 대응하는 제1 레지스터 길이를 갖도록 그리고 제1 레지스터 마지막 비트 위치를 갖도록 구성됨 -;
    제2 프로세스 스테이션에서 제품에 대해 수행된 제2 프로세스에 의해 제품에 할당된 제2 상태를 나타내는 적어도 하나의 추가 신호를 제품 상태 동기화 디바이스에서 수신하는 단계 - 제2 프로세스 스테이션은 프로세싱 라인을 따라 미리결정된 위치로부터 제2 거리에 위치되고, 제2 거리는 제1 거리와 상이함 -;
    제2 상태를 제품 상태 동기화 디바이스에 포함된 제2 레지스터에 등록하는 단계 - 제2 레지스터는 제2 거리에 대응하는 제2 레지스터 길이를 갖도록 그리고 제2 레지스터 마지막 비트 위치를 갖도록 구성됨 -;
    제품이 미리결정된 위치에 도착할 때 제1 상태가 제1 레지스터 마지막 비트 위치로 시프트되고 제2 상태가 제2 레지스터 마지막 비트 위치로 시프트되도록 프로세싱 라인을 통한 제품의 이동을 나타내는 이동 신호에 기초하여 제1 상태를 제1 레지스터를 통해 시프트하고 제2 레지스터를 통해 제2 상태를 시프트하는 단계 - 제1 레지스터 및 제2 레지스터는 GAL(generic logic gate array) 디바이스로서 제공됨 -; 및
    제품 상태 동기화 디바이스에 의해, 제1 레지스터 마지막 비트 위치에 제공된 제1 상태 및 제2 레지스터 마지막 비트 위치에 제공된 제2 상태에 기초하여 제품에 대한 최종 상태를 결정하는 단계를 포함하는, 방법.
15. 제14항에 있어서, 제1 프로세스 또는 제2 프로세스 중 적어도 하나는 제품의 검사 프로세스를 포함하고, 제1 신호 또는 제2 신호 중 적어도 하나는 검사 프로세스의 결과로서 결정되는 제품에 대한 상태의 표시를 포함하는, 방법.
16. 제14항에 있어서,
    제품 상태 동기화 디바이스에서, 제품이 미리결정된 위치에서 검출되지 않고 있는 것을 나타내는 제품 검출 신호를 수신하는 단계;
    제품 상태 동기화 디바이스에 의해 그리고 프로세싱 라인을 통한 제품의 이동을 나타내는 이동 신호에 기초하여, 제품이 미리결정된 위치에 도착했어야 하는 것으로 결정하는 단계;
    제품 상태 동기화 디바이스에 의해, 제품이 미리결정된 위치에서 검출되지 않고 미리결정된 위치에 도착했어야 하는 것을 나타내는 누락 제품 검출 신호를 생성하는 단계; 및
    제품 상태 동기화 디바이스로부터, 누락 제품 검출 신호를 출력하는 단계를 추가로 포함하는, 방법.
17. 제14항에 있어서,
    제품 상태 동기화 디바이스에 의해, 미리결정된 위치에 위치된 불합격 스테이션으로 상태 신호를 출력하는 단계를 추가로 포함하고, 상태 신호는 불합격 스테이션에 위치된 제품에 대한 최종 상태의 표시를 포함하는, 방법.
18. 방법으로서,
    제품 추적 상태 회로 내에 제공된 복수의 레지스터의 별개의 레지스터를, 프로세싱 라인을 따라 상이한 위치에 제공된 복수의 프로세스 스테이션 중 주어진 그리고 상이한 하나에 할당하는 단계;
    캘리브레이션 제품을 프로세싱 라인을 통해 이동시키고, 캘리브레이션 제품이 각각의 프로세스 스테이션에 도착할 때 그 프로세스 스테이션에서 제품 존재 신호를 생성하는 단계;
    제품 상태 동기화 디바이스에서, 캘리브레이션 제품이 프로세스 스테이션 각각에 도착했음을 나타내는 제품 존재 신호 각각을 수신하는 단계;
    제품 상태 동기화 디바이스에서, 복수의 프로세스 스테이션 각각으로부터 프로세싱 라인을 따라 미리결정된 위치로 캘리브레이션 제품을 이동시키는 것과 연관된 다수의 인코더 펄스를 추적하는 단계;
    별개의 레지스터 각각에 대해, 별개의 레지스터에 할당된 프로세스 스테이션으로부터 미리결정된 위치로의 캘리브레이션 제품의 이동을 추적하는 것과 연관된 인코더 펄스의 개수에 기초하여 별개의 레지스터에 대한 레지스터 길이를 설정하는 단계를 포함하는, 방법.
19. 제18항에 있어서,
    복수의 레지스터 각각의 최종 비트가 미리결정된 위치에 캘리브레이션 제품이 도착하는 것과 대응하도록 별개의 레지스터를 정렬하는 단계를 추가로 포함하는, 방법.
20. 시스템으로서,
    프로세싱 라인을 따라 하나 이상의 상이한 위치에 위치된 복수의 프로세스 스테이션을 갖는 프로세싱 라인 - 프로세싱 라인은 프로세싱 라인을 통해 하나 이상의 제품을 이동시키도록 그리고 복수의 프로세스 스테이션에서 하나 이상의 제품의 프로세싱을 제공하도록 구성되고, 각각의 스테이션은 프로세스 스테이션에 의해 프로세싱되는 하나 이상의 제품 중 하나의 제품에 할당된 상태를 나타내는 출력 신호를 제공하도록 구성됨 -; 및
    복수의 입력 포트 및 인코더 입력부를 포함하는 제품 상태 동기화 디바이스 - 입력 포트 각각은 복수의 프로세스 스테이션 중 하나에 그리고 복수의 레지스터 중 하나에 결합되고, 그 입력 포트에 결합된 프로세스 스테이션에 의해 제품 프로세스에 할당된 상태를 나타내는 신호를 수신하도록 그리고 제품에 할당된 상태를 입력 포트에 결합된 레지스터에 등록하도록 구성됨 - 를 포함하고,
    복수의 프로세스 스테이션 각각은 프로세싱 라인을 따라 미리결정된 위치로부터 상이한 거리에 위치되고, 프로세싱 라인을 통해 이동하는 하나 이상의 제품을 비동기식으로 프로세싱하도록 구성되고,
    복수의 레지스터 각각은 복수의 입력 포트 중 상이한 하나에 결합되고 레지스터 길이를 갖고, 각각의 레지스터에 대한 레지스터 길이는 그 레지스터에 결합된 입력 포트에 결합되는 복수의 프로세스 스테이션 중 하나와 프로세싱 라인을 따르는 미리결정된 위치 사이의 거리에 대응하는 비트 길이를 갖도록 구성되고, 각각의 레지스터는 레지스터에 결합된 입력 포트에 의해 레지스터 내에 등록된 복수의 상태를 추적하도록 구성되고,
    인코더 입력부는 프로세싱 라인을 통한 하나 이상의 제품의 이동을 나타내는 이동 신호를 수신하도록 그리고 이동 신호에 기초하여 복수의 레지스터 각각에 저장된 복수의 상태를 시프트하도록 구성되는, 시스템.

Images