ES2346274T3 - Procedimiento y dispositivo de fabricacion de una union de al menos dos chips microelectronicos. - Google Patents

Procedimiento y dispositivo de fabricacion de una union de al menos dos chips microelectronicos. Download PDF

Info

Publication number
ES2346274T3
ES2346274T3 ES09354009T ES09354009T ES2346274T3 ES 2346274 T3 ES2346274 T3 ES 2346274T3 ES 09354009 T ES09354009 T ES 09354009T ES 09354009 T ES09354009 T ES 09354009T ES 2346274 T3 ES2346274 T3 ES 2346274T3
Authority
ES
Spain
Prior art keywords
chip
chips
sheet
slot
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09354009T
Other languages
English (en)
Inventor
Jean Brun
Benoit Lepine
Bruno Mourey
Dominique Vicard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of ES2346274T3 publication Critical patent/ES2346274T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Procedimiento de fabricación de una unión de al menos dos chips microelectrónicos, caracterizado por el hecho de que dichos chips están realizados sobre una plaquita (6) y cada chip (7) consta de dos caras principales (1 a,1 b) paralelas unidas por caras laterales (2), constando al menos una de las caras laterales (2) de al menos una ranura (3). El procedimiento consta de las siguientes etapas sucesivas: - el pegado de la plaquita (6) sobre una lámina (8) flexible, - el corte de los chips (7), - la deformación de la lámina flexible cerca de al menos una ranura de al menos un chip para hacer la ranura (3) accesible, - el encaje de un elemento alámbrico (17) en dicha ranura (3) de dicho chip, dispuesta en una zona de inserción (12) - y la extracción del chip de la lámina flexible en una zona de extracción (13).

Description

Procedimiento y dispositivo de fabricación de una unión de al menos dos chips microelectrónicos.
Ámbito técnico de la invención
La presente invención hace referencia a un procedimiento y un dispositivo de fabricación de una unión de al menos dos chips microelectrónicos.
Estado de la técnica
En la actualidad existen numerosas técnicas para conectar mecánica y eléctricamente chips microelectrónicos entre sí. La técnica convencional consiste, una vez formados los chips sobre un sustrato y liberados por serradura, en realizar una conexión mecánica rígida entre los chips. Los chips, fijados entonces sobre un soporte rígido, a continuación se conectan eléctricamente antes de que se forme un revestimiento de protección. Este primer planteamiento, consistente en realizar la conexión sobre un soporte rígido, se utiliza clásicamente cuando existe una gran complejidad en la conexión de los chips. Sin embargo, este planteamiento tiene como principal inconveniente el hecho de utilizar un soporte mecánico rígido que se adapta particularmente mal a una integración en estructuras flexibles.
Un segundo planteamiento, descrito en el documento WO-A-02/084617, consiste en integrar chips sobre un conjunto de fibras o elementos alámbricos con el fin de realizar un dispositivo. Esta integración de los chips en el seno de las fibras puede realizarse por revestimiento. Los diferentes chips pueden unirse entre sí por medio de filamentos conductores que también pueden revestirse o integrarse en el seno de la propia fibra. No obstante, este documento no indica cómo realizar la fijación de los filamentos en el material conductor entre los diferentes chips y el revestimiento sobre las fibras.
Objeto de la invención
La invención tiene por finalidad un procedimiento de fabricación de una unión de chips microelectrónicos de cadencia fuerte.
Según la invención, esta finalidad se consigue por el hecho de que dichos chips están realizados sobre una plaquita y cada chip consta de dos caras principales paralelas unidas por caras laterales, constando al menos una de las caras laterales de al menos una ranura. El procedimiento consta de las siguientes etapas sucesivas:
- el pegado de la plaquita sobre una lámina flexible,
- el corte de los chips,
- la deformación de la lámina flexible cerca de al menos una ranura de al menos un chip para hacer la ranura accesible,
- el encaje de un elemento alámbrico en dicha ranura de dicho chip, dispuesta en una zona de inserción,
- y la extracción del chip de la lámina flexible en una zona de extracción.
Según un desarrollo de la invención, la deformación de la lámina, situada más abajo de una zona de entrada, se realiza por inclinación de la lámina flexible cerca de dicha ranura, en la entrada o en la salida.
La deformación de la lámina puede realizarse por un esfuerzo por tracción, provocando el estiramiento de la lámina al menos en una zona de entrada.
La invención también hace referencia a un dispositivo de fabricación de una unión de al menos dos chips microelectrónicos, estando realizados dichos chips sobre una plaquita y constando cada chip de dos caras principales paralelas unidas por caras laterales, constando al menos una de las caras laterales de al menos una ranura. El dispositivo consta de:
- medios de pegado de la plaquita sobre una lámina flexible,
- medios de corte de los chips,
- medios de deformación de la lámina flexible cerca de al menos una ranura de al menos un chip para hacer la ranura accesible,
- medios de encaje de un elemento alámbrico en dicha ranura de dicho chip, dispuesta en una zona de inserción,
- y medios de extracción del chip de la lámina flexible en una zona de extracción.
Descripción resumida de los dibujos
Otras ventajas y características se derivan más claramente de la descripción que sigue a continuación de modos particulares de realización de la invención proporcionados a título de ejemplos no limitativos y representados en los dibujos adjuntos, en los que:
Las figuras 1 a 6 representan dos variantes de chips utilizables para formar una guirnalda según la invención.
Las figuras 7 y 8 ilustran las diferentes etapas de realización de una guirnalda de chips según la invención.
Las figuras 9 a 11 ilustran diferentes variantes de un primer modo de realización del procedimiento de unión.
Las figuras 12 y 13 ilustran dos variantes de un segundo modo de realización del procedimiento de unión.
Descripción de modos preferentes de realización
La invención utiliza chips microelectrónicos del tipo descrito en la solicitud de patente internacional PCT/FR2007/
001034, reivindicando la prioridad de la solicitud de patente francesa nº 0607588, depositada el 29 de agosto de 2006. Estos chips se utilizan para constituir una unión en forma de guirnalda. Como se ilustra en la figura 1, el chip microeléctrico consta de al menos un componente microeléctrico 4. El chip microeléctrico posee dos caras principales 1a y 1 b paralelas y unidas por caras laterales 2, que constituyen el canto del chip. El número de caras laterales 2 puede variar y depende de la forma del contorno de las caras principales 1 a y 1 b. Al menos una de las caras laterales consta de al menos una ranura 3, preferentemente paralela a las caras principales 1a y 1b. Esta ranura está dimensionada de manera que permita la inserción de un elemento en forma de alambre.
Como se ilustra en la figura 2, un chip 7 puede constar de dos ranuras 3 realizadas respectivamente sobre dos caras laterales opuestas. Cada ranura permite respectivamente la inserción de un elemento en forma de alambre.
Un chip según las figuras 1 y 2 también puede presentarse bajo la forma de una unión de dos componentes 4 microelectrónicos o de un componente 4 microeléctrico y de una contraplaca unidos por un tirante 5. El tirante tiene una anchura inferior a la anchura de los chips, permitiendo obtener una ranura 3 (figura 1) o dos ranuras 3 (figura 2) a uno y otro lado del tirante 5.
Cada ranura de cada chip puede presentarse de manera inclinada, quedando el eje del elemento alámbrico, una vez encajado en la ranura, sensiblemente paralelo a las caras principales.
El encaje de un elemento alámbrico puede hacerse con fuerza, manteniéndose entonces el elemento en su lugar mecánicamente, o por simple inserción, tras la cual se realiza una solidarización por pegado del elemento alámbrico en la ranura.
Según una variante de realización del chip ilustrada en las figuras 3 y 4, la ranura del chip 7 puede deformarse de manera elástica cuando se inserta el elemento alámbrico 17. A continuación, por retorno elástico, la ranura aprieta el elemento alámbrico 17, que entonces se encaja en la ranura 3 del chip. Ventajosamente, la ranura 3 puede constar, en sus dos extremos longitudinales, de elementos 18 en saledizo que faciliten la introducción del elemento alámbrico y que impidan que se desencaje.
El elemento alámbrico, preferentemente, se inserta en la ranura del chip 7 mediante una aguja 9 porta-hilo, permitiendo guiar el elemento alámbrico 17 en la ranura y/o ejercer una presión sobre el elemento alámbrico 17 para forzar la introducción en la ranura 3. El encaje del elemento alámbrico puede necesitar un cierto lugar, y entonces puede ser necesario hacer un acceso a las ranuras lo suficientemente grande como para dejar pasar la aguja porta-hilo o cualquier otro dispositivo de inserción del elemento alámbrico.
El elemento alámbrico puede encajarse en la ranura de un chip 7 por soldadura, por pegado o por depósito de un polímero. A título de ejemplo ilustrado en la figura 5, correspondiente a una vista en planta de un chip 7, el elemento alámbrico se inserta en la ranura 3 mediante una aguja 9 porta-hilo, y a continuación una jeringa 19 deposita el pegamento o el polímero en la ranura con el fin de sellar el elemento alámbrico 17 en la ranura.
La ranura de un chip puede conducir electricidad, permitiendo alimentar el chip o servir de bus de datos cuando el elemento alámbrico, que también conduce electricidad, está en contacto eléctrico con la ranura. A título de ejemplo, la figura 6 ilustra un chip cuya ranura consta de al menos un transmisor 20 de conexión eléctrica que se extiende sobre al menos una parte o sobre toda la ranura 3. Entonces, el elemento alámbrico 17 puede estar en contacto eléctrico con el transmisor 20.
Con el fin de optimizar el contacto entre el transmisor y el elemento alámbrico, estos últimos pueden sufrir una electrólisis o sellarse en un pegamento o un polímero que conduzca electricidad.
Según una variante (no representada), el elemento alámbrico puede insertarse parcialmente en una ranura y sólo unir dos chips adyacentes, realizándose el enlace con otro chip mediante otro elemento alámbrico.
Como se ilustra en la figura 7, los chips 7 microelectrónicos como el descrito anteriormente están realizados unos al lado de otros sobre una plaquita 6 de silicio. Con el fin de realizar una guirnalda de chips, el procedimiento de fabricación de una unión de al menos dos chips microelectrónicos como los definidos anteriormente, ilustrado en las figuras 7 a 13, consta de las siguientes etapas sucesivas:
- la plaquita 6 de silicio sobre la que se han realizado los chips 7 se pega sobre una lámina 8 flexible, la lámina puede pegarse antes de realizar los chips sobre la plaquita o tras realizar los chips,
- los chips inicialmente realizados, preferentemente, en forma de cuadrícula sobre la plaquita 6 se cortan, sin embargo permanecen mecánicamente solidarios unos con otros por medio de la lámina 8 flexible sobre la que se han pegado. Este corte puede realizarse mediante cualquier procedimiento adaptado, por ejemplo, mediante serradura o mediante grabado por plasma,
- la deformación de la lámina 8 flexible cerca de al menos una ranura 3 de al menos un chip para hacer la ranura 3 accesible,
- el encaje de al menos un elemento alámbrico 17 en dicha ranura 3 de dicho chip, dispuesta en una zona de inserción 12,
- y la extracción del chip de la lámina 8 flexible en una zona de extracción 13.
Las tres últimas etapas pueden repetirse mientras la guirnalda no tenga la longitud deseada.
Según un desarrollo, las zonas de inserción y de extracción son idénticas.
La lámina flexible puede ser una lámina polimérica.
Según un modo de realización ilustrado en las figuras 9 a 11, la deformación consiste en una inclinación de la lámina flexible al nivel de una zona de inserción 12 con el fin de permitir el acceso a las ranuras. Así, la deformación de la lámina flexible situada más abajo de una zona de entrada 10 se realiza por inclinación de la lámina 8 flexible cerca de la ranura.
En una variante ilustrada en la figura 9, cada chip consta de una ranura 3 que se presenta más abajo según el sentido de desplazamiento de la lámina 8 flexible indicado por la flecha F1. Con el fin de permitir la inserción del elemento alámbrico en las ranuras de dos chips adyacentes, la deformación consta de una inclinación de la lámina 8 flexible al nivel de la ranura 3, haciendo de este modo bascular un primer chip por inclinación de la lámina flexible a la salida de la zona de inserción 12, dejando así libre de acceso la ranura 3 de un segundo chip 7 colocado entonces en la zona de inserción 12. De esta manera, el elemento alámbrico 17 se inserta en la ranura 3 al nivel de la zona de inserción 12, situándose en el espacio formado por la inclinación de la lámina 8 a la salida de la zona de inserción 12. Una vez insertado el elemento alámbrico 17, la lámina 8 flexible se desplaza con el fin de llevar el chip situado en la zona de inserción 12 hacia la zona de extracción y de llevar el chip siguiente a la zona de inserción 12, etc. En la salida de la zona de inserción 12, la lámina 8 forma, con la dirección de desplazamiento de los chips, un ángulo ligeramente superior a 90º en el modo de realización particular ilustrado en la figura 9.
Según una variante ilustrada en la figura 10, cada chip consta de una ranura que se presenta más arriba según el sentido de desplazamiento de la lámina flexible (indicado por F1). En esta variante, la zona de inserción 12 está inclinada con respecto a la zona de entrada 10. La lámina flexible está inclinada en la entrada de la zona de inserción 12. Así, el chip 7 en el que debe insertarse el elemento alámbrico bascula hacia la zona de de inserción, liberando la ranura 3 y permitiendo la inserción del elemento alámbrico 17. A continuación, la lámina 8 flexible se desplaza con el fin de llevar el chip siguiente a la zona de inserción 12. El chip en el que se ha insertado el elemento alámbrico puede llevarse a una zona de extracción (no representada) o despegarse al nivel de la zona de inserción 12 antes de colocar un nuevo chip.
Según una variante ilustrada en la figura 11, cada chip consta de dos ranuras. Las ranuras se realizan sobre dos caras laterales opuestas, estando situada una ranura más arriba y la otra ranura más abajo según el sentido de desplazamiento de la lámina 8 flexible. En esta variante, la zona de inserción 12 está inclinada con respecto a la zona de entrada 10. Así, el chip 7 en el que deben insertarse dos elementos alámbricos bascula sobre la zona de inserción 12, liberando las dos ranuras 3 y permitiendo la inserción de los elementos alámbricos en las dos ranuras. Por lo tanto, la lámina 8 flexible está inclinada en la entrada de la zona de inserción 12. Antes de llevar un chip a la zona de inserción 12, el chip precedente, preferentemente, se despega con el fin de dejar libre la ranura situada más abajo según el desplazamiento de los chips. La extracción de los chips puede efectuarse en la zona de inserción 12 (siendo por lo tanto idénticas las zonas de extracción 13 y de inserción 12). El chip situado en la zona de inserción 12 también puede desplazarse hacia una zona de extracción, situada más abajo, cuando un chip siguiente llega a la zona de inserción 12 con el fin de dejar libre la ranura situada más abajo según el desplazamiento de los chips.
Con el fin de aumentar la cadencia de unión de los chips, este modo de realización puede aplicarse no sólo a un chip, sino a una fila de chips, pasando cada fila de chips sucesivamente de una zona a la otra. La utilización de una fila de chips en lugar de un chip también se aplica a todos los modos de realización.
En un segundo modo de realización ilustrado en las figuras 12 y 13, la deformación de la lámina 8 flexible se realiza por la solicitación de la lámina 8 flexible por tracción, provocando el estiramiento de ésta última al menos en la zona de entrada 10. Una vez estirada la lámina 8 flexible (flechas figura 7) durante su paso a la zona de entrada 10, el espacio entre dos chips adyacentes al nivel de la zona de inserción 12 es suficiente para permitir el paso del elemento alámbrico y/o la aguja porta-hilo 9. Así, la zona de deformación corresponde a la zona de entrada 10 de los chips hacia la zona de inserción 12.
La lámina flexible 8 puede ser una lámina polimérica, que puede estirarse algunas decenas de porcentaje cuando se somete a una temperatura predeterminada. Así, la lámina polimérica puede solicitarse por tracción, y/o calentarse hasta la temperatura que permita su estiramiento. Dicha lámina permite, tras cortar los chips, crear un espacio de algunos milímetros entre los chips. A título de ejemplo, la lámina solicitada puede llevarse a una placa calefactora 11, preferentemente entre 80ºC y 150ºC, permitiendo la solicitación ejercida a una temperatura determinada el alejamiento de los chips entre sí al nivel de las ranuras. Este alejamiento puede facilitar el acceso a las ranuras por al menos una aguja porta-hilo 9 que ayude a insertar el elemento alámbrico 17 en la ranura.
Como se ilustra en la figura 12, la lámina 8 flexible sobre la que está pegada la plaquita, cuyos chips 7 se han cortado, pasa sucesivamente a por lo menos dos zonas diferentes, formando una cadena de producción que permite acelerar la cadencia de fabricación de las guirnaldas. Así, la lámina flexible en primer lugar se lleva a la zona de de entrada 10, pudiendo constar de una placa calefactora 11. Esta placa 11 permite, si es necesario, calentar la lámina 8 a su temperatura de estiramiento con el fin de crear el espacio entre los chips. Este espacio se agranda (de A a A', por ejemplo) a medida que la lámina se desplaza por la zona de entrada 10. A continuación, la lámina 8 es arrastrada a una zona de inserción 12 de los hilos 17 en las ranuras, y por último a una zona de extracción (no representada) destinada a extraer los chips 7 que forman la guirnalda. La zona de extracción puede coincidir con la zona de inserción.
Según una variante ilustrada en la figura 13, la zona de inserción 12 consta de una superficie de apoyo 14. Ventajosamente, esta superficie 14 no se encuentra en el mismo plano que la placa calefactora 11, con el fin de facilitar el paso de las agujas 9 porta-hilo si el estiramiento no es suficiente para permitir su paso. La intersección de los planos formados respectivamente por la placa calefactora 11 y la superficie 14 forma un ángulo interno. Este ángulo, preferentemente, es estrictamente superior a 180º y estrictamente inferior a 360º. Esta configuración permite facilitar el desplazamiento de la aguja porta-hilo 9 y la inserción del hilo 17 en las ranuras de cada chip.
De acuerdo con este segundo modo de realización y sus variantes, la cadencia de fabricación de la guirnalda puede acelerarse mediante la adición, en cada etapa elemental, ya no de un chip a la vez, sino de una fila de chips. Para ello, la plaquita consta de varias filas de chips sensiblemente paralelas entre sí, y cada fila de chips pasa sucesivamente de la zona de entrada 10 a la zona de inserción 12 y después a la zona de extracción 13. En la zona de extracción 13, una simple tracción sobre la guirnalda puede permitir despegar los chips.
Según un perfeccionamiento aplicable a los diferentes modos de realización, la extracción de cada chip 7 o de cada fila de chips se facilita gracias a la utilización, en la zona de extracción 13, de una herramienta 15 (figura 13) que permite reducir la superficie de adhesión entre el chip 7 o la fila de chips y la lámina 8. Esta herramienta 15 puede presentarse en forma de una hoja o de una punta que ejerce presión sobre una zona media de cada chip cuando la lámina 8 se desplaza gracias a medios de arrastre de la lámina. A título de ejemplo en la figura 13, una ruedecilla 16 sobre la que se apoya la lámina 8 está dispuesta en la salida de la zona de extracción 13 y permite a la herramienta 15 reducir la superficie del chip pegada a la lámina con el fin de facilitar su extracción.
Si los medios de arrastre de la lámina permiten su solicitación por tracción, según el segundo modo de realización ilustrado en la figura 13, la tracción es sensiblemente constante en las zonas de entrada 10, de inserción 12 y de extracción 13. Esta tracción permite obtener, en la zona de entrada 10, los espacios A y A' durante el paso de la lámina sobre la placa calefactora 11 o su simple estiramiento por tracción.
Tras la extracción, la parte libre de la guirnalda puede seguir un camino que permita diversos tratamientos, como por ejemplo una electrólisis, para reforzar las conexiones entre los hilos y los chips, o la aplicación de un pegamento, de un polímero, etc.
Cada elemento alámbrico 17 que une los chips para formar la guirnalda puede tener un diámetro de varios micrómetros, preferentemente entre 10 \mum y 300 \mum, adaptado a las dimensiones de las ranuras de los chips. El elemento alámbrico 17 puede ser metálico, preferentemente constituido por al menos un metal conductor de tipo Ag, Au, etc. De manera ventajosa, el elemento alámbrico también puede estar formado por un cordón constituido por varios hilos elementales, de los cuales al menos uno es conductor. Entonces, las ranuras de los chips pueden servir de bornes de conexión eléctrica, de bus de datos, etc.
Además, los chips también pueden integrar zonas de conexiones sobre sus superficies superiores y/o inferiores de tal manera que aumente el número de conexiones posibles o que se refuerce su resistencia mecánica una vez unidos en forma de guirnalda.
Los elementos alámbricos pueden ser hilos aislantes poliméricos que participen en la resistencia mecánica o incluso fibras textiles revestidas de un material conductor.
Los elementos alámbricos pueden ser huecos, permitiendo así la circulación de un fluido, preferentemente líquido o gaseoso, en el canal formado por el diámetro interno del hilo. El fluido que circula en el canal puede, por ejemplo, garantizar el enfriamiento de los chips que forman la guirnalda. Por lo tanto, la utilización de un sistema de enfriamiento permite integrar en la guirnalda chips más complejos y que funcionan a frecuencias más elevadas.
Una guirnalda de chips microelectrónicos obtenida según el procedimiento descrito anteriormente permite sobre todo asociar en un tejido varios chips que realizan una función precisa común o una función particular. Los chips pueden ser de tipo RFID, pudiendo servir el hilo metálico que los une de antena que permita sobre todo su alimentación.
La invención no se limita a los modos de realización descritos anteriormente. En particular, pueden conectarse diferentes tipos de chips provenientes de sustratos distintos.
Un dispositivo de fabricación permite realizar una unión de al menos dos chips microelectrónicos realizados sobre una plaquita. Cada chip 7 consta de dos caras principales 1a y 1b paralelas unidas por caras laterales 2. Al menos una de las caras laterales 2 consta de al menos una ranura 3. El dispositivo consta de:
- medios de pegado de la plaquita 6 sobre una lámina 8 flexible,
- medios de corte de los chips 7,
- medios de deformación de la lámina flexible cerca de al menos una ranura de al menos un chip para hacer la ranura accesible,
- medios de inserción de un elemento alámbrico 17 en dicha ranura 3 de dicho chip,
- y medios de extracción del chip de la lámina flexible en una zona de extracción 13, estando encajado el elemento alámbrico 17 en dicho chip.
\vskip1.000000\baselineskip
Referencias mencionadas en la descripción Esta lista de referencias mencionadas por el solicitante únicamente pretende ayudar al lector y no forma parte del documento de patente europea. Incluso aunque se haya tenido mucho cuidado en su realización, no pueden descartarse errores u omisiones, y la OEP declina cualquier responsabilidad a este respecto. Documentos de patente mencionados en la descripción
\bullet WO 02084617 A [0003]
\bullet FR 0607588 [0010]
\bullet FR 2007001034 W [0010]

Claims (12)

1. Procedimiento de fabricación de una unión de al menos dos chips microelectrónicos, caracterizado por el hecho de que dichos chips están realizados sobre una plaquita (6) y cada chip (7) consta de dos caras principales (1 a,1 b) paralelas unidas por caras laterales (2), constando al menos una de las caras laterales (2) de al menos una ranura (3). El procedimiento consta de las siguientes etapas sucesivas:
- el pegado de la plaquita (6) sobre una lámina (8) flexible,
- el corte de los chips (7),
- la deformación de la lámina flexible cerca de al menos una ranura de al menos un chip para hacer la ranura (3) accesible,
- el encaje de un elemento alámbrico (17) en dicha ranura (3) de dicho chip, dispuesta en una zona de inserción (12)
- y la extracción del chip de la lámina flexible en una zona de extracción (13).
2. Procedimiento según la reivindicación 1, caracterizado por el hecho de que la deformación de la lámina (8), situada más abajo de una zona de entrada (10), se realiza por inclinación de la lámina flexible cerca de dicha ranura.
3. Procedimiento según la reivindicación 2, caracterizado por el hecho de que la lámina (8) está inclinada en la entrada de la zona de inserción (12).
4. Procedimiento según una cualquiera de las reivindicación 2 y 3, caracterizado por el hecho de que la lámina (8) flexible está inclinada en la salida de la zona de inserción (12).
5. Procedimiento según la reivindicación 1, caracterizado por el hecho de que la deformación de la lámina (8) se realiza por un esfuerzo por tracción, provocando el estiramiento de la lámina (8) al menos en una zona de entrada (10).
6. Procedimiento según la reivindicación 5, caracterizado por el hecho de que la zona de entrada (10) está dotada de una placa calefactora (11).
7. Procedimiento según cualquiera de las reivindicaciones 1 a 6, caracterizado por el hecho de que las zonas de inserción (12) y de extracción (13) son idénticas.
8. Procedimiento según cualquiera de las reivindicaciones 1 a 7, caracterizado por el hecho de que la lámina (8) flexible es una lámina polimérica.
9. Procedimiento según cualquiera de las reivindicaciones 1 a 8, caracterizado por el hecho de que cada chip (7) consta de dos ranuras (3), realizadas respectivamente sobre dos caras laterales (2) opuestas, estando dos chips adyacentes unidos por dos hilos, estando insertados dichos hilos en las ranuras (3) por agujas (9) porta-hilo.
10. Procedimiento según cualquiera de las reivindicaciones 1 a 9, caracterizado por el hecho de que una plaquita está formada por varias filas de chips, pasando cada fila sucesivamente de una zona a la otra.
11. Procedimiento según cualquiera de las reivindicaciones 1 a 10, caracterizado por el hecho de que la zona de extracción (13) consta de una herramienta (15) de extracción constituida por una hoja o por al menos una punta.
12. Dispositivo de fabricación de una unión de al menos dos chips microelectrónicos, caracterizado por el hecho de que dichos chips están realizados sobre una plaquita (6) y cada chip (7) consta de dos caras principales (1a, 1b) paralelas unidas por caras laterales (2), constando al menos una de las caras laterales (2) de al menos una ranura (3). El dispositivo consta de:
- medios de pegado de la plaquita (6) sobre una lámina (8) flexible,
- medios de corte de los chips (7),
- medios de deformación de la lámina flexible (8) cerca de al menos una ranura (3) de al menos un chip (7) para hacer la ranura (3) accesible,
- medios de encaje de un elemento alámbrico (17) en dicha ranura (3) de dicho chip, dispuesta en una zona de inserción (12),
- y medios de extracción del chip de la lámina flexible en una zona de extracción (13).
ES09354009T 2008-03-06 2009-02-20 Procedimiento y dispositivo de fabricacion de una union de al menos dos chips microelectronicos. Active ES2346274T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0801234A FR2928491A1 (fr) 2008-03-06 2008-03-06 Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR0801234 2008-03-06

Publications (1)

Publication Number Publication Date
ES2346274T3 true ES2346274T3 (es) 2010-10-13

Family

ID=39864710

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09354009T Active ES2346274T3 (es) 2008-03-06 2009-02-20 Procedimiento y dispositivo de fabricacion de una union de al menos dos chips microelectronicos.

Country Status (9)

Country Link
US (2) US8723312B2 (es)
EP (2) EP2250667B1 (es)
JP (2) JP5341114B2 (es)
CN (2) CN101960585B (es)
AT (1) ATE467900T1 (es)
DE (1) DE602009000024D1 (es)
ES (1) ES2346274T3 (es)
FR (1) FR2928491A1 (es)
WO (1) WO2009112644A1 (es)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2954588B1 (fr) * 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
FR2960339B1 (fr) 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
EP2390194B1 (en) * 2010-05-25 2019-12-25 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Apparatus for assembling chip devices on wires
FR2961947B1 (fr) * 2010-06-24 2013-03-15 Commissariat Energie Atomique Incorporation d'elements a puce dans un fil guipe
FR2961949B1 (fr) 2010-06-24 2012-08-03 Commissariat Energie Atomique Elements a puce assembles sur des fils presentant une amorce de rupture
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
FR2995721B1 (fr) * 2012-09-17 2014-11-21 Commissariat Energie Atomique Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
FR3013147B1 (fr) * 2013-11-08 2017-05-12 Commissariat Energie Atomique Procede de fabrication d'un organe electriquement conducteur pour composant electronique presentant une extremite munie d'une cavite
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
FR3053527B1 (fr) 2016-06-29 2018-08-10 Safran Electronics & Defense Procede de marquage inviolable et tracable d'un assemblage de deux elements
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
FR3058579B1 (fr) * 2016-11-07 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'emission reception radiofrequence
FR3062237B1 (fr) 2017-01-23 2020-05-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une puce a circuit integre et puce a circuit integre.
FR3062515B1 (fr) 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
US10327329B2 (en) 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
FR3065579B1 (fr) 2017-04-19 2019-05-03 Primo1D Dispositif d'emission reception radiofrequence
FR3065578B1 (fr) 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
FR3069962B1 (fr) 2017-08-01 2020-09-25 Primo1D Antenne a plaque pour coupler un terminal d’emission-reception a un dispositif rfid
FR3076071B1 (fr) * 2017-12-21 2019-11-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’une puce a circuit integre et puce a circuit integre
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
FR3078980B1 (fr) 2018-03-14 2021-06-11 Primo1D Fil guipe compose d’une ame principale et d’au moins un fils de couverture et comprenant au moins un element filaire conducteur relie electriquement a au moins une puce electronique
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers
FR3083643B1 (fr) 2018-07-04 2023-01-13 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
CN112098768B (zh) * 2019-05-30 2022-04-29 上海新微技术研发中心有限公司 硅光芯片的测试方法及设备
FR3103630B1 (fr) 2019-11-22 2022-06-03 Primo1D Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283939A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 半導体チップおよび基板並びにこれらによって構成される電子装置
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
CA2156795C (en) * 1994-08-31 1999-08-17 Yuzo Shimada An electronic device assembly and a manufacturing method of the same
US5903059A (en) * 1995-11-21 1999-05-11 International Business Machines Corporation Microconnectors
JPH10214919A (ja) * 1997-01-29 1998-08-11 New Japan Radio Co Ltd マルチチップモジュールの製造方法
DE19737978C2 (de) * 1997-08-30 1999-09-16 Bayer Ag Elektrochromer Spiegel
US6214716B1 (en) * 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
DE19907168C1 (de) * 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
US6285081B1 (en) * 1999-07-13 2001-09-04 Micron Technology, Inc. Deflectable interconnect
JP2002176069A (ja) * 2000-12-06 2002-06-21 Nec Corp 電気的接続端子の構造とその製造方法
GB0108950D0 (en) 2001-04-10 2001-05-30 Leonard Philip N Personal computer systems
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP3753984B2 (ja) * 2002-01-09 2006-03-08 シャープ株式会社 非接触通信機器用モジュール及びその製造方法
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP4979376B2 (ja) * 2003-05-06 2012-07-18 ジェンテックス コーポレイション 車両用バックミラー要素及びこれらの要素を組み込むアセンブリ
JP3994923B2 (ja) * 2003-06-02 2007-10-24 セイコーエプソン株式会社 半導体装置の製造方法
JP3994924B2 (ja) * 2003-06-02 2007-10-24 セイコーエプソン株式会社 回路基板の製造方法
US20050104225A1 (en) * 2003-11-19 2005-05-19 Yuan-Chang Huang Conductive bumps with insulating sidewalls and method for fabricating
US7716823B2 (en) * 2004-04-08 2010-05-18 Hewlett-Packard Development Company, L.P. Bonding an interconnect to a circuit device and related devices
US6932136B1 (en) * 2004-04-08 2005-08-23 National Semiconductor Corporation Post singulation die separation apparatus and method for bulk feeding operation
JP4522960B2 (ja) * 2005-03-17 2010-08-11 エルジー イノテック カンパニー リミテッド 半導体製造用接着テープの製造装置及びその製造方法
FR2905518B1 (fr) 2006-08-29 2008-12-26 Commissariat Energie Atomique Puce microelectronique a faces laterales munies de rainures et procede de fabrication
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2960339B1 (fr) * 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils

Also Published As

Publication number Publication date
US8723312B2 (en) 2014-05-13
CN101960585A (zh) 2011-01-26
ATE467900T1 (de) 2010-05-15
CN101527269A (zh) 2009-09-09
JP2009218590A (ja) 2009-09-24
EP2099060A1 (fr) 2009-09-09
JP5378011B2 (ja) 2013-12-25
WO2009112644A1 (fr) 2009-09-17
JP5341114B2 (ja) 2013-11-13
DE602009000024D1 (de) 2010-06-24
CN101527269B (zh) 2012-07-25
JP2011513980A (ja) 2011-04-28
EP2250667A1 (fr) 2010-11-17
US20110001237A1 (en) 2011-01-06
CN101960585B (zh) 2014-07-16
FR2928491A1 (fr) 2009-09-11
EP2099060B1 (fr) 2010-05-12
US20090227069A1 (en) 2009-09-10
US8012795B2 (en) 2011-09-06
EP2250667B1 (fr) 2013-04-24

Similar Documents

Publication Publication Date Title
ES2346274T3 (es) Procedimiento y dispositivo de fabricacion de una union de al menos dos chips microelectronicos.
KR101754528B1 (ko) 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
ES2568501T3 (es) Un procedimiento de fabricación de una pala de turbina eólica que comprende un larguero a partir de elementos que tienen porciones de extremo que se extienden transversalmente con respecto a una porción intermedia y la pala de turbina eólica relacionada
ES2370745T3 (es) Tarjeta combi y procedimiento de fabricación de la misma.
ES2310313T3 (es) Componente electrico, especialmente armadura de rele con bornes elasticos y procedimiento para su produccion.
ES2613239T3 (es) Método de unión de piezas de material compuesto que tienen una matriz termoestable
CN103712100B (zh) 发光装置
ES2327970T3 (es) Componente electronico de transferencia de calor por ebullicion y condensacion y procedimiento de fabricacion.
JP2006135309A5 (es)
US9076987B2 (en) Organic light emitting diode display and manufacturing method thereof
TWI639253B (zh) 光裝置
EP1970952A3 (en) Semiconductor device and manufacturing method thereof
CN111063649B (zh) Micro LED的转移方法及转移装置
JP2009218590A5 (es)
US20140231858A1 (en) LED Sub-Mount and Method for Manufacturing Light Emitting Device Using the Sub-Mount
CN110140263A (zh) 可表面安装的半导体激光器、具有这种半导体激光器的装置和其运行方法
JP3865107B2 (ja) バイオチップ作製方法およびそれを用いたバイオチップ作製装置
US20130150696A1 (en) Hybrid multielectrode arrays
EP2469596A3 (de) Leuchtmodul für eine Beleuchtungseinrichtung eines Kraftfahrzeugs mit auf einem Silizium-Substrat angeordneten Halbleiterlichtquellen
ES2374615T3 (es) Ayuda de inserción para el equipamiento de tablas de agujas.
JP2017069998A5 (es)
ES2966770T3 (es) Canal de flujo moldeado
CN102365738B (zh) 光电子构件的组件
ES1187335U (es) Pipeta de sujeción de ovocitos en procedimientos de inyección espermática intracitoplasmática
ES2529622T3 (es) Dispositivo de fijación para celdas solares así como procedimiento para fijar celdas solares