ES2539640T3 - Chip microelectrónico desnudo provisto de una ranura que forma un alojamiento para un elemento filar que constituye un soporte mecánico flexible, procedimiento de fabricación y microestructura - Google Patents

Chip microelectrónico desnudo provisto de una ranura que forma un alojamiento para un elemento filar que constituye un soporte mecánico flexible, procedimiento de fabricación y microestructura Download PDF

Info

Publication number
ES2539640T3
ES2539640T3 ES07803768.6T ES07803768T ES2539640T3 ES 2539640 T3 ES2539640 T3 ES 2539640T3 ES 07803768 T ES07803768 T ES 07803768T ES 2539640 T3 ES2539640 T3 ES 2539640T3
Authority
ES
Spain
Prior art keywords
chip
slot
electrically conductive
microelectronic
filar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES07803768.6T
Other languages
English (en)
Inventor
Dominique Vicard
Bruno Mourey
Jean Brun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of ES2539640T3 publication Critical patent/ES2539640T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G06K19/027—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine the material being suitable for use as a textile, e.g. woven-based RFID-like labels designed for attachment to laundry items
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Textile Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Pressure Sensors (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Chip microelectrónico (1) que incluye un elemento filar eléctricamente conductor (10,11), dos caras principales paralelas delantera y trasera (4, 5), caras laterales (6, 7) y un rebaje que forma un alojamiento para el elemento filar eléctricamente conductor (10, 11), siendo el rebaje una ranura colocada en una de las caras principales o laterales, teniendo la ranura un eje paralelo a las caras principales para una fijación por encastre del elemento filar eléctricamente conductor (10, 11) en dicha ranura, estando el chip el provisto de al menos un elemento de conexión eléctrica destinado a conectar un componente microelectrónico integrado en el chip con el elemento filar, estando el elemento de conexión eléctrica, en el caso de una ranura colocada en una cara lateral, al menos en parte constituido por una capa eléctricamente conductora que reviste al menos en parte dicha ranura; chip caracterizado porque el encastre del elemento filar eléctricamente conductor (10, 11) en dicha ranura sigue el eje longitudinal de esta última, constituyendo dicho elemento filar eléctricamente conductor (10, 11) un soporte mecánico flexible para dicho chip.

Description

E07803768
16-06-2015
DESCRIPCIÓN
Chip microelectrónico desnudo provisto de una ranura que forma un alojamiento para un elemento filar que constituye un soporte mecánico flexible, procedimiento de fabricación y microestructura 5
Campo técnico de la invención
La invención se refiere a un chip microelectrónico que incluye dos caras principales paralelas y caras laterales.
10 La invención se refiere igualmente a un procedimiento de fabricación de un chip microelectrónico de este tipo y a una microestructura que incluye al menos dos chips conectados por un elemento filar.
Estado de la técnica
15 En la actualidad, numerosas aplicaciones requieren la confección de tejidos o de tejidos de punto que aportan funciones electrónicas, denominados materiales textiles activos. Por ejemplo los tejidos termoeléctricos generan energía a partir de un gradiente de temperatura, los tejidos piezoeléctricos son capaces de alimentar una electrónica por recuperación de energía de movimiento. Esta energía alimenta entonces un circuito electrónico solidario con el tejido.
20 En la actualidad se utilizan dos técnicas de fabricación de dichos materiales textiles. En una de ellas, las funciones electrónicas se obtienen por adición de circuitos electrónicos a los materiales textiles. Por ejemplo, las funciones electrónicas se realizan mediante un chip microelectrónico unido clásicamente a otros chips o a una alimentación de energía por medio de contactos unidos a elementos mecánicos soldables mediante hilos de conexión, con un
25 encapsulado que protege el circuito y los contactos. Las funciones electrónicas posibles pueden ser complejas, pero la estabilidad mecánica del chip electrónico integrado en el material textil es muy deficiente. Dicha integración es larga y necesita máquinas especiales complejas. Por otra parte, las conexiones presentan un volumen no despreciable con respecto a la parte activa del chip.
30 En otra técnica de fabricación, todavía experimental, la electrónica se imprime en el material textil, de manera que este último desempeña el papel de soporte. En general estos materiales textiles de soporte se obtienen mediante tejido clásico. No obstante la complejidad de las funciones electrónicas que pueden realizarse con estas técnicas es muy limitada y notablemente inferior a la que se puede alcanzar con chips microelectrónicos.
35 El documento US-2005/223.552-A1 describe un dispositivo que comprende un sustrato y un circuito separados por un separador de manera que se definen ranuras delimitadas cada una por una de las caras principales del circuito, una de las caras laterales del separador y una de las caras principales del sustrato. Los contactos eléctricos se encuentran en las paredes laterales de las ranuras, y están conectados a elementos filares cuyo extremo está alojado en el interior de las ranuras. Los elementos filares son sustancialmente perpendiculares a los ejes de las
40 ranuras.
Objeto de la invención
El objeto de la invención consiste en fabricar un chip microelectrónico cuya integración en un tejido o un tejido de 45 punto ha sido mejorada.
Según la invención, este objeto se alcanza mediante las reivindicaciones adjuntas y especialmente mediante un chip microelectrónico según la reivindicación 1.
50 La invención tiene asimismo por objeto un procedimiento de fabricación, según la reivindicación 10, de un chip microelectrónico en el que el rebaje está constituido por una ranura situada en al menos una cara lateral.
Un desarrollo se refiere igualmente a una microestructura que incluye al menos dos chips microelectrónicos según una de las reivindicaciones 1 a 9.
55 Descripción sumaria de los dibujos
Otras ventajas y características se comprenderán más claramente a partir de la descripción que se ofrece a continuación de formas particulares de realización de la invención dadas a modo de ejemplos no limitativos y
E07803768
16-06-2015
representadas en los dibujos adjuntos, en los que:
-la figura 1 es una vista en sección transversal de un primer ejemplo de realización de un chip microelectrónico según la invención,
5 -la figura 2 es una vista en sección transversal de un segundo ejemplo de realización de un chip microelectrónico según la invención,
-las figuras 3 a 5 ilustran las diferentes etapas de un procedimiento de fabricación del chip según la figura 2,
10 -la figura 6 representa una vista en sección transversal de una variante de realización de un chip según la figura 2,
-las figuras 7 y 8 ilustran otras dos formas de realización de un chip según la invención,
15 -las figuras 9 y 10 ilustran un procedimiento de realización de otra forma de realización de un chip según la invención,
-las figuras 11 a 13 ilustran otro procedimiento de realización de un chip según la invención,
20 -las figuras 14 a 17 ilustran un chip, en el que el elemento filar es perpendicular a las caras principales del chip.
Descripción de formas preferentes de la invención
En la figura 1, un primer ejemplo de chip microelectrónico 1 contiene un sustrato 2 plano provisto, de forma clásica,
25 de al menos un componente microelectrónico 3. El chip microelectrónico 1 posee así dos caras principales 4 y 5 paralelas entre sí, unidas por caras laterales que constituyen la oblea del chip 1. Se representan sólo dos caras laterales 6, 7, si bien su número puede variar y depende de la forma del contorno de las caras principales 4, 5.
Tal como ilustra la figura 1, cada cara lateral 6, 7 tiene forma de canal paralelo a las caras principales 4 y 5 y
30 constituye una ranura, referidas respectivamente como 8 y 9 para las caras laterales 6, 7 y que permiten alojar un elemento filar. Cada una de las ranuras de alojamiento 8, 9 presenta una sección cóncava. En la forma de realización en particular ilustrada en la figura 1, la anchura de las ranuras 8, 9 es igual a la altura de las caras laterales 6, 7 y su sección tiene forma de arco circular, es decir, forma de C. La forma de C puede ser exacta o aproximada con segmentos de rectas.
35 Las ranuras 8 y 9 pueden prepararse mediante cualquier técnica adaptada, como por ejemplo por grabado en seco o en húmedo, ablación láser, grabado químico asistido por láser, mecanizado eléctrico, etc.
El chip microelectrónico 1 puede así integrarse fácilmente en un material textil ya que dos hilos 10 ,11 adyacentes,
40 por ejemplo de trama, constitutivos de este material textil pueden insertarse automáticamente en las ranuras de alojamiento 8, 9, con independencia de que se aplique un procedimiento de tejido o un procedimiento de tejido de punto. Las ranuras de alojamiento 8, 9 aseguran una estabilidad mecánica del chip microelectrónico 1 con respecto al material textil. Es evidente que se intentará adaptar el radio de curvatura de las ranuras de alojamiento 8, 9 al diámetro de los hilos 10, 11. Pueden contemplarse ranuras análogas para los hilos de cadena.
45 Como variante, las ranuras 8, 9 pueden estar revestidas por una capa eléctricamente conductora, respectivamente 12, 13. Esta disposición permite usar hilos 10, 11 de trama o de cadena que son eléctricamente conductores y asegurar un contacto eléctrico con estos hilos 10, 11. Los hilos pueden usarse entonces para la alimentación eléctrica del componente microelectrónico 3 y, en su caso, para la transferencia de datos con una multiplexación
50 alimentación/datos. Los hilos pueden constituir también elementos radiantes de antena (emisión o recepción). Las capas eléctricamente conductoras 12, 13 pueden estar unidas eléctricamente, de forma clásica, al componente microelectrónico 3 por medio de una vía pasante 14 en perpendicular a las caras principales 4, 5 o de una pista conductora 15 depositada en la cara del sustrato 2 provista del componente 3 para unir la capa 13 a un contacto del componente 3.
55 En una variante, las ranuras de alojamiento 8, 9 pueden tener una sección en forma de V o de V truncada. En este último caso, cada ranura 8, 9 contiene dos paredes convergentes unidas entre sí por un fondo plano.
En el ejemplo de realización, ilustrado en la figura 2, el chip microelectrónico 1 está constituido por dos chips
E07803768
16-06-2015
elementales 16a y 16b, de sección sustancialmente trapezoidal, que comprenden cada uno una base menor, 17a o 17b y una base mayor, 18a o 18b unidas por caras laterales planas inclinadas 19a o 19b. Para cada uno de los chips elementales 16a, 16b, las caras laterales planas inclinadas, 19a o 19b, forman un ángulo agudo con la base mayor, 18a o 18b correspondiente y son convergentes. Un componente microelectrónico 23a, 23b está situado en el nivel 5 de la base menor 17 (respectivamente 17a, 17b) de cada uno de los chips elementales 16a, 16b. Los chips elementales 16a, 16b forman cuerpo solidario por sus bases menores 17a, 17b de forma que sus caras laterales inclinadas 19a, 19b constituyen al menos una ranura de alojamiento. En la figura 2 se representan dos ranuras de alojamiento 20 y 21. Las ranuras de alojamiento 20, 21 presentan así una sección en forma de V (más en particular en forma de V truncada en la figura 2) y constituyen las caras laterales 6 y 7 del chip microelectrónico 1. Las bases
10 mayores 18a, 18b son paralelas y constituyen las caras principales 5, 6 del chip microelectrónico 1 de la figura 2. Las ranuras de alojamiento 20, 21 pueden recibir los hilos 10 y 11 de forma análoga al chip microelectrónico 1 de la figura 1.
Los chips elementales 16a y 16b están ensamblados, por ejemplo, uno con otro por encolado, de manera que una
15 capa de cola 22 está intercalada entre las bases menores 17a, 17b. La cola puede ser una resina, aislante, conductora o electroactiva. Durante este ensamblaje, al depositar las resinas selectivamente, es posible realizar las uniones eléctricas entre los componentes microelectrónicos 23a, 23b y/o las funciones de detector de presión o de generación de energía (piezoelectricidad) gracias a inserciones de resina electroactiva. El ensamblaje de los chips elementales 16a, 16b puede realizarse también mediante encolado molecular. En este último caso, la capa de cola
20 22 está ausente.
Las ranuras de alojamiento 20, 21 están revestidas por una capa eléctricamente conductora, respectivamente 24, 25, depositada en las caras laterales planas inclinadas 19a, 19b. Esta disposición permite usar hilos 10, 11 de trama
o de cadena que son conductores eléctricamente y asegurar un contacto eléctrico con estos hilos 10, 11. Las capas
25 eléctricamente conductoras 24, 25 están unidas eléctricamente, de forma clásica, a los componentes microelectrónicos 23a, 23b, por ejemplo, por medio de pistas conductoras 26. Las pistas 26 pueden prepararse en el mismo material que las capas 24, 25, en su caso durante la deposición de las capas 24, 25.
En el caso en que el encolado se realiza mediante una resina de polímeros electroactiva (que permite constituir una
30 fuente local de energía), las capas 24, 25 pueden suprimirse. En caso contrario, los hilos 10, 11 pueden verse afectados por funciones electrónicas diferentes de la alimentación en energía y las capas 24, 25 están afectadas por otras funciones que la alimentación.
Como variante, los componentes microelectrónicos 23a, 23b pueden formarse en el nivel de las bases mayores 18a,
35 18b. Dicho componente podrá conectarse entonces eléctricamente con una capa eléctricamente conductora 24, 25 por medio de una vía pasante (no representada en la figura 2).
El chip microelectrónico 1 de la figura 2 puede obtenerse por el procedimiento de fabricación ilustrado en las figuras 3 a 5. En una primera etapa (figura 3), se fabrica simultáneamente, en una misma primera oblea 27, una pluralidad 40 de chips elementales 16a separados por ranuras 28 en forma de V que comprenden cada una dos paredes 29a, 29b convergentes. Cada ranura 28 está formada en la cara de la oblea 27 en la que se constituyen las bases menores
17. Las paredes 29a, 29b de las ranuras 28 están unidas por un fondo plano 30, paralelo a la cara de la oblea 27 en la que se constituyen las bases menores 17. Se realizan dos redes de ranuras 28 paralelas. Las ranuras 28 de las dos redes son ortogonales entre sí. Así, un par de ranuras 28 adyacentes de una de las redes delimita, en
45 combinación con un par de ranuras 28 adyacentes de la otra red, una base menor 17, de forma rectangular o cuadrada. Los chips elementales 16a se distribuyen en filas y columnas en el plano de la oblea 27. Se forma un componente microelectrónico en el nivel de cada una de las bases menores 17. La figura 3 ilustra, en sección transversal, dos chips elementales 16a adyacentes, separados por una ranura 28. Una segundo oblea 33 análoga (representada en la figura 5) contiene una pluralidad de chips elementales 16b.
50 En una etapa siguiente (figura 4), se deposita un material eléctricamente conductor en la cara de la oblea 27 en la que se constituyen las bases menores 17, de manera que se forma, en cada chip elemental 16a, un primer contacto 31 dispuesto entre el componente microelectrónico 3 y la pared 29a de una ranura 28 adyacente, así como un segundo contacto 32 dispuesto entre el componente 3 y la pared 29b de la ranura 28 adyacente paralela. Dichos
55 contactos (no representados) pueden realizarse igualmente para las paredes de las ranuras 28 de la red perpendicular.
En una etapa ulterior (figura 5), la oblea 27 que incluye los chips elementales 16a se encola en la oblea 33 que incluye los chips elementales 16b. Las obleas 27 y 33 se encolan por sus caras que incluyen las ranuras 28, de
E07803768
16-06-2015
forma que las ranuras 28 estén superpuestas. El conjunto así obtenido contiene una pluralidad de chips microelectrónicos 1 según la figura 2. Estos chips microelectrónicos 1 se distribuyen en filas y en columnas, separadas entre sí por los fondos planos 30 de las ranuras 28 de las obleas 27 y 33. El material usado para el encolado constituye, para cada chip microelectrónico 1, la capa de cola 22 de la figura 2. El ensamblaje de las
5 obleas 27 y 33 puede realizarse también mediante encolado molecular. En este último caso, las capas de cola 22 están ausentes. De forma facultativa, puede realizarse un cepillado de las caras traseras (opuestas a las caras en las que se forman las ranuras 28) de las obleas 27, 33, con el fin de rebajar los chips microelectrónicos 1 así formados.
10 En una última etapa, las obleas 27, 33, encoladas entre sí, se recortan en el nivel de las ranuras 28 de forma que se separen los chips microelectrónicos 1 unos de otros. Este recorte puede realizarse mediante cualquier técnica adaptada, por ejemplo, mediante serrado con ayuda de una sierra circular de diamante, por grabado en seco o en húmedo, por ablación láser, por grabado químico asistido por láser...
15 La figura 6 ilustra una variante del chip 1 según la figura 2. En esta variante, los componentes microelectrónicos 23a, 23b de los chips elementales 16a, 16b se forman en el nivel de las bases mayores 18a, 18b. La base menor 17a, 17b de cada uno de los chips elementales 16a, 16b contiene una ranura adicional 34a, 34b paralela a las ranuras de alojamiento 20, 21 en forma de V. Las ranuras adicionales 34a, 34b están superpuestas para constituir un alojamiento adicional para un elemento filar, como por ejemplo un hilo 35 intercalado entre los hilos 10 y 11. Las
20 ranuras adicionales 34a, 34b se revisten con una capa eléctricamente conductora, respectivamente 36a, 36b, conectada al componente electrónica, 23a o 23b, asociada por medio de una vía pasante, 37a o 37b.
Teniendo en cuenta la disposición de los componentes microelectrónicos 23a, 23b, estos últimos pueden conectarse, como antes, a las capas eléctricamente conductoras 24, 25 mediante una vía pasante 38a, 38b o
25 mediante una pista conductora 39a, 39b.
El hilo 35 puede estar destinado a garantizar una interconexión directa entre dos chips microelectrónicos 1 o bien puede constituir una antena por hilo metálico radiante. El hilo 35 puede ser igualmente una fibra piezoeléctrica, de forma que constituya la alimentación de energía.
30 En todas las variantes que acaban de describirse anteriormente, es posible mejorar el contacto entre los hilos 10, 11, 35 y las ranuras de alojamiento 8, 9, 20, 21 y las ranuras adicionales 34a, 34b recurriendo a una cola conductora por ejemplo de dos componentes, que reticula o polimeriza cuando los componentes están en contacto. Los hilos 10, 11, 35 se revisten entonces con uno de los componentes mientras que el otro componente se deposita en las ranuras 8,
35 9, 20, 21, 34a, 34b.
El elemento filar puede fijarse por cualquier otro medio, por ejemplo, por soldadura mediante aporte de material, por plasma, por electrolisis, ultrasonido... En otra forma de realización de la invención, el chip microelectrónico 1 contiene al menos un rebaje 8, 9, es decir, una ranura o un orificio, en una de sus caras principales 4, 5. Esto
40 permite su integración, por ejemplo en un material textil, en un modo denominado paralelo, es decir, que el eje del elemento filar 10, 11 en las inmediaciones de su fijación al chip es sustancialmente paralelo a las caras principales 4, 5 del chip microelectrónico 1.
Tal como se ilustra en la figura 7, un chip microelectrónico 1 que incluye un sustrato 2 plano, por ejemplo de silicio,
45 está provisto de al menos un componente microelectrónico 3. El chip 1 contiene al menos un rebaje 8, 9 por ejemplo una abertura o un orificio ciego, realizado bien en una cara delantera 5, es decir, en la cara que comprende los componentes microelectrónicos 3, o bien en una cara trasera 4, sustancialmente paralela a la cara delantera. Estos rebajes 8, 9 tienen como finalidad asegurar una conexión mecánica entre el chip 1 y el elemento filar 10, 11 al que se fijará el chip 1. La forma y las dimensiones del rebaje 8, 9 son así función de las características mecánicas y
50 dimensionales del elemento filar 10, 11. A modo de ejemplo, puede usarse una ranura que presenta una sección cóncava, por ejemplo una sección cuadrada o circular, en V o V truncada.
En una forma de realización preferente, con el fin de asegurar una buena fijación del chip 1 con los elementos filares 10, 11 que pertenecen, por ejemplo, a un tejido en el que debe integrarse el chip, puede usarse un compuesto
55 fijador, por ejemplo, una cola.
La fijación por encastre de al menos un elemento filar 10, 11 en los rebajes 8, 9 del chip 1 permite asegurar una conexión mecánica rígida entre el chip y el elemento filar en el nivel del chip. Un elemento filar constituye entonces una conexión mecánica flexible entre dos chips en los que se fija.
E07803768
16-06-2015
El chip presenta, preferentemente, en el rebaje 8, 9 una superficie conductora que constituye un elemento de conexión eléctrica. El elemento filar 10, 11, que constituye un soporte mecánico flexible para el chip 1, constituye entonces simultáneamente una conexión eléctrica entre el chip 1 y el exterior. Así, los componentes
5 microelectrónicos 3 del chip 1, conectados eléctricamente con el elemento filar 10, 11, están entonces en disposición de recibir alimentación eléctrica y/o de comunicarse con otros chips 1 también conectados de forma mecánica y eléctrica con el elemento filar 10, 11.
Como variante, el elemento filar 10, 11 puede ser usado por el chip 1 como antena de comunicación (emisión y/o 10 recepción).
De forma convencional, se realiza una pluralidad de chips microelectrónicos 1 simultáneamente en un sustrato 2. En cada chip 1, se prepara al menos un rebaje 8, 9 con el fin de poder encastrar en él un elemento filar 10, 11.
15 Los rebajes 8, 9, por ejemplo en forma de ranuras pueden prepararse mediante grabado químico, por ejemplo por medio de una solución de KOH, o por grabado de plasma o por serrado. La elección de las dimensiones de la ranura 8, 9 se elige en función de las características del elemento filar 10, 11 que se integrarán en la ranura 8, 9 con el fin de asegurar la mejor resistencia mecánica posible. La profundidad y la anchura de la ranura pueden variar normalmente entre 20 m y 100 m para la integración en la ranura de un elemento filar del orden de 20 m a 100
20 m de diámetro. Además, los flancos de las ranuras pueden adelgazarse de manera que se les confiera una flexibilidad que permite al elemento filar encastrarse a la fuerza. El adelgazamiento se realiza, por ejemplo, por medio de dos cortes formados a una y otra parte del rebaje y se ilustra en la figura 15 en otra forma de realización.
La profundidad de la ranura 8, 9 puede ser
25 -inferior o igual al diámetro del elemento filar de forma que se deje que aflore a la superficie, o bien
-superior o igual de manera que se obtenga una mayor flexibilidad de los flancos para el encastre.
30 En el caso en el que las ranuras 8, 9 se forman en la cara delantera 5, se preparan en los componentes microelectrónicos 3 o en su proximidad (figura 7). En este último caso de figura, los rebajes 8, 9 se conectan eléctricamente con el componente microelectrónico 3 del chip para asegurar la comunicación eléctrica del chip 1 con el exterior. La conexión eléctrica entre el componente microelectrónico 3 y un rebaje 8, 9 se efectúa de forma clásica por cualquier medio apropiado, por ejemplo mediante la realización de una pista metálica por chorro de tinta,
35 serigrafía o uso de una cola conductora.
Un elemento filar 10, 11, que pertenece por ejemplo a un tejido, se encastra a continuación, preferentemente de manera forzada, en la ranura 8, 9. Cuando el elemento filar 10, 11 debe asegurar la comunicación eléctrica con el chip microelectrónico 1, debe evitarse todo contacto del material conductor del elemento filar 10, 11 con zonas no
40 deseadas del chip microelectrónico 1. En el caso de uso de un elemento filar de material conductor, este último puede revestirse ventajosamente con un material aislante 40 (figura 7).
En el caso en el que el elemento filar 10, 11 es de un material conductor y no contiene revestimiento con un material aislante, puede realizarse de forma conocida un aislamiento eléctrico del fondo del rebaje 8, 9. Además, si la capa
45 de material aislante 40 que reviste el elemento filar 10, 11 es de polímero termoendurecible, se elige entonces preferentemente una inserción en caliente para permitir facilitar el encastre y el encolado del elemento filar 10, 11 en el interior de la ranura 8, 9 y así su inserción, por ejemplo, en el interior de un tejido.
En la variante ilustrada en la figura 8, el revestimiento del elemento filar 10, 11 se elimina parcialmente después de
50 la inserción del elemento filar en la ranura correspondiente, con el fin de permitir una conexión eléctrica entre el elemento filar y el componente microelectrónico 3 del chip 1. La retirada de la capa de material aislante 40 se realiza por cualquier medio conocido, por ejemplo, por rascado con una cuchilla o bien por fluencia en caliente durante o después del encastre. A continuación se lleva a cabo la conexión con el componente 3 mediante la formación de una pista metálica 44 que recubre la parte pelada del elemento filar y la conecta a un contacto de conexión (no
55 representado) del componente 3. Dicha pista puede obtenerse clásicamente por chorro de tinta, serigrafía o deposición de una cola conductora.
En otra variante de realización ilustrada en las figuras 9 y 10, la integración de las ranuras 8, 9 se realiza en la cara trasera 4. De esta forma, se conserva la superficie de la cara delantera 5, denominada cara «activa» y puede
E07803768
16-06-2015
obtenerse así una mayor densidad de integración repartiendo en las caras principales 4, 5 las diferentes funcionalidades del chip 1. Si se desea usar una pluralidad de elementos filares 10, 11 como conductores eléctricos, es ventajoso usar una integración en la cara trasera 4. En efecto, entonces es posible integrar un mayor número de elementos filares usando la cara trasera, por ejemplo, 9 ó 10 hilos por mm con hilos paralelos separados 80 m.
5 El elemento filar 10, 11 dispuesto en un rebaje 8, 9 situado en la cara trasera 4, es ventajosamente de material conductor y preferentemente está desprovisto de revestimiento de material aislante. Se forma un contacto eléctrico en el chip microelectrónico 1 con el fin de permitir la conexión del elemento filar 10, 11 de material conductor situado en la cara trasera 4 y del componente microelectrónico 3 situado en la cara delantera 5. Así, el rebaje 8, 9 forma un
10 alojamiento para un elemento filar que constituye simultáneamente una conexión eléctrica entre el chip y el exterior a la vez que asegura un soporte mecánico flexible para el chip 1.
En la forma de realización ilustrada en la figura 9, después de la realización en la cara trasera 4 de al menos un rebaje 8, 9, se deposita en primer lugar una capa de un material aislante 41 en el sustrato, y después se estructura
15 para aislar eléctricamente del sustrato 2 al menos los rebajes 8, 9 y futuras pistas conductoras de conexión con el componente 3. El material aislante 41 es, por ejemplo, nitruro de silicio u óxido de silicio cuyo grosor es normalmente del orden de 100 a 500 nm.
Después (figura 10), se deposita un material conductor 42 en la capa 41 para realizar una conexión eléctrica entre el
20 componente microelectrónico y el interior de la ranura. El material conductor 42 está constituido, por ejemplo, por un apilamiento de 30 nm de titanio recubierto por 300 nm de cobre. Clásicamente, este material conductor está estructurado igualmente con el fin de evitar cualquier cortocircuito.
A continuación los elementos filares 10, 11 pueden insertarse en los rebajes 8, 9 con el fin de integrar el chip
25 microelectrónico 1 por ejemplo en un tejido. Ventajosamente, puede depositarse un metal 43 de refuerzo, por ejemplo por electrolisis después de la inserción de los elementos filares 10, 11. El metal 43 de refuerzo está constituido preferentemente por una capa de níquel o de cobre, cuyo grosor está comprendido normalmente entre 2 y 30 m. Esta etapa permite no sólo mejorar la conexión entre los componentes 3 de la cara delantera 5 y los elementos filares 10, 11 de la cara trasera 4 sino además bloquear o soldar el elemento filar 10, 11 en su
30 alojamiento.
En las figuras 11 a 13 se ilustra otro procedimiento de realización de un chip en la que las ranuras se forman en el nivel de la cara trasera.
35 Tal como se ilustra en la figura 11, se graba una cavidad, ventajosamente un orificio, en el chip microelectrónico 1, a partir de la cara delantera 5, y se ahonda en el sustrato. La profundidad del orificio está comprendida preferentemente entre 100 y 200 m. El orificio tiene un diámetro típico del orden de 100 m y puede estar terminado ventajosamente en una forma puntiaguda. A continuación el orificio así preparado se reviste, mediante cualquier técnica adaptada, con un material aislante 41, por ejemplo un óxido de silicio PECVD, cuyo grosor está
40 comprendido, por ejemplo, entre 100 y 300 nm. Después, un material conductor 42, preferentemente duro, por ejemplo, níquel o tungsteno, rellena la cavidad así recubierta. El material conductor 42 así formado se conecta con el componente microelectrónico 3.
Tal como se ilustra en la figura 12, a continuación se graba un rebaje 8, por ejemplo una ranura, que parte de la cara
45 trasera 4 frente al orificio. La ranura 8 es ventajosamente más grande que el orificio. La profundidad de la ranura 8 se define ventajosamente de forma que el material conductor 42 que proviene de la cara delantera sobresalga en el fondo de la ranura 8, preferentemente, una altura del orden de 10 a 20 m y forme así una punta. La ranura 8 se realiza mediante cualquier técnica adaptada, por ejemplo por grabado selectivo del material dieléctrico del sustrato 2 con respecto al material aislante 41.
50 A continuación se retira la capa de material aislante 41, que sobresale en el fondo de la ranura 8, mediante cualquier procedimiento conocido, por ejemplo, por grabado de plasma o por grabado en húmedo.
Tal como se ilustra en la figura 13, a continuación se inserta un elemento filar 10, por ejemplo de material conductor,
55 ventajosamente revestido con una capa de material aislante 40, en la ranura 8 con el fin de integrar el chip microelectrónico 1 en una estructura flexible. La película aislante 40 que reviste el material conductor puede ser, por ejemplo, un barniz o un polímero termoplástico. Cuando se introduce el elemento filar 10 en la ranura 8, la parte que sobresale de material conductor 42, en forma de punta, que proviene de la cara delantera 5, perfora la película aislante 40 que reviste el elemento filar 10 y forma así el contacto eléctrico de este último con el componente
E07803768
16-06-2015
microelectrónico 3.
Si el aislante 40 que reviste el elemento filar 10 es un polímero termoendurecible, el hilo se introduce, preferentemente, en caliente para facilitar el endentado de la punta de material conductor 42 en el elemento filar y 5 encolar este último en el interior de la ranura 8.
En una variante de realización que no forma parte de la invención, ilustrada en la figura 14, el rebaje es un orificio 8, no pasante, realizado en una de las caras principales 4, 5 con el fin de encastrar en él un elemento filar 10.
10 En otra forma de realización que no forma parte de la invención, llamada perpendicular, el eje del elemento filar 10 es perpendicular a las caras principales 4, 5 del chip microelectrónico 1 durante el encastre del chip en la estructura flexible como un tejido.
En esta forma de realización, ilustrada en vista superior en la figura 15, se prepara al menos un rebaje pasante 8, 9’,
15 por ejemplo un orificio, en un chip microelectrónico 1, preferentemente, en la periferia del chip. Este orificio 8, 9’ puede obtenerse mediante cualquier medio conocido, por ejemplo, por un grabado de plasma o por láser. La parte vaciada del chip 1 puede tener por ejemplo forma cuadrada, o estar de forma de V o de C o presentar (orificio 9’) una estructura destinada a bloquear mecánicamente («hilo de bloqueo») un elemento filar 10. Las paredes internas del orificio 9’ no son lisas, sino que presentan puntas afiladas, por ejemplo las caras laterales de las ranuras
20 contienen ganchos, cuyo fin es cortar la vaina aislante del elemento filar durante la introducción de éste en el orificio 9’ y mantener el elemento filar.
En la variante de realización ilustrada en la figura 15, el rebaje 9’ contiene en proximidad, dos cortes situados a una y otra parte del rebaje con el fin de conferirle la flexibilidad necesaria para soportar las tensiones durante la inserción
25 del elemento filar 10 y/o las variaciones de dilatación térmica entre el elemento filar 10 y el chip 1.
Tal como se ilustra en sección transversal en las figuras 16 y 17, en el caso de uso de un elemento filar 10 conductor, el aislamiento eléctrico del interior de los orificios 8, 9 se realiza, mediante deposición por ejemplo por PECVD, de un material aislante 41, por ejemplo óxido de silicio o nitruro de silicio, de un grosor típico del orden de 1
30 a3 m. A continuación se estructura la capa de material aislante 41, de forma conocida para permitir el acceso a los contactos conectados con el componente 3 del chip microelectrónico 1.
A continuación se procede a la deposición de un material conductor 42, por ejemplo 30 nm de titanio recubierto de 300 nm de cobre o una bicapa titanio/níquel. Seguidamente se estructura el material conductor 42 para que la
35 superficie interior de los orificios se conecte eléctricamente con el componente 3.
Como anteriormente, puede realizarse ventajosamente una deposición por electrolisis de un metal 43 de refuerzo. El metal de refuerzo recubrirá entonces el elemento filar 10 y las zonas de contacto con el chip y asegurará así una mejor resistencia mecánica. El grosor de la capa de metal 43 está normalmente en el intervalo 1-30 m, por ejemplo
40 del orden de 5 m.
En comparación con otras técnicas, la electrolisis presenta la ventaja de que se realiza en frío y no constituye posteriormente una limitación térmica.
45 Pueden integrarse al menos dos chips 1 en al menos un elemento filar 10 de manera que se forme una microestructura o un ensamblaje. Este ensamblaje contiene chips fijados cada uno en el elemento filar 10, estando los chips 1 conectados entre sí por el elemento filar que constituye un soporte mecánico flexible. Los rebajes 8, 9 aseguran en este ensamblaje el mantenimiento mecánico del chip microelectrónico 1, en los elementos filares que sirven para su comunicación eléctrica con el exterior así como para su alimentación.
50 El ensamblaje puede incluir una pluralidad de chips 1 organizados en forma de una matriz, asegurando los elementos filares 10, 11, según las dos direcciones principales de la matriz, la conexión mecánica flexible de los diferentes chips y, ventajosamente, la conexión eléctrica de los chips.
55 Los chips 1 en el ensamblaje pueden estar alimentados y/o comunicarse entre sí o con el exterior por medio, por ejemplo, de al menos un elemento filar de material conductor o usar una comunicación óptica o mediante ondas electromagnéticas.
Una vez realizado el ensamblaje, este último puede ser encapsulado al menos parcialmente mediante cualquier
E07803768
16-06-2015
técnica adaptada, con el fin de protegerlo de las agresiones del entorno exterior y/o para asegurar una resistencia mecánica superior. Por ejemplo, puede encapsularse, así, en una vaina con capacidad de ser enrollada y/o desenrollada.
5 Varios chips microelectrónicos 1, en concreto según las figuras 1 y 2, pueden integrarse en un material textil mediante el mantenimiento entre los dos mismos hilos conductores adyacentes, de forma se constituya una sucesión de chips en la que cada uno de ellos está asociado con una función determinada (fuente de energía, recuperación de energía, tratamiento digital de datos...). La alimentación puede realizarse por medio de un chip metalizado en sus caras mayores unidas a un generador exterior por ejemplo por un sistema de pinzas y en contacto con los hilos de
10 alimentación del material textil. Los chips pueden igualmente, en este caso, asegurar la misma función (por ejemplo de detector de presión o de temperatura). En este caso, es posible interponer un chip según la figura 6 entre dos sucesiones de chips según las figuras 1 y 2, de forma que las sucesiones de chips están unidas entre sí por un bus en serie constituido por el hilo 35. Los hilos 10 y 11 pueden entonces servir para la alimentación de energía. Asimismo puede plantearse una alimentación termoeléctrica.
15 Pueden usarse chips microelectrónicos según la figura 5 para la confección de un tejido brillante. En este caso, uno de los chips elementales es una microbatería, el otro chip elemental es un dispositivo de control de carga de esta batería y un dispositivo que enciende un diodo cuando se alcanza un umbral de energía. Entre los chips elementales, las fibras piezoeléctricas aseguran una recuperación de energía durante los movimientos del tejido de
20 forma que se recarga la batería. Los chips microelectrónicos se insertan durante el tejido, y el tejido se pone a brillar cuando presenta movimientos suficientes. Asimismo puede plantearse una alimentación termoeléctrica.
El chip puede ser, por ejemplo, un componente RFID (radio frequency identification device) y los hilos constituyen entonces a la vez las antenas y la alimentación. Estos chips pueden servir, por ejemplo, para la gestión de
25 inventarios.
En particular, los chips microelectrónicos según la invención pueden usarse para realizar un tejido pantalla. En este caso, uno de los chips elementales está compuesto por un sustrato de zafiro en el que se implanta una pequeña matriz de diodos multicolores (por ejemplo 16 por 16). El otro chip elemental contiene una lógica de memorización y
30 de multiplexación que recupera los píxeles para su visualización por medio de una conexión en serie. Se coloca una película holográfica en el tejido de forma que se difunda la luz producida por el tejido.
El componente microelectrónico de los chips según la invención puede ser igualmente un accionador (por ejemplo un generador de gas explosivo o no). El direccionamiento de estos chips cuando se montan en cadenas se realiza
35 por parte de uno de los hilos conductores del material textil. Así, por ejemplo, es posible mantener a presión constante un objeto inflable (neumático, balón, barco). El accionamiento puede estar constituido igualmente por microaccionadores.
Por otra parte es posible realizar un tapiz que constituya una interfaz persona/máquina, o formar antenas de 40 telealimentación de detectores colocados en un medio sólido (hormigón).
En todos los campos que usan la microelectrónica, es necesario hacer los dispositivos lo más compactos posible. La invención puede usarse con este fin ensamblando verticalmente los chips con el fin de constituir bloques compactos pero en los que, no obstante, pueden disponerse espacios entre los chips (gracias a los elementos filares que
45 mantienen los chips separados) para mejorar su refrigeración durante el funcionamiento.

Claims (11)

  1. REIVINDICACIONES
    1. Chip microelectrónico (1) que incluye un elemento filar eléctricamente conductor (10,11), dos caras principales paralelas delantera y trasera (4, 5), caras laterales (6, 7) y un rebaje que forma un alojamiento para el 5 elemento filar eléctricamente conductor (10, 11), siendo el rebaje una ranura colocada en una de las caras principales o laterales, teniendo la ranura un eje paralelo a las caras principales para una fijación por encastre del elemento filar eléctricamente conductor (10, 11) en dicha ranura, estando el chip el provisto de al menos un elemento de conexión eléctrica destinado a conectar un componente microelectrónico integrado en el chip con el elemento filar, estando el elemento de conexión eléctrica, en el caso de una ranura colocada en una cara lateral, al
    10 menos en parte constituido por una capa eléctricamente conductora que reviste al menos en parte dicha ranura; chip caracterizado porque el encastre del elemento filar eléctricamente conductor (10, 11) en dicha ranura sigue el eje longitudinal de esta última, constituyendo dicho elemento filar eléctricamente conductor (10, 11) un soporte mecánico flexible para dicho chip.
    15 2. Chip según la reivindicación 1, caracterizado porque una capa eléctricamente conductora (12, 13, 24, 25) reviste al menos en parte el rebaje (8, 9, 20, 21).
  2. 3. Chip según una de las reivindicaciones 1 y 2, caracterizado porque dicha ranura está situada en al
    menos una cara lateral (6, 7). 20
  3. 4. Chip según una de las reivindicaciones 1 y 2, caracterizado porque dicha ranura está situada en al menos una cara principal (4, 5).
  4. 5. Chip según una cualquiera de las reivindicaciones 1 a 4, caracterizado porque dicha ranura (8, 9) 25 contiene una sección cóncava, cuadrada o circular.
  5. 6. Chip según una cualquiera de las reivindicaciones 1 a 5, caracterizado porque dicha ranura (20, 21) contiene una sección en forma de V o de V truncada.
    30 7. Chip según la reivindicación 3, caracterizado porque contiene un primer y un segundo chip elementales (16a, 16b) que comprenden cada uno una base menor (17a, 17b) y una base mayor (18a, 18b) paralelas unidas por al menos una cara lateral plana inclinada (19a, 19b) que forma un ángulo agudo con la base mayor (18a, 18b), formando los chips elementales primero y segundo (16a, 16b) cuerpo solidario por sus bases menores (17a, 17b) de forma que sus caras laterales planas inclinadas (19a, 19b) constituyen dicha ranura (20, 21)
    35 en forma de V o de V truncada.
  6. 8. Chip según la reivindicación 7 caracterizado porque la base menor (17a, 17b) de los chips elementales primero y segundo (16a, 16b) contiene una ranura adicional (34a, 34b) paralela a la ranura en forma de V (20, 21), estando las ranuras adicionales (34a, 34b) de los chips elementales primero y segundo (16a, 16b)
    40 superpuestas para constituir un alojamiento adicional para un elemento filar (35).
  7. 9. Chip según la reivindicación 4, caracterizado porque el componente microelectrónico está integrado en la cara principal delantera, y porque estando dicha ranura situada en la cara principal trasera, dicho al menos un elemento de conexión eléctrica es un contacto eléctrico que atraviesa el chip desde la cara delantera hasta dicho
    45 rebaje.
  8. 10. Procedimiento de fabricación de un chip microelectrónico (1) según la reivindicación 3, caracterizado porque comprende:
    50 -la fabricación simultánea, en una misma oblea (27, 33), de una pluralidad de chips elementales (16a, 16b), separados por ranuras en forma de V (28) que comprenden cada una dos paredes convergentes (29a, 29b),
    -la deposición de un material eléctricamente conductor que forma, en cada chip elemental (16a, 16b), al menos un contacto (31, 32) dispuesto entre un componente microelectrónico (23a, 23b) integrado en dicho chip elemental 55 (16a, 16b) y una pared (29a, 29b) de una ranura (28) adyacente,
    -el ensamblaje de dos obleas (27, 33) por sus caras que incluyen las ranuras (28), de forma que las ranuras (28) se superponen,
    10
    -el corte de las obleas (27, 33) ensambladas en el nivel de las ranuras (28).
  9. 11. Microestructura que incluye al menos chips primero y segundo según una cualquiera de las reivindicaciones 1 a 9, caracterizada porque el elemento filar del primer chip y el elemento filar del segundo chip
    5 forman un elemento filar único, asegurando el elemento filar único simultáneamente la conexión eléctrica y una conexión mecánica flexible entre los dos chips.
  10. 12. Microestructura según la reivindicación 11, caracterizada porque el elemento filar único está
    encolado en los rebajes. 10
  11. 13. Microestructura según la reivindicación 11, caracterizada porque el elemento filar único está soldado en los rebajes.
    11
ES07803768.6T 2006-08-29 2007-06-21 Chip microelectrónico desnudo provisto de una ranura que forma un alojamiento para un elemento filar que constituye un soporte mecánico flexible, procedimiento de fabricación y microestructura Active ES2539640T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0607588A FR2905518B1 (fr) 2006-08-29 2006-08-29 Puce microelectronique a faces laterales munies de rainures et procede de fabrication
FR0607588 2006-08-29
PCT/FR2007/001034 WO2008025889A1 (fr) 2006-08-29 2007-06-21 Puce microelectronique nue munie d'un evidement formant un logement pour un element filaire constituant un support mecanique souple, procede de fabrication et microstructure

Publications (1)

Publication Number Publication Date
ES2539640T3 true ES2539640T3 (es) 2015-07-02

Family

ID=37882559

Family Applications (1)

Application Number Title Priority Date Filing Date
ES07803768.6T Active ES2539640T3 (es) 2006-08-29 2007-06-21 Chip microelectrónico desnudo provisto de una ranura que forma un alojamiento para un elemento filar que constituye un soporte mecánico flexible, procedimiento de fabricación y microestructura

Country Status (7)

Country Link
US (1) US8093617B2 (es)
EP (1) EP2057687B1 (es)
JP (1) JP5059110B2 (es)
CN (1) CN101523605B (es)
ES (1) ES2539640T3 (es)
FR (1) FR2905518B1 (es)
WO (1) WO2008025889A1 (es)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2945151B1 (fr) 2009-04-30 2011-04-29 Commissariat Energie Atomique Procede de fixation d'un composant electronique sur un produit
FR2954588B1 (fr) * 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
FR2978607A1 (fr) 2011-07-28 2013-02-01 Commissariat Energie Atomique Procede d'assemblage d'un dispositif a puce micro-electronique dans un tissu, dispositif a puce, et tissu incorporant un dispositif a puce serti
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
CN111676561A (zh) * 2014-09-30 2020-09-18 苹果公司 具有嵌入式电子部件的织物
CN108235793B (zh) * 2015-01-27 2020-01-07 荷兰应用自然科学研究组织Tno 用于织物层组件的柔性设备模块及生产方法
CN104881694A (zh) * 2015-05-30 2015-09-02 宁波慧豪信息产业有限公司 一种基于rfid双协议的数据读写方法、终端及系统
US9936595B2 (en) 2015-11-23 2018-04-03 Thomson Licensing Wire retention cover for printed circuit boards in an electronic device
US10485103B1 (en) 2016-02-22 2019-11-19 Apple Inc. Electrical components attached to fabric
FR3062237B1 (fr) 2017-01-23 2020-05-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une puce a circuit integre et puce a circuit integre.
FR3062515B1 (fr) 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
FR3065579B1 (fr) 2017-04-19 2019-05-03 Primo1D Dispositif d'emission reception radiofrequence
FR3065578B1 (fr) 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
DE102017108580A1 (de) * 2017-04-21 2018-10-25 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauteil und Gewebe
WO2018228031A1 (en) * 2017-06-16 2018-12-20 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Housing, method for producing the same and mobile terminal
CN107148188B (zh) * 2017-06-16 2020-08-07 Oppo广东移动通信有限公司 壳体组件的制备方法、壳体组件和移动终端
FR3076071B1 (fr) 2017-12-21 2019-11-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’une puce a circuit integre et puce a circuit integre
FR3078980B1 (fr) 2018-03-14 2021-06-11 Primo1D Fil guipe compose d’une ame principale et d’au moins un fils de couverture et comprenant au moins un element filaire conducteur relie electriquement a au moins une puce electronique
FR3083643B1 (fr) 2018-07-04 2023-01-13 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
US11913143B2 (en) * 2019-03-08 2024-02-27 Apple Inc. Fabric with electrical components
US10970613B1 (en) 2019-09-18 2021-04-06 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11443160B2 (en) 2019-09-18 2022-09-13 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
FR3103630B1 (fr) 2019-11-22 2022-06-03 Primo1D Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce
US11055588B2 (en) 2019-11-27 2021-07-06 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211604B2 (ja) * 1995-02-03 2001-09-25 株式会社日立製作所 半導体装置
JPH10214919A (ja) * 1997-01-29 1998-08-11 New Japan Radio Co Ltd マルチチップモジュールの製造方法
JP2002343933A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 半導体記憶装置
JP3660918B2 (ja) * 2001-07-04 2005-06-15 松下電器産業株式会社 半導体装置及びその製造方法
JP2003163313A (ja) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6727115B2 (en) 2001-10-31 2004-04-27 Hewlett-Packard Development Company, L.P. Back-side through-hole interconnection of a die to a substrate
US7144830B2 (en) * 2002-05-10 2006-12-05 Sarnoff Corporation Plural layer woven electronic textile, article and method
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US6646336B1 (en) * 2002-06-28 2003-11-11 Koninkl Philips Electronics Nv Wearable silicon chip
JP2004288680A (ja) * 2003-03-19 2004-10-14 Mitsubishi Electric Corp 圧接型半導体装置
US7716823B2 (en) * 2004-04-08 2010-05-18 Hewlett-Packard Development Company, L.P. Bonding an interconnect to a circuit device and related devices
US7025596B2 (en) * 2004-06-14 2006-04-11 Motorola, Inc. Method and apparatus for solder-less attachment of an electronic device to a textile circuit
US20060278997A1 (en) * 2004-12-01 2006-12-14 Tessera, Inc. Soldered assemblies and methods of making the same
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips

Also Published As

Publication number Publication date
EP2057687B1 (fr) 2015-04-22
FR2905518B1 (fr) 2008-12-26
US8093617B2 (en) 2012-01-10
CN101523605A (zh) 2009-09-02
JP2010502030A (ja) 2010-01-21
CN101523605B (zh) 2012-07-11
WO2008025889A1 (fr) 2008-03-06
JP5059110B2 (ja) 2012-10-24
EP2057687A1 (fr) 2009-05-13
FR2905518A1 (fr) 2008-03-07
US20090200066A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
ES2539640T3 (es) Chip microelectrónico desnudo provisto de una ranura que forma un alojamiento para un elemento filar que constituye un soporte mecánico flexible, procedimiento de fabricación y microestructura
ES2355180T3 (es) Procedimiento de fabricación de un ensamble de chips unidos mecánicamente por medio de una conexión flexible.
ES2914322T3 (es) Método de inserción de un alambre en una ranura de un chip semiconductor y equipo de implementación de dicho método
ES2370745T3 (es) Tarjeta combi y procedimiento de fabricación de la misma.
ES2377220T3 (es) Tarjeta de chip, procedimiento y sistema para la fabricación de una tarjeta de chip
ES2901301T3 (es) Método de fabricación de un circuito para un módulo de tarjeta de circuito integrado y circuito para un módulo de tarjeta de circuito integrado
US20210185808A1 (en) Electrical Components Attached to Fabric
ES2728687T3 (es) Ensamblaje de un chip microelectrónico a una ranura con un elemento de cableado en forma de cordón y procedimiento de ensamblaje
ES2670664T3 (es) Capa transpondedora y procedimiento para su fabricación
JP6639600B2 (ja) 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
ES2904617T3 (es) Métodos de fabricación de tarjetas con chip y soportes de antena para tarjetas con chip
JP2013519225A (ja) 織物を使用して少なくとも１つのチップを組み込むための方法およびチップ装置を備える織物
ES2807256T3 (es) Capa transpondedora y procedimiento para su producción
ES2356713T3 (es) Dispositivo de conexión para activadores piezoeléctricos de barras guía hilos jacquard para máquinas textiles.
FR2740935A1 (fr) Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire electronique
ES2359256T3 (es) Módulo de semiconductor de potencia.
CN109792841B (zh) 发光器件及其制造方法
ES2293891T3 (es) Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo.
US11516909B2 (en) Stretchable electronic device
ES2963297T3 (es) Contacto pasante en una lámina de soporte impresa por ambos lados
ES2359969T3 (es) Procedimiento y montaje de componentes eléctricos en una placa de circuitos impresos, regleta de clavijas y cabeza de montaje.
CN117616422A (zh) 芯片模块及其形成方法
KR20000017272U (ko) 회로기판
TW201905381A (zh) 具有改善的熱行為的照明組件
JPH07288295A (ja) 半導体装置およびその製造方法ならびに実装方法